JP2021103708A

JP2021103708A - Insulated gate bipolar transistor

Info

Publication number: JP2021103708A
Application number: JP2019233461A
Authority: JP
Inventors: 昂哉永井; Akiya Nagai
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2019-12-24
Filing date: 2019-12-24
Publication date: 2021-07-15

Abstract

To provide an insulated gate bipolar transistor with rectangular trenches, the insulated gate bipolar transistor capable of suppressing latch-up.SOLUTION: An insulated gate bipolar transistor includes rectangular trenches that are formed on an upper surface of a semiconductor substrate, gate insulating films and gate electrodes that are disposed in the rectangular trenches, an emitter electrode, a p-type contact region that abuts the emitter electrode at the center of a rectangular semiconductor region, an n-type emitter region that is disposed in the rectangular semiconductor region, a p-type body region that abuts the contact region and the emitter region from underneath, and an n-type drift region that is disposed on a lower side of the body region. A portion of the drift region in the rectangular semiconductor region has a high-concentration regions that abuts the gate insulating film at a corner of the rectangular semiconductor region and a low-concertation region that laterally abuts the high-concentration regions.SELECTED DRAWING: Figure 4

Description

本明細書に開示の技術は、絶縁ゲートバイポーラトランジスタに関する。 The techniques disclosed herein relate to insulated gate bipolar transistors.

特許文献１に開示の絶縁ゲートバイポーラトランジスタは、半導体基板の上面に設けられており、その上面において矩形に伸びる矩形トレンチを有している。矩形トレンチ内に、ゲート絶縁膜とゲート電極が配置されている。矩形トレンチに囲まれた矩形半導体領域内に、ｐ型のコンタクト領域、ｎ型のエミッタ領域、ｐ型のボディ領域が配置されている。コンタクト領域は、矩形半導体領域の中央でエミッタ電極に接している。エミッタ領域は、ゲート絶縁膜に接している。ボディ領域は、コンタクト領域とエミッタ領域に対して下から接している。ボディ領域は、エミッタ領域の下側でゲート絶縁膜に接している。ボディ領域の下側に、ｎ型のドリフト領域が配置されている。 The insulated gate bipolar transistor disclosed in Patent Document 1 is provided on the upper surface of a semiconductor substrate, and has a rectangular trench extending rectangularly on the upper surface thereof. A gate insulating film and a gate electrode are arranged in a rectangular trench. A p-type contact region, an n-type emitter region, and a p-type body region are arranged in a rectangular semiconductor region surrounded by a rectangular trench. The contact region is in contact with the emitter electrode at the center of the rectangular semiconductor region. The emitter region is in contact with the gate insulating film. The body region is in contact with the contact region and the emitter region from below. The body region is in contact with the gate insulating film below the emitter region. An n-type drift region is arranged below the body region.

特開２０１２−１９０９３８号公報Japanese Unexamined Patent Publication No. 2012-190938

特許文献１の絶縁ゲートバイポーラトランジスタがオンすると、矩形領域の角部近傍に位置するドリフト領域においてホールの濃度が高くなる。角部近傍のドリフト領域内のホールは、ボディ領域を介してコンタクト領域へ流れる。角部近傍のドリフト領域から矩形半導体領域の中央に位置するコンタクト領域までの距離が長いので、ホールがボディ領域内を流れるときの電流経路が長く、その電流経路におけるボディ領域の電気抵抗が高い。したがって、ホールがボディ領域を流れるときにボディ領域の電位が上昇し易い。その結果、ボディ領域からエミッタ領域にホールが流入し、ラッチアップが生じる場合がある。本明細書では、矩形トレンチを有する絶縁ゲートバイポーラトランジスタにおいて、ラッチアップを抑制する技術を提案する。 When the insulated gate bipolar transistor of Patent Document 1 is turned on, the density of holes increases in the drift region located near the corner of the rectangular region. Holes in the drift region near the corners flow through the body region to the contact region. Since the distance from the drift region near the corner to the contact region located in the center of the rectangular semiconductor region is long, the current path when the hole flows in the body region is long, and the electrical resistance of the body region in the current path is high. Therefore, the potential of the body region tends to rise when the hole flows through the body region. As a result, holes may flow from the body region to the emitter region, causing latch-up. This specification proposes a technique for suppressing latch-up in an insulated gate bipolar transistor having a rectangular trench.

本明細書が開示する絶縁ゲートバイポーラトランジスタは、半導体基板と、矩形トレンチと、ゲート絶縁膜と、ゲート電極と、エミッタ電極と、コンタクト領域と、エミッタ領域と、ボディ領域と、ドリフト領域を有する。前記矩形トレンチは、前記半導体基板の上面に設けられており、前記上面において矩形に伸びている。前記ゲート絶縁膜は、前記矩形トレンチの内面を覆っている。前記ゲート電極は、前記矩形トレンチ内に配置されており、前記ゲート絶縁膜によって前記半導体基板から絶縁されている。前記エミッタ電極は、前記半導体基板の前記上面を覆っている。前記コンタクト領域は、前記矩形トレンチによって囲まれた矩形半導体領域内に配置されており、前記矩形半導体領域の中央で前記エミッタ電極に接しているｐ型領域である。前記エミッタ領域は、前記矩形半導体領域内に配置されており、前記ゲート絶縁膜と前記エミッタ電極に接しているｎ型領域である。前記ボディ領域は、前記矩形半導体領域内に配置されており、前記コンタクト領域と前記エミッタ領域に対して下から接しており、前記エミッタ領域の下側で前記ゲート絶縁膜に接しており、前記コンタクト領域よりも低いｐ型不純物濃度を有するｐ型領域である。前記ドリフト領域は、前記ボディ領域の下側に配置されており、前記矩形半導体領域内で前記ゲート絶縁膜に接するｎ型領域である。前記ドリフト領域のうちの前記矩形半導体領域内の部分が、高濃度領域と低濃度領域を有する。前記高濃度領域は、前記矩形半導体領域の角部で前記ゲート絶縁膜に接している。前記低濃度領域は、前記高濃度領域に対して横から接しており、前記高濃度領域よりも低いｎ型不純物濃度を有する。 The insulated gate bipolar transistor disclosed in the present specification has a semiconductor substrate, a rectangular trench, a gate insulating film, a gate electrode, an emitter electrode, a contact region, an emitter region, a body region, and a drift region. The rectangular trench is provided on the upper surface of the semiconductor substrate and extends rectangularly on the upper surface. The gate insulating film covers the inner surface of the rectangular trench. The gate electrode is arranged in the rectangular trench and is insulated from the semiconductor substrate by the gate insulating film. The emitter electrode covers the upper surface of the semiconductor substrate. The contact region is a p-type region that is arranged in a rectangular semiconductor region surrounded by the rectangular trench and is in contact with the emitter electrode at the center of the rectangular semiconductor region. The emitter region is an n-type region that is arranged in the rectangular semiconductor region and is in contact with the gate insulating film and the emitter electrode. The body region is arranged in the rectangular semiconductor region, is in contact with the contact region and the emitter region from below, and is in contact with the gate insulating film on the lower side of the emitter region, and is in contact with the contact. It is a p-type region having a p-type impurity concentration lower than that of the region. The drift region is an n-type region that is arranged below the body region and is in contact with the gate insulating film within the rectangular semiconductor region. The portion of the drift region in the rectangular semiconductor region has a high concentration region and a low concentration region. The high concentration region is in contact with the gate insulating film at a corner portion of the rectangular semiconductor region. The low concentration region is in contact with the high concentration region from the side and has an n-type impurity concentration lower than that of the high concentration region.

この絶縁ゲートバイポーラトランジスタがオンすると、角部近傍のドリフト領域においてホールの濃度が高くなる。角部近傍のドリフト領域内のホールは、ボディ領域を介してコンタクト領域へ流れる。このとき、角部近傍のドリフト領域内のホールは、高濃度領域を避け、低濃度領域を介してボディ領域へ流入する。すなわち、ホールが、高濃度領域よりもコンタクト領域に近い低濃度領域からボディ領域に流入する。このため、ホールがボディ領域内を流れるときの経路が従来よりも短くなり、その経路の電気抵抗が従来よりも低くなる。したがって、ホールがボディ領域を流れるときにボディ領域の電位が上昇し難い。その結果、ボディ領域からエミッタ領域へのホールの流入が抑制され、ラッチアップが抑制される。 When the insulated gate bipolar transistor is turned on, the density of holes increases in the drift region near the corner. Holes in the drift region near the corners flow through the body region to the contact region. At this time, the holes in the drift region near the corners avoid the high concentration region and flow into the body region through the low concentration region. That is, the holes flow into the body region from the low concentration region, which is closer to the contact region than the high concentration region. Therefore, the path when the hole flows in the body region becomes shorter than before, and the electrical resistance of the path becomes lower than before. Therefore, it is difficult for the potential of the body region to rise when the hole flows through the body region. As a result, the inflow of holes from the body region to the emitter region is suppressed, and latch-up is suppressed.

実施形態のＩＧＢＴの平面図。Top view of the IGBT of the embodiment. 図１のＩＩ−ＩＩ線における断面図。FIG. 2 is a cross-sectional view taken along the line II-II of FIG. 図１のＩＩＩ−ＩＩＩ線における断面図。FIG. 1 is a cross-sectional view taken along the line III-III of FIG. 図１のＩＶ−ＩＶ線における断面図。FIG. 2 is a cross-sectional view taken along the line IV-IV of FIG. 矩形半導体領域２４の拡大平面図。An enlarged plan view of the rectangular semiconductor region 24. 図２〜４のＶＩ−ＶＩ線における断面図。FIG. 2 is a cross-sectional view taken along the line VI-VI of FIGS.

図１〜４は、実施形態の絶縁ゲートバイポーラトランジスタ（以下、ＩＧＢＴ（insulated gate bipolar transistor）という）１０を示している。図２〜４に示すように、ＩＧＢＴ１０は、半導体基板２０と、エミッタ電極５０と、コレクタ電極６０を有している。エミッタ電極５０は、半導体基板２０の上面２０ａを覆っている。コレクタ電極６０は、半導体基板２０の下面２０ｂを覆っている。なお、図１では、エミッタ電極５０等の上面２０ａよりも上側の構造の図示を省略している。以下では、半導体基板２０の厚み方向をＺ方向といい、半導体基板２０の上面２０ａに平行な一方向をＸ方向といい、Ｚ方向及びＸ方向に対して垂直な方向をＹ方向という。 FIGS. 1 to 4 show an insulated gate bipolar transistor (hereinafter referred to as an IGBT (hereinafter referred to as an insulated gate bipolar transistor)) 10 of the embodiment. As shown in FIGS. 2 to 4, the IGBT 10 has a semiconductor substrate 20, an emitter electrode 50, and a collector electrode 60. The emitter electrode 50 covers the upper surface 20a of the semiconductor substrate 20. The collector electrode 60 covers the lower surface 20b of the semiconductor substrate 20. In FIG. 1, the structure above the upper surface 20a of the emitter electrode 50 and the like is not shown. Hereinafter, the thickness direction of the semiconductor substrate 20 is referred to as the Z direction, one direction parallel to the upper surface 20a of the semiconductor substrate 20 is referred to as the X direction, and the Z direction and the direction perpendicular to the X direction are referred to as the Y direction.

図１〜４に示すように、半導体基板２０の上面２０ａには、トレンチ７０ａ及び７０ｂ（以下、これらをまとめてトレンチ７０という場合がある）が形成されている。図２〜４に示すように、トレンチ７０は、半導体基板２０の上面２０ａに対して略垂直に（すなわち、Ｚ方向に沿って）伸びている。図１に示すように、トレンチ７０ａは、半導体基板２０の上面２０ａを平面視したときに、Ｘ方向に直線状に伸びている。トレンチ７０ｂは、半導体基板２０の上面２０ａを平面視したときに、Ｙ方向に直線状に伸びている。トレンチ７０ａとトレンチ７０ｂは、三差路状に交差している。トレンチ７０ａとトレンチ７０ｂによって、格子状に伸びるトレンチ７０が構成されている。トレンチ７０ａとトレンチ７０ｂの接続箇所において、トレンチ７０は９０度に折れ曲がっている。トレンチ７０によって、半導体基板２０の上面２０ａが、矩形の領域に仕切られている。以下では、トレンチ７０のうちの矩形に伸びている部分を矩形トレンチという。また、以下では、矩形トレンチによって囲まれた半導体領域を、矩形半導体領域２４という。図１に示すように、各矩形半導体領域２４は、４つの角部７１を有している。 As shown in FIGS. 1 to 4, trenches 70a and 70b (hereinafter, these may be collectively referred to as a trench 70) are formed on the upper surface 20a of the semiconductor substrate 20. As shown in FIGS. 2 to 4, the trench 70 extends substantially perpendicular to the upper surface 20a of the semiconductor substrate 20 (that is, along the Z direction). As shown in FIG. 1, the trench 70a extends linearly in the X direction when the upper surface 20a of the semiconductor substrate 20 is viewed in a plan view. The trench 70b extends linearly in the Y direction when the upper surface 20a of the semiconductor substrate 20 is viewed in a plan view. The trench 70a and the trench 70b intersect in a three-way junction. The trench 70a and the trench 70b form a trench 70 extending in a grid pattern. At the connection point between the trench 70a and the trench 70b, the trench 70 is bent at 90 degrees. The upper surface 20a of the semiconductor substrate 20 is partitioned into a rectangular region by the trench 70. In the following, the rectangular portion of the trench 70 will be referred to as a rectangular trench. Further, in the following, the semiconductor region surrounded by the rectangular trench is referred to as a rectangular semiconductor region 24. As shown in FIG. 1, each rectangular semiconductor region 24 has four corners 71.

図１〜４に示すように、トレンチ７０の内面（すなわち、底面と内壁面）は、ゲート絶縁膜７６に覆われている。トレンチ７０内には、ゲート電極８０が形成されている。ゲート電極８０は、トレンチ７０に沿って格子状に伸びている。ゲート電極８０は、ゲート絶縁膜７６を介して半導体基板２０に対向している。ゲート電極８０は、ゲート絶縁膜７６によって半導体基板２０から絶縁されている。図２〜４に示すように、ゲート電極８０の上面は層間絶縁膜７８に覆われており、その層間絶縁膜７８を覆うようにエミッタ電極５０が形成されている。層間絶縁膜７８によって、ゲート電極８０はエミッタ電極５０から絶縁されている。 As shown in FIGS. 1 to 4, the inner surface (that is, the bottom surface and the inner wall surface) of the trench 70 is covered with the gate insulating film 76. A gate electrode 80 is formed in the trench 70. The gate electrode 80 extends in a grid pattern along the trench 70. The gate electrode 80 faces the semiconductor substrate 20 via the gate insulating film 76. The gate electrode 80 is insulated from the semiconductor substrate 20 by the gate insulating film 76. As shown in FIGS. 2 to 4, the upper surface of the gate electrode 80 is covered with the interlayer insulating film 78, and the emitter electrode 50 is formed so as to cover the interlayer insulating film 78. The gate electrode 80 is insulated from the emitter electrode 50 by the interlayer insulating film 78.

次に、半導体基板２０の内部の構造について説明する。図５は、１つの矩形半導体領域２４を拡大視した平面図を示している。また、図６は、図２〜４のＶＩ−ＶＩ線の位置における断面図を示している。図２〜６に示すように、半導体基板２０は、エミッタ領域２２と、コンタクト領域２６と、ボディ領域２８と、ドリフト領域３４と、コレクタ領域３６を有している。 Next, the internal structure of the semiconductor substrate 20 will be described. FIG. 5 shows a plan view of one rectangular semiconductor region 24 in an enlarged view. Further, FIG. 6 shows a cross-sectional view at the position of the VI-VI line in FIGS. 2 to 4. As shown in FIGS. 2 to 6, the semiconductor substrate 20 has an emitter region 22, a contact region 26, a body region 28, a drift region 34, and a collector region 36.

コンタクト領域２６は、ｐ型不純物濃度が高いｐ型半導体により構成されている。図２、４に示すように、コンタクト領域２６は、半導体基板２０の上面２０ａに露出する範囲に配置されている。図５に示すように、半導体基板２０の上面２０ａを見たときに、コンタクト領域２６は矩形半導体領域２４の中央を含む範囲に配置されている。コンタクト領域２６は、矩形半導体領域２４の中央においてエミッタ電極５０に対してオーミック接触している。コンタクト領域２６は、ゲート絶縁膜７６には接していない。 The contact region 26 is composed of a p-type semiconductor having a high concentration of p-type impurities. As shown in FIGS. 2 and 4, the contact region 26 is arranged in a range exposed on the upper surface 20a of the semiconductor substrate 20. As shown in FIG. 5, when the upper surface 20a of the semiconductor substrate 20 is viewed, the contact region 26 is arranged in a range including the center of the rectangular semiconductor region 24. The contact region 26 is in ohmic contact with the emitter electrode 50 at the center of the rectangular semiconductor region 24. The contact region 26 is not in contact with the gate insulating film 76.

エミッタ領域２２は、ｎ型不純物濃度が高いｎ型半導体により構成されている。図５に示すように、１つの矩形半導体領域２４の中に４つのエミッタ領域２２が形成されている。図２、３に示すように、各エミッタ領域２２は、半導体基板２０の上面２０ａに露出する範囲に配置されている。各エミッタ領域２２は、エミッタ電極５０に対してオーミック接触している。図５に示すように、各エミッタ領域２２は、コンタクト領域２６の周囲に配置されている。各エミッタ領域２２は、トレンチ７０が直線状に伸びている部分（角部７１以外の部分）でゲート絶縁膜７６に接している。 The emitter region 22 is composed of an n-type semiconductor having a high n-type impurity concentration. As shown in FIG. 5, four emitter regions 22 are formed in one rectangular semiconductor region 24. As shown in FIGS. 2 and 3, each emitter region 22 is arranged in a range exposed on the upper surface 20a of the semiconductor substrate 20. Each emitter region 22 is in ohmic contact with the emitter electrode 50. As shown in FIG. 5, each emitter region 22 is arranged around the contact region 26. Each emitter region 22 is in contact with the gate insulating film 76 at a portion where the trench 70 extends linearly (a portion other than the corner portion 71).

ボディ領域２８は、コンタクト領域２６よりもｐ型不純物濃度が低いｐ型半導体により構成されている。図３〜５に示すように、ボディ領域２８は、コンタクト領域２６及びエミッタ領域２２が存在しない範囲で、半導体基板２０の上面２０ａに露出している。ボディ領域２８は、エミッタ電極５０に対してショットキー接触している。図５に示すように、ボディ領域２８は、角部７１とその周辺でゲート絶縁膜７６に接している。図３、４に示すように、ボディ領域２８は、上面２０ａからコンタクト領域２６とエミッタ領域２２よりも下側の範囲まで分布している。ボディ領域２８は、コンタクト領域２６とエミッタ領域２２に対して下側から接している。ボディ領域２８は、コンタクト領域２６を介してエミッタ電極５０と導通している。図２に示すように、ボディ領域２８は、エミッタ領域２２の下側でゲート絶縁膜７６に接している。 The body region 28 is composed of a p-type semiconductor having a lower p-type impurity concentration than the contact region 26. As shown in FIGS. 3 to 5, the body region 28 is exposed on the upper surface 20a of the semiconductor substrate 20 in a range where the contact region 26 and the emitter region 22 do not exist. The body region 28 is in Schottky contact with the emitter electrode 50. As shown in FIG. 5, the body region 28 is in contact with the gate insulating film 76 at the corner portion 71 and its periphery. As shown in FIGS. 3 and 4, the body region 28 is distributed from the upper surface 20a to the range below the contact region 26 and the emitter region 22. The body region 28 is in contact with the contact region 26 and the emitter region 22 from below. The body region 28 is conductive with the emitter electrode 50 via the contact region 26. As shown in FIG. 2, the body region 28 is in contact with the gate insulating film 76 below the emitter region 22.

ドリフト領域３４は、ｎ型半導体により構成されている。図２〜４に示すように、ドリフト領域３４は、ボディ領域２８の下側に配置されている。ドリフト領域３４は、半導体基板２０の横方向の全域に亘って分布している。ドリフト領域３４は、矩形半導体領域２４（すなわち、トレンチ７０の下端よりも上側の範囲）からトレンチ７０の下端よりも下側の範囲まで分布している。トレンチ７０の下端よりも下側では、ドリフト領域３４は、複数の矩形領域２４の下側の範囲に跨って分布している。ドリフト領域３４は、矩形半導体領域２４内で、ボディ領域２８に対して下側から接している。ドリフト領域３４は、ボディ領域２８の下側でゲート絶縁膜７６に接している。ドリフト領域３４は、ボディ領域２８によってコンタクト領域２６及びエミッタ領域２２から分離されている。 The drift region 34 is composed of an n-type semiconductor. As shown in FIGS. 2-4, the drift region 34 is arranged below the body region 28. The drift region 34 is distributed over the entire lateral direction of the semiconductor substrate 20. The drift region 34 is distributed from the rectangular semiconductor region 24 (that is, the range above the lower end of the trench 70) to the range below the lower end of the trench 70. Below the lower end of the trench 70, the drift region 34 is distributed over a range below the plurality of rectangular regions 24. The drift region 34 is in contact with the body region 28 from below in the rectangular semiconductor region 24. The drift region 34 is in contact with the gate insulating film 76 below the body region 28. The drift region 34 is separated from the contact region 26 and the emitter region 22 by the body region 28.

コレクタ領域３６は、ｐ型半導体により構成されている。図２〜４に示すように、コレクタ領域３６は、ドリフト領域３４の下側に配置されている。コレクタ領域３６は、ドリフト領域３４に対して下側から接している。コレクタ領域３６は、半導体基板２０の下面２０ｂに露出する範囲に配置されている。コレクタ領域３６は、コレクタ電極６０に対してオーミック接触している。コレクタ領域３６は、ドリフト領域３４によってボディ領域２８から分離されている。 The collector region 36 is composed of a p-type semiconductor. As shown in FIGS. 2-4, the collector region 36 is arranged below the drift region 34. The collector region 36 is in contact with the drift region 34 from below. The collector region 36 is arranged in a range exposed on the lower surface 20b of the semiconductor substrate 20. The collector region 36 is in ohmic contact with the collector electrode 60. The collector region 36 is separated from the body region 28 by a drift region 34.

図４、６に示すように、ドリフト領域３４は、低濃度領域３４ａと、複数の高濃度領域３４ｂを有している。各高濃度領域３４ｂのｎ型不純物濃度は、低濃度領域３４ａのｎ型不純物濃度よりも高い。各高濃度領域３４ｂは、矩形半導体領域２４内に配置されている。図６に示すように、各高濃度領域３４ｂは、角部７１に隣接する位置に配置されている。各高濃度領域３４ｂは、角部７１とその周辺でゲート絶縁膜７６に接している。図４に示すように、低濃度領域３４ａは、矩形半導体領域２４からトレンチ７０の下端よりも下側の範囲まで分布している。低濃度領域３４ａは、矩形半導体領域２４内のドリフト領域３４のうちの高濃度領域３４ｂを除く全域に分布している。低濃度領域３４ａは、高濃度領域３４ｂに対して横から接している。図６に示すように、矩形半導体領域２４内では、低濃度領域３４ａは、トレンチ７０が直線状に伸びている部分（角部７１以外の部分）でゲート絶縁膜７６に接している。図４に示すように、低濃度領域３４ａは、ボディ領域２８に対して下側から接している。低濃度領域３４ａは、高濃度領域３４ｂの上側にも分布しており、高濃度領域３４ｂをボディ領域２８から分離している。但し、他の実施形態では、高濃度領域３４ｂがボディ領域２８に接していてもよい。低濃度領域３４ａは、トレンチ７０の下端よりも下側の範囲では、ドリフト領域３４の全体に分布している。 As shown in FIGS. 4 and 6, the drift region 34 has a low concentration region 34a and a plurality of high concentration regions 34b. The n-type impurity concentration in each high concentration region 34b is higher than the n-type impurity concentration in the low concentration region 34a. Each high concentration region 34b is arranged in the rectangular semiconductor region 24. As shown in FIG. 6, each high-concentration region 34b is arranged at a position adjacent to the corner portion 71. Each high-concentration region 34b is in contact with the gate insulating film 76 at the corner portion 71 and its periphery. As shown in FIG. 4, the low concentration region 34a is distributed from the rectangular semiconductor region 24 to the range below the lower end of the trench 70. The low-concentration region 34a is distributed over the entire area of the drift region 34 in the rectangular semiconductor region 24 except for the high-concentration region 34b. The low concentration region 34a is in contact with the high concentration region 34b from the side. As shown in FIG. 6, in the rectangular semiconductor region 24, the low concentration region 34a is in contact with the gate insulating film 76 at a portion where the trench 70 extends linearly (a portion other than the corner portion 71). As shown in FIG. 4, the low concentration region 34a is in contact with the body region 28 from below. The low-concentration region 34a is also distributed above the high-concentration region 34b, and separates the high-concentration region 34b from the body region 28. However, in other embodiments, the high concentration region 34b may be in contact with the body region 28. The low concentration region 34a is distributed over the entire drift region 34 in the range below the lower end of the trench 70.

次に、ＩＧＢＴ１０の動作について説明する。ＩＧＢＴ１０をオンさせる際には、コレクタ電極６０とエミッタ電極５０の間にコレクタ電極６０がプラスとなる電圧を印加した状態で、ゲート電極８０に閾値以上の電圧を印加する。すると、ゲート絶縁膜７６に接している範囲のボディ領域２８がｎ型に反転し、チャネルが形成される。チャネルが形成されると、電子が、エミッタ電極５０から、エミッタ領域２２とチャネルを通ってドリフト領域３４に流入する。これと同時に、ホールが、コレクタ電極６０から、コレクタ領域３６を通ってドリフト領域３４に流入する。すると、ドリフト領域３４の電気抵抗が伝導度変調現象によって低下する。ドリフト領域３４に流入した電子は、ドリフト領域３４とコレクタ領域３６を通過して、コレクタ電極６０へと流れる。このようにして、電子がエミッタ電極５０からコレクタ電極６０に流れることで、ＩＧＢＴ１０に電流が流れる。 Next, the operation of the IGBT 10 will be described. When the IGBT 10 is turned on, a voltage equal to or higher than the threshold value is applied to the gate electrode 80 in a state where a positive voltage is applied between the collector electrode 60 and the emitter electrode 50. Then, the body region 28 in the range in contact with the gate insulating film 76 is inverted into an n-shape, and a channel is formed. When the channel is formed, electrons flow from the emitter electrode 50 through the emitter region 22 and the channel into the drift region 34. At the same time, the hole flows from the collector electrode 60 through the collector region 36 into the drift region 34. Then, the electric resistance of the drift region 34 decreases due to the conductivity modulation phenomenon. The electrons that have flowed into the drift region 34 pass through the drift region 34 and the collector region 36, and flow to the collector electrode 60. In this way, the electrons flow from the emitter electrode 50 to the collector electrode 60, so that a current flows through the IGBT 10.

また、ドリフト領域３４に流入したホールは、ボディ領域２８とコンタクト領域２６を介してエミッタ電極５０へ流れる。図４の破線矢印１０２は、ドリフト領域３４内におけるホールの流れを示している。矢印１０２に示すように、ドリフト領域３４内のホールは、トレンチ７０を避けるように流れる。このようにホールがトレンチ７０を避けて流れるため、トレンチ７０近傍のドリフト領域３４にホールが集中する。特に、角部７１近傍（高濃度領域３４ｂの直下）の位置Ｘでは、トレンチ７０ａを避けたホールとトレンチ７０ｂを避けたホールが集まるので、ホールの濃度が高くなる。このため、位置Ｘにおいてドリフト領域３４の電気抵抗が極めて低くなり、電子が低損失でドリフト領域３４を通過することが可能となる。したがって、ＩＧＢＴ１０のオン電圧は低い。 Further, the hole that has flowed into the drift region 34 flows to the emitter electrode 50 via the body region 28 and the contact region 26. The dashed arrow 102 in FIG. 4 shows the flow of holes in the drift region 34. As shown by arrow 102, the holes in the drift region 34 flow so as to avoid the trench 70. Since the holes flow away from the trench 70 in this way, the holes are concentrated in the drift region 34 near the trench 70. In particular, at the position X near the corner portion 71 (immediately below the high concentration region 34b), the holes avoiding the trench 70a and the holes avoiding the trench 70b are gathered, so that the density of the holes becomes high. Therefore, the electrical resistance of the drift region 34 becomes extremely low at the position X, and electrons can pass through the drift region 34 with low loss. Therefore, the on-voltage of the IGBT 10 is low.

図４、５の矢印１０４、１０６は、位置Ｘからコンタクト領域２６に向かって流れるホールの経路を示している。また、図４の矢印１１４、１１６は、高濃度領域３４ｂがない場合（すなわち、ドリフト領域３４全体が低濃度領域３４ａである場合）にホールが流れる経路を示している。高濃度領域３４ｂがない場合には、位置Ｘに存在するホールの多くは、図４の矢印１１４に示すように真上に向かって流れてボディ領域２８に流入する。そして、図４、５の矢印１１６に示すように、ボディ領域２８内を対角線方向（矩形半導体領域２４の対角線の方向）に沿って流れてコンタクト領域２６に流入する。これに対し、本実施形態の場合（すなわち、高濃度領域３４ｂがある場合）には、ホールが低濃度領域３４ａから高濃度領域３４ｂに流入し難いので、ホールが高濃度領域３４ｂを避けて流れる。すなわち、図４の矢印１０４に示すように、位置Ｘに存在するホールは、高濃度領域３４ｂを避けて斜め上方向に向かって流れてボディ領域２８に流入する。このため、矢印１０４の場合には、矢印１１４の場合よりも、ホールがボディ領域２８に流入する位置がコンタクト領域２６に近い。ボディ領域２８に流入したホールは、図４、５の矢印１０６に示すように、コンタクト領域２６まで流れる。図４、５において矢印１０６と矢印１１６を比較することで明らかなように、高濃度領域３４ｂがある場合には、高濃度領域３４ｂがない場合よりも、ボディ領域２８内をホールが流れる経路の長さが短く、その経路における電気抵抗が低い。したがって、高濃度領域３４ｂがある場合には、高濃度領域３４ｂがない場合よりも、ボディ領域２８の電位が上昇し難い。このため、高濃度領域３４ｂがある場合には、高濃度領域３４ｂがない場合よりも、ボディ領域２８からエミッタ領域２２にホールが流入し難く、ラッチアップが生じ難い。このように、実施形態のＩＧＢＴ１０によれば、ラッチアップを抑制することができる。 Arrows 104 and 106 in FIGS. 4 and 5 show the path of the hole flowing from the position X toward the contact region 26. Further, arrows 114 and 116 in FIG. 4 indicate a path through which holes flow when there is no high-concentration region 34b (that is, when the entire drift region 34 is a low-concentration region 34a). In the absence of the high concentration region 34b, most of the holes present at position X flow straight up and into the body region 28 as shown by arrow 114 in FIG. Then, as shown by arrows 116 in FIGS. 4 and 5, the body region 28 flows in the diagonal direction (diagonal direction of the rectangular semiconductor region 24) and flows into the contact region 26. On the other hand, in the case of the present embodiment (that is, when there is a high concentration region 34b), since it is difficult for holes to flow from the low concentration region 34a to the high concentration region 34b, the holes flow while avoiding the high concentration region 34b. .. That is, as shown by the arrow 104 in FIG. 4, the hole existing at the position X flows diagonally upward while avoiding the high concentration region 34b and flows into the body region 28. Therefore, in the case of the arrow 104, the position where the hole flows into the body region 28 is closer to the contact region 26 than in the case of the arrow 114. The holes that have flowed into the body region 28 flow to the contact region 26 as shown by arrows 106 in FIGS. 4 and 5. As is clear from comparing the arrows 106 and 116 in FIGS. 4 and 5, when there is a high concentration region 34b, the path through which the hole flows in the body region 28 is larger than when there is no high concentration region 34b. It is short in length and has low electrical resistance in its path. Therefore, when there is a high concentration region 34b, the potential of the body region 28 is less likely to rise than when there is no high concentration region 34b. Therefore, when there is a high-concentration region 34b, holes are less likely to flow into the emitter region 22 from the body region 28 than when there is no high-concentration region 34b, and latch-up is less likely to occur. As described above, according to the IGBT 10 of the embodiment, latch-up can be suppressed.

なお、他の実施形態においては、コレクタ領域３６の一部を高濃度のｎ型のカソード領域に置き換えてもよい。すなわち、ドリフト領域３４よりもｎ型不純物濃度が高いカソード領域によって、ドリフト領域３４とコレクタ電極６０を接続してもよい。このようにカソード領域を設けると、半導体基板２０の内部にダイオードを形成することができる。この場合、エミッタ電極５０とコレクタ電極６０の間にエミッタ電極５０がプラスとなる電圧を印加すると、エミッタ電極５０から、コンタクト領域２６、ボディ領域２８、ドリフト領域３４、及び、カソード領域を介してコレクタ電極６０へ電流が流れる。すなわち、ボディ領域２８とドリフト領域３４の界面のｐｎ接合によって構成されたダイオードがオンする。ダイオードがオンしている状態では、ボディ領域２８からドリフト領域３４へ多量のホールが流入する。その後、エミッタ電極５０とコレクタ電極６０の間に印加する電圧を逆向きの電圧（すなわち、コレクタ電極６０がプラスとなる電圧）に切り換えると、ドリフト領域３４内に存在するホールが短時間の間にエミッタ電極５０へ排出され、ダイオードにリカバリ電流が流れる。リカバリ電流が大きいと、ダイオードの動作時に生じる損失が大きくなる。 In another embodiment, a part of the collector region 36 may be replaced with a high-concentration n-type cathode region. That is, the drift region 34 and the collector electrode 60 may be connected by a cathode region having a higher n-type impurity concentration than the drift region 34. When the cathode region is provided in this way, a diode can be formed inside the semiconductor substrate 20. In this case, when a voltage that makes the emitter electrode 50 positive is applied between the emitter electrode 50 and the collector electrode 60, the collector is collected from the emitter electrode 50 via the contact region 26, the body region 28, the drift region 34, and the cathode region. A current flows through the electrode 60. That is, the diode formed by the pn junction at the interface between the body region 28 and the drift region 34 is turned on. When the diode is on, a large amount of holes flow from the body region 28 to the drift region 34. After that, when the voltage applied between the emitter electrode 50 and the collector electrode 60 is switched to the opposite voltage (that is, the voltage at which the collector electrode 60 becomes positive), the holes existing in the drift region 34 are quickly formed. It is discharged to the emitter electrode 50, and a recovery current flows through the diode. The larger the recovery current, the greater the loss that occurs during diode operation.

上述したように、実施形態のＩＧＢＴ１０では、高濃度領域３４ｂを設けることでラッチアップを抑制する。ラッチアップを抑制する別の構造として、コンタクト領域２６の面積を拡大した構造が考えられる。コンタクト領域２６の面積を拡大することで、ＩＧＢＴがオンしているときにホールがボディ領域２８内を流れる経路の長さを短くすることができ、その結果、ラッチアップが抑制される。しかしながら、上述したダイオードを内蔵するＩＧＢＴでは、コンタクト領域２６の面積を大きくすると、ダイオードとして動作するときにボディ領域２８からドリフト領域３４に流入するホールが多くなる。その結果、リカバリ電流がより大きくなる。これに対し、高濃度領域３４ｂを設けた構造では、リカバリ電流の増大を招くことなく、ラッチアップを抑制することができる。 As described above, in the IGBT 10 of the embodiment, latch-up is suppressed by providing the high concentration region 34b. As another structure that suppresses latch-up, a structure in which the area of the contact region 26 is expanded can be considered. By expanding the area of the contact region 26, the length of the path through which the hole flows in the body region 28 when the IGBT is on can be shortened, and as a result, latch-up is suppressed. However, in the above-mentioned IGBT having a built-in diode, if the area of the contact region 26 is increased, more holes flow into the drift region 34 from the body region 28 when operating as a diode. As a result, the recovery current is higher. On the other hand, in the structure provided with the high concentration region 34b, latch-up can be suppressed without increasing the recovery current.

以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。 Although the embodiments have been described in detail above, these are merely examples and do not limit the scope of claims. The techniques described in the claims include various modifications and modifications of the specific examples illustrated above. The technical elements described in the present specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the techniques illustrated in this specification or drawings achieve a plurality of objectives at the same time, and achieving one of the objectives itself has technical usefulness.

２０：半導体基板
２２：エミッタ領域
２４：矩形半導体領域
２６：コンタクト領域
２８：ボディ領域
３４：ドリフト領域
３４ａ：低濃度領域
３４ｂ：高濃度領域
３６：コレクタ領域
５０：エミッタ電極
６０：コレクタ電極
７０：トレンチ
７１：角部
７６：ゲート絶縁膜
７８：層間絶縁膜
８０：ゲート電極 20: Semiconductor substrate 22: Emitter region 24: Rectangular semiconductor region 26: Contact region 28: Body region 34: Drift region 34a: Low concentration region 34b: High concentration region 36: Collector region 50: Emitter electrode 60: Collector electrode 70: Trench 71: Corner 76: Gate insulating film 78: Interlayer insulating film 80: Gate electrode

Claims

絶縁ゲートバイポーラトランジスタであって、
半導体基板と、
前記半導体基板の上面に設けられており、前記上面において矩形に伸びる矩形トレンチと、
前記矩形トレンチの内面を覆うゲート絶縁膜と、
前記矩形トレンチ内に配置されており、前記ゲート絶縁膜によって前記半導体基板から絶縁されたゲート電極と、
前記半導体基板の前記上面を覆うエミッタ電極と、
前記矩形トレンチによって囲まれた矩形半導体領域内に配置されており、前記矩形半導体領域の中央で前記エミッタ電極に接しているｐ型のコンタクト領域と、
前記矩形半導体領域内に配置されており、前記ゲート絶縁膜と前記エミッタ電極に接しているｎ型のエミッタ領域と、
前記矩形半導体領域内に配置されており、前記コンタクト領域と前記エミッタ領域に対して下から接しており、前記エミッタ領域の下側で前記ゲート絶縁膜に接しており、前記コンタクト領域よりも低いｐ型不純物濃度を有するｐ型のボディ領域と、
前記ボディ領域の下側に配置されており、前記矩形半導体領域内で前記ゲート絶縁膜に接するｎ型のドリフト領域、
を有しており、
前記ドリフト領域のうちの前記矩形半導体領域内の部分が、
前記矩形半導体領域の角部で前記ゲート絶縁膜に接する高濃度領域と、
前記高濃度領域に対して横から接しており、前記高濃度領域よりも低いｎ型不純物濃度を有する低濃度領域、
を有している、
絶縁ゲートバイポーラトランジスタ。 Insulated gate bipolar transistor
With a semiconductor substrate
A rectangular trench provided on the upper surface of the semiconductor substrate and extending rectangularly on the upper surface,
A gate insulating film covering the inner surface of the rectangular trench and
A gate electrode arranged in the rectangular trench and insulated from the semiconductor substrate by the gate insulating film, and a gate electrode.
An emitter electrode covering the upper surface of the semiconductor substrate and
A p-type contact region arranged in a rectangular semiconductor region surrounded by the rectangular trench and in contact with the emitter electrode at the center of the rectangular semiconductor region,
An n-type emitter region arranged in the rectangular semiconductor region and in contact with the gate insulating film and the emitter electrode,
It is arranged in the rectangular semiconductor region, is in contact with the contact region from below with respect to the emitter region, is in contact with the gate insulating film below the emitter region, and has a lower p than the contact region. A p-type body region with a type impurity concentration and
An n-type drift region located below the body region and in contact with the gate insulating film within the rectangular semiconductor region.
Have and
The portion of the drift region in the rectangular semiconductor region is
A high-concentration region in contact with the gate insulating film at a corner of the rectangular semiconductor region and
A low-concentration region that is in contact with the high-concentration region from the side and has an n-type impurity concentration lower than that of the high-concentration region.
have,
Insulated gate bipolar transistor.