JP2021103708A - Insulated gate bipolar transistor - Google Patents
Insulated gate bipolar transistor Download PDFInfo
- Publication number
- JP2021103708A JP2021103708A JP2019233461A JP2019233461A JP2021103708A JP 2021103708 A JP2021103708 A JP 2021103708A JP 2019233461 A JP2019233461 A JP 2019233461A JP 2019233461 A JP2019233461 A JP 2019233461A JP 2021103708 A JP2021103708 A JP 2021103708A
- Authority
- JP
- Japan
- Prior art keywords
- region
- contact
- rectangular
- emitter
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 74
- 210000000746 body region Anatomy 0.000 claims abstract description 57
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 239000012535 impurity Substances 0.000 claims description 10
- 239000011229 interlayer Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000011084 recovery Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Description
本明細書に開示の技術は、絶縁ゲートバイポーラトランジスタに関する。 The techniques disclosed herein relate to insulated gate bipolar transistors.
特許文献1に開示の絶縁ゲートバイポーラトランジスタは、半導体基板の上面に設けられており、その上面において矩形に伸びる矩形トレンチを有している。矩形トレンチ内に、ゲート絶縁膜とゲート電極が配置されている。矩形トレンチに囲まれた矩形半導体領域内に、p型のコンタクト領域、n型のエミッタ領域、p型のボディ領域が配置されている。コンタクト領域は、矩形半導体領域の中央でエミッタ電極に接している。エミッタ領域は、ゲート絶縁膜に接している。ボディ領域は、コンタクト領域とエミッタ領域に対して下から接している。ボディ領域は、エミッタ領域の下側でゲート絶縁膜に接している。ボディ領域の下側に、n型のドリフト領域が配置されている。 The insulated gate bipolar transistor disclosed in Patent Document 1 is provided on the upper surface of a semiconductor substrate, and has a rectangular trench extending rectangularly on the upper surface thereof. A gate insulating film and a gate electrode are arranged in a rectangular trench. A p-type contact region, an n-type emitter region, and a p-type body region are arranged in a rectangular semiconductor region surrounded by a rectangular trench. The contact region is in contact with the emitter electrode at the center of the rectangular semiconductor region. The emitter region is in contact with the gate insulating film. The body region is in contact with the contact region and the emitter region from below. The body region is in contact with the gate insulating film below the emitter region. An n-type drift region is arranged below the body region.
特許文献1の絶縁ゲートバイポーラトランジスタがオンすると、矩形領域の角部近傍に位置するドリフト領域においてホールの濃度が高くなる。角部近傍のドリフト領域内のホールは、ボディ領域を介してコンタクト領域へ流れる。角部近傍のドリフト領域から矩形半導体領域の中央に位置するコンタクト領域までの距離が長いので、ホールがボディ領域内を流れるときの電流経路が長く、その電流経路におけるボディ領域の電気抵抗が高い。したがって、ホールがボディ領域を流れるときにボディ領域の電位が上昇し易い。その結果、ボディ領域からエミッタ領域にホールが流入し、ラッチアップが生じる場合がある。本明細書では、矩形トレンチを有する絶縁ゲートバイポーラトランジスタにおいて、ラッチアップを抑制する技術を提案する。 When the insulated gate bipolar transistor of Patent Document 1 is turned on, the density of holes increases in the drift region located near the corner of the rectangular region. Holes in the drift region near the corners flow through the body region to the contact region. Since the distance from the drift region near the corner to the contact region located in the center of the rectangular semiconductor region is long, the current path when the hole flows in the body region is long, and the electrical resistance of the body region in the current path is high. Therefore, the potential of the body region tends to rise when the hole flows through the body region. As a result, holes may flow from the body region to the emitter region, causing latch-up. This specification proposes a technique for suppressing latch-up in an insulated gate bipolar transistor having a rectangular trench.
本明細書が開示する絶縁ゲートバイポーラトランジスタは、半導体基板と、矩形トレンチと、ゲート絶縁膜と、ゲート電極と、エミッタ電極と、コンタクト領域と、エミッタ領域と、ボディ領域と、ドリフト領域を有する。前記矩形トレンチは、前記半導体基板の上面に設けられており、前記上面において矩形に伸びている。前記ゲート絶縁膜は、前記矩形トレンチの内面を覆っている。前記ゲート電極は、前記矩形トレンチ内に配置されており、前記ゲート絶縁膜によって前記半導体基板から絶縁されている。前記エミッタ電極は、前記半導体基板の前記上面を覆っている。前記コンタクト領域は、前記矩形トレンチによって囲まれた矩形半導体領域内に配置されており、前記矩形半導体領域の中央で前記エミッタ電極に接しているp型領域である。前記エミッタ領域は、前記矩形半導体領域内に配置されており、前記ゲート絶縁膜と前記エミッタ電極に接しているn型領域である。前記ボディ領域は、前記矩形半導体領域内に配置されており、前記コンタクト領域と前記エミッタ領域に対して下から接しており、前記エミッタ領域の下側で前記ゲート絶縁膜に接しており、前記コンタクト領域よりも低いp型不純物濃度を有するp型領域である。前記ドリフト領域は、前記ボディ領域の下側に配置されており、前記矩形半導体領域内で前記ゲート絶縁膜に接するn型領域である。前記ドリフト領域のうちの前記矩形半導体領域内の部分が、高濃度領域と低濃度領域を有する。前記高濃度領域は、前記矩形半導体領域の角部で前記ゲート絶縁膜に接している。前記低濃度領域は、前記高濃度領域に対して横から接しており、前記高濃度領域よりも低いn型不純物濃度を有する。 The insulated gate bipolar transistor disclosed in the present specification has a semiconductor substrate, a rectangular trench, a gate insulating film, a gate electrode, an emitter electrode, a contact region, an emitter region, a body region, and a drift region. The rectangular trench is provided on the upper surface of the semiconductor substrate and extends rectangularly on the upper surface. The gate insulating film covers the inner surface of the rectangular trench. The gate electrode is arranged in the rectangular trench and is insulated from the semiconductor substrate by the gate insulating film. The emitter electrode covers the upper surface of the semiconductor substrate. The contact region is a p-type region that is arranged in a rectangular semiconductor region surrounded by the rectangular trench and is in contact with the emitter electrode at the center of the rectangular semiconductor region. The emitter region is an n-type region that is arranged in the rectangular semiconductor region and is in contact with the gate insulating film and the emitter electrode. The body region is arranged in the rectangular semiconductor region, is in contact with the contact region and the emitter region from below, and is in contact with the gate insulating film on the lower side of the emitter region, and is in contact with the contact. It is a p-type region having a p-type impurity concentration lower than that of the region. The drift region is an n-type region that is arranged below the body region and is in contact with the gate insulating film within the rectangular semiconductor region. The portion of the drift region in the rectangular semiconductor region has a high concentration region and a low concentration region. The high concentration region is in contact with the gate insulating film at a corner portion of the rectangular semiconductor region. The low concentration region is in contact with the high concentration region from the side and has an n-type impurity concentration lower than that of the high concentration region.
この絶縁ゲートバイポーラトランジスタがオンすると、角部近傍のドリフト領域においてホールの濃度が高くなる。角部近傍のドリフト領域内のホールは、ボディ領域を介してコンタクト領域へ流れる。このとき、角部近傍のドリフト領域内のホールは、高濃度領域を避け、低濃度領域を介してボディ領域へ流入する。すなわち、ホールが、高濃度領域よりもコンタクト領域に近い低濃度領域からボディ領域に流入する。このため、ホールがボディ領域内を流れるときの経路が従来よりも短くなり、その経路の電気抵抗が従来よりも低くなる。したがって、ホールがボディ領域を流れるときにボディ領域の電位が上昇し難い。その結果、ボディ領域からエミッタ領域へのホールの流入が抑制され、ラッチアップが抑制される。 When the insulated gate bipolar transistor is turned on, the density of holes increases in the drift region near the corner. Holes in the drift region near the corners flow through the body region to the contact region. At this time, the holes in the drift region near the corners avoid the high concentration region and flow into the body region through the low concentration region. That is, the holes flow into the body region from the low concentration region, which is closer to the contact region than the high concentration region. Therefore, the path when the hole flows in the body region becomes shorter than before, and the electrical resistance of the path becomes lower than before. Therefore, it is difficult for the potential of the body region to rise when the hole flows through the body region. As a result, the inflow of holes from the body region to the emitter region is suppressed, and latch-up is suppressed.
図1〜4は、実施形態の絶縁ゲートバイポーラトランジスタ(以下、IGBT(insulated gate bipolar transistor)という)10を示している。図2〜4に示すように、IGBT10は、半導体基板20と、エミッタ電極50と、コレクタ電極60を有している。エミッタ電極50は、半導体基板20の上面20aを覆っている。コレクタ電極60は、半導体基板20の下面20bを覆っている。なお、図1では、エミッタ電極50等の上面20aよりも上側の構造の図示を省略している。以下では、半導体基板20の厚み方向をZ方向といい、半導体基板20の上面20aに平行な一方向をX方向といい、Z方向及びX方向に対して垂直な方向をY方向という。
FIGS. 1 to 4 show an insulated gate bipolar transistor (hereinafter referred to as an IGBT (hereinafter referred to as an insulated gate bipolar transistor)) 10 of the embodiment. As shown in FIGS. 2 to 4, the
図1〜4に示すように、半導体基板20の上面20aには、トレンチ70a及び70b(以下、これらをまとめてトレンチ70という場合がある)が形成されている。図2〜4に示すように、トレンチ70は、半導体基板20の上面20aに対して略垂直に(すなわち、Z方向に沿って)伸びている。図1に示すように、トレンチ70aは、半導体基板20の上面20aを平面視したときに、X方向に直線状に伸びている。トレンチ70bは、半導体基板20の上面20aを平面視したときに、Y方向に直線状に伸びている。トレンチ70aとトレンチ70bは、三差路状に交差している。トレンチ70aとトレンチ70bによって、格子状に伸びるトレンチ70が構成されている。トレンチ70aとトレンチ70bの接続箇所において、トレンチ70は90度に折れ曲がっている。トレンチ70によって、半導体基板20の上面20aが、矩形の領域に仕切られている。以下では、トレンチ70のうちの矩形に伸びている部分を矩形トレンチという。また、以下では、矩形トレンチによって囲まれた半導体領域を、矩形半導体領域24という。図1に示すように、各矩形半導体領域24は、4つの角部71を有している。
As shown in FIGS. 1 to 4,
図1〜4に示すように、トレンチ70の内面(すなわち、底面と内壁面)は、ゲート絶縁膜76に覆われている。トレンチ70内には、ゲート電極80が形成されている。ゲート電極80は、トレンチ70に沿って格子状に伸びている。ゲート電極80は、ゲート絶縁膜76を介して半導体基板20に対向している。ゲート電極80は、ゲート絶縁膜76によって半導体基板20から絶縁されている。図2〜4に示すように、ゲート電極80の上面は層間絶縁膜78に覆われており、その層間絶縁膜78を覆うようにエミッタ電極50が形成されている。層間絶縁膜78によって、ゲート電極80はエミッタ電極50から絶縁されている。
As shown in FIGS. 1 to 4, the inner surface (that is, the bottom surface and the inner wall surface) of the
次に、半導体基板20の内部の構造について説明する。図5は、1つの矩形半導体領域24を拡大視した平面図を示している。また、図6は、図2〜4のVI−VI線の位置における断面図を示している。図2〜6に示すように、半導体基板20は、エミッタ領域22と、コンタクト領域26と、ボディ領域28と、ドリフト領域34と、コレクタ領域36を有している。
Next, the internal structure of the
コンタクト領域26は、p型不純物濃度が高いp型半導体により構成されている。図2、4に示すように、コンタクト領域26は、半導体基板20の上面20aに露出する範囲に配置されている。図5に示すように、半導体基板20の上面20aを見たときに、コンタクト領域26は矩形半導体領域24の中央を含む範囲に配置されている。コンタクト領域26は、矩形半導体領域24の中央においてエミッタ電極50に対してオーミック接触している。コンタクト領域26は、ゲート絶縁膜76には接していない。
The
エミッタ領域22は、n型不純物濃度が高いn型半導体により構成されている。図5に示すように、1つの矩形半導体領域24の中に4つのエミッタ領域22が形成されている。図2、3に示すように、各エミッタ領域22は、半導体基板20の上面20aに露出する範囲に配置されている。各エミッタ領域22は、エミッタ電極50に対してオーミック接触している。図5に示すように、各エミッタ領域22は、コンタクト領域26の周囲に配置されている。各エミッタ領域22は、トレンチ70が直線状に伸びている部分(角部71以外の部分)でゲート絶縁膜76に接している。
The
ボディ領域28は、コンタクト領域26よりもp型不純物濃度が低いp型半導体により構成されている。図3〜5に示すように、ボディ領域28は、コンタクト領域26及びエミッタ領域22が存在しない範囲で、半導体基板20の上面20aに露出している。ボディ領域28は、エミッタ電極50に対してショットキー接触している。図5に示すように、ボディ領域28は、角部71とその周辺でゲート絶縁膜76に接している。図3、4に示すように、ボディ領域28は、上面20aからコンタクト領域26とエミッタ領域22よりも下側の範囲まで分布している。ボディ領域28は、コンタクト領域26とエミッタ領域22に対して下側から接している。ボディ領域28は、コンタクト領域26を介してエミッタ電極50と導通している。図2に示すように、ボディ領域28は、エミッタ領域22の下側でゲート絶縁膜76に接している。
The
ドリフト領域34は、n型半導体により構成されている。図2〜4に示すように、ドリフト領域34は、ボディ領域28の下側に配置されている。ドリフト領域34は、半導体基板20の横方向の全域に亘って分布している。ドリフト領域34は、矩形半導体領域24(すなわち、トレンチ70の下端よりも上側の範囲)からトレンチ70の下端よりも下側の範囲まで分布している。トレンチ70の下端よりも下側では、ドリフト領域34は、複数の矩形領域24の下側の範囲に跨って分布している。ドリフト領域34は、矩形半導体領域24内で、ボディ領域28に対して下側から接している。ドリフト領域34は、ボディ領域28の下側でゲート絶縁膜76に接している。ドリフト領域34は、ボディ領域28によってコンタクト領域26及びエミッタ領域22から分離されている。
The
コレクタ領域36は、p型半導体により構成されている。図2〜4に示すように、コレクタ領域36は、ドリフト領域34の下側に配置されている。コレクタ領域36は、ドリフト領域34に対して下側から接している。コレクタ領域36は、半導体基板20の下面20bに露出する範囲に配置されている。コレクタ領域36は、コレクタ電極60に対してオーミック接触している。コレクタ領域36は、ドリフト領域34によってボディ領域28から分離されている。
The
図4、6に示すように、ドリフト領域34は、低濃度領域34aと、複数の高濃度領域34bを有している。各高濃度領域34bのn型不純物濃度は、低濃度領域34aのn型不純物濃度よりも高い。各高濃度領域34bは、矩形半導体領域24内に配置されている。図6に示すように、各高濃度領域34bは、角部71に隣接する位置に配置されている。各高濃度領域34bは、角部71とその周辺でゲート絶縁膜76に接している。図4に示すように、低濃度領域34aは、矩形半導体領域24からトレンチ70の下端よりも下側の範囲まで分布している。低濃度領域34aは、矩形半導体領域24内のドリフト領域34のうちの高濃度領域34bを除く全域に分布している。低濃度領域34aは、高濃度領域34bに対して横から接している。図6に示すように、矩形半導体領域24内では、低濃度領域34aは、トレンチ70が直線状に伸びている部分(角部71以外の部分)でゲート絶縁膜76に接している。図4に示すように、低濃度領域34aは、ボディ領域28に対して下側から接している。低濃度領域34aは、高濃度領域34bの上側にも分布しており、高濃度領域34bをボディ領域28から分離している。但し、他の実施形態では、高濃度領域34bがボディ領域28に接していてもよい。低濃度領域34aは、トレンチ70の下端よりも下側の範囲では、ドリフト領域34の全体に分布している。
As shown in FIGS. 4 and 6, the
次に、IGBT10の動作について説明する。IGBT10をオンさせる際には、コレクタ電極60とエミッタ電極50の間にコレクタ電極60がプラスとなる電圧を印加した状態で、ゲート電極80に閾値以上の電圧を印加する。すると、ゲート絶縁膜76に接している範囲のボディ領域28がn型に反転し、チャネルが形成される。チャネルが形成されると、電子が、エミッタ電極50から、エミッタ領域22とチャネルを通ってドリフト領域34に流入する。これと同時に、ホールが、コレクタ電極60から、コレクタ領域36を通ってドリフト領域34に流入する。すると、ドリフト領域34の電気抵抗が伝導度変調現象によって低下する。ドリフト領域34に流入した電子は、ドリフト領域34とコレクタ領域36を通過して、コレクタ電極60へと流れる。このようにして、電子がエミッタ電極50からコレクタ電極60に流れることで、IGBT10に電流が流れる。
Next, the operation of the
また、ドリフト領域34に流入したホールは、ボディ領域28とコンタクト領域26を介してエミッタ電極50へ流れる。図4の破線矢印102は、ドリフト領域34内におけるホールの流れを示している。矢印102に示すように、ドリフト領域34内のホールは、トレンチ70を避けるように流れる。このようにホールがトレンチ70を避けて流れるため、トレンチ70近傍のドリフト領域34にホールが集中する。特に、角部71近傍(高濃度領域34bの直下)の位置Xでは、トレンチ70aを避けたホールとトレンチ70bを避けたホールが集まるので、ホールの濃度が高くなる。このため、位置Xにおいてドリフト領域34の電気抵抗が極めて低くなり、電子が低損失でドリフト領域34を通過することが可能となる。したがって、IGBT10のオン電圧は低い。
Further, the hole that has flowed into the
図4、5の矢印104、106は、位置Xからコンタクト領域26に向かって流れるホールの経路を示している。また、図4の矢印114、116は、高濃度領域34bがない場合(すなわち、ドリフト領域34全体が低濃度領域34aである場合)にホールが流れる経路を示している。高濃度領域34bがない場合には、位置Xに存在するホールの多くは、図4の矢印114に示すように真上に向かって流れてボディ領域28に流入する。そして、図4、5の矢印116に示すように、ボディ領域28内を対角線方向(矩形半導体領域24の対角線の方向)に沿って流れてコンタクト領域26に流入する。これに対し、本実施形態の場合(すなわち、高濃度領域34bがある場合)には、ホールが低濃度領域34aから高濃度領域34bに流入し難いので、ホールが高濃度領域34bを避けて流れる。すなわち、図4の矢印104に示すように、位置Xに存在するホールは、高濃度領域34bを避けて斜め上方向に向かって流れてボディ領域28に流入する。このため、矢印104の場合には、矢印114の場合よりも、ホールがボディ領域28に流入する位置がコンタクト領域26に近い。ボディ領域28に流入したホールは、図4、5の矢印106に示すように、コンタクト領域26まで流れる。図4、5において矢印106と矢印116を比較することで明らかなように、高濃度領域34bがある場合には、高濃度領域34bがない場合よりも、ボディ領域28内をホールが流れる経路の長さが短く、その経路における電気抵抗が低い。したがって、高濃度領域34bがある場合には、高濃度領域34bがない場合よりも、ボディ領域28の電位が上昇し難い。このため、高濃度領域34bがある場合には、高濃度領域34bがない場合よりも、ボディ領域28からエミッタ領域22にホールが流入し難く、ラッチアップが生じ難い。このように、実施形態のIGBT10によれば、ラッチアップを抑制することができる。
なお、他の実施形態においては、コレクタ領域36の一部を高濃度のn型のカソード領域に置き換えてもよい。すなわち、ドリフト領域34よりもn型不純物濃度が高いカソード領域によって、ドリフト領域34とコレクタ電極60を接続してもよい。このようにカソード領域を設けると、半導体基板20の内部にダイオードを形成することができる。この場合、エミッタ電極50とコレクタ電極60の間にエミッタ電極50がプラスとなる電圧を印加すると、エミッタ電極50から、コンタクト領域26、ボディ領域28、ドリフト領域34、及び、カソード領域を介してコレクタ電極60へ電流が流れる。すなわち、ボディ領域28とドリフト領域34の界面のpn接合によって構成されたダイオードがオンする。ダイオードがオンしている状態では、ボディ領域28からドリフト領域34へ多量のホールが流入する。その後、エミッタ電極50とコレクタ電極60の間に印加する電圧を逆向きの電圧(すなわち、コレクタ電極60がプラスとなる電圧)に切り換えると、ドリフト領域34内に存在するホールが短時間の間にエミッタ電極50へ排出され、ダイオードにリカバリ電流が流れる。リカバリ電流が大きいと、ダイオードの動作時に生じる損失が大きくなる。
In another embodiment, a part of the
上述したように、実施形態のIGBT10では、高濃度領域34bを設けることでラッチアップを抑制する。ラッチアップを抑制する別の構造として、コンタクト領域26の面積を拡大した構造が考えられる。コンタクト領域26の面積を拡大することで、IGBTがオンしているときにホールがボディ領域28内を流れる経路の長さを短くすることができ、その結果、ラッチアップが抑制される。しかしながら、上述したダイオードを内蔵するIGBTでは、コンタクト領域26の面積を大きくすると、ダイオードとして動作するときにボディ領域28からドリフト領域34に流入するホールが多くなる。その結果、リカバリ電流がより大きくなる。これに対し、高濃度領域34bを設けた構造では、リカバリ電流の増大を招くことなく、ラッチアップを抑制することができる。
As described above, in the
以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの1つの目的を達成すること自体で技術有用性を持つものである。 Although the embodiments have been described in detail above, these are merely examples and do not limit the scope of claims. The techniques described in the claims include various modifications and modifications of the specific examples illustrated above. The technical elements described in the present specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the techniques illustrated in this specification or drawings achieve a plurality of objectives at the same time, and achieving one of the objectives itself has technical usefulness.
20 :半導体基板
22 :エミッタ領域
24 :矩形半導体領域
26 :コンタクト領域
28 :ボディ領域
34 :ドリフト領域
34a :低濃度領域
34b :高濃度領域
36 :コレクタ領域
50 :エミッタ電極
60 :コレクタ電極
70 :トレンチ
71 :角部
76 :ゲート絶縁膜
78 :層間絶縁膜
80 :ゲート電極
20: Semiconductor substrate 22: Emitter region 24: Rectangular semiconductor region 26: Contact region 28: Body region 34:
Claims (1)
半導体基板と、
前記半導体基板の上面に設けられており、前記上面において矩形に伸びる矩形トレンチと、
前記矩形トレンチの内面を覆うゲート絶縁膜と、
前記矩形トレンチ内に配置されており、前記ゲート絶縁膜によって前記半導体基板から絶縁されたゲート電極と、
前記半導体基板の前記上面を覆うエミッタ電極と、
前記矩形トレンチによって囲まれた矩形半導体領域内に配置されており、前記矩形半導体領域の中央で前記エミッタ電極に接しているp型のコンタクト領域と、
前記矩形半導体領域内に配置されており、前記ゲート絶縁膜と前記エミッタ電極に接しているn型のエミッタ領域と、
前記矩形半導体領域内に配置されており、前記コンタクト領域と前記エミッタ領域に対して下から接しており、前記エミッタ領域の下側で前記ゲート絶縁膜に接しており、前記コンタクト領域よりも低いp型不純物濃度を有するp型のボディ領域と、
前記ボディ領域の下側に配置されており、前記矩形半導体領域内で前記ゲート絶縁膜に接するn型のドリフト領域、
を有しており、
前記ドリフト領域のうちの前記矩形半導体領域内の部分が、
前記矩形半導体領域の角部で前記ゲート絶縁膜に接する高濃度領域と、
前記高濃度領域に対して横から接しており、前記高濃度領域よりも低いn型不純物濃度を有する低濃度領域、
を有している、
絶縁ゲートバイポーラトランジスタ。 Insulated gate bipolar transistor
With a semiconductor substrate
A rectangular trench provided on the upper surface of the semiconductor substrate and extending rectangularly on the upper surface,
A gate insulating film covering the inner surface of the rectangular trench and
A gate electrode arranged in the rectangular trench and insulated from the semiconductor substrate by the gate insulating film, and a gate electrode.
An emitter electrode covering the upper surface of the semiconductor substrate and
A p-type contact region arranged in a rectangular semiconductor region surrounded by the rectangular trench and in contact with the emitter electrode at the center of the rectangular semiconductor region,
An n-type emitter region arranged in the rectangular semiconductor region and in contact with the gate insulating film and the emitter electrode,
It is arranged in the rectangular semiconductor region, is in contact with the contact region from below with respect to the emitter region, is in contact with the gate insulating film below the emitter region, and has a lower p than the contact region. A p-type body region with a type impurity concentration and
An n-type drift region located below the body region and in contact with the gate insulating film within the rectangular semiconductor region.
Have and
The portion of the drift region in the rectangular semiconductor region is
A high-concentration region in contact with the gate insulating film at a corner of the rectangular semiconductor region and
A low-concentration region that is in contact with the high-concentration region from the side and has an n-type impurity concentration lower than that of the high-concentration region.
have,
Insulated gate bipolar transistor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019233461A JP2021103708A (en) | 2019-12-24 | 2019-12-24 | Insulated gate bipolar transistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019233461A JP2021103708A (en) | 2019-12-24 | 2019-12-24 | Insulated gate bipolar transistor |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2021103708A true JP2021103708A (en) | 2021-07-15 |
Family
ID=76755322
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019233461A Pending JP2021103708A (en) | 2019-12-24 | 2019-12-24 | Insulated gate bipolar transistor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2021103708A (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010232627A (en) * | 2009-03-04 | 2010-10-14 | Fuji Electric Systems Co Ltd | Semiconductor device and method of manufacturing the same |
WO2014162498A1 (en) * | 2013-04-02 | 2014-10-09 | トヨタ自動車株式会社 | Igbt using trench gate electrode |
JP2015053400A (en) * | 2013-09-06 | 2015-03-19 | 株式会社東芝 | Semiconductor device |
-
2019
- 2019-12-24 JP JP2019233461A patent/JP2021103708A/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010232627A (en) * | 2009-03-04 | 2010-10-14 | Fuji Electric Systems Co Ltd | Semiconductor device and method of manufacturing the same |
WO2014162498A1 (en) * | 2013-04-02 | 2014-10-09 | トヨタ自動車株式会社 | Igbt using trench gate electrode |
JP2015053400A (en) * | 2013-09-06 | 2015-03-19 | 株式会社東芝 | Semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6589817B2 (en) | Semiconductor device | |
JP6003961B2 (en) | Semiconductor device | |
JP6274154B2 (en) | Reverse conducting IGBT | |
JP5636808B2 (en) | Semiconductor device | |
JP6135636B2 (en) | Semiconductor device | |
JP6022774B2 (en) | Semiconductor device | |
JP5480084B2 (en) | Semiconductor device | |
JP2007214541A (en) | Semiconductor device | |
JP6304221B2 (en) | IGBT | |
JP6606007B2 (en) | Switching element | |
US11404411B2 (en) | Semiconductor device having alternately arranged IGBT regions and diode regions | |
JP2019087611A (en) | Switching element and manufacturing method thereof | |
US8823052B2 (en) | Power semiconductor device | |
JP2017098344A (en) | Semiconductor device | |
JP2014103352A (en) | Semiconductor device | |
JP7052315B2 (en) | Semiconductor device | |
JP5741069B2 (en) | Semiconductor device | |
JP7114901B2 (en) | semiconductor equipment | |
JP2017191817A (en) | Method for manufacturing switching element | |
JP2019161112A (en) | Semiconductor device | |
JP2016096307A (en) | Semiconductor device | |
JP2021103708A (en) | Insulated gate bipolar transistor | |
JP6852541B2 (en) | Semiconductor device | |
JP7439465B2 (en) | semiconductor equipment | |
JP7147510B2 (en) | switching element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20200720 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220413 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230522 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230530 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20231121 |