JP2021093890A - Simulation system, simulation method, and program - Google Patents

Simulation system, simulation method, and program Download PDF

Info

Publication number
JP2021093890A
JP2021093890A JP2019224748A JP2019224748A JP2021093890A JP 2021093890 A JP2021093890 A JP 2021093890A JP 2019224748 A JP2019224748 A JP 2019224748A JP 2019224748 A JP2019224748 A JP 2019224748A JP 2021093890 A JP2021093890 A JP 2021093890A
Authority
JP
Japan
Prior art keywords
simulation
test machine
circuit
interface circuit
phase compensation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019224748A
Other languages
Japanese (ja)
Inventor
伊藤　秀之
Hideyuki Ito
秀之 伊藤
直明 原田
Naoaki Harada
直明 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2019224748A priority Critical patent/JP2021093890A/en
Publication of JP2021093890A publication Critical patent/JP2021093890A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Supply And Distribution Of Alternating Current (AREA)

Abstract

To solve a problem in which, in recent years, there has been an increasing demand for improving the accuracy of a simulation or simplifying the simulation.SOLUTION: A simulation system that performs hardware-in-the-loop simulation of a test machine to be connected to a circuit to be connected includes an interface circuit connected to the test machine, a simulation device that is connected to the test machine via an interface circuit, and simulates a connection target circuit including a connection target circuit and a virtual interface circuit that compensates for simulation errors due to connection via the interface circuit, and an adjustment device that adjusts the attenuation impedance of the virtual interface circuit on the basis of the impedance of the test machine.SELECTED DRAWING: Figure 1

Description

本発明は、シミュレーションシステム、シミュレーション方法、および、プログラムに関する。 The present invention relates to simulation systems, simulation methods, and programs.

従来、電力変換装置などの供試機をハードウェアインザループシミュレーションで試験する種々の技術が提案されている（例えば、特許文献１，２参照）。
特許文献１ 特開２０１４−２０４５０３号公報
特許文献２ 特開２０１７−７７０７７号公報 Conventionally, various techniques for testing a test machine such as a power converter by hardware-in-the-loop simulation have been proposed (see, for example, Patent Documents 1 and 2).
Patent Document 1 Japanese Patent Application Laid-Open No. 2014-204503 Patent Document 2 Japanese Patent Application Laid-Open No. 2017-77077

近年、シミュレーションの精度を高めて欲しい、あるいは、シミュレーションを簡素化して欲しい、という要望が高まっている。 In recent years, there has been an increasing demand for improving the accuracy of simulations or simplifying simulations.

上記課題を解決するために、本発明の第１の態様においては、接続対象回路に接続されるべき供試機のハードウェアインザループシミュレーションを行うシミュレーションシステムが提供される。シミュレーションシステムは、供試機に接続されるインタフェース回路を備えてよい。シミュレーションシステムは、インタフェース回路を介して供試機に接続され、接続対象回路と、インタフェース回路を介した接続によるシミュレーション誤差を補償する仮想インタフェース回路とを含むシミュレーション対象回路をシミュレーションするシミュレーション装置を備えてよい。シミュレーションシステムは、供試機のインピーダンスに基づいて、仮想インタフェース回路のインピーダンスを調整する調整装置を備えてよい。 In order to solve the above problems, in the first aspect of the present invention, there is provided a simulation system that performs hardware-in-the-loop simulation of a test machine to be connected to a circuit to be connected. The simulation system may include an interface circuit connected to the test machine. The simulation system includes a simulation device that is connected to the test machine via an interface circuit and simulates a simulation target circuit including a connection target circuit and a virtual interface circuit that compensates for simulation errors due to connection via the interface circuit. Good. The simulation system may include an adjusting device that adjusts the impedance of the virtual interface circuit based on the impedance of the test machine.

シミュレーションシステムは、供試機のインピーダンスを特定する特定モードと、シミュレーション装置により供試機を試験する試験モードとの間で当該シミュレーションシステムの動作モードを切り替える切替装置をさらに備えてよい。 The simulation system may further include a switching device that switches the operation mode of the simulation system between a specific mode for specifying the impedance of the test machine and a test mode for testing the test machine by the simulation device.

シミュレーションシステムは、供試機のインピーダンスを算出する算出装置をさらに備えてよい。算出装置は、供試機に基準交流電圧を供給する供給部を有してよい。算出装置は、供試機に流れる電流、および、供試機に加わる電圧を測定する測定部を有してよい。算出装置は、測定部による測定結果から供試機のインピーダンスを特定する特定部を有してよい。 The simulation system may further include a calculator for calculating the impedance of the test machine. The calculation device may have a supply unit that supplies a reference AC voltage to the test machine. The calculation device may have a measuring unit for measuring the current flowing through the test machine and the voltage applied to the test machine. The calculation device may have a specific unit that specifies the impedance of the test machine from the measurement result by the measurement unit.

特定部は、供試機を単一の抵抗と、単一のコイルまたはコンデンサとの直列回路に単純化した場合の供試機のインピーダンスを特定してよい。 The identification unit may specify the impedance of the test machine when the test machine is simplified into a series circuit with a single resistor and a single coil or capacitor.

シミュレーション装置は、仮想インタフェース回路に設けられた位相補償フィルタをさらに含むシミュレーション対象回路をシミュレーションしてよい。シミュレーションシステムは、位相補償フィルタのパラメータを設定する設定装置をさらに備えてよい。位相補償フィルタは、供試機から接続対象回路へ通信される第１信号の経路と、接続対象回路から供試機へ通信される第２信号の経路との何れか一方に設けられてよい。設定装置は、第１信号の伝達遅れと、第２信号の伝達遅れとをまとめた伝達遅れが位相補償フィルタで補償されるように、当該位相補償フィルタのパラメータを設定してよい。 The simulation device may simulate a circuit to be simulated including a phase compensation filter provided in the virtual interface circuit. The simulation system may further include a setting device for setting the parameters of the phase compensation filter. The phase compensation filter may be provided on either one of the path of the first signal communicated from the test machine to the circuit to be connected and the path of the second signal communicated from the circuit to be connected to the test machine. The setting device may set the parameters of the phase compensation filter so that the transmission delay that combines the transmission delay of the first signal and the transmission delay of the second signal is compensated by the phase compensation filter.

シミュレーション装置は、仮想インタフェース回路に設けられた位相補償フィルタをさらに含むシミュレーション対象回路をシミュレーションしてよい。シミュレーションシステムは、位相補償フィルタのパラメータを設定する設定装置をさらに備えてよい。設定装置は、シミュレーションされた接続対象回路が直接的に供試機に接続された場合に接続対象回路で生じさせる信号と、供試機で生じる信号との関係を表す伝達関数Ｇｏｒｇ（ｓ）（但しｓは複素数の変数）と、シミュレーションされた接続対象回路が仮想インタフェース回路およびインタフェース回路を介して供試機に接続された場合に接続対象回路で生じさせる信号と、供試機で生じる信号との関係を表す伝達関数ＧＩＦ（ｓ，ｐ）（但しｐはパラメータ）とが近似するようパラメータを設定してよい。 The simulation device may simulate a circuit to be simulated including a phase compensation filter provided in the virtual interface circuit. The simulation system may further include a setting device for setting the parameters of the phase compensation filter. The setting device is a transmission function Gorg (s) that expresses the relationship between the signal generated in the connection target circuit and the signal generated in the test machine when the simulated connection target circuit is directly connected to the test machine. (However, s is a complex variable), the signal generated in the connection target circuit when the simulated connection target circuit is connected to the test machine via the virtual interface circuit and the interface circuit, and the signal generated in the test machine. The parameters may be set so as to be close to the transfer function GIF (s, p) (where p is a parameter) representing the relationship with.

本発明の第２の態様においては、接続対象回路に接続されるべき供試機のハードウェアインザループシミュレーションを行うシミュレーション方法が提供される。シミュレーション方法は、インタフェース回路を介して供試機に接続され、インタフェース回路を介した接続によるシミュレーション誤差を補償する仮想インタフェース回路と接続対象回路とを含むシミュレーション対象回路をシミュレーションするシミュレーション段階を備えてよい。シミュレーション方法は、供試機のインピーダンスに基づいて、仮想インタフェース回路の減衰インピーダンスを調整する調整段階を備えてよい。 In the second aspect of the present invention, there is provided a simulation method for performing a hardware-in-the-loop simulation of a test machine to be connected to a circuit to be connected. The simulation method may include a simulation step of simulating a simulation target circuit that is connected to the test machine via an interface circuit and includes a virtual interface circuit and a connection target circuit that compensate for simulation errors due to the connection via the interface circuit. .. The simulation method may include an adjustment step of adjusting the attenuation impedance of the virtual interface circuit based on the impedance of the test machine.

本発明の第３の態様においては、プログラムが提供される。プログラムは、コンピュータを、接続対象回路に接続されるべき供試機のハードウェアインザループシミュレーションを行うシミュレーション装置であって、インタフェース回路を介して供試機に接続され、インタフェース回路を介した接続によるシミュレーション誤差を補償する仮想インタフェース回路と接続対象回路とを含むシミュレーション対象回路をシミュレーションするシミュレーション装置として機能させてよい。プログラムは、コンピュータを、供試機のインピーダンスに基づいて、仮想インタフェース回路の減衰インピーダンスを調整する調整装置として機能させてよい。 In a third aspect of the invention, a program is provided. The program is a simulation device that performs hardware-in-the-loop simulation of the test machine to be connected to the circuit to be connected, and is connected to the test machine via the interface circuit and simulated by the connection via the interface circuit. It may function as a simulation device for simulating a simulation target circuit including a virtual interface circuit for compensating for an error and a connection target circuit. The program may allow the computer to act as a regulator that adjusts the attenuation impedance of the virtual interface circuit based on the impedance of the test machine.

本発明の第４の態様においては、接続対象回路に接続されるべき供試機のハードウェアインザループシミュレーションを行うシミュレーションシステムが提供される。シミュレーションシステムは、供試機に接続されるインタフェース回路を備えてよい。シミュレーションシステムは、インタフェース回路を介して供試機に接続され、接続対象回路と、インタフェース回路を介した接続によるシミュレーション誤差を補償する仮想インタフェース回路と、仮想インタフェース回路に設けられた位相補償フィルタと、を含むシミュレーション対象回路をシミュレーションするシミュレーション装置を備えてよい。シミュレーションシステムは、位相補償フィルタのパラメータを設定する設定装置を備えてよい。位相補償フィルタは、供試機から接続対象回路へ通信される第１信号の経路と、接続対象回路から供試機へ通信される第２信号の経路との何れか一方に設けられてよい。設定装置は、第１信号の伝達遅れと、第２信号の伝達遅れとをまとめた伝達遅れが位相補償フィルタで補償されるように、当該位相補償フィルタのパラメータを設定してよい。 In the fourth aspect of the present invention, there is provided a simulation system that performs hardware-in-the-loop simulation of a test machine to be connected to a circuit to be connected. The simulation system may include an interface circuit connected to the test machine. The simulation system is connected to the test machine via an interface circuit, and includes a circuit to be connected, a virtual interface circuit that compensates for simulation errors due to connection via the interface circuit, and a phase compensation filter provided in the virtual interface circuit. A simulation device for simulating a simulation target circuit including the above may be provided. The simulation system may include a setting device that sets the parameters of the phase compensation filter. The phase compensation filter may be provided on either one of the path of the first signal communicated from the test machine to the circuit to be connected and the path of the second signal communicated from the circuit to be connected to the test machine. The setting device may set the parameters of the phase compensation filter so that the transmission delay that combines the transmission delay of the first signal and the transmission delay of the second signal is compensated by the phase compensation filter.

設定装置は、既知の特性を有する機器が供試機としてシミュレーション装置に接続されて実行されるシミュレーションにおいて伝達遅れが補償されるように、位相補償フィルタのパラメータを設定してよい。 The setting device may set the parameters of the phase compensation filter so that the transmission delay is compensated in the simulation performed by connecting the device having the known characteristics to the simulation device as a test machine.

本発明の第５の態様においては、接続対象回路に接続されるべき供試機のハードウェアインザループシミュレーションを行うシミュレーション方法が提供される。シミュレーション方法は、インタフェース回路を介して供試機に接続され、接続対象回路と、インタフェース回路を介した接続によるシミュレーション誤差を補償する仮想インタフェース回路と、仮想インタフェース回路に設けられた位相補償フィルタと、を含むシミュレーション対象回路をシミュレーションするシミュレーション段階を備えてよい。シミュレーション方法は、位相補償フィルタのパラメータを設定する設定段階を備えてよい。位相補償フィルタは、供試機から接続対象回路へ通信される第１信号の経路と、接続対象回路から供試機へ通信される第２信号の経路との何れか一方に設けられてよい。設定段階は、第１信号の伝達遅れと、第２信号の伝達遅れとをまとめた伝達遅れが位相補償フィルタで補償されるように、当該位相補償フィルタのパラメータを設定してよい。 In a fifth aspect of the present invention, there is provided a simulation method for performing hardware-in-the-loop simulation of a test machine to be connected to a circuit to be connected. The simulation method includes a virtual interface circuit that is connected to the test machine via an interface circuit and compensates for simulation errors due to connection via the interface circuit, a phase compensation filter provided in the virtual interface circuit, and a circuit to be connected. It may be provided with a simulation step of simulating the circuit to be simulated including. The simulation method may include a setting step of setting the parameters of the phase compensation filter. The phase compensation filter may be provided on either one of the path of the first signal communicated from the test machine to the circuit to be connected and the path of the second signal communicated from the circuit to be connected to the test machine. In the setting stage, the parameters of the phase compensation filter may be set so that the transmission delay that combines the transmission delay of the first signal and the transmission delay of the second signal is compensated by the phase compensation filter.

本発明の第６の態様においては、プログラムが提供される。プログラムは、コンピュータを、接続対象回路に接続されるべき供試機のハードウェアインザループシミュレーションを行うシミュレーション装置であって、インタフェース回路を介して供試機に接続され、接続対象回路と、インタフェース回路を介した接続によるシミュレーション誤差を補償する仮想インタフェース回路と、仮想インタフェース回路に設けられた位相補償フィルタと、を含むシミュレーション対象回路をシミュレーションするシミュレーション装置として機能させてよい。プログラムは、コンピュータを、位相補償フィルタのパラメータを設定する設定装置として機能させてよい。位相補償フィルタは、供試機から接続対象回路へ通信される第１信号の経路と、接続対象回路から供試機へ通信される第２信号の経路との何れか一方に設けられてよい。設定装置は、第１信号の伝達遅れと、第２信号の伝達遅れとをまとめた伝達遅れが位相補償フィルタで補償されるように、当該位相補償フィルタのパラメータを設定してよい。 In a sixth aspect of the invention, a program is provided. The program is a simulation device that performs hardware-in-the-loop simulation of the test machine to be connected to the connection target circuit, and is connected to the test machine via the interface circuit to connect the connection target circuit and the interface circuit. It may function as a simulation device for simulating a simulation target circuit including a virtual interface circuit that compensates for a simulation error due to connection via a virtual interface circuit and a phase compensation filter provided in the virtual interface circuit. The program may act as a setting device that sets the parameters of the phase compensation filter. The phase compensation filter may be provided on either one of the path of the first signal communicated from the test machine to the circuit to be connected and the path of the second signal communicated from the circuit to be connected to the test machine. The setting device may set the parameters of the phase compensation filter so that the transmission delay that combines the transmission delay of the first signal and the transmission delay of the second signal is compensated by the phase compensation filter.

本発明の第７の態様においては、接続対象回路に接続されるべき供試機のハードウェアインザループシミュレーションを行うシミュレーションシステムが提供される。シミュレーションシステムは、供試機に接続されるインタフェース回路を備えてよい。シミュレーションシステムは、インタフェース回路を介して供試機に接続され、接続対象回路と、インタフェース回路を介した接続によるシミュレーション誤差を補償する仮想インタフェース回路と、仮想インタフェース回路に設けられた位相補償フィルタと、を含むシミュレーション対象回路をシミュレーションするシミュレーション装置を備えてよい。シミュレーションシステムは、位相補償フィルタのパラメータを設定する設定装置を備えてよい。設定装置は、シミュレーションされた接続対象回路が直接的に供試機に接続された場合に接続対象回路で生じさせる信号と、供試機で生じる信号との関係を表す伝達関数Ｇｏｒｇ（ｓ）（但しｓは複素数の変数）と、シミュレーションされた接続対象回路が仮想インタフェース回路およびインタフェース回路を介して供試機に接続された場合に接続対象回路で生じさせる信号と、供試機で生じる信号との関係を表す伝達関数ＧＩＦ（ｓ，ｐ）（但しｐはパラメータ）とが近似するようパラメータを設定してよい。 In the seventh aspect of the present invention, there is provided a simulation system that performs hardware-in-the-loop simulation of a test machine to be connected to a circuit to be connected. The simulation system may include an interface circuit connected to the test machine. The simulation system is connected to the test machine via an interface circuit, and includes a circuit to be connected, a virtual interface circuit that compensates for simulation errors due to connection via the interface circuit, and a phase compensation filter provided in the virtual interface circuit. A simulation device for simulating a simulation target circuit including the above may be provided. The simulation system may include a setting device that sets the parameters of the phase compensation filter. The setting device is a transmission function Gorg (s) that expresses the relationship between the signal generated in the connection target circuit and the signal generated in the test machine when the simulated connection target circuit is directly connected to the test machine. (However, s is a complex variable), the signal generated in the connection target circuit when the simulated connection target circuit is connected to the test machine via the virtual interface circuit and the interface circuit, and the signal generated in the test machine. The parameters may be set so as to be close to the transfer function GIF (s, p) (where p is a parameter) representing the relationship with.

シミュレーション装置は、少なくとも接続対象回路および供試機を含む仮想の回路をシミュレーション可能であってよい。シミュレーションシステムは、シミュレーション装置が供試機に接続されて実行されるシミュレーションでのインタフェース回路の伝達遅れを補償するようパラメータを設定するオンライン設定モードと、シミュレーションされた接続対象回路が直接的に供試機に接続された仮想の回路のシミュレーションでの伝達関数Ｇｏｒｇ（ｓ）と、オンライン設定モードにより初期値としてパラメータが設定された位相補償フィルタを含む仮想の回路のシミュレーションでの伝達関数ＧＩＦ（ｓ，ｐ）とが近似するようパラメータを設定するオフライン設定モードと、シミュレーション装置が供試機に接続されて実行されるシミュレーションにおいて、オフライン設定モードによりパラメータが設定された位相補償フィルタを含むシミュレーション対象回路を用いて供試機を試験する試験モードとの間で当該シミュレーションシステムの動作モードを切り替える切替装置をさらに備えてよい。 The simulation device may be capable of simulating at least a virtual circuit including a circuit to be connected and a test machine. The simulation system has an online setting mode in which parameters are set to compensate for transmission delay of the interface circuit in the simulation executed by connecting the simulation device to the test machine, and the simulated connection target circuit is directly tested. a machine connected to the transfer function G org in the simulation of a virtual circuit (s), transmission of the simulation of the virtual circuit, including a phase compensation filter parameter is set as an initial value by the line setting mode function G IF ( In the offline setting mode in which the parameters are set so that the parameters are similar to s, p) and the simulation executed by connecting the simulation device to the test machine, the simulation target including the phase compensation filter in which the parameters are set by the offline setting mode. A switching device for switching the operation mode of the simulation system from the test mode for testing the test machine using the circuit may be further provided.

オンライン設定モードでは、既知の特性を有する機器が供試機としてシミュレーション装置に接続されてよい。 In the online setting mode, a device having known characteristics may be connected to the simulation device as a test machine.

設定装置は、伝達関数Ｇｏｒｇ（ｓ）および伝達関数ＧＩＦ（ｓ，ｐ）を算出する算出部を有してよい。設定装置は、伝達関数ＧＩＦ（ｓ，ｐ）が伝達関数Ｇｏｒｇ（ｓ）に近似するようなパラメータｐの値を算出する算出部を有してよい。設定装置は、算出されたパラメータｐの値を位相補償フィルタに設定する設定部を有してよい。 The setting device may have a calculation unit for calculating the transfer function Gorg (s) and the transfer function GIF (s, p). Setting device, the transfer function G IF (s, p) may have a calculator for calculating the value of the parameter p as to approximate to the transfer function G org (s). The setting device may have a setting unit for setting the calculated value of the parameter p in the phase compensation filter.

算出部は、伝達関数ＧＩＦ（ｓ，ｐ）を伝達関数Ｇｏｒｇ（ｓ）で規格化した伝達関数Ｇ（ｓ，ｐ）が１に近似するようなパラメータｐの値を算出してよい。 Calculation unit, the transfer function G IF (s, p) transfer function G (s, p) normalized to a transfer function G org (s) may calculate the value of the parameter p as to approximate to 1.

算出部は、パラメータｐの値ごとに伝達関数Ｇ（ｓ，ｐ）のゲイン特性曲線とゼロ（ｄＢ）との間の最大乖離値を算出し、当該最大乖離値が最も小さくなる場合のパラメータｐの値を、伝達関数Ｇ（ｓ，ｐ）が１に近似するようなパラメータｐの値として算出してよい。 The calculation unit calculates the maximum deviation value between the gain characteristic curve of the transfer function G (s, p) and zero (dB) for each value of the parameter p, and the parameter p when the maximum deviation value is the smallest. The value of may be calculated as the value of the parameter p such that the transfer function G (s, p) approximates 1.

算出部は、伝達関数Ｇ（ｓ，ｐ）のゲイン特性曲線とゼロ（ｄＢ）との差分の絶対値の積分結果、あるいは、差分の二乗の積分結果が最小となるようなパラメータｐの値を、伝達関数Ｇ（ｓ，ｐ）が１に近似するようなパラメータｐの値として算出してよい。 The calculation unit calculates the value of the parameter p that minimizes the integration result of the absolute value of the difference between the gain characteristic curve of the transfer function G (s, p) and zero (dB), or the integration result of the square of the difference. , The value of the parameter p such that the transfer function G (s, p) approximates 1 may be calculated.

算出部は、基準周波数帯域で伝達関数ＧＩＦ（ｓ，ｐ）が伝達関数Ｇｏｒｇ（ｓ）に近似するようなパラメータｐの値を算出してよい。 Calculation unit, conveyed in a reference frequency band function G IF (s, p) may calculate the value of the parameter p as to approximate to the transfer function G org (s).

位相補償フィルタは、供試機から接続対象回路へ通信される第１信号の経路と、接続対象回路から供試機へ通信される第２信号の経路との何れか一方に設けられてよい。設定装置は、第１信号の伝達遅れと、第２信号の伝達遅れとをまとめた伝達遅れが位相補償フィルタで補償されるように、当該位相補償フィルタのパラメータを設定してよい。 The phase compensation filter may be provided on either one of the path of the first signal communicated from the test machine to the circuit to be connected and the path of the second signal communicated from the circuit to be connected to the test machine. The setting device may set the parameters of the phase compensation filter so that the transmission delay that combines the transmission delay of the first signal and the transmission delay of the second signal is compensated by the phase compensation filter.

設定装置は、第１信号の伝達遅れと、第２信号の伝達遅れとをまとめた伝達遅れを複数次数の伝達遅れとして算出し、算出した複数次数の伝達遅れをインタフェース回路の伝達遅れとした場合の伝達関数ＧＩＦ（ｓ，ｐ）が伝達関数Ｇｏｒｇ（ｓ）に近似するようパラメータを設定してよい。 When the setting device calculates the transfer delay that combines the transfer delay of the first signal and the transfer delay of the second signal as the transfer delay of multiple orders, and uses the calculated transfer delay of multiple orders as the transfer delay of the interface circuit. the transfer function G IF (s, p) of may set the parameters to approximate to the transfer function G org (s).

本発明の第８の態様においては、接続対象回路に接続されるべき供試機のハードウェアインザループシミュレーションを行うシミュレーション方法が提供される。シミュレーション方法は、インタフェース回路を介して供試機に接続され、接続対象回路と、インタフェース回路を介した接続によるシミュレーション誤差を補償する仮想インタフェース回路と、仮想インタフェース回路に設けられた位相補償フィルタと、を含むシミュレーション対象回路をシミュレーションするシミュレーション段階を備えてよい。シミュレーション方法は、位相補償フィルタのパラメータを設定する設定段階を備えてよい。設定段階は、シミュレーションされた接続対象回路が直接的に供試機に接続された場合に接続対象回路で生じさせる信号と、供試機で生じる信号との関係を表す伝達関数Ｇｏｒｇ（ｓ）（但しｓは複素数の変数）と、シミュレーションされた接続対象回路が仮想インタフェース回路およびインタフェース回路を介して供試機に接続された場合に接続対象回路で生じさせる信号と、供試機で生じる信号との関係を表す伝達関数ＧＩＦ（ｓ，ｐ）（但しｐはパラメータ）とが近似するようパラメータを設定する段階を有してよい。 In the eighth aspect of the present invention, there is provided a simulation method for performing a hardware-in-the-loop simulation of a test machine to be connected to a circuit to be connected. The simulation method includes a virtual interface circuit that is connected to the test machine via an interface circuit and compensates for simulation errors due to connection via the interface circuit, a phase compensation filter provided in the virtual interface circuit, and a circuit to be connected. It may be provided with a simulation step of simulating the circuit to be simulated including. The simulation method may include a setting step of setting the parameters of the phase compensation filter. The setting stage is a transmission function Gorg (s) that expresses the relationship between the signal generated in the connection target circuit and the signal generated in the test machine when the simulated connection target circuit is directly connected to the test machine. (However, s is a complex number variable), the signal generated in the connection target circuit when the simulated connection target circuit is connected to the test machine via the virtual interface circuit and the interface circuit, and the signal generated in the test machine. It may have a step of setting parameters so that the transfer function GIF (s, p) (where p is a parameter) representing the relationship with.

本発明の第９の態様においては、プログラムが提供される。プログラムは、コンピュータを、接続対象回路に接続されるべき供試機のハードウェアインザループシミュレーションを行うシミュレーション装置であって、インタフェース回路を介して供試機に接続され、接続対象回路と、インタフェース回路を介した接続によるシミュレーション誤差を補償する仮想インタフェース回路と、仮想インタフェース回路に設けられた位相補償フィルタと、を含むシミュレーション対象回路をシミュレーションするシミュレーション装置として機能させてよい。プログラムは、コンピュータを、位相補償フィルタのパラメータを設定する設定装置として機能させてよい。設定装置は、シミュレーションされた接続対象回路が直接的に供試機に接続された場合に接続対象回路で生じさせる信号と、供試機で生じる信号との関係を表す伝達関数Ｇｏｒｇ（ｓ）（但しｓは複素数の変数）と、シミュレーションされた接続対象回路が仮想インタフェース回路およびインタフェース回路を介して供試機に接続された場合に接続対象回路で生じさせる信号と、供試機で生じる信号との関係を表す伝達関数ＧＩＦ（ｓ，ｐ）（但しｐはパラメータ）とが近似するようパラメータを設定してよい。 In a ninth aspect of the invention, a program is provided. The program is a simulation device that performs hardware-in-the-loop simulation of the test machine to be connected to the connection target circuit, and is connected to the test machine via the interface circuit to connect the connection target circuit and the interface circuit. It may function as a simulation device for simulating a simulation target circuit including a virtual interface circuit that compensates for a simulation error due to connection via a virtual interface circuit and a phase compensation filter provided in the virtual interface circuit. The program may act as a setting device that sets the parameters of the phase compensation filter. The setting device is a transmission function Gorg (s) that expresses the relationship between the signal generated in the connection target circuit and the signal generated in the test machine when the simulated connection target circuit is directly connected to the test machine. (However, s is a complex variable), the signal generated in the connection target circuit when the simulated connection target circuit is connected to the test machine via the virtual interface circuit and the interface circuit, and the signal generated in the test machine. The parameters may be set so as to be close to the transfer function GIF (s, p) (where p is a parameter) representing the relationship with.

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。 The outline of the above invention does not list all the necessary features of the present invention. Sub-combinations of these feature groups can also be inventions.

実施形態に係るシミュレーションシステム１を供試機２とともに示す。The simulation system 1 according to the embodiment is shown together with the test machine 2. 算出装置１３を示す。The calculation device 13 is shown. 設定装置１７を位相補償フィルタ１１１９とともに示す。The setting device 17 is shown together with the phase compensation filter 1119. 接続回路１１５を含む仮想の回路１００２（１）を示す。The virtual circuit 1002 (1) including the connection circuit 115 is shown. 接続回路１１６を含む仮想の回路１００２（２）を示す。The virtual circuit 1002 (2) including the connection circuit 116 is shown. シミュレーションシステム１による動作を示す。The operation by the simulation system 1 is shown. インピーダンス調整処理を示す。Impedance adjustment processing is shown. 位相補償フィルタ１１１９設定処理を示す。The phase compensation filter 1119 setting process is shown. 位相補償フィルタ１１１９設定処理を示す。The phase compensation filter 1119 setting process is shown. 伝達関数のゲイン特性曲線の例を示す。An example of the gain characteristic curve of the transfer function is shown. 本発明の複数の態様が全体的または部分的に具現化されてよいコンピュータ２２００の例を示す。An example of a computer 2200 in which a plurality of aspects of the present invention may be embodied in whole or in part is shown.

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。 Hereinafter, the present invention will be described through embodiments of the invention, but the following embodiments do not limit the inventions that fall within the scope of the claims. Also, not all combinations of features described in the embodiments are essential to the means of solving the invention.

［１．シミュレーションシステム］
図１は、本実施形態に係るシミュレーションシステム１を供試機２とともに示す。シミュレーションシステム１は、接続対象回路に接続されるべき供試機２のハードウェアインザループシミュレーションを行うものであり、本実施形態では一例として、接続対象回路をシミュレーションして、供試機２が接続対象回路に接続された場合の動作を試験する。シミュレーションシステム１は、インタフェース回路１０と、シミュレーション装置１１と、算出装置１３と、調整装置１４と、設定装置１７と、切替装置１８とを備えてよい。 [1. Simulation system]
FIG. 1 shows the simulation system 1 according to the present embodiment together with the test machine 2. The simulation system 1 performs hardware-in-the-loop simulation of the test machine 2 to be connected to the connection target circuit. In the present embodiment, as an example, the connection target circuit is simulated and the test machine 2 is the connection target. Test the operation when connected to a circuit. The simulation system 1 may include an interface circuit 10, a simulation device 11, a calculation device 13, an adjustment device 14, a setting device 17, and a switching device 18.

［１．１．供試機］
供試機２は、シミュレーションシステム１による試験対象の装置である。例えば供試機２は、電力変換装置であってよく、本実施形態では一例として、ＰＣＳ（Ｐｏｗｅｒ Ｃｏｎｄｉｔｉｏｎｉｎｇ Ｓｙｓｔｅｍ）、ＵＰＳ（Ｕｎｉｎｔｅｒｒｕｐｔｉｂｌｅ Ｐｏｗｅｒ Ｓｕｐｐｌｙ）またはインバータであってよい。供試機２は、製品の実機であってもよいし、実機と同等の機能を有しながら容量などをスケールダウンしたミニモデルであってもよい。供試機２には、内部インピーダンスＲＬ，ＬＬが存在し得る。供試機２にはアナログで入出力が行われてよい。 [1.1. Test machine]
The test machine 2 is a device to be tested by the simulation system 1. For example, the test machine 2 may be a power conversion device, and in the present embodiment, as an example, it may be a PCS (Power Conditioning System), a UPS (Uninterruptible Power Supply), or an inverter. The test machine 2 may be an actual machine of the product, or may be a mini model having the same functions as the actual machine but having a scaled-down capacity or the like. The EUT 2, the internal impedance R L, is L L may be present. Input / output may be performed in analog to the test machine 2.

供試機２が接続されるべき接続対象回路は、供試機２に対して電力を供給してもよいし、供試機２から電力の供給を受けてもよい。本実施形態では一例として、接続対象回路は、電力変換装置としての供試機２に電力を供給する電力系統であってよい。 The connection target circuit to which the test machine 2 should be connected may supply electric power to the test machine 2 or may receive electric power from the test machine 2. As an example in the present embodiment, the connection target circuit may be a power system that supplies power to the test machine 2 as a power conversion device.

［１．２．インタフェース回路］
インタフェース回路１０は、供試機２に接続される。インタフェース回路１０は、供試機２とシミュレーション装置１１との間で信号や電力の遣り取りを仲介するパワーアンプであってよい。インタフェース回路１０は、二次側インピーダンス素子Ｒａｂ、電圧源１０１、電圧測定部１０２、電流測定部１０３、ＡＤコンバータ１０４、１０５およびＤＡコンバータ１０６を有する。 [1.2. Interface circuit]
The interface circuit 10 is connected to the test machine 2. The interface circuit 10 may be a power amplifier that mediates the exchange of signals and electric power between the test machine 2 and the simulation device 11. The interface circuit 10 includes a secondary impedance element Rab, a voltage source 101, a voltage measuring unit 102, a current measuring unit 103, AD converters 104 and 105, and a DA converter 106.

二次側インピーダンス素子Ｒａｂは、いわゆる共通インピーダンス素子であり、供試機２の電源端子とグラウンドとの間に電圧源１０１と直列に接続される。二次側インピーダンス素子Ｒａｂは、シミュレーション装置１１で仮想的に実現される一次側インピーダンス素子Ｒａｂｓと等しいインピーダンスを有してよい。電圧源１０１は、シミュレーション装置１１からの制御信号に基づいて交流電圧を供試機２に供給する。ＤＡコンバータ１０６は、電圧源１０１とシミュレーション装置１１との間に設けられ、シミュレーション装置１１からの制御信号のデジタル信号をアナログ信号に変換して電圧源１０１に供給する。 The secondary impedance element Rab is a so-called common impedance element, and is connected in series with the voltage source 101 between the power supply terminal of the test machine 2 and the ground. The secondary impedance element Rab may have an impedance equal to that of the primary impedance element Rab s virtually realized by the simulation device 11. The voltage source 101 supplies an AC voltage to the test machine 2 based on the control signal from the simulation device 11. The DA converter 106 is provided between the voltage source 101 and the simulation device 11, converts the digital signal of the control signal from the simulation device 11 into an analog signal, and supplies the digital signal to the voltage source 101.

電圧測定部１０２は、二次側インピーダンス素子Ｒａｂと供試機２との間の供試機２に印加される電圧を測定し、測定結果をＡＤコンバータ１０４に供給する。ＡＤコンバータ１０４は、電圧測定部１０２とシミュレーション装置１１との間に設けられ、電圧測定部１０２による測定結果のアナログ信号をデジタル信号に変換してシミュレーション装置１１に供給する。 The voltage measuring unit 102 measures the voltage applied to the test machine 2 between the secondary impedance element Rab and the test machine 2, and supplies the measurement result to the AD converter 104. The AD converter 104 is provided between the voltage measuring unit 102 and the simulation device 11, converts an analog signal of the measurement result by the voltage measuring unit 102 into a digital signal, and supplies the analog signal to the simulation device 11.

電流測定部１０３は、電圧源１０１と供試機２とに流れる電流を測定し、測定結果をＡＤコンバータ１０５に供給する。ＡＤコンバータ１０５は、電流測定部１０３とシミュレーション装置１１との間に設けられ、電流測定部１０３による測定結果のアナログ信号をデジタル信号に変換してシミュレーション装置１１に供給する。 The current measuring unit 103 measures the current flowing through the voltage source 101 and the test machine 2, and supplies the measurement result to the AD converter 105. The AD converter 105 is provided between the current measuring unit 103 and the simulation device 11, converts an analog signal of the measurement result by the current measuring unit 103 into a digital signal, and supplies the analog signal to the simulation device 11.

［１．３．シミュレーション装置］
シミュレーション装置１１は、インタフェース回路１０を介して供試機２に接続される。シミュレーション装置１１は、接続対象回路１１０と、仮想インタフェース回路１１１と、仮想インタフェース回路１１１に設けられた位相補償フィルタ１１１９とを含むシミュレーション対象回路１０００をシミュレーションする。シミュレーション装置１１は、少なくとも接続対象回路１１０および供試機２を含むハードウェアインザループ回路１００１を仮想の回路１００２（図４、図５参照）としてさらにシミュレーション可能であってよい。シミュレーション装置１１にはデジタルで入出力が行われてよい。 [1.3. Simulation equipment]
The simulation device 11 is connected to the test machine 2 via the interface circuit 10. The simulation device 11 simulates the simulation target circuit 1000 including the connection target circuit 110, the virtual interface circuit 111, and the phase compensation filter 1119 provided in the virtual interface circuit 111. The simulation device 11 may further simulate the hardware-in-the-loop circuit 1001 including at least the connection target circuit 110 and the test machine 2 as a virtual circuit 1002 (see FIGS. 4 and 5). Input / output may be performed digitally on the simulation device 11.

［１．３．１．接続対象回路］
接続対象回路１１０は、供試機２が接続されるべき接続対象回路をシミュレーションしたものである。接続対象回路１１０は、供試機２の反応を試験するべく、実際の接続対象回路では実現することが難しい故障や事故などの様々な異常状態を生じさせてよい。接続対象回路１１０は、供試機２に交流電圧を供給する電圧源１１０１を有してよい。なお、電圧源１１０１と、接続対象回路１１０における交流電力の出力端子との間には、内部インピーダンスＲｓ（ｓ）が存在し得る。 [13.1. Circuit to be connected]
The connection target circuit 110 is a simulation of the connection target circuit to which the test machine 2 should be connected. The connection target circuit 110 may cause various abnormal states such as failures and accidents that are difficult to realize in an actual connection target circuit in order to test the reaction of the test machine 2. The connection target circuit 110 may have a voltage source 1101 that supplies an AC voltage to the test machine 2. The internal impedance Rs (s) may exist between the voltage source 1101 and the output terminal of the AC power in the connection target circuit 110.

［１．３．２．仮想インタフェース回路］
仮想インタフェース回路１１１は、接続対象回路１１０と、インタフェース回路１０との間を接続する回路であり、インタフェース回路１０を介した接続によるシミュレーション誤差を補償する。シミュレーション誤差は、インタフェース回路１０の伝達特性に起因して生じてしまうシミュレーション誤差であってよく、例えば供試機２が実際の接続対象回路に接続された場合の挙動に対するシミュレーション誤差であってよい。仮想インタフェース回路１１１は、本実施形態では一例として減衰インピーダンス方式（ＤＩＭ）のインタフェース回路である。仮想インタフェース回路１１１は、電圧源１１１１、電流源１１１２および電圧測定部１１１３に加え、一次側インピーダンス素子Ｒａｂｓと、減衰インピーダンス回路１１１５とを有する。 [1.3.2. Virtual interface circuit]
The virtual interface circuit 111 is a circuit that connects between the connection target circuit 110 and the interface circuit 10, and compensates for a simulation error due to the connection via the interface circuit 10. The simulation error may be a simulation error caused by the transmission characteristic of the interface circuit 10, and may be, for example, a simulation error for the behavior when the test machine 2 is connected to the actual connection target circuit. The virtual interface circuit 111 is an interface circuit of the attenuation impedance method (DIM) as an example in the present embodiment. Virtual interface circuit 111, in addition to a voltage source 1111, a current source 1112 and a voltage measuring unit 1113, has a primary side impedance element Rab s, a damping impedance circuit 1115.

電圧源１１１１は、インタフェース回路１０のＡＤコンバータ１０４から供給されるデジタル信号に応じた電圧を発生する。電圧源１１１１は、接続対象回路１１０と、グラウンドとの間に接続されてよい。 The voltage source 1111 generates a voltage corresponding to the digital signal supplied from the AD converter 104 of the interface circuit 10. The voltage source 1111 may be connected between the connection target circuit 110 and the ground.

一次側インピーダンス素子Ｒａｂｓは、いわゆる共通インピーダンスであってよく、インタフェース回路１０の二次側インピーダンス素子Ｒａｂと等しいインピーダンスを有してよい。一次側インピーダンス素子Ｒａｂｓは、接続対象回路１１０と、電圧源１１１１との間に設けられてよい。 The primary impedance element Rab s may be a so-called common impedance, and may have an impedance equal to that of the secondary impedance element Rab of the interface circuit 10. Primary impedance elements Rab s includes a connection target circuit 110 may be provided between the voltage source 1111.

減衰インピーダンス回路１１１５は、可変インピーダンスを有しており、供試機２のインピーダンスに基づいて調整される。減衰インピーダンス回路１１１５は、単一の抵抗Ｒｄｍｐと、単一のコイルＬｄｍｐまたはコンデンサ（図示せず）との直列回路を有してよい。減衰インピーダンス回路１１１５は、一次側インピーダンス素子Ｒａｂｓと、電圧源１１１１との間に設けられてよい。 The attenuation impedance circuit 1115 has a variable impedance and is adjusted based on the impedance of the test machine 2. The attenuation impedance circuit 1115 may have a single resistor R dmp and a series circuit of a single coil L dmp or capacitor (not shown). Damping impedance circuit 1115 includes a primary side impedance element Rab s, may be provided between the voltage source 1111.

電流源１１１２は、インタフェース回路１０のＡＤコンバータ１０５から供給されるデジタル信号に応じた電流を発生する。電流源１１１２は、一次側インピーダンス素子Ｒａｂｓおよび減衰インピーダンス回路１１１５の間と、グラウンドとの間に設けられてよい。電流源１１１２はシンク型であってよく、グラウンドに電流を流してよい。 The current source 1112 generates a current corresponding to the digital signal supplied from the AD converter 105 of the interface circuit 10. Current source 1112, and between the primary side impedance element Rab s and damping impedance circuit 1115 may be provided between the ground. The current source 1112 may be of the sink type, and a current may be passed through the ground.

電圧測定部１１１３は、接続対象回路１１０から供給される電圧を測定し、インタフェース回路１０におけるＤＡコンバータ１０６に供給する。 The voltage measuring unit 1113 measures the voltage supplied from the connection target circuit 110 and supplies it to the DA converter 106 in the interface circuit 10.

［１．３．３．位相補償フィルタ］
位相補償フィルタ１１１９は、接続対象回路１１０と供試機２との間で通信される信号の伝達遅れを補償する。なお、接続対象回路１１０と供試機２との間の伝達遅れには、供試機２から接続対象回路１１０へ通信される信号（第１信号とも称する）の伝達遅れと、接続対象回路１１０から供試機２へ通信される信号（第２信号とも称する）の伝達遅れとが含まれる。位相補償フィルタ１１１９は、第１信号の経路と、第２信号の経路との何れか一方に設けられてよく、本実施形態では一例として第２信号の経路に設けられる。より具体的には、位相補償フィルタ１１１９は、電圧測定部１１１３とＤＡコンバータ１０６との間の通信経路に設けられてよい。 [1.3.3. Phase compensation filter]
The phase compensation filter 1119 compensates for the transmission delay of the signal communicated between the connection target circuit 110 and the test machine 2. The transmission delay between the connection target circuit 110 and the test machine 2 includes the transmission delay of the signal (also referred to as the first signal) communicated from the test machine 2 to the connection target circuit 110 and the connection target circuit 110. The transmission delay of the signal (also referred to as the second signal) communicated from the test machine 2 to the test machine 2 is included. The phase compensation filter 1119 may be provided in either the path of the first signal or the path of the second signal, and is provided in the path of the second signal as an example in the present embodiment. More specifically, the phase compensation filter 1119 may be provided in the communication path between the voltage measuring unit 1113 and the DA converter 106.

［１．４．算出装置］
算出装置１３は、供試機２のインピーダンスを算出する。算出装置１３は、電圧測定部１０２およびＡＤコンバータ１０４の何れか一方からの信号と、電流測定部１０３およびＡＤコンバータ１０５の何れか一方からの信号とに基づいてインピーダンスを算出してよく、算出結果を調整装置１４に供給してよい。なお、本実施形態では一例として、算出装置１３は、少なくとも一部がシミュレーション装置１１によって仮想インタフェース回路１１１内に仮想的に実現されており、仮想インタフェース回路１１１内に図示されている。但し、算出装置１３は、接続対象回路１１０内に仮想的に実現されてもよいし、インタフェース回路１０内に物理的に具備されてもよいし、シミュレーション装置１１およびインタフェース回路１０とは別個の装置として設けられてもよい。後述の調整装置１４、設定装置１７および切替装置１８についても同様である。 [1.4. Calculation device]
The calculation device 13 calculates the impedance of the test machine 2. The calculation device 13 may calculate the impedance based on the signal from either the voltage measuring unit 102 or the AD converter 104 and the signal from either the current measuring unit 103 or the AD converter 105, and the calculation result may be obtained. May be supplied to the adjusting device 14. As an example in the present embodiment, at least a part of the calculation device 13 is virtually realized in the virtual interface circuit 111 by the simulation device 11, and is shown in the virtual interface circuit 111. However, the calculation device 13 may be virtually realized in the connection target circuit 110, may be physically provided in the interface circuit 10, or may be a device separate from the simulation device 11 and the interface circuit 10. It may be provided as. The same applies to the adjusting device 14, the setting device 17, and the switching device 18, which will be described later.

［１．５．調整装置］
調整装置１４は、算出された供試機２のインピーダンスに基づいて、仮想インタフェース回路１１１のインピーダンスを調整する。本実施形態では一例として、調整装置１４は、減衰インピーダンス回路１１１５のインピーダンスを調整してよい。 [1.5. Adjuster]
The adjusting device 14 adjusts the impedance of the virtual interface circuit 111 based on the calculated impedance of the test machine 2. In this embodiment, as an example, the adjusting device 14 may adjust the impedance of the attenuation impedance circuit 1115.

［１．６．設定装置］
設定装置１７は、位相補償フィルタ１１１９のパラメータを設定する。設定装置１７は、供試機２から接続対象回路１１０への第１信号の伝達遅れと、接続対象回路１１０から供試機２への第２信号の伝達遅れとを加算してまとめた等価伝達遅れが位相補償フィルタ１１１９で補償されるように、位相補償フィルタ１１１９のパラメータを設定してよい。これに代えて／加えて、設定装置１７は、接続対象回路１１０が直接的に供試機２に接続された場合に接続対象回路１１０で生じさせる信号と、供試機２で生じる信号との関係を表す伝達関数Ｇｏｒｇ（ｓ）（図４参照。但しｓは複素数の変数）と、接続対象回路１１０が仮想インタフェース回路１１１およびインタフェース回路１０を介して供試機２に接続された場合に接続対象回路１１０で生じさせる信号と、供試機２で生じる信号との関係を表す伝達関数ＧＩＦ（ｓ，ｐ）（図５参照）とを算出し、両者が近似するよう位相補償フィルタ１１１９のパラメータを設定してよい。 [1.6. Setting device]
The setting device 17 sets the parameters of the phase compensation filter 1119. The setting device 17 adds and summarizes the transmission delay of the first signal from the test machine 2 to the connection target circuit 110 and the transmission delay of the second signal from the connection target circuit 110 to the test machine 2. The parameters of the phase compensation filter 1119 may be set so that the delay is compensated by the phase compensation filter 1119. Instead / in addition, the setting device 17 has a signal generated by the connection target circuit 110 when the connection target circuit 110 is directly connected to the test machine 2 and a signal generated by the test machine 2. When the transfer function Gorg (s) representing the relationship (see FIG. 4, where s is a complex number variable) and the circuit to be connected 110 are connected to the test machine 2 via the virtual interface circuit 111 and the interface circuit 10. The transfer function GIF (s, p) (see FIG. 5) representing the relationship between the signal generated by the circuit to be connected 110 and the signal generated by the test machine 2 is calculated, and the phase compensation filter 1119 so that the two are similar to each other. Parameters may be set.

伝達関数Ｇｏｒｇ（ｓ）は、シミュレーションされた接続対象回路１１０内の電圧源１１０１の電圧Ｖｓを入力ｕとし、供試機２に加わる電圧ＶＬを出力ｙｏｒｇとした場合に入力ｕと出力ｙｏｒｇとの関係を表す関数（一例として入力ｕを出力ｙｏｒｇに変換する関数）であってよい。伝達関数Ｇｏｒｇ（ｓ）に関して供試機２は、シミュレーションされたものであってよい。 The transfer function Gorg (s) has an input u and an output y when the voltage Vs of the voltage source 1101 in the simulated connection target circuit 110 is the input u and the voltage VL applied to the test machine 2 is the output y org. It may be a function representing the relationship with the org (as an example, a function that converts the input u into the output y org). The test machine 2 may be a simulated one with respect to the transfer function Gorg (s).

また、伝達関数ＧＩＦ（ｓ，ｐ）は、シミュレーションされた接続対象回路１１０内の電圧源１１０１の電圧Ｖｓを入力ｕとし、供試機２に加わる電圧ＶＢａｃｋを出力ｙＩＦとした場合に入力ｕと出力ｙＩＦとの関係を表す関数であってよい。伝達関数ＧＩＦ（ｓ，ｐ）に関して供試機２は、シミュレーションされたものであってよい。 Further, the transfer function GIF (s, p) is when the voltage Vs of the voltage source 1101 in the simulated connection target circuit 110 is set as the input u and the voltage V Back applied to the test machine 2 is set as the output y IF. It may be a function that expresses the relationship between the input u and the output y IF. The test machine 2 may be a simulated one with respect to the transfer function GIF (s, p).

［１．７．切替装置］
切替装置１８は、シミュレーションシステム１の動作モードをオンライン設定モードと、オフライン設定モードと、試験モードとの間で切り替える。切替装置１８は、オペレータの操作によって動作モードを切り替えてよく、動作モードの切替信号を算出装置１３や設定装置１７などに供給してよい。 [1.7. Switching device]
The switching device 18 switches the operation mode of the simulation system 1 between the online setting mode, the offline setting mode, and the test mode. The switching device 18 may switch the operation mode by the operation of the operator, and may supply the operation mode switching signal to the calculation device 13, the setting device 17, and the like.

オンライン設定モードは、シミュレーション装置１１が供試機２に接続されて実行されるシミュレーション（オンラインシミュレーションとも称する）によって調整装置１４によるインピーダンスの調整、および、設定装置１７によるパラメータの設定の少なくとも一方を行うモードであってよい。例えば、オンライン設定モードでは、オンラインシミュレーションでのインタフェース回路１０の伝達遅れを補償するようパラメータが設定されてよい。 In the online setting mode, at least one of impedance adjustment by the adjusting device 14 and parameter setting by the setting device 17 is performed by a simulation (also referred to as online simulation) executed by connecting the simulation device 11 to the test machine 2. It may be a mode. For example, in the online setting mode, parameters may be set to compensate for the transmission delay of the interface circuit 10 in the online simulation.

オンライン設定モードでは、既知の特性を有する機器（校正用供試機２とも称する）が供試機２としてシミュレーション装置１１に接続されてもよい。オンラインシミュレーションではシミュレーション装置１１によってシミュレーション対象回路１０００のシミュレーションが行われてよい。 In the online setting mode, a device having known characteristics (also referred to as a calibration test machine 2) may be connected to the simulation device 11 as the test machine 2. In the online simulation, the simulation device 11 may simulate the circuit 1000 to be simulated.

オフライン設定モードは、少なくとも１０１接続対象回路１１０および供試機２を含む仮想の回路１００２のシミュレーションにより設定装置１７によるパラメータの設定を行うモードであってよい。仮想の回路１００２はシミュレーションによりソフトウェア上に実現される回路であってよい。仮想の回路１００２のシミュレーションは、シミュレーション装置１１に供試機２が接続されなくてもよいため、オフラインシミュレーションとも称される。 The offline setting mode may be a mode in which the parameter is set by the setting device 17 by simulating the virtual circuit 1002 including at least the 101 connection target circuit 110 and the test machine 2. The virtual circuit 1002 may be a circuit realized on software by simulation. The simulation of the virtual circuit 1002 is also called an offline simulation because the test machine 2 does not have to be connected to the simulation device 11.

オフライン設定モードでは、シミュレーションされた供試機２に接続対象回路１１０が直接的に接続された仮想の回路１００２（１）（図４参照）のオフラインシミュレーションでの伝達関数Ｇｏｒｇ（ｓ）と、オンライン設定モードにより初期値としてパラメータが設定された位相補償フィルタ１１１９を含む仮想の回路１００２（２）（図５参照）の伝達関数ＧＩＦ（ｓ，ｐ）とが近似するよう位相補償フィルタ１１１９のパラメータが設定されてよい。仮想の回路１００２（２）は、仮想インタフェース回路１１１およびシミュレーションされたインタフェース回路１０をさらに含んでよい。 In the offline setting mode, the transfer function Gorg (s) in the offline simulation of the virtual circuit 1002 (1) (see FIG. 4) in which the connection target circuit 110 is directly connected to the simulated test machine 2 and The phase compensation filter 1119 is approximated to the transfer function GIF (s, p) of the virtual circuit 1002 (2) (see FIG. 5) including the phase compensation filter 1119 whose parameters are set as initial values by the online setting mode. Parameters may be set. The virtual circuit 1002 (2) may further include a virtual interface circuit 111 and a simulated interface circuit 10.

試験モードは、シミュレーション装置１１が供試機２に接続されて実行されるシミュレーションにおいて、シミュレーション対象回路１０００を用いて供試機２を試験するモードであってよい。試験モードにおけるシミュレーション対象回路１０００は、オフライン設定モードによりパラメータが設定された位相補償フィルタ１１１９を含んでよい。 The test mode may be a mode in which the test machine 2 is tested by using the simulation target circuit 1000 in the simulation executed by connecting the simulation device 11 to the test machine 2. The simulation target circuit 1000 in the test mode may include a phase compensation filter 1119 whose parameters are set by the offline setting mode.

以上のシミュレーションシステム１によれば、供試機２から接続対象回路１１０への第１信号の伝達遅れと、接続対象回路１１０から供試機２への第２信号の伝達遅れとを加算してまとめた等価伝達遅れが位相補償フィルタ１１１９で補償されるように位相補償フィルタ１１１９のパラメータが設定されるので、第１信号の伝達遅れと、第２信号の伝達遅れとを別々に補償する場合と比較して、シミュレーションを簡素化することができる。 According to the above simulation system 1, the transmission delay of the first signal from the test machine 2 to the connection target circuit 110 and the transmission delay of the second signal from the connection target circuit 110 to the test machine 2 are added. Since the parameters of the phase compensation filter 1119 are set so that the combined equivalent transmission delay is compensated by the phase compensation filter 1119, there are cases where the transmission delay of the first signal and the transmission delay of the second signal are compensated separately. By comparison, the simulation can be simplified.

また、接続対象回路１１０が直接的に供試機２に接続された場合に接続対象回路１１０で生じさせる信号と、供試機２で生じる信号との関係を表す伝達関数Ｇｏｒｇ（ｓ）と、接続対象回路１１０が仮想インタフェース回路１１１およびインタフェース回路１０を介して供試機２に接続された場合に接続対象回路１１０で生じさせる信号と、供試機２で生じる信号との関係を表す伝達関数ＧＩＦ（ｓ，ｐ）とが近似するよう位相補償フィルタ１１１９のパラメータが設定されるので、接続対象回路１１０と供試機２との間の伝達遅れを補償することができる。従って、供試機２と実際の接続対象回路とが接続された場合での正確な動作波形をハードウェアインザループ回路１００１で再現することができるため、シミュレーションの精度を高めて供試機２に対する試験の精度を高めることができる。 Further, a transmission function Gorg (s) representing the relationship between the signal generated by the connection target circuit 110 when the connection target circuit 110 is directly connected to the test machine 2 and the signal generated by the test machine 2 , Transmission representing the relationship between the signal generated in the connection target circuit 110 and the signal generated in the test machine 2 when the connection target circuit 110 is connected to the test machine 2 via the virtual interface circuit 111 and the interface circuit 10. Since the parameters of the phase compensation filter 1119 are set so as to be close to the function GIF (s, p), it is possible to compensate for the transmission delay between the connection target circuit 110 and the test machine 2. Therefore, since the accurate operation waveform when the test machine 2 and the actual connection target circuit are connected can be reproduced by the hardware-in-the-loop circuit 1001, the accuracy of the simulation is improved and the test on the test machine 2 is performed. The accuracy of can be improved.

また、供試機２のインピーダンスに基づいて仮想インタフェース回路１１１のインピーダンス（本実施形態においては一例として減衰インピーダンス回路１１１５のインピーダンス）が調整されるので、シミュレーションされた接続対象回路１１０と供試機２との間の通信においてインタフェース回路１０および仮想インタフェース回路１１１の影響を無くすことができる。従って、供試機２と実際の接続対象回路とが接続された場合での正確な動作波形をハードウェアインザループ回路１００１で再現することができるため、シミュレーションの精度を高めて供試機２に対する試験の精度を高めることができる。 Further, since the impedance of the virtual interface circuit 111 (the impedance of the attenuation impedance circuit 1115 as an example in this embodiment) is adjusted based on the impedance of the test machine 2, the simulated connection target circuit 110 and the test machine 2 are adjusted. The influence of the interface circuit 10 and the virtual interface circuit 111 can be eliminated in the communication with and from. Therefore, since the accurate operation waveform when the test machine 2 and the actual connection target circuit are connected can be reproduced by the hardware-in-the-loop circuit 1001, the accuracy of the simulation is improved and the test on the test machine 2 is performed. The accuracy of can be improved.

また、オンライン設定モードでは、シミュレーション装置１１が供試機２に接続されて実行されるオンライシミュレーションにおいてインタフェース回路１０の伝達遅れを補償するよう位相補償フィルタ１１１９のパラメータが設定される。従って、シミュレーション装置１１と供試機２とが実際に接続された場合のインタフェース回路１０の伝達遅れに合わせて位相補償フィルタ１１１９のパラメータを設定することができる。 Further, in the online setting mode, the parameters of the phase compensation filter 1119 are set so as to compensate the transmission delay of the interface circuit 10 in the online simulation executed by connecting the simulation device 11 to the test machine 2. Therefore, the parameters of the phase compensation filter 1119 can be set according to the transmission delay of the interface circuit 10 when the simulation device 11 and the test machine 2 are actually connected.

また、オフライン設定モードでは、オンライン設定モードにより初期値としてパラメータが設定された位相補償フィルタ１１１９を含む仮想の回路１００２（２）での伝達関数ＧＩＦ（ｓ，ｐ）が伝達関数Ｇｏｒｇ（ｓ）に近似するようパラメータが設定される。従って、好適なパラメータを算出するための時間やコストを低減することができる。 Further, in the offline setting mode, the transfer function GIF (s, p) in the virtual circuit 1002 (2) including the phase compensation filter 1119 whose parameters are set as the initial values by the online setting mode is the transfer function Gorg (s). ) Is set. Therefore, it is possible to reduce the time and cost for calculating suitable parameters.

また、試験モードでは、オフライン設定モードによりパラメータが設定された位相補償フィルタ１１１９を含むシミュレーション対象回路１０００を用いて供試機２を試験するので、伝達遅れの影響を低減して供試機２に対する試験の精度を高めることができる。 Further, in the test mode, since the test machine 2 is tested using the simulation target circuit 1000 including the phase compensation filter 1119 whose parameters are set by the offline setting mode, the influence of the transmission delay is reduced and the test machine 2 is subjected to the test. The accuracy of the test can be improved.

［２．算出装置］
図２は、算出装置１３を示す。算出装置１３は、供給部１３１と、測定部１３２と、特定部１３３とを有してよい。なお、図示の簡略化のため、図２では、位相補償フィルタ１１１９や設定装置１７、切替装置１８などを省略している。 [2. Calculation device]
FIG. 2 shows the calculation device 13. The calculation device 13 may include a supply unit 131, a measurement unit 132, and a specific unit 133. For the sake of simplification of the illustration, the phase compensation filter 1119, the setting device 17, the switching device 18, and the like are omitted in FIG.

供給部１３１は、供試機２に基準交流電圧を供給する。例えば、供給部１３１は、インタフェース回路１０のＤＡコンバータ１０６に制御信号を供給することで、インタフェース回路１０の電圧源１０１を介して供試機２に基準交流電圧を供給してよい。供給部１３１は、定常状態（本実施形態では一例として電力変換を行っている状態）の供試機２に基準交流電力を供給するが、待機状態（本実施形態では一例として電力を出力していない状態）の供試機２に基準交流電力を供給してもよい。供給部１３１は、シミュレーション装置１１によって仮想インタフェース回路１１１または接続対象回路１１０に仮想的に実現されてよい。 The supply unit 131 supplies the reference AC voltage to the test machine 2. For example, the supply unit 131 may supply a reference AC voltage to the test machine 2 via the voltage source 101 of the interface circuit 10 by supplying a control signal to the DA converter 106 of the interface circuit 10. The supply unit 131 supplies reference AC power to the test machine 2 in a steady state (a state in which power conversion is performed as an example in this embodiment), but outputs power in a standby state (in this embodiment, as an example). Reference AC power may be supplied to the test machine 2 (in a non-existent state). The supply unit 131 may be virtually realized in the virtual interface circuit 111 or the connection target circuit 110 by the simulation device 11.

測定部１３２は、供試機２に加わる電圧および流れる電流を測定する。測定部１３２は、電圧および電流のそれぞれを、インタフェース回路１０のＡＤコンバータ１０４、１０５およびＤＡコンバータ１０６に対して供試機２に近い側で測定してよい。一例として、測定部１３２は、インタフェース回路１０の電圧測定部１０２および電流測定部１０３であってよい。これにより、例えばＡＤコンバータ１０４、１０５やＤＡコンバータ１０６よりもシミュレーション装置１１の側で電流や電圧を測定する場合（一例として供給部１３１からＤＡコンバータ１０６への制御信号を測定して供試機２の電圧に換算する場合）と異なり、ＡＤコンバータ１０４、１０５やＤＡコンバータ１０６による伝達遅れの影響を無くすことができる。また、測定部１３２は、二次側インピーダンス素子Ｒａｂよりも供試機２の側で電圧を測定するので、二次側インピーダンス素子Ｒａｂより電圧源１０１の側で電圧を測定する場合と異なり、供試機２に加わる電圧を正確に測定することができる。測定部１３２は、測定結果を特定部１３３に供給してよい。 The measuring unit 132 measures the voltage applied to the test machine 2 and the flowing current. The measuring unit 132 may measure each of the voltage and the current on the side closer to the test machine 2 with respect to the AD converters 104 and 105 and the DA converter 106 of the interface circuit 10. As an example, the measuring unit 132 may be the voltage measuring unit 102 and the current measuring unit 103 of the interface circuit 10. Thereby, for example, when the current or voltage is measured on the side of the simulation device 11 rather than the AD converters 104, 105 and the DA converter 106 (as an example, the control signal from the supply unit 131 to the DA converter 106 is measured and the test machine 2 is used. The effect of the transmission delay caused by the AD converters 104 and 105 and the DA converter 106 can be eliminated. Further, since the measuring unit 132 measures the voltage on the test machine 2 side of the secondary impedance element Rab, it is different from the case where the voltage is measured on the voltage source 101 side of the secondary impedance element Rab. The voltage applied to the test machine 2 can be measured accurately. The measuring unit 132 may supply the measurement result to the specific unit 133.

特定部１３３は、測定部１３２による測定結果から供試機２のインピーダンスを特定する。特定部１３３は、シミュレーション装置１１によって仮想インタフェース回路１１１に仮想的に実現されてよい。特定部１３３は、特定したインピーダンスを調整装置１４に供給してよい。 The identification unit 133 specifies the impedance of the test machine 2 from the measurement result by the measurement unit 132. The specific unit 133 may be virtually realized in the virtual interface circuit 111 by the simulation device 11. The specific unit 133 may supply the specified impedance to the adjusting device 14.

以上の算出装置１３によれば、供試機２に基準交流電圧を供給して供試機２に加わる電圧および流れる電流を測定し、測定結果からインピーダンスを特定するので、外部構成を利用することなく供試機２のインピーダンスを特定することができる。従って、供試機２のインピーダンスを容易に特定することができる。 According to the above calculation device 13, the reference AC voltage is supplied to the test machine 2, the voltage applied to the test machine 2 and the flowing current are measured, and the impedance is specified from the measurement result. Therefore, an external configuration is used. The impedance of the test machine 2 can be specified without any problem. Therefore, the impedance of the test machine 2 can be easily specified.

なお、算出装置１３によるインピーダンスの特定は、シミュレーション装置１１が試験対象の供試機２に接続されて実行されるオンライン設定モードで行われてよい。 The impedance may be specified by the calculation device 13 in the online setting mode in which the simulation device 11 is connected to the test machine 2 to be tested and executed.

［３．設定装置］
図３は、設定装置１７を位相補償フィルタ１１１９とともに示す。設定装置１７は、取得部１７１と、算出部１７２と、設定部１７３とを有してよい。 [3. Setting device]
FIG. 3 shows the setting device 17 together with the phase compensation filter 1119. The setting device 17 may include an acquisition unit 171, a calculation unit 172, and a setting unit 173.

取得部１７１は、オンライン設定モードでは、シミュレーションされた接続対象回路１１０が仮想インタフェース回路１１１およびインタフェース回路１０を介して供試機２に接続された場合の供試機２（本実施形態では一例として校正用供試機２）に加わる電圧および流れる電流を取得する。取得部１７１は、電圧および電流のそれぞれを、電圧測定部１０２およびＡＤコンバータ１０４の何れか一方からの信号と、電流測定部１０３およびＡＤコンバータ１０５の何れか一方からの信号から取得してもよい。取得部１７１は、取得した電圧値と電流値を算出部１７２に供給してよい。 In the online setting mode, the acquisition unit 171 is a test machine 2 when the simulated connection target circuit 110 is connected to the test machine 2 via the virtual interface circuit 111 and the interface circuit 10 (as an example in the present embodiment). Acquire the voltage applied to the calibration test machine 2) and the flowing current. The acquisition unit 171 may acquire each of the voltage and the current from the signal from either the voltage measurement unit 102 or the AD converter 104 and the signal from either the current measurement unit 103 or the AD converter 105. .. The acquisition unit 171 may supply the acquired voltage value and current value to the calculation unit 172.

取得部１７１は、オフライン設定モードでは、接続対象回路１１０がシミュレーションされた供試機２に接続された仮想の回路１００２（１），（２）のオフラインシミュレーションにおいて供試機２に加わる電圧および流れる電流を取得する。取得部１７１は、オンライン設定モードにおいて算出装置１３によって特定された供試機２（一例として試験対象の供試機２）のインピーダンスをさらに取得してよい。取得部１７１は、取得した電圧値、電流値およびインピーダンスを算出部１７２に供給してよい。 In the offline setting mode, the acquisition unit 171 receives a voltage and a current applied to the test machine 2 in the offline simulation of the virtual circuits 1002 (1) and (2) in which the connection target circuit 110 is connected to the simulated test machine 2. Get the current. The acquisition unit 171 may further acquire the impedance of the test machine 2 (for example, the test machine 2 to be tested) specified by the calculation device 13 in the online setting mode. The acquisition unit 171 may supply the acquired voltage value, current value, and impedance to the calculation unit 172.

算出部１７２は、オンライン設定モードでは、取得部１７１から取得した電圧値および電流値から、接続対象回路１１０と供試機２（本実施形態では一例として校正用供試機２）との間で通信される信号の伝達遅れを算出する。算出部１７２は、供試機２から接続対象回路１１０への第１信号の伝達遅れと、接続対象回路１１０から供試機２への第２信号の伝達遅れとを加算してまとめた等価伝達遅れを複数次数の伝達遅れ（一例として２次の伝達遅れ）として算出してもよいし、一次遅れとして近似して算出してもよい。算出部１７２は、算出した伝達遅れを補償するような、位相補償フィルタ１１１９のパラメータの値を算出してよい。算出部１７２は、算出したパラメータの値を設定部１７３に供給してよい。 In the online setting mode, the calculation unit 172 uses the voltage value and the current value acquired from the acquisition unit 171 between the connection target circuit 110 and the test machine 2 (in the present embodiment, the calibration test machine 2 as an example). Calculate the transmission delay of the signal to be communicated. The calculation unit 172 adds and summarizes the transmission delay of the first signal from the test machine 2 to the connection target circuit 110 and the transmission delay of the second signal from the connection target circuit 110 to the test machine 2. The delay may be calculated as a transmission delay of a plurality of orders (as an example, a second-order transmission delay), or may be approximated as a first-order delay. The calculation unit 172 may calculate the value of the parameter of the phase compensation filter 1119 so as to compensate for the calculated transmission delay. The calculation unit 172 may supply the calculated parameter values to the setting unit 173.

算出部１７２は、オフライン設定モードでは、シミュレーションされた接続対象回路１１０が直接的に供試機２に接続された仮想の回路１００２（１）のオフラインシミュレーションにおいて、伝達関数Ｇｏｒｇ（ｓ）を算出してよい。また、算出部１７２は、シミュレーションされた接続対象回路１１０が仮想インタフェース回路１１１およびインタフェース回路１０を介して供試機２に接続された仮想の回路１００２（２）のオフラインシミュレーションにおいて、伝達関数ＧＩＦ（ｓ，ｐ）を算出してよい。算出部１７２は、取得部１７１から取得した電圧値および電流値から伝達関数Ｇｏｒｇ（ｓ），伝達関数ＧＩＦ（ｓ，ｐ）を算出してよい。なお、オフラインシミュレーションでは、オンライン設定モードで算出装置１３により特定された供試機２のインピーダンスを、仮想の回路１００２におけるシミュレーションされた供試機２のインピーダンスとして用いてよい。 In the offline setting mode, the calculation unit 172 calculates the transfer function Gorg (s) in the offline simulation of the virtual circuit 1002 (1) in which the simulated connection target circuit 110 is directly connected to the test machine 2. You can do it. Further, calculator 172, in an off-line simulation of the virtual circuit 1002 (2) simulated connection target circuit 110 is connected to the DUT 2 via the virtual interface circuitry 111 and interface circuit 10, the transfer function G IF (S, p) may be calculated. The calculation unit 172 may calculate the transfer function Gorg (s) and the transfer function GIF (s, p) from the voltage value and the current value acquired from the acquisition unit 171. In the offline simulation, the impedance of the test machine 2 specified by the calculation device 13 in the online setting mode may be used as the impedance of the simulated test machine 2 in the virtual circuit 1002.

さらに、算出部１７２は、算出した伝達関数ＧＩＦ（ｓ，ｐ）が伝達関数Ｇｏｒｇ（ｓ）に近似するようなパラメータｐの値を算出してよい。算出部１７２は、伝達関数ＧＩＦ（ｓ，ｐ）を算出する場合に位相補償フィルタ１１１９のパラメータｐの初期値として、オンライン設定モードにより設定されたパラメータを用いてよい。算出部１７２は、伝達関数ＧＩＦ（ｓ，ｐ）を伝達関数Ｇｏｒｇ（ｓ）で規格化した伝達関数Ｇ（ｓ，ｐ）が１に近似するようなパラメータｐの値を算出してよい。算出部１７２は、算出したパラメータｐの値を設定部１７３に供給してよい。 Further, the calculation unit 172 may calculate the value of the parameter p such that the calculated transfer function GIF (s, p) approximates the transfer function Gorg (s). When calculating the transfer function GIF (s, p), the calculation unit 172 may use the parameter set by the online setting mode as the initial value of the parameter p of the phase compensation filter 1119. Calculating unit 172, the transfer function G IF (s, p) transfer function G (s, p) normalized to a transfer function G org (s) may calculate the value of the parameter p as to approximate to 1 .. The calculation unit 172 may supply the calculated value of the parameter p to the setting unit 173.

設定部１７３は、オンライン設定モードおよびオフライン設定モードのそれぞれにおいて、算出部１７２によって算出されたパラメータｐの値を位相補償フィルタ１１１９に設定する。 The setting unit 173 sets the value of the parameter p calculated by the calculation unit 172 in the phase compensation filter 1119 in each of the online setting mode and the offline setting mode.

以上の設定装置１７によれば、オンライン設定モードにおいて、既知の特性を有する校正用供試機２を用いて信号の伝達遅れが算出され、この伝達遅れが補償されるように位相補償フィルタ１１１９のパラメータが設定されるので、オンライン設定モードでのインタフェース回路１０の伝達遅れを確実に補償することができる。よって、当該オンライン設定モードと同じインタフェース回路１０が用いられる試験モードにおいても、インタフェース回路１０の伝達遅れを確実に補償することができるため、供試機２に対する試験の精度を高めることができる。 According to the above setting device 17, in the online setting mode, the signal transmission delay is calculated using the calibration test machine 2 having known characteristics, and the phase compensation filter 1119 is compensated for this transmission delay. Since the parameters are set, it is possible to reliably compensate for the transmission delay of the interface circuit 10 in the online setting mode. Therefore, even in the test mode in which the same interface circuit 10 as the online setting mode is used, the transmission delay of the interface circuit 10 can be reliably compensated, so that the accuracy of the test on the test machine 2 can be improved.

また、オフライン設定モードにおいて、伝達関数ＧＩＦ（ｓ，ｐ）を伝達関数Ｇｏｒｇ（ｓ）で規格化した伝達関数Ｇ（ｓ，ｐ）が１に近似するようなパラメータｐの値が算出されて位相補償フィルタ１１１９に設定されるので、伝達される信号の振幅や伝達遅れの次元に関わらずに伝達関数ＧＩＦ（ｓ，ｐ）を伝達関数Ｇｏｒｇ（ｓ）に近似することができる。従って、接続対象回路１１０と供試機２との間の伝達遅れが確実に補償されるように位相補償フィルタ１１１９を調整することができる。また、オンライン設定モードにより設定されたパラメータを位相補償フィルタ１１１９のパラメータの初期値として用いるので、好適なパラメータを算出するための時間やコストを低減することができる。また、オンライン設定モードで算出装置１３により特定された供試機２のインピーダンスを、仮想の回路１００２におけるシミュレーションされた供試機２のインピーダンスとして用いるので、オフラインシミュレーションを高精度化することができる。 Further, in an off-line setting mode, normalized transfer function G (s, p) is the value of the parameter p as to approximate to 1 is calculated transfer function G IF (s, p) with a transfer function G org (s) Since it is set in the phase compensation filter 1119, the transfer function GIF (s, p) can be approximated to the transfer function Gorg (s) regardless of the amplitude of the transmitted signal and the dimension of the transmission delay. Therefore, the phase compensation filter 1119 can be adjusted so that the transmission delay between the connection target circuit 110 and the test machine 2 is surely compensated. Further, since the parameter set by the online setting mode is used as the initial value of the parameter of the phase compensation filter 1119, the time and cost for calculating a suitable parameter can be reduced. Further, since the impedance of the test machine 2 specified by the calculation device 13 in the online setting mode is used as the impedance of the simulated test machine 2 in the virtual circuit 1002, the offline simulation can be made highly accurate.

［３．１．接続回路１１５］
図４は、シミュレーションされた供試機２に接続対象回路１１０が直接的に接続されたソフトウェアによる仮想の回路１００２（１）を示す。オフラインシミュレーションでの接続対象回路１１０とシミュレーションされた供試機２は接続回路１１５にて接続される。接続回路１１５は、接続対象回路１１０の主端子と、供試機２の主端子とを直接的に配線で接続した回路を模擬してよい。接続対象回路１１０から出力される電圧Ｖｓを入力ｕとし、供試機２の主端子間に印加される電圧ＶLを出力ｙORGとした場合に、出力ｙORGは、シミュレーション装置１１におけるシミュレーションの遅延によって入力ｕに遅れて追従してよい。この場合に、伝達関数Ｇｏｒｇ（ｓ）は、入力ｕを出力ｙＯＲＧに変換する関数であってよい。 [3.1. Connection circuit 115]
FIG. 4 shows a virtual circuit 1002 (1) by software in which the connection target circuit 110 is directly connected to the simulated test machine 2. The connection target circuit 110 in the offline simulation and the simulated test machine 2 are connected by the connection circuit 115. The connection circuit 115 may simulate a circuit in which the main terminal of the circuit to be connected 110 and the main terminal of the test machine 2 are directly connected by wiring. When the voltage Vs output from the connection target circuit 110 is the input u and the voltage VL applied between the main terminals of the test machine 2 is the output y ORG , the output y ORG is the simulation device 11 It may follow the input u later due to the delay. In this case, the transfer function Gorg (s) may be a function that converts the input u into the output y ORG.

［３．２．接続回路１１６］
図５は、シミュレーションされた供試機２に接続対象回路１１０が仮想インタフェース回路１１１およびインタフェース回路１０を介して接続された仮想の回路１００２（２）を示す。オフラインシミュレーションでの接続対象回路１１０とシミュレーションされた供試機２は接続回路１１６にて接続される。接続回路１１６は、接続対象回路１１０の主端子と、シミュレーションされた供試機２の主端子とを仲介する仮想インタフェース回路１１１およびインタフェース回路１０を模擬してよい。接続対象回路１１０から出力される電圧Ｖｓを入力ｕとし、シミュレーションされた供試機２の主端子間に印加される電圧Ｖｂａｃｋを出力ｙIFとした場合に、出力ｙIFは、シミュレーション装置１１におけるシミュレーションの遅延によって入力ｕに遅れて追従してよい。この場合に、伝達関数ＧIF（ｓ）は、入力ｕを出力ｙＩＦに変換する関数であってよい。なお、シミュレーションされた供試機２のインピーダンスはオンライン設定モードで算出装置１３により特定された供試機２のインピーダンスであってよく、調整装置１４によって調整された減衰インピーダンス回路１１１５のインピーダンスと等しくてよい。 [3.2. Connection circuit 116]
FIG. 5 shows a virtual circuit 1002 (2) in which the connection target circuit 110 is connected to the simulated test machine 2 via the virtual interface circuit 111 and the interface circuit 10. The connection target circuit 110 in the offline simulation and the simulated test machine 2 are connected by the connection circuit 116. The connection circuit 116 may simulate the virtual interface circuit 111 and the interface circuit 10 that mediate between the main terminal of the connection target circuit 110 and the main terminal of the simulated test machine 2. When connecting a voltage Vs output from the circuit 110 as an input u, the voltage V back which is applied between the main terminals of the simulated EUT 2 was output y IF, the output y IF is, the simulator 11 The input u may be delayed and followed by the delay of the simulation in. In this case, the transfer function GIF (s) may be a function that converts the input u into the output y IF. The impedance of the simulated test machine 2 may be the impedance of the test machine 2 specified by the calculation device 13 in the online setting mode, and is equal to the impedance of the attenuation impedance circuit 1115 adjusted by the adjustment device 14. Good.

［４．動作］
図６は、シミュレーションシステム１による動作を示す。シミュレーションシステム１は、ステップＳ１〜Ｓ１１の処理を行うことにより供試機２のハードウェアインザループシミュレーションを行う。なお、この動作の開始時には、シミュレーションシステムの動作モードが切替装置１８によってオンライン設定モードに設定されていてよい。 [4. motion]
FIG. 6 shows the operation by the simulation system 1. The simulation system 1 performs hardware-in-the-loop simulation of the test machine 2 by performing the processes of steps S1 to S11. At the start of this operation, the operation mode of the simulation system may be set to the online setting mode by the switching device 18.

ステップＳ１において調整装置１４は、供試機２のインピーダンスに基づいて、仮想インタフェース回路１１１のインピーダンス（本実施形態では一例として減衰インピーダンス回路１１１５のインピーダンス）を調整する。調整装置１４は算出装置１３と協働して仮想インタフェース回路１１１のインピーダンスを調整してよく、シミュレーション装置１１が試験対象の供試機２に接続されて実行されるオンラインシミュレーションにおいて測定された電圧・電流から試験対象の供試機２のインピーダンスを算出装置１３が算出し、この算出結果に基づいて調整装置１４が仮想インタフェース回路１１１のインピーダンスを調整してよい。一例として、調整装置１４は、仮想インタフェース回路１１１のインピーダンスを、算出装置１３によって算出されたインピーダンスに調整してよい。 In step S1, the adjusting device 14 adjusts the impedance of the virtual interface circuit 111 (in this embodiment, the impedance of the attenuation impedance circuit 1115 as an example) based on the impedance of the test machine 2. The adjusting device 14 may adjust the impedance of the virtual interface circuit 111 in cooperation with the calculating device 13, and the voltage measured in the online simulation executed by connecting the simulation device 11 to the test machine 2 to be tested. The calculation device 13 calculates the impedance of the test machine 2 to be tested from the current, and the adjustment device 14 may adjust the impedance of the virtual interface circuit 111 based on the calculation result. As an example, the adjusting device 14 may adjust the impedance of the virtual interface circuit 111 to the impedance calculated by the calculating device 13.

ステップＳ３において設定装置１７は、位相補償フィルタ１１１９のパラメータｐを設定する。設定装置１７は、インタフェース回路１０の伝達遅れを打ち消すように位相補償フィルタのパラメータｐを調整してよい。設定装置１７は、既知の特性を有する校正用供試機２を用いたオンラインシミュレーションにおいて、インタフェース回路１０の伝達遅れが補償されるように位相補償フィルタのパラメータｐを設定してよい。 In step S3, the setting device 17 sets the parameter p of the phase compensation filter 1119. The setting device 17 may adjust the parameter p of the phase compensation filter so as to cancel the transmission delay of the interface circuit 10. The setting device 17 may set the parameter p of the phase compensation filter so that the transmission delay of the interface circuit 10 is compensated in the online simulation using the calibration test machine 2 having the known characteristics.

ステップＳ５において切替装置１８は、シミュレーションシステム１の動作モードをオンライン設定モードからオフライン設定モードに切り替える。 In step S5, the switching device 18 switches the operation mode of the simulation system 1 from the online setting mode to the offline setting mode.

ステップＳ７において設定装置１７は、位相補償フィルタ１１１９のパラメータｐを設定する。設定装置１７は、仮想の回路１００２のオフラインシミュレーションにおいて伝達関数Ｇｏｒｇ（ｓ）と、伝達関数ＧＩＦ（ｓ，ｐ）とが近似するようパラメータを設定してよい。伝達関数ＧＩＦ（ｓ，ｐ）は、ステップＳ３の処理によりパラメータが初期値として設定された位相補償フィルタ１１１９を含む仮想の回路１００２（２）のオフラインシミュレーションによって算出されてよい。 In step S7, the setting device 17 sets the parameter p of the phase compensation filter 1119. The setting device 17 may set parameters so that the transfer function Gorg (s) and the transfer function GIF (s, p) are approximated in the offline simulation of the virtual circuit 1002. The transfer function GIF (s, p) may be calculated by an offline simulation of the virtual circuit 1002 (2) including the phase compensation filter 1119 whose parameters are set as initial values by the process of step S3.

ステップＳ９において切替装置１８は、シミュレーションシステム１の動作モードをオフライン設定モードから試験モードに切り替える。 In step S9, the switching device 18 switches the operation mode of the simulation system 1 from the offline setting mode to the test mode.

ステップＳ１１においてシミュレーションシステム１は、接続対象回路１１０と、仮想インタフェース回路１１１と、位相補償フィルタ１１１９とを含むシミュレーション対象回路１０００をシミュレーションし、供試機２の試験を行う。 In step S11, the simulation system 1 simulates the simulation target circuit 1000 including the connection target circuit 110, the virtual interface circuit 111, and the phase compensation filter 1119, and tests the test machine 2.

［４．１．インピーダンス調整処理］
図７は、インピーダンス調整処理を示す。調整装置１４および算出装置１３は、ステップＳ２１〜Ｓ２５の処理を行うことにより仮想インタフェース回路１１１の減衰インピーダンス（本実施形態では一例として減衰インピーダンス回路１１１５のインピーダンス）を調整する。 [4.1. Impedance adjustment processing]
FIG. 7 shows the impedance adjustment process. The adjusting device 14 and the calculating device 13 adjust the attenuation impedance of the virtual interface circuit 111 (the impedance of the attenuation impedance circuit 1115 as an example in this embodiment) by performing the processes of steps S21 to S25.

ステップＳ２１において算出装置１３の供給部１３１は供試機２に加わる電圧の指令値をＤＡコンバータ１０６に供給し、測定部１３２は、供試機２に加わる電圧および流れる電流を測定する。例えば、供給部１３１は、ＤＡコンバータ１０６に対し、下記の式（１）で表される定格電圧、定格周波数の基準交流電圧Ｖ（ｔ）の指令値を供給してよい。これにより、供試機２が基準交流電圧Ｖ（ｔ）で駆動される。 In step S21, the supply unit 131 of the calculation device 13 supplies the command value of the voltage applied to the test machine 2 to the DA converter 106, and the measurement unit 132 measures the voltage applied to the test machine 2 and the flowing current. For example, the supply unit 131 may supply the command value of the rated voltage represented by the following formula (1) and the reference AC voltage V (t) of the rated frequency to the DA converter 106. As a result, the test machine 2 is driven by the reference AC voltage V (t).

Ｖ（ｔ）＝Ｖ０・ｓｉｎ（ω０ｔ） …（１）
但し、式中、Ｖ０は基準交流電圧の振幅であり、ω０は基準交流電圧の角周波数である。 V (t) = V 0 · sin (ω 0 t)… (1)
However, in the equation, V 0 is the amplitude of the reference AC voltage, and ω 0 is the angular frequency of the reference AC voltage.

また、測定部１３２は、供試機２に加わる電圧Ｖ（ｔ）と流れる電流Ｉ（ｔ）とを測定してよい。 Further, the measuring unit 132 may measure the voltage V (t) applied to the test machine 2 and the flowing current I (t).

ステップＳ２３において算出装置１３の特定部１３３は、供試機２の減衰インピーダンスを算出する。特定部１３３は、下記の式（２）で表されるように、測定結果を基準交流電圧Ｖ（ｔ）と同じ周波数の正弦波として近似してよい。 In step S23, the identification unit 133 of the calculation device 13 calculates the attenuation impedance of the test machine 2. As represented by the following equation (2), the specific unit 133 may approximate the measurement result as a sine wave having the same frequency as the reference AC voltage V (t).

Ｉ（ｔ）≒Ｉ０・ｓｉｎ（ω０ｔ−θ） …（２）
但し、式中、Ｉ０は電流の振幅であり、θは電圧波形からの遅れ位相である。 I (t) ≒ I 0 · sin (ω 0 t−θ)… (2)
However, in the equation, I 0 is the amplitude of the current, and θ is the lagging phase from the voltage waveform.

また、特定部１３３は、供試機２を単一の抵抗と、単一のコイルまたはコンデンサとの直列回路に単純化して、供試機２のインピーダンスを特定してよい。例えば、特定部１３３は、下記の式（３）によって供試機２のインピーダンスＺ０を特定してよい。 Further, the identification unit 133 may specify the impedance of the test machine 2 by simplifying the test machine 2 into a series circuit of a single resistor and a single coil or capacitor. For example, the identification unit 133 may specify the impedance Z 0 of the test machine 2 by the following equation (3).

Ｚ０＝Ｒ０＋ｊＸ０ …（３）
但し、式中、Ｒ０はインピーダンスＺ０の抵抗成分であり、Ｒ０＝Ｖ０／Ｉ０・ｃｏｓθから算出される。Ｘ０はインピーダンスＺ０のリアクタンス成分であり、Ｘ０＝Ｖ０／Ｉ０ｓｉｎθから算出される。 Z 0 = R 0 + jX 0 ... (3)
However, in the equation, R 0 is a resistance component of impedance Z 0 , and is calculated from R 0 = V 0 / I 0 · cos θ. X 0 is a reactance component of impedance Z 0 , and is calculated from X 0 = V 0 / I 0 sin θ.

特定部１３３は、リアクタンス成分Ｘ０が正の場合（０≦θ≦π／２）にはＸ０＝ω０Ｌ０の式から誘導性のリアクタンスＬ０を算出し、リアクタンス成分Ｘ０が負の場合（−π／２≦θ＜０）にはＸ０＝−１／（ω０Ｃ０）の式から容量性のリアクタンスＣ０を算出してよい。これにより、供試機２の減衰インピーダンスが算出される。 When the reactorance component X 0 is positive (0 ≦ θ ≦ π / 2), the specific unit 133 calculates the inductive reactors L 0 from the equation of X 0 = ω 0 L 0 , and the reactorance component X 0 is negative. In the case of (−π / 2 ≦ θ <0), the capacitive reactorance C 0 may be calculated from the equation of X 0 = -1 / (ω 0 C 0). As a result, the attenuation impedance of the test machine 2 is calculated.

ステップＳ２５において調整装置１４は、仮想インタフェース回路１１１の減衰インピーダンス（本実施形態では一例として減衰インピーダンス回路１１１５のインピーダンス）を調整する。調整装置１４は、減衰インピーダンス回路１１１５の抵抗Ｒｄｍｐと、コイルＬｄｍｐまたはコンデンサ（図示せず）との合成インピーダンスを、ステップＳ２１で算出されたインピーダンスに調整してよい。 In step S25, the adjusting device 14 adjusts the attenuation impedance of the virtual interface circuit 111 (in this embodiment, the impedance of the attenuation impedance circuit 1115 as an example). The adjusting device 14 may adjust the combined impedance of the resistor R dmp of the attenuation impedance circuit 1115 and the coil L dmp or a capacitor (not shown) to the impedance calculated in step S21.

以上のインピーダンス調整処理によれば、供試機２を単一の抵抗と、単一のコイルまたはコンデンサとの直列回路に単純化した場合のインピーダンスが算出されるので、供試機２のインピーダンスを容易に算出することができる。 According to the above impedance adjustment process, the impedance when the test machine 2 is simplified into a series circuit of a single resistor and a single coil or capacitor is calculated. Therefore, the impedance of the test machine 2 can be calculated. It can be easily calculated.

［４．２．位相補償フィルタ設定処理（１）］
図８は、ステップＳ３での位相補償フィルタ１１１９の設定処理を示す。設定装置１７は、ステップＳ３１〜Ｓ３５の処理を行うことにより位相補償フィルタ１１１９のパラメータを設定する。 [4.2. Phase compensation filter setting process (1)]
FIG. 8 shows the setting process of the phase compensation filter 1119 in step S3. The setting device 17 sets the parameters of the phase compensation filter 1119 by performing the processes of steps S31 to S35.

ステップＳ３１において、取得部１７１は、シミュレーションされた接続対象回路１１０が仮想インタフェース回路１１１およびインタフェース回路１０を介して校正用供試機２に接続された場合のオンラインシミュレーションにおいて電圧測定部１０２およびＡＤコンバータ１０４の何れか一方からの信号と、電流測定部１０３およびＡＤコンバータ１０５の何れか一方からの信号を取得する。 In step S31, the acquisition unit 171 determines the voltage measurement unit 102 and the AD converter in the online simulation when the simulated connection target circuit 110 is connected to the calibration test machine 2 via the virtual interface circuit 111 and the interface circuit 10. The signal from any one of 104 and the signal from either one of the current measuring unit 103 and the AD converter 105 are acquired.

ステップＳ３３において、算出部１７２は、供試機２から接続対象回路１１０への第１信号の伝達遅れと、接続対象回路１１０から供試機２への第２信号の伝達遅れとを加算してまとめた等価伝達遅れを複数次数の伝達遅れとして算出する。算出部１７２は、複数次数の伝達遅れを単純な一次伝達遅れに近似してもよい。算出部１７２は、得られた伝達遅れが補償されるような位相調整フィルタのパラメータｐの値を算出してよい。 In step S33, the calculation unit 172 adds the transmission delay of the first signal from the test machine 2 to the connection target circuit 110 and the transmission delay of the second signal from the connection target circuit 110 to the test machine 2. The summarized equivalent transmission delay is calculated as the transmission delay of multiple orders. The calculation unit 172 may approximate the transmission delay of a plurality of orders to a simple first-order transmission delay. The calculation unit 172 may calculate the value of the parameter p of the phase adjustment filter so as to compensate for the obtained transmission delay.

ステップＳ３５おいて、設定部１７３は、算出されたパラメータｐの値を位相補償フィルタ１１１９に設定する。これにより、インタフェース回路１０の伝達遅れ（供試機２から接続対象回路１１０への第１信号の伝達遅れと、接続対象回路１１０から供試機２への第２信号の伝達遅れとをまとめた等価伝達遅れ）が位相補償フィルタ１１１９で補償される。 In step S35, the setting unit 173 sets the calculated value of the parameter p in the phase compensation filter 1119. As a result, the transmission delay of the interface circuit 10 (the transmission delay of the first signal from the test machine 2 to the connection target circuit 110 and the transmission delay of the second signal from the connection target circuit 110 to the test machine 2 are summarized. Equivalent transmission delay) is compensated by the phase compensation filter 1119.

［４．３．位相補償フィルタ設定処理（２）］
図９は、ステップＳ７での位相補償フィルタ１１１９の設定処理を示す。設定装置１７は、ステップＳ４１〜Ｓ４５の処理を行うことにより位相補償フィルタ１１１９のパラメータを設定する。 [4.3. Phase compensation filter setting process (2)]
FIG. 9 shows the setting process of the phase compensation filter 1119 in step S7. The setting device 17 sets the parameters of the phase compensation filter 1119 by performing the processes of steps S41 to S45.

ステップＳ４１において、取得部１７１は、シミュレーションされた供試機２に接続対象回路１１０が接続された仮想の回路１００２（１），（２）のオフラインシミュレーションにおいて、シミュレーションされた供試機２に加わる電圧および流れる電流を取得する。取得部１７１は、ステップＳ２３の処理によって算出装置１３によって特定された供試機２（一例として試験対象の供試機２）のインピーダンスをさらに取得してよい。また、取得部１７１は、ステップＳ３３の処理で算出された等価伝達遅れ（本実施形態では一例として複数次数の伝達遅れ）を、インタフェース回路１０の伝達遅れの特性として取得してよい。 In step S41, the acquisition unit 171 joins the simulated test machine 2 in the offline simulation of the virtual circuits 1002 (1) and (2) in which the connection target circuit 110 is connected to the simulated test machine 2. Get the voltage and current flowing. The acquisition unit 171 may further acquire the impedance of the test machine 2 (for example, the test machine 2 to be tested) specified by the calculation device 13 by the process of step S23. Further, the acquisition unit 171 may acquire the equivalent transmission delay calculated in the process of step S33 (transmission delay of a plurality of orders as an example in the present embodiment) as a characteristic of the transmission delay of the interface circuit 10.

ステップＳ４３において、算出部１７２は、仮想の回路１００２のオフラインシミュレーションによって伝達関数Ｇｏｒｇ（ｓ）と、伝達関数ＧＩＦ（ｓ，ｐ）とを算出する。伝達関数ＧＩＦ（ｓ，ｐ）の算出においては、ステップＳ３３の処理で算出された等価伝達遅れ（本実施形態では一例として複数次数の伝達遅れ）をインタフェース回路１０の伝達遅れとしてよい。なお、伝達関数Ｇｏｒｇ（ｓ）は算出部１７２で算出されずに、取得部１７１によってオペレータから取得されてもよい。 In step S43, the calculation unit 172 calculates the transfer function Gorg (s) and the transfer function GIF (s, p) by offline simulation of the virtual circuit 1002. In the calculation of the transfer function GIF (s, p), the equivalent transfer delay calculated in the process of step S33 (in this embodiment, the transfer delay of a plurality of orders as an example) may be used as the transfer delay of the interface circuit 10. The transfer function Gorg (s) may be acquired from the operator by the acquisition unit 171 without being calculated by the calculation unit 172.

算出部１７２は、伝達関数ＧＩＦ（ｓ，ｐ）が伝達関数Ｇｏｒｇ（ｓ）に近似するようなパラメータｐの値を算出する。算出部１７２は、Ｇ（ｓ，ｐ）＝ＧＩＦ（ｓ，ｐ）／Ｇｏｒｇ（ｓ）が１に近似するようなパラメータｐの値を算出してよい。算出部１７２は、パラメータｐの値を変更する毎に伝達関数Ｇｏｒｇ（ｓ）を算出して、伝達関数Ｇｏｒｇ（ｓ）が伝達関数Ｇｏｒｇ（ｓ）に近似するようなパラメータｐの値を算出してよい。この場合には、ステップＳ３の処理により位相補償フィルタ１１１９に設定されたパラメータが初期値として用いられてよい。 Calculating unit 172, the transfer function G IF (s, p) to calculate the value of the parameter p as to approximate to the transfer function G org (s). The calculation unit 172 may calculate the value of the parameter p such that G (s, p) = GIF (s, p) / Gorg (s) approximates 1. Calculator 172 calculates the transfer function G org (s) each time to change the value of the parameter p, the transfer function G org (s) the value of the parameter p as to approximate to the transfer function G org (s) May be calculated. In this case, the parameter set in the phase compensation filter 1119 by the process of step S3 may be used as the initial value.

算出部１７２は、基準周波数帯域で伝達関数ＧＩＦ（ｓ，ｐ）が伝達関数Ｇｏｒｇ（ｓ）に近似するようなパラメータｐの値を算出してよい。基準周波数帯域は、シミュレーション対象の現象が有する周波数帯域を含んでよい。シミュレーション対象の現象とは、例えば定常状態であってよい。この場合、周波数帯域は５０〜６０Ｈｚであってよい。また、シミュレーション対象の現象とは、例えば過渡状態でもあってよい。この場合、周波数帯域は超高周波領域であってよい。基準周波数帯域はオペレータにより任意に設定されてよく、例えば接続対象回路１１０で生じ得る周波数変動が帯域内に含まれるように設定されてよい。 Calculating unit 172 transmits the reference frequency band function G IF (s, p) may calculate the value of the parameter p as to approximate to the transfer function G org (s). The reference frequency band may include the frequency band of the phenomenon to be simulated. The phenomenon to be simulated may be, for example, a steady state. In this case, the frequency band may be 50-60 Hz. Further, the phenomenon to be simulated may be, for example, a transient state. In this case, the frequency band may be an ultra-high frequency region. The reference frequency band may be arbitrarily set by the operator, and may be set so that, for example, frequency fluctuations that may occur in the connection target circuit 110 are included in the band.

ステップＳ４５において、設定部１７３は、算出されたパラメータｐの値を位相補償フィルタ１１１９に設定する。これにより、伝達関数ＧＩＦ（ｓ，ｐ）が伝達関数Ｇｏｒｇ（ｓ）に近似するようにパラメータｐの値が設定され、接続対象回路１１０と供試機２との間の伝達遅れが位相補償フィルタ１１１９で補償される。 In step S45, the setting unit 173 sets the calculated value of the parameter p in the phase compensation filter 1119. As a result, the value of the parameter p is set so that the transfer function GIF (s, p) approximates the transfer function Gorg (s), and the transfer delay between the connection target circuit 110 and the test machine 2 is phased. It is compensated by the compensation filter 1119.

以上の位相補償フィルタ設定処理によれば、シミュレーション対象の現象が有する周波数帯域を含む基準周波数帯域で伝達関数ＧＩＦ（ｓ，ｐ）が伝達関数Ｇｏｒｇ（ｓ）に近似するようなパラメータｐの適切な値が算出されるので、供試機２の評価に不必要な高周波帯域まで補償し、ノイズを増幅するようなパラメータｐが算出されて位相補償フィルタ１１１９に設定されるのを防止することができる。 According to the above phase compensation filter setting process, the phenomenon to be simulated transmission at the reference frequency band including a frequency band having the function G IF (s, p) is the parameter p as to approximate to the transfer function G org (s) Since an appropriate value is calculated, it is necessary to compensate up to the high frequency band unnecessary for the evaluation of the test machine 2 and prevent the parameter p that amplifies the noise from being calculated and set in the phase compensation filter 1119. Can be done.

また、オンライン設定処理におけるステップＳ３３の処理で算出された複数次数の伝達遅れをインタフェース回路１０の伝達遅れとして伝達関数ＧＩＦ（ｓ，ｐ）を算出するので、高次の複雑な伝達遅れをそのままオフラインシミュレーションに取り込んで位相補償フィルタ１１１９のパラメータを調整することができる。従って、供試機２に対する試験の精度をいっそう高めることができる。 Further, since the transfer function GIF (s, p) is calculated by using the transfer delay of the plurality of orders calculated in the process of step S33 in the online setting process as the transfer delay of the interface circuit 10, the high-order complicated transmission delay remains as it is. The parameters of the phase compensation filter 1119 can be adjusted by incorporating it into an offline simulation. Therefore, the accuracy of the test for the test machine 2 can be further improved.

［４．４．動作例］
図１０は、伝達関数のゲイン特性曲線の例を示す。図中、左側のグラフは伝達関数Ｇｏｒｇ（ｓ），ＧＩＦ（ｓ，ｐ）のゲイン特性曲線の例を示し、中央のグラフはパラメータｐの変更前の伝達関数Ｇ（ｓ，ｐ）のゲイン特性曲線の例を示し、右側のグラフはパラメータｐの変更後の伝達関数Ｇ（ｓ，ｐ）のゲイン特性曲線の例を示す。各グラフの縦軸はゲイン（ｄＢ）を示し、横軸は周波数を示す。なお、縦軸の０ｄＢは、倍率が１であることを意味する。 [4.4. Operation example]
FIG. 10 shows an example of the gain characteristic curve of the transfer function. In the figure, the graph on the left shows an example of the gain characteristic curves of the transfer functions Gorg (s) and GIF (s, p), and the graph in the center shows the transfer function G (s, p) before the parameter p is changed. An example of the gain characteristic curve is shown, and the graph on the right shows an example of the gain characteristic curve of the transfer function G (s, p) after the parameter p is changed. The vertical axis of each graph shows the gain (dB), and the horizontal axis shows the frequency. Note that 0 dB on the vertical axis means that the magnification is 1.

設定装置１７の算出部１７２は、図中、左側のグラフに示されるような伝達関数Ｇｏｒｇ（ｓ），ＧＩＦ（ｓ，ｐ）を算出してよい。また、設定装置１７の算出部１７２は、図中、中央のグラフに示される伝達関数Ｇ（ｓ，ｐ）が０ｄＢ（１倍）に近似されて図中、右側のグラフに示される伝達関数Ｇ（ｓ，ｐ）となるようなパラメータｐの値を算出してよい。例えば、算出部１７２は、伝達関数Ｇ（ｓ，ｐ）のゲイン特性曲線とゼロ（ｄＢ）との差分の絶対値の積分結果（図中の網掛け部分）が最小となるようなパラメータｐの値を、伝達関数Ｇ（ｓ，ｐ）が１に近似するようなパラメータｐの値として算出してよい。これに代えて、算出部１７２は、伝達関数Ｇ（ｓ，ｐ）のゲイン特性曲線とゼロ（ｄＢ）との差分の二乗の積分結果が最小となるようなパラメータｐの値を、伝達関数Ｇ（ｓ，ｐ）が１に近似するようなパラメータｐの値として算出してよい。また、算出部１７２は、伝達関数Ｇ（ｓ，ｐ）のゲイン特性曲線とゼロ（ｄＢ）との間の最大乖離値（図中の「||Ｇ（ｓ）||∞」参照）を算出し、算出された最大乖離値が最も小さくなる場合のパラメータｐの値を、伝達関数Ｇ（ｓ，ｐ）が１に近似するようなパラメータｐの値として算出してもよい。以上のようにしてパラメータｐの値を算出することにより、伝達関数ＧＩＦ（ｓ，ｐ）を伝達関数Ｇｏｒｇ（ｓ）に確実に近似することができる。 The calculation unit 172 of the setting device 17 may calculate the transfer functions Gorg (s) and GIF (s, p) as shown in the graph on the left side of the figure. Further, in the calculation unit 172 of the setting device 17, the transfer function G (s, p) shown in the center graph in the figure is approximated to 0 dB (1 times), and the transfer function G shown in the graph on the right side in the figure is approximated. The value of the parameter p such that (s, p) may be calculated. For example, the calculation unit 172 has a parameter p such that the integration result (shaded portion in the figure) of the absolute value of the difference between the gain characteristic curve of the transfer function G (s, p) and zero (dB) is minimized. The value may be calculated as the value of the parameter p such that the transfer function G (s, p) approximates 1. Instead, the calculation unit 172 sets the value of the parameter p that minimizes the integration result of the square of the difference between the gain characteristic curve of the transfer function G (s, p) and zero (dB). It may be calculated as the value of the parameter p such that (s, p) approximates 1. Further, the calculation unit 172 calculates the maximum deviation value between the gain characteristic curve of the transfer function G (s, p) and zero (dB) ( see “|| G (s) || ∞ ” in the figure). Then, the value of the parameter p when the calculated maximum deviation value is the smallest may be calculated as the value of the parameter p such that the transfer function G (s, p) approximates 1. By calculating the value of the parameter p as described above, the transfer function GIF (s, p) can be reliably approximated to the transfer function Gorg (s).

［５．変形例］
なお、上記の実施形態においては、シミュレーションシステム１は、算出装置１３および切替装置１８を備えることとして説明したが、これらの何れかを備えないこととしてもよい。例えばシミュレーションシステム１が算出装置１３を備えない場合には、シミュレーションシステム１の外部の算出装置１３から、供試機２のインピーダンスが供給されてよい。 [5. Modification example]
In the above embodiment, the simulation system 1 has been described as including the calculation device 13 and the switching device 18, but any of these may not be provided. For example, when the simulation system 1 does not include the calculation device 13, the impedance of the test machine 2 may be supplied from the calculation device 13 outside the simulation system 1.

また、シミュレーションシステム１は調整装置１４および設定装置１７を備えることとして説明したが、何れか一方を備えないこととしてもよい。また、シミュレーションシステム１が設定装置１７を備えない場合には、切替装置１８はシミュレーションシステム１の動作モードをオフライン設定モードに切り替えなくてよい。 Further, although the simulation system 1 has been described as including the adjusting device 14 and the setting device 17, one of them may not be provided. Further, when the simulation system 1 does not include the setting device 17, the switching device 18 does not have to switch the operation mode of the simulation system 1 to the offline setting mode.

また、伝達関数ＧＩＦ（ｓ，ｐ）を伝達関数Ｇｏｒｇ（ｓ）で規格化した伝達関数Ｇ（ｓ，ｐ）が１に近似するようなパラメータｐの値が算出されることとして設定したが、伝達関数ＧＩＦ（ｓ，ｐ）と伝達関数Ｇｏｒｇ（ｓ）との差分が０に近似するようなパラメータｐの値が算出されることとしてもよい。 Further, it sets as the transfer function G (s, p) obtained by normalizing the value of the parameter p as to approximate to 1 is calculated by the transfer function G IF (s, p) the transfer function G org (s) but the transfer function G IF (s, p) and the transfer function difference between G org (s) may be the value of the parameter p as to approximate to zero is calculated.

また、伝達関数ＧＩＦ（ｓ，ｐ）に関して供試機２をシミュレーションされたものとして説明したが、シミュレーションされていない実際の装置（例えば実機やミニモデル）としてもよい。この場合には、ステップＳ４１〜Ｓ４３の処理では、実際の供試機２に対し、シミュレーションされた接続対象回路１１０が仮想インタフェース回路１１１や実際のインタフェース回路１０を介して接続された回路における伝達関数ＧＩＦ（ｓ，ｐ）が算出されてよい。 Further, although the test machine 2 has been described as being simulated with respect to the transfer function GIF (s, p), it may be an actual device (for example, an actual machine or a mini model) that has not been simulated. In this case, in the processing of steps S41 to S43, the transfer function in the circuit in which the simulated connection target circuit 110 is connected to the actual test machine 2 via the virtual interface circuit 111 or the actual interface circuit 10. GIF (s, p) may be calculated.

また、シミュレーション装置１１にはデジタルで入出力が行われることとして説明したが、アナログで入出力が行われてもよい。この場合には、インタフェース回路１０には、ＡＤコンバータ１０４、１０５やＤＡコンバータ１０６が具備されなくてもよい。 Further, although it has been described that the simulation device 11 is digitally input / output, analog input / output may be performed. In this case, the interface circuit 10 may not be provided with the AD converters 104 and 105 and the DA converter 106.

また、接続対象回路１１０を、供試機２に電力を供給する電力系統として説明したが、直流または交流の電源としてもよいし、供試機２から供給される電力を消費する１または複数の負荷としてもよい。 Further, although the connection target circuit 110 has been described as a power system for supplying power to the test machine 2, it may be a DC or AC power source, and one or a plurality of circuits consuming the power supplied from the test machine 2. It may be a load.

また、本発明の様々な実施形態は、フローチャートおよびブロック図を参照して記載されてよく、ここにおいてブロックは、（１）操作が実行されるプロセスの段階または（２）操作を実行する役割を持つ装置のセクションを表わしてよい。特定の段階およびセクションが、専用回路、コンピュータ可読媒体上に格納されるコンピュータ可読命令と共に供給されるプログラマブル回路、および／またはコンピュータ可読媒体上に格納されるコンピュータ可読命令と共に供給されるプロセッサによって実装されてよい。専用回路は、デジタルおよび／またはアナログハードウェア回路を含んでよく、集積回路（ＩＣ）および／またはディスクリート回路を含んでよい。プログラマブル回路は、論理ＡＮＤ、論理ＯＲ、論理ＸＯＲ、論理ＮＡＮＤ、論理ＮＯＲ、および他の論理操作、フリップフロップ、レジスタ、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、プログラマブルロジックアレイ（ＰＬＡ）等のようなメモリ要素等を含む、再構成可能なハードウェア回路を含んでよい。 In addition, various embodiments of the present invention may be described with reference to flowcharts and block diagrams, wherein the block serves (1) the stage of the process in which the operation is performed or (2) the role of performing the operation. It may represent a section of the device it has. Specific stages and sections are implemented by dedicated circuits, programmable circuits supplied with computer-readable instructions stored on a computer-readable medium, and / or processors supplied with computer-readable instructions stored on a computer-readable medium. You can. Dedicated circuits may include digital and / or analog hardware circuits, and may include integrated circuits (ICs) and / or discrete circuits. Programmable circuits are memory elements such as logical AND, logical OR, logical XOR, logical NAND, logical NOR, and other logical operations, flip-flops, registers, field programmable gate arrays (FPGA), programmable logic arrays (PLA), etc. May include reconfigurable hardware circuits, including, etc.

コンピュータ可読媒体は、適切なデバイスによって実行される命令を格納可能な任意の有形なデバイスを含んでよく、その結果、そこに格納される命令を有するコンピュータ可読媒体は、フローチャートまたはブロック図で指定された操作を実行するための手段を作成すべく実行され得る命令を含む、製品を備えることになる。コンピュータ可読媒体の例としては、電子記憶媒体、磁気記憶媒体、光記憶媒体、電磁記憶媒体、半導体記憶媒体等が含まれてよい。コンピュータ可読媒体のより具体的な例としては、フロッピー（登録商標）ディスク、ディスケット、ハードディスク、ランダムアクセスメモリ（ＲＡＭ）、リードオンリメモリ（ＲＯＭ）、消去可能プログラマブルリードオンリメモリ（ＥＰＲＯＭまたはフラッシュメモリ）、電気的消去可能プログラマブルリードオンリメモリ（ＥＥＰＲＯＭ）、静的ランダムアクセスメモリ（ＳＲＡＭ）、コンパクトディスクリードオンリメモリ（ＣＤ-ＲＯＭ）、デジタル多用途ディスク（ＤＶＤ）、ブルーレイ（ＲＴＭ）ディスク、メモリスティック、集積回路カード等が含まれてよい。 The computer readable medium may include any tangible device capable of storing instructions executed by the appropriate device, so that the computer readable medium having the instructions stored therein is specified in a flowchart or block diagram. The product will be equipped with instructions that can be executed to create a means for performing the operation. Examples of computer-readable media may include electronic storage media, magnetic storage media, optical storage media, electromagnetic storage media, semiconductor storage media, and the like. More specific examples of computer-readable media include floppy (registered trademark) disks, diskettes, hard disks, random access memory (RAM), read-only memory (ROM), erasable programmable read-only memory (EPROM or flash memory), Electrically erasable programmable read-only memory (EEPROM), static random access memory (SRAM), compact disk read-only memory (CD-ROM), digital versatile disk (DVD), Blu-ray (RTM) disk, memory stick, integrated A circuit card or the like may be included.

コンピュータ可読命令は、アセンブラ命令、命令セットアーキテクチャ（ＩＳＡ）命令、マシン命令、マシン依存命令、マイクロコード、ファームウェア命令、状態設定データ、またはＳｍａｌｌｔａｌｋ、ＪＡＶＡ（登録商標）、Ｃ＋＋等のようなオブジェクト指向プログラミング言語、および「Ｃ」プログラミング言語または同様のプログラミング言語のような従来の手続型プログラミング言語を含む、１または複数のプログラミング言語の任意の組み合わせで記述されたソースコードまたはオブジェクトコードのいずれかを含んでよい。 Computer-readable instructions are assembler instructions, instruction set architecture (ISA) instructions, machine instructions, machine-dependent instructions, microcode, firmware instructions, state-setting data, or object-oriented programming such as Smalltalk, JAVA®, C ++, etc. Contains either source code or object code written in any combination of one or more programming languages, including languages and traditional procedural programming languages such as the "C" programming language or similar programming languages. Good.

コンピュータ可読命令は、汎用コンピュータ、特殊目的のコンピュータ、若しくは他のプログラム可能なデータ処理装置のプロセッサまたはプログラマブル回路に対し、ローカルにまたはローカルエリアネットワーク（ＬＡＮ）、インターネット等のようなワイドエリアネットワーク（ＷＡＮ）を介して提供され、フローチャートまたはブロック図で指定された操作を実行するための手段を作成すべく、コンピュータ可読命令を実行してよい。プロセッサの例としては、コンピュータプロセッサ、処理ユニット、マイクロプロセッサ、デジタル信号プロセッサ、コントローラ、マイクロコントローラ等を含む。 Computer-readable instructions are applied to a general-purpose computer, a special purpose computer, or the processor or programmable circuit of another programmable data processing device, either locally or in a wide area network (WAN) such as the local area network (LAN), the Internet, etc. ) May be executed to create a means for performing the operation specified in the flowchart or block diagram. Examples of processors include computer processors, processing units, microprocessors, digital signal processors, controllers, microcontrollers and the like.

図１１は、本発明の複数の態様が全体的または部分的に具現化されてよいコンピュータ２２００の例を示す。コンピュータ２２００にインストールされたプログラムは、コンピュータ２２００に、本発明の実施形態に係る装置に関連付けられる操作または当該装置の１または複数のセクションとして機能させることができ、または当該操作または当該１または複数のセクションを実行させることができ、および／またはコンピュータ２２００に、本発明の実施形態に係るプロセスまたは当該プロセスの段階を実行させることができる。そのようなプログラムは、コンピュータ２２００に、本明細書に記載のフローチャートおよびブロック図のブロックのうちのいくつかまたはすべてに関連付けられた特定の操作を実行させるべく、ＣＰＵ２２１２によって実行されてよい。 FIG. 11 shows an example of a computer 2200 in which a plurality of aspects of the present invention may be embodied in whole or in part. The program installed on the computer 2200 can cause the computer 2200 to function as an operation associated with the device according to an embodiment of the present invention or as one or more sections of the device, or the operation or the one or more. Sections can be run and / or the computer 2200 can be run a process according to an embodiment of the invention or a stage of such process. Such a program may be run by the CPU 2212 to cause the computer 2200 to perform certain operations associated with some or all of the blocks in the flowcharts and block diagrams described herein.

本実施形態によるコンピュータ２２００は、ＣＰＵ２２１２、ＲＡＭ２２１４、グラフィックコントローラ２２１６、およびディスプレイデバイス２２１８を含み、それらはホストコントローラ２２１０によって相互に接続されている。コンピュータ２２００はまた、通信インタフェース２２２２、ハードディスクドライブ２２２４、ＤＶＤ−ＲＯＭドライブ２２２６、およびＩＣカードドライブのような入／出力ユニットを含み、それらは入／出力コントローラ２２２０を介してホストコントローラ２２１０に接続されている。コンピュータはまた、ＲＯＭ２２３０およびキーボード２２４２のようなレガシの入／出力ユニットを含み、それらは入／出力チップ２２４０を介して入／出力コントローラ２２２０に接続されている。 The computer 2200 according to this embodiment includes a CPU 2212, a RAM 2214, a graphic controller 2216, and a display device 2218, which are interconnected by a host controller 2210. The computer 2200 also includes input / output units such as a communication interface 2222, a hard disk drive 2224, a DVD-ROM drive 2226, and an IC card drive, which are connected to the host controller 2210 via the input / output controller 2220. There is. The computer also includes legacy input / output units such as the ROM 2230 and keyboard 2242, which are connected to the input / output controller 2220 via an input / output chip 2240.

ＣＰＵ２２１２は、ＲＯＭ２２３０およびＲＡＭ２２１４内に格納されたプログラムに従い動作し、それにより各ユニットを制御する。グラフィックコントローラ２２１６は、ＲＡＭ２２１４内に提供されるフレームバッファ等またはそれ自体の中にＣＰＵ２２１２によって生成されたイメージデータを取得し、イメージデータがディスプレイデバイス２２１８上に表示されるようにする。 The CPU 2212 operates according to the programs stored in the ROM 2230 and the RAM 2214, thereby controlling each unit. The graphic controller 2216 acquires the image data generated by the CPU 2212 in a frame buffer or the like provided in the RAM 2214 or itself so that the image data is displayed on the display device 2218.

通信インタフェース２２２２は、ネットワークを介して他の電子デバイスと通信する。ハードディスクドライブ２２２４は、コンピュータ２２００内のＣＰＵ２２１２によって使用されるプログラムおよびデータを格納する。ＤＶＤ−ＲＯＭドライブ２２２６は、プログラムまたはデータをＤＶＤ−ＲＯＭ２２０１から読み取り、ハードディスクドライブ２２２４にＲＡＭ２２１４を介してプログラムまたはデータを提供する。ＩＣカードドライブは、プログラムおよびデータをＩＣカードから読み取り、および／またはプログラムおよびデータをＩＣカードに書き込む。 The communication interface 2222 communicates with other electronic devices via the network. The hard disk drive 2224 stores programs and data used by the CPU 2212 in the computer 2200. The DVD-ROM drive 2226 reads the program or data from the DVD-ROM 2201 and provides the program or data to the hard disk drive 2224 via the RAM 2214. The IC card drive reads programs and data from the IC card and / or writes programs and data to the IC card.

ＲＯＭ２２３０はその中に、アクティブ化時にコンピュータ２２００によって実行されるブートプログラム等、および／またはコンピュータ２２００のハードウェアに依存するプログラムを格納する。入／出力チップ２２４０はまた、様々な入／出力ユニットをパラレルポート、シリアルポート、キーボードポート、マウスポート等を介して、入／出力コントローラ２２２０に接続してよい。 The ROM 2230 contains a boot program or the like executed by the computer 2200 at the time of activation, and / or a program depending on the hardware of the computer 2200. The input / output chip 2240 may also connect various input / output units to the input / output controller 2220 via a parallel port, serial port, keyboard port, mouse port, and the like.

プログラムが、ＤＶＤ−ＲＯＭ２２０１またはＩＣカードのようなコンピュータ可読媒体によって提供される。プログラムは、コンピュータ可読媒体から読み取られ、コンピュータ可読媒体の例でもあるハードディスクドライブ２２２４、ＲＡＭ２２１４、またはＲＯＭ２２３０にインストールされ、ＣＰＵ２２１２によって実行される。これらのプログラム内に記述される情報処理は、コンピュータ２２００に読み取られ、プログラムと、上記様々なタイプのハードウェアリソースとの間の連携をもたらす。装置または方法が、コンピュータ２２００の使用に従い情報の操作または処理を実現することによって構成されてよい。 The program is provided by a computer-readable medium such as a DVD-ROM 2201 or an IC card. The program is read from a computer-readable medium, installed on a hard disk drive 2224, RAM 2214, or ROM 2230, which is also an example of a computer-readable medium, and executed by the CPU 2212. The information processing described in these programs is read by the computer 2200 and provides a link between the program and the various types of hardware resources described above. The device or method may be configured by implementing manipulation or processing of information in accordance with the use of computer 2200.

例えば、通信がコンピュータ２２００および外部デバイス間で実行される場合、ＣＰＵ２２１２は、ＲＡＭ２２１４にロードされた通信プログラムを実行し、通信プログラムに記述された処理に基づいて、通信インタフェース２２２２に対し、通信処理を命令してよい。通信インタフェース２２２２は、ＣＰＵ２２１２の制御下、ＲＡＭ２２１４、ハードディスクドライブ２２２４、ＤＶＤ−ＲＯＭ２２０１、またはＩＣカードのような記録媒体内に提供される送信バッファ処理領域に格納された送信データを読み取り、読み取られた送信データをネットワークに送信し、またはネットワークから受信された受信データを記録媒体上に提供される受信バッファ処理領域等に書き込む。 For example, when communication is executed between the computer 2200 and an external device, the CPU 2212 executes a communication program loaded in the RAM 2214, and performs communication processing on the communication interface 2222 based on the processing described in the communication program. You may order. Under the control of the CPU 2212, the communication interface 2222 reads and reads transmission data stored in a transmission buffer processing area provided in a recording medium such as a RAM 2214, a hard disk drive 2224, a DVD-ROM 2201, or an IC card. The data is transmitted to the network, or the received data received from the network is written to the reception buffer processing area or the like provided on the recording medium.

また、ＣＰＵ２２１２は、ハードディスクドライブ２２２４、ＤＶＤ−ＲＯＭドライブ２２２６（ＤＶＤ−ＲＯＭ２２０１）、ＩＣカード等のような外部記録媒体に格納されたファイルまたはデータベースの全部または必要な部分がＲＡＭ２２１４に読み取られるようにし、ＲＡＭ２２１４上のデータに対し様々なタイプの処理を実行してよい。ＣＰＵ２２１２は次に、処理されたデータを外部記録媒体にライトバックする。 Further, the CPU 2212 causes the RAM 2214 to read all or necessary parts of a file or database stored in an external recording medium such as a hard disk drive 2224, a DVD-ROM drive 2226 (DVD-ROM2201), or an IC card. Various types of processing may be performed on the data on the RAM 2214. The CPU 2212 then writes back the processed data to an external recording medium.

様々なタイプのプログラム、データ、テーブル、およびデータベースのような様々なタイプの情報が記録媒体に格納され、情報処理を受けてよい。ＣＰＵ２２１２は、ＲＡＭ２２１４から読み取られたデータに対し、本開示の随所に記載され、プログラムの命令シーケンスによって指定される様々なタイプの操作、情報処理、条件判断、条件分岐、無条件分岐、情報の検索／置換等を含む、様々なタイプの処理を実行してよく、結果をＲＡＭ２２１４に対しライトバックする。また、ＣＰＵ２２１２は、記録媒体内のファイル、データベース等における情報を検索してよい。例えば、各々が第２の属性の属性値に関連付けられた第１の属性の属性値を有する複数のエントリが記録媒体内に格納される場合、ＣＰＵ２２１２は、第１の属性の属性値が指定される、条件に一致するエントリを当該複数のエントリの中から検索し、当該エントリ内に格納された第２の属性の属性値を読み取り、それにより予め定められた条件を満たす第１の属性に関連付けられた第２の属性の属性値を取得してよい。 Various types of information, such as various types of programs, data, tables, and databases, may be stored on recording media and processed. The CPU 2212 describes various types of operations, information processing, conditional judgment, conditional branching, unconditional branching, and information retrieval described in various parts of the present disclosure with respect to the data read from the RAM 2214. Various types of processing may be performed, including / replacement, etc., and the results are written back to RAM 2214. Further, the CPU 2212 may search for information in a file, a database, or the like in the recording medium. For example, when a plurality of entries each having an attribute value of the first attribute associated with the attribute value of the second attribute are stored in the recording medium, the CPU 2212 specifies the attribute value of the first attribute. Search for an entry that matches the condition from the plurality of entries, read the attribute value of the second attribute stored in the entry, and associate it with the first attribute that satisfies the predetermined condition. The attribute value of the second attribute obtained may be acquired.

上で説明したプログラムまたはソフトウェアモジュールは、コンピュータ２２００上またはコンピュータ２２００近傍のコンピュータ可読媒体に格納されてよい。また、専用通信ネットワークまたはインターネットに接続されたサーバーシステム内に提供されるハードディスクまたはＲＡＭのような記録媒体が、コンピュータ可読媒体として使用可能であり、それによりプログラムを、ネットワークを介してコンピュータ２２００に提供する。 The program or software module described above may be stored on or near a computer 2200 on a computer-readable medium. Also, a recording medium such as a hard disk or RAM provided in a dedicated communication network or a server system connected to the Internet can be used as a computer readable medium, thereby providing the program to the computer 2200 over the network. To do.

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。 Although the present invention has been described above using the embodiments, the technical scope of the present invention is not limited to the scope described in the above embodiments. It will be apparent to those skilled in the art that various changes or improvements can be made to the above embodiments. It is clear from the description of the claims that such modified or improved forms may also be included in the technical scope of the present invention.

特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。 The order of execution of operations, procedures, steps, steps, etc. in the devices, systems, programs, and methods shown in the claims, specification, and drawings is particularly "before" and "prior to". It should be noted that it can be realized in any order unless the output of the previous process is used in the subsequent process. Even if the scope of claims, the specification, and the operation flow in the drawings are explained using "first", "next", etc. for convenience, it means that it is essential to carry out in this order. It's not a thing.

１ シミュレーションシステム
２ 供試機
１０ インタフェース回路
１１ シミュレーション装置
１３ 算出装置
１４ 調整装置
１７ 設定装置
１８ 切替装置
１０１ 電圧源
１０２ 電圧測定部
１０３ 電流測定部
１０４ ＡＤコンバータ
１０５ ＡＤコンバータ
１０６ ＤＡコンバータ
１１０ 接続対象回路
１１１ 仮想インタフェース回路
１１５ 接続回路
１１６ 接続回路
１３１ 供給部
１３２ 測定部
１３３ 特定部
１７１ 取得部
１７２ 算出部
１７３ 設定部
１０００ シミュレーション対象回路
１００１ ハードウェアインザループ回路
１００２ 仮想の回路
１１０１ 電圧源
１１１１ 電圧源
１１１２ 電流源
１１１３ 電圧測定部
１１１５ 減衰インピーダンス回路
１１１９ 位相補償フィルタ
２２００ コンピュータ
２２０１ ＤＶＤ−ＲＯＭ
２２１０ ホストコントローラ
２２１２ ＣＰＵ
２２１４ ＲＡＭ
２２１６ グラフィックコントローラ
２２１８ ディスプレイデバイス
２２２０ 入／出力コントローラ
２２２２ 通信インタフェース
２２２４ ハードディスクドライブ
２２２６ ＤＶＤ−ＲＯＭドライブ
２２３０ ＲＯＭ
２２４０ 入／出力チップ
２２４２ キーボード 1 Simulation system 2 Test machine 10 Interface circuit 11 Simulation device 13 Calculation device 14 Adjustment device 17 Setting device 18 Switching device 101 Voltage source 102 Voltage measurement unit 103 Current measurement unit 104 AD converter 105 AD converter 106 DA converter 110 Connection target circuit 111 Virtual interface circuit 115 Connection circuit 116 Connection circuit 131 Supply unit 132 Measurement unit 133 Specific unit 171 Acquisition unit 172 Calculation unit 173 Setting unit 1000 Simulation target circuit 1001 Hardware in the loop circuit 1002 Virtual circuit 1101 Voltage source 1111 Voltage source 1112 Current source 1113 Voltage measuring unit 1115 Attenuated impedance circuit 1119 Phase compensation filter 2200 Computer 2201 DVD-ROM
2210 Host controller 2212 CPU
2214 RAM
2216 Graphic controller 2218 Display device 2220 Input / output controller 2222 Communication interface 2224 Hard disk drive 2226 DVD-ROM drive 2230 ROM
2240 Input / Output Chip 2242 Keyboard

Claims (24)

接続対象回路に接続されるべき供試機のハードウェアインザループシミュレーションを行うシミュレーションシステムであって、
前記供試機に接続されるインタフェース回路と、
前記インタフェース回路を介して前記供試機に接続され、前記接続対象回路と、前記インタフェース回路を介した接続によるシミュレーション誤差を補償する仮想インタフェース回路とを含むシミュレーション対象回路をシミュレーションするシミュレーション装置と、
前記供試機のインピーダンスに基づいて、前記仮想インタフェース回路のインピーダンスを調整する調整装置と、
を備えるシミュレーションシステム。 A simulation system that performs hardware-in-the-loop simulation of the test machine to be connected to the circuit to be connected.
The interface circuit connected to the test machine and
A simulation device that is connected to the test machine via the interface circuit and simulates a simulation target circuit including the connection target circuit and a virtual interface circuit that compensates for a simulation error due to the connection via the interface circuit.
An adjusting device that adjusts the impedance of the virtual interface circuit based on the impedance of the test machine, and
Simulation system with. 前記供試機のインピーダンスを特定する特定モードと、前記シミュレーション装置により前記供試機を試験する試験モードとの間で当該シミュレーションシステムの動作モードを切り替える切替装置をさらに備える、請求項１に記載のシミュレーションシステム。 The first aspect of the present invention, further comprising a switching device for switching the operation mode of the simulation system between a specific mode for specifying the impedance of the test machine and a test mode for testing the test machine by the simulation device. Simulation system. 前記供試機のインピーダンスを算出する算出装置をさらに備え、
前記算出装置は、
前記供試機に基準交流電圧を供給する供給部と、
前記供試機に流れる電流、および、前記供試機に加わる電圧を測定する測定部と、
前記測定部による測定結果から前記供試機のインピーダンスを特定する特定部と、
を有する、請求項１または２に記載のシミュレーションシステム。 Further equipped with a calculation device for calculating the impedance of the test machine,
The calculation device is
A supply unit that supplies a reference AC voltage to the test machine,
A measuring unit that measures the current flowing through the test machine and the voltage applied to the test machine.
A specific unit that identifies the impedance of the test machine from the measurement results of the measurement unit, and
The simulation system according to claim 1 or 2. 前記特定部は、前記供試機を単一の抵抗と、単一のコイルまたはコンデンサとの直列回路に単純化した場合の前記供試機のインピーダンスを特定する、請求項３に記載のシミュレーションシステム。 The simulation system according to claim 3, wherein the identification unit specifies the impedance of the test machine when the test machine is simplified into a series circuit of a single resistor and a single coil or capacitor. .. 前記シミュレーション装置は、前記仮想インタフェース回路に設けられた位相補償フィルタをさらに含む前記シミュレーション対象回路をシミュレーションし、
当該シミュレーションシステムは、
前記位相補償フィルタのパラメータを設定する設定装置をさらに備え、
前記位相補償フィルタは、前記供試機から前記接続対象回路へ通信される第１信号の経路と、前記接続対象回路から前記供試機へ通信される第２信号の経路との何れか一方に設けられ、
前記設定装置は、前記第１信号の伝達遅れと、前記第２信号の伝達遅れとをまとめた伝達遅れが前記位相補償フィルタで補償されるように、当該位相補償フィルタのパラメータを設定する、請求項１から４のいずれか一項に記載のシミュレーションシステム。 The simulation apparatus simulates the simulation target circuit further including a phase compensation filter provided in the virtual interface circuit.
The simulation system
A setting device for setting the parameters of the phase compensation filter is further provided.
The phase compensation filter is provided on either the path of the first signal communicated from the test machine to the circuit to be connected or the path of the second signal communicated from the circuit to be connected to the test machine. Provided,
The setting device sets the parameters of the phase compensation filter so that the transmission delay obtained by combining the transmission delay of the first signal and the transmission delay of the second signal is compensated by the phase compensation filter. The simulation system according to any one of items 1 to 4. 前記シミュレーション装置は、前記仮想インタフェース回路に設けられた位相補償フィルタをさらに含む前記シミュレーション対象回路をシミュレーションし、
当該シミュレーションシステムは、前記位相補償フィルタのパラメータを設定する設定装置をさらに備え、
前記設定装置は、
シミュレーションされた前記接続対象回路が直接的に前記供試機に接続された場合に前記接続対象回路で生じさせる信号と、前記供試機で生じる信号との関係を表す伝達関数Ｇｏｒｇ（ｓ）（但しｓは複素数の変数）と、シミュレーションされた前記接続対象回路が前記仮想インタフェース回路および前記インタフェース回路を介して前記供試機に接続された場合に前記接続対象回路で生じさせる信号と、前記供試機で生じる信号との関係を表す伝達関数ＧＩＦ（ｓ，ｐ）（但しｐはパラメータ）とが近似するよう前記パラメータを設定する、請求項１から５のいずれか一項に記載のシミュレーションシステム。 The simulation apparatus simulates the simulation target circuit further including a phase compensation filter provided in the virtual interface circuit.
The simulation system further includes a setting device for setting the parameters of the phase compensation filter.
The setting device is
Transmission function Gorg (s) representing the relationship between the signal generated by the connection target circuit and the signal generated by the test machine when the simulated connection target circuit is directly connected to the test machine. (However, s is a complex number variable), the signal generated in the connection target circuit when the simulated connection target circuit is connected to the test machine via the virtual interface circuit and the interface circuit, and the above. The invention according to any one of claims 1 to 5, wherein the parameter is set so as to be close to the transmission function GIF (s, p) (where p is a parameter) representing the relationship with the signal generated by the test machine. Simulation system. 接続対象回路に接続されるべき供試機のハードウェアインザループシミュレーションを行うシミュレーション方法であって、
インタフェース回路を介して前記供試機に接続され、前記インタフェース回路を介した接続によるシミュレーション誤差を補償する仮想インタフェース回路と前記接続対象回路とを含むシミュレーション対象回路をシミュレーションするシミュレーション段階と、
前記供試機のインピーダンスに基づいて、前記仮想インタフェース回路の減衰インピーダンスを調整する調整段階と、
を備えるシミュレーション方法。 This is a simulation method that performs hardware-in-the-loop simulation of the test machine to be connected to the circuit to be connected.
A simulation stage of simulating a simulation target circuit including a virtual interface circuit connected to the test machine via an interface circuit and compensating for a simulation error due to the connection via the interface circuit and the connection target circuit.
An adjustment stage for adjusting the attenuation impedance of the virtual interface circuit based on the impedance of the test machine, and
Simulation method with. コンピュータに、
接続対象回路に接続されるべき供試機のハードウェアインザループシミュレーションを行うシミュレーション装置であって、インタフェース回路を介して供試機に接続され、前記インタフェース回路を介した接続によるシミュレーション誤差を補償する仮想インタフェース回路と前記接続対象回路とを含むシミュレーション対象回路をシミュレーションするシミュレーション装置と、
前記供試機のインピーダンスに基づいて、前記仮想インタフェース回路の減衰インピーダンスを調整する調整装置と、
を実現させるプログラム。 On the computer
A simulation device that performs hardware-in-the-loop simulation of the test machine to be connected to the circuit to be connected. It is a virtual device that is connected to the test machine via an interface circuit and compensates for simulation errors due to connection via the interface circuit. A simulation device that simulates a simulation target circuit including an interface circuit and the connection target circuit, and a simulation device.
An adjusting device that adjusts the attenuation impedance of the virtual interface circuit based on the impedance of the test machine, and
A program that realizes. 接続対象回路に接続されるべき供試機のハードウェアインザループシミュレーションを行うシミュレーションシステムであって、
前記供試機に接続されるインタフェース回路と、
前記インタフェース回路を介して前記供試機に接続され、前記接続対象回路と、前記インタフェース回路を介した接続によるシミュレーション誤差を補償する仮想インタフェース回路と、前記仮想インタフェース回路に設けられた位相補償フィルタと、を含むシミュレーション対象回路をシミュレーションするシミュレーション装置と、
前記位相補償フィルタのパラメータを設定する設定装置と、
を備え、
前記位相補償フィルタは、前記供試機から前記接続対象回路へ通信される第１信号の経路と、前記接続対象回路から前記供試機へ通信される第２信号の経路との何れか一方に設けられ、
前記設定装置は、前記第１信号の伝達遅れと、前記第２信号の伝達遅れとをまとめた伝達遅れが前記位相補償フィルタで補償されるように、当該位相補償フィルタのパラメータを設定するシミュレーションシステム。 A simulation system that performs hardware-in-the-loop simulation of the test machine to be connected to the circuit to be connected.
The interface circuit connected to the test machine and
A virtual interface circuit that is connected to the test machine via the interface circuit and compensates for a simulation error due to the connection via the interface circuit, and a phase compensation filter provided in the virtual interface circuit. A simulation device that simulates the circuit to be simulated, including
A setting device for setting the parameters of the phase compensation filter and
With
The phase compensation filter is provided on either the path of the first signal communicated from the test machine to the circuit to be connected or the path of the second signal communicated from the circuit to be connected to the test machine. Provided,
The setting device is a simulation system that sets the parameters of the phase compensation filter so that the transmission delay that combines the transmission delay of the first signal and the transmission delay of the second signal is compensated by the phase compensation filter. .. 前記設定装置は、既知の特性を有する機器が前記供試機として前記シミュレーション装置に接続されて実行されるシミュレーションにおいて前記伝達遅れが補償されるように、前記位相補償フィルタのパラメータを設定する、請求項９に記載のシミュレーションシステム。 The setting device sets the parameters of the phase compensation filter so that the transmission delay is compensated in the simulation performed by connecting the device having the known characteristics to the simulation device as the test machine. Item 9. The simulation system according to item 9. 接続対象回路に接続されるべき供試機のハードウェアインザループシミュレーションを行うシミュレーション方法であって、
インタフェース回路を介して前記供試機に接続され、前記接続対象回路と、前記インタフェース回路を介した接続によるシミュレーション誤差を補償する仮想インタフェース回路と、前記仮想インタフェース回路に設けられた位相補償フィルタと、を含むシミュレーション対象回路をシミュレーションするシミュレーション段階と、
前記位相補償フィルタのパラメータを設定する設定段階と、
を備え、
前記位相補償フィルタは、前記供試機から前記接続対象回路へ通信される第１信号の経路と、前記接続対象回路から前記供試機へ通信される第２信号の経路との何れか一方に設けられ、
前記設定段階は、前記第１信号の伝達遅れと、前記第２信号の伝達遅れとをまとめた伝達遅れが前記位相補償フィルタで補償されるように、当該位相補償フィルタのパラメータを設定するシミュレーション方法。 This is a simulation method that performs hardware-in-the-loop simulation of the test machine to be connected to the circuit to be connected.
A virtual interface circuit that is connected to the test machine via an interface circuit and compensates for a simulation error due to the connection target circuit, the connection via the interface circuit, and a phase compensation filter provided in the virtual interface circuit. Simulation stage to simulate the target circuit including
The setting stage for setting the parameters of the phase compensation filter and
With
The phase compensation filter is provided on either the path of the first signal communicated from the test machine to the circuit to be connected or the path of the second signal communicated from the circuit to be connected to the test machine. Provided,
The setting step is a simulation method in which the parameters of the phase compensation filter are set so that the transmission delay obtained by combining the transmission delay of the first signal and the transmission delay of the second signal is compensated by the phase compensation filter. .. コンピュータに、
接続対象回路に接続されるべき供試機のハードウェアインザループシミュレーションを行うシミュレーション装置であって、インタフェース回路を介して前記供試機に接続され、前記接続対象回路と、前記インタフェース回路を介した接続によるシミュレーション誤差を補償する仮想インタフェース回路と、前記仮想インタフェース回路に設けられた位相補償フィルタと、を含むシミュレーション対象回路をシミュレーションするシミュレーション装置と、
前記位相補償フィルタのパラメータを設定する設定装置と
を実現させ、
前記位相補償フィルタは、前記供試機から前記接続対象回路へ通信される第１信号の経路と、前記接続対象回路から前記供試機へ通信される第２信号の経路との何れか一方に設けられ、
前記設定装置は、前記第１信号の伝達遅れと、前記第２信号の伝達遅れとをまとめた伝達遅れが前記位相補償フィルタで補償されるように、当該位相補償フィルタのパラメータを設定するプログラム。 On the computer
A simulation device that performs hardware-in-the-loop simulation of a test machine to be connected to a circuit to be connected. It is connected to the test machine via an interface circuit, and is connected to the circuit to be connected via the interface circuit. A simulation device that simulates a simulation target circuit including a virtual interface circuit that compensates for simulation errors due to the above, and a phase compensation filter provided in the virtual interface circuit.
A setting device for setting the parameters of the phase compensation filter is realized.
The phase compensation filter is provided on either the path of the first signal communicated from the test machine to the circuit to be connected or the path of the second signal communicated from the circuit to be connected to the test machine. Provided,
The setting device is a program that sets parameters of the phase compensation filter so that the transmission delay that combines the transmission delay of the first signal and the transmission delay of the second signal is compensated by the phase compensation filter. 接続対象回路に接続されるべき供試機のハードウェアインザループシミュレーションを行うシミュレーションシステムであって、
前記供試機に接続されるインタフェース回路と、
前記インタフェース回路を介して前記供試機に接続され、前記接続対象回路と、前記インタフェース回路を介した接続によるシミュレーション誤差を補償する仮想インタフェース回路と、前記仮想インタフェース回路に設けられた位相補償フィルタと、を含むシミュレーション対象回路をシミュレーションするシミュレーション装置と、
前記位相補償フィルタのパラメータを設定する設定装置と、
を備え、
前記設定装置は、
シミュレーションされた前記接続対象回路が直接的に前記供試機に接続された場合に前記接続対象回路で生じさせる信号と、前記供試機で生じる信号との関係を表す伝達関数Ｇｏｒｇ（ｓ）（但しｓは複素数の変数）と、シミュレーションされた前記接続対象回路が前記仮想インタフェース回路および前記インタフェース回路を介して前記供試機に接続された場合に前記接続対象回路で生じさせる信号と、前記供試機で生じる信号との関係を表す伝達関数ＧＩＦ（ｓ，ｐ）（但しｐはパラメータ）とが近似するよう前記パラメータを設定するシミュレーションシステム。 A simulation system that performs hardware-in-the-loop simulation of the test machine to be connected to the circuit to be connected.
The interface circuit connected to the test machine and
A virtual interface circuit that is connected to the test machine via the interface circuit and compensates for a simulation error due to the connection via the interface circuit, and a phase compensation filter provided in the virtual interface circuit. A simulation device that simulates the circuit to be simulated, including
A setting device for setting the parameters of the phase compensation filter and
With
The setting device is
Transmission function Gorg (s) representing the relationship between the signal generated by the connection target circuit and the signal generated by the test machine when the simulated connection target circuit is directly connected to the test machine. (However, s is a complex number variable), the signal generated in the connection target circuit when the simulated connection target circuit is connected to the test machine via the virtual interface circuit and the interface circuit, and the above. A simulation system that sets the parameters so that they are close to the transmission function GIF (s, p) (where p is a parameter) that represents the relationship with the signal generated by the test machine. 前記シミュレーション装置は、少なくとも前記接続対象回路および前記供試機を含む仮想の回路をシミュレーション可能であり、
当該シミュレーションシステムは、
前記シミュレーション装置が前記供試機に接続されて実行されるシミュレーションでの前記インタフェース回路の伝達遅れを補償するよう前記パラメータを設定するオンライン設定モードと、
シミュレーションされた前記接続対象回路が直接的に前記供試機に接続された前記仮想の回路のシミュレーションでの前記伝達関数Ｇｏｒｇ（ｓ）と、前記オンライン設定モードにより初期値として前記パラメータが設定された前記位相補償フィルタを含む前記仮想の回路のシミュレーションでの前記伝達関数ＧＩＦ（ｓ，ｐ）とが近似するよう前記パラメータを設定するオフライン設定モードと、
前記シミュレーション装置が前記供試機に接続されて実行されるシミュレーションにおいて、前記オフライン設定モードにより前記パラメータが設定された前記位相補償フィルタを含む前記シミュレーション対象回路を用いて前記供試機を試験する試験モードと
の間で当該シミュレーションシステムの動作モードを切り替える切替装置をさらに備える、請求項６または１３に記載のシミュレーションシステム。 The simulation device can simulate at least a virtual circuit including the connection target circuit and the test machine.
The simulation system
An online setting mode in which the parameters are set so as to compensate for the transmission delay of the interface circuit in the simulation executed by connecting the simulation device to the test machine.
The parameters are set as initial values by the transfer function Gorg (s) in the simulation of the virtual circuit in which the simulated circuit to be connected is directly connected to the test machine, and the online setting mode. An offline setting mode in which the parameters are set so as to approximate the transfer function GIF (s, p) in the simulation of the virtual circuit including the phase compensation filter.
In a simulation executed by connecting the simulation device to the test machine, a test for testing the test machine using the simulation target circuit including the phase compensation filter in which the parameters are set by the offline setting mode. The simulation system according to claim 6 or 13, further comprising a switching device for switching the operation mode of the simulation system between modes. 前記オンライン設定モードでは、既知の特性を有する機器が前記供試機として前記シミュレーション装置に接続される、請求項１４に記載のシミュレーションシステム。 The simulation system according to claim 14, wherein in the online setting mode, a device having known characteristics is connected to the simulation device as the test machine. 前記設定装置は、
前記伝達関数Ｇｏｒｇ（ｓ）および前記伝達関数ＧＩＦ（ｓ，ｐ）を算出する算出部と、
前記伝達関数ＧＩＦ（ｓ，ｐ）が前記伝達関数Ｇｏｒｇ（ｓ）に近似するようなパラメータｐの値を算出する算出部と、
算出された前記パラメータｐの値を前記位相補償フィルタに設定する設定部と、
を有する請求項６、１３から１５のいずれか一項に記載のシミュレーションシステム。 The setting device is
A calculation unit that calculates the transfer function Gorg (s) and the transfer function GIF (s, p), and
A calculation unit for calculating a value of the parameter p as the transfer function G IF (s, p) is approximated to the transfer function G org (s),
A setting unit that sets the calculated value of the parameter p in the phase compensation filter, and
The simulation system according to any one of claims 6, 13 to 15. 前記算出部は、前記伝達関数ＧＩＦ（ｓ，ｐ）を前記伝達関数Ｇｏｒｇ（ｓ）で規格化した伝達関数Ｇ（ｓ，ｐ）が１に近似するような前記パラメータｐの値を算出する、請求項１６に記載のシミュレーションシステム。 The calculation unit calculates the value of the parameter p as the transfer function G IF (s, p) transfer function normalized by the transfer function G org (s) G (s , p) is approximated to 1 The simulation system according to claim 16. 前記算出部は、前記パラメータｐの値ごとに前記伝達関数Ｇ（ｓ，ｐ）のゲイン特性曲線とゼロ（ｄＢ）との間の最大乖離値を算出し、当該最大乖離値が最も小さくなる場合の前記パラメータｐの値を、前記伝達関数Ｇ（ｓ，ｐ）が１に近似するような前記パラメータｐの値として算出する、請求項１７に記載のシミュレーションシステム。 The calculation unit calculates the maximum deviation value between the gain characteristic curve of the transfer function G (s, p) and zero (dB) for each value of the parameter p, and when the maximum deviation value is the smallest. 17. The simulation system according to claim 17, wherein the value of the parameter p is calculated as the value of the parameter p such that the transfer function G (s, p) approximates 1. 前記算出部は、前記伝達関数Ｇ（ｓ，ｐ）のゲイン特性曲線とゼロ（ｄＢ）との差分の絶対値の積分結果、あるいは、前記差分の二乗の積分結果が最小となるような前記パラメータｐの値を、前記伝達関数Ｇ（ｓ，ｐ）が１に近似するような前記パラメータｐの値として算出する、請求項１７に記載のシミュレーションシステム。 The calculation unit is the parameter that minimizes the integration result of the absolute value of the difference between the gain characteristic curve of the transfer function G (s, p) and zero (dB), or the integration result of the square of the difference. The simulation system according to claim 17, wherein the value of p is calculated as the value of the parameter p such that the transfer function G (s, p) approximates 1. 前記算出部は、基準周波数帯域で前記伝達関数ＧＩＦ（ｓ，ｐ）が前記伝達関数Ｇｏｒｇ（ｓ）に近似するような前記パラメータｐの値を算出する、請求項１６から１９のいずれか一項に記載のシミュレーションシステム。 The calculating unit, the transmitted reference frequency band function G IF (s, p) to calculate the value of the parameter p so as to approximate to the transfer function G org (s), any one of claims 16 to 19 The simulation system described in item 1. 前記位相補償フィルタは、前記供試機から前記接続対象回路へ通信される第１信号の経路と、前記接続対象回路から前記供試機へ通信される第２信号の経路との何れか一方に設けられ、
前記設定装置は、前記第１信号の伝達遅れと、前記第２信号の伝達遅れとをまとめた伝達遅れが前記位相補償フィルタで補償されるように、当該位相補償フィルタのパラメータを設定する、請求項６、１３から２０のいずれか一項に記載のシミュレーションシステム。 The phase compensation filter is provided on either the path of the first signal communicated from the test machine to the circuit to be connected or the path of the second signal communicated from the circuit to be connected to the test machine. Provided,
The setting device sets the parameters of the phase compensation filter so that the transmission delay obtained by combining the transmission delay of the first signal and the transmission delay of the second signal is compensated by the phase compensation filter. Item 6. The simulation system according to any one of Items 6, 13 to 20. 前記設定装置は、前記第１信号の伝達遅れと、前記第２信号の伝達遅れとをまとめた前記伝達遅れを複数次数の伝達遅れとして算出し、算出した前記複数次数の伝達遅れを前記インタフェース回路の伝達遅れとした場合の前記伝達関数ＧＩＦ（ｓ，ｐ）が前記伝達関数Ｇｏｒｇ（ｓ）に近似するよう前記パラメータを設定する請求項２１に記載のシミュレーションシステム。 The setting device calculates the transfer delay, which is a combination of the transmission delay of the first signal and the transmission delay of the second signal, as a transfer delay of a plurality of orders, and calculates the transfer delay of the plurality of orders as the interface circuit. simulation system according to claim 21, wherein the transfer function G IF (s, p) in the case where the transmission delay for setting the parameters to approximate to the transfer function G org (s) of. 接続対象回路に接続されるべき供試機のハードウェアインザループシミュレーションを行うシミュレーション方法であって、
インタフェース回路を介して前記供試機に接続され、前記接続対象回路と、前記インタフェース回路を介した接続によるシミュレーション誤差を補償する仮想インタフェース回路と、前記仮想インタフェース回路に設けられた位相補償フィルタと、を含むシミュレーション対象回路をシミュレーションするシミュレーション段階と、
前記位相補償フィルタのパラメータを設定する設定段階と、
を備え、
前記設定段階は、
シミュレーションされた前記接続対象回路が直接的に前記供試機に接続された場合に前記接続対象回路で生じさせる信号と、前記供試機で生じる信号との関係を表す伝達関数Ｇｏｒｇ（ｓ）（但しｓは複素数の変数）と、シミュレーションされた前記接続対象回路が前記仮想インタフェース回路および前記インタフェース回路を介して前記供試機に接続された場合に前記接続対象回路で生じさせる信号と、前記供試機で生じる信号との関係を表す伝達関数ＧＩＦ（ｓ，ｐ）（但しｐはパラメータ）とが近似するよう前記パラメータを設定する段階を有するシミュレーション方法。 This is a simulation method that performs hardware-in-the-loop simulation of the test machine to be connected to the circuit to be connected.
A virtual interface circuit that is connected to the test machine via an interface circuit and compensates for a simulation error due to the connection target circuit, the connection via the interface circuit, and a phase compensation filter provided in the virtual interface circuit. Simulation stage to simulate the target circuit including
The setting stage for setting the parameters of the phase compensation filter and
With
The setting stage is
Transmission function Gorg (s) representing the relationship between the signal generated by the connection target circuit and the signal generated by the test machine when the simulated connection target circuit is directly connected to the test machine. (However, s is a complex number variable), the signal generated in the connection target circuit when the simulated connection target circuit is connected to the test machine via the virtual interface circuit and the interface circuit, and the above. A simulation method in which the parameters are set so as to be close to the transmission function GIF (s, p) (where p is a parameter) representing the relationship with the signal generated by the test machine. コンピュータに、
接続対象回路に接続されるべき供試機のハードウェアインザループシミュレーションを行うシミュレーション装置であって、インタフェース回路を介して前記供試機に接続され、前記接続対象回路と、前記インタフェース回路を介した接続によるシミュレーション誤差を補償する仮想インタフェース回路と、前記仮想インタフェース回路に設けられた位相補償フィルタと、を含むシミュレーション対象回路をシミュレーションするシミュレーション装置と、
前記位相補償フィルタのパラメータを設定する設定装置と
を実現させ、
前記設定装置は、
シミュレーションされた前記接続対象回路が直接的に前記供試機に接続された場合に前記接続対象回路で生じさせる信号と、前記供試機で生じる信号との関係を表す伝達関数Ｇｏｒｇ（ｓ）（但しｓは複素数の変数）と、シミュレーションされた前記接続対象回路が前記仮想インタフェース回路および前記インタフェース回路を介して前記供試機に接続された場合に前記接続対象回路で生じさせる信号と、前記供試機で生じる信号との関係を表す伝達関数ＧＩＦ（ｓ，ｐ）（但しｐはパラメータ）とが近似するよう前記パラメータを設定するプログラム。 On the computer
A simulation device that performs hardware-in-the-loop simulation of a test machine to be connected to a circuit to be connected. It is connected to the test machine via an interface circuit, and is connected to the circuit to be connected via the interface circuit. A simulation device that simulates a simulation target circuit including a virtual interface circuit that compensates for simulation errors due to the above, and a phase compensation filter provided in the virtual interface circuit.
A setting device for setting the parameters of the phase compensation filter is realized.
The setting device is
Transmission function Gorg (s) representing the relationship between the signal generated by the connection target circuit and the signal generated by the test machine when the simulated connection target circuit is directly connected to the test machine. (However, s is a complex number variable), the signal generated in the connection target circuit when the simulated connection target circuit is connected to the test machine via the virtual interface circuit and the interface circuit, and the above. A program that sets the parameters so that they are close to the transmission function GIF (s, p) (where p is a parameter) that represents the relationship with the signal generated by the test machine.
JP2019224748A 2019-12-12 2019-12-12 Simulation system, simulation method, and program Pending JP2021093890A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019224748A JP2021093890A (en) 2019-12-12 2019-12-12 Simulation system, simulation method, and program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019224748A JP2021093890A (en) 2019-12-12 2019-12-12 Simulation system, simulation method, and program

Publications (1)

Publication Number Publication Date
JP2021093890A true JP2021093890A (en) 2021-06-17

Family

ID=76310931

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019224748A Pending JP2021093890A (en) 2019-12-12 2019-12-12 Simulation system, simulation method, and program

Country Status (1)

Country Link
JP (1) JP2021093890A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7415643B2 (en) 2020-02-19 2024-01-17 富士電機株式会社 Simulation system, simulation method, and program
JP7487618B2 (en) 2020-08-31 2024-05-21 富士電機株式会社 Simulation system, simulation method, and program

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0998600A (en) * 1995-10-03 1997-04-08 Hitachi Ltd Excitation controller for generator
JPH10145640A (en) * 1996-08-13 1998-05-29 Samsung Electron Co Ltd Impedance matching circuit and display device provided with the circuit
JP2008270891A (en) * 2007-04-16 2008-11-06 Nec Electronics Corp Variable gain circuit
JP2017077077A (en) * 2015-10-14 2017-04-20 株式会社ダイヘン Simulator, simulation system, simulation method, and program

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0998600A (en) * 1995-10-03 1997-04-08 Hitachi Ltd Excitation controller for generator
JPH10145640A (en) * 1996-08-13 1998-05-29 Samsung Electron Co Ltd Impedance matching circuit and display device provided with the circuit
JP2008270891A (en) * 2007-04-16 2008-11-06 Nec Electronics Corp Variable gain circuit
JP2017077077A (en) * 2015-10-14 2017-04-20 株式会社ダイヘン Simulator, simulation system, simulation method, and program

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7415643B2 (en) 2020-02-19 2024-01-17 富士電機株式会社 Simulation system, simulation method, and program
JP7487618B2 (en) 2020-08-31 2024-05-21 富士電機株式会社 Simulation system, simulation method, and program

Similar Documents

Publication Publication Date Title
US9697312B2 (en) Integrated circuit including parametric analog elements
US20200379424A1 (en) Systems and methods for enhanced power system model validation
CN105306056B (en) A kind of constant multiplier temperature-compensation method of power frequency conversion circuit
US10333347B2 (en) Method and control device for controlling an electrical grid
JP2021093890A (en) Simulation system, simulation method, and program
JP2010266439A (en) Method and test stand for testing hybrid drive system or subcomponent of the same
US20230076636A1 (en) Automated verification of integrated circuits
US20170370790A1 (en) Estimating dynamic thrust or shaft power of an engine
CN106777836A (en) Transformer direct-current magnetic bias simulation method and device
WO2020096560A1 (en) Power system measurement based model calibration with enhanced optimization
KR102059381B1 (en) Battery management system simulator and simulation system of battery management system
US20130035772A1 (en) Generator regulating system and method with dual controllers
Francis An algorithm and system for measuring impedance in dq coordinates
JP7415643B2 (en) Simulation system, simulation method, and program
CN101915881A (en) Real-time simulation test method of relay protection device
CN108226838A (en) A kind of method realized protection supervisory equipment precision and automatically corrected
US20210064713A1 (en) Systems and methods for interactive power system model calibration
CN115864502A (en) Method and device for analyzing stability and designing stability of small signal of alternating current and direct current power system
JP7487618B2 (en) Simulation system, simulation method, and program
Foroutan et al. Generator model validation and calibration using synchrophasor data
Deda et al. Automated Hardware-in-the-loop testing for high voltage/power system “AVL E-STORAGE BTE”
CN102175937B (en) Terminal operating current debugging system and method
Bradde et al. Enabling fast power integrity transient analysis through parameterized small-signal macromodels
JP2013214475A (en) Fuel cell system impedance calculation method and fuel cell vehicle incorporating impedance arithmetic unit to execute fuel cell system impedance calculation method
CN106353643A (en) Resistance proportion cable fault tester

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230905

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20231102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231222

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20240319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240614

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20240624