JP2021093715A - Power amplifier - Google Patents
Power amplifier Download PDFInfo
- Publication number
- JP2021093715A JP2021093715A JP2020133611A JP2020133611A JP2021093715A JP 2021093715 A JP2021093715 A JP 2021093715A JP 2020133611 A JP2020133611 A JP 2020133611A JP 2020133611 A JP2020133611 A JP 2020133611A JP 2021093715 A JP2021093715 A JP 2021093715A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- amplifier
- transmission line
- power amplifier
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Microwave Amplifiers (AREA)
- Amplifiers (AREA)
Abstract
Description
本発明は、電力増幅器に関する。 The present invention relates to a power amplifier.
高効率な電力増幅回路として、ドハティアンプが知られている。ドハティアンプは、一般的に、入力信号の電力レベルにかかわらず動作するキャリアアンプと、入力信号の電力レベルが小さい場合はオフとなり、大きい場合にオンとなるピークアンプとが並列に接続された構成である。入力信号の電力レベルが大きい場合、キャリアアンプが飽和出力電力レベルで飽和を維持しながら動作する。ドハティアンプは、通常の電力増幅回路に比べ効率を向上させることができる。 A Doherty amplifier is known as a highly efficient power amplifier circuit. A doherty amplifier is generally configured in which a carrier amplifier that operates regardless of the power level of the input signal and a peak amplifier that turns off when the power level of the input signal is low and turns on when the power level of the input signal is high are connected in parallel. Is. When the power level of the input signal is high, the carrier amplifier operates while maintaining saturation at the saturated output power level. The Doherty amplifier can improve the efficiency as compared with a normal power amplifier circuit.
ドハティアンプの変形例として、例えば特許文献１には、一般的なドハティアンプにおいて用いられるλ／４線路を用いずに構成されるドハティアンプが開示されている。
As a modification of the Doherty amplifier, for example,
特許文献１に開示されるドハティアンプでは、キャリアアンプからの信号はインダクタを通り、ピークアンプからの信号と合流する。増幅される周波数が３ＧＨｚ以上になると、当該インダクタのインダクタンスを小さくする必要があり、インダクタのサイズが小さくなる。サイズが小さいインダクタは、寄生成分の影響を受けやすくなる。この場合、寄生成分の影響によって、所望の特性が得られる増幅を実現することが困難となる。
In the Doherty amplifier disclosed in
本発明はこのような事情に鑑みてなされたものであり、高効率で小型化を可能としつつ寄生成分による影響が低減されるドハティアンプを提供することを目的とする。 The present invention has been made in view of such circumstances, and an object of the present invention is to provide a Doherty amplifier capable of high efficiency and miniaturization while reducing the influence of parasitic components.
本発明の一側面に係る電力増幅器は、第１信号を、第２信号と、第２信号より約９０度遅れた第３信号とに分配する分配器と、第１信号の電力レベルが第１レベル以上の領域において、第２信号を増幅して第４信号を出力する第１増幅器と、第１信号の電力レベルが第１レベルより高い第２レベル以上の領域において、第３信号を増幅して第５信号を出力する第２増幅器と、第１伝送線路及び第２伝送線路を有するハイブリッドカプラと、を備え、第１伝送線路の一方の端子に第４信号が入力され、第２伝送線路の一方の端子に第５信号が入力され、第２伝送線路の他方の端子が開放され、第１線路の他方の端子から第４信号と第５信号とが合成された第１信号の増幅信号が出力される。 The power amplifier according to one aspect of the present invention has a distributor that distributes the first signal into a second signal and a third signal that is about 90 degrees behind the second signal, and the power level of the first signal is first. In the region above the level, the first amplifier that amplifies the second signal and outputs the fourth signal, and in the region above the second level where the power level of the first signal is higher than the first level, the third signal is amplified. A second amplifier that outputs a fifth signal and a hybrid coupler having a first transmission line and a second transmission line are provided, a fourth signal is input to one terminal of the first transmission line, and a second transmission line is provided. The fifth signal is input to one terminal, the other terminal of the second transmission line is opened, and the amplified signal of the first signal obtained by synthesizing the fourth signal and the fifth signal from the other terminal of the first line. Is output.
本発明によれば、高効率で小型化を可能としつつ寄生成分による影響が低減されるドハティアンプを提供することが可能となる。 According to the present invention, it is possible to provide a Doherty amplifier in which the influence of parasitic components is reduced while enabling high efficiency and miniaturization.
以下、本発明の実施の形態について、図面を参照しつつ詳細に説明する。なお、同一の要素には同一の符号を付し、重複する説明を極力省略する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. The same elements are designated by the same reference numerals, and duplicate explanations will be omitted as much as possible.
本実施形態に係る電力増幅器１００について説明する。図１には本実施形態に係る電力増幅器１００の回路図が示される。電力増幅器１００は、初段アンプ１０１、３ｄＢカプラ１０２、キャリアアンプ１０３、ピークアンプ１０４、ハイブリッドカプラ１０５、整合回路１０６，１０７、インダクタ１０８及びキャパシタ１０９を備える。電力増幅器１００の各要素は同一基板上に形成されてもよいし、複数の基板上に形成されてもよい。
The
初段アンプ１０１は、整合回路１０７を通して入力される信号ＲＦINを増幅し、信号ＲＦ１を出力する。信号ＲＦINの周波数は例えば、数ＧＨｚ程度である。
The first-
キャリアアンプ１０３、ピークアンプ１０４及びハイブリッドカプラ１０５は、初段アンプ１０１から出力される信号ＲＦ１を増幅する二段目の増幅回路であり、一般的なドハティアンプに類似の構成となっている。
The
３ｄＢカプラ１０２（分配器）は、初段アンプ１０１から出力される信号ＲＦ１（第１信号）を、キャリアアンプ１０３への信号ＲＦ２（第２信号）と、ピークアンプ１０４への信号ＲＦ３（第３信号）とに分配する。信号ＲＦ３の位相は、信号ＲＦ２の位相に対して約９０度遅れたものとなる。３ｄＢカプラ１０２は終端抵抗１０２１を通じて接地に接続される。なお、３ｄＢカプラ１０２は、分配器と移相器によって３ｄＢの分配と位相を約９０度遅らせる構成で実現させても良い。
The 3dB coupler 102 (distributor) uses the signal RF1 (first signal) output from the
キャリアアンプ１０３は、３ｄＢカプラ１０２からの信号ＲＦ２を増幅し、信号ＲＦ４（第４信号）を出力する。キャリアアンプ１０３にはインダクタ１０３１を通じて電源電圧Ｖｃｃが供給される。
The
ピークアンプ１０４は、３ｄＢカプラ１０２からの信号ＲＦ３を増幅し、信号ＲＦ５（第５信号）を出力する。ピークアンプ１０４にはインダクタ１０４１を通じて電源電圧Ｖｃｃが供給される。
The
キャリアアンプ１０３及びピークアンプ１０４の動作特性の一例を、図２を参照して説明する。図２において、横軸は信号ＲＦINの電圧、縦軸は各アンプの電流である。キャリアアンプ１０３の電流の変化は直線Ｉｃによって示される。ピークアンプ１０４の電流の変化は直線Ｉｐによって示される。
An example of the operating characteristics of the
キャリアアンプ１０３は信号ＲＦINの電圧レベルに関わらず動作する。すなわち、キャリアアンプ１０３は。ＲＦINの電力レベルに関わらず動作する。換言すると、キャリアアンプ１０３は、ＲＦINの電力レベルがゼロ（第１レベル）より高いレベルにおいて動作する。
The
ピークアンプ１０４は、信号ＲＦINの電圧レベルが最大レベルＶｍａｘから所定レベル低いＶｂａｃｋ以上の領域において動作する。ピークアンプ１０４は、ＲＦINの電力レベルが、最大レベルから例えば３ｄＢの所定レベルだけ低いレベル（第２レベル）以上の領域において動作する。
The
キャリアアンプ１０３のみがオンとなる際の動作をバックオフ動作と呼び、キャリアアンプ１０３及びピークアンプ１０４がオンとなる際の動作をピーク動作と呼ぶ。
The operation when only the
図１に示されるハイブリッドカプラ１０５は、伝送線路１０５１及び伝送線路１０５２を有する。伝送線路１０５１及び伝送線路１０５２は例えば、基板に設けられるストリップライン又はマイクロストリップラインである。
The
伝送線路１０５１と伝送線路１０５２は、電力増幅器１００を平面視した場合に、ある一方向に沿って共に伸びるように形成される。
The
伝送線路１０５１の一端はキャリアアンプ１０３の出力に接続される。伝送線路１０５１の他端は整合回路１０６に接続される。伝送線路１０５２の一端はピークアンプ１０４の出力に接続される。伝送線路１０５２の他端は開放される。本発明における開放とは、伝送線路の端に物理的に何も接続されていない状況や伝送線路の特性インピーダンスに対して１００倍以上のインピーダンスとなる抵抗もしく受動素子をして接続した場合も含む。
One end of the
ハイブリッドカプラ１０５は、キャリアアンプ１０３からの信号ＲＦ４とピークアンプ１０４からの信号ＲＦ５とが合成された増幅信号として信号ＲＦ６を伝送線路１０５１の他端から出力する。
The
整合回路１０７は、電力増幅器１００の入力側と初段アンプ１０１とのインピーダンスを整合させる。整合回路１０６は、伝送線路１０５１の他端と電力増幅器１００の出力側とのインピーダンスを整合させる。信号ＲＦ６は整合回路１０６を通じて、電力増幅器１００の外部へと信号ＲＦOUTとして出力される。
The
インダクタ１０８は、一端に電源電圧Ｖｃｃが供給され、他端が初段アンプ１０１の出力に接続される。キャパシタ１０９は、一端が初段アンプ１０１の出力に接続され、他端が３ｄＢカプラ１０２に接続される。
A power supply voltage Vcc is supplied to one end of the
図３を参照して、電力増幅器１００における、インピーダンスの定式化について説明する。図３は電力増幅器１００を電流源モデルとしてモデル化した回路の回路図である。図３に示される回路は、電流源３０１，３０２、負荷抵抗３０３、インダクタ３０４、キャパシタ３０５、キャパシタ３０６及びインダクタ３０７を備える。
The impedance formulation in the
電流源３０１の出力側がインダクタ３０４の一端及びキャパシタ３０６の一端に接続される。電流源３０２の出力側がキャパシタ３０５の一端及びインダクタ３０７の一端に接続される。
The output side of the
キャパシタ３０６の他端はインダクタ３０７の他端に接続される。インダクタ３０４の他端はキャパシタ３０５の他端及び負荷抵抗３０３の一端に接続される。負荷抵抗３０３の他端は電流源３０１及び電流源３０２と接続される。
The other end of the
電流源３０１はキャリアアンプ１０３に対応する。電流源３０２はピークアンプ１０４に対応する。負荷抵抗３０３は、電力増幅器１００が増幅した信号が出力される負荷の抵抗を表す。
The
インダクタ３０４は伝送線路１０５１のインダクタンスを表す。インダクタ３０７は伝送線路１０５２のインダクタンスを表す。キャパシタ３０５及びキャパシタ３０６は伝送線路１０５１と伝送線路１０５２との間に生じるキャパシタンスを表す。インダクタ３０４とインダクタ３０７との間には相互インダクタンスが発生する。
The
インダクタ３０４及びインダクタ３０７のインダクタンスＬ、キャパシタ３０５及びキャパシタ３０６のキャパシタンスＣ及びインダクタ３０４とインダクタ３０７との相互インダクタンスＭがそれぞれ、数式（１）で表される値となるように、伝送線路１０５１及び伝送線路１０５２は配置される。
ここで、電流源３０１の出力側の電圧をＶC、電流源３０２の出力側の電圧をＶPとする。また、電流源３０１から流れる電流をｉC、電流源３０２から流れる電流をｉPとする。
この場合の、電流源３０１の出力側から見たインピーダンスＺC及び電流源３０２の出力側から見たインピーダンスＺPを以下のように導出する。
Here, the voltage on the output side of the
In this case, the impedance Z C seen from the output side of the
キャパシタ３０６からインダクタ３０７へ流れる電流をｉXとする。この時、以下の数式（２）の関係が成り立つ。
数式（２）の中央の式は、電流源３０１からインダクタ３０４、負荷抵抗３０３までの回路についての電圧降下によって求めたＶCと、電流源３０２からキャパシタ３０５、負荷抵抗３０３までの回路についての電圧降下によって求めたＶPとの差によってＶC−ＶPを計算した式である。
Central expression of equation (2) the
数式（２）の右の式は、電流源３０１からキャパシタ３０６、インダクタ３０７を通り電流源３０２に至るまでの電圧降下によってＶC−ＶPを計算した式である。数式（２）の中央の式と右の式との関係より、ｉXは、以下の数式（３）で表される。
よって、電圧ＶC及びＶPは以下の数式（４）及び数式（５）のようになる。
数式（４）及び数式（５）において、ω＝ω0とすると、
参照例として、図１１に示される電力増幅器１１００におけるインピーダンスについて説明する。電力増幅器１１００は、インダクタ１１０２を有する移相器１１０１、キャパシタ１１０４を有する移相器１１０３及び合成部１１０５を有する点で電力増幅器１００と異なる。電力増幅器１１００はドハティアンプとして機能する。
As a reference example, the impedance in the
電力増幅器１１００のインピーダンスの計算モデルは図１２に示される。インダクタ１１０２のインダクタンスＬ及びキャパシタ１１０４のキャパシタンスＣはそれぞれ、数式（１０）により表される値である。
モデル化した計算に加えて、シミュレーションによる結果を図４から図８を図１３から図１７と比較しつつ説明する。ここでのシミュレーションは、伝送線路１０５１及び伝送線路１０５２における抵抗を考慮しない理想モデルを用いたシミュレーションである。
In addition to the modeled calculations, the results of the simulation will be described by comparing FIGS. 4 to 8 with FIGS. 13 to 17. The simulation here is a simulation using an ideal model that does not consider the resistance in the
図４は電力増幅器１００における損失を示すグラフである。曲線Ｌ１は、キャリアアンプ１０３の出力の挿入損失である。周波数が高くなるにつれて、伝送線路１０５１のインダクタンスによって損失が増加していることが示される。数値は例えば、曲線Ｌ１の周波数３．７５ＧＨｚにおいて、挿入損失−３．０１０ｄＢである。曲線Ｌ２はピークアンプ１０４の出力の挿入損失である。周波数が高くなるにつれて、伝送線路１０５１と伝送線路１０５２間の容量が導線のようにふるまい、損失が低下することが示される。数値は例えば、周波数３．７０ＧＨｚにおいて、挿入損失−３．０６９である。
FIG. 4 is a graph showing the loss in the
図４に対応する参照例が、図１３における電力増幅器１１００での損失を示すグラフである。曲線Ｌ３は、電力増幅器１１００におけるキャリアアンプ１０３の出力の挿入損失である。曲線Ｌ４は、電力増幅器１１００におけるピークアンプ１０４の出力の挿入損失である。曲線Ｌ３は曲線Ｌ１と同様にふるまい、曲線Ｌ４は曲線Ｌ２と同様にふるまう。
A reference example corresponding to FIG. 4 is a graph showing the loss in the
図５は、電力増幅器１００において、ピークアンプ１０４からハイブリッドカプラ１０５を通じて出力される信号の位相からキャリアアンプ１０３からハイブリッドカプラ１０５を通じて出力される信号の位相を差し引いた位相差を示すグラフである。
FIG. 5 is a graph showing the phase difference of the
図５のグラフでは位相差は９０度である。すなわち、ハイブリッドカプラ１０５は９０度ハイブリッドカプラとして機能する。ピークアンプ１０４から出力される信号ＲＦ５はキャリアアンプ１０３から出力される信号ＲＦ４に対して位相が約９０度遅れていたため、位相差が９０度となることで、信号が同相となってハイブリッドカプラ１０５から出力されることが示される。
In the graph of FIG. 5, the phase difference is 90 degrees. That is, the
図５に対応する参照例が、図１４における電力増幅器１１００での同様に算出した位相差のグラフである。図１４においても位相差は９０度であり、合成部１１０５からの出力は同相である。
A reference example corresponding to FIG. 5 is a graph of phase differences similarly calculated for the
図６は、電力増幅器１００において、伝送線路１０５１に入力される信号ＲＦ４のアイソレーションを示すグラフである。すなわち、信号ＲＦ４の伝送線路１０５２への漏れ出しの程度を示すグラフである。図６では、周波数３．７５ＧＨｚにおいて、アイソレーションが−６．０２１ｄＢである。
FIG. 6 is a graph showing the isolation of the signal RF4 input to the
図６に対応する参照例が、図１５における電力増幅器１１００での同様に算出したアイソレーションのグラフである。図１５においても図６と同様にアイソレーションが変化している。
A reference example corresponding to FIG. 6 is a graph of isolation similarly calculated for the
図７は、電力増幅器１００がピーク動作をする場合において、キャリアアンプ１０３から出力側を見た際のインピーダンスを説明するスミスチャートである。図８は、電力増幅器１００がバックオフ動作をする場合において、キャリアアンプ１０３から出力側を見た際のインピーダンスを説明するスミスチャートである。図７の曲線Ｓ１及び図８の曲線Ｓ２は周波数が５００ＭＨｚから２０ＧＨｚまで変化した場合の軌跡である。
FIG. 7 is a Smith chart for explaining the impedance when the output side is viewed from the
図７に対応する参照例が図１６であり、図８に対応する参照例が図１７である。図１６は、電力増幅器１１００がピーク動作をする場合に同様のインピーダンスを説明するスミスチャートである。図１７は、電力増幅器１１００がバックオフ動作をする場合に同様のインピーダンスを説明するスミスチャートである。図１６の曲線Ｓ３及び図１７の曲線Ｓ４は周波数が５００ＭＨｚから２０ＧＨｚまで変化した場合の軌跡である。
A reference example corresponding to FIG. 7 is FIG. 16, and a reference example corresponding to FIG. 8 is FIG. FIG. 16 is a Smith chart illustrating a similar impedance when the
図１６及び図１７のスミスチャートにおいても、図７及び図８のスミスチャートと同様に軌跡が変化していることが示される。 In the Smith charts of FIGS. 16 and 17, it is shown that the locus changes as in the Smith charts of FIGS. 7 and 8.
図４から図８及び図１３から図１７によって、電力増幅器１００が、ドハティアンプとして機能する電力増幅器１１００と同様の動作を行うことが示された。よって、電力増幅器１００は、ドハティアンプとして機能する。
4 to 8 and 13 to 17 show that the
図９には、電力増幅器１００において、横軸を入力信号の電力のピーク電力に対するデシベル値すなわちバックオフ値として表した場合の効率が示される。電力増幅器１００は、バックオフ量が３ｄＢを越えるとピーク動作を行うことで、高効率を維持するドハティアンプとして機能することが示される。
FIG. 9 shows the efficiency of the
図１０は、ハイブリッドカプラ１０５の変形例を示す図である。ハイブリッドカプラ１０５Ａは、伝送線路１０５１と伝送線路１０５２との間に誘電体部１００１を有する。誘電体部１００１は例えば、比誘電率の高い、層状の誘電体である。これにより、ハイブリッドカプラ１０５Ａは、ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）構造を有するため、伝送線路１０５１と伝送線路１０５２との間に所定のキャパシタンスを実現するための伝送線路１０５１及び伝送線路１０５２の長さを短くすることができる。
FIG. 10 is a diagram showing a modified example of the
第２実施形態について説明する。第２実施形態以降では第１実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態ごとには逐次言及しない。図１８には、第２実施形態に係る電力増幅器１８００の回路図が示される。
The second embodiment will be described. In the second and subsequent embodiments, the description of matters common to those of the first embodiment will be omitted, and only the differences will be described. In particular, similar actions and effects with the same configuration will not be mentioned sequentially for each embodiment. FIG. 18 shows a circuit diagram of the
電力増幅器１８００は、初段アンプ１０１とキャリアアンプ１０３及びピークアンプ１０４との間に、分配器１８０１を有する点で、電力増幅器１００とは異なる。
The
分配器１８０１は、キャパシタ１８０２，１８０３，１８０４，１８０５、抵抗素子１８０６及びインダクタ１８０７，１８０８を備える。
The
キャパシタ１８０２は、一端が初段アンプ１０１の出力に接続され、他端が抵抗素子１８０６の一端に接続される。キャパシタ１８０３は、一端が初段アンプ１０１の出力に接続され、他端が抵抗素子１８０６の他端に接続される。抵抗素子１８０６は、キャパシタ１８０２とキャパシタ１８０３との間に設けられる。
One end of the
キャパシタ１８０４は、一端がキャパシタ１８０２の他端に接続され、他端がキャリアアンプ１０３の入力に接続される。インダクタ１８０７は、一端がキャパシタ１８０４とキャパシタ１８０２の他端との間に接続され、他端が接地に接続される。キャパシタ１８０４とインダクタ１８０７は、位相器として機能する。
One end of the
キャパシタ１８０５は、一端がキャパシタ１８０３の他端に接続され、他端が接地に接続される。インダクタ１８０８は、一端がキャパシタ１８０５の一端に接続され、他端がピークアンプ１０４の入力に接続される。キャパシタ１８０５とインダクタ１８０８は、位相器として機能する。
One end of the
分配器１８０１は、初段アンプ１０１からの信号ＲＦ１を、信号ＲＦ２と信号ＲＦ３とに分配する。
The
キャパシタ１８０５及びインダクタ１８０８は、キャパシタ１８０４及びインダクタ１８０７による信号ＲＦ２の位相の変化量と正負の方向が対称となるように、信号ＲＦ３の位相を変化させる。
The
分配器１８０１の各回路素子のパラメータは、信号ＲＦ３の位相が、信号ＲＦ２の位相に対して、キャパシタ１８０４及びインダクタ１８０７による信号ＲＦ２の位相の変化として数式（１１）で示されるθを用いて、−２θ度遅れるような値とする。なお、２θは、９０度以上１８０度未満の範囲で変化するものとする。
電力増幅器１８００のインピーダンスについて説明する。電力増幅器１８００のインピーダンスを説明するためのモデルは図３と同じである。よって、電力増幅器１００での説明と同様に、電流源３０１の出力側から見たインピーダンスＺC及び電流源３０２の出力側から見たインピーダンスＺPは数式（６）及び数式（７）によって表される。
The impedance of the
ここで、数式（１１）によって表される位相遅れがある場合、ｉC，ｉPは、ｉC及びｉPの振幅をそれぞれＩC及びＩPとすると、数式（１２）により表される。
よって、数式（１２）、数式（６）及び数式（７）より、インピーダンスは最終的に数式（１３）及び数式（１４）により表される。
θ＝６０度すなわち、信号ＲＦ３が信号ＲＦ２に対して１２０度遅れる場合の、シミュレーションによる結果を、図１９から図２３までに示す。図１９から図２３を、図２４から図２８を参照しつつ説明する。 The results of the simulation when θ = 60 degrees, that is, the signal RF3 lags the signal RF2 by 120 degrees, are shown in FIGS. 19 to 23. 19 to 23 will be described with reference to FIGS. 24 to 28.
図１９から図２３の結果は、図１１の電力増幅器１１００と同様に、図１８に示された電力増幅器１８００において出力を合成するにあたって、ハイブリッドカプラ１０５ではなく、移相器１１０１、移相器１１０３及び合成部１１０５を用いた場合の結果である。なお、移相器１１０１、移相器１１０３のパラメータは位相遅れが９０度である場合とは異なる値である。
The results of FIGS. 19 to 23 show that, similarly to the
図１９は電力増幅器１８００における損失を示すグラフである。曲線Ｌ５は、キャリアアンプ１０３の出力の挿入損失である。周波数が高くなるにつれて、伝送線路１０５１のインダクタンスによって損失が増加していることが示される。数値は例えば、曲線Ｌ５の周波数３．７５ＧＨｚにおいて、挿入損失−４．０９０ｄＢである。曲線Ｌ６はピークアンプ１０４の出力の挿入損失である。周波数が高くなるにつれて、伝送線路１０５１と伝送線路１０５２間の容量が導線のようにふるまい、損失が低下することが示される。数値は例えば、周波数３．７０ＧＨｚにおいて、挿入損失−３．４２である。
FIG. 19 is a graph showing the loss in the
図１９に対応する参照例が、図２４における損失を示すグラフである。曲線Ｌ７は、キャリアアンプ１０３の出力の挿入損失である。曲線Ｌ８は、ピークアンプ１０４の出力の挿入損失である。
A reference example corresponding to FIG. 19 is a graph showing the loss in FIG. 24. The curve L7 is the insertion loss of the output of the
図２０は、電力増幅器１８００において、ピークアンプ１０４からハイブリッドカプラ１０５を通じて出力される信号の位相からキャリアアンプ１０３からハイブリッドカプラ１０５を通じて出力される信号の位相を差し引いた位相差を示すグラフである。
FIG. 20 is a graph showing the phase difference of the
図２０のグラフでは、周波数が２ＧＨｚから６ＧＨｚの範囲において、位相差は概ね１２０度である。すなわち、ハイブリッドカプラ１０５は１２０度の位相差のある信号を合成するカプラとして機能する。ピークアンプ１０４から出力される信号ＲＦ５はキャリアアンプ１０３から出力される信号ＲＦ４に対して位相が約１２０度遅れていたため、位相差が約１２０度となることで、信号がほぼ同相となってハイブリッドカプラ１０５から出力されることが示される。
In the graph of FIG. 20, the phase difference is approximately 120 degrees in the frequency range of 2 GHz to 6 GHz. That is, the
図２０に対応する参照例が、図２５に示される、ハイブリッドカプラ１０５を用いない場合の電力増幅器で同様に算出した位相差のグラフである。図２５においても位相差は概ね１２０度であり、出力はほぼ同相となる。
A reference example corresponding to FIG. 20 is a graph of the phase difference similarly calculated by the power amplifier when the
図２１は、電力増幅器１８００において、伝送線路１０５１に入力される信号ＲＦ４のアイソレーションを示すグラフである。すなわち、信号ＲＦ４の伝送線路１０５２への漏れ出しの程度を示すグラフである。図２１では、周波数３．７５ＧＨｚにおいて、アイソレーションが−７．９１０ｄＢである。
FIG. 21 is a graph showing the isolation of the signal RF4 input to the
図２１に対応する参照例が、図２６におけるアイソレーションのグラフである。図２１においても図２６と同様にアイソレーションが変化している。 A reference example corresponding to FIG. 21 is a graph of isolation in FIG. In FIG. 21, the isolation changes as in FIG. 26.
図２２は、電力増幅器１８００がピーク動作をする場合において、キャリアアンプ１０３から出力側を見た際のインピーダンスを説明するスミスチャートである。図２３は、電力増幅器１８００がバックオフ動作をする場合において、キャリアアンプ１０３から出力側を見た際のインピーダンスを説明するスミスチャートである。図２２の曲線Ｓ５及び図２３の曲線Ｓ６は周波数が５００ＭＨｚから２０ＧＨｚまで変化した場合の軌跡である。
FIG. 22 is a Smith chart for explaining the impedance when the output side is viewed from the
図２２に対応する参照例が図２７であり、図２３に対応する参照例が図２８である。図２７は、ピーク動作をする場合のインピーダンスを説明するスミスチャートである。図２８は、バックオフ動作をする場合のインピーダンスを説明するスミスチャートである。図２７の曲線Ｓ７及び図２８の曲線Ｓ８は周波数が５００ＭＨｚから２０ＧＨｚまで変化した場合の軌跡である。 A reference example corresponding to FIG. 22 is FIG. 27, and a reference example corresponding to FIG. 23 is FIG. 28. FIG. 27 is a Smith chart illustrating impedance in the case of peak operation. FIG. 28 is a Smith chart illustrating impedance in the case of backoff operation. The curve S7 in FIG. 27 and the curve S8 in FIG. 28 are loci when the frequency changes from 500 MHz to 20 GHz.
図２７及び図２８のスミスチャートにおいても、図２２及び図２３のスミスチャートと同様に軌跡が変化していることが示される。 The Smith charts of FIGS. 27 and 28 also show that the locus changes as in the Smith charts of FIGS. 22 and 23.
図１９から図２３及び図２４から図２８によって、電力増幅器１８００が、ドハティアンプとして機能する電力増幅器と同様の動作を行うことが示された。よって、電力増幅器１８００は、ドハティアンプとして機能する。
19 to 23 and 24 to 28 show that the
図２９には、電力増幅器１８００において、θを複数の値とした場合について、横軸を入力信号の電力のピーク電力に対するデシベル値すなわちバックオフ値として表した場合の効率が示される。曲線Ｅ２は、２θ＝９０度、曲線Ｅ３は２θ＝１０９度、曲線Ｅ４は２θ＝１２０度の場合である。電力増幅器１８００は、バックオフ量が３ｄＢ以上の場合にピーク動作を行うことで、ピーク対平均電力比（ＰＡＰＲ）が大きい場合であってもバックオフ量を確保することができ、高効率を維持するドハティアンプとして機能すること可能であることが示される。
FIG. 29 shows the efficiency when θ is set to a plurality of values in the
以上、本発明の例示的な実施形態について説明した。電力増幅器１００では、信号ＲＦ１を、信号ＲＦ２と、信号ＲＦ２より約９０度遅れた信号ＲＦ３とに分配する３ｄＢカプラ１０２と、信号ＲＦ１の電力レベルが第１レベル以上の領域において、信号ＲＦ２を増幅して信号ＲＦ４を出力するキャリアアンプ１０３と、信号ＲＦ１の電力レベルが第１レベルより第２レベル以上の領域において、信号ＲＦ３を増幅して信号ＲＦ５を出力するピークアンプ１０４と、伝送線路１０５１及び伝送線路１０５２を有するハイブリッドカプラ１０５と、を備え、伝送線路１０５１の一方の端子に信号ＲＦ４が入力され、伝送線路１０５２の一方の端子に信号ＲＦ５が入力され、伝送線路１０５２の他方の端子が開放され、伝送線路１０５１の他方の端子から信号ＲＦ４と信号ＲＦ５とが合成された信号ＲＦ１の増幅信号が出力される。
The exemplary embodiments of the present invention have been described above. In the
これにより、電力増幅器１００は増幅する信号の電力レベルに応じて、ピークアンプ１０４のオン状態を切り替えつつ信号ＲＦ１の増幅を高効率に行う電力増幅器として機能する。また、電力増幅器１００はハイブリッドカプラ１０５によって電力の合成を行うため、インダクタ素子を設けるドハティアンプと比較して、寄生成分の影響を低減することが可能となる。
As a result, the
また、電力増幅器１００では、ハイブリッドカプラ１０５は、伝送線路１０５１と伝送線路１０５２との間に誘電体部１００１を有する。
Further, in the
これにより、線路間の容量値を、誘電体部１００１が存在せず、自由空間が存在する場合よりも大きくすることができる。伝送線路１０５１と伝送線路１０５２を１つのキャパシタンス素子として考えると、ある容量値を実現するために要する、伝送線路が向かい合う面の面積を小さくできる。伝送線路の厚みを一定であるとすると、伝送線路の長さを短くすることができるので、ハイブリッドカプラ１０５を小型化することが可能となる。
As a result, the capacitance value between the lines can be made larger than in the case where the
また、ハイブリッドカプラ１０５は、キャリアアンプ１０３及びピークアンプ１０４と同一の基板に配置されてもよい。これにより、回路素子を接続する配線における寄生成分の影響を低減しつつ、回路をより小型化することが可能となる。
Further, the
第２実施形態に係る電力増幅器１８００は、信号ＲＦ１を、信号ＲＦ２と、信号ＲＦ２より位相が遅れた信号ＲＦ３とに分配する分配器１８０１と、信号ＲＦの電力レベルが第１レベル以上の領域において、信号ＲＦ２を増幅して信号ＲＦ４を出力するキャリアアンプ１０３と、信号ＲＦ１の電力レベルが第１レベルより第２レベル以上の領域において、信号ＲＦ３を増幅して信号ＲＦ５を出力するピークアンプ１０４と、伝送線路１０５１及び伝送線路１０５２を有するハイブリッドカプラ１０５と、を備え、伝送線路１０５１の一方の端子に信号ＲＦ４が入力され、伝送線路１０５２の一方の端子に信号ＲＦ５が入力され、伝送線路１０５２の他方の端子が開放され、伝送線路１０５１の他方の端子から信号ＲＦ４と信号ＲＦ５とが合成された信号ＲＦ１の増幅信号が出力される。
The
これにより、分配器１８０１を用いて信号ＲＦ３の位相の遅れを適宜設定することが可能となる。位相の遅れを約９０度より大きくすると、バックオフ量が３ｄＢ以上となる。よって、電力増幅器１８００は、寄生成分による影響を低減させつつ、信号ＲＦ１の増幅を、高ＰＡＰＲの信号に対しても高効率に行う電力増幅器として機能することが可能となる。
This makes it possible to appropriately set the phase delay of the signal RF3 using the
また、電力増幅器１８００では、信号ＲＦ３は、信号ＲＦより位相が約１２０度遅れた信号としてもよい。これにより、バックオフ量は６ｄＢとなり、電力増幅器１８００が信号ＲＦ１の増幅を、高ＰＡＰＲの信号に対しても高効率に行うことが可能となる。
Further, in the
なお、以上説明した各実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るとともに、本発明にはその等価物も含まれる。即ち、各実施形態に当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、各実施形態が備える各要素及びその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。また、各実施形態は例示であり、異なる実施形態で示した構成の部分的な置換又は組み合わせが可能であることは言うまでもなく、これらも本発明の特徴を含む限り本発明の範囲に包含される。 It should be noted that each of the embodiments described above is for facilitating the understanding of the present invention, and is not for limiting the interpretation of the present invention. The present invention can be modified / improved without departing from the spirit thereof, and the present invention also includes an equivalent thereof. That is, those skilled in the art with appropriate design changes to each embodiment are also included in the scope of the present invention as long as they have the features of the present invention. For example, each element included in each embodiment and its arrangement, material, condition, shape, size, and the like are not limited to those exemplified, and can be changed as appropriate. Further, each embodiment is an example, and it goes without saying that the configurations shown in different embodiments can be partially replaced or combined, and these are also included in the scope of the present invention as long as the features of the present invention are included. ..
１００…電力増幅器、１０１…初段アンプ、１０２…３ｄＢカプラ、１０３…キャリアアンプ、１０４…ピークアンプ、１０５，１０５Ａ…ハイブリッドカプラ、１０５１，１０５２…伝送線路、１８０１…分配器 100 ... Power amplifier, 101 ... First stage amplifier, 102 ... 3dB coupler, 103 ... Carrier amplifier, 104 ... Peak amplifier, 105, 105A ... Hybrid coupler, 1051, 1052 ... Transmission line, 1801 ... Distributor
Claims (7)
前記第１信号の電力レベルが第１レベル以上の領域において、前記第２信号を増幅して第４信号を出力する第１増幅器と、
前記第１信号の電力レベルが前記第１レベルより高い第２レベル以上の領域において、
前記第３信号を増幅して第５信号を出力する第２増幅器と、
第１伝送線路及び第２伝送線路を有するハイブリッドカプラと、
を備え、
前記第１伝送線路の一方の端子に前記第４信号が入力され、前記第２伝送線路の一方の端子に前記第５信号が入力され、前記第２伝送線路の他方の端子が開放され、前記第１伝送線路の他方の端子から前記第４信号と前記第５信号とが合成された前記第１信号の増幅信号が出力される、電力増幅器。 A distributor that distributes the first signal into a second signal and a third signal that is about 90 degrees behind the second signal.
In the region where the power level of the first signal is the first level or higher, the first amplifier that amplifies the second signal and outputs the fourth signal, and
In the region of the second level or higher where the power level of the first signal is higher than the first level,
A second amplifier that amplifies the third signal and outputs the fifth signal,
A hybrid coupler having a first transmission line and a second transmission line,
With
The fourth signal is input to one terminal of the first transmission line, the fifth signal is input to one terminal of the second transmission line, and the other terminal of the second transmission line is opened. A power amplifier that outputs an amplified signal of the first signal, which is a combination of the fourth signal and the fifth signal, from the other terminal of the first transmission line.
前記ハイブリッドカプラは、
前記第１伝送線路と前記第２伝送線路との間に誘電体部を有する、電力増幅器。 The power amplifier according to claim 1.
The hybrid coupler
A power amplifier having a dielectric portion between the first transmission line and the second transmission line.
前記ハイブリッドカプラは、前記第１増幅器及び前記第２増幅器と同一の基板に配置される、電力増幅器。 The power amplifier according to claim 1 or 2.
The hybrid coupler is a power amplifier arranged on the same substrate as the first amplifier and the second amplifier.
前記第１信号の電力レベルが第１レベル以上の領域において、前記第２信号を増幅して第４信号を出力する第１増幅器と、
前記第１信号の電力レベルが前記第１レベルより高い第２レベル以上の領域において、
前記第３信号を増幅して第５信号を出力する第２増幅器と、
第１伝送線路及び第２伝送線路を有するハイブリッドカプラと、
を備え、
前記第１伝送線路の一方の端子に前記第４信号が入力され、前記第２伝送線路の一方の端子に前記第５信号が入力され、前記第２伝送線路の他方の端子が開放され、前記第１伝送線路の他方の端子から前記第４信号と前記第５信号とが合成された前記第１信号の増幅信号が出力される、電力増幅器。 A distributor that distributes the first signal into a second signal and a third signal that is delayed by 90 degrees or more and less than 180 degrees from the second signal.
In the region where the power level of the first signal is the first level or higher, the first amplifier that amplifies the second signal and outputs the fourth signal, and
In the region of the second level or higher where the power level of the first signal is higher than the first level,
A second amplifier that amplifies the third signal and outputs the fifth signal,
A hybrid coupler having a first transmission line and a second transmission line,
With
The fourth signal is input to one terminal of the first transmission line, the fifth signal is input to one terminal of the second transmission line, and the other terminal of the second transmission line is opened. A power amplifier that outputs an amplified signal of the first signal, which is a combination of the fourth signal and the fifth signal, from the other terminal of the first transmission line.
前記第３信号は、前記第２信号より約１２０度遅れた信号である、電力増幅器。 The power amplifier according to claim 4.
The third signal is a signal delayed by about 120 degrees from the second signal, that is, a power amplifier.
前記ハイブリッドカプラは、
前記第１伝送線路と前記第２伝送線路との間に誘電体部を有する、電力増幅器。 The power amplifier according to claim 4 or 5.
The hybrid coupler
A power amplifier having a dielectric portion between the first transmission line and the second transmission line.
前記ハイブリッドカプラは、前記第１増幅器及び前記第２増幅器と同一の基板に配置される、電力増幅器。 The power amplifier according to any one of claims 4 to 6.
The hybrid coupler is a power amplifier arranged on the same substrate as the first amplifier and the second amplifier.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US16/953,890 US20210175853A1 (en) | 2019-12-10 | 2020-11-20 | Power amplifier |
| CN202011424759.4A CN112953417B (en) | 2019-12-10 | 2020-12-08 | Power amplifier |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019223209 | 2019-12-10 | ||
| JP2019223209 | 2019-12-10 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2021093715A true JP2021093715A (en) | 2021-06-17 |
Family
ID=76310861
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020133611A Pending JP2021093715A (en) | 2019-12-10 | 2020-08-06 | Power amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2021093715A (en) |
-
2020
- 2020-08-06 JP JP2020133611A patent/JP2021093715A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108259008B (en) | Doherty amplifier with passive phase compensation circuit | |
| US9917551B2 (en) | Doherty amplifiers with minimum phase output networks | |
| US10171047B2 (en) | Power amplifier with stabilising network | |
| EP3093987B1 (en) | Phase correction in a doherty power amplifier | |
| CN109327191B (en) | Four-way doherty amplifier and mobile communication base station | |
| KR101128486B1 (en) | Power amplifier apparatus | |
| US20060109053A1 (en) | Series-Type Doherty Amplifier Without Hybrid Coupler | |
| KR20130033392A (en) | Power amplifier with transistor input mismatching | |
| KR20130004293A (en) | Variable class characteristic amplifier | |
| CN108462477B (en) | Power amplifying circuit | |
| US9806394B2 (en) | 0/90 degree coupler with complex termination | |
| Wentzel et al. | Novel broadband Wilkinson power combiner | |
| CN106664062B (en) | Integrated 3-way Doherty amplifier | |
| US10187015B2 (en) | Doherty amplifier | |
| US10630242B2 (en) | Doherty amplifiers with passive phase compensation circuits | |
| Ledezma | Doherty power amplifier with lumped non-foster impedance inverter | |
| JP2022043892A (en) | Power amplifier circuit | |
| WO2017141453A1 (en) | Power amplifier | |
| JP2021093715A (en) | Power amplifier | |
| CN112953417B (en) | Power amplifier | |
| JP2015195449A (en) | Multiband high frequency power amplifier | |
| WO2022045279A1 (en) | Power amplification circuit | |
| JP5685967B2 (en) | Multiplier circuit | |
| Mariappan et al. | A 1.1-to-2.7 GHz CMOS Power Amplifier with Digitally-Reconfigurable-Impedance Matching-Network (DRIMN) for Wideband Performance optimization | |
| JP2021184526A (en) | Doherty amplifier |