JP2021089398A - 電気光学装置、電子機器及び駆動方法 - Google Patents
電気光学装置、電子機器及び駆動方法 Download PDFInfo
- Publication number
- JP2021089398A JP2021089398A JP2019220844A JP2019220844A JP2021089398A JP 2021089398 A JP2021089398 A JP 2021089398A JP 2019220844 A JP2019220844 A JP 2019220844A JP 2019220844 A JP2019220844 A JP 2019220844A JP 2021089398 A JP2021089398 A JP 2021089398A
- Authority
- JP
- Japan
- Prior art keywords
- electro
- transistor
- optical device
- pixel
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 13
- 238000012937 correction Methods 0.000 claims abstract description 73
- 239000011159 matrix material Substances 0.000 claims abstract description 13
- 230000006866 deterioration Effects 0.000 abstract description 6
- 101100191136 Arabidopsis thaliana PCMP-A2 gene Proteins 0.000 description 35
- 101100048260 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) UBX2 gene Proteins 0.000 description 35
- 238000005516 engineering process Methods 0.000 description 30
- 238000010586 diagram Methods 0.000 description 28
- 230000004048 modification Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 238000012546 transfer Methods 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 5
- 239000008186 active pharmaceutical agent Substances 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 230000006872 improvement Effects 0.000 description 3
- 101100207024 Caenorhabditis elegans sel-9 gene Proteins 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 101100422768 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SUL2 gene Proteins 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000010791 quenching Methods 0.000 description 1
- 230000000171 quenching effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000004984 smart glass Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3275—Details of drivers for data electrodes
- G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
- G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/043—Preventing or counteracting the effects of ageing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
【課題】本技術の目的の一つは、画面内の部分的な画質の悪化を改善することができる電気光学装置、電子機器及び駆動方法を提供することにある。【解決手段】駆動トランジスタと、駆動トランジスタを介して供給される電流の大きさに応じた輝度で発光する発光素子とを含む画素回路が行列状に配置されて成る画素部の画素列単位で配線されたデータ線ごとに設けられ、入力されるデータ信号をデータ線に書込むセレクタスイッチを備え、セレクタスイッチは、グループ分けされたデータ線に対してグループごとに異なるタイミングで駆動トランジスタのしきい値電圧補正用の補正電位を書込む電気光学装置とする。【選択図】図13
Description
本技術は、電気光学装置、電子機器及び駆動方法に関する。
発光素子として有機発光ダイオード(以下、OLED(Organic Light Emitting Diode)という)素子などを用いた電気光学装置が知られている。電気光学装置では、走査線とデータ線との交差箇所に対して、発光素子やトランジスタなどを含む画素回路が画素に対応して設けられる。画素回路に対して、画素の階調レベルに応じた電位のデータ信号が当該トランジスタのゲートに印加されると、当該トランジスタは、ゲート・ソース間の電圧に応じた電流を発光素子に対して供給し、発光素子が階調レベルに応じた輝度で発光する。
各画素に設けられたトランジスタのしきい値電圧(以下Vthと適宜称する)がばらつくと、発光素子に流れる電流がばらつき画質が低下する。画質の低下を防止するために、Vthのばらつきを補正する必要がある。トランジスタのゲートに該トランジスタのVthのばらつき補正用の補正電位(基準電圧)を書込むことで、Vthのばらつきを補正する技術が知られている(例えば、下記の特許文献1を参照)。
このような従来技術においては、画素単位でVthのばらつき補正を行うことができるが、画面内の部分的な画質の悪化に対しては十分な改善効果を得ることができない。
本技術の目的の一つは、画面内の部分的な画質の悪化を改善することができる電気光学装置、電子機器及び駆動方法を提供することにある。
本技術は、
駆動トランジスタと、前記駆動トランジスタを介して供給される電流の大きさに応じた輝度で発光する発光素子とを含む画素回路が行列状に配置されて成る画素部の画素列単位で配線されたデータ線ごとに設けられ、入力されるデータ信号を前記データ線に書込むセレクタスイッチを備え、
前記セレクタスイッチは、グループ分けされた前記データ線に対してグループごとに異なるタイミングで前記駆動トランジスタのしきい値電圧補正用の補正電位を書込む
電気光学装置である。
駆動トランジスタと、前記駆動トランジスタを介して供給される電流の大きさに応じた輝度で発光する発光素子とを含む画素回路が行列状に配置されて成る画素部の画素列単位で配線されたデータ線ごとに設けられ、入力されるデータ信号を前記データ線に書込むセレクタスイッチを備え、
前記セレクタスイッチは、グループ分けされた前記データ線に対してグループごとに異なるタイミングで前記駆動トランジスタのしきい値電圧補正用の補正電位を書込む
電気光学装置である。
また、本技術は、上述した電気光学装置を備える電子機器である。
さらに、本技術は、
駆動トランジスタと、前記駆動トランジスタを介して供給される電流の大きさに応じた輝度で発光する発光素子とを含む画素回路が行列状に配置されて成る画素部の画素列単位で配線されたデータ線をグループ分けし、グループごとに異なるタイミングで前記駆動トランジスタのしきい値電圧補正用の補正電位を書込む
電気光学装置の駆動方法である。
駆動トランジスタと、前記駆動トランジスタを介して供給される電流の大きさに応じた輝度で発光する発光素子とを含む画素回路が行列状に配置されて成る画素部の画素列単位で配線されたデータ線をグループ分けし、グループごとに異なるタイミングで前記駆動トランジスタのしきい値電圧補正用の補正電位を書込む
電気光学装置の駆動方法である。
以下に説明する実施形態は、本技術の好適な具体例であり、技術的に好ましい種々の限定が付されている。しかしながら、本技術の範囲は、以下の説明において、特に本技術を限定する旨の記載がない限り、これらの実施形態に限定されないものとする。また、以下の説明において、同一の名称、符号については同一もしくは同質の構成要素を示しており、重複する説明を適宜省略する。本技術の説明は、以下の順序で行う。
<1.本技術を適用することができる電気光学装置>
「1−1.電気光学装置の構成」
「1−2.水平駆動回路の構成」
「1−3.画素回路の構成」
「1−4.基本的な回路動作」
「1−5.改善点」
<2.本技術の実施形態>
<3.変形例>
<4.応用例>
<1.本技術を適用することができる電気光学装置>
「1−1.電気光学装置の構成」
「1−2.水平駆動回路の構成」
「1−3.画素回路の構成」
「1−4.基本的な回路動作」
「1−5.改善点」
<2.本技術の実施形態>
<3.変形例>
<4.応用例>
<1.本技術を適用することができる電気光学装置>
「1−1.電気光学装置の構成」
本技術は、図1に示すアクティブマトリクス型駆動回路を備える有機EL表示装置1(電気光学装置)に適用することができる。有機EL表示装置1は、表示パネル1Aと表示パネル1Aの動作を制御する制御回路(図示略)とを備える。
「1−1.電気光学装置の構成」
本技術は、図1に示すアクティブマトリクス型駆動回路を備える有機EL表示装置1(電気光学装置)に適用することができる。有機EL表示装置1は、表示パネル1Aと表示パネル1Aの動作を制御する制御回路(図示略)とを備える。
制御回路には、デジタルの画像データがデータ同期信号に同期して供給される。画像データは、表示パネル1Aで表示すべき画像の画素の階調レベルを例えば8ビットで規定するデータである。また、同期信号とは、垂直同期信号、水平同期信号、及び、ドットクロック信号を含む信号である。制御回路は、同期信号に基づいて、各種制御信号を生成し、これを表示パネル1Aに対して供給する。また、制御回路は電圧生成回路を含む。電圧生成回路は、表示パネル1Aに対して、各種電位を供給する。さらに、制御回路は、画像データに基づいて、アナログの画像信号を生成する。
図1に示すように、表示パネル1Aは、半導体基板例えばシリコン基板上に垂直駆動回路2、水平駆動回路3及び画素部4を形成している。画素部4に対して垂直駆動回路2からの複数の走査線が水平方向に延長され、水平駆動回路3からの複数のデータ線が垂直方向に延長されている。
図2に示すように、画素部4には、画素回路がマトリクス状に配置されている。そして、画素部4には、マトリクス状の画素回路の配列に対して、行方向(画素行の画素の配列方向)に沿って3つの走査線(第1走査線5、第2走査線6及び第3走査線7)が画素行ごとに配線されている。また、行列状の画素回路の配列に対して、列方向(画素列の画素の配列方向)に沿ってデータ線8が画素列毎に配線されている。なお、画素部4には、R(赤)、B(青)、G(緑)で示すように、三原色の画素に対応する画素回路が設けられている。これら3画素がカラー画像の1ドットを表現する。なお、1ドットを表現する画素の組み合わせはこれに限らず、輝度向上のためのW(白)画素を加えて構成したり、色再現範囲拡大のための補色画素を加えて構成してもよい。
第1走査線5の各々、第2走査線6の各々及び第3走査線の各々は、垂直駆動回路2の対応する行の出力端にそれぞれ接続されている。データ線8の各々は、水平駆動回路3の対応する列の出力端にそれぞれ接続されている。
垂直駆動回路2は、シフトレジスタ回路等によって構成されている。垂直駆動回路2は、画素部4の各画素回路への階調レベルに応じたデータ信号の書込みに際し、第1走査線5の各々に対して書込み走査信号WSを順次供給することによって画素部4の各画素回路を行単位で順番に走査(線順次走査)する。また、垂直駆動回路2は、第1走査線6に対して第1制御信号DSを供給することにより、画素回路の発光/非発光(消光)の制御を行う。さらに、垂直駆動回路2は、第3走査線7に対して第2制御信号AZを供給することにより、非発光期間において画素回路を発光しないようにする制御を行う。
水平駆動回路3は、データ信号として、前述した階調レベルに応じたデータ信号の信号電位(信号電圧Vdata)と、補正電位(基準電圧Vofs)とを選択的にデータ線8の各々に書き込む。つまり、信号電圧Vdataは、階調レベル(輝度)に応じた電圧である。基準電圧Vofsは、後述するしきい値補正動作を行う際に用いられる。
この水平駆動回路3の具体的な回路動作が本技術の特徴とするところであり、その詳細については後述する。
水平駆動回路3から出力されるデータ信号は、データ線8の各々を介して画素部4の各画素回路に対し、垂直駆動回路2による走査によって選択された画素行の単位で書き込まれる。すなわち、水平駆動回路3は、データ信号を行(ライン)単位で書き込む線順次書込みの駆動形態を採っている。
そして、垂直駆動回路2と水平駆動回路3とで、各画素回路に対して、後述するデータ信号の保持容量への書込み動作、しきい値補正動作、移動度補正動作及びブートストラップ動作を行わせるように画素部4を駆動する駆動回路10が構成される。
「1−2.水平駆動回路の構成」
図3は、水平駆動回路と画素回路との接続構成例を模式的に示す図である。前述したように、画素回路は、R(赤)、B(青)、G(緑)の3つの画素を1つのユニットとして行方向(図においては水平方向)及び列方向(図においては垂直方向)にアレイ接続されている。図示した例では、行方向にN個、列方向にM個の画素回路を配置して1ユニット(1画面)を構成している。画素回路は、それぞれ列方向に延設されたデータ線8と接続されている。データ線8は、行列状に配置された画素回路に対して垂直方向に1ラインずつ輝度に応じたデータ信号の信号電位(信号電圧Vdata)及び補正電位(基準電圧Vofs)を書込むものである。
図3は、水平駆動回路と画素回路との接続構成例を模式的に示す図である。前述したように、画素回路は、R(赤)、B(青)、G(緑)の3つの画素を1つのユニットとして行方向(図においては水平方向)及び列方向(図においては垂直方向)にアレイ接続されている。図示した例では、行方向にN個、列方向にM個の画素回路を配置して1ユニット(1画面)を構成している。画素回路は、それぞれ列方向に延設されたデータ線8と接続されている。データ線8は、行列状に配置された画素回路に対して垂直方向に1ラインずつ輝度に応じたデータ信号の信号電位(信号電圧Vdata)及び補正電位(基準電圧Vofs)を書込むものである。
そして、水平駆動回路3は、図示するように、画素部4におけるN本のデータ線8の各々について、1本のデータ線8を単位として、アンプ31から入力電圧が与えられる構成となっている。
アンプ31から与えられる入力電圧は、所定の直流電圧である基準電圧Vofsと、当該基準電圧Vofsに続いて時系列で入力されるN列分の信号電圧(階調電圧)Vdataである。アンプ31の前段側には、例えば、デジタル信号をアナログ信号に変換するDAコンバータ(図示せず)が設けられ、当該DAコンバータの出力DACoutがアンプ31の非反転(+)入力端子に入力される。
DAコンバータは、水平駆動回路3に対して基準電圧Vofs及び信号電圧Vdataを供給する信号供給源を構成している。アンプ31は、反転(−)入力端子と出力端子とが電気的に接続されており、DAコンバータを含む信号供給源の出力段を構成している。
一般的には、画素部4のN本のデータ線8の各々に対して1対1の対応関係をもって信号供給源が設けられる。これに対し、水平駆動回路3のように、9本のデータ線8を単位として信号供給源を設けることにより、信号供給源、即ち、DAコンバータやアンプ31の数を大幅に削減できるため、システムの回路構成の簡略化を図ることができる利点がある。
水平駆動回路3は、9本のデータ線8にそれぞれ対応するセレクタスイッチ(セレクタスイッチSEL1〜9)を有する。セレクタスイッチSEL1〜9は、データ線8などと共にセレクタ回路を形成し、アンプ31から入力される基準電圧Vofsをサンプリングし、データ線8に書込む。さらにセレクタスイッチSEL1〜9は、基準電圧Vofsに続いてアンプ31から時系列で入力される信号電圧Vdataを時分割にてサンプリングし、データ線8の各々に書き込む。
セレクタスイッチSEL1〜9は、例えば、Pチャネル型のトランジスタ等によるアナログスイッチ(トランスファスイッチ)によって構成されている。そして、セレクタスイッチSEL1〜9は、例えば、各々に接続されている制御線(図示略)を介して供給される選択パルス(例えば、水平駆動回路又は制御回路にて生成)に応じてスイッチング動作(オン/オフ動作)を行うことにより基準電圧Vofsと信号電圧Vdataとをサンプルホールドする。
このように、水平駆動回路3は、画素回路にデータ信号を書込む際に、その画素回路と繋がるセレクタラインをオンにする。つまり、セレクタスイッチSEL1をオンにすることで画素R1,画素R4,…にデータ信号を書込め、次にセレクタスイッチSEL2をオンにすることで画素B1,画素B4,…にデータ信号を書込める構成となっている。1水平期間内にセレクタスイッチSEL9まで画素にデータ信号Vdataを書込むことで、水平方向1ラインの書込みが完了し、この動作を垂直方向1ラインごとに繰り返す。
なお、画素回路が水平方向に1ユニットN個、垂直方向に1ユニットM個あり、セレクタスイッチ(セレクタスイッチSEL1〜9)が9個ごとに1つのアンプ31と接続されている構成(アンプ数:N/9個)について例示しているが、アンプ31に接続されるセレクタスイッチの数は、これに限らない。つまり、アンプライン(アンプ31の出力線)に対するデータ線8の本数は、9本以外であってもよい。
「1−3.画素回路の構成」
図4は、1画素の画素回路4aを示す。画素回路4aは、垂直駆動回路2からの第1走査線5、第2走査線6及び第3走査線7と、水平駆動回路3からのデータ線8とに接続されている。画素回路4aは、4つのトランジスタ(駆動トランジスタDRTr、トランジスタWSTr、トランジスタDSTr、トランジスタAZTr)と、保持容量Csと、補助容量Csubと、OLEDとを含んでいる。なお、ここでは、この4つのトランジスタとして、Pチャネル型のトランジスタを用いている。つまり、画素回路4aを、Pch4Tr2Cで構成している。
図4は、1画素の画素回路4aを示す。画素回路4aは、垂直駆動回路2からの第1走査線5、第2走査線6及び第3走査線7と、水平駆動回路3からのデータ線8とに接続されている。画素回路4aは、4つのトランジスタ(駆動トランジスタDRTr、トランジスタWSTr、トランジスタDSTr、トランジスタAZTr)と、保持容量Csと、補助容量Csubと、OLEDとを含んでいる。なお、ここでは、この4つのトランジスタとして、Pチャネル型のトランジスタを用いている。つまり、画素回路4aを、Pch4Tr2Cで構成している。
駆動トランジスタDRTrは、ソースがトランジスタDSTrを介して給電線41に接続され、ドレインはOLEDのアノードに接続され、OLEDに流れる電流を制御する。給電線41には、高電位の電源(VCCP)が給電される。OLEDのカソードは電源線42と接続されて共通電極とされ、低電位の電源(Vss)に設定される。
トランジスタWSTr(第1トランジスタ)は、ゲートが第1走査線5に接続され、ソース及びドレインの一方がデータ線8に接続され、他方が駆動トランジスタDRTrのゲートに接続されている。トランジスタWSTrは、書込み走査信号WSに応じてデータ線電位(階調電位)を駆動トランジスタDRTrのゲートに書込む。
トランジスタDSTr(第2トランジスタ)は、ゲートが第2走査線6に接続され、ソース及びドレインの一方が給電線41に接続され、他方が駆動トランジスタDRTrのソースに接続され、駆動トランジスタDRTrへの電源供給を制御する。
トランジスタAZTr(第3トランジスタ)は、ゲートが第3走査線7に接続され、ソース及びドレインの一方が駆動トランジスタDRTrのドレイン及びOLEDのアノードに接続され、他方が電源線42に接続される。
保持容量Csは、駆動トランジスタDRTrのゲート・ソース間に接続され、DRTrのゲート・ソース間電圧Vgsを保持する。補助容量Csubは、駆動トランジスタDRTrのソースと固定電源(Vss)のノードとの間に接続され、駆動トランジスタDRTrのソース電圧の変動を抑制するとともに、駆動トランジスタDRTrのゲート・ソース間電圧Vgsを駆動トランジスタDRTrのしきい値電圧Vthにする作用をなす。
「1−4.基本的な回路動作」
前述した構成を備える有機EL表示装置1では、各画素回路4aにおいて、OLEDの発光輝度を駆動トランジスタDRTrによって制御される電流で制御している。そのため、各画素回路4aにおいて駆動トランジスタDRTrのしきい値電圧Vthがばらつくと画素ごとに発光輝度がばらつくことになり、画面の一様性(ユニフォーミティ)が損なわれてしまう。そこで、有機EL表示装置1では、駆動トランジスタDRTrのしきい値電圧Vthのばらつきに起因する発光輝度のばらつきを低減する、Vth補正動作を線順次走査に併せて行っている。
前述した構成を備える有機EL表示装置1では、各画素回路4aにおいて、OLEDの発光輝度を駆動トランジスタDRTrによって制御される電流で制御している。そのため、各画素回路4aにおいて駆動トランジスタDRTrのしきい値電圧Vthがばらつくと画素ごとに発光輝度がばらつくことになり、画面の一様性(ユニフォーミティ)が損なわれてしまう。そこで、有機EL表示装置1では、駆動トランジスタDRTrのしきい値電圧Vthのばらつきに起因する発光輝度のばらつきを低減する、Vth補正動作を線順次走査に併せて行っている。
この駆動トランジスタDRTrのVth補正のための期間は、Vth補正準備期間とVth補正期間とで構成されている。Vth補正準備とは、駆動トランジスタDRTrのゲート電圧を初期化するとともに、駆動トランジスタDRTrのソース電圧を初期化することを指している。Vth補正とは、駆動トランジスタDRTrのゲート・ソース間電圧Vgsを駆動トランジスタDRTrのしきい値電圧Vthに近づける補正動作を指している。
図5は、駆動トランジスタDRTrのVth補正準備期間から階調レベルに応じたデータ信号の書込みまでの画素回路4aの駆動タイミングの一例を示す図である。まず、線順次走査の新しいフィールドに入ることでVth補正準備期間に移行する。Vth補正準備期間では、水平駆動回路3によって基準電圧Vofsがデータ線8に書込まれる。この状態において、垂直駆動回路2からの書込み走査信号WSによってトランジスタWSTr(図4参照)がオンし、駆動トランジスタDRTrのゲート電圧Vgが基準電圧Vofsとなり初期化(リセット)される。このとき、垂直駆動回路2からの第1制御信号DSによってトランジスタDSTrがオン状態とされ、駆動トランジスタDRTrのソース電圧が電源電圧VCCPとなり初期化(リセット)される。これにより、Vth補正準備が完了する。
Vth補正準備が完了するとVth補正期間に移行する。Vth補正期間では、垂直駆動回路2からの第1制御信号DSによってトランジスタDSTrがオフとなる。これにより駆動トランジスタDRTrのソース電圧が低下を始め、ゲート・ソース間電圧Vgsがしきい値電圧Vthに収束する。このしきい値電圧Vthに相当する電圧は保持容量Csに保持される。なお、水平駆動回路3は、Vth補正期間内においてデータ線8への書込み電圧を基準電圧Vofsから信号電圧Vdataに切り替える。
保持容量Csにしきい値電圧Vthに相当する電圧が保持されていることで、信号電圧Vdataによる駆動トランジスタDRTrの駆動の際に、駆動トランジスタDRTrに流れるドレイン・ソース間電流Idsのしきい値電圧Vthに対する依存性を抑えることができる。
なお、ここでは説明を省略するが、垂直駆動回路2及び水平駆動回路3で構成される駆動回路10は、前述したように、さらに、移動度補正動作及びブートストラップ動作についても行わせるように画素部4を駆動する。移動度補正動作は、駆動トランジスタDRTrのゲート・ソース間に保持される電圧Vgsを、駆動トランジスタDRTrの移動度の大きさに応じて補正する動作である。ブートストラップ動作は、保持容量Csに保持されたゲート・ソース間電圧Vgs、即ち、保持容量Csの両端間電圧を保持したまま、駆動トランジスタDRTrのゲート電位Vg及びソース電位Vsが変動する動作である。
「1−5.改善点」
図6は、比較例におけるデータ線8への補正電位の書込みを説明するための図である。前述した水平駆動回路3は、Vth補正準備期間において水平1ラインのデータ線8の各々に基準電圧Vofsを一括で書込んでいた。つまり、図示するように、各アンプ31に接続されているセレクタスイッチSEL1〜9を全て同じタイミングで一斉にオンしていた。これにより、以下に説明するクロストークによる画質の悪化が生じていた。
図6は、比較例におけるデータ線8への補正電位の書込みを説明するための図である。前述した水平駆動回路3は、Vth補正準備期間において水平1ラインのデータ線8の各々に基準電圧Vofsを一括で書込んでいた。つまり、図示するように、各アンプ31に接続されているセレクタスイッチSEL1〜9を全て同じタイミングで一斉にオンしていた。これにより、以下に説明するクロストークによる画質の悪化が生じていた。
図7は、比較例の書込みにおけるクロストークのパターンについて説明するための図である。例えば、図示するように、画面中央部にウィンドウを表示するとして、ウィンドウ外部を白のパターンで表示し、内部を黒のパターンで表示したとする。この場合、Vth補正準備期間における電源(本例の場合はVCCP)電位揺れが原因で白段部(白のパターンのみのライン領域)LA1がウィンドウ段部(黒のパターンを含むライン領域)LA2に比べて暗く表示(図においてはハッチングで表現している)されてしまう現象が生じる。つまり、水平駆動回路3から各データ線8に同じ輝度のデータ信号Vdataを書込んだ場合であっても、画素行単位で輝度が異なる現象が生じる。以下、この原因について説明する。
図8は、Vth補正準備期間における電源電位揺れによる不具合を説明するための図である。なお、図8において、Vdata(白)は、ある輝度で発光させるときのデータ線8の電圧、Vdata(黒)は、黒を発光させるときのデータ線8の電圧とする。前述の説明において使用した図5においても同様である。また、ここでは、電圧の大小関係が、Vdata(白)<Vofs<Vdata(黒)となっている場合について説明する。
白段部LA1のVth補正準備期間において垂直方向1ライン前のデータ信号の信号電位(信号電圧Vdata(白))から補正電位(基準電圧Vofs)への電位変動が水平方向1ライン分同時に生じる。この電位変動がVCCP−DATA間(電源VCCPの給電線41とデータ線8との間)の寄生容量C(vccp-data)(図6及び図9を参照)を介して、図8に太い破線波形で示すようなVCCP電源揺れを引き起こす。
一方、ウィンドウ段部LA2では、垂直方向1ライン前のデータ信号の信号電位(信号電圧Vdata(黒))から補正電位(基準電圧Vofs)への電位変動と、データ信号の信号電位(信号電圧Vdata(白))から補正電位(基準電圧Vofs)への電位変動とが生じる(具体的には、同じ程度生じる)ことにより、水平方向1ラインにおいては、結果として電源揺れが相殺される。そのため、VCCP波形は、太線(実線)で示すようになり、白段部LA1とは異なるVCCP電源揺れとなる。
この白段部LA1とウィンドウ段部LA2のVCCP電位差により、Vth補正開始時の駆動トランジスタDRTrのソース電圧Vsが変化する。つまり、駆動トランジスタDRTrのゲート・ソース間電圧Vgsが変化することが原因で、図7に示すように表示されてしまう。なお、電圧の大小関係がVofs<Vdata(白)<Vdata(黒)の場合でも同様の理由で説明可能である。
つまり、図6に示したように、水平方向1ラインに基準電圧Vofsを一括で書き込むことでVCCP電位揺れが生じやすくなっており、そのことが原因でクロストークが生じ得る。本技術は、このようにして生じる画質の悪化を改善することができるものである。
<2.本技術の実施形態>
本技術の実施形態に係る有機EL表示装置1は、前述した構成において、データ線8をグループ分けし、グループごとに異なるタイミングで駆動トランジスタDRTrのVth補正用の補正電位(基準電圧Vofs)を書込むようにしたものである。以下、図面を参照しながら説明する。
本技術の実施形態に係る有機EL表示装置1は、前述した構成において、データ線8をグループ分けし、グループごとに異なるタイミングで駆動トランジスタDRTrのVth補正用の補正電位(基準電圧Vofs)を書込むようにしたものである。以下、図面を参照しながら説明する。
図10〜図12は、基準電圧Vofsの書込み動作について説明するための図である。図13は、本実施形態での基準電圧Vofsの書込みタイミングについて説明するための図である。以下、図10〜図13を参照して、アンプ別にグループ分けを行う場合について説明する。なお、ここでは、各データ線8をアンプ単位で3グループに分けて書込む場合について説明する。ここで、グループ数は、2以上であればよく、3以外であっても構わない。
まず、図10及び図13に示すように、Vth補正準備期間に入ると、第1グループの「n/3」個のアンプ31に接続されているセレクタスイッチSEL1〜9がオフからオンに切り替わる。これにより、第1グループのセレクタスイッチSEL1〜9に接続されている第1グループのデータ線8に基準電圧Vofsが書込まれる。なお、残りの第2グループ及び第3グループの「2n/3」個のアンプ31に接続されている第2グループ及び第3グループのセレクタスイッチSEL1〜9はオフのままとされ、垂直方向1ライン前のデータ線8に書込んだ信号電圧Vdataから変化しない。ここで、図10に示すように、一括での書込み時に信号電圧Vdataから基準電圧Vofsに変動するときのVCCP−DATA間の寄生容量C(vccp-data)をCpとすると、Cp/3がVCCP揺れに寄与するため、一括書込みに対してVCCP変動が小さくなる。具体的には、揺れのピークが1/3になる。
次に、図11及び図13に示すように、先ほど基準電圧Vofsを書込んだ第1グループのセレクタスイッチSEL1〜9がオン状態で基準電圧Vofsに接地されたまま、別の第2グループの「n/3」個のアンプ31に接続されている第2グループのセレクタスイッチSEL1〜9がオフからオンに切り替わる。これにより、第2グループのセレクタスイッチSEL1〜9に接続されている第2グループのデータ線8に基準電圧Vofsが書込まれる。ここで、残りの第3グループの「n/3」個のアンプ31に接続されている第3グループのセレクタスイッチSEL1〜9はオフのままとされ、垂直方向1ライン前のデータ線8に書込んだ信号電圧Vdataから変化しない。一方、第1グループのセレクタスイッチSEL1〜9は、基準電圧Vofsの書込み終了後もオン状態に固定される。
このとき、図11に示すように、第2グループによるVCCP揺れに影響を与える寄生容量は、前述した第1グループの場合と同様にCp/3だが、第1グループのセレクタスイッチSEL1〜9は、書込み終了後も固定電源(具体的には、電圧Vofs)に接地されているため、その分、VCCP変動の抑制に寄与する。これにより、前述した第1グループよりもVCCP揺れが減少する。ここで、VCCPと他の固定電源との間の寄生容量Cp_VCCに対するCpの割合が小さくなればVCCP揺れは小さくなる。第1グループのセレクタスイッチSEL1〜9が書込み終了後も固定電源に接地されることで、その分、Cp_VCCが大きくなったことになり、結果としてCp_VCCに対するCpの割合が小さくなってVCCP揺れが小さくなる。なお、書込み後に接地する固定電源は、基準電圧Vofs以外であってもよい。また、セレクタスイッチSEL1〜9以外によって接地してもよい。
最後に、図12及び図13に示す通り、第1グループ及び第2グループのセレクタスイッチSEL1〜9がオン状態で基準電圧Vofsに接地されたまま、残りの第3グループの「n/3」個のアンプ31に接続されている第3グループのセレクタスイッチSEL1〜9がオフからオンに切り替わる。そして、第3グループのセレクタスイッチSEL1〜9に接続されている第3グループのデータ線8に基準電圧Vofsが書込まれる。これにより、前述した第2グループの場合と同様の理由で、第2グループの場合よりもVCCP揺れがさらに減少する。
なお、図13に示すように、Vth補正準備期間中においては、第1制御信号DSによってトランジスタDSTrをオンとしている。つまり、基準電圧Vofsの書込みの際にオンとなっている。これにより、駆動トランジスタDRTrの一方の電極がトランジスタDSTrを介して固定電源(具体的にはVCCP)に接地され、その分、Cp_VCCを大きくすることができる。したがって、前述したCp_VCCに対するCpの割合をより小さくしてVCCP揺れを小さくすることができる。なお、トランジスタDSTrは、Vth補正準備期間中にオフしても構わない。
結果として、図13に太線の破線波形で示すように、全体的にVCCP変動が抑制され、前述したクロストークの発生を抑えることができる。グループ分けで書込むことで、揺れのピークが抑えられ、書込みを重畳させることで揺れ解消の時間を短縮化することができる。分割数や書込みタイミングは、Vth補正準備期間の許容時間等に応じて適宜設定する。
なお、書込み順は、第1グループ、第2グループ、第3グループの順でなくても構わない。例えば、第1グループ、第3グループ、第2グループの順であってもよい。また、Vth補正準備期間における各グループの基準電圧Vofsの書込期間は、重畳していてもよく、重畳していなくてもよい。つまり、前のグループの電源揺れの解消前に書込んでもよいし、解消後に書込んでもよい。
データ線8は、アンプ別にグループ分けを行うことに限らない。図14に示すように、画素回路が対応する画素の色別にグループ分けを行ってもよい。また、アンプ別や色別等のように規則的な分け方を行うのではなく、図15に示すように、不規則にグループ分けを行ってもよい。また、前述した場合のように、各グループのデータ線8の数が同じであってもよいし、グループ分けされたグループにおけるデータ線8の数が異なっていてもよい。つまり、データ線8を2以上のグループにグループ分けするものであればよく、いずれの場合においても、前述したアンプ別の場合と同様に、クロストークの発生を抑えることができる。
このように、有機EL表示装置1においては、グループ分けされたデータ線8に対してグループごとに駆動トランジスタDRTrのVth補正用の補正電位を書込むことで、電源揺れを抑制することができる。それにより、画面内に部分的に生じる該電源揺れに起因する輝度の変化を抑制し、画質の悪化を改善することができる。補正電位の書込み後に固定電源を接地しているので、前述したように、接地しない場合(具体的には、書込み後のセレクタスイッチSEL1〜9をオフする場合)と比較して、電源揺れを小さくすることができる。セレクタスイッチSEL1〜9は、補正電位に続いて時系列で入力される階調レベルに応じたデータ信号の信号電圧を時分割でサンプリングしてデータ線8に書込むので、画素回路4aへの補正電位の書込み用の回路を新たに形成する必要がない。
<3.変形例>
以上、本技術の実施形態について具体的に説明したが、上述の各実施形態に限定されるものではなく、本技術の技術的思想に基づく各種の変形が可能である。例えば次に述べるような各種の変形が可能である。また、次に述べる変形の態様は、任意に選択された一または複数を、適宜に組み合わせることもできる。また、上述の実施形態の構成、方法、工程、形状、材料および数値などは、本技術の主旨を逸脱しない限り、互いに組み合わせることが可能である。
以上、本技術の実施形態について具体的に説明したが、上述の各実施形態に限定されるものではなく、本技術の技術的思想に基づく各種の変形が可能である。例えば次に述べるような各種の変形が可能である。また、次に述べる変形の態様は、任意に選択された一または複数を、適宜に組み合わせることもできる。また、上述の実施形態の構成、方法、工程、形状、材料および数値などは、本技術の主旨を逸脱しない限り、互いに組み合わせることが可能である。
上述した実施形態では、トランジスタをPチャネル型で統一したが、Nチャネル型で統一しても良い。また、Pチャネル型及びNチャネル型を適宜組み合わせても良い。
上述した実施形態では、電気光学素子として発光素子であるOLEDを例示したが、例えば無機発光ダイオードやLED(Light Emitting Diode)など、電流に応じた輝度で発光するものであれば良い。
上述した実施形態では、電気光学素子として発光素子であるOLEDを例示したが、例えば無機発光ダイオードやLED(Light Emitting Diode)など、電流に応じた輝度で発光するものであれば良い。
上述した実施形態では、ライン単位の書込みとして水平1ラインの全ての画素回路について書込むものを例示したが、これに限らず、1ラインを複数に分割(例えば2等分)し、各々に対して書込むものであってもよい。
上述した実施形態では、本技術を適用することができる画素回路として図4に示す画素回路4aを例示したが、画素回路はこれに限らない。例えば、以下の画素回路に対して適用してもよい。
図16は、本技術を適用することができる画素回路の構成例を示す図である。図に示す画素回路4bは、4つのトランジスタ(駆動トランジスタDRTr、トランジスタWSTr、トランジスタDSTr及びトランジスタTa1)、と、保持容量Csと、転送容量Ca1と、OLEDとを含んでいる。なお、ここでは、駆動トランジスタDRTrは、Nチャンネル型のトランジスタを用いている。
駆動トランジスタDRTrは、ドレインがトランジスタDSTrを介して給電線41に接続され、ソースがOLEDのアノードに接続され、OLEDに流れる電流を制御する。OLEDのカソードは電源線42と接続されている。トランジスタWSTrは、ゲートが第1走査線5に接続され、ソース及びドレインの一方がデータ線8に接続され、他方が駆動トランジスタDRTrのゲートに接続されている。トランジスタDSTrは、ゲートが第2走査線6に接続され、ソース及びドレインの一方が給電線41に接続され、他方が駆動トランジスタDRTrのドレインに接続され、駆動トランジスタDRTrへの電源供給を制御する。トランジスタTa1は、ゲートが制御線(制御信号SA1が供給される制御線)に接続され、ソース及びドレインの一方が駆動トランジスタDRTrのソース及びOLEDのアノードに接続され、他方が電源線43に接続されている。なお、トランジスタTa1には、転送容量Ca1が並列接続されている。トランジスタTa1は、制御信号SA1に応じて駆動トランジスタDRTr及びOLED間に位置するノードを初期化したり、センシングする役割をする。保持容量Csは、駆動トランジスタDRTrのゲート・ソース間に接続され、駆動トランジスタDRTrのゲート・ソース間電圧Vgsを保持する。
図17は、本技術を適用可能な画素回路の構成例を示す図である。図に示す画素回路4cの接続構成は、6つのトランジスタ(駆動トランジスタDRTr、トランジスタWSTr、トランジスタTb1、トランジスタTb2、トランジスタTb3及びトランジスタTb4)、と、保持容量Csと、転送容量Cb1と、OLEDとを含んでいる。
駆動トランジスタDRTrは、ソースが給電線41に接続され、ドレインはトランジスタTb1を介してOLEDのアノードに接続され、OLEDに流れる電流を制御する。OLEDのカソードは電源線42と接続されている。トランジスタWSTrは、ゲートが第1走査線5に接続され、ソース及びドレインの一方がデータ線8aに接続され、他方が駆動トランジスタDRTrのゲートに接続されている。トランジスタTb1は、ゲートに制御信号CS1が入力され、駆動トランジスタDRTrのドレインとOLEDのアノードとの間をオン又はオフに制御する。トランジスタTb2は、ゲートに制御信号CS2が入力され、制御信号CS2に従ってOLEDのアノードに、電源線44の電位であるリセット電位Vrを供給する。このリセット電位Vrと共通電位Vssとの差がOLEDの発光しきい値を下回るように設定される。トランジスタTb3のソース及びドレインの一方は、データ線8aに接続され、他方は駆動トランジスタDRTrのドレインに接続されている。トランジスタTb3のゲートには制御信号CS3が与えられる。トランジスタTb3は、駆動トランジスタDRTrのゲート・ソース間の接続を制御するスイッチングトランジスタとして機能する。
トランジスタTb4は、ソース及びドレインの一方がデータ線8と接続され、他方がデータ線8aと接続されている。トランジスタTb4は、ゲートに制御信号CS4が入力される。このトランジスタTb4は、主として、データ線8とデータ線8aとの間の接続を制御するスイッチングトランジスタとして機能する。転送容量Cb1は、トランジスタTb4と同様、データ線8及びデータ線8a間に接続されている。ここで、トランジスタTb4及び転送容量Cb1は、同一のデータ線8aに接続されている画素回路4cによって共用される。
図18は、本技術を適用することができる画素回路の構成例を示す図である。図に示す画素回路4dは、5つのトランジスタ(駆動トランジスタDRTr、トランジスタWSTr、トランジスタTb1、トランジスタTb2及びトランジスタTb5)、と、保持容量Csと、OLEDとを含んでいる。
駆動トランジスタDRTrは、ソースが給電線41に接続され、ドレインはトランジスタTb1を介してOLEDのアノードに接続され、OLEDに流れる電流を制御する。OLEDのカソードは電源線42と接続されている。トランジスタWSTrは、ゲートが第1走査線5に接続され、ソース及びドレインの一方がデータ線8に接続され、他方が駆動トランジスタDRTrのゲートに接続されている。トランジスタTb1は、ゲートに制御信号CS1が入力され、駆動トランジスタDRTrのドレインとOLEDのアノードとの間をオン又はオフに制御する。トランジスタTb2は、ゲートに制御信号CS2が入力され、制御信号CS2に従ってOLEDのアノードに、電源線44の電位であるリセット電位Vrを供給する。トランジスタTb5は、駆動トランジスタDRTrのゲート・ドレイン間に接続され、ゲートに制御信号CS5が入力される。トランジスタTb5は、制御信号CS5に従って駆動トランジスタDRTrのゲート・ドレイン間をショートさせ、駆動トランジスタDRTrのしきい値のばらつきを補償する。保持容量Csは駆動トランジスタDRTrのゲートと給電線41との間に接続され、駆動トランジスタDRTrのゲート・ソース間の電圧Vgsを保持する。
本技術は、図5に示す画素回路4に限らず、図16〜図18に示したような、電流駆動の発光素子に流れる電流を制御する駆動トランジスタを含んでいる画素回路に対しても適用することができ、前述した効果を得ることができる。なお、データ信号を書込むデータ線(例えば、データ線8)を用いて補正電位を書込むことで、Vth補正用の回路を画素回路に別個に設ける必要はなくなるが、データ信号を書込むデータ線とは別に補正電位を書込むための回路が設けられている場合には、該回路による補正電位の書込みに本技術を適用することもできる。
<4.応用例>
次に、実施形態等や応用例に係る電気光学装置を適用した電子機器について説明する。電気光学装置は、画素が小サイズで高精細な表示の用途に向いている。そこで、電子機器として、ヘッドマウント・ディスプレイ、スマートメガネ、スマートフォン、デジタルカメラの電子式ビューファインダー等の表示装置に適用することができる。
次に、実施形態等や応用例に係る電気光学装置を適用した電子機器について説明する。電気光学装置は、画素が小サイズで高精細な表示の用途に向いている。そこで、電子機器として、ヘッドマウント・ディスプレイ、スマートメガネ、スマートフォン、デジタルカメラの電子式ビューファインダー等の表示装置に適用することができる。
なお、本技術は、以下のような構成も採ることができる。
(1)
駆動トランジスタと、前記駆動トランジスタを介して供給される電流の大きさに応じた輝度で発光する発光素子とを含む画素回路が行列状に配置されて成る画素部の画素列単位で配線されたデータ線ごとに設けられ、入力されるデータ信号を前記データ線に書込むセレクタスイッチを備え、
前記セレクタスイッチは、グループ分けされた前記データ線に対してグループごとに異なるタイミングで前記駆動トランジスタのしきい値電圧補正用の補正電位を書込む 電気光学装置。
(2)
前記補正電位の書込み終了後のデータ線を固定電源に接地する
(1)に記載の電気光学装置。
(3)
前記セレクタスイッチは、複数の前記データ線を単位として入力ノードが共通に接続されており、該共通接続されている入力側には、当該セレクタスイッチに対して前記データ信号を入力するアンプが接続され、該アンプ別に前記グループ分けが行われている
(1)又は(2)に記載の電気光学装置。
(4)
前記画素回路が対応する画素の色別に前記グループ分けが行われている
(1)又は(2)に記載の電気光学装置。
(5)
前記セレクタスイッチは、前記補正電位に続いて時系列で入力される、階調レベルに応じた電位のデータ信号を時分割でサンプリングして前記データ線に書込む
(1)〜(4)の何れかに記載の電気光学装置。
(6)
前記画素回路は、前記データ線と前記駆動トランジスタのゲート電極との間に接続された第1トランジスタと、前記第1トランジスタを介して書込まれたデータ信号の信号電圧を保持する保持容量とをさらに含む
(1)〜(5)の何れかに記載の電気光学装置。
(7)
前記画素回路は、給電線と前記駆動トランジスタとの間に接続された第2トランジスタをさらに含み、前記第2トランジスタは、前記補正電位の書込みの際にオンされる
(1)〜(6)の何れかに記載の電気光学装置。
(8)
前記グループごとの補正電位の書込期間を重畳させる
(1)〜(7)の何れかに記載の電気光学装置。
(9)
前記グループごとの補正電位の書込期間を重畳させない
(1)〜(7)の何れかに記載の電気光学装置。
(10)
前記グループ分けされた各グループのデータ線の数が同じである
(1)〜(9)の何れかに記載の電気光学装置。
(11)
前記グループ分けされたグループにおけるデータ線の数が異なる
(1)〜(9)に記載の電気光学装置。
(12)
(1)に記載の電気光学装置を備える、
電子機器。
(13)
駆動トランジスタと、前記駆動トランジスタを介して供給される電流の大きさに応じた輝度で発光する発光素子とを含む画素回路が行列状に配置されて成る画素部の画素列単位で配線されたデータ線をグループ分けし、グループごとに異なるタイミングで前記駆動トランジスタの閾値電圧補正用の補正電位を書込む
電気光学装置の駆動方法。
(1)
駆動トランジスタと、前記駆動トランジスタを介して供給される電流の大きさに応じた輝度で発光する発光素子とを含む画素回路が行列状に配置されて成る画素部の画素列単位で配線されたデータ線ごとに設けられ、入力されるデータ信号を前記データ線に書込むセレクタスイッチを備え、
前記セレクタスイッチは、グループ分けされた前記データ線に対してグループごとに異なるタイミングで前記駆動トランジスタのしきい値電圧補正用の補正電位を書込む 電気光学装置。
(2)
前記補正電位の書込み終了後のデータ線を固定電源に接地する
(1)に記載の電気光学装置。
(3)
前記セレクタスイッチは、複数の前記データ線を単位として入力ノードが共通に接続されており、該共通接続されている入力側には、当該セレクタスイッチに対して前記データ信号を入力するアンプが接続され、該アンプ別に前記グループ分けが行われている
(1)又は(2)に記載の電気光学装置。
(4)
前記画素回路が対応する画素の色別に前記グループ分けが行われている
(1)又は(2)に記載の電気光学装置。
(5)
前記セレクタスイッチは、前記補正電位に続いて時系列で入力される、階調レベルに応じた電位のデータ信号を時分割でサンプリングして前記データ線に書込む
(1)〜(4)の何れかに記載の電気光学装置。
(6)
前記画素回路は、前記データ線と前記駆動トランジスタのゲート電極との間に接続された第1トランジスタと、前記第1トランジスタを介して書込まれたデータ信号の信号電圧を保持する保持容量とをさらに含む
(1)〜(5)の何れかに記載の電気光学装置。
(7)
前記画素回路は、給電線と前記駆動トランジスタとの間に接続された第2トランジスタをさらに含み、前記第2トランジスタは、前記補正電位の書込みの際にオンされる
(1)〜(6)の何れかに記載の電気光学装置。
(8)
前記グループごとの補正電位の書込期間を重畳させる
(1)〜(7)の何れかに記載の電気光学装置。
(9)
前記グループごとの補正電位の書込期間を重畳させない
(1)〜(7)の何れかに記載の電気光学装置。
(10)
前記グループ分けされた各グループのデータ線の数が同じである
(1)〜(9)の何れかに記載の電気光学装置。
(11)
前記グループ分けされたグループにおけるデータ線の数が異なる
(1)〜(9)に記載の電気光学装置。
(12)
(1)に記載の電気光学装置を備える、
電子機器。
(13)
駆動トランジスタと、前記駆動トランジスタを介して供給される電流の大きさに応じた輝度で発光する発光素子とを含む画素回路が行列状に配置されて成る画素部の画素列単位で配線されたデータ線をグループ分けし、グループごとに異なるタイミングで前記駆動トランジスタの閾値電圧補正用の補正電位を書込む
電気光学装置の駆動方法。
1・・・有機EL表示装置、2・・・垂直駆動回路、3・・・水平駆動回路、4・・・画素部、4a,4b,4c,4d・・・画素回路、5・・・第1走査線、6・・・第2走査線、7・・・第3走査線、8,8a・・・データ線、10・・・駆動部、31・・・アンプ、41・・・給電線、42・・・電源線、SEL1〜SEL9・・・セレクタスイッチ、DRTr・・・駆動トランジスタ、WSTr,DSTr,AZTr・・・トランジスタ、Cs・・・保持容量、Csub・・・補助容量、OLED・・・発光素子
Claims (13)
- 駆動トランジスタと、前記駆動トランジスタを介して供給される電流の大きさに応じた輝度で発光する発光素子とを含む画素回路が行列状に配置されて成る画素部の画素列単位で配線されたデータ線ごとに設けられ、入力されるデータ信号を前記データ線に書込むセレクタスイッチを備え、
前記セレクタスイッチは、グループ分けされた前記データ線に対してグループごとに異なるタイミングで前記駆動トランジスタのしきい値電圧補正用の補正電位を書込む
電気光学装置。 - 前記補正電位の書込み終了後のデータ線を固定電源に接地する
請求項1に記載の電気光学装置。 - 前記セレクタスイッチは、複数の前記データ線を単位として入力ノードが共通に接続されており、該共通接続されている入力側には、当該セレクタスイッチに対して前記データ信号を入力するアンプが接続され、該アンプ別に前記グループ分けが行われている
請求項1に記載の電気光学装置。 - 前記画素回路が対応する画素の色別に前記グループ分けが行われている
請求項1に記載の電気光学装置。 - 前記セレクタスイッチは、前記補正電位に続いて時系列で入力される、階調レベルに応じた電位のデータ信号を時分割でサンプリングして前記データ線に書込む
請求項1に記載の電気光学装置。 - 前記画素回路は、前記データ線と前記駆動トランジスタのゲート電極との間に接続された第1トランジスタと、前記第1トランジスタを介して書込まれたデータ信号の信号電圧を保持する保持容量とをさらに含む
請求項1に記載の電気光学装置。 - 前記画素回路は、給電線と前記駆動トランジスタとの間に接続された第2トランジスタをさらに含み、前記第2トランジスタは、前記補正電位の書込みの際にオンされる
請求項1に記載の電気光学装置。 - 前記グループごとの補正電位の書込期間を重畳させる
請求項1に記載の電気光学装置。 - 前記グループごとの補正電位の書込期間を重畳させない
請求項1に記載の電気光学装置。 - 前記グループ分けされた各グループのデータ線の数が同じである
請求項1に記載の電気光学装置。 - 前記グループ分けされたグループにおけるデータ線の数が異なる
請求項1に記載の電気光学装置。 - 請求項1に記載の電気光学装置を備える、
電子機器。 - 駆動トランジスタと、前記駆動トランジスタを介して供給される電流の大きさに応じた輝度で発光する発光素子とを含む画素回路が行列状に配置されて成る画素部の画素列単位で配線されたデータ線をグループ分けし、グループごとに異なるタイミングで前記駆動トランジスタの閾値電圧補正用の補正電位を書込む
電気光学装置の駆動方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019220844A JP2021089398A (ja) | 2019-12-06 | 2019-12-06 | 電気光学装置、電子機器及び駆動方法 |
US17/756,445 US20230005421A1 (en) | 2019-12-06 | 2020-10-16 | Electro-optical apparatus, electronic equipment, and driving method |
CN202080083072.0A CN114746932A (zh) | 2019-12-06 | 2020-10-16 | 电光装置、电子设备和驱动方法 |
PCT/JP2020/039021 WO2021111744A1 (ja) | 2019-12-06 | 2020-10-16 | 電気光学装置、電子機器及び駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019220844A JP2021089398A (ja) | 2019-12-06 | 2019-12-06 | 電気光学装置、電子機器及び駆動方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2021089398A true JP2021089398A (ja) | 2021-06-10 |
Family
ID=76220245
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019220844A Pending JP2021089398A (ja) | 2019-12-06 | 2019-12-06 | 電気光学装置、電子機器及び駆動方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20230005421A1 (ja) |
JP (1) | JP2021089398A (ja) |
CN (1) | CN114746932A (ja) |
WO (1) | WO2021111744A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023013247A1 (ja) * | 2021-08-02 | 2023-02-09 | ソニーセミコンダクタソリューションズ株式会社 | 表示装置、電子機器、及び表示制御方法 |
WO2023192355A1 (en) * | 2022-03-31 | 2023-10-05 | Meta Platforms Technologies, Llc | Self-compensation of driving transistor threshold voltage using body effect |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN118266287A (zh) * | 2022-10-28 | 2024-06-28 | 京东方科技集团股份有限公司 | 显示基板和显示装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100820258B1 (ko) * | 2006-07-25 | 2008-04-08 | 디스플레이칩스 주식회사 | 데이터 구동 장치 및 방법 |
JP5482393B2 (ja) * | 2010-04-08 | 2014-05-07 | ソニー株式会社 | 表示装置、表示装置のレイアウト方法、及び、電子機器 |
JP2012255873A (ja) * | 2011-06-08 | 2012-12-27 | Sony Corp | 表示装置、電子機器、及び、表示装置の駆動方法 |
JP2013097100A (ja) * | 2011-10-31 | 2013-05-20 | Sony Corp | 表示装置の駆動回路、表示装置、及び、電子機器 |
KR102334265B1 (ko) * | 2014-12-02 | 2021-12-01 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 이의 구동 방법 |
JP7090412B2 (ja) * | 2017-10-30 | 2022-06-24 | ソニーセミコンダクタソリューションズ株式会社 | 画素回路、表示装置、画素回路の駆動方法および電子機器 |
JP6673388B2 (ja) * | 2018-03-09 | 2020-03-25 | セイコーエプソン株式会社 | 電気光学装置の駆動方法 |
-
2019
- 2019-12-06 JP JP2019220844A patent/JP2021089398A/ja active Pending
-
2020
- 2020-10-16 US US17/756,445 patent/US20230005421A1/en active Pending
- 2020-10-16 WO PCT/JP2020/039021 patent/WO2021111744A1/ja active Application Filing
- 2020-10-16 CN CN202080083072.0A patent/CN114746932A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023013247A1 (ja) * | 2021-08-02 | 2023-02-09 | ソニーセミコンダクタソリューションズ株式会社 | 表示装置、電子機器、及び表示制御方法 |
WO2023192355A1 (en) * | 2022-03-31 | 2023-10-05 | Meta Platforms Technologies, Llc | Self-compensation of driving transistor threshold voltage using body effect |
Also Published As
Publication number | Publication date |
---|---|
WO2021111744A1 (ja) | 2021-06-10 |
US20230005421A1 (en) | 2023-01-05 |
CN114746932A (zh) | 2022-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11545074B2 (en) | Display device having configuration for constant current setting to improve contrast and driving method therefor | |
KR100829286B1 (ko) | 화상 표시 장치 | |
WO2021111744A1 (ja) | 電気光学装置、電子機器及び駆動方法 | |
US11222588B2 (en) | Display device | |
CN113053281A (zh) | 像素驱动电路以及包括像素驱动电路的电致发光显示装置 | |
KR20070114646A (ko) | 화상표시장치 | |
KR20190053552A (ko) | 전계 발광 표시장치와 그 구동 방법 | |
WO2019186857A1 (ja) | 表示装置およびその駆動方法 | |
US10971082B2 (en) | Data driver and organic light emitting display device including the same | |
JP2007108380A (ja) | 表示装置および表示装置の駆動方法 | |
US20190164495A1 (en) | Display device | |
KR20140064158A (ko) | 유기발광 표시장치 및 이의 구동방법 | |
KR20190052822A (ko) | 전계 발광 표시장치 | |
CN112470210A (zh) | 时钟及电压生成电路和包括时钟及电压生成电路的显示装置 | |
KR20140022345A (ko) | 표시 장치, 전자 기기, 구동 방법 및 구동 회로 | |
CN114648948A (zh) | 显示装置 | |
JP2015184633A (ja) | 表示装置及び表示装置の駆動方法 | |
KR20210085628A (ko) | 유기발광 표시장치와 그 구동방법 | |
US7800562B2 (en) | Display device | |
CN114550655B (zh) | 显示装置 | |
US7573442B2 (en) | Display, active matrix substrate, and driving method | |
US10997915B2 (en) | Pixel circuit, method for driving, and display device | |
KR20190062127A (ko) | 전계 발광 표시장치 | |
WO2021161677A1 (ja) | 表示装置 | |
WO2022124099A1 (ja) | 画素回路、表示装置及び駆動方法 |