JP2021086017A - Image display device - Google Patents
Image display device Download PDFInfo
- Publication number
- JP2021086017A JP2021086017A JP2019215149A JP2019215149A JP2021086017A JP 2021086017 A JP2021086017 A JP 2021086017A JP 2019215149 A JP2019215149 A JP 2019215149A JP 2019215149 A JP2019215149 A JP 2019215149A JP 2021086017 A JP2021086017 A JP 2021086017A
- Authority
- JP
- Japan
- Prior art keywords
- source
- gate
- lines
- region
- driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Control Of El Displays (AREA)
Abstract
Description
本開示は、画像表示装置に関する。 The present disclosure relates to an image display device.
液晶表示装置又は有機ＥＬ表示装置等の画像表示装置は、薄膜トランジスタ（ＴＦＴ；Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）が設けられた薄膜トランジスタ基板（以下、「ＴＦＴ基板」と記載する）を備える。特に、アクティブマトリクス駆動方式の画像表示装置では、ＴＦＴ基板として、画素領域の画素毎にＴＦＴが設けられたアクティブマトリクス基板を備える。 An image display device such as a liquid crystal display device or an organic EL display device includes a thin film transistor substrate (hereinafter, referred to as “TFT substrate”) provided with a thin film transistor (TFT). In particular, the active matrix drive type image display device includes an active matrix substrate in which a TFT is provided for each pixel in the pixel region as the TFT substrate.
例えば、アクティブマトリクス駆動方式の液晶表示装置は、各画素にスイッチング素子としてＴＦＴが設けられたＴＦＴ基板と、ＴＦＴ基板に対向する対向基板と、ＴＦＴ基板と対向基板との間に配置された液晶層とを備えている。ＴＦＴ基板には、複数のゲート線と複数のソース線とが設けられている。複数のゲート線は、各ゲート線にゲート信号を供給するためのゲートドライバに接続されている。また、複数のソース線は、各ソース線に映像信号を供給するためのソースドライバに接続されている。 For example, in an active matrix drive type liquid crystal display device, a TFT substrate in which a TFT is provided as a switching element in each pixel, an opposing substrate facing the TFT substrate, and a liquid crystal layer arranged between the TFT substrate and the opposing substrate. And have. The TFT substrate is provided with a plurality of gate lines and a plurality of source lines. A plurality of gate lines are connected to a gate driver for supplying a gate signal to each gate line. Further, a plurality of source lines are connected to a source driver for supplying a video signal to each source line.
近年、画像表示装置のさらなる画質の向上が求められており、４Ｋ、６Ｋ又は８Ｋ等といった高解像度の画像表示装置のように、画像表示装置の高精細化が進んでいる。このため、アクティブマトリクス駆動方式の高解像度の画像表示装置では、高精細化に伴う画素ピッチの縮小と画素数の増加に対応するために、ゲート線の本数が多くなる。このため、全画素に電位を書き込む時間が長くなり、書き込み時間が不足することがある。 In recent years, further improvement in image quality of image display devices has been required, and high-definition image display devices such as high-resolution image display devices such as 4K, 6K, and 8K have been advanced. Therefore, in the high-resolution image display device of the active matrix drive system, the number of gate lines is increased in order to cope with the reduction of the pixel pitch and the increase of the number of pixels due to the high definition. Therefore, the time for writing the potential to all the pixels becomes long, and the writing time may be insufficient.
そこで、従来、ゲートドライバによってスキャンする画素領域を複数に分けて、１周期の間にスキャンするゲート線の本数を少なくすることで、書き込み時間を確保する駆動（以下、マルチスキャン駆動）方法が提案されている（例えば特許文献１）。 Therefore, conventionally, a drive method for securing writing time (hereinafter referred to as multi-scan drive) has been proposed by dividing the pixel area to be scanned by the gate driver into a plurality of pixels and reducing the number of gate lines to be scanned in one cycle. (For example, Patent Document 1).
マルチスキャン駆動を行う場合、例えば、図１３に示される液晶表示装置１Ｘのように、ゲートドライバによってスキャンする画素領域１００を上下２つの領域に分割して、分割された２つの領域の境界に沿って複数のソース線１２Ｘの各々を横方向に一直線状に切断し、各ソース線１２Ｘの両側の端部に接続された２つのソースドライバによって、切断された各ソース線１２Ｘの２つのソース配線部の各々に映像信号を供給することが考えられる。
When performing multi-scan drive, for example, as in the liquid crystal display device 1X shown in FIG. 13, the
しかしながら、このような構成を有する画像表示装置では、ソースドライバからソース線に供給される映像信号がアナログデータであるので、配線間の寄生容量によってソース線の切断部分を境にして上下の画素領域の電位に微妙な差が生じる。このため、画像表示装置に表示された画像に横筋が見えて表示画像の品位が低下するおそれがある。 However, in an image display device having such a configuration, since the video signal supplied from the source driver to the source line is analog data, the upper and lower pixel areas of the cut portion of the source line are separated by the parasitic capacitance between the wirings. There is a slight difference in the potential of. Therefore, horizontal stripes may be visible in the image displayed on the image display device, and the quality of the displayed image may be deteriorated.
本開示は、このような課題を解決するためになされたものであり、表示画像の品位が低下することを抑制できる画像表示装置を提供することを目的とする。 The present disclosure has been made to solve such a problem, and an object of the present disclosure is to provide an image display device capable of suppressing deterioration of the quality of a display image.
上記目的を達成するために、本開示に係る画像表示装置の一態様は、複数の画素によって構成された画素領域を有する画像表示装置であって、前記画素領域に設けられ、第１方向に延在する複数のゲート線と、前記画素領域に設けられ、前記第１方向とは異なる第２方向に延在する複数のソース線と、前記複数のソース線の一方側に接続された第１ソースドライバと、前記複数のソース線の他方側に接続された第２ソースドライバとを備え、前記複数のソース線の各々は、前記複数の画素のうち互いに異なる一つの画素内の少なくとも１ヵ所で切断された切断部を有し、前記複数のソース線における一のソース線の前記切断部と前記複数のソース線における他のソース線の前記切断部とは、前記第２方向での位置が異なっている。 In order to achieve the above object, one aspect of the image display device according to the present disclosure is an image display device having a pixel area composed of a plurality of pixels, which is provided in the pixel area and extends in the first direction. A plurality of existing gate lines, a plurality of source lines provided in the pixel region and extending in a second direction different from the first direction, and a first source connected to one side of the plurality of source lines. A driver and a second source driver connected to the other side of the plurality of source lines are provided, and each of the plurality of source lines is cut at at least one of the plurality of pixels which is different from each other. The cut portion of one source line in the plurality of source lines and the cut portion of another source line in the plurality of source lines have different positions in the second direction. There is.
本開示によれば、表示画像の品位が低下することを抑制できる。 According to the present disclosure, it is possible to suppress deterioration of the quality of the displayed image.
以下、本開示の実施の形態について説明する。なお、以下に説明する実施の形態は、いずれも本開示の一具体例を示すものである。したがって、以下の実施の形態で示される、数値、形状、構成要素、及び、構成要素の配置位置や接続形態などは、一例であって本開示を限定する主旨ではない。よって、以下の実施の形態における構成要素のうち、本開示の最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。 Hereinafter, embodiments of the present disclosure will be described. It should be noted that all of the embodiments described below show a specific example of the present disclosure. Therefore, the numerical values, shapes, components, and the arrangement positions and connection forms of the components shown in the following embodiments are merely examples and are not intended to limit the present disclosure. Therefore, among the components in the following embodiments, the components not described in the independent claims indicating the highest level concept of the present disclosure will be described as arbitrary components.
各図は模式図であり、必ずしも厳密に図示されたものではない。したがって、各図において縮尺等は必ずしも一致していない。また、各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略又は簡略化する。 Each figure is a schematic view and is not necessarily exactly illustrated. Therefore, the scales and the like do not always match in each figure. Further, in each figure, the same reference numerals are given to substantially the same configurations, and duplicate description will be omitted or simplified.
（実施の形態１）
まず、実施の形態１に係る画像表示装置１の構成について、図１及び図２を用いて説明する。図１は、実施の形態１に係る画像表示装置１の構成を模式的に示す図である。図２は、同画像表示装置１の画素領域１００における画素１０１の画素回路の構成を模式的に示す図である。なお、図２は、画素領域１００の切断領域１１０における画素１０１の画素回路を示しているが、第１非切断領域１２１及び第２非切断領域における画素１０１の画素回路も同じである。
(Embodiment 1)
First, the configuration of the
図１に示すように、画像表示装置１は、マトリクス状に配列された複数の画素１０１によって構成された画素領域１００を有する。画像表示装置１は、画素領域１００（表示領域）に画像を表示する。画像表示装置１に表示される画像は、静止画像及び動画像のいずれであってもよい。なお、画像表示装置１は、アクティブマトリクス駆動方式の表示装置である。一例として、画像表示装置１は、６Ｋ対応の高解像度のディスプレイであるが、これに限らない。
As shown in FIG. 1, the
画像表示装置１は、表示パネル１０を備える。本実施の形態において、画像表示装置１は、液晶表示装置である。したがって、表示パネル１０は、液晶表示パネルである。この場合、表示パネル１０は、一対の透明基板の間に液晶層が設けられた液晶セルと、液晶セルを挟む一対の偏光板とを含む。一対の透明基板の一方は、ＴＦＴ及び配線等が形成されたＴＦＴ基板であるアクティブマトリクス基板であり、一対の透明基板の他方は、赤色、緑色及び青色の各々のカラーフィルタが形成されたカラーフィルタ基板である。なお、表示パネル１０の駆動方式は、例えばＩＰＳ（Ｉｎ Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）方式又はＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）方式等の横電界方式であるが、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）方式又はＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）方式等であってもよい。
The
なお、本実施の形態において、画像表示装置１は液晶表示装置であって、表示パネル１０が液晶表示パネルであるので、画像表示装置１は、表示パネル１０の背面側に配置されたバックライトを備える。
In the present embodiment, since the
画像表示装置１の画素領域１００は、表示パネル１０の画素領域（表示領域）である。表示パネル１０は、画素領域１００にカラー画像を表示する。したがって、画素領域１００は、複数の画素１０１として、赤色画素、緑色画素及び青色画素を含む。
The
図２に示すように、画素領域１００を構成する複数の画素１０１の各々には、トランジスタＴｒが設けられている。トランジスタＴｒは、薄膜トランジスタ（ＴＦＴ）であり、ゲート電極Ｇ、ソース電極Ｓ及びドレイン電極Ｄを有する。図示しないが、各画素１０１には、画素電極と、画素電極と対になる共通電極とが設けられている。トランジスタＴｒのドレイン電極Ｄは、画素電極に接続されている。各画素１０１において、画素電極と共通電極との間に容量が形成される。画素電極及び共通電極に電圧を印加することで、液晶層の液晶分子を制御することができる。
As shown in FIG. 2, a transistor Tr is provided in each of the plurality of
トランジスタＴｒ（ゲート電極Ｇ、ソース電極Ｓ、ドレイン電極Ｄ）及び画素電極は、表示パネル１０のＴＦＴ基板に形成される。共通電極もＴＦＴ基板に形成されるが、共通電極は、カラーフィルタ基板に形成されていてもよい。
The transistor Tr (gate electrode G, source electrode S, drain electrode D) and pixel electrode are formed on the TFT substrate of the
また、図１に示すように、画像表示装置１は、複数のゲート線１１（走査線）と、複数のソース線１２（映像信号線）とを備える。本実施の形態において、複数のゲート線１１と複数のソース線１２とは、表示パネル１０に設けられている。具体的には、複数のゲート線１１及び複数のソース線１２は、表示パネル１０のＴＦＴ基板に設けられている。
Further, as shown in FIG. 1, the
また、複数のゲート線１１及び複数のソース線１２は、画素領域１００に設けられている。複数のゲート線１１は、第１方向に延在するように直線状に形成されている。複数のソース線１２は、第１方向とは異なる第２方向に延在するように直線状に形成されている。本実施の形態において、第１方向は、行方向であり、第２方向は、行方向に直交する列方向である。したがって、複数のゲート線１１は、行方向に延在しており、複数のソース線１２は、列方向に延在している。複数の画素１０１は、複数のゲート線１１と複数のソース線１２とによって区画されている。
Further, the plurality of
各ゲート線１１は、行方向に配列された複数の画素１０１の各々の複数のトランジスタＴｒに接続されている。つまり、各ゲート線１１は、各画素１０１において、複数のトランジスタＴｒと接続されている。具体的には、各ゲート線１１は、各トランジスタＴｒのゲート電極Ｇに接続されている。
Each
一方、各ソース線１２は、列方向に配列された複数の画素１０１の各々の複数のトランジスタＴｒに接続されている。具体的には、各ソース線１２は、各トランジスタＴｒのソース電極Ｓ又はドレイン電極Ｄに接続されている。本実施の形態において、各ソース線１２は、各トランジスタＴｒのソース電極Ｓに接続されている。
On the other hand, each
図１及び図２に示すように、複数のソース線１２の各々は、複数の画素１０１のうち互いに異なる一つの画素１０１内の少なくとも１ヵ所で切断された切断部１２ｓを有する。したがって、画素領域１００には、複数の切断部１２ｓが存在する。
As shown in FIGS. 1 and 2, each of the plurality of source lines 12 has a cut
各ソース線１２は、切断部１２ｓによって、第１ソース配線部１２ａと第２ソース配線部１２ｂとに２分割されている。つまり、各ソース線１２には、１つの切断部１２ｓが設けられており、画素領域１００において、複数のソース線１２と複数の切断部１２ｓとは一対一に対応している。
Each
また、各ソース線１２の切断部１２ｓは、一つの画素１０１内に存在するので、複数の切断部１２ｓの各々は、図２に示すように、複数のゲート線１１のうち隣り合う２つのゲート線１１の間に位置している。なお、図２において、切断部１２ｓは、トランジスタＴｒのドレイン電極Ｄとソース線１２との接続部よりも第２ソースドライバ３２側に設けられているが、これに限らない。具体的には、図３に示すように、切断部１２ｓは、トランジスタＴｒのドレイン電極Ｄとソース線１２との接続部よりも第１ソースドライバ３１側に設けられていてもよい。
Further, since the
図１に示すように、複数のソース線１２における一のソース線１２の切断部１２ｓと複数のソース線１２における他のソース線１２の切断部１２ｓとは、列方向での位置が異なっている。つまり、複数のソース線１２における一のソース線１２の切断部１２ｓと複数のソース線１２における他のソース線１２の切断部１２ｓとを行方向に沿ってみたときに、一のソース線１２の切断部１２ｓと他のソース線１２の切断部１２ｓとは、同じ位置に存在しておらず、列方向で異なる位置に存在している。したがって、画素領域１００における複数のソース線１２には、少なくとも、列方向での切断部１２ｓの位置が異なる２つのソース線１２が含まれている。
As shown in FIG. 1, the
この場合、列方向での切断部１２ｓの位置が異なる一のソース線１２と他のソース線１２とは、隣り合っていてもよい。つまり、隣り合う２つのソース線１２のうちの一方のソース線１２の切断部１２ｓと他方のソース線１２の切断部１２ｓとが列方向での位置が異なっていてもよい。
In this case, one
また、複数のソース線１２と一対一に対応する複数の切断部１２ｓは、画素領域１００における列方向の一定の範囲内の領域に存在している。したがって、画素領域１００には、列方向において切断部１２ｓが存在しない領域が存在している。
Further, the plurality of cutting
具体的には、画素領域１００は、列方向に沿って複数の領域に分割されている。本実施の形態において、画素領域１００は、列方向において、切断領域１１０と第１非切断領域１２１と第２非切断領域１２２との３つの領域に分割されている。
Specifically, the
切断領域１１０は、複数のソース線１２の各々の切断部１２ｓが存在する領域である。一例として、切断領域１１０は、画素領域１００の列方向における中央領域である。切断部１２ｓは、切断領域１１０にしか存在していない。切断領域１１０の列方向の中心は、画素領域１００の列方向の中心であるとよい。つまり、切断領域１１０に存在する複数のゲート線１１のうち中央に位置するゲート線１１は、有効な全てのゲート線１１のうち中央に位置するゲート線１１であるとよい。
The
第１非切断領域１２１及び第２非切断領域１２２は、複数のソース線１２の各々の切断部１２ｓが存在しない第２領域である。このうち、第１非切断領域１２１は、切断領域１１０の列方向の一方側に隣接して位置し且つ複数のソース線１２の各々の切断部１２ｓが存在しない領域である。第１非切断領域１２１は、列方向における切断領域１１０の一方側に位置する第１周辺領域である。一方、第２非切断領域１２２は、切断領域１１０の列方向の他方側に隣接して位置し且つ複数のソース線１２の各々の切断部１２ｓが存在しない領域である。第２非切断領域１２２は、列方向における切断領域１１０の他方側に位置する第２周辺領域である。
The first uncut region 121 and the second uncut region 122 are second regions in which the
また、画像表示装置１は、第１ゲートドライバ２１と、第２ゲートドライバ２２と、第１ソースドライバ３１と、第２ソースドライバ３２とを備える。
Further, the
第１ゲートドライバ２１、第２ゲートドライバ２２、第１ソースドライバ３１及び第２ソースドライバ３２の各々は、例えばドライバＩＣ（ＩＣパッケージ）であり、ＣＯＦ（Ｃｈｉｐ ｏｎ Ｆｉｌｍ）として、ＦＦＣ（Ｆｌｅｘｉｂｌｅ Ｆｌａｔ Ｃａｂｌｅ）又はＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃａｂｌｅ）等のフレキシブル配線基板に実装されている。
Each of the
第１ゲートドライバ２１が実装されたフレキシブル配線基板及び第２ゲートドライバ２２が実装されたフレキシブル配線基板は、例えばＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）圧着により表示パネル１０の画素領域の外側の領域（額縁領域）に接続される。具体的には、第１ゲートドライバ２１が実装されたフレキシブル配線基板及び第２ゲートドライバ２２が実装されたフレキシブル配線基板は、表示パネル１０のＴＦＴ基板における行方向の端部に形成されたゲート端子に接続される。本実施の形態において、第１ゲートドライバ２１が実装されたフレキシブル配線基板と第２ゲートドライバ２２が実装されたフレキシブル配線基板とは、表示パネル１０における行方向の同じ側に位置している。
The flexible wiring board on which the
同様に、第１ソースドライバ３１が実装されたフレキシブル配線基板及び第２ソースドライバ３２が実装されたフレキシブル配線基板は、例えばＡＣＦ圧着により表示パネル１０の画素領域の外側の領域（額縁領域）に接続される。具体的には、第１ソースドライバ３１が実装されたフレキシブル配線基板及び第２ソースドライバ３２が実装されたフレキシブル配線基板は、表示パネル１０のＴＦＴ基板における列方向の端部に形成されたソース端子に接続される。本実施の形態において、第１ソースドライバ３１が実装されたフレキシブル配線基板は、表示パネル１０における列方向の一方側（図１の上側）に位置し、第２ソースドライバ３２が実装されたフレキシブル配線基板は、表示パネル１０における列方向の他方側（図１の下側）に位置している。また、第１ソースドライバ３１及び第２ソースドライバ３２は、それぞれ２つずつ設けられているが、これに限らない。例えば、全てのソース線１２が１つの第１ソースドライバ３１と１つの第２ソースドライバ３２とに接続されていてもよい。
Similarly, the flexible wiring board on which the
第１ゲートドライバ２１及び第２ゲートドライバ２２は、複数のゲート線１１に接続されている。本実施の形態において、第１ゲートドライバ２１及び第２ゲートドライバ２２は、複数のゲート線１１の各々の一方側に接続されている。
The
本実施の形態において、複数のゲート線１１のうち第１非切断領域１２１におけるゲート線１１は、第１ゲートドライバ２１に接続されており、複数のゲート線１１のうち第２非切断領域１２２におけるゲート線１１は、第２ゲートドライバ２２に接続されている。また、複数のゲート線１１のうち切断領域１１０におけるゲート線１１は、第１ゲートドライバ２１及び第２ゲートドライバ２２の一方に接続されている。本実施の形態において、切断領域１１０におけるゲート線１１は、第１ゲートドライバ２１のみに接続されている。
In the present embodiment, the
第１ゲートドライバ２１及び第２ゲートドライバ２２は、ゲート信号として、画像処理回路（不図示）から入力されるタイミング信号に応じて映像信号を書き込む画素１０１のトランジスタＴｒをオンする電圧（ゲートオン電圧）をゲート線１１に供給する。
The
第１ソースドライバ３１及び第２ソースドライバ３２は、複数のソース線１２に接続されている。本実施の形態において、第１ソースドライバ３１は、複数のソース線１２の一方側に接続されており、第２ソースドライバ３２は、複数のソース線１２の他方側に接続されている。具体的には、第１ソースドライバ３１は、複数のソース線１２の列方向の一方側に接続されており、第２ソースドライバ３２は、複数のソース線１２の他方側に接続されている。つまり、第１ソースドライバ３１は、各ソース線１２の第１ソース配線部１２ａにおける切断部１２ｓ側とは反対側（引き出し側）の端部に接続されており、第２ソースドライバ３２は、各ソース配線１２の第２ソース配線部１２ｂにおける切断部１２ｓ側とは反対側（引き出し側）の端部に接続されている。
The
第１ソースドライバ３１及び第２ソースドライバ３２は、第１ゲートドライバ２１及び第２ゲートドライバ２２によるゲート線１１の選択に合わせて、選択されたゲート線１１に接続されるトランジスタＴｒのそれぞれに、画像処理回路から入力される映像信号をソース線１２に供給する。具体的には、第１ソースドライバ３１及び第２ソースドライバ３２は、選択されたゲート線１１に接続されるトランジスタＴｒのそれぞれに、各画素１０１の階調値を表す映像信号に応じた電圧（データ電圧）をソース線１２に供給する。これにより、選択されたゲート線１１に対応する画素１０１に映像信号が書き込まれる。
The
このように、第１ゲートドライバ２１及び第２ゲートドライバ２２からゲートオン電圧がゲート線１１に供給されると、選択された画素１０１のトランジスタＴｒがオンし、このトランジスタＴｒに接続されたソース線１２から映像信号（データ電圧）が画素電極に供給される。そして、画素電極に供給された映像信号と共通電極に供給された共通電圧との差により表示パネル１０の液晶層に電界が生じる。この電界により各画素１０１における液晶層の液晶分子の配向状態が変化し、表示パネル１０を通過するバックライトの光の透過率が画素１０１ごとに制御される。これにより、表示パネル１０の画素領域１００に所望の画像が表示される。
In this way, when the gate-on voltage is supplied to the
次に、本実施の形態における画像表示装置１（表示パネル１０）の具体的な駆動方法の一例について、図４を用いて説明する。図４は、実施の形態１に係る画像表示装置１の駆動方法の一例を説明するための図である。図４では、便宜上、画素領域１００におけるゲート線１１の総数を２００本とし、１行目〜２００行目のゲート線１１のうち、１行目〜８４行目の８４本のゲート線１１が存在する領域を第１非切断領域１２１とし、８５行目〜１１６行目の３２本のゲート線１１が存在する領域を切断領域１１０とし、１１７行目〜２００行目の８４本のゲート線１１が存在する領域を第２非切断領域１２２としている。また、ゲート線１１の総数が２００本の場合について、図１に、１行目〜２００行目のゲート線１１を示す行番号として、「１」〜「２００」の数字を付している。
Next, an example of a specific driving method of the image display device 1 (display panel 10) in the present embodiment will be described with reference to FIG. FIG. 4 is a diagram for explaining an example of a driving method of the
本実施の形態では、第１ゲートドライバ２１及び第２ゲートドライバ２２と第１ソースドライバ３１及び第２ソースドライバ３２とを用いて、マルチスキャン駆動により画像表示装置１を駆動することで画素領域１００に画像を表示する。
In the present embodiment, the
この場合、画素領域１００の２００本のゲート線１１は、第１ゲートドライバ２１及び第２ゲートドライバ２２によって順次スキャンされる。
In this case, the 200
図４に示すように、第１ゲートドライバ２１は、第１非切断領域１２１と切断領域１１０とに存在するゲート線１１を順次スキャンする。具体的には、図１の太矢印で示すように、第１ゲートドライバ２１は、第１非切断領域１２１から切断領域１１０へと向かう方向に沿って第１非切断領域１２１及び切断領域１１０の各々に存在するゲート線１１を昇順に順次スキャンする。つまり、第１ゲートドライバ２１は、１行目〜１１６行目のゲート線１１を昇順に順次スキャンする。
As shown in FIG. 4, the
一方、第２ゲートドライバ２２は、第２非切断領域１２２に存在するゲート線１１を順次スキャンする。具体的には、図１の太矢印で示すように、第２ゲートドライバ２２は、第２非切断領域１２２から切断領域１１０へと向かう方向に沿って第２非切断領域１２２に存在するゲート線１１を降順に順次スキャンする。つまり、第２ゲートドライバ２２は、２００行目〜１１７行目のゲート線１１を降順に順次スキャンする。
On the other hand, the second gate driver 22 sequentially scans the
このとき、第１ゲートドライバ２１によるゲート線１１のスキャンと第２ゲートドライバ２２によるゲート線１１のスキャンとを同期させている。具体的には、図４に示すように、第１ゲートドライバ２１による１行目のゲート線１１のスキャンと第２ゲートドライバ２２による２００行目のゲート線１１のスキャンとは同時に行われる。以降、第１ゲートドライバ２１による、２行目、３行目、・・・、５２行目、５３行目、・・・８４行目の各々のゲート線１１のスキャンと、第２ゲートドライバ２２による、１９９行目、１９８行目、・・・、１５９行目、１５８行目、・・・１１７行目の各々のゲート線１１のスキャンとがラインごとに同時に行われる。
At this time, the scan of the
この場合、切断領域１１０に存在するゲート線１１については、第１ゲートドライバ２１のみが接続されているので、第１ゲートドライバ２１のみでスキャンされ、第２ゲートドライバ２２によってはスキャンされない。具体的には、８５行目〜１１６行目のゲート線１１は、第１ゲートドライバ２１のみでスキャンされる。このとき、第１ゲートドライバ２１は、８５行目〜１１６行目のゲート線１１を昇順で順次スキャンする。
In this case, since only the
次に、第１ソースドライバ３１及び第２ソースドライバ３２のスキャン（書き込み）について説明する。図４では、第１ソースドライバ３１及び第２ソースドライバ３２によって映像信号が供給される画素１０１に対応するゲート線１１の行番号が示されている。
Next, scanning (writing) of the
図４に示すように、第１ソースドライバ３１は、第１非切断領域１２１と切断領域１１０とに存在するゲート線１１に対応する画素１０１に映像信号を供給する。具体的には、第１ソースドライバ３１は、ゲート線１１の行番号を昇順にして第１非切断領域１２１から切断領域１１０へと、ゲート線１１で選択された画素１０１に映像信号を順次供給する。つまり、第１ソースドライバ３１は、ゲート線１１の行番号を昇順にして、１行目〜１１６行目のゲート線１１の各々に対応する画素１０１に映像信号を供給する。
As shown in FIG. 4, the
一方、第２ソースドライバ３２は、第２非切断領域１２２と切断領域１１０とに存在するゲート線１１に対応する画素１０１に映像信号を供給する。具体的には、第２ソースドライバ３２は、第２非切断領域１２２から切断領域１１０へと、ゲート線１１で選択された画素１０１に映像信号を順次供給する。
On the other hand, the
このとき、第２ソースドライバ３２は、第２非切断領域１２２に存在するゲート線１１に対応する画素１０１についてはゲート線１１の行番号を降順に映像信号を供給し、切断領域１１０に存在するゲート線１１に対応する画素１０１についてはゲート線１１の行番号を昇順に映像信号を供給する。具体的には、第２ソースドライバ３２は、２００行目〜１１７行目のゲート線１１に対応する画素１０１についてはゲート線１１の行番号を降順に映像信号を供給し、８５行目〜１１６行目のゲート線１１に対応する画素１０１についてはゲート線１１の行番号を昇順に映像信号を供給する。
At this time, the
このように、ソース線１２は切断領域１１０に切断部１２ｓを有しているので、第１ソースドライバ３１及び第２ソースドライバ３２が供給する映像信号は、切断領域１１０の列方向の全ての画素１０１に供給されないものの、第１ソースドライバ３１及び第２ソースドライバ３２は、切断領域１１０のゲート線１１に対応する画素１０１の全てに映像信号を供給するつもりで、切断領域１１０の列方向の全ての画素１０１に対応する映像信号を供給する。
As described above, since the
これにより、複数の画素１０１のうち第１非切断領域１２１における画素１０１には、第１ソースドライバ３１及び第２ソースドライバ３２のうち第１ソースドライバ３１のみから映像信号が供給される。つまり、第１非切断領域１２１における画素１０１は、第１ソースドライバ３１によって書き込まれる。
As a result, the video signal is supplied to the
また、複数の画素１０１のうち第２非切断領域１２２における画素１０１には、第１ソースドライバ３１及び第２ソースドライバ３２のうち第２ソースドライバ３２のみから映像信号が供給される。つまり、第２非切断領域１２２における画素１０１は、第２ソースドライバ３２によって書き込まれる。
Further, a video signal is supplied to the
そして、切断領域１１０には、第１ソースドライバ３１及び第２ソースドライバ３２の両方から映像信号が供給される。つまり、切断領域１１０は、第１ソースドライバ３１及び第２ソースドライバ３２の両方によって書き込まれる。このように、切断領域１１０の列方向における各画素１０１には、第１ソースドライバ３１及び第２ソースドライバ３２の両方から映像信号が供給されるのではなく、ソース線１２の切断部１２ｓの位置に応じて、第１ソースドライバ３１及び第２ソースドライバ３２のいずれか一方のみから映像信号が供給される。
Then, a video signal is supplied to the cutting
このようなマルチスキャン駆動によって画像表示装置１を駆動することで、画素領域１００に所定の画像を表示することができる。
By driving the
また、本実施の形態では、行方向におけるライン反転駆動（行ライン反転駆動）により画像表示装置１を駆動している。つまり、第１ソースドライバ３１及び第２ソースドライバ３２は、フレームごとに、行方向の画素１０１にプラスとマイナスとが互い違いに反転するようにして映像信号（データ電圧）を出力している。
Further, in the present embodiment, the
この場合、本実施の形態では、１行ごとにライン反転駆動するのではなく、図４に示すように、切断領域１１０に含まれる複数のゲート線１１の数を単位ライン数とし、切断領域１１０、第１非切断領域１２１及び第２非切断領域１２２を、単位ライン数ごとのまとまった複数本のゲート線１１ごとにライン反転駆動を行っている。
In this case, in the present embodiment, instead of driving the line inversion for each line, as shown in FIG. 4, the number of the plurality of
例えば、図４の場合では、切断領域１１０に含まれるゲート線１１の数が３２本であるので、単位ライン数は３２である。したがって、第１非切断領域１２１及び第２非切断領域１２２を３２本のゲート線１１ごとに行ライン反転駆動を行っている。
For example, in the case of FIG. 4, since the number of
具体的には、ある１フレームにおいて、第１ソースドライバ３１及び第２ソースドライバ３２は、切断領域１１０に存在する８５行目〜１１６行目の３２本のゲート線１１に対応する画素１０１にはプラスの映像信号を出力し、５３行目〜８４行目の３２本のゲート線１１と１４８行目〜１１７行目の３２本のゲート線１１とに対応する画素１０１にはマイナスの映像信号を出力し、２１行目〜５２行目の３２本のゲート線１１と１８０行目〜１４９行目の３２本のゲート線１１とに対応する画素１０１にはプラスの映像信号を出力し、残りの１行目〜２０行目の２０本のゲート線１１と２００行目〜１８１行目の２０本のゲート線１１とに対応する画素１０１にはマイナスの映像信号を出力する。
Specifically, in a certain frame, the
そして、その次の１フレームにおいては、単位ライン数ごとにプラスとマイナスとを入れ替える。つまり、次の１フレームにおいて、第１ソースドライバ３１及び第２ソースドライバ３２は、切断領域１１０に存在する８５行目〜１１６行目の３２本のゲート線１１に対応する画素１０１にはマイナスの映像信号を出力し、５３行目〜８４行目の３２本のゲート線１１と１４８行目〜１１７行目の３２本のゲート線１１とに対応する画素１０１にはプラスの映像信号を出力し、２１行目〜５２行目の３２本のゲート線１１と１８０行目〜１４９行目の３２本のゲート線１１とに対応する画素１０１にはマイナスの映像信号を出力し、残りの１行目〜２０行目の２１本のゲート線１１と２００行目〜１８１行目の２０本のゲート線１１とに対応する画素１０１にはプラスの映像信号を出力する。
Then, in the next frame, plus and minus are exchanged for each number of unit lines. That is, in the next one frame, the
このような行ライン反転駆動を行うことで、交流電圧によって画素１０１を駆動することができるので、表示パネル１０の劣化を抑制することができる。したがって、画像表示装置１の長寿命化を図ることができる。
By performing such row line inversion drive, the
以上、本実施の形態に係る画像表示装置１によれば、複数のソース線１２の各々は、複数の画素１０１のうち互いに異なる一つの画素１０１内の少なくとも１ヵ所で切断された切断部１２ｓを有しており、複数のソース線１２における一のソース線１２の切断部１２ｓと複数のソース線１２における他のソース線１２の切断部１２ｓとは、列方向での位置が異なっている。具体的には、複数のソース線１２に一対一に対応する複数の切断部１２ｓを画素領域１００内でまばらになるように配置している。
As described above, according to the
この構成により、配線間の寄生容量によって各ソース線１２の切断部１２ｓを境にして上下の画素１０１の電位に微妙な差が生じたとしても、画像表示装置１に表示された画像に横筋が見えることを抑制することができる。これにより、表示画像の品位が低下することを抑制できる。
With this configuration, even if there is a slight difference in the potentials of the upper and
また、本実施の形態における画像表示装置１において、複数のソース線１２と一対一に対応する複数の切断部１２ｓは、画素領域１００内でランダムに存在している。具体的には、複数の切断部１２ｓは、切断領域１１０においてランダムに存在している。
Further, in the
これにより、画像表示装置１に表示された画像に横筋が見えることを効果的に抑制することができるので、表示画像の品位が低下することを一層抑制できる。
As a result, it is possible to effectively suppress the appearance of horizontal streaks in the image displayed on the
また、複数のソース線１２と一対一に対応する複数の切断部１２ｓは、画素領域１００内の行方向に沿った１ｃｍの範囲を超えて連続して存在しない方がよい。つまり、複数の切断部１２ｓは、行方向に沿って連続して存在する場合があるが、複数の切断部１２ｓが行方向に沿って同じ位置に連続して存在する場合は、行方向に沿った１ｃｍの範囲内でしか複数の切断部１２ｓが連続しない方がよい。一例として、画像表示装置１の画面サイズが１７インチ〜３２インチである場合、行方向に沿って同じ位置に連続する切断部１２ｓは、１００個以内であるとよく、好ましくは５０個以内、より好ましくは１０個以内である。
Further, it is preferable that the plurality of cutting
このように、複数の切断部１２ｓが行方向に沿って同じ位置に連続して存在する場合であっても、行方向に沿った１ｃｍの範囲内でしか複数の切断部１２ｓが連続しなければ、画像に横筋が現れたとしても人の目には横筋が見えにくい。したがって、実用上、表示画像の品位を維持することができる。
In this way, even when a plurality of cutting
なお、画像の横筋を一層抑制するとの観点では、複数の切断部１２ｓは、行方向に沿って同じ位置に連続して存在しない方がよい。つまり、切断領域１１０における全ての切断部１２ｓについて、隣り合う２つの列に存在する画素１０１における２つの切断部１２ｓは、行方向に隣り合わない方がよい。
From the viewpoint of further suppressing the horizontal stripes of the image, it is preferable that the plurality of
また、本実施の形態における画像表示装置１では、分断されたソース線１２の一方である第１ソース配線部１２ａに映像信号を供給する第１ソースドライバ３１と、分断されたソース線１２の他方である第２ソース配線部１２ｂに映像信号を供給する第２ソースドライバ３２とを用いたマルチスキャン駆動によって、切断領域１１０、第１非切断領域１２１及び第２非切断領域１２２に映像信号を供給している。
Further, in the
この場合、複数の画素１０１のうち第１非切断領域１２１における画素１０１には、第１ソースドライバ３１及び第２ソースドライバ３２のうち第１ソースドライバ３１のみから映像信号が供給され、複数の画素１０１のうち第２非切断領域１２２における画素１０１には、第１ソースドライバ３１及び第２ソースドライバ３２のうち第２ソースドライバ３２のみから映像信号が供給される。そして、切断領域１１０には、第１ソースドライバ３１及び第２ソースドライバ３２の両方から映像信号が供給される。
In this case, the video signal is supplied to the
このように、本実施の形態では、マルチスキャン駆動の画像表示装置１であっても、画像表示装置１に表示された画像に横筋が見えることを抑制することができる。これにより、表示画像の品位が低下することを効果的に抑制することができる。
As described above, in the present embodiment, even in the
（実施の形態２）
次に、実施の形態２に係る画像表示装置２について、図５を用いて説明する。図５は、実施の形態２に係る画像表示装置２の構成を模式的に示す図である。
(Embodiment 2)
Next, the
上記実施の形態１における画像表示装置１は、第１ゲートドライバ２１及び第２ゲートドライバ２２の２つのゲートドライバを備えていたのに対して、本実施の形態における画像表示装置２は、１つのゲートドライバ２０のみを備えている。
The
つまり、上記実施の形態１では、全てのゲート線１１をスキャンするために第１ゲートドライバ２１及び第２ゲートドライバ２２の２つのゲートドライバを用いていたが、本実施では、１つのゲートドライバ２０で全てのゲート線１１をスキャンする。
That is, in the first embodiment, two gate drivers, a
なお、本実施の形態における画像表示装置２は、ゲートドライバ２０が１つであること以外は、上記実施の形態１における画像表示装置１と同じ構成である。
The
また、本実施の形態における画像表示装置２は、図６に示される方法で駆動することができる。図６は、実施の形態２に係る画像表示装置２の駆動方法の一例を説明するための図である。なお、図６においても、上記実施の形態１と同様に、便宜上、ゲート線１１の総数を２００本とし、１行目〜８４行目のゲート線１１が存在する領域を第１非切断領域１２１とし、８５行目〜１１６行目のゲート線１１が存在する領域を切断領域１１０とし、１１７行目〜２００行目のゲート線１１が存在する領域を第２非切断領域１２２として説明する。
Further, the
本実施の形態では、上記実施の形態１と異なり、１つのゲートドライバ２０を用いたシングルスキャンによって画像表示装置２を駆動している。
In the present embodiment, unlike the first embodiment, the
この場合、画素領域１００の２００本のゲート線１１は、１つのゲートドライバ２０によって順次スキャンされる。
In this case, the 200
図６に示すように、ゲートドライバ２０は、第１非切断領域１２１と切断領域１１０と第２非切断領域１２２とに存在するゲート線１１を順次スキャンする。具体的には、図５の太矢印で示すように、ゲートドライバ２０は、第１非切断領域１２１から切断領域１１０へとゲート線１１を昇順に順次スキャンし、さらに、切断領域１１０から第２非切断領域１２２へとゲート線１１を昇順に順次スキャンする。つまり、ゲートドライバ２０は、１行目〜２００行目のゲート線１１を昇順に順次スキャンする。
As shown in FIG. 6, the
次に、第１ソースドライバ３１及び第２ソースドライバ３２のスキャン（書き込み）について説明する。
Next, scanning (writing) of the
図６に示すように、第１ソースドライバ３１は、上記実施の形態１と同様に、第１非切断領域１２１と切断領域１１０とに存在するゲート線１１に対応する画素１０１に映像信号を供給する。具体的には、第１ソースドライバ３１は、ゲート線１１の行番号を昇順にして第１非切断領域１２１から切断領域１１０へと順次画素１０１に映像信号を供給する。つまり、第１ソースドライバ３１は、ゲート線１１の行番号を昇順にして、１行目〜１１６行目のゲート線１１の各々に対応する画素１０１に映像信号を供給する。
As shown in FIG. 6, the
一方、第２ソースドライバ３２は、切断領域１１０と第２非切断領域１２２とに存在するゲート線１１に対応する画素１０１に映像信号を供給する。具体的には、第２ソースドライバ３２は、上記実施の形態１とは異なり、切断領域１１０から第２非切断領域１２２へと順次画素１０１に映像信号を供給する。つまり、第２ソースドライバ３２は、ゲート線１１の行番号を昇順にして、８５行目〜２００行目のゲート線１１の各々に対応する画素１０１に映像信号を供給する。
On the other hand, the
このように、ソース線１２は切断領域１１０に切断部１２ｓを有しているので、第１ソースドライバ３１及び第２ソースドライバ３２が供給する映像信号は、切断領域１１０の列方向の全ての画素１０１に供給されないものの、上記実施の形態１と同様に、第１ソースドライバ３１及び第２ソースドライバ３２は、切断領域１１０のゲート線１１に対応する画素１０１の全てに映像信号を供給するつもりで、切断領域１１０の列方向の全ての画素１０１に対応する映像信号を供給する。
As described above, since the
これにより、上記実施の形態１と同様に、複数の画素１０１のうち第１非切断領域１２１における画素１０１には、第１ソースドライバ３１及び第２ソースドライバ３２のうち第１ソースドライバ３１のみから映像信号が供給される。また、複数の画素１０１のうち第２非切断領域１２２における画素１０１には、第１ソースドライバ３１及び第２ソースドライバ３２のうち第２ソースドライバ３２のみから映像信号が供給される。そして、切断領域１１０には、第１ソースドライバ３１及び第２ソースドライバ３２の両方から映像信号が供給される。
As a result, similarly to the first embodiment, only the
なお、説明は省略するが、本実施の形態でも、上記実施の形態１と同様に、行ライン反転駆動により画像表示装置２を駆動してもよい。
Although the description is omitted, in the present embodiment as well, the
以上、本実施の形態に係る画像表示装置２では、上記実施の形態１と同様に、複数のソース線１２における一のソース線１２の切断部１２ｓと複数のソース線１２における他のソース線１２の切断部１２ｓとは、列方向での位置が異なっている。
As described above, in the
この構成により、画像表示装置２に表示された画像に横筋が見えることを抑制することができるので、表示画像の品位が低下することを抑制できる。
With this configuration, it is possible to suppress the appearance of horizontal stripes in the image displayed on the
（変形例）
以上、本開示に係る画像表示装置等について、実施の形態１、２に基づいて説明したが、本開示は、上記実施の形態に限定されるものではない。
(Modification example)
Although the image display device and the like according to the present disclosure have been described above based on the first and second embodiments, the present disclosure is not limited to the above-described embodiment.
例えば、上記実施の形態１、２において、複数のソース線１２の切断部１２ｓは、ランダムに存在していたが、これに限らない。例えば、図７及び図８に示すように、複数のソース線１２の切断部１２ｓは、規則的に存在していてもよい。具体的には、図７及び図８では、複数の切断部１２ｓは、行方向に沿って階段状に繰り返すように、切断領域１１０の列方向の範囲内で折り返すように存在している。この場合、図７における切断部１２ｓは、行方向及び列方向において１つの画素１０１ごとに連続するように存在している。また、図８における切断部１２ｓは、行方向では１つの画素１０１ごとに列方向では２つの画素１０１ごとに連続するように存在している。なお、複数の切断部１２ｓの配置のレイアウトは、これに限るものではない。例えば、ランダムに配置された切断部１２ｓのパターンを規則的に配置したレイアウトであってもよい。
For example, in the first and second embodiments, the
また、上記実施の形態１、２において、第１ゲートドライバ２１によるゲート線１１のスキャンと第２ゲートドライバ２２によるゲート線１１のスキャンとは、図１の太矢印に示される方向でスキャンを行ったが、これに限らない。
Further, in the first and second embodiments, the scanning of the
例えば、図９の太矢印で示すように、第１ゲートドライバ２１によって、切断領域１１０及び第１非切断領域１２１の各々のゲート線１１を降順に順次スキャンするとともに、第１ゲートドライバ２１と第２ゲートドライバ２２とを同期させて、第２ゲートドライバ２２によって、第２非切断領域１２２のゲート線１１を昇順にスキャンしてもよい。ただし、図９の太矢印の破線部分で示すように、切断領域１１０のゲート線１１については、第１ゲートドライバ２１のみでスキャンされ、第２ゲートドライバ１１ではスキャンされない。切断領域１１０において、第１ソースドライバ２１と第２ソースドライバ２２は、同じラインの電位を書き込むことになる。
For example, as shown by the thick arrow in FIG. 9, the
あるいは、図１０の太矢印で示すように、第１ゲートドライバ２１によって、まず、切断領域１１０のゲート線１１を昇順に順次スキャンし、その後、第１非切断領域１２１のゲート線１１を降順に順次スキャンするとともに、第１ゲートドライバ２１と第２ゲートドライバ２２とを同期させて、第２ゲートドライバ２２によって、第２非切断領域１２２のゲート線１１を昇順にスキャンしてもよい。ただし、この場合も、図１０の破線の太矢印で示すように、切断領域１１０のゲート線１１については、第１ゲートドライバ２１のみでスキャンされ、第２ゲートドライバ１１ではスキャンされない。また、本変形例において、切断領域１１０のスキャンと第１非切断領域１２１及び第２非切断領域１２２のスキャンとの順を入れ替えてもよい。つまり、先に第１非接続領域１２１及び第２非切断領域１２２のスキャンを内側から外側に向かって行い、一番外側までスキャンした後で、切断領域１１０をスキャンする順序であってもよい。
Alternatively, as shown by the thick arrow in FIG. 10, the
あるいは、図１１の太矢印で示すように、第１ゲートドライバ２１によって、まず、切断領域１１０のゲート線１１を昇順に順次スキャンし、その後、第１非切断領域１２１のゲート線１１を昇順に順次スキャンするとともに、第１ゲートドライバ２１と第２ゲートドライバ２２とを同期させて、第２ゲートドライバ２２によって、第２非切断領域１２２のゲート線１１を昇順にスキャンしてもよい。ただし、この場合も、図１０の破線の太矢印で示すように、切断領域１１０のゲート線１１については、第１ゲートドライバ２１のみでスキャンされ、第２ゲートドライバ１１ではスキャンされない。また、本変形例においても、切断領域１１０のスキャンと第１非切断領域１２１及び第２非切断領域１２２のスキャンとの順を入れ替えてもよい。
Alternatively, as shown by the thick arrow in FIG. 11, the
なお、図９〜図１１において、第１ゲートドライバ２１によるゲート線１１のスキャンと第２ゲートドライバ２２によるゲート線１１のスキャンとを入れ替えてもよい。同様に、上記実施の形態１において、第１ゲートドライバ２１によるゲート線１１のスキャンと第２ゲートドライバ２２によるゲート線１１のスキャンとを入れ替えてもよい。
In FIGS. 9 to 11, the scan of the
また、上記実施の形態１、２では、図２に示すように、ソース線１２の切断部１２ｓは、１つの画素１０１内に１ヵ所設けたが、これに限らない。例えば、図１２に示すように、ソース線１２の切断部１２ｓは、１つの画素１０１内に２箇所設けてもよい。この場合、２つの切断部１２ｓで挟まれたソース線１２の一部は、ダミー配線となり、電気的に浮いた状態になる。なお、ソース線１２の切断部１２ｓは、１つの画素１０１内に３箇所以上設けてもよい。
Further, in the first and second embodiments, as shown in FIG. 2, the
また、上記実施の形態１、２において、第１ゲートドライバ２１及び第２ゲートドライバ２２の各々は、全てのゲート線１１のうちの一部のゲート線１１に接続されていたが、これに限らない。例えば、第１ゲートドライバ２１及び第２ゲートドライバ２２の一方又は両方が全てのゲート線１１に接続されていてもよい。
Further, in the first and second embodiments, each of the
また、上記実施の形態１、２では、切断領域１１０に存在するゲート線１１の本数を３２本とし、また、図１３に示される変形例では、第１領域１１０Ａに存在するゲート線１１の本数を３２本としたが、これに限らない。切断領域１１０又は第１領域１１０Ａに存在するゲート線１１の本数は、３２本未満又は３２本を超える複数であってもよい。
Further, in the first and second embodiments, the number of
また、上記実施の形態１、２において、ゲートドライバ（第１ゲートドライバ２１、第２ゲートドライバ２２、ゲートドライバ２０）及びソースドライバ（第１ソースドライバ３１、第２ソースドライバ３２）は、フレキシブル配線基板によって表示パネル１０に接続されていたが、これに限らない。例えば、ゲートドライバ及びソースドライバは、表示パネル１０に直接実装されていてもよい。この場合、一例として、ゲートドライバ及びソースドライバは、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）技術により、表示パネル１０のＴＦＴ基板に実装することができる。また、ゲートドライバは、ドライバＩＣではなく、ＧＩＰ（Ｇａｔｅ Ｉｎ Ｐａｎｅｌ）と言われる、ＴＦＴ基板上に形成されたシフトレジスタで構成されてもよい。
Further, in the first and second embodiments, the gate driver (
また、上記実施の形態１、２において、表示パネル１０を液晶表示パネルとしたが、これに限らない。例えば、表示パネル１０は、有機ＥＬ表示パネル等の自発光型表示パネルであってもよい。表示パネル１０は有機ＥＬ表示パネルである場合、画像表示装置は、有機ＥＬ表示装置となる。
Further, in the above-described first and second embodiments, the
また、上記実施の形態１、２及び変形例における画像表示装置は、モニタ、テレビ又はサイネージ等の種々のディスプレイに利用することができる。 In addition, the image display devices in the first and second embodiments and the modifications can be used for various displays such as monitors, televisions, and signage.
その他、上記実施の形態１、２及び変形例に対して当業者が思いつく各種変形を施して得られる形態や、本開示の趣旨を逸脱しない範囲で実施の形態及び変形例における構成要素及び機能を任意に組み合わせることで実現される形態も本開示に含まれる。
In addition, the components and functions in the embodiments and modifications can be obtained by subjecting the
１、２、３ 画像表示装置
１０ 表示パネル
１１ ゲート線
１２、１２Ａ ソース線
１２ａ 第１ソース配線部
１２ｂ 第２ソース配線部
１２ｓ 切断部
２０ ゲートドライバ
２１ 第１ゲートドライバ
２２ 第２ゲートドライバ
３１ 第１ソースドライバ
３２ 第２ソースドライバ
１００ 画素領域
１０１ 画素
１１０ 切断領域
１２１ 第１非切断領域
１２２ 第２非切断領域
Ｔｒ トランジスタ
Ｄ ドレイン電極
Ｇ ゲート電極
Ｓ ソース電極
1, 2, 3
Claims (9)
前記画素領域に設けられ、第１方向に延在する複数のゲート線と、
前記画素領域に設けられ、前記第１方向とは異なる第２方向に延在する複数のソース線と、
前記複数のソース線の一方側に接続された第１ソースドライバと、
前記複数のソース線の他方側に接続された第２ソースドライバとを備え、
前記複数のソース線の各々は、前記複数の画素のうち互いに異なる一つの画素内の少なくとも１ヵ所で切断された切断部を有し、
前記複数のソース線における一のソース線の前記切断部と前記複数のソース線における他のソース線の前記切断部とは、前記第２方向での位置が異なっている、
画像表示装置。 An image display device having a pixel area composed of a plurality of pixels.
A plurality of gate lines provided in the pixel area and extending in the first direction,
A plurality of source lines provided in the pixel region and extending in a second direction different from the first direction,
A first source driver connected to one side of the plurality of source lines,
A second source driver connected to the other side of the plurality of source lines is provided.
Each of the plurality of source lines has a cut portion cut at at least one position in one pixel different from each other among the plurality of pixels.
The cut portion of one source line in the plurality of source lines and the cut portion of another source line in the plurality of source lines are different in position in the second direction.
Image display device.
請求項１又は２に記載の画像表示装置。 The one source line and the other source line are adjacent to each other.
The image display device according to claim 1 or 2.
請求項１又は２に記載の画像表示装置。 The plurality of cut portions having a one-to-one correspondence with the plurality of source lines are randomly present in the pixel region.
The image display device according to claim 1 or 2.
請求項１又は２に記載の画像表示装置。 The plurality of cut portions having a one-to-one correspondence with the plurality of source lines are regularly present in the pixel region.
The image display device according to claim 1 or 2.
請求項１〜４のいずれか１項に記載の画像表示装置。 The plurality of cut portions corresponding to the plurality of source lines one-to-one do not exist continuously beyond the range of 1 cm along the first direction in the pixel region.
The image display device according to any one of claims 1 to 4.
前記複数のソース線の各々の前記切断部が存在する切断領域と、
前記切断領域の前記第２方向の一方側に隣接して位置し且つ前記複数のソース線の各々の前記切断部が存在しない第１非切断領域と、
前記切断領域の前記第２方向の他方側に隣接して位置し且つ前記複数のソース線の各々の前記切断部が存在しない第２非切断領域とを含む、
請求項１〜５のいずれか１項に記載の画像表示装置。 The pixel area is
A cutting region in which the cutting portion of each of the plurality of source lines exists, and
A first uncut region located adjacent to one side of the second direction of the cut region and in which the cut portion of each of the plurality of source lines does not exist.
Includes a second uncut region located adjacent to the other side of the cut region in the second direction and in which the cut portion of each of the plurality of source lines is absent.
The image display device according to any one of claims 1 to 5.
前記複数の画素のうち前記第２非切断領域における画素には、前記第１ソースドライバ及び前記第２ソースドライバのうち前記第２ソースドライバのみから映像信号が供給され、
前記切断領域には、前記第１ソースドライバ及び前記第２ソースドライバの両方から映像信号が供給される、
請求項６に記載の画像表示装置。 A video signal is supplied to the pixels in the first uncut region among the plurality of pixels only from the first source driver among the first source driver and the second source driver.
A video signal is supplied to the pixels in the second uncut region among the plurality of pixels only from the first source driver and the second source driver among the second source drivers.
Video signals are supplied to the cut region from both the first source driver and the second source driver.
The image display device according to claim 6.
前記切断領域、前記第１非切断領域及び前記第２非切断領域を、前記単位ライン数ごとにライン反転駆動が行われる、
請求項６又は７に記載の画像表示装置。 The number of gate lines included in the cutting region among the plurality of gate lines is defined as the number of unit lines.
A line inversion drive is performed for each of the unit lines in the cut region, the first uncut region, and the second non-cut region.
The image display device according to claim 6 or 7.
前記複数のゲート線のうち前記第１非切断領域におけるゲート線は、前記第１ゲートドライバに接続され、
前記複数のゲート線のうち前記第２非切断領域におけるゲート線は、前記第２ゲートドライバに接続され、
前記複数のゲート線のうち前記切断領域におけるゲート線は、前記第１ゲートドライバ及び前記第２ゲートドライバのいずれか一方に接続されている、
請求項６〜８のいずれか１項に記載の画像表示装置。 Further, it is equipped with a first gate driver and a second gate driver.
Of the plurality of gate wires, the gate wire in the first uncut region is connected to the first gate driver.
Of the plurality of gate lines, the gate line in the second uncut region is connected to the second gate driver.
Of the plurality of gate wires, the gate wire in the cutting region is connected to either the first gate driver or the second gate driver.
The image display device according to any one of claims 6 to 8.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019215149A JP2021086017A (en) | 2019-11-28 | 2019-11-28 | Image display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019215149A JP2021086017A (en) | 2019-11-28 | 2019-11-28 | Image display device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2021086017A true JP2021086017A (en) | 2021-06-03 |
Family
ID=76087523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019215149A Pending JP2021086017A (en) | 2019-11-28 | 2019-11-28 | Image display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2021086017A (en) |
-
2019
- 2019-11-28 JP JP2019215149A patent/JP2021086017A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5314155B2 (en) | Liquid crystal display | |
| EP2952957B1 (en) | Display panel and display apparatus having the same | |
| KR101204365B1 (en) | Liquid crystal display panel and method of manufacturing the same | |
| KR100704817B1 (en) | Liquid crystal panel and liquid crystal display device | |
| CN108646480B (en) | Vertical alignment type liquid crystal display | |
| KR20070098613A (en) | Liquid crystal device and electronic apparatus | |
| KR20080022920A (en) | Liquid crystal display device | |
| KR20100048264A (en) | Liquid crystal display | |
| JP5128703B2 (en) | TFT substrate and liquid crystal display device using the same | |
| JP2007047664A (en) | Display apparatus | |
| US8212950B2 (en) | Liquid crystal display panel and liquid crystal display | |
| US10877342B2 (en) | Display device | |
| KR20130039587A (en) | Display device | |
| KR20110114312A (en) | In-plane switching mode lcd and method of driving the same | |
| KR101966865B1 (en) | Liquid Crystal Display Device and Manufacturing Method the same | |
| JP6047450B2 (en) | Liquid crystal display | |
| JP5589018B2 (en) | Liquid crystal display | |
| JP7048438B2 (en) | Display device | |
| WO2018128142A1 (en) | Liquid crystal display and driving method for same | |
| JP2021086017A (en) | Image display device | |
| US20210124221A1 (en) | Light source device for display device and liquid crystal display device | |
| US9117703B2 (en) | Liquid crystal display device | |
| KR101308439B1 (en) | Liquid Crystal Display panel | |
| KR102219773B1 (en) | Horizontal electric field type liquid crystal display device | |
| CN113885260B (en) | Display panel |