JP2021065047A - Switching circuit - Google Patents

Switching circuit Download PDF

Info

Publication number
JP2021065047A
JP2021065047A JP2019188916A JP2019188916A JP2021065047A JP 2021065047 A JP2021065047 A JP 2021065047A JP 2019188916 A JP2019188916 A JP 2019188916A JP 2019188916 A JP2019188916 A JP 2019188916A JP 2021065047 A JP2021065047 A JP 2021065047A
Authority
JP
Japan
Prior art keywords
switching element
sense
circuit
main
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019188916A
Other languages
Japanese (ja)
Other versions
JP7310530B2 (en
Inventor
秀夫 山脇
Hideo Yamawaki
秀夫 山脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2019188916A priority Critical patent/JP7310530B2/en
Publication of JP2021065047A publication Critical patent/JP2021065047A/en
Application granted granted Critical
Publication of JP7310530B2 publication Critical patent/JP7310530B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Inverter Devices (AREA)
  • Electronic Switches (AREA)
  • Power Conversion In General (AREA)

Abstract

To cause a switching element to stop in a short time at the time of a load short-circuit while preventing a malfunction due to noise or the like.SOLUTION: A switching circuit comprises: a main switching element; a sense switching element through which a sense current corresponding to a main current flowing to the main switching element flows; a sense resistor that is connected to the sense switching element and generates a sense voltage proportional to the sense current; a lowpass filter that receives input of the sense voltage; and a drive circuit connected to a gate of the main switching element. The drive circuit causes the main switching element to stop if the sense voltage is equal to or higher than a first reference value and a differential value between the sense voltage and an output voltage of the lowpass filter is equal to or higher than a second reference value and is lower than a third reference value.SELECTED DRAWING: Figure 2

Description

本明細書に開示の技術は、スイッチング回路に関する。 The techniques disclosed herein relate to switching circuits.

特許文献１には、スイッチング素子をスイッチングさせる回路が開示されている。スイッチング素子には、負荷が直列に接続されている。この回路は、スイッチング素子のコレクタ電流が閾値を上回ってから所定時間後に、スイッチング素子をオフする。これによって、負荷が短絡したときに、スイッチング素子を保護する。また、スイッチング素子のコレクタ電流が閾値を上回ってから所定時間待機した後にスイッチング素子をオフすることで、ノイズ等による誤動作を防止する。 Patent Document 1 discloses a circuit for switching a switching element. A load is connected in series to the switching element. This circuit turns off the switching element a predetermined time after the collector current of the switching element exceeds the threshold value. This protects the switching element when the load is short-circuited. Further, by turning off the switching element after waiting for a predetermined time after the collector current of the switching element exceeds the threshold value, malfunction due to noise or the like is prevented.

特開２０１５−１９２４９１号公報JP 2015-192491

特許文献１の回路では、コレクタ電流が閾値を上回ってから所定時間待機した後にスイッチング素子をオフするので、待機時間中にスイッチング素子に高いストレスが加わる。本明細書では、ノイズ等による誤動作を防止しながら、負荷短絡時に短時間でスイッチング素子を停止させることが可能なスイッチング回路を提案する。 In the circuit of Patent Document 1, since the switching element is turned off after waiting for a predetermined time after the collector current exceeds the threshold value, high stress is applied to the switching element during the standby time. This specification proposes a switching circuit capable of stopping a switching element in a short time when a load is short-circuited while preventing malfunction due to noise or the like.

本明細書が開示するスイッチング回路は、メインスイッチング素子と、前記メインスイッチング素子に流れるメイン電流に対応するセンス電流が流れるセンススイッチング素子と、前記センススイッチング素子に接続されているとともに前記センス電流に比例するセンス電圧を生成するセンス抵抗と、前記センス電圧の入力を受けるローパスフィルタと、前記メインスイッチング素子のゲートに接続されているゲート駆動回路を有している。前記ゲート駆動回路は、前記センス電圧が第１基準値以上であり、かつ、前記センス電圧と前記ローパスフィルタの出力電圧との差分値が第２基準値以上かつ第３基準値未満の場合に、前記メインスイッチング素子を停止させる。 The switching circuit disclosed in the present specification is connected to the main switching element, a sense switching element in which a sense current corresponding to the main current flowing in the main switching element flows, and the sense switching element, and is proportional to the sense current. It has a sense resistor that generates a sense voltage, a low-pass filter that receives an input of the sense voltage, and a gate drive circuit connected to the gate of the main switching element. In the gate drive circuit, when the sense voltage is equal to or higher than the first reference value and the difference value between the sense voltage and the output voltage of the low-pass filter is greater than or equal to the second reference value and less than the third reference value. The main switching element is stopped.

このスイッチング回路は、センス電圧に基づく判定に加えて、センス電圧とローパスフィルタの出力電圧との差分値に基づいた判定を行う。この差分値は、センス電圧の変化率に応じた値となる。スイッチングノイズによってメイン電流（すなわち、センス電圧）が増加している場合には、センス電圧の変化率が高くなるので、差分値が第３基準値よりも高くなる。このため、この場合には、スイッチング回路はメインスイッチング素子を停止させない。また、外部からの電流の流入によってメイン電流が増加している場合には、センス電圧の変化率はそれほど高くならないので、差分値が第２基準値よりも低くなる。このため、この場合には、スイッチング回路はメインスイッチング素子を停止させない。負荷の短絡によってメイン電流が増加している場合には、センス電圧の変化率が中程度になるので、差分値が第２基準値以上かつ第３基準値未満となる。このため、この場合には、スイッチング回路はメインスイッチング素子を停止させる。このように、このスイッチング回路によれば、負荷短絡の場合にスイッチング素子を停止させることが可能であるとともに、その他の要因でメイン電流が増加している場合にはスイッチング素子を停止させない。したがって、誤動作を防止しながら、適切にメインスイッチング素子を保護することができる。また、このスイッチング回路では、負荷短絡の場合には、メイン電流が増加した後に待機することなく、メインスイッチング素子を停止させることができる。すなわち、メイン電流が増加してから短時間でメインスイッチング素子を停止させることができる。したがって、スイッチング素子に加わるストレスを低減することができる。 This switching circuit makes a determination based on the difference value between the sense voltage and the output voltage of the low-pass filter, in addition to the determination based on the sense voltage. This difference value becomes a value according to the rate of change of the sense voltage. When the main current (that is, the sense voltage) is increased due to the switching noise, the rate of change of the sense voltage becomes high, so that the difference value becomes higher than the third reference value. Therefore, in this case, the switching circuit does not stop the main switching element. Further, when the main current is increased due to the inflow of the current from the outside, the rate of change of the sense voltage is not so high, so that the difference value is lower than the second reference value. Therefore, in this case, the switching circuit does not stop the main switching element. When the main current is increased due to a short circuit of the load, the rate of change of the sense voltage becomes medium, so that the difference value is equal to or more than the second reference value and less than the third reference value. Therefore, in this case, the switching circuit stops the main switching element. As described above, according to this switching circuit, the switching element can be stopped in the case of a load short circuit, and the switching element is not stopped when the main current is increased due to other factors. Therefore, the main switching element can be appropriately protected while preventing malfunction. Further, in this switching circuit, in the case of a load short circuit, the main switching element can be stopped without waiting after the main current increases. That is, the main switching element can be stopped in a short time after the main current increases. Therefore, the stress applied to the switching element can be reduced.

インバータ回路の回路図。Circuit diagram of the inverter circuit. スイッチング回路の回路図。Circuit diagram of the switching circuit. 通常のターンオン時の電位Ｖｓｓ、Ｖｌｐｆ、差分値ΔＶの変化を示すグラフ。The graph which shows the change of the potential Vss, Vlpf, and the difference value ΔV at the time of a normal turn-on. リカバリ電流が流れるときの電位Ｖｓｓ、Ｖｌｐｆ、差分値ΔＶの変化を示すグラフ。The graph which shows the change of the potential Vss, Vlpf, and the difference value ΔV when the recovery current flows. ノイズが印加されるときの電位Ｖｓｓ、Ｖｌｐｆ、差分値ΔＶの変化を示すグラフ。The graph which shows the change of the potential Vss, Vlpf, and the difference value ΔV when noise is applied. 負荷短絡時の電位Ｖｓｓ、Ｖｌｐｆ、差分値ΔＶの変化を示すグラフ。The graph which shows the change of the potential Vss, Vlpf, and the difference value ΔV at the time of a load short circuit.

図１に示すインバータ回路１８は、実施形態のスイッチング回路１０を有している。インバータ回路１８は、車両に搭載されており、走行用モータ１２に交流電力を供給する。インバータ回路１８は、高電位配線１４と低電位配線１６を有している。高電位配線１４と低電位配線１６の間には、直流電圧が印加されている。高電位配線１４と低電位配線１６の間に、スイッチング素子２０が直列に接続されている。インバータ回路１８は、スイッチング素子２０の直列回路を３つ有している。スイッチング素子２０は、ＭＯＳＦＥＴ（metal oxide semiconductor fired effect transistor）により構成されている。但し、スイッチング素子２０は、ＩＧＢＴ（insulated gate bipolar transistor）等の他のスイッチング素子により構成されていてもよい。以下では、高電位配線１４側のスイッチング素子２０を上アームのスイッチング素子といい、低電位配線１６側のスイッチング素子２０を下アームのスイッチング素子という場合がある。上アームのスイッチング素子２０のドレインは、高電位配線１４に接続されている。上アームのスイッチング素子２０のソースは、下アームのスイッチング素子２０のドレインに接続されている。下アームのスイッチング素子２０のソースは、低電位配線１６に接続されている。スイッチング素子２０のそれぞれに対して、並列に、還流ダイオード２２が接続されている。各還流ダイオード２２のアノードが、対応するスイッチング素子２０のソースに接続されている。各還流ダイオード２２のカソードが、対応するスイッチング素子２０のドレインに接続されている。各直列回路において、２つのスイッチング素子２０の間の配線に、出力配線２４が接続されている。各出力配線２４は、走行用モータ１２に接続されている。各スイッチング素子２０のゲートに、制御回路３０が接続されている。制御回路３０とスイッチング素子２０によって、スイッチング回路１０が構成されている。制御回路３０は、スイッチング素子２０をスイッチングさせる。インバータ回路１８は、各スイッチング素子２０をスイッチングさせることで、高電位配線１４と低電位配線１６の間に供給されている直流電力を三相交流電力に変換し、三相交流電力を走行用モータ１２に供給する。なお、各スイッチング回路１０の構成は互いに等しい。したがって、以下では、１つのスイッチング回路１０の構成について詳細に説明する。 The inverter circuit 18 shown in FIG. 1 has the switching circuit 10 of the embodiment. The inverter circuit 18 is mounted on the vehicle and supplies AC power to the traveling motor 12. The inverter circuit 18 has a high-potential wiring 14 and a low-potential wiring 16. A DC voltage is applied between the high-potential wiring 14 and the low-potential wiring 16. A switching element 20 is connected in series between the high-potential wiring 14 and the low-potential wiring 16. The inverter circuit 18 has three series circuits of the switching element 20. The switching element 20 is composed of a MOSFET (metal oxide semiconductor fired effect transistor). However, the switching element 20 may be composed of other switching elements such as an IGBT (insulated gate bipolar transistor). In the following, the switching element 20 on the high potential wiring 14 side may be referred to as an upper arm switching element, and the switching element 20 on the low potential wiring 16 side may be referred to as a lower arm switching element. The drain of the switching element 20 of the upper arm is connected to the high potential wiring 14. The source of the switching element 20 of the upper arm is connected to the drain of the switching element 20 of the lower arm. The source of the switching element 20 of the lower arm is connected to the low potential wiring 16. A freewheeling diode 22 is connected in parallel to each of the switching elements 20. The anode of each freewheeling diode 22 is connected to the source of the corresponding switching element 20. The cathode of each freewheeling diode 22 is connected to the drain of the corresponding switching element 20. In each series circuit, the output wiring 24 is connected to the wiring between the two switching elements 20. Each output wiring 24 is connected to the traveling motor 12. A control circuit 30 is connected to the gate of each switching element 20. The switching circuit 10 is composed of the control circuit 30 and the switching element 20. The control circuit 30 switches the switching element 20. By switching each switching element 20, the inverter circuit 18 converts the DC power supplied between the high-potential wiring 14 and the low-potential wiring 16 into three-phase AC power, and converts the three-phase AC power into a traveling motor. Supply to 12. The configurations of the switching circuits 10 are the same as each other. Therefore, the configuration of one switching circuit 10 will be described in detail below.

図２は、スイッチング回路１０を示している。スイッチング素子２０は、メインスイッチング素子２０ａとセンススイッチング素子２０ｂを有している。なお、図２では、メインスイッチング素子２０ａのソースの電位を、グランドとして示している。還流ダイオード２２は、メインスイッチング素子２０ａに対して並列に接続されている。センススイッチング素子２０ｂは、メインスイッチング素子２０ａと同じ半導体基板に設けられている。センススイッチング素子２０ｂのドレインは、メインスイッチング素子２０ａのドレインに接続されている。センススイッチング素子２０ｂのソースは、センス抵抗４４を介してメインスイッチング素子２０ａのソース（グランド）に接続されている。メインスイッチング素子２０ａのゲートは、センススイッチング素子２０ｂのゲートに接続されている。したがって、メインスイッチング素子２０ａがオンしているときにセンススイッチング素子２０ｂはオンしており、メインスイッチング素子２０ａがオフしているときにセンススイッチング素子２０ｂはオフしている。センススイッチング素子２０ｂは、メインスイッチング素子２０ａよりも小型である。したがって、メインスイッチング素子２０ａとセンススイッチング素子２０ｂがオンしているときに、センススイッチング素子２０ｂに流れるセンス電流Ｉｓｓはメインスイッチング素子２０ａに流れるメイン電流Ｉｓｍよりも小さい。センス電流Ｉｓｓは、メイン電流Ｉｓｍに略比例する。センス電流Ｉｓｓは、センス抵抗４４を介してグランドへ流れる。したがって、センススイッチング素子２０ｂのソースの電位Ｖｓｓは、センス電流Ｉｓｓに比例する。したがって、電位Ｖｓｓは、メイン電流Ｉｓｍに略比例する。 FIG. 2 shows the switching circuit 10. The switching element 20 has a main switching element 20a and a sense switching element 20b. In FIG. 2, the potential of the source of the main switching element 20a is shown as ground. The freewheeling diode 22 is connected in parallel with the main switching element 20a. The sense switching element 20b is provided on the same semiconductor substrate as the main switching element 20a. The drain of the sense switching element 20b is connected to the drain of the main switching element 20a. The source of the sense switching element 20b is connected to the source (ground) of the main switching element 20a via the sense resistor 44. The gate of the main switching element 20a is connected to the gate of the sense switching element 20b. Therefore, the sense switching element 20b is on when the main switching element 20a is on, and the sense switching element 20b is off when the main switching element 20a is off. The sense switching element 20b is smaller than the main switching element 20a. Therefore, when the main switching element 20a and the sense switching element 20b are on, the sense current Iss flowing through the sense switching element 20b is smaller than the main current Ism flowing through the main switching element 20a. The sense current Iss is approximately proportional to the main current Ism. The sense current Iss flows to the ground via the sense resistor 44. Therefore, the potential Vss of the source of the sense switching element 20b is proportional to the sense current Iss. Therefore, the potential Vss is substantially proportional to the main current Ism.

制御回路３０は、上述したセンス抵抗４４を有している。さらに、制御回路３０は、ゲート駆動回路３２、ＡＮＤ回路３４、差分値ピーク判定回路３６、差分値ピーク検出回路３８、コンデンサ４０、抵抗４２、コンパレータ４６、及び、参照電源４８を有している。 The control circuit 30 has the sense resistor 44 described above. Further, the control circuit 30 includes a gate drive circuit 32, an AND circuit 34, a difference value peak determination circuit 36, a difference value peak detection circuit 38, a capacitor 40, a resistor 42, a comparator 46, and a reference power supply 48.

ゲート駆動回路３２は、メインスイッチング素子２０ａとセンススイッチング素子２０ｂのゲートに接続されている。また、ゲート駆動回路３２には、外部からＰＷＭ信号Ｖｐｗｍが入力される。ゲート駆動回路３２は、ＰＷＭ信号Ｖｐｗｍに応じて、メインスイッチング素子２０ａとセンススイッチング素子２０ｂをスイッチングさせる。 The gate drive circuit 32 is connected to the gate of the main switching element 20a and the sense switching element 20b. Further, a PWM signal Vpwm is input to the gate drive circuit 32 from the outside. The gate drive circuit 32 switches the main switching element 20a and the sense switching element 20b according to the PWM signal Vpwm.

抵抗４２の一端は、センススイッチング素子２０ｂのソースに接続されている。抵抗４２の他端は、差分値ピーク検出回路３８の第１入力端子３８ａに接続されている。コンデンサ４０の一端は、差分値ピーク検出回路３８の第１入力端子３８ａに接続されている。コンデンサ４０の他端は、グランドに接続されている。コンデンサ４０と抵抗４２によって、ローパスフィルタが構成されている。ローパスフィルタには、電位Ｖｓｓが入力される。ローパスフィルタが出力する電位Ｖｌｐｆ（すなわち、差分値ピーク検出回路３８の第１入力端子３８ａに印加される電位）は、電位Ｖｓｓから高周波成分を除去した電位となる。差分値ピーク検出回路３８の第２入力端子３８ｂは、センススイッチング素子２０ｂのソースに接続されている。第２入力端子３８ｂには、電位Ｖｓｓが印加される。差分値ピーク検出回路３８は、電位Ｖｓｓから電位Ｖｌｐｆを減算した差分値ΔＶを検出する。差分値ピーク検出回路３８は、所定期間に亘って差分値ΔＶを検出し、その期間内に検出した差分値ΔＶのピーク値ΔＶｐを検出する。差分値ピーク判定回路３６には、差分値ΔＶのピーク値ΔＶｐが入力される。また、差分値ピーク判定回路３６は、下限値Ｖｔｈ２と上限値Ｖｔｈ３を記憶している。上限値Ｖｔｈ３は下限値Ｖｔｈ２よりも高い。差分値ピーク判定回路３６は、入力されるピーク値ΔＶｐが下限値Ｖｔｈ２以上かつ上限値Ｖｔｈ３未満の範囲（以下、特定範囲という）内の値である場合にＹＥＳと判定し、ピーク値ΔＶｐが特定範囲外の値である場合にＮＯと判定する。差分値ピーク判定回路３６の判定結果は、ＡＮＤ回路３４に入力される。 One end of the resistor 42 is connected to the source of the sense switching element 20b. The other end of the resistor 42 is connected to the first input terminal 38a of the difference value peak detection circuit 38. One end of the capacitor 40 is connected to the first input terminal 38a of the difference value peak detection circuit 38. The other end of the capacitor 40 is connected to the ground. A low-pass filter is composed of a capacitor 40 and a resistor 42. The potential Vss is input to the low-pass filter. The potential Vlpf output by the low-pass filter (that is, the potential applied to the first input terminal 38a of the difference value peak detection circuit 38) is the potential obtained by removing the high frequency component from the potential Vss. The second input terminal 38b of the difference value peak detection circuit 38 is connected to the source of the sense switching element 20b. The potential Vss is applied to the second input terminal 38b. The difference value peak detection circuit 38 detects the difference value ΔV obtained by subtracting the potential Vlpf from the potential Vss. The difference value peak detection circuit 38 detects the difference value ΔV over a predetermined period, and detects the peak value ΔVp of the difference value ΔV detected within that period. The peak value ΔVp of the difference value ΔV is input to the difference value peak determination circuit 36. Further, the difference value peak determination circuit 36 stores the lower limit value Vth2 and the upper limit value Vth3. The upper limit value Vth3 is higher than the lower limit value Vth2. The difference value peak determination circuit 36 determines YES when the input peak value ΔVp is within the range of the lower limit value Vth2 or more and the upper limit value Vth3 or less (hereinafter referred to as a specific range), and the peak value ΔVp is specified. If the value is out of the range, it is determined as NO. The determination result of the difference value peak determination circuit 36 is input to the AND circuit 34.

コンパレータ４６の非反転入力端子は、センススイッチング素子２０ｂのソースに接続されている。コンパレータ４６の非反転入力端子には、電位Ｖｓｓが印加される。コンパレータ４６の反転入力端子は、参照電源４８の正極に接続されている。参照電源４８の負極は、グランドに接続されている。参照電源４８は、その正極に参照電位Ｖｔｈ１を印加する。コンパレータ４６は、電位Ｖｓｓが参照電位Ｖｔｈ１以上の場合にＹＥＳと判定し、電位Ｖｓｓが参照電位Ｖｔｈ１未満の場合にＮＯと判定する。コンパレータ４６の判定結果は、ＡＮＤ回路３４に入力される。 The non-inverting input terminal of the comparator 46 is connected to the source of the sense switching element 20b. The potential Vss is applied to the non-inverting input terminal of the comparator 46. The inverting input terminal of the comparator 46 is connected to the positive electrode of the reference power supply 48. The negative electrode of the reference power supply 48 is connected to the ground. The reference power supply 48 applies the reference potential Vth1 to its positive electrode. The comparator 46 determines YES when the potential Vss is equal to or greater than the reference potential Vth1, and determines NO when the potential Vss is less than the reference potential Vth1. The determination result of the comparator 46 is input to the AND circuit 34.

ＡＮＤ回路３４は、差分値ピーク判定回路３６がＹＥＳと判定し、かつ、コンパレータ４６がＹＥＳと判定したときに、特定信号をゲート駆動回路３２へ送信する。ゲート駆動回路３２は、ＡＮＤ回路３４から特定信号を受信したときは、ＰＷＭ信号Ｖｐｗｍにかかわらず、メインスイッチング素子２０ａとセンススイッチング素子２０ｂをオフする。 The AND circuit 34 transmits a specific signal to the gate drive circuit 32 when the difference value peak determination circuit 36 determines YES and the comparator 46 determines YES. When the gate drive circuit 32 receives the specific signal from the AND circuit 34, the gate drive circuit 32 turns off the main switching element 20a and the sense switching element 20b regardless of the PWM signal Vpwm.

次に、スイッチング回路１０の動作について説明する。図３〜６は、メインスイッチング素子２０ａがオンするときの電位Ｖｓｓ、電位Ｖｌｐｆ、及び、差分値ΔＶの変化を示している。 Next, the operation of the switching circuit 10 will be described. FIGS. 3 to 6 show changes in the potential Vss, the potential Vlpf, and the difference value ΔV when the main switching element 20a is turned on.

図３は、通常のターンオン時の各値の変化を示している。通常時にメインスイッチング素子２０ａがターンオンすると、電位Ｖｓｓ（すなわち、メイン電流Ｉｓｍ）が一定の速度で上昇する。この場合、電位Ｖｓｓは、参照電位Ｖｔｈ１よりも低い値までしか上昇しない。したがって、コンパレータ４６は、ＮＯと判定する。また、ローパスフィルタを通過した後の電位Ｖｌｐｆは、電位Ｖｓｓが少し鈍った波形となる。この場合、電位Ｖｓｓの変化率が小さいので、電位Ｖｓｓと電位Ｖｌｐｆの差は小さい。したがって、差分値ΔＶが小さく、ピーク値ΔＶｐは下限値Ｖｔｈ２よりも小さい。この場合、差分値ピーク判定回路３６は、ＮＯと判定する。コンパレータ４６と差分値ピーク判定回路３６がいずれもＮＯと判定するので、ＡＮＤ回路３４は特定信号を送信しない。したがって、ゲート駆動回路３２は、ＰＷＭ信号Ｖｐｗｍに基づくスイッチング素子２０の制御を継続し、スイッチング素子２０を停止させない。このように、通常時には、スイッチング素子２０の動作が継続される。 FIG. 3 shows the change of each value at the time of normal turn-on. When the main switching element 20a is turned on in the normal state, the potential Vss (that is, the main current Ism) rises at a constant speed. In this case, the potential Vss rises only to a value lower than the reference potential Vth1. Therefore, the comparator 46 determines NO. Further, the potential Vlpf after passing through the low-pass filter has a waveform in which the potential Vss is slightly blunted. In this case, since the rate of change of the potential Vss is small, the difference between the potential Vss and the potential Vlpf is small. Therefore, the difference value ΔV is small, and the peak value ΔVp is smaller than the lower limit value Vth2. In this case, the difference value peak determination circuit 36 determines NO. Since both the comparator 46 and the difference value peak determination circuit 36 determine NO, the AND circuit 34 does not transmit a specific signal. Therefore, the gate drive circuit 32 continues to control the switching element 20 based on the PWM signal Vpwm, and does not stop the switching element 20. In this way, in the normal state, the operation of the switching element 20 is continued.

図４は、スイッチング素子２０にリカバリ電流が流入した場合の各値の変化を示している。リカバリ電流は、還流ダイオード２２に印加される電圧が順方向から逆方向に切り換えられたときに、還流ダイオード２２に瞬間的に流れる逆電流である。下アームのスイッチング素子２０がオンするときに上アームの還流ダイオード２２にリカバリ電流が流れると、そのリカバリ電流が下アームのスイッチング素子２０に流入する。上アームのスイッチング素子２０がオンするときに下アームの還流ダイオード２２にリカバリ電流が流れると、そのリカバリ電流が上アームのスイッチング素子２０に流入する。スイッチング素子２０にリカバリ電流が流入すると、電位Ｖｓｓ（すなわち、メイン電流Ｉｓｍ）が通常時よりも速い速度で増加する。リカバリ電流の流入によってメイン電流Ｉｓｍが瞬間的に過電流となるため、電位Ｖｓｓがオーバーシュートして瞬間的に参照電位Ｖｔｈ１を超える。その後、電位Ｖｓｓは、短時間のうちに参照電位Ｖｔｈ１よりも低い値まで低下する。この場合、コンパレータ４６は、電位Ｖｓｓが参照電位Ｖｔｈ１を超えるので、ＹＥＳと判定する。また、この場合には、電位Ｖｓｓの変化率がそれほど大きくないので、電位Ｖｌｐｆは電位Ｖｓｓにある程度追随することができる。このため、差分値ΔＶが比較的小さく、ピーク値ΔＶｐは下限値Ｖｔｈ２よりも小さい。この場合、差分値ピーク判定回路３６は、ＮＯと判定する。差分値ピーク判定回路３６がＮＯと判定するので、ＡＮＤ回路３４は特定信号を送信しない。したがって、ゲート駆動回路３２は、ＰＷＭ信号Ｖｐｗｍに基づくスイッチング素子２０の制御を継続し、スイッチング素子２０を停止させない。このように、リカバリ電流により電位Ｖｓｓが参照電位Ｖｔｈ１を超えても、スイッチング素子２０の動作が継続される。リカバリ電流が流れる場合には、メイン電流Ｉｓｍが過電流となってもすぐに減少するので、スイッチング素子２０の動作を継続しても問題はない。 FIG. 4 shows changes in each value when a recovery current flows into the switching element 20. The recovery current is a reverse current that momentarily flows through the freewheeling diode 22 when the voltage applied to the freewheeling diode 22 is switched from the forward direction to the reverse direction. If a recovery current flows through the freewheeling diode 22 of the upper arm when the switching element 20 of the lower arm is turned on, the recovery current flows into the switching element 20 of the lower arm. If a recovery current flows through the freewheeling diode 22 of the lower arm when the switching element 20 of the upper arm is turned on, the recovery current flows into the switching element 20 of the upper arm. When the recovery current flows into the switching element 20, the potential Vss (that is, the main current Ism) increases at a speed faster than usual. Since the main current Ism momentarily becomes an overcurrent due to the inflow of the recovery current, the potential Vss overshoots and momentarily exceeds the reference potential Vth1. After that, the potential Vss drops to a value lower than the reference potential Vth1 within a short period of time. In this case, the comparator 46 determines YES because the potential Vss exceeds the reference potential Vth1. Further, in this case, since the rate of change of the potential Vss is not so large, the potential Vlpf can follow the potential Vss to some extent. Therefore, the difference value ΔV is relatively small, and the peak value ΔVp is smaller than the lower limit value Vth2. In this case, the difference value peak determination circuit 36 determines NO. Since the difference value peak determination circuit 36 determines NO, the AND circuit 34 does not transmit the specific signal. Therefore, the gate drive circuit 32 continues to control the switching element 20 based on the PWM signal Vpwm, and does not stop the switching element 20. In this way, even if the potential Vss exceeds the reference potential Vth1 due to the recovery current, the operation of the switching element 20 is continued. When the recovery current flows, even if the main current Ism becomes an overcurrent, it immediately decreases, so that there is no problem even if the operation of the switching element 20 is continued.

図５は、スイッチング素子２０にスイッチングノイズが印加された場合の各値の変化を示している。この場合、通常のターンオン時の電位Ｖｓｓの波形に対してノイズが重畳している。ノイズによって、電位Ｖｓｓが急激に変化し、電位Ｖｓｓが一時的に参照電位Ｖｔｈ１を超える。その後、電位Ｖｓｓは、短時間のうちに通常の値に戻る。この場合、コンパレータ４６は、電位Ｖｓｓが参照電位Ｖｔｈ１を超えるので、ＹＥＳと判定する。また、この場合には、電位Ｖｓｓの変化率が極めて大きいので、電位Ｖｌｐｆは電位Ｖｓｓのノイズ成分に対して全く追随することができない。このため、差分値ΔＶのピーク値ΔＶｐが上限値Ｖｔｈ３を超える。この場合、差分値ピーク判定回路３６は、ＮＯと判定する。差分値ピーク判定回路３６がＮＯと判定するので、ＡＮＤ回路３４は特定信号を送信しない。したがって、ゲート駆動回路３２は、ＰＷＭ信号Ｖｐｗｍに基づくスイッチング素子２０の制御を継続し、スイッチング素子２０を停止させない。このように、スイッチングノイズにより電位Ｖｓｓが参照電位Ｖｔｈ１を超えても、スイッチング素子２０の動作が継続される。スイッチングノイズが印加された場合には、メイン電流Ｉｓｍが継続的に高くなることが無いので、スイッチング素子２０の動作を継続しても問題はない。 FIG. 5 shows changes in each value when switching noise is applied to the switching element 20. In this case, noise is superimposed on the waveform of the potential Vss at the time of normal turn-on. Due to noise, the potential Vss changes abruptly, and the potential Vss temporarily exceeds the reference potential Vth1. After that, the potential Vss returns to a normal value in a short time. In this case, the comparator 46 determines YES because the potential Vss exceeds the reference potential Vth1. Further, in this case, since the rate of change of the potential Vss is extremely large, the potential Vlpf cannot follow the noise component of the potential Vss at all. Therefore, the peak value ΔVp of the difference value ΔV exceeds the upper limit value Vth3. In this case, the difference value peak determination circuit 36 determines NO. Since the difference value peak determination circuit 36 determines NO, the AND circuit 34 does not transmit the specific signal. Therefore, the gate drive circuit 32 continues to control the switching element 20 based on the PWM signal Vpwm, and does not stop the switching element 20. As described above, even if the potential Vss exceeds the reference potential Vth1 due to the switching noise, the operation of the switching element 20 is continued. When switching noise is applied, the main current Ism does not continuously increase, so that there is no problem even if the operation of the switching element 20 is continued.

図６は、負荷短絡時の各値の変化を示している。負荷短絡とは、インバータ回路１８または走行用モータ１２の異常によって、スイッチング素子２０を介して高電位配線１４と低電位配線１６の間が短絡した状態を意味する。負荷短絡が生じると、メイン電流Ｉｓｍが急速に増加して過電流となる。このため、電位Ｖｓｓが急速に上昇して参照電位Ｖｔｈ１を超える。負荷短絡時には、スイッチング素子２０をオフしないとスイッチング素子２０に過電流が流れ続けるので、電位Ｖｓｓが参照電位Ｖｔｈ１を超えた後も電位Ｖｓｓは参照電位Ｖｔｈ１よりも高い値に維持される。この場合、コンパレータ４６は、電位Ｖｓｓが参照電位Ｖｔｈ１を超えるので、ＹＥＳと判定する。また、この場合には、電位Ｖｓｓの変化率が大きいので、電位Ｖｌｐｆは電位Ｖｓｓに追随することができない。但し、この場合の電位Ｖｓｓの変化率はノイズが印加された場合（図５）の電位Ｖｓｓの変化率ほど大きくはない。したがって、この場合の差分値ΔＶは図５の場合ほど大きくはならず、差分値ΔＶのピーク値ΔＶｐは下限値Ｖｔｈ２以上かつ上限値Ｖｔｈ３未満の範囲（すなわち、特定範囲）内の値となる。したがって、この場合、差分値ピーク判定回路３６は、ＹＥＳと判定する。コンパレータ４６と差分値ピーク判定回路３６がいずれもＹＥＳと判定するので、ＡＮＤ回路３４は特定信号を送信する。したがって、ゲート駆動回路３２は、ＰＷＭ信号Ｖｐｗｍにかかわらず、強制的にスイッチング素子２０（すなわち、メインスイッチング素子２０ａとセンススイッチング素子２０ｂ）をオフする。スイッチング素子２０がオフすることで、スイッチング素子２０に流れる過電流が停止する。ゲート駆動回路３２は、外部からリセット信号が入力されるまで、スイッチング素子２０をオフに維持する。 FIG. 6 shows changes in each value when the load is short-circuited. The load short circuit means a state in which the high potential wiring 14 and the low potential wiring 16 are short-circuited via the switching element 20 due to an abnormality in the inverter circuit 18 or the traveling motor 12. When a load short circuit occurs, the main current Ism rapidly increases, resulting in an overcurrent. Therefore, the potential Vss rapidly rises and exceeds the reference potential Vth1. When the load is short-circuited, an overcurrent continues to flow in the switching element 20 unless the switching element 20 is turned off. Therefore, the potential Vss is maintained at a value higher than the reference potential Vth1 even after the potential Vss exceeds the reference potential Vth1. In this case, the comparator 46 determines YES because the potential Vss exceeds the reference potential Vth1. Further, in this case, since the rate of change of the potential Vss is large, the potential Vlpf cannot follow the potential Vss. However, the rate of change of the potential Vss in this case is not as large as the rate of change of the potential Vss when noise is applied (FIG. 5). Therefore, the difference value ΔV in this case is not as large as in the case of FIG. 5, and the peak value ΔVp of the difference value ΔV is a value within a range (that is, a specific range) of the lower limit value Vth2 or more and the upper limit value Vth3 or less. Therefore, in this case, the difference value peak determination circuit 36 determines YES. Since both the comparator 46 and the difference value peak determination circuit 36 determine YES, the AND circuit 34 transmits a specific signal. Therefore, the gate drive circuit 32 forcibly turns off the switching element 20 (that is, the main switching element 20a and the sense switching element 20b) regardless of the PWM signal Vpwm. When the switching element 20 is turned off, the overcurrent flowing through the switching element 20 is stopped. The gate drive circuit 32 keeps the switching element 20 off until a reset signal is input from the outside.

以上に説明したように、このスイッチング回路１０では、通常時（図３）、リカバリ電流が流れる場合（図４）、及び、ノイズが印加される場合（図５）には、スイッチング素子２０を停止させず、負荷短絡の場合（図６）にスイッチング素子２０を停止させる。リカバリ電流が流れる場合、及び、ノイズが印加される場合には、スイッチング素子２０に継続的に過電流が流れることが無いので、スイッチング素子２０の動作を継続しても問題はない。また、負荷短絡の場合には、スイッチング素子２０を停止させることで、スイッチング素子２０に継続的に過電流が流れることを防止することができる。このように、実施形態のスイッチング回路１０によれば、リカバリ電流が流れる場合やノイズが印加される場合に誤ってスイッチング素子２０を停止させることを防止しながら、負荷短絡時にスイッチング素子２０を停止させることができる。また、スイッチング回路１０は、待機時間を用いることなく、短時間で負荷短絡を検出してスイッチング素子２０を停止させることができる。このため、過電流の発生からスイッチング素子２０を停止させるまでの時間を短くすることでき、その時間内にスイッチング素子２０に加わるストレスを低減することができる。 As described above, in the switching circuit 10, the switching element 20 is stopped in the normal state (FIG. 3), when the recovery current flows (FIG. 4), and when noise is applied (FIG. 5). Instead, the switching element 20 is stopped in the case of a load short circuit (FIG. 6). When a recovery current flows or noise is applied, an overcurrent does not continuously flow through the switching element 20, so that there is no problem even if the operation of the switching element 20 is continued. Further, in the case of a load short circuit, by stopping the switching element 20, it is possible to prevent an overcurrent from continuously flowing through the switching element 20. As described above, according to the switching circuit 10 of the embodiment, the switching element 20 is stopped when the load is short-circuited while preventing the switching element 20 from being accidentally stopped when a recovery current flows or noise is applied. be able to. Further, the switching circuit 10 can detect a load short circuit in a short time and stop the switching element 20 without using a standby time. Therefore, the time from the generation of the overcurrent to the stop of the switching element 20 can be shortened, and the stress applied to the switching element 20 within that time can be reduced.

以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。 Although the embodiments have been described in detail above, these are merely examples and do not limit the scope of claims. The techniques described in the claims include various modifications and modifications of the specific examples illustrated above. The technical elements described in the present specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the techniques illustrated in this specification or drawings achieve a plurality of objectives at the same time, and achieving one of the objectives itself has technical usefulness.

１０ ：スイッチング回路
１２ ：走行用モータ
１４ ：高電位配線
１６ ：低電位配線
１８ ：インバータ回路
２０ ：スイッチング素子
２０ａ ：メインスイッチング素子
２０ｂ ：センススイッチング素子
２２ ：還流ダイオード
２４ ：出力配線
３０ ：制御回路
３２ ：ゲート駆動回路
３４ ：ＡＮＤ回路
３６ ：差分値ピーク判定回路
３８ ：差分値ピーク検出回路
４０ ：コンデンサ
４２ ：抵抗
４４ ：センス抵抗
４６ ：コンパレータ
４８ ：参照電源 10: Switching circuit 12: Traveling motor 14: High potential wiring 16: Low potential wiring 18: Inverter circuit 20: Switching element 20a: Main switching element 20b: Sense switching element 22: Freewheeling diode 24: Output wiring 30: Control circuit 32 : Gate drive circuit 34: AND circuit 36: Difference value peak determination circuit 38: Difference value peak detection circuit 40: Capacitor 42: Resistance 44: Sense resistance 46: Comparator 48: Reference power supply

Claims (1)

スイッチング回路であって、
メインスイッチング素子と、
前記メインスイッチング素子に流れるメイン電流に対応するセンス電流が流れるセンススイッチング素子と、
前記センススイッチング素子に接続されており、前記センス電流に比例するセンス電圧を生成するセンス抵抗と、
前記センス電圧の入力を受けるローパスフィルタと、
前記メインスイッチング素子のゲートに接続されており、前記センス電圧が第１基準値以上であり、かつ、前記センス電圧と前記ローパスフィルタの出力電圧との差分値が第２基準値以上かつ第３基準値未満の場合に、前記メインスイッチング素子を停止させるゲート駆動回路、
を有するスイッチング回路。 It's a switching circuit
With the main switching element
A sense switching element in which a sense current corresponding to the main current flowing in the main switching element flows, and a sense switching element in which a sense current flows.
A sense resistor connected to the sense switching element and generating a sense voltage proportional to the sense current,
A low-pass filter that receives the input of the sense voltage and
It is connected to the gate of the main switching element, the sense voltage is equal to or higher than the first reference value, and the difference value between the sense voltage and the output voltage of the low-pass filter is equal to or higher than the second reference value and the third reference value. A gate drive circuit that stops the main switching element when it is less than the value.
Switching circuit with.
JP2019188916A 2019-10-15 2019-10-15 switching circuit Active JP7310530B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019188916A JP7310530B2 (en) 2019-10-15 2019-10-15 switching circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019188916A JP7310530B2 (en) 2019-10-15 2019-10-15 switching circuit

Publications (2)

Publication Number Publication Date
JP2021065047A true JP2021065047A (en) 2021-04-22
JP7310530B2 JP7310530B2 (en) 2023-07-19

Family

ID=75488171

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019188916A Active JP7310530B2 (en) 2019-10-15 2019-10-15 switching circuit

Country Status (1)

Country Link
JP (1) JP7310530B2 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013219910A (en) * 2012-04-09 2013-10-24 Denso Corp Driving device for driving target switching element
JP2014011701A (en) * 2012-07-02 2014-01-20 Denso Corp Circuit for driving switching element
JP2016086588A (en) * 2014-10-28 2016-05-19 株式会社デンソー Drive device
JP2017229151A (en) * 2016-06-22 2017-12-28 ルネサスエレクトロニクス株式会社 Driver and power supply system
JPWO2018211840A1 (en) * 2017-05-16 2019-11-07 富士電機株式会社 Control device and semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013219910A (en) * 2012-04-09 2013-10-24 Denso Corp Driving device for driving target switching element
JP2014011701A (en) * 2012-07-02 2014-01-20 Denso Corp Circuit for driving switching element
JP2016086588A (en) * 2014-10-28 2016-05-19 株式会社デンソー Drive device
JP2017229151A (en) * 2016-06-22 2017-12-28 ルネサスエレクトロニクス株式会社 Driver and power supply system
JPWO2018211840A1 (en) * 2017-05-16 2019-11-07 富士電機株式会社 Control device and semiconductor device

Also Published As

Publication number Publication date
JP7310530B2 (en) 2023-07-19

Similar Documents

Publication Publication Date Title
JP6735900B2 (en) Semiconductor device and power conversion system
US8885310B2 (en) Gate driver with desaturation detection and active clamping
JP5747445B2 (en) Gate drive device
WO2012117893A1 (en) Electric power converter
JP2016092907A (en) Semiconductor device
JP5751236B2 (en) Switching control circuit
JP5831528B2 (en) Semiconductor device
JP4779549B2 (en) A gate driving circuit of a voltage driven semiconductor element.
US20160241242A1 (en) Drive unit
JP2017079534A (en) Gate control circuit
CN116345867A (en) Overcurrent protection for negative load current of power device gate driver
JP4532875B2 (en) Power converter
JP6233330B2 (en) Power converter
JP5915775B2 (en) Semiconductor device
CN109274072B (en) Switching circuit
JP7310530B2 (en) switching circuit
WO2022044123A1 (en) Drive control circuit for power semiconductor element, power semiconductor module, and power converter
JP2007252020A (en) Power conversion equipment
JP6753348B2 (en) Switching element drive circuit
JP6622405B2 (en) Inverter drive
JP5309923B2 (en) Semiconductor device drive circuit
JP7420032B2 (en) Overcurrent detection device
JP2013169030A (en) Switching element control circuit and switching element control method
JP2017103961A (en) Voltage conversion circuit
JP2004254452A (en) Power converter and electric machine system using same

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200720

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220913

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230606

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230619

R151 Written notification of patent or utility model registration

Ref document number: 7310530

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151