JP2021061263A - 半導体ユニット及び半導体装置 - Google Patents
半導体ユニット及び半導体装置 Download PDFInfo
- Publication number
- JP2021061263A JP2021061263A JP2018020235A JP2018020235A JP2021061263A JP 2021061263 A JP2021061263 A JP 2021061263A JP 2018020235 A JP2018020235 A JP 2018020235A JP 2018020235 A JP2018020235 A JP 2018020235A JP 2021061263 A JP2021061263 A JP 2021061263A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor unit
- case
- semiconductor chip
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/331—Disposition
- H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/33181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】半導体チップに不具合が生じても、被害の拡大を抑制できる半導体ユニット及び半導体装置を提供する。【解決手段】半導体ユニットは、金属製のケースと、前記ケース内に設けられ、第1面に第1電極が設けられ、第2面に第2電極が設けられた半導体チップと、前記ケース内に設けられ、前記半導体チップの前記第1面上に積層された第1金属板と、を備える。前記第1金属板は、前記第1電極に接続されている。前記第1金属板の端部の第1部分は、前記半導体チップの側方において、前記第1面から前記第2面に向かう第1方向に向けて延出している。前記第1部分の先端は、前記第1面よりも前記第1方向側に配置されている。【選択図】図2
Description
実施形態は、半導体ユニット及び半導体装置に関する。
大電流用の電力変換器は、複数の電流制御用の半導体ユニットが並列及び直列に接続されて構成されている。各半導体ユニットには、1個以上の半導体チップが実装されている。このような電力変換器においては、1つの半導体チップに不具合が生じた場合でも、被害の拡大を抑制し、電力変換器全体としては継続して動作可能であることが望ましい。
実施形態の目的は、半導体チップに不具合が生じても、被害の拡大を抑制できる半導体ユニット及び半導体装置を提供することである。
実施形態に係る半導体ユニットは、金属製のケースと、前記ケース内に設けられ、第1面に第1電極が設けられ、第2面に第2電極が設けられた半導体チップと、前記ケース内に設けられ、前記半導体チップの前記第1面上に積層された第1金属板と、を備える。前記第1金属板は、前記第1電極に接続されている。前記第1金属板の端部の第1部分は、前記半導体チップの側方において、前記第1面から前記第2面に向かう第1方向に向けて延出している。前記第1部分の先端は、前記第1面よりも前記第1方向側に配置されている。
実施形態に係る半導体装置は、板状の本体部と、前記本体部から突出した複数の凸部と、を有したヒートシンクと、複数個の前記半導体ユニットと、を備える。各前記半導体ユニットは、各前記凸部に接合されている。
(第1の実施形態)
まず、第1の実施形態について説明する。
本実施形態は、電流制御用の半導体チップを実装した半導体ユニットの実施形態である。
図1は、本実施形態に係る半導体ユニットを示す斜視図である。
図2は、本実施形態に係る半導体ユニットを示す断面図である。
図3〜図5は、本実施形態に係る半導体ユニットの積層体を示す斜視図である。
図6は、本実施形態に係る半導体ユニットの積層体を示す分解斜視図である。
なお、各図は模式的なものであり、各構成要素は適宜省略及び簡略化されている。
まず、第1の実施形態について説明する。
本実施形態は、電流制御用の半導体チップを実装した半導体ユニットの実施形態である。
図1は、本実施形態に係る半導体ユニットを示す斜視図である。
図2は、本実施形態に係る半導体ユニットを示す断面図である。
図3〜図5は、本実施形態に係る半導体ユニットの積層体を示す斜視図である。
図6は、本実施形態に係る半導体ユニットの積層体を示す分解斜視図である。
なお、各図は模式的なものであり、各構成要素は適宜省略及び簡略化されている。
図1及び図2に示すように、本実施形態に係る半導体ユニット1においては、金属、例えば、ステンレス鋼からなるケース90が設けられている。ケース90の形状は略直方体であり、内部は中空である。ケース90においては、一つの面90aの全体が開口しており、この開口した面90aに隣接する他の一つの面90bの中央部分も開口している。すなわち、面90bの中央部には、開口部90cが形成されている。開口部90cの形状は、例えば、角部が丸められた矩形である。
以下、本実施形態においては、説明の便宜上、ケース90の6つの面が向く方向に対応したXYZ直交座標系を採用する。ケース90の面90aが向いている方向を「−Y方向」とし、その反対方向を「+Y方向」とする。また、面90bが向いている方向を「−Z方向」とし、その反対方向を「+Z方向」とする。更に、この直交座標系を右手系の座標系とすることにより、「−X方向」及び「+X方向」を定義する。「−X方向」及び「+X方向」を総称して「X方向」ともいう。Y方向及びZ方向についても同様である。また、+Z方向を「上」ともいい、−Z方向を「下」ともいうが、この表現も便宜的なものであり、重力の方向とは無関係である。
ケース90内には、導電性の積層体10が設けられている。また、積層体10とケース90との間には、樹脂部材91が充填されている。絶縁耐圧を確保するために、積層体10とケース90との距離は、0.5〜3mm(ミリメートル)程度とする。ケース90の表面上には、樹脂部材92が設けられている。樹脂部材92の厚さは、0.5〜3mmである。樹脂部材92はケース90を略覆っている。但し、後述するように、樹脂部材92における面90aに相当する面からは、いくつかの部材が突出している。また、開口部90c内には、ケース90における開口部90cの端面を覆う薄い皮膜部分を除き、樹脂部材92は設けられていない。
図1〜図6に示すように、積層体10においては、開口部90c側から+Z方向に向かって、1枚のクラッド材11、1枚の半田シート12、1個のコレクタブロック13、2枚の半田シート14、2枚の半導体チップ15、2枚の半田シート16、2枚のスペーサ17、2枚の半田シート18、1つのゲート端子フレーム19、1枚の曲げエミッタ板20、1枚の半田シート21、1個のエミッタブロック22、1枚の半田シート23、及び、1枚のエミッタ端子24が、この順に積層されている。また、積層体10においては、2本のボンディングワイヤ27、及び、2本の信号ピン28も設けられている。上述の部材のうち、1つのみ設けられている部材の長手方向はX方向である。また、2つ設けられている部材は、X方向に沿って相互に離隔して配置されている。
クラッド材11は導電性及び伝熱性が高い金属材料からなり、その形状は長方形の板状である。クラッド材11は、例えば、アルミニウム板を銅板でサンドイッチした三層構造の板材である。クラッド材11は、ケース90の開口部90cを介して、半導体ユニット1の外部に接続される。半田シート12は半田からなり、その形状は長方形の板状である。コレクタブロック13は金属材料、例えば銅からなり、その形状は直方体のブロック状である。コレクタブロック13は半田シート12によってクラッド材11に接合されている。なお、本明細書において、「接合されている」とは、2つの部材が機械的に連結されると共に電気的に接続された状態をいう。半田シート14は半田からなり、その形状は長方形の板状である。
半導体チップ15は電流制御用のシリコン素子であり、例えば、IGBT(Insulated Gate Bipolar Transistor:絶縁ゲートバイポーラトランジスタ)又はMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor:金属酸化物半導体電界効果トランジスタ)等の制御電極を備えたスイッチング素子である。半導体チップ15に印加される電圧は例えば数kVであり、駆動電力は数MWである。
半導体チップ15の−Z方向側の面(以下、「下面15a」という)の略全面には、コレクタ電極(図示せず)が設けられており、+Z方向側に面(以下、「上面15b」という)には、エミッタ電極15e及びゲート電極15gが設けられている。+Z方向から見て、エミッタ電極15eの形状はL字形であり、ゲート電極15gの形状は2辺がエミッタ電極15eに対向した長方形である。コレクタ電極は半田シート14によってコレクタブロック13に接合されている。
半田シート16は半田からなり、スペーサ17は銅等の金属材料からなり、半田シート18は半田からなる。Z方向から見て、半田シート16及びスペーサ17の形状は、エミッタ電極15eに対応したL字状である。スペーサ17においては、本体部17a及び凸部17bが一体的に設けられている。凸部17bは本体部17aの+Z方向側の面から、+Z方向に突出している。+Z方向から見て、凸部17bの形状は、本体部17aを一回り小さくしたL字状である。半田シート18の形状は、2つのスペーサ17の凸部17bを連結した領域を含むC字状である。スペーサ17の本体部17aは、半田シート16によってエミッタ電極15eに接合されている。スペーサ17は、半導体チップ15のゲート電極15gからは離隔している。
ゲート端子フレーム19は、銅等の金属材料からなる。ゲート端子フレーム19には、L字状の開口部19aが2か所に形成されている。Z方向から見て、開口部19aの形状及び寸法は、スペーサ17の凸部17bに対応したL字状であり、ゲート端子フレーム19の厚さは、凸部17bの高さと略同じである。これにより、凸部17bは開口部19aに嵌合している。
曲げエミッタ板20は、銅等の金属材料からなる。+Z方向から見て、曲げエミッタ板20の形状はC字状である。すなわち、X方向に延びるベース部20a、ベース部20aのX方向両端部から−Y方向側に延出した延出部20b、延出部20bの先端から−Z方向に向けて湾曲した曲げ部20cが一体的に形成されている。曲げエミッタ板20のベース部20aは、ゲート端子フレーム19の2つの開口部19aの周辺に位置する部分、及び、ゲート端子フレーム19の2つの開口部19a内にそれぞれ配置されたスペーサ17の凸部17bに、半田シート18によって一括して接合されている。
曲げエミッタ板20の曲げ部20cの−Z方向側の先端20dは、少なくとも、半導体チップ15の上面15bよりも−Z方向側に位置し、好ましくは、下面15aよりも−Z方向側に位置している。換言すれば、ケース90の面90bと先端20dとの距離L1は、面90bと上面15bとの距離L2よりも短く、好ましくは、面90bと下面15aとの距離L3よりも短い。すなわち、L1<L2であり、好ましくは、L1<L3である。一方、Z方向における下面15aと先端20dとの距離は、例えば、2mm以下である。
半田シート21は半田からなり、エミッタブロック22は銅等の金属材料からなり、半田シート23は半田からなる。+Z方向から見て、半田シート21、エミッタブロック22、半田シート23の形状は、曲げエミッタ板20における曲げ部20cを除く部分に対応したC字状である。エミッタブロック22は半田シート21によって曲げエミッタ板20に接合されている。
エミッタ端子24は銅等の金属材料からなる。エミッタ端子24においては、X方向に延びるベース部24a、ベース部24aの+X方向側の端部から−Y方向に延出した延出部24b、ベース部24aの−X方向側の端部から−Y方向に延出した延出部24c、延出部24cの先端から+Z方向に延出した鉛直部24dが一体的に形成されている。Y方向における延出部24cの長さは、延出部24bの長さよりも長い。エミッタ端子24は、エミッタブロック22の直上域を含む領域に配置されている。
このように、積層体10における半導体チップ15よりもコレクタ側、すなわち、−Z方向側に配置された部材の形状は、Z方向から見て、半導体チップ15全体と重なる略矩形である。一方、積層体10における半導体チップ15よりもエミッタ側、すなわち、+Z方向側に配置された部材の形状は、Z方向から見て、ゲート電極15gの直上域を含まない略C字状である。すなわち、半導体チップ15のゲート電極15gの+Z方向側には、半田シート16、スペーサ17、半田シート18、ゲート端子フレーム19、曲げエミッタ板20、半田シート21、エミッタブロック22、半田シート23、及び、エミッタ端子24は配置されていない。このため、これらの部材は、ゲート電極15gに接続されていない。
このように、ゲート電極15gの直上域にはエミッタ側の部材は配置されておらず、空きスペースとなっている。そして、この空きスペースを用いて、ゲート電極15gが引き出されている。
すなわち、ゲート電極15gにはボンディングワイヤ27の一端が接合されており、ボンディングワイヤ27の他端は信号ピン28の一端に接続されている。ボンディングワイヤ27は金属材料、例えば、アルミニウム(Al)からなる。信号ピン28はゲート端子フレーム19と同じ材料、例えば、銅等の金属材料からなる。信号ピン28においては、ボンディングワイヤ27が接合される接合部28aが設けられており、接合部28aから導線部28bが一旦+Z方向に引き出された後、−Y方向に引き出され、屈曲して−Z方向に延び、終端している。信号ピン28は、ゲート端子フレーム19と一体的に形成され、ゲート端子フレーム19の開口部19aがスペーサ17の凸部17bに嵌合することによって位置決めされ、ボンディングワイヤ27が接合された後、ゲート端子フレーム19から分離されたものである。
次に、本実施形態に係る半導体ユニット1の動作について説明する。
図7は、本実施形態に係る半導体ユニット1の動作を示す断面図である。
本実施形態に係る半導体ユニット1は、例えば、大電流用の電力変換器に組み込まれて使用される。
図7は、本実施形態に係る半導体ユニット1の動作を示す断面図である。
本実施形態に係る半導体ユニット1は、例えば、大電流用の電力変換器に組み込まれて使用される。
図7に示すように、半導体ユニット1においては、エミッタ端子24の鉛直部24dとクラッド材11の下面との間にエミッタ−コレクタ電圧を印加する。これにより、半導体チップ15のエミッタ電極15e(図6参照)とコレクタ電極(図示せず)との間に、エミッタ−コレクタ電圧が印加される。また、信号ピン28の導線部28bにゲート電位を印加する。これにより、半導体チップ15のゲート電極15g(図6参照)にゲート電位が印加され、半導体チップ15内において、エミッタ電極15eとコレクタ電極との間に流れる電流が制御される。例えば、半導体チップ15には数kVのエミッタ−コレクタ電圧が印加され、オン状態においては数MWの電流が流れる。
このような動作において、半導体チップ15に欠陥120が発生し、局所的に抵抗が低下すると、欠陥120を含む部分に数MWの大電流が集中して流れる。そうすると、ジュール熱によって電流経路周辺の材料、例えば、シリコン、銅及び半田等が気化し、体積が膨張して圧力が急上昇する。これにより、欠陥120を起点として、クラック121が発生する。クラック121は、樹脂部材91内を主として半導体チップ15の下面15a又は上面15bの延長面に沿って伝播する。
仮に、このクラック121が半導体ユニットの外表面に到達すると、気化した材料がクラック121を介して外部に噴出する。この場合、噴出物が半導体ユニット1の周辺を汚染し、更なる不具合を誘発する。また、半導体ユニットの材料の一部が失われるため、クラック121が塞がらず、半導体ユニットが上下に分離してしまう。この場合、エミッタ−コレクタ間は、クラック121を介してアークが発生する度に突発的に大電流が流れ、アークが発生していないときはオープン状態となる不安定な状態になる可能性が高い。この結果、この半導体ユニットを組み込んだ電力変換器の動作も著しく不安定になる。また、半導体ユニットに接続された周辺の回路にも悪影響を及ぼしてしまう。
これに対して、本実施形態に係る半導体ユニット1においては、積層体10を覆う金属製、例えば、ステンレス鋼製のケース90が設けられており、積層体10とケース90との間には樹脂部材91が充填されている。これにより、ケース90が上昇した内圧を抑え込み、積層体10が上下に分離したり、材料が噴出することを抑制できる。
また、ケース90の面90aは開口しているが、積層体10から見て面90a側には、曲げエミッタ板20の曲げ部20cが設けられている。曲げ部20cの−Z方向側の先端20dは、半導体チップ15の上面15bよりも下方まで延出している。このため、半導体チップ15を起点として発生したクラック121が、面90aに向かって進展したとしても、曲げ部20cによって阻止される可能性が高い。曲げ部20cの先端20dが半導体チップ15の下面15aよりも下方まで延出していると、クラック121の進展をより確実に阻止することができる。
このように、本実施形態によれば、半導体チップ15に欠陥120が発生しても、クラック121が半導体ユニット1の外表面に到達しにくい。この結果、半導体ユニット1の材料がクラック121を介して半導体ユニット1の外部に噴出し、失われることを抑制できる。これにより、欠陥120が発生した半導体ユニット1内においては、一旦気化したシリコン等の材料が凝固し、短絡経路を形成する。この結果、半導体ユニット1は安定した短絡状態となる。この半導体ユニット1は、スイッチング素子としては機能しなくなるが、安定した短絡状態となることにより、電力変換器の動作は安定する。また、噴出した材料によって周囲を汚染することを抑制できる。
(第2の実施形態)
次に、第2の実施形態について説明する。
図8は、本実施形態に係る半導体ユニットを示す断面図である。
次に、第2の実施形態について説明する。
図8は、本実施形態に係る半導体ユニットを示す断面図である。
図8に示すように、本実施形態に係る半導体ユニット2は、前述の第1の実施形態に係る半導体ユニット1(図1〜図6参照)と比較して、曲げエミッタ板20が設けられておらず、その代わりに、曲げコレクタ板30が設けられている。曲げコレクタ板30は、銅等の金属材料により形成されている。
+Z方向から見て、曲げコレクタ板30の形状はC字状である。すなわち、X方向に延びるベース部30a、及び、ベース部30aのX方向両端部から−Y方向に引き出され、+Z方向に向けて湾曲した曲げ部30cが一体的に形成されている。曲げコレクタ板30のベース部30aは、コレクタブロック13と半導体チップ15との間に配置されており、半田シート(図示せず)によってコレクタブロック13に接合されると共に、半田シート14によって半導体チップ15のコレクタ電極(図示せず)に接合されている。曲げコレクタ板30は、ケース90の開口部90cを介して、外部に接続される。
曲げコレクタ板30の曲げ部30cの+Z方向側の先端30dは、少なくとも、半導体チップ15の下面15aよりも+Z方向側に位置し、好ましくは、上面15bよりも+Z方向側に位置している。換言すれば、ケース90の面90bと先端30dとの距離L4は、面90bと下面15aとの距離L3よりも長く、好ましくは、面90bと上面15bとの距離L2よりも長い。すなわち、L3<L4であり、好ましくは、L2<L4である。
本実施形態に係る半導体ユニット2においても、積層体10を覆うケース90が設けられており、積層体10とケース90との間には樹脂部材91が充填されている。これにより、半導体チップ15が短絡して材料の一部が気化した場合でも、ケース90が内圧を抑え込み、積層体10が上下に分離したり、材料が噴出することを抑制できる。
また、ケース90の面90aは開口しているが、半導体チップ15から見て面90a側には、曲げコレクタ板30の曲げ部30cが設けられている。曲げ部30cの+Z方向側の先端30dは、半導体チップ15の下面15aよりも上方まで延出している。このため、半導体チップ15を起点として発生したクラック121(図7参照)が、面90aに向かって進展したとしても、曲げ部30cによって阻止される可能性が高い。曲げ部30cの先端30dが半導体チップ15の上面15bよりも上方まで延出していると、クラック121の進展をより確実に阻止することができる。
このように、本実施形態によっても、前述の第1の実施形態と同様に、半導体チップ15に欠陥120(図7参照)が発生しても、クラック121が半導体ユニット1の外表面に到達することを抑制し、半導体ユニット2を安定した短絡状態とすることができる。
本実施形態における上記以外の構成、動作及び効果は、前述の第1の実施形態と同様である。
本実施形態における上記以外の構成、動作及び効果は、前述の第1の実施形態と同様である。
(第2の実施形態の第1の変形例)
次に、第2の実施形態の第1の変形例について説明する。
図9(a)は、本変形例に係る半導体ユニットのコレクタ側の部材を示す斜視図であり、(b)はその断面図である。
次に、第2の実施形態の第1の変形例について説明する。
図9(a)は、本変形例に係る半導体ユニットのコレクタ側の部材を示す斜視図であり、(b)はその断面図である。
図9(a)及び(b)に示すように、本変形例に係る半導体ユニット2aは、前述の第2の実施形態に係る半導体ユニット2(図8参照)と比較して、曲げコレクタ板30の替わりに鉛直板31が設けられている点が異なっている。
鉛直板31は、強度が高い材料からなり、例えば、ステンレス鋼からなる。鉛直板31の形状は板状であり、その主面はXZ平面に対して平行である。鉛直板31は、ネジ32によってコレクタブロック13の−Y方向に向いた側面に接合されている。鉛直板31の上部はコレクタブロック13よりも上方、すなわち、+Z方向に延出しており、その上端31dは、半導体チップ15の下面15a(図8参照)よりも上方に位置し、好ましくは、上面15b(図8参照)よりも上方に位置している。また、鉛直板31の上縁には、凹部31eが形成されている。ボンディングワイヤ27及び信号ピン28(図8参照)は、凹部31e内を通過する。
本変形例に係る半導体ユニット2aにおいて、鉛直板31をエミッタ−コレクタ間の電流経路に介在させないため、必ずしも導電性が高い材料により形成する必要がなく、強度、剛性及びコスト等が優れた材料を選択することができる。また、第2の実施形態と比較して、曲げコレクタ板30を形成するための曲げ加工が不要になるため、製造が容易になる。
本変形例における上記以外の構成、動作及び効果は、前述の第2の実施形態と同様である。
本変形例における上記以外の構成、動作及び効果は、前述の第2の実施形態と同様である。
(第2の実施形態の第2の変形例)
次に、第2の実施形態の第2の変形例について説明する。
図10は、本変形例に係る半導体ユニットのコレクタ側の部材を示す断面図である。
次に、第2の実施形態の第2の変形例について説明する。
図10は、本変形例に係る半導体ユニットのコレクタ側の部材を示す断面図である。
図10に示すように、本変形例に係る半導体ユニット2bにおいては、前述の第2の実施形態の第1の変形例に係る半導体ユニット2a(図9(a)及び(b)参照)と比較して、鉛直板31が、ネジ32(図9(a)及び(b)参照)ではなく、圧入加工によりコレクタブロック13に接合されている点が異なっている。
本変形例によれば、圧入加工により、鉛直板31をコレクタブロック13により簡便に接合することができる。
本変形例における上記以外の構成、動作及び効果は、前述の第2の実施形態の第1の変形例と同様である。
本変形例における上記以外の構成、動作及び効果は、前述の第2の実施形態の第1の変形例と同様である。
(第3の実施形態)
次に、第3の実施形態について説明する。
本実施形態は、第1の実施形態に係る半導体ユニットが複数個実装された半導体装置の実施形態である。
図11(a)は、本実施形態に係る半導体装置を示す斜視図であり、(b)〜(e)はその分解斜視図である。
図12は、本実施形態に係る半導体装置を示す断面図である。
次に、第3の実施形態について説明する。
本実施形態は、第1の実施形態に係る半導体ユニットが複数個実装された半導体装置の実施形態である。
図11(a)は、本実施形態に係る半導体装置を示す斜視図であり、(b)〜(e)はその分解斜視図である。
図12は、本実施形態に係る半導体装置を示す断面図である。
図11(a)〜(e)及び図12に示すように、本実施形態に係る半導体装置100においては、水冷ジャケット101が設けられており、その上にヒートシンク102が設けられている。ヒートシンク102においては、1枚の本体部102aと、複数の凸部102bが一体的に設けられている。本体部102aの形状は、XY平面に沿って拡がる略板状である。凸部102bの形状は、略直方体状である。凸部102bは本体部102aから上方(+Z方向)に突出しており、本体部102aの上面にX方向及びY方向に沿ってマトリクス状に配列されている。各凸部102bの上面上には、半田シート103が設けられている。
各凸部102b上には、1つの半導体ユニット1が設けられている。半導体ユニット1の構成は、第1の実施形態において説明したとおりである。ヒートシンク102の凸部102bは、半田シート103により、半導体ユニット1のケース90の開口部90cを介して、クラッド材11に接合されている。これにより、1枚のヒートシンク102上に、複数個の半導体ユニット1が実装されている。Y方向において隣り合う半導体ユニット1は、ケース90の面90aを対向させるように配置されている。なお、図11(a)〜(e)においては、24個の半導体ユニット1が、X方向に4個、Y方向に6個配列された例を示しているが、半導体ユニット1の数及び配列は、これには限定されない。
ヒートシンク102の本体部102a上には、絶縁部材104が設けられており、その上には、エミッタバス105が設けられている。エミッタバス105は、ヒートシンク102から電気的に分離されている。エミッタバス105には、X方向に延びる水平部105aと、水平部105aから+Z方向に起立した柱部105bが設けられている。水平部105aは、X方向に沿って2列に配列された複数個の半導体ユニット1のグループ毎に設けられており、各半導体ユニット1のケース90の面90a側に配置されている。柱部105bは、半導体ユニット1毎に設けられている。柱部105bは、半導体ユニット1のエミッタ端子24の鉛直部24dに接続されている。
エミッタバス105の水平部105a上には、ドライブ基板106が設けられている。ドライブ基板106の形状は、Y方向に延びる1本の幹部106a及びX方向に延びる複数本の枝部106bが一体的に設けられた樹形状である。枝部106bは、各半導体ユニット1のケース90の面90a側に配置されている。ドライブ基板106においては、樹脂材料等の絶縁材料からなる絶縁シートの内部及び上面上に、例えば銅からなる配線(図示せず)がプリントされている。ドライブ基板106の配線は、半導体ユニット1の信号ピン28の導線部28bに接続されると共に、半導体装置100の外部に引き出されている。また、ドライブ基板106の配線は、ヒートシンク102及びエミッタバス105からは絶縁されている。
半導体装置100のX方向両端部には、銅等の高伝導性の金属からなる側壁107が設けられている。側壁107はエミッタバス105の水平部105aに接続されている。また、半導体装置100のX方向に向いた側面、Y方向に向いた側面、及び+Z方向に向いた上面を覆うように、絶縁性の蓋108が設けられている。
上述のごとく、半導体ユニット1のコレクタブロック13は、クラッド材11を介して、ヒートシンク102に接続されている。また、半導体ユニット1のエミッタ端子24は、エミッタバス105を介して側壁107に接続されている。更に、半導体ユニット1のゲート端子フレーム19は、ボンディングワイヤ27及び信号ピン28を介して、ドライブ基板106の配線に接続されている。従って、半導体装置100に実装された複数個の半導体ユニット1は、ヒートシンク102と側壁107との間に相互に並列に接続されている。また、各半導体ユニット1のゲート端子フレーム19は、ドライブ基板106の配線に共通接続されている。
次に、本実施形態に係る半導体装置100の動作について説明する。
半導体装置100は、例えば、電力変換器に搭載される。電力変換器においては、複数の半導体装置100が直列に接続されている。
半導体装置100は、例えば、電力変換器に搭載される。電力変換器においては、複数の半導体装置100が直列に接続されている。
各半導体装置100においては、ヒートシンク102にコレクタ電位を印加し、側壁107にエミッタ電位を印加することにより、各半導体ユニット1にエミッタ−コレクタ電圧が印加される。この状態で、ドライブ基板106の配線にゲート電位を印加することにより、各半導体ユニット1に設けられた半導体チップ15の導通状態を制御し、半導体装置100に流れる電流を制御することができる。
そして、半導体装置100に設けられた複数の半導体ユニット1のうち、1つの半導体ユニット1に含まれる1枚の半導体チップ15に不具合が発生しても、前述の第1の実施形態において説明したように、ケース90及び曲げエミッタ板20の曲げ部20cが内圧を抑え込むと共にクラックの伝播を抑制し、この半導体ユニット1を安定した短絡状態とすることができる。これにより、他の半導体ユニット1が損傷することを回避できる。また、不具合が発生した半導体ユニット1を含む半導体装置100が、安定した短絡状態となる。これにより、電力変換器全体としては、運転を継続することができる。
なお、本実施形態においては、水冷ジャケット101の替わりに、ヒートシンク102の本体部102aの下面にフィンを設けてもよい。
以上説明した実施形態によれば、半導体チップに不具合が生じても、被害の拡大を抑制できる半導体ユニット及び半導体装置を実現することができる。
なお、前述の実施形態及び変形例は、相互に組み合わせて実施することもできる。例えば、第3の実施形態に係る半導体装置100に、第2の実施形態に係る半導体ユニット2、第2の実施形態の第1の変形例に係る半導体ユニット2a、又は、第2の実施形態の第2の変形例に係る半導体ユニット2bを実装してもよい。また、第1の実施形態において、曲げエミッタ板20の替わりに、図9(a)及び(b)に示すような鉛直板31を設け、これをエミッタブロック22にネジ又は圧入加工により接合してもよい。
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明及びその等価物の範囲に含まれる。
1、2、2a、2b:半導体ユニット
10:積層体
11:クラッド材
12:半田シート
13:コレクタブロック
14:半田シート
15:半導体チップ
15a:下面
15b:上面
15e:エミッタ電極
15g:ゲート電極
16:半田シート
17:スペーサ
17a:本体部
17b:凸部
18:半田シート
19:ゲート端子フレーム
19a:開口部
20:曲げエミッタ板
20a:ベース部
20b:延出部
20c:曲げ部
20d:先端
21:半田シート
22:エミッタブロック
23:半田シート
24:エミッタ端子
24a:ベース部
24b:延出部
24c:延出部
24d:鉛直部
27:ボンディングワイヤ
28:信号ピン
28a:接合部
28b:導線部
30:コレクタ板
30a:ベース部
30c:曲げ部
30d:先端
31:鉛直板
31d:上端
31e:凹部
32:ネジ
90:ケース
90a、90b:面
90c:開口部
91、92:樹脂部材
100:半導体装置
101:水冷ジャケット
102:ヒートシンク
102a:本体部
102b:凸部
103:半田シート
104:絶縁部材
105:エミッタバス
105a:水平部
105b:柱部
106:ドライブ基板
106a:幹部
106b:枝部
107:側壁
108:蓋
120:欠陥
121:クラック
L1、L2、L3、L4:距離
10:積層体
11:クラッド材
12:半田シート
13:コレクタブロック
14:半田シート
15:半導体チップ
15a:下面
15b:上面
15e:エミッタ電極
15g:ゲート電極
16:半田シート
17:スペーサ
17a:本体部
17b:凸部
18:半田シート
19:ゲート端子フレーム
19a:開口部
20:曲げエミッタ板
20a:ベース部
20b:延出部
20c:曲げ部
20d:先端
21:半田シート
22:エミッタブロック
23:半田シート
24:エミッタ端子
24a:ベース部
24b:延出部
24c:延出部
24d:鉛直部
27:ボンディングワイヤ
28:信号ピン
28a:接合部
28b:導線部
30:コレクタ板
30a:ベース部
30c:曲げ部
30d:先端
31:鉛直板
31d:上端
31e:凹部
32:ネジ
90:ケース
90a、90b:面
90c:開口部
91、92:樹脂部材
100:半導体装置
101:水冷ジャケット
102:ヒートシンク
102a:本体部
102b:凸部
103:半田シート
104:絶縁部材
105:エミッタバス
105a:水平部
105b:柱部
106:ドライブ基板
106a:幹部
106b:枝部
107:側壁
108:蓋
120:欠陥
121:クラック
L1、L2、L3、L4:距離
Claims (6)
- 金属製のケースと、
前記ケース内に設けられ、第1面に第1電極が設けられ、第2面に第2電極が設けられた半導体チップと、
前記ケース内に設けられ、前記半導体チップの前記第1面上に積層され、前記第1電極に接続され、前記半導体チップの側方において、端部の第1部分が前記第1面から前記第2面に向かう第1方向に向けて延出し、前記第1部分の先端が前記第1面よりも前記第1方向側に配置された第1金属板と、
を備えた半導体ユニット。 - 前記第1金属板の前記第1部分の先端が、前記第2面よりも前記第1方向側に配置された請求項1記載の半導体ユニット。
- 前記半導体チップ及び前記第1金属板を含む積層体と、前記ケースとの間に充填された樹脂部材をさらに備えた請求項1または2に記載の半導体ユニット。
- 前記半導体チップの前記第2面上に積層され、前記第2電極に接続された第2金属板をさらに備え、
前記ケースには開口部が形成されており、前記第2金属板は前記開口部を介して外部に接続される請求項1〜3のいずれか1つに記載の半導体ユニット。 - 前記ケースには開口部が形成されており、前記第1金属板は前記開口部を介して外部に接続される請求項1〜3のいずれか1つに記載の半導体ユニット。
- 板状の本体部と、前記本体部から突出した複数の凸部と、を有したヒートシンクと、
請求項1〜5のいずれか1つに記載の複数個の半導体ユニットと、
を備え、
各前記半導体ユニットは、各前記凸部に接合された半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018020235A JP2021061263A (ja) | 2018-02-07 | 2018-02-07 | 半導体ユニット及び半導体装置 |
PCT/JP2018/025082 WO2019155653A1 (ja) | 2018-02-07 | 2018-07-02 | 半導体ユニット及び半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018020235A JP2021061263A (ja) | 2018-02-07 | 2018-02-07 | 半導体ユニット及び半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2021061263A true JP2021061263A (ja) | 2021-04-15 |
Family
ID=67549325
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018020235A Pending JP2021061263A (ja) | 2018-02-07 | 2018-02-07 | 半導体ユニット及び半導体装置 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2021061263A (ja) |
WO (1) | WO2019155653A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7519956B2 (ja) | 2021-05-28 | 2024-07-22 | 三菱電機株式会社 | スイッチング装置、半導体装置、およびスイッチング装置の製造方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021019613A1 (ja) * | 2019-07-26 | 2021-02-04 | 株式会社 東芝 | 半導体ユニット及び半導体装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002270742A (ja) * | 2001-03-12 | 2002-09-20 | Unisia Jecs Corp | 半導体装置 |
JP2009043820A (ja) * | 2007-08-07 | 2009-02-26 | Rohm Co Ltd | 高効率モジュール |
JP5388598B2 (ja) * | 2008-11-14 | 2014-01-15 | カルソニックカンセイ株式会社 | 素子の放熱構造 |
JP5659935B2 (ja) * | 2011-04-14 | 2015-01-28 | 三菱電機株式会社 | 半導体装置 |
US9601408B2 (en) * | 2012-10-25 | 2017-03-21 | Mitsubishi Electric Corporation | Semiconductor device |
-
2018
- 2018-02-07 JP JP2018020235A patent/JP2021061263A/ja active Pending
- 2018-07-02 WO PCT/JP2018/025082 patent/WO2019155653A1/ja active Application Filing
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7519956B2 (ja) | 2021-05-28 | 2024-07-22 | 三菱電機株式会社 | スイッチング装置、半導体装置、およびスイッチング装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2019155653A1 (ja) | 2019-08-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPWO2016203885A1 (ja) | パワー半導体モジュール及び冷却器 | |
JP2010103222A (ja) | 半導体装置 | |
US20240178110A1 (en) | Semiconductor module | |
JP4349364B2 (ja) | 半導体装置 | |
JP2020077679A (ja) | 半導体モジュールおよび車両 | |
JP2015162609A (ja) | 半導体装置 | |
JP2021061263A (ja) | 半導体ユニット及び半導体装置 | |
WO2016199352A1 (ja) | 半導体装置 | |
US8254133B2 (en) | Power module | |
JP2018081980A (ja) | 半導体装置 | |
US20170170150A1 (en) | Semiconductor module and semiconductor device | |
US9209099B1 (en) | Power semiconductor module | |
US11929307B2 (en) | Plurality of lead frames for cooling a power device | |
JP2019021684A (ja) | 半導体パッケージ | |
JP6276721B2 (ja) | パワーモジュール | |
WO2021019613A1 (ja) | 半導体ユニット及び半導体装置 | |
US20220301966A1 (en) | Semiconductor device | |
JP2014135527A (ja) | 半導体パワーモジュールおよびその製造方法 | |
JP7147186B2 (ja) | 半導体装置 | |
US20200203253A1 (en) | Semiconductor device and method of manufacturing the same | |
JP2012074588A (ja) | 半導体パワーモジュールおよびその製造方法 | |
US11658231B2 (en) | Semiconductor device | |
US20230298977A1 (en) | Wiring structure, semiconductor module, and vehicle | |
JP2021082794A (ja) | 電子部品および電子装置 | |
US20220375845A1 (en) | Semiconductor device |