JP2021052385A - システムオンチップのためのアドレス指定メカニズム - Google Patents
システムオンチップのためのアドレス指定メカニズム Download PDFInfo
- Publication number
- JP2021052385A JP2021052385A JP2020132913A JP2020132913A JP2021052385A JP 2021052385 A JP2021052385 A JP 2021052385A JP 2020132913 A JP2020132913 A JP 2020132913A JP 2020132913 A JP2020132913 A JP 2020132913A JP 2021052385 A JP2021052385 A JP 2021052385A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- branch
- message
- address
- units
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000007246 mechanism Effects 0.000 title claims abstract description 16
- 238000004891 communication Methods 0.000 claims abstract description 71
- 230000002950 deficient Effects 0.000 claims abstract description 61
- 230000004044 response Effects 0.000 claims abstract description 60
- 238000000034 method Methods 0.000 claims abstract description 52
- 238000012544 monitoring process Methods 0.000 claims description 43
- 238000004132 cross linking Methods 0.000 claims description 8
- 238000011144 upstream manufacturing Methods 0.000 description 26
- 230000000694 effects Effects 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 230000002457 bidirectional effect Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000006399 behavior Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000001902 propagating effect Effects 0.000 description 2
- 230000003362 replicative effect Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 239000005441 aurora Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/2002—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
- G06F11/2007—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication media
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
- G06F15/17306—Intercommunication techniques
- G06F15/17318—Parallel communications techniques, e.g. gather, scatter, reduce, roadcast, multicast, all to all
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
- G06F11/3048—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the topology of the computing system or computing system component explicitly influences the monitoring activity, e.g. serial, hierarchical systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0766—Error or fault reporting or storing
- G06F11/0784—Routing of error reports, e.g. with a specific transmission path or data flow
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1402—Saving, restoring, recovering or retrying
- G06F11/1415—Saving, restoring, recovering or retrying at system level
- G06F11/142—Reconfiguring to eliminate the error
- G06F11/1423—Reconfiguring to eliminate the error by reconfiguration of paths
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
- G06F11/3013—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system is an embedded system, i.e. a combination of hardware and software dedicated to perform a certain function in mobile devices, printers, automotive or aircraft systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/3065—Monitoring arrangements determined by the means or processing involved in reporting the monitored data
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0646—Configuration or reconfiguration
- G06F12/0669—Configuration or reconfiguration with decentralised address assignment
- G06F12/0676—Configuration or reconfiguration with decentralised address assignment the address being position dependent
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/02—Topology update or discovery
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/65—Re-configuration of fast packet switches
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
- G06F2201/85—Active fault masking without idle spares
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
- G06F2201/86—Event-based monitoring
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1016—Performance improvement
- G06F2212/1024—Latency reduction
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Computer Hardware Design (AREA)
- Computer Networks & Wireless Communication (AREA)
- Computing Systems (AREA)
- Signal Processing (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Small-Scale Networks (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
Description
本開示は、集積回路チップデバイス上の通信プロトコルに関し、特に、集積回路チップデバイスの回路を介してメッセージをルーティングするためのメカニズムに関する。
本開示の第1の態様によれば、システムオンチップにおいてアドレス指定メカニズムを再構成する方法であって、当該システムオンチップは、システム回路と、システム回路を監視するための監視回路とを含み、監視回路は、システムオンチップにわたって通信をルーティングするための、ツリーベース構造で接続された複数のユニットを含み、ツリーベース構造は、ルートユニットから延在している複数の分岐を含み、それぞれの分岐は、複数のユニットを含み、それぞれのユニットは、分岐内における上位にある単一のユニットと、分岐内における下位にある単一のユニットとに接続されており、それにより、それぞれのユニットは、各自の分岐内における各自の上位にある個別にアドレス指定可能なエンティティへの通信、および各自の分岐内における各自の上位にある個別にアドレス指定可能なエンティティからの通信をルーティングし、ツリーベース構造は、隣接し合う分岐の対応するユニット同士を接続するクロスリンクをさらに含み、当該方法は、発見メッセージを送信することと、各ユニットから発見応答(discovery response)を受信することであって、それぞれの発見応答は、そのユニット内と、そのユニットの上位にあるその分岐内の各ユニット内とにおける、個別にアドレス指定可能なエンティティの個数を識別するものである、ことと、1つまたは複数のユニットからの応答を受信しなかったことに応答して、それらのユニットのうちの1つが不良であると判定することと、不良なユニットと同じ分岐内にある第1のユニットと、隣接する分岐内にある第2のユニットとの間のクロスリンクを有効化(enabling)することと、さらなる発見メッセージを送信することと、第2のユニットからのさらなる発見応答を受信することであって、さらなる発見応答は、第2のユニット内と、第2のユニットの上位にあるその分岐内の各ユニット内と、第1のユニット内と、第1のユニットの上位にあるその分岐内の各ユニット内とにおける、個別にアドレス指定可能なエンティティの個数を識別するものである、ことと、不良なユニットの分岐内にある個別にアドレス指定可能なエンティティへのその後の通信が、隣接する分岐とクロスリンクとを介してルーティングされることによって不良なユニットがバイパスされるように、クロスリンクのアドレスを再構成することとを含む、方法が提供される。
以下では、本開示を、添付の図面を参照しながら例として説明する。
以下の開示は、SoC上またはMCM上に実装するために適した監視ネットワークについて記載する。
1.ルートユニットからのアップストリームメッセージを第1のユニットから第2のユニットに送信し、かつルートユニットへのダウンストリームメッセージを第2のユニットから第1のユニットに送信するように、または
2.ルートユニットからのアップストリームメッセージを第2のユニットから第1のユニットに送信し、かつルートユニットへのダウンストリームメッセージを第1のユニットから第2のユニットに送信するように、
構成可能である。対照的に、各分岐の内部における各分岐ユニットの上位ポートと下位ポートとを接続するリンクの方向は、構成可能ではない。
分岐ユニット308に到達するためには1サイクルかかり、
分岐ユニット305、ローカルサブシステム314、および分析モジュール325bに到達するまでには2サイクルかかり、
分岐ユニット302およびローカルサブシステム313に到達するためには3サイクルかかり、
ルートユニット301およびローカルサブシステム312に到達するためには4サイクルかかり、
分岐ユニット303および304、ならびに通信インターフェース311および1005に到達するためには5サイクルかかり、
分岐ユニット306および307、ならびにローカルサブシステム1004に到達するためには6サイクルかかり、
分岐ユニット309および310、ならびにローカルサブシステム1003に到達するための7サイクルかかり、
ローカルサブシステム326,1001,および1002に到達するまでには8サイクルかかる。
1.分岐ユニットが分析モジュールから直接的にイベントメッセージを受信した場合には、その分岐ユニットは、イベントメッセージをアップストリームでルーティングし、ダウンストリームでルーティングし、かつその分岐ユニットの全てのクロスリンクを介してルーティングする。分岐ユニットは、イベントメッセージを自身の全てのローカルサブシステムにもルーティングする。分岐ユニットは、イベントメッセージを送信してきた分析モジュールにはイベントメッセージをルーティングし戻さない。
2.分岐ユニットがクロスリンクからイベントメッセージを受信した場合には、その分岐ユニットは、イベントメッセージをアップストリームでルーティングし、ダウンストリームでルーティングし、かつその分岐ユニットが他のクロスリンクを有する場合には、そのクロスリンクを介してルーティングする。分岐ユニットは、イベントメッセージを自身の全てのローカルサブシステムにもルーティングする。分岐ユニットは、イベントメッセージを送信してきたクロスリンクにはイベントメッセージをルーティングし戻さない。
3.分岐ユニットが自身の分岐内における自身の上位にあるユニットからイベントメッセージを受信した場合には、その分岐ユニットは、イベントメッセージをアップストリームでルーティングし(イベントメッセージを送信してきたユニット以外のユニットへのポートを有する場合)、かつダウンストリームでルーティングする。分岐ユニットは、イベントメッセージを自身の全てのローカルサブシステムにもルーティングする。分岐ユニットは、自身のクロスリンク上ではイベントメッセージをルーティングしない。分岐ユニットは、イベントメッセージを送信してきたユニットにはイベントメッセージをルーティングし戻さない。
4.分岐ユニットが自身の分岐内における自身の下位にあるユニットからイベントメッセージを受信した場合には、その分岐ユニットは、イベントメッセージをダウンストリームでルーティングし(イベントメッセージを送信してきたユニット以外のユニットへのポートが存在する場合)、かつアップストリームでルーティングする。分岐ユニットは、イベントメッセージを自身の全てのローカルサブシステムにもルーティングする。分岐ユニットは、自身のクロスリンク上ではイベントメッセージをルーティングしない。分岐ユニットは、イベントメッセージを送信してきたユニットにはイベントメッセージをルーティングし戻さない。
Claims (15)
- システムオンチップにおいてアドレス指定メカニズムを再構成する方法であって、当該システムオンチップは、
システム回路と、
前記システム回路を監視するための監視回路と
を含み、
前記監視回路は、前記システムオンチップにわたって通信をルーティングするための、ツリーベース構造で接続された複数のユニットを含み、
前記ツリーベース構造は、ルートユニットから延在している複数の分岐を含み、それぞれの分岐は、複数のユニットを含み、それぞれのユニットは、前記分岐内における上位にある単一のユニットと、前記分岐内における下位にある単一のユニットとに接続されており、それにより、それぞれのユニットは、各自の分岐内における各自の上位にある個別にアドレス指定可能なエンティティへの通信、および各自の分岐内における各自の上位にある個別にアドレス指定可能なエンティティからの通信をルーティングし、前記ツリーベース構造は、隣接し合う分岐の対応するユニット同士を接続するクロスリンクをさらに含み、
当該方法は、
発見メッセージを送信するステップと、
各ユニットから発見応答を受信するステップであって、それぞれの発見応答は、そのユニット内と、そのユニットの上位にあるその分岐内の各ユニット内とにおける、個別にアドレス指定可能なエンティティの個数を識別するものである、ステップと、
1つまたは複数のユニットからの応答を受信しなかったことに応答して、それらのユニットのうちの1つが不良であると判定するステップと、
不良な前記ユニットと同じ分岐内にある第1のユニットと、隣接する分岐内にある第2のユニットとの間のクロスリンクを有効化するステップと、
さらなる発見メッセージを送信するステップと、
前記第2のユニットからのさらなる発見応答を受信するステップであって、前記さらなる発見応答は、前記第2のユニット内と、前記第2のユニットの上位にあるその分岐内の各ユニット内と、前記第1のユニット内と、前記第1のユニットの上位にあるその分岐内の各ユニット内とにおける、個別にアドレス指定可能なエンティティの個数を識別するものである、ステップと、
前記不良なユニットの分岐内にある個別にアドレス指定可能なエンティティへのその後の通信が、前記隣接する分岐と前記クロスリンクとを介してルーティングされることによって前記不良なユニットがバイパスされるように、前記クロスリンクのアドレスを再構成するステップと
を含む、方法。 - 前記その後の通信が前記第2のユニットを介してルーティングされるように、前記隣接する分岐の、前記第2のユニットと前記ルートユニットとの間にある、それぞれの中間ユニットのアドレスを再構成するステップ
をさらに含む、請求項1記載の方法。 - 宛先ユニットの個別にアドレス指定可能なエンティティに対する通信のために、前記ルートユニットと前記宛先ユニットとの間にある前記不良なユニットと同じ分岐へと直接的に通信が送信されることを阻止するように、前記ルートユニットを再構成するステップ
をさらに含む、請求項1または2記載の方法。 - 宛先ユニットの個別にアドレス指定可能なエンティティに対する通信のために、前記ルートユニットと前記宛先ユニットとの間にある前記不良なユニットの分岐内における個別にアドレス指定可能なエンティティに、前記隣接する分岐を介して通信を送信するように、前記ルートユニットを再構成するステップ
をさらに含む、請求項1から3までのいずれか1項記載の方法。 - それぞれのユニットは、アドレス指定プロトコルに従って動作し、
前記アドレス指定プロトコルでは、それぞれのユニットは、前記ツリーベース構造内の他のユニットと同じ内部アドレスを有し、前記内部アドレスは、ベースアドレスであり、
前記アドレス指定プロトコルでは、それぞれのユニットは、他のユニットへのアドレス指定を、前記ツリーベース構造内におけるこれらの他のユニットの位置が指定された、それらのユニットの内部アドレスを基準にして導出することができるアドレスを使用して、実施するように構成されている、
請求項1から4までのいずれか1項記載の方法。 - 個別にアドレス指定可能なエンティティの宛先アドレスが含まれた、前記ルートユニットから送信されるそれぞれのメッセージに関して、前記宛先アドレスは、前記ルートユニットの内部アドレスを基準にしており、
当該方法は、前記ルートユニットに隣接する次の中間ユニットにおいて、
(i)前記ルートユニットからメッセージを受信するステップと、
(ii)前記宛先アドレスにオフセットを追加してリベースされた宛先アドレスを形成することにより、前記メッセージをリベースするステップであって、前記リベースされた宛先アドレスは、前記中間ユニットの内部アドレスを基準にしている、ステップと、
(iii)リベースされた前記メッセージを、前記個別にアドレス指定可能なエンティティ上にルーティングするステップと
を含む、請求項5記載の方法。 - それぞれの個別にアドレス指定可能なエンティティは、1つのアドレスインデックスを有し、それぞれのユニットは、1つまたは複数のアドレスインデックスを有する、
請求項1から6までのいずれか1項記載の方法。 - 前記オフセットを−mであると決定するステップを含み、
ここで、mは、次の中間ユニットと、前記次の中間ユニットに直接的に接続されているローカルサブシステムとに割り当てられたアドレスインデックスの数である、
請求項7記載の方法。 - ユニットが不良であると判定される前には、それぞれのクロスリンクは、0のアドレスインデックスを有する、
請求項7または8記載の方法。 - 前記クロスリンクのアドレスを再構成するステップは、当該クロスリンクにアドレスインデックスを割り当てるステップを含む、
請求項9記載の方法。 - 前記クロスリンクに、1のアドレスインデックスが割り当てられる、
請求項10記載の方法。 - 前記発見メッセージに応答しなかったユニットから、前記分岐内における前記ルートユニットに最も近接しているユニットを、前記不良なユニットであると判定するステップ
を含む、請求項1から11までのいずれか1項記載の方法。 - 前記第1のユニットは、前記不良なユニットに隣接しており、
前記不良なユニットは、前記分岐内において前記第1のユニットとルートユニットとの間にある、
請求項12記載の方法。 - 前記第1のユニットと前記第2のユニットとの間の前記クロスリンクの有効化に失敗したことに応答して、前記第1のユニットも不良であると判定するステップと、
前記不良なユニットと同じ分岐内にある第3のユニットと、隣接する分岐内にある第4のユニットとの間のさらなるクロスリンクを有効化するステップであって、前記第3のユニットは、前記第1のユニットに隣接しており、前記第1のユニットは、前記第3のユニットと前記不良なユニットとの間にある、ステップと、
別の発見メッセージを送信するステップと、
前記第4のユニットからの別の発見応答を受信するステップであって、前記別の発見応答は、前記第4のユニット内と、前記第4のユニットの上位にあるその分岐内の各ユニット内と、前記第3のユニット内と、前記第3のユニットの上位にあるその分岐内の各ユニット内とにおける、個別にアドレス指定可能なエンティティの個数を識別するものである、ステップと、
前記不良なユニットの分岐内にある個別にアドレス指定可能なエンティティへのその後の通信が、前記隣接する分岐と前記さらなるクロスリンクとを介してルーティングされることによって前記不良なユニットがバイパスされるように、前記さらなるクロスリンクのアドレスを再構成するステップと
を含む、請求項13記載の方法。 - それぞれのユニットは、構成不可能なリンクによって前記分岐内における上位にあるユニットに接続されており、かつ構成不可能なリンクによって前記分岐内における下位にあるユニットに接続されている、
請求項1から14までのいずれか1項記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB1911784.5A GB2586278B (en) | 2019-08-16 | 2019-08-16 | Addressing mechanism for a system on chip |
GB1911784.5 | 2019-08-16 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021052385A true JP2021052385A (ja) | 2021-04-01 |
JP7369104B2 JP7369104B2 (ja) | 2023-10-25 |
Family
ID=67957172
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020132913A Active JP7369104B2 (ja) | 2019-08-16 | 2020-08-05 | システムオンチップのためのアドレス指定メカニズム |
Country Status (5)
Country | Link |
---|---|
US (1) | US11176006B2 (ja) |
EP (1) | EP3783487B1 (ja) |
JP (1) | JP7369104B2 (ja) |
CN (1) | CN112395240A (ja) |
GB (1) | GB2586278B (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011148925A1 (ja) * | 2010-05-24 | 2011-12-01 | 日本電気株式会社 | 半導体装置とネットワークルーティング方法とシステム |
JP2012217112A (ja) * | 2011-03-31 | 2012-11-08 | National Institute Of Information & Communication Technology | ツリー型トポロジー・ネットワークにおける信頼性強化 |
US20140013161A1 (en) * | 2012-07-09 | 2014-01-09 | Ultrasoc Technologies Ltd. | Debug architecture |
CN103973482A (zh) * | 2014-04-22 | 2014-08-06 | 南京航空航天大学 | 具有全局通信事务管理能力的容错片上网络***及方法 |
CN110086709A (zh) * | 2019-03-22 | 2019-08-02 | 同济大学 | 针对超大规模片上网络容忍众故障的确定性路径路由方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070110024A1 (en) * | 2005-11-14 | 2007-05-17 | Cisco Technology, Inc. | System and method for spanning tree cross routes |
CN101404491B (zh) * | 2008-05-23 | 2012-03-28 | 雅格罗技(北京)科技有限公司 | 一种具有交叉链接的可编程互连网络的集成电路 |
US8179787B2 (en) * | 2009-01-27 | 2012-05-15 | Smsc Holding S.A.R.L. | Fault tolerant network utilizing bi-directional point-to-point communications links between nodes |
TWI410087B (zh) * | 2010-12-20 | 2013-09-21 | Ind Tech Res Inst | 多核心晶片網路 |
US8990616B2 (en) * | 2012-09-28 | 2015-03-24 | International Business Machines Corporation | Final faulty core recovery mechanisms for a two-dimensional network on a processor array |
US9253250B2 (en) * | 2013-03-15 | 2016-02-02 | Cisco Technology, Inc. | Local reroute protection for multicast multiprotocol label switching |
US10175980B2 (en) * | 2016-10-27 | 2019-01-08 | Google Llc | Neural network compute tile |
US10963780B2 (en) | 2017-08-24 | 2021-03-30 | Google Llc | Yield improvements for three-dimensionally stacked neural network accelerators |
-
2019
- 2019-08-16 GB GB1911784.5A patent/GB2586278B/en active Active
-
2020
- 2020-07-31 EP EP20188987.0A patent/EP3783487B1/en active Active
- 2020-08-05 JP JP2020132913A patent/JP7369104B2/ja active Active
- 2020-08-14 US US16/994,373 patent/US11176006B2/en active Active
- 2020-08-14 CN CN202010818774.0A patent/CN112395240A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011148925A1 (ja) * | 2010-05-24 | 2011-12-01 | 日本電気株式会社 | 半導体装置とネットワークルーティング方法とシステム |
JP2012217112A (ja) * | 2011-03-31 | 2012-11-08 | National Institute Of Information & Communication Technology | ツリー型トポロジー・ネットワークにおける信頼性強化 |
US20140013161A1 (en) * | 2012-07-09 | 2014-01-09 | Ultrasoc Technologies Ltd. | Debug architecture |
CN103973482A (zh) * | 2014-04-22 | 2014-08-06 | 南京航空航天大学 | 具有全局通信事务管理能力的容错片上网络***及方法 |
CN110086709A (zh) * | 2019-03-22 | 2019-08-02 | 同济大学 | 针对超大规模片上网络容忍众故障的确定性路径路由方法 |
Also Published As
Publication number | Publication date |
---|---|
US20210049081A1 (en) | 2021-02-18 |
GB201911784D0 (en) | 2019-10-02 |
CN112395240A (zh) | 2021-02-23 |
GB2586278A (en) | 2021-02-17 |
US11176006B2 (en) | 2021-11-16 |
JP7369104B2 (ja) | 2023-10-25 |
GB2586278B (en) | 2022-11-23 |
EP3783487A1 (en) | 2021-02-24 |
EP3783487B1 (en) | 2023-02-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4422157B2 (ja) | 自己強化型自動拡大ネットワーク | |
USRE41293E1 (en) | Multiprocessor computer having configurable hardware system domains | |
EP0869641B1 (en) | Fibre channel arbitrated loop dynamic loop sizing | |
CN101485147B (zh) | 片上***以及监控数据流通量的方法 | |
JP7406469B2 (ja) | 集積回路チップデバイスにおけるメッセージのルーティング | |
CN110062303B (zh) | 基于mesh网络的自适应大容量交叉光通信设备架构 | |
US7656789B2 (en) | Method, system and storage medium for redundant input/output access | |
KR101039185B1 (ko) | 대용량 병렬 컴퓨터 시스템의 연산 노드의 패스트 백업 | |
JPH09247204A (ja) | Lanスイッチ | |
JP7326231B2 (ja) | システムオンチップにおけるイベントメッセージのブロードキャスティング | |
JP2021052385A (ja) | システムオンチップのためのアドレス指定メカニズム | |
US11003394B2 (en) | Multi-domain data storage system with illegal loop prevention | |
US8848517B2 (en) | Fencing off switch domains | |
US20050060394A1 (en) | Programmable delay, transparent switching multi-port interface line card | |
Agarwal et al. | StaRRNIC: Enabling Runtime Reconfigurable FPGA NICs | |
KR101004669B1 (ko) | 다중화 트래픽 경로를 위한 네트워크 콘텐츠 보안 시스템 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20201109 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20201116 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210202 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20210203 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220316 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230228 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230529 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230913 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231013 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7369104 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |