JP2021039979A - Printed wiring board and manufacturing method of the same - Google Patents

Printed wiring board and manufacturing method of the same Download PDF

Info

Publication number
JP2021039979A
JP2021039979A JP2019158734A JP2019158734A JP2021039979A JP 2021039979 A JP2021039979 A JP 2021039979A JP 2019158734 A JP2019158734 A JP 2019158734A JP 2019158734 A JP2019158734 A JP 2019158734A JP 2021039979 A JP2021039979 A JP 2021039979A
Authority
JP
Japan
Prior art keywords
conductor
insulating layer
layer
wiring board
printed wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019158734A
Other languages
Japanese (ja)
Other versions
JP7411354B2 (en
Inventor
勉 山内
Tsutomu Yamauchi
勉 山内
康平 鈴木
Kohei Suzuki
康平 鈴木
有紅 呉
Youhong Wu
有紅 呉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2019158734A priority Critical patent/JP7411354B2/en
Publication of JP2021039979A publication Critical patent/JP2021039979A/en
Application granted granted Critical
Publication of JP7411354B2 publication Critical patent/JP7411354B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

To improve connection reliability of a printed wiring board.SOLUTION: A printed wiring board comprises: a first insulating layer 10; a first conductor layer 11 which is formed on the first insulating layer 10 and includes a conductor pad 110; a second insulating layer 12 which is formed on the first insulating layer 10 and the first conductor layer 11, and which has a first surface 12F and a second surface 12S facing a surface of the first insulating layer 10, and also has an opening 12a for a plating conductor 15; and the plating conductor 15 formed in the opening 12a. The conductor pad 110 is embedded on the second surface 12S side of the second insulating layer 12. A diameter of an inner wall of the opening 12a reduces from the second surface 12S side to the first surface 12F side. The plating conductor 15 is formed on the conductor pad 110. A recessed surface is formed in a portion of the conductor pad 110 to which the plating conductor 15 is connected.SELECTED DRAWING: Figure 1

Description

本発明はプリント配線板およびその製造方法に関する。 The present invention relates to a printed wiring board and a method for manufacturing the printed wiring board.

特許文献１には、トップ径がボトム径より大きい開口にめっき導体が形成されてなるプリント配線板が開示されている Patent Document 1 discloses a printed wiring board in which a plated conductor is formed in an opening having a top diameter larger than the bottom diameter.

特開２０１０−１２９９９６号公報JP-A-2010-129996

特許文献１の多層基板では、貫通孔をファインピッチで形成することは困難であると考えられる。 In the multilayer board of Patent Document 1, it is considered difficult to form through holes at a fine pitch.

本発明のプリント配線板は、第１絶縁層と、前記第１絶縁層上に形成され、導体パッドを含む第１導体層と、前記第１絶縁層の表面および前記第１導体層の上に形成されていて、第１面と前記第１面の反対側であって前記第１絶縁層の表面と対向する第２面を有するとともに、めっき導体用の第１開口を備える第２絶縁層と、前記第１開口に形成されているめっき導体とを有している。そして、前記導体パッドは、前記第２絶縁層の前記第２面側に埋め込まれており、前記第２絶縁層の前記第１開口の内壁は、前記第２絶縁層の前記第２面側から前記第１面側に向かって縮径しており、前記めっき導体は、前記導体パッド上に形成され、前記導体パッドの前記めっき導体が接続される部分には、凹曲面が形成されている。 The printed wiring board of the present invention is formed on the first insulating layer and the first insulating layer, and is formed on the first conductor layer including the conductor pad, the surface of the first insulating layer, and the first conductor layer. A second insulating layer that is formed and has a second surface that is opposite to the first surface and faces the surface of the first insulating layer, and has a first opening for a plated conductor. It has a plated conductor formed in the first opening. The conductor pad is embedded in the second surface side of the second insulating layer, and the inner wall of the first opening of the second insulating layer is formed from the second surface side of the second insulating layer. The diameter is reduced toward the first surface side, the plated conductor is formed on the conductor pad, and a concave curved surface is formed at a portion of the conductor pad to which the plated conductor is connected.

本発明のプリント配線板の製造方法は、第１絶縁層上に導体パッドを含む導体層を形成することと、前記第１絶縁層および前記導体層上に、第１面と前記第１面の反対側であって前記第１絶縁層の表面と対向する第２面を有する第２絶縁層を形成することと、前記第２絶縁層に前記第２絶縁層の前記第１面側から前記第２絶縁層を貫通して前記導体パッドに至り、前記第２面側から前記第１面側に向かって縮径する形状を有する第１開口を形成すること、前記第１開口を埋めると共に、前記第２絶縁層の前記第１面から前記第１絶縁層と反対方向に突出する導体ポストを含むめっき導体を、前記導体パッド上に形成することとを含んでいる。そして、前記導体層を形成することは、前記第１絶縁層に向かって凹状に湾曲する表面を有する形状で前記導体パッドを形成することを含んでいる。 The method for manufacturing a printed wiring board of the present invention is to form a conductor layer including a conductor pad on the first insulating layer, and to form a first surface and the first surface on the first insulating layer and the conductor layer. Forming a second insulating layer having a second surface opposite to the surface of the first insulating layer and facing the surface of the first insulating layer, and the second insulating layer from the first surface side of the second insulating layer. (2) To form a first opening having a shape that penetrates the insulating layer to reach the conductor pad and has a shape of reducing the diameter from the second surface side toward the first surface side, fills the first opening, and fills the first opening. The present invention includes forming a plated conductor including a conductor post projecting from the first surface of the second insulating layer in a direction opposite to that of the first insulating layer on the conductor pad. Then, forming the conductor layer includes forming the conductor pad in a shape having a surface that is concavely curved toward the first insulating layer.

本発明の実施形態によれば、接続信頼性が向上された接続用のめっき導体をファインピッチで形成することができる。 According to the embodiment of the present invention, it is possible to form a plated conductor for connection with improved connection reliability at a fine pitch.

本発明の一実施形態のプリント配線板の一例の一部を拡大して示す断面図。FIG. 5 is an enlarged cross-sectional view showing a part of an example of a printed wiring board according to an embodiment of the present invention. 本発明の一実施形態のプリント配線板の他の例の一部を拡大して示す断面図。FIG. 5 is an enlarged sectional view showing a part of another example of a printed wiring board according to an embodiment of the present invention. 本発明の一実施形態のプリント配線板の他の例の一部を拡大して示す断面図。FIG. 5 is an enlarged sectional view showing a part of another example of a printed wiring board according to an embodiment of the present invention. 本発明の一実施形態のプリント配線板の製造方法の一例を示す図。The figure which shows an example of the manufacturing method of the printed wiring board of one Embodiment of this invention. 本発明の一実施形態のプリント配線板の製造方法の一例を示す図。The figure which shows an example of the manufacturing method of the printed wiring board of one Embodiment of this invention. 本発明の一実施形態のプリント配線板の製造方法の一例を示す図。The figure which shows an example of the manufacturing method of the printed wiring board of one Embodiment of this invention. 本発明の一実施形態のプリント配線板の製造方法の一例を示す図。The figure which shows an example of the manufacturing method of the printed wiring board of one Embodiment of this invention. 本発明の一実施形態のプリント配線板の製造方法の一例を示す図。The figure which shows an example of the manufacturing method of the printed wiring board of one Embodiment of this invention. 本発明の一実施形態のプリント配線板の製造方法の一例を示す図。The figure which shows an example of the manufacturing method of the printed wiring board of one Embodiment of this invention. 本発明の一実施形態のプリント配線板の製造方法の一例を示す図。The figure which shows an example of the manufacturing method of the printed wiring board of one Embodiment of this invention.

本発明の一実施形態のプリント配線板が図面を参照しながら説明される。図１には、一実施形態のプリント配線板の一例であるプリント配線板１の一部の断面図が示されている。プリント配線板１は、図１に示されるように、第１絶縁層１０と、第１導体層１１と、第１絶縁層１０の表面および第１導体層１１の上に形成されている第２絶縁層１２と、を備えている。第２絶縁層１２は、第１面１２Ｆおよび第１面１２Ｆと反対側の第２面１２Ｓを備え、第２面１２Ｓが第１絶縁層１０の表面に対向するように、第１絶縁層１０および第１導体層１１上に積層されている。 A printed wiring board according to an embodiment of the present invention will be described with reference to the drawings. FIG. 1 shows a cross-sectional view of a part of the printed wiring board 1 which is an example of the printed wiring board of one embodiment. As shown in FIG. 1, the printed wiring board 1 is formed on the first insulating layer 10, the first conductor layer 11, the surface of the first insulating layer 10, and the first conductor layer 11. It includes an insulating layer 12. The second insulating layer 12 includes a first surface 12F and a second surface 12S opposite to the first surface 12F, and the first insulating layer 10 so that the second surface 12S faces the surface of the first insulating layer 10. And is laminated on the first conductor layer 11.

第１絶縁層１０は、例えばエポキシ樹脂やポリイミド樹脂などの有機樹脂材料によって形成される。有機樹脂材料は、補強材などを含まないエポキシ樹脂などでもよいが、ガラス繊維のような補強材にエポキシまたは他の樹脂組成物を含浸させた材料であってもよい。エポキシなどの樹脂組成物には、シリカなどの無機フィラーが含有されていてもよい。また、第１絶縁層１０はセラミックやシリコン、ガラス等の無機材料で形成されていてもよい。図１の例では、第１絶縁層１０は、第１絶縁層１０上の第１導体層１１と第１導体層１１と反対側の導体層（図示せず）とを接続するビア導体を含んでいる。例えば、第１絶縁層１０は、積層構造すなわち２以上の絶縁層とこれらの絶縁層間に挟まれて積層されている１または２以上の導体層とによって構成されているビルドアップ層の一部の絶縁層であってもよい。 The first insulating layer 10 is formed of an organic resin material such as an epoxy resin or a polyimide resin. The organic resin material may be an epoxy resin or the like that does not contain a reinforcing material or the like, but may be a material in which a reinforcing material such as glass fiber is impregnated with epoxy or another resin composition. The resin composition such as epoxy may contain an inorganic filler such as silica. Further, the first insulating layer 10 may be formed of an inorganic material such as ceramic, silicon, or glass. In the example of FIG. 1, the first insulating layer 10 includes a via conductor connecting the first conductor layer 11 on the first insulating layer 10 and the conductor layer (not shown) on the opposite side of the first conductor layer 11. I'm out. For example, the first insulating layer 10 is a part of a build-up layer composed of a laminated structure, that is, two or more insulating layers and one or two or more conductor layers sandwiched between these insulating layers. It may be an insulating layer.

第１導体層１１は、無電解めっき層１１１および電解めっき層１１２から形成されている。無電解めっき層１１１上の電解めっき層１１２は、第１絶縁層１０に形成されている貫通孔１０ａ内を埋めて、無電解めっき層１１１とビア導体を形成するとともに第１絶縁層１０の第２絶縁層１２側（図１における上方）を向く表面上に形成されている。第１導体層１１は、導電性金属で形成されていればよく、例えば銅で形成されている。第１導体層１１は、所望の導体パターンを含むように形成されている。図１の例では、第１導体層１１は、ビア導体上に導体パッド１１０を有している。しかし、導体パッド１１０の配置はビア導体上でなくてもよい。導体パッド１１０の第１絶縁層１０と反対側を向く表面は、第１絶縁層１０に向かって凹状に湾曲するように形成されている。 The first conductor layer 11 is formed of an electroless plating layer 111 and an electrolytic plating layer 112. The electrolytic plating layer 112 on the electroless plating layer 111 fills the through hole 10a formed in the first insulating layer 10 to form a via conductor with the electroless plating layer 111, and is the first of the first insulating layer 10. 2 The insulating layer is formed on a surface facing the 12 side (upward in FIG. 1). The first conductor layer 11 may be made of a conductive metal, for example, copper. The first conductor layer 11 is formed so as to include a desired conductor pattern. In the example of FIG. 1, the first conductor layer 11 has a conductor pad 110 on the via conductor. However, the arrangement of the conductor pads 110 does not have to be on the via conductors. The surface of the conductor pad 110 facing the opposite side of the first insulating layer 10 is formed so as to be concavely curved toward the first insulating layer 10.

第２絶縁層１２は、導体パッド１１０が埋め込まれる第２開口１２ｂを第２面１２Ｓ側に含んでいる。第２絶縁層１２は、第１絶縁層１０と同じ有機樹脂材料によって形成されていてもよく、また異なる有機樹脂材料によって形成されていてもよい。例えば第２絶縁層１２は、絶縁性の樹脂フィルムで形成され得る。第２絶縁層１２は、ソルダーレジスト層であってもよい。この例が図１に示されている。このようなソルダーレジスト層を構成する材料としては、熱硬化性エポキシ樹脂が例示される。第２絶縁層１２の厚さは、例えば２０μｍ程度に形成される。 The second insulating layer 12 includes a second opening 12b in which the conductor pad 110 is embedded on the second surface 12S side. The second insulating layer 12 may be formed of the same organic resin material as the first insulating layer 10, or may be formed of a different organic resin material. For example, the second insulating layer 12 can be formed of an insulating resin film. The second insulating layer 12 may be a solder resist layer. An example of this is shown in FIG. Examples of the material constituting such a solder resist layer include thermosetting epoxy resins. The thickness of the second insulating layer 12 is formed to be, for example, about 20 μm.

第２絶縁層１２には、めっき導体用の第１開口１２ａが形成されている。第１開口１２ａは、導体パッド１１０の凹状に湾曲されている凹曲面上に形成されている。第１開口１２ａは、例えば、第２絶縁層１２の第１面１２Ｆへのレーザー光の照射により形成され得る。図１に示される例では、レーザー光は図の上側から照射されて導体パッド１１０の表面へと至る。導体パッド１１０の表面が凹曲面であるため、この時レーザーは導体パッド１１０の表面で乱反射する。この結果、第１開口１２ａの第１面側すなわち上面側の径（トップ径）と比べて下面側の径（ボトム径）が広がっている。第１開口１２ａの内壁は、第２絶縁層１２の第２面１２Ｓ側から第１面１２Ｆ側に向かって縮径する形状を有している。 The second insulating layer 12 is formed with a first opening 12a for a plated conductor. The first opening 12a is formed on a concave curved surface of the conductor pad 110 that is curved in a concave shape. The first opening 12a can be formed, for example, by irradiating the first surface 12F of the second insulating layer 12 with laser light. In the example shown in FIG. 1, the laser beam is emitted from the upper side of the figure to reach the surface of the conductor pad 110. Since the surface of the conductor pad 110 is a concave curved surface, the laser is diffusely reflected on the surface of the conductor pad 110 at this time. As a result, the diameter on the lower surface side (bottom diameter) is wider than the diameter on the first surface side, that is, the upper surface side (top diameter) of the first opening 12a. The inner wall of the first opening 12a has a shape in which the diameter is reduced from the second surface 12S side of the second insulating layer 12 toward the first surface 12F side.

第１開口１２ａ内の導体パッド１１０上に、無電解めっき層１５１と電解めっき層１５２とがこの順に形成され、めっき導体１５が形成されている。図１に示されるように、無電解めっき層１５１は、導体パッド１１０の凹曲面上と第２絶縁層１２の第１開口１２ａの内壁面とに形成されている。そして、電解めっき層１５２が無電解めっき層１５１を給電層とする電解めっき法により無電解めっき層１５１上に形成されて、第１開口１２ａ内が充填される。したがって、めっき導体１５の径は、第２絶縁層１２の第１面１２Ｆ側から第２面１２Ｓ側に向かって大きくなっている。めっき導体１５の底部は、導体パッド１１０の凹曲面に沿って導体パッド１１０に接続されている。めっき導体１５の底部は第１絶縁層１０に向かって凸状に湾曲している。無電解めっき層１５１は、例えば無電解銅めっき層である。電解めっきにより形成される電解めっき層１５２の材料としては、銅が例示される。しかし、めっき導体１５の材料は他の金属であってもよく、例えば、ニッケル、錫が挙げられる。 The electroless plating layer 151 and the electrolytic plating layer 152 are formed in this order on the conductor pad 110 in the first opening 12a, and the plating conductor 15 is formed. As shown in FIG. 1, the electroless plating layer 151 is formed on the concave curved surface of the conductor pad 110 and on the inner wall surface of the first opening 12a of the second insulating layer 12. Then, the electroplating layer 152 is formed on the electroless plating layer 151 by an electroplating method using the electroless plating layer 151 as a feeding layer, and the inside of the first opening 12a is filled. Therefore, the diameter of the plated conductor 15 increases from the first surface 12F side to the second surface 12S side of the second insulating layer 12. The bottom of the plated conductor 15 is connected to the conductor pad 110 along the concave curved surface of the conductor pad 110. The bottom of the plated conductor 15 is curved convexly toward the first insulating layer 10. The electroless plating layer 151 is, for example, an electroless copper plating layer. Copper is exemplified as a material of the electrolytic plating layer 152 formed by electrolytic plating. However, the material of the plating conductor 15 may be another metal, and examples thereof include nickel and tin.

図１の例では、めっき導体１５は、第２絶縁層１２の第１面１２Ｆすなわち上面から第１絶縁層１０と反対方向に突出する導体ポスト１５５を含んでいる。導体ポスト１５５は、電解めっき層１５２による第１開口１２ａの充填と同時かつ一体的に電解めっき層１５２によって形成されている。図１に示されるように、第１開口１２ａがプリント配線板１の最外層の絶縁層に形成されている場合、導体ポスト１５５を介してプリント配線板１は図示しない電子部品と電気的に接続され得る。導体ポスト１５５は第１開口１２ａ内の部分のめっき導体１５と一体的に形成されており、かつ、めっき導体１５の導体パッド１１０側のボトム径が大きく導体パッド１１０との接続面積が大きい。したがって、プリント配線板１の接続信頼性が高いと考えられる。 In the example of FIG. 1, the plated conductor 15 includes a conductor post 155 projecting from the first surface 12F of the second insulating layer 12, that is, the upper surface in the direction opposite to the first insulating layer 10. The conductor post 155 is formed by the electroplating layer 152 at the same time and integrally with the filling of the first opening 12a by the electroplating layer 152. As shown in FIG. 1, when the first opening 12a is formed in the insulating layer of the outermost layer of the printed wiring board 1, the printed wiring board 1 is electrically connected to an electronic component (not shown) via the conductor post 155. Can be done. The conductor post 155 is integrally formed with the plated conductor 15 in the portion inside the first opening 12a, and the bottom diameter of the plated conductor 15 on the conductor pad 110 side is large and the connection area with the conductor pad 110 is large. Therefore, it is considered that the connection reliability of the printed wiring board 1 is high.

導体ポスト１５５は、第１開口１２ａの縮径側であるトップ径側に形成されているので、ファインピッチで形成され得る。また、各導体ポスト１５５がファインピッチで形成されても、めっき導体１５間での短絡不良が生じ難いと考えられる。プリント配線板を用いる機器の品質が向上されると考えられる。例えば、めっき導体１５（図１における導体ポスト１５５）の中心間距離ｐは、３０μｍ以上、７０μｍ以下程度である。また、導体ポスト１５５の径ｄ１は、２０μｍ以上、５０μｍ以下程度である。なお、ここで便宜上「径」という用語が用いられているが、各導体ポストの平面形状は円形や楕円形に限定されない。これらはそれぞれ任意の平面形状を有し得る。従って、導体ポスト１５５の「径」は、導体ポスト１５５の外周に属する２点間の距離の内、最大の値を意味している。上述のように、プリント配線板１には、導体ポスト１５５を介して電子部品が実装され得る。したがって、プリント配線板１の導体ポスト１５５は、実装される電子部品の電極のサイズや配置に合わせて形成される必要がある。本実施形態では、半導体素子のようにファインピッチで多数の電極が設けられている電子部品が実装される場合であっても、電子部品の複数の電極それぞれに合わせて各導体ポスト１５５をファインピッチで配置することができる。したがって、プリント配線板１の表面はファインピッチで多数の電極が設けられている電子部品を接続するのに好ましい実装面になり得る。 Since the conductor post 155 is formed on the top diameter side, which is the reduced diameter side of the first opening 12a, it can be formed at a fine pitch. Further, even if each conductor post 155 is formed at a fine pitch, it is considered that a short circuit defect between the plated conductors 15 is unlikely to occur. It is considered that the quality of equipment using printed wiring boards will be improved. For example, the center-to-center distance p of the plated conductor 15 (conductor post 155 in FIG. 1) is about 30 μm or more and 70 μm or less. The diameter d1 of the conductor post 155 is about 20 μm or more and 50 μm or less. Although the term "diameter" is used here for convenience, the planar shape of each conductor post is not limited to a circular shape or an elliptical shape. Each of these may have any planar shape. Therefore, the "diameter" of the conductor post 155 means the maximum value among the distances between two points belonging to the outer circumference of the conductor post 155. As described above, electronic components can be mounted on the printed wiring board 1 via the conductor post 155. Therefore, the conductor post 155 of the printed wiring board 1 needs to be formed according to the size and arrangement of the electrodes of the electronic component to be mounted. In the present embodiment, even when an electronic component having a large number of electrodes provided at a fine pitch such as a semiconductor element is mounted, each conductor post 155 has a fine pitch according to each of the plurality of electrodes of the electronic component. Can be placed with. Therefore, the surface of the printed wiring board 1 can be a preferable mounting surface for connecting electronic components provided with a large number of electrodes at a fine pitch.

第１開口１２ａの縮径側のトップ径ｄ２は、例えば、２５μｍ以下である。好ましくは、第１開口１２ａのトップ径ｄ２は、８μｍ以上、２５μｍ以下程度である。第１開口１２ａのトップ径ｄ２がこの程度の範囲の大きさであると、プリント配線板１の使用時にヒートサイクルにより絶縁層の膨張および／または収縮が繰り返されてめっき導体１５に応力がかかってもプリント配線板１の信頼性は維持されると考えられる。また、第１開口１２ａの拡径側のボトム径ｄ３は、１８μｍ以上、３５μｍ以下程度である。 The top diameter d2 on the reduced diameter side of the first opening 12a is, for example, 25 μm or less. Preferably, the top diameter d2 of the first opening 12a is about 8 μm or more and 25 μm or less. When the top diameter d2 of the first opening 12a is within this range, the insulating layer is repeatedly expanded and / or contracted by the heat cycle when the printed wiring board 1 is used, and stress is applied to the plated conductor 15. However, it is considered that the reliability of the printed wiring board 1 is maintained. The bottom diameter d3 on the enlarged diameter side of the first opening 12a is about 18 μm or more and 35 μm or less.

めっき導体１５が導体ポスト１５５を含まず、代わりに、第２絶縁層１２上（第１絶縁層１０と反対側）に導体層を形成してもよい。第２絶縁層１２上および導体層上には絶縁層が形成され得る。すなわち、第２面１２Ｓ側から第１面１２Ｆ側に向かって縮径する形状を有する第１開口１２ａは、配線板の内層の絶縁層にも設けられ得る。第１開口１２ａは積層構造を有する配線板のビルドアップ層中の任意の絶縁層に形成されてよい。この場合、めっき導体１５は第１開口１２ａが形成された絶縁層の上面側および下面側の導体層同士を接続するビア導体として機能し得る。第１開口１２ａは下側の導体パッドにおけるボトム径がトップ径よりも大きいため、ビア導体としてのめっき導体１５と導体パッドとの間の接続面積を大きくすることができる。導体層に精密なパターンが形成されていても導体層間の接続信頼性が向上され得る。 The plated conductor 15 does not include the conductor post 155, and instead, a conductor layer may be formed on the second insulating layer 12 (opposite to the first insulating layer 10). An insulating layer can be formed on the second insulating layer 12 and the conductor layer. That is, the first opening 12a having a shape in which the diameter is reduced from the second surface 12S side toward the first surface 12F side can also be provided in the insulating layer of the inner layer of the wiring board. The first opening 12a may be formed in any insulating layer in the build-up layer of the wiring board having a laminated structure. In this case, the plated conductor 15 can function as a via conductor connecting the conductor layers on the upper surface side and the lower surface side of the insulating layer in which the first opening 12a is formed. Since the bottom diameter of the lower conductor pad of the first opening 12a is larger than the top diameter, the connection area between the plated conductor 15 as the via conductor and the conductor pad can be increased. Even if a precise pattern is formed on the conductor layer, the connection reliability between the conductor layers can be improved.

また、導体パッド１１０はビア導体用の導体パッドでなくてもよい。例えば導体パッド１１０はコア基板に形成されるスルーホール導体用の導体パッドであってもよい。そして、第１絶縁層１０はコア基板、例えば心材を有する銅張積層板から形成された基板などであってもよい。この場合でも、導体パッド１１０は無電解めっき処理および電解めっき処理により形成されることが好ましい。めっき処理条件を適切に調整することにより、凹状に湾曲する表面を有する形状の導体パッド１１０が形成され得る。 Further, the conductor pad 110 does not have to be a conductor pad for via conductors. For example, the conductor pad 110 may be a conductor pad for a through-hole conductor formed on a core substrate. The first insulating layer 10 may be a core substrate, for example, a substrate formed from a copper-clad laminate having a core material. Even in this case, it is preferable that the conductor pad 110 is formed by the electroless plating treatment and the electrolytic plating treatment. By appropriately adjusting the plating treatment conditions, the conductor pad 110 having a shape having a concavely curved surface can be formed.

図２Ａおよび２Ｂには、プリント配線板１の変形例が部分的に示されている。なお、図２Ａおよび２Ｂでは、導体パッドや絶縁層の構造は、図１に示されるプリント配線板１の構造と同様なので、同様の構成要素については、図１と同じ符号が付され、その説明は適宜省略される。 2A and 2B partially show a modified example of the printed wiring board 1. In addition, in FIGS. 2A and 2B, since the structure of the conductor pad and the insulating layer is the same as the structure of the printed wiring board 1 shown in FIG. 1, the same components are designated by the same reference numerals as those in FIG. Is omitted as appropriate.

図２Ａに示される例では、導体パッド１１０とめっき導体１５との間に表面保護層１７が形成されている。表面保護層１７は、導体パッド１１０とは異種の金属により形成されている。表面保護層１７は、例えば、Ａｕ、Ｎｉ／Ａｕ、Ｎｉ／Ｐｄ／Ａｕなどから形成される。表面保護層１７は、導体パッド１１０の凹曲面上に形成された、第２面１２Ｓ側から第１面１２Ｆ側に向かって縮径する形状を有する第２絶縁層１２の第１開口１２ａ内に、無電解めっき層１５１の形成より先に、例えば無電解めっきによって形成される。したがって、表面保護層１７は、導体パッド１１０の凹曲面に沿った、第１絶縁層１０に向かって凸状に湾曲する形状を有している。表面保護層１７の形成後、表面保護層１７上に無電解めっき層１５１と電解めっき層１５２とがこの順に形成され、めっき導体１５が形成されている。図１の例と同様に、めっき導体１５の径は、第２絶縁層１２の第１面１２Ｆ側から第２面１２Ｓ側に向かって大きくなっており、また、めっき導体１５の底部は第１絶縁層１０に向かって凸状に湾曲している。表面保護層１７の厚さは、例えば、１μｍ以上であって、３μｍ以下程度である。 In the example shown in FIG. 2A, the surface protective layer 17 is formed between the conductor pad 110 and the plated conductor 15. The surface protective layer 17 is made of a metal different from that of the conductor pad 110. The surface protective layer 17 is formed of, for example, Au, Ni / Au, Ni / Pd / Au, or the like. The surface protective layer 17 is formed in the first opening 12a of the second insulating layer 12 formed on the concave curved surface of the conductor pad 110 and having a shape of reducing the diameter from the second surface 12S side toward the first surface 12F side. , Formed by, for example, electroless plating prior to the formation of the electroless plating layer 151. Therefore, the surface protective layer 17 has a shape that is convexly curved toward the first insulating layer 10 along the concave curved surface of the conductor pad 110. After the surface protective layer 17 is formed, the electroless plating layer 151 and the electrolytic plating layer 152 are formed on the surface protective layer 17 in this order, and the plating conductor 15 is formed. Similar to the example of FIG. 1, the diameter of the plating conductor 15 increases from the first surface 12F side to the second surface 12S side of the second insulating layer 12, and the bottom of the plating conductor 15 is the first. It is curved convexly toward the insulating layer 10. The thickness of the surface protective layer 17 is, for example, 1 μm or more and about 3 μm or less.

図２Ｂに示される例では、導体パッド１１０の凹曲面上に形成されるめっき導体１５の径は、図１および２Ａの例と同様に、第２絶縁層１２の第１面１２Ｆ側から第２面１２Ｓ側に向かって大きくなっており、また、めっき導体１５の底部は第１絶縁層１０に向かって凸状に湾曲している。しかし、めっき導体１５の最大径Ｄは、めっき導体１５の拡径側のボトム径ｄ３よりも大きい。めっき導体用の第１開口１２ａの内壁はパッド１１０の凹曲面上に形成される際に、使用されるレーザー光の特性またはレーザー光の反射の条件や程度によって、導体パッド１１０の表面近傍で内側に湾曲し得る。このような第１開口１２ａ内に無電解めっき層１５１と電解めっき層１５２とがこの順に形成されることにより、図２Ｂに示される形状のめっき導体１５が形成される。例えば、めっき導体１５のトップ径ｄ２は、８μｍ以上、２５μｍ以下程度、最大径Ｄは、１８μｍ以上、３５μｍ以下程度、ボトム径ｄ３は、１５μｍ以上、３２μｍ以下程度である。本実施例においても、めっき導体１５のボトム径ｄ３はトップ径ｄ２と比較して大きいため、導体パッド１１０とは高い接続信頼性で接続されると考えられる。 In the example shown in FIG. 2B, the diameter of the plated conductor 15 formed on the concave curved surface of the conductor pad 110 is the second from the first surface 12F side of the second insulating layer 12, as in the examples of FIGS. 1 and 2A. It becomes larger toward the surface 12S side, and the bottom portion of the plating conductor 15 is curved convexly toward the first insulating layer 10. However, the maximum diameter D of the plated conductor 15 is larger than the bottom diameter d3 on the enlarged diameter side of the plated conductor 15. When the inner wall of the first opening 12a for the plated conductor is formed on the concave curved surface of the pad 110, it is inside near the surface of the conductor pad 110 depending on the characteristics of the laser light used or the conditions and degree of reflection of the laser light. Can be curved. By forming the electroless plating layer 151 and the electrolytic plating layer 152 in this order in the first opening 12a, the plating conductor 15 having the shape shown in FIG. 2B is formed. For example, the top diameter d2 of the plated conductor 15 is about 8 μm or more and about 25 μm or less, the maximum diameter D is about 18 μm or more and about 35 μm or less, and the bottom diameter d3 is about 15 μm or more and about 32 μm or less. Also in this embodiment, since the bottom diameter d3 of the plated conductor 15 is larger than the top diameter d2, it is considered that the plated conductor 15 is connected to the conductor pad 110 with high connection reliability.

次に、実施形態のプリント配線板の製造方法の一例が、図１に示されるプリント配線板１を例に、図３Ａ〜３Ｇを参照して具体的に説明される。なお、添付の図面において配線板の各構成要素のサイズや形状の正確な比率を示すことは意図されていない。 Next, an example of the method for manufacturing the printed wiring board of the embodiment will be specifically described with reference to FIGS. 3A to 3G, taking the printed wiring board 1 shown in FIG. 1 as an example. It is not intended to show the exact ratio of the size and shape of each component of the wiring board in the attached drawings.

まず図３Ａに示されるように、所定の導体パターンを含む第１導体層１１が、任意の方法により第１絶縁層１０上に形成される。第１導体層１１の形成には、例えば、セミアディティブ法が用いられてもよい。この場合、第１絶縁層１０の表面全面および第１絶縁層１０に形成されている貫通孔１０ａ内への無電解めっきなどによる無電解めっき層１１１の形成後、所定の箇所に開口を有するめっきレジスト（図示せず）が形成され、貫通孔１０ａ内およびめっきレジストの開口内に電解めっき層１１２が形成される。電解めっき層１１２を含む第１導体層１１がビア導体とともに形成される。その後、めっきレジストが除去され、不要部分の無電解めっき層１１１がエッチングで除去される。しかしながら、第１導体層１１は、フルアディティブ法やサブトラクティブ法で形成されてもよい。第１導体層１１は、ビア導体上に導体パッド１１０を含んでいる。導体パッド１１０は、第１絶縁層１０と反対側を向く表面が第１絶縁層１０に向かって凹状に湾曲するように適宜めっき条件を調整することにより形成される。 First, as shown in FIG. 3A, a first conductor layer 11 including a predetermined conductor pattern is formed on the first insulating layer 10 by an arbitrary method. For example, a semi-additive method may be used for forming the first conductor layer 11. In this case, after the electroless plating layer 111 is formed by electroless plating or the like in the entire surface of the first insulating layer 10 and the through holes 10a formed in the first insulating layer 10, plating having an opening at a predetermined position is performed. A resist (not shown) is formed, and an electroless plating layer 112 is formed in the through hole 10a and in the opening of the plating resist. The first conductor layer 11 including the electroplating layer 112 is formed together with the via conductor. After that, the plating resist is removed, and the electroless plating layer 111 of the unnecessary portion is removed by etching. However, the first conductor layer 11 may be formed by a full additive method or a subtractive method. The first conductor layer 11 includes a conductor pad 110 on the via conductor. The conductor pad 110 is formed by appropriately adjusting the plating conditions so that the surface facing the opposite side of the first insulating layer 10 is concavely curved toward the first insulating layer 10.

次いで、図３Ｂに示されるように、第１絶縁層１０および第１導体層１１の上に第２絶縁層１２が形成される。図１の例では、第２絶縁層１２は、ソルダーレジストで形成される。例えば熱硬化性樹脂フィルムからなるソルダーレジストが第１絶縁層１０上および第１導体層１１上に形成される。したがって、第２絶縁層１２は、導体パッド１１０が埋め込まれている第２開口１２ｂを、第１絶縁層１０と対向する面である第２面１２Ｓ側に含んでいる。 Next, as shown in FIG. 3B, the second insulating layer 12 is formed on the first insulating layer 10 and the first conductor layer 11. In the example of FIG. 1, the second insulating layer 12 is formed of a solder resist. For example, a solder resist made of a thermosetting resin film is formed on the first insulating layer 10 and the first conductor layer 11. Therefore, the second insulating layer 12 includes the second opening 12b in which the conductor pad 110 is embedded on the second surface 12S side, which is the surface facing the first insulating layer 10.

次いで、図３Ｃに示されるように、このソルダーレジスト層（第２絶縁層１２）に、ソルダーレジスト層（第２絶縁層１２）を貫通して第１導体層１１の導体パッド１１０に至る第１開口１２ａが、例えばレーザー光照射の方法を用いて形成される。レーザーによる開口の形成は、第２絶縁層１２の第２面１２Ｓの反対側の第１面１２Ｆからレーザー光を照射することにより行われる。レーザー光としては、例えばＣＯ2レーザー光、ＵＶレーザー光等が用いられ得る。好ましくはレーザー光としてはＵＶレーザーが使用されてもよい。小径の開口の形成が好適に行われ得る。レーザー光の照射条件を適宜調整して、レーザー光が導体パッド１１０の凹曲面に至ったときに反射、例えば乱反射させることにより、第１面１２Ｆ側のトップ径ｄ２が小さく、第２面１２Ｓ側のボトム径ｄ３が大きい、第２面１２Ｓ側から第１面１２Ｆ側に向かって縮径する形状の第１開口１２ａが形成される。 Next, as shown in FIG. 3C, the solder resist layer (second insulating layer 12) is passed through the solder resist layer (second insulating layer 12) to reach the conductor pad 110 of the first conductor layer 11. The opening 12a is formed, for example, by using a method of laser light irradiation. The formation of the aperture by the laser is performed by irradiating the laser beam from the first surface 12F on the opposite side of the second surface 12S of the second insulating layer 12. As the laser light, for example, CO 2 laser light, UV laser light, or the like can be used. A UV laser may be preferably used as the laser light. The formation of small diameter openings can be preferably performed. By appropriately adjusting the irradiation conditions of the laser light and reflecting the laser light when it reaches the concave curved surface of the conductor pad 110, for example, diffuse reflection, the top diameter d2 on the first surface 12F side is small and the top diameter d2 on the second surface 12S side is small. A first opening 12a having a large bottom diameter d3 and having a shape of reducing the diameter from the second surface 12S side toward the first surface 12F side is formed.

レーザー光の照射条件をさらに調整することにより、図２Ｂで示されるような第１開口１２ａの内壁が導体パッド１１０の表面近傍で内側に湾曲している形状の第１開口１２ａが形成されてもよい。また、第１開口１２ａは、ソルダーレジスト層（第２絶縁層１２）の材料として感光性のソルダーレジストを用いて、フォトリソグラフィ技術を用いてパターニングすることにより形成されてもよい。 By further adjusting the irradiation conditions of the laser beam, even if the inner wall of the first opening 12a as shown in FIG. 2B is formed in the vicinity of the surface of the conductor pad 110, the first opening 12a having a shape curved inward is formed. Good. Further, the first opening 12a may be formed by patterning using a photosensitive solder resist as a material of the solder resist layer (second insulating layer 12) by using a photolithography technique.

図２Ａに示される例のように、第１開口１２ａ内の導体パッド１１０上に表面保護層１７が形成される場合には、図３Ｃで示される工程後、後述の図３Ｄで示される工程の前に、表面保護層１７が形成される。例えば、第１開口１２ａ内の導体パッド１１０上に、Ａｕ、Ｎｉ／Ａｕ、Ｎｉ／Ｐｄ／Ａｕなどのめっき層が形成されて表面保護層１７が形成されてもよい。表面保護層１７は、例えば１μｍ以上であって、３μｍ以下程度の厚みで形成される。第１開口１２ａ内の導体パッド１１０上に形成される表面保護層１７は、導体パッド１１０の凹曲面に沿って、第１絶縁層１０に向かって凸状に湾曲する。 When the surface protective layer 17 is formed on the conductor pad 110 in the first opening 12a as in the example shown in FIG. 2A, the step shown in FIG. 3C is followed by the step shown in FIG. 3D described later. Before, the surface protective layer 17 is formed. For example, a plating layer such as Au, Ni / Au, or Ni / Pd / Au may be formed on the conductor pad 110 in the first opening 12a to form the surface protective layer 17. The surface protective layer 17 is formed with a thickness of, for example, 1 μm or more and about 3 μm or less. The surface protective layer 17 formed on the conductor pad 110 in the first opening 12a is curved convexly toward the first insulating layer 10 along the concave curved surface of the conductor pad 110.

次いで、図３Ｄに示されるように、第１開口１２ａ内の導体パッド１１０および第２絶縁層１２の表面上に、例えば化学めっき（無電解めっき）により無電解めっき層１５１が形成される。この無電解めっき層１５１の材料としては、銅が好ましいが、これに限定されない。また、無電解めっき層１５１の代わりに、スパッタリングや真空蒸着などにより形成された金属膜が第１開口１２ａ内の導体パッド１１０および第２絶縁層１２の表面上に形成されてもよい。無電解めっき層１５１は、後述の図３Ｆに示される電解めっき層１５２を電解めっきによって形成するための給電層となるものである。したがって、無電解めっき層１５１は導電性の金属膜であればよい。無電解めっき層１５１の厚さは、０.０５μｍ以上であって、１.０μｍ以下程度である。第１開口１２ａ内の導体パッド１１０上に形成される無電解めっき層１５１は、導体パッド１１０の凹曲面に沿って、第１絶縁層１０に向かって凸状に湾曲している。図２Ａに示される例のように、第１開口１２ａ内の導体パッド１１０上に表面保護層１７が形成されている場合には、表面保護層１７および第２絶縁層１２の表面上に、無電解めっき層１５１が形成される。 Next, as shown in FIG. 3D, an electroless plating layer 151 is formed on the surfaces of the conductor pad 110 and the second insulating layer 12 in the first opening 12a by, for example, chemical plating (electroless plating). Copper is preferable as the material of the electroless plating layer 151, but the material is not limited thereto. Further, instead of the electroless plating layer 151, a metal film formed by sputtering, vacuum deposition or the like may be formed on the surfaces of the conductor pad 110 and the second insulating layer 12 in the first opening 12a. The electroless plating layer 151 serves as a feeding layer for forming the electrolytic plating layer 152 shown in FIG. 3F, which will be described later, by electrolytic plating. Therefore, the electroless plating layer 151 may be a conductive metal film. The thickness of the electroless plating layer 151 is 0.05 μm or more and about 1.0 μm or less. The electroless plating layer 151 formed on the conductor pad 110 in the first opening 12a is curved convexly toward the first insulating layer 10 along the concave curved surface of the conductor pad 110. When the surface protective layer 17 is formed on the conductor pad 110 in the first opening 12a as in the example shown in FIG. 2A, there is nothing on the surfaces of the surface protective layer 17 and the second insulating layer 12. The electroplating layer 151 is formed.

次いで、図３Ｅに示されるように、第２絶縁層１２の上面である第１面１２Ｆ上の無電解めっき層１５１上に、例えば紫外線硬化型の厚膜のめっきレジスト（ドライフィルムレジスト）層１９が積層される。めっきレジスト層１９には、第２絶縁層１２の第１開口１２ａに対応する部分に、開口１９ａが形成される。この開口１９ａは、例えば、めっきレジスト層１９の露光と現像により形成される。めっきレジスト層１９の開口１９ａの径は、第２絶縁層１２の第１開口１２ａのトップ径ｄ２よりも大きく形成されている。例えば、開口１９ａの径（導体ポスト１５５の径ｄ１）は、２０μｍ以上、５０μｍ以下程度である。 Next, as shown in FIG. 3E, for example, an ultraviolet curable thick film plating resist (dry film resist) layer 19 is placed on the electroless plating layer 151 on the first surface 12F, which is the upper surface of the second insulating layer 12. Are laminated. In the plating resist layer 19, an opening 19a is formed in a portion of the second insulating layer 12 corresponding to the first opening 12a. The opening 19a is formed, for example, by exposing and developing the plating resist layer 19. The diameter of the opening 19a of the plating resist layer 19 is formed to be larger than the top diameter d2 of the first opening 12a of the second insulating layer 12. For example, the diameter of the opening 19a (diameter d1 of the conductor post 155) is about 20 μm or more and 50 μm or less.

次いで、図３Ｆに示されるように、第２絶縁層１２の第１開口１２ａ内およびめっきレジスト層１９の開口１９ａ内に、無電解めっき層１５１を給電層とする電解めっき法により、電解めっき層１５２が形成される。 Next, as shown in FIG. 3F, the electrolytic plating layer is formed in the first opening 12a of the second insulating layer 12 and in the opening 19a of the plating resist layer 19 by an electrolytic plating method using the electroless plating layer 151 as a feeding layer. 152 is formed.

続いて、図３Ｇに示されるように、めっきレジスト層１９（図３Ｆ参照）が除去される。次いで、めっきレジスト層１９の除去により露出する無電解めっき層１５１が、エッチングにより除去される。除去により、第２絶縁層１２の第１面１２Ｆが露出する。無電解めっき層１５１および電解めっき層１５２からなるめっき導体１５が形成される。めっき導体１５は、第２絶縁層１２の第１面１２Ｆから突出する導体ポスト１５５を含んでいる。図１に示されるプリント配線板１が完成される。 Subsequently, as shown in FIG. 3G, the plating resist layer 19 (see FIG. 3F) is removed. Next, the electroless plating layer 151 exposed by removing the plating resist layer 19 is removed by etching. The removal exposes the first surface 12F of the second insulating layer 12. A plating conductor 15 composed of an electroless plating layer 151 and an electrolytic plating layer 152 is formed. The plated conductor 15 includes a conductor post 155 projecting from the first surface 12F of the second insulating layer 12. The printed wiring board 1 shown in FIG. 1 is completed.

本実施形態の製造方法により製造されるプリント配線板１は、異なるサイズの導体パッドおよびその上にそれぞれ形成される異なる径のめっき導体を含んでいてもよい。例えば、プリント配線板１上に実装される電子部品が微細化された複数の端子を有している場合、そのような端子に接続するために、本実施形態の製造方法を用いてファインピッチの導体ポスト１５５が形成され得る。接続信頼性の高いプリント配線板１が簡便に形成され得る。 The printed wiring board 1 manufactured by the manufacturing method of the present embodiment may include conductor pads of different sizes and plated conductors of different diameters formed on the conductor pads. For example, when the electronic component mounted on the printed wiring board 1 has a plurality of miniaturized terminals, in order to connect to such terminals, the manufacturing method of the present embodiment is used to achieve a fine pitch. Conductor posts 155 can be formed. A printed wiring board 1 having high connection reliability can be easily formed.

先に説明された製造方法の条件や順序などは適宜変更され得る。例えば、電解めっきを用いることなく、無電解めっきでめっき導体を形成してもよい。また、製造されるプリント配線板の構造に応じて、一部の工程が省略されてもよく、別の工程が追加されてもよい。 The conditions and order of the manufacturing method described above can be changed as appropriate. For example, the plating conductor may be formed by electroless plating without using electrolytic plating. Further, depending on the structure of the printed wiring board to be manufactured, some steps may be omitted or another step may be added.

１ プリント配線板
１０ 第１絶縁層
１０ａ 貫通孔
１１ 第１導体層
１１０ 導体パッド
１２ 第２絶縁層
１２Ｆ 第１面
１２Ｓ 第２面
１２ａ 第１開口
１２ｂ 第２開口
１５ めっき導体
１１１、１５１ 無電解めっき層
１１２、１５２ 電解めっき層
１５５ 導体ポスト
１７ 表面保護層
１９ めっきレジスト層
１９ａ 開口 1 Printed wiring board 10 1st insulating layer 10a Through hole 11 1st conductor layer 110 Conductor pad 12 2nd insulating layer 12F 1st surface 12S 2nd surface 12a 1st opening 12b 2nd opening 15 Plating conductor 111, 151 Electrolytic plating Layers 112, 152 Electrolytic plating layer 155 Conductor post 17 Surface protection layer 19 Plating resist layer 19a Opening

Claims (17)

第１絶縁層と、
前記第１絶縁層上に形成され、導体パッドを含む第１導体層と、
前記第１絶縁層の表面および前記第１導体層の上に形成されていて、第１面と前記第１面の反対側であって前記第１絶縁層の表面と対向する第２面を有するとともに、めっき導体用の開口を備える第２絶縁層と、
前記開口に形成されているめっき導体と
を有するプリント配線板であって、
前記導体パッドは、前記第２絶縁層の前記第２面側に埋め込まれており、
前記第２絶縁層の前記開口の内壁は、前記第２絶縁層の前記第２面側から前記第１面側に向かって縮径しており、
前記めっき導体は、前記導体パッド上に形成され、
前記導体パッドの前記めっき導体が接続される部分には、凹曲面が形成されている。 With the first insulating layer
A first conductor layer formed on the first insulating layer and including a conductor pad,
It has a second surface formed on the surface of the first insulating layer and the first conductor layer, which is opposite to the first surface and the first surface and faces the surface of the first insulating layer. Along with a second insulating layer with an opening for the plated conductor,
A printed wiring board having a plated conductor formed in the opening.
The conductor pad is embedded in the second surface side of the second insulating layer.
The inner wall of the opening of the second insulating layer has a reduced diameter from the second surface side of the second insulating layer toward the first surface side.
The plated conductor is formed on the conductor pad and
A concave curved surface is formed at a portion of the conductor pad to which the plated conductor is connected. 請求項１記載のプリント配線板であって、前記めっき導体の中心間距離が、３０μｍ以上、７０μｍ以下である。 The printed wiring board according to claim 1, wherein the distance between the centers of the plated conductors is 30 μm or more and 70 μm or less. 請求項１記載のプリント配線板であって、前記開口のトップ径が、２５μｍ以下である。 The printed wiring board according to claim 1, wherein the top diameter of the opening is 25 μm or less. 請求項１記載のプリント配線板であって、前記めっき導体は、前記第２絶縁層の第１面から突出する導体ポストを含んでいる The printed wiring board according to claim 1, wherein the plated conductor includes a conductor post protruding from the first surface of the second insulating layer. 請求項４記載のプリント配線板であって、前記導体ポストの径が、２０μｍ以上、５０μｍ以下である。 The printed wiring board according to claim 4, wherein the diameter of the conductor post is 20 μm or more and 50 μm or less. 請求項１記載のプリント配線板であって、前記開口が、レーザー光の照射により形成されている。 The printed wiring board according to claim 1, wherein the opening is formed by irradiation with a laser beam. 請求項６記載のプリント配線板であって、前記レーザー光がＵＶレーザー光である。 The printed wiring board according to claim 6, wherein the laser light is UV laser light. 請求項１記載のプリント配線板であって、前記第２絶縁層がソルダーレジスト層である。 The printed wiring board according to claim 1, wherein the second insulating layer is a solder resist layer. 請求項１記載のプリント配線板であって、さらに、前記導体パッドと前記めっき導体とのあいだに、表面保護層が形成されている。 The printed wiring board according to claim 1, further, a surface protective layer is formed between the conductor pad and the plated conductor. 請求項９記載のプリント配線板であって、前記表面保護層が、Ａｕ、Ｎｉ／Ａｕ、またはＮｉ／Ｐｄ／Ａｕを主成分とする金属からなる。 The printed wiring board according to claim 9, wherein the surface protective layer is made of a metal containing Au, Ni / Au, or Ni / Pd / Au as a main component. 請求項９記載のプリント配線板であって、前記表面保護層が、凹曲面状に形成されている。 The printed wiring board according to claim 9, wherein the surface protective layer is formed in a concave curved surface shape. 請求項１記載のプリント配線板であって、前記開口の最大径が、前記開口のボトム径よりも大きい。 The printed wiring board according to claim 1, wherein the maximum diameter of the opening is larger than the bottom diameter of the opening. 第１絶縁層上に導体パッドを含む導体層を形成することと、
前記第１絶縁層および前記導体層上に、第１面と前記第１面の反対側であって前記第１絶縁層の表面と対向する第２面を有する第２絶縁層を形成することと、
前記第２絶縁層に前記第２絶縁層の前記第１面側から前記第２絶縁層を貫通して前記導体パッドに至り、前記第２面側から前記第１面側に向かって縮径する形状を有する開口を形成すること、
前記開口を埋めると共に、前記第２絶縁層の前記第１面から前記第１絶縁層と反対方向に突出する導体ポストを含むめっき導体を、前記導体パッド上に形成することとを含み、
前記導体層を形成することは、前記第１絶縁層に向かって凹状に湾曲する表面を有する形状で前記導体パッドを形成することを含むプリント配線板の製造方法。 Forming a conductor layer including a conductor pad on the first insulating layer,
To form a second insulating layer having a second surface opposite to the first surface and the surface of the first insulating layer and facing the surface of the first insulating layer on the first insulating layer and the conductor layer. ,
The second insulating layer penetrates the second insulating layer from the first surface side of the second insulating layer to reach the conductor pad, and the diameter is reduced from the second surface side toward the first surface side. Forming an opening with a shape,
Including filling the opening and forming a plated conductor on the conductor pad including a conductor post projecting from the first surface of the second insulating layer in the direction opposite to the first insulating layer.
Forming the conductor layer is a method for manufacturing a printed wiring board, which comprises forming the conductor pad in a shape having a surface that is concavely curved toward the first insulating layer. 請求項１３記載のプリント配線板の製造方法であって、前記開口を形成することは、レーザー光を前記第２絶縁層の前記第１面側から照射することと、前記導体パッドの表面で前記レーザー光を反射させることとを含んでいる。 The method for manufacturing a printed wiring board according to claim 13, wherein the opening is formed by irradiating a laser beam from the first surface side of the second insulating layer and the surface of the conductor pad. It includes reflecting laser light. 請求項１３記載のプリント配線板の製造方法であって、さらに、前記導体パッド上に、前記導体層の材料とは異なる金属材料で表面保護層を形成することを含んでいる。 The method for manufacturing a printed wiring board according to claim 13, further comprising forming a surface protective layer on the conductor pad with a metal material different from the material of the conductor layer. 請求項１５記載のプリント配線板の製造方法であって、前記開口を形成することは、レーザー光を前記第２絶縁層の前記第１面側から照射することと、前記表面保護層の表面で前記レーザー光を反射させることとを含んでいる。 The method for manufacturing a printed wiring board according to claim 15, wherein the opening is formed by irradiating a laser beam from the first surface side of the second insulating layer and on the surface of the surface protective layer. It includes reflecting the laser beam. 請求項１３記載のプリント配線板の製造方法であって、前記第２絶縁層として、ソルダーレジスト層が形成される。 The method for manufacturing a printed wiring board according to claim 13, wherein a solder resist layer is formed as the second insulating layer.
JP2019158734A 2019-08-30 2019-08-30 Printed wiring board and its manufacturing method Active JP7411354B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019158734A JP7411354B2 (en) 2019-08-30 2019-08-30 Printed wiring board and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019158734A JP7411354B2 (en) 2019-08-30 2019-08-30 Printed wiring board and its manufacturing method

Publications (2)

Publication Number Publication Date
JP2021039979A true JP2021039979A (en) 2021-03-11
JP7411354B2 JP7411354B2 (en) 2024-01-11

Family

ID=74847327

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019158734A Active JP7411354B2 (en) 2019-08-30 2019-08-30 Printed wiring board and its manufacturing method

Country Status (1)

Country Link
JP (1) JP7411354B2 (en)

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04179297A (en) * 1990-11-14 1992-06-25 Hitachi Cable Ltd Connecting circuit pattern on multi-layer wiring board
JPH11330654A (en) * 1998-05-12 1999-11-30 Matsushita Electric Ind Co Ltd Wiring board and production thereof
JP2011097054A (en) * 2009-10-30 2011-05-12 Ibiden Co Ltd Printed wiring board
JP2011210930A (en) * 2010-03-30 2011-10-20 Murata Mfg Co Ltd Flexible board, and circuit module including the same
JP2012195614A (en) * 2007-09-20 2012-10-11 Ibiden Co Ltd Laminate manufacturing method
JP2015038909A (en) * 2012-07-13 2015-02-26 イビデン株式会社 Wiring board and method of manufacturing the same
JP2015072984A (en) * 2013-10-02 2015-04-16 イビデン株式会社 Printed wiring board, manufacturing method of printed wiring board, and package-on-package
JP2015097243A (en) * 2013-11-15 2015-05-21 富士通株式会社 Electronic component, manufacturing method of electronic component, and electronic apparatus
JP2015162660A (en) * 2014-02-28 2015-09-07 イビデン株式会社 Printed wiring board, manufacturing method of the same, and package-on-package
JP2015179730A (en) * 2014-03-19 2015-10-08 新光電気工業株式会社 Wiring board, manufacturing method of the same, and semiconductor device
JP2016122776A (en) * 2014-12-25 2016-07-07 イビデン株式会社 Printed wiring board with bump and method for manufacturing the same
JP2018207080A (en) * 2017-06-09 2018-12-27 イビデン株式会社 Printed wiring board and manufacturing method therefor
JP2019080042A (en) * 2017-10-25 2019-05-23 サムソン エレクトロ−メカニックス カンパニーリミテッド． Printed circuit board

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04179297A (en) * 1990-11-14 1992-06-25 Hitachi Cable Ltd Connecting circuit pattern on multi-layer wiring board
JPH11330654A (en) * 1998-05-12 1999-11-30 Matsushita Electric Ind Co Ltd Wiring board and production thereof
JP2012195614A (en) * 2007-09-20 2012-10-11 Ibiden Co Ltd Laminate manufacturing method
JP2011097054A (en) * 2009-10-30 2011-05-12 Ibiden Co Ltd Printed wiring board
JP2011210930A (en) * 2010-03-30 2011-10-20 Murata Mfg Co Ltd Flexible board, and circuit module including the same
JP2015038909A (en) * 2012-07-13 2015-02-26 イビデン株式会社 Wiring board and method of manufacturing the same
JP2015072984A (en) * 2013-10-02 2015-04-16 イビデン株式会社 Printed wiring board, manufacturing method of printed wiring board, and package-on-package
JP2015097243A (en) * 2013-11-15 2015-05-21 富士通株式会社 Electronic component, manufacturing method of electronic component, and electronic apparatus
JP2015162660A (en) * 2014-02-28 2015-09-07 イビデン株式会社 Printed wiring board, manufacturing method of the same, and package-on-package
JP2015179730A (en) * 2014-03-19 2015-10-08 新光電気工業株式会社 Wiring board, manufacturing method of the same, and semiconductor device
JP2016122776A (en) * 2014-12-25 2016-07-07 イビデン株式会社 Printed wiring board with bump and method for manufacturing the same
JP2018207080A (en) * 2017-06-09 2018-12-27 イビデン株式会社 Printed wiring board and manufacturing method therefor
JP2019080042A (en) * 2017-10-25 2019-05-23 サムソン エレクトロ−メカニックス カンパニーリミテッド． Printed circuit board

Also Published As

Publication number Publication date
JP7411354B2 (en) 2024-01-11

Similar Documents

Publication Publication Date Title
US8541695B2 (en) Wiring board and method for manufacturing the same
US8586875B2 (en) Wiring board and method for manufacturing the same
JP2010135721A (en) Printed circuit board comprising metal bump and method of manufacturing the same
JP2009277916A (en) Wiring board, manufacturing method thereof, and semiconductor package
US8729405B2 (en) Wiring board and method for manufacturing the same
TWI479972B (en) Multi-layer flexible printed wiring board and manufacturing method thereof
JP2016063130A (en) Printed wiring board and semiconductor package
JP2005150553A (en) Wiring board and its manufacturing method
JP5599860B2 (en) Manufacturing method of semiconductor package substrate
JP7411354B2 (en) Printed wiring board and its manufacturing method
JP4319917B2 (en) Manufacturing method of component built-in wiring board
JP2015012286A (en) Printed circuit board and method of manufacturing the same
US11277910B2 (en) Wiring substrate
JP2021118225A (en) Wiring board
JP2018186262A (en) Printed circuit board
JP2014072311A (en) Multilayer wiring board and manufacturing method therefor
JP7278114B2 (en) Method for manufacturing printed wiring board
JP7288339B2 (en) Wiring board and method for manufacturing wiring board
JP2022015756A (en) Wiring board and method for manufacturing wiring board
JP2022029731A (en) Wiring board and component built-in wiring board
JP2021168349A (en) Component built-in wiring board
JP2022002242A (en) Component built-in wiring board and manufacturing method of component built-in wiring board
JP2023087329A (en) wiring board
JP2022015757A (en) Wiring board and method for manufacturing wiring board
JP2022167591A (en) Manufacturing method of wiring board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220622

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230627

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231225

R150 Certificate of patent or registration of utility model

Ref document number: 7411354

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150