JP2021039120A - Electronic time piece, display control method, and program - Google Patents
Electronic time piece, display control method, and program Download PDFInfo
- Publication number
- JP2021039120A JP2021039120A JP2020191364A JP2020191364A JP2021039120A JP 2021039120 A JP2021039120 A JP 2021039120A JP 2020191364 A JP2020191364 A JP 2020191364A JP 2020191364 A JP2020191364 A JP 2020191364A JP 2021039120 A JP2021039120 A JP 2021039120A
- Authority
- JP
- Japan
- Prior art keywords
- timing
- control unit
- clock
- liquid crystal
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electric Clocks (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Description
この発明は、電子時計、表示制御方法、及びプログラムに関する。 The present invention relates to electronic clocks, display control methods, and programs.
従来、画像を表示するための複数の画素が配置された液晶パネルを備える液晶表示装置において、各画素が備えるメモリ素子に画像データを記憶させることにより、画像の書き換え頻度を低くし、液晶パネルの低消費電力化を図る技術がある(例えば、特許文献1)。 Conventionally, in a liquid crystal display device provided with a liquid crystal panel in which a plurality of pixels for displaying an image are arranged, image data is stored in a memory element included in each pixel to reduce the frequency of image rewriting and to reduce the frequency of image rewriting. There is a technique for reducing power consumption (for example, Patent Document 1).
特許文献1に開示されているような液晶表示装置では、液晶パネルを直流電圧で駆動すると寿命が短くなるため、一般的に所定の周期で極性を反転させながら交流電圧で駆動する。しかし、画像データを画素に出力するタイミングと、交流電圧の極性を反転するタイミングとが重なった場合に、画素データが画素内のメモリ素子に正常に記録されず、液晶パネルの信頼性を損なう可能性がある。
In a liquid crystal display device as disclosed in
この発明の目的は、液晶パネルの信頼性の低下を防止することが可能な電子時計、表示制御方法、及びプログラムを提供することにある。 An object of the present invention is to provide an electronic clock, a display control method, and a program capable of preventing a decrease in reliability of a liquid crystal panel.
本発明は、上記目的を達成するため、本発明に係る電子時計は、
時刻を計時する計時部と、
第1制御部と、
液晶パネルを駆動する液晶駆動回路と、
前記液晶駆動回路を制御する第2制御部と、
前記計時部による計時タイミングに基づいて所定周波数のクロックを出力するクロック生成回路と、
前記クロック生成回路から出力された前記クロックを、前記所定周波数に対応する所定数カウントするタイマ回路と、
を備え、
前記第1制御部は、
前記計時部による計時タイミングが変化したとき、変化後の計時タイミングにおいて前記第2制御部に再同期を要求する同期要求信号を出力し、
前記第2制御部は、
前記タイマ回路が前記クロックを前記所定数カウントするたびに、前記液晶パネルに印加される交流電圧の極性を反転して出力するよう前記液晶駆動回路に指示し、
前記第1制御部から前記同期要求信号を受信すると、新たに前記クロックのカウントを開始するよう前記タイマ回路を設定する、
ことを特徴とする。
In order to achieve the above object, the electronic clock according to the present invention is
The timekeeping part that measures the time and
1st control unit and
The liquid crystal drive circuit that drives the liquid crystal panel and
A second control unit that controls the liquid crystal drive circuit,
A clock generation circuit that outputs a clock of a predetermined frequency based on the time timing by the time unit,
A timer circuit that counts the clock output from the clock generation circuit by a predetermined number corresponding to the predetermined frequency, and a timer circuit.
With
The first control unit
When the timing timing by the timing unit changes, a synchronization request signal requesting resynchronization is output to the second control unit at the timing timing after the change.
The second control unit
Every time the timer circuit counts the clock by the predetermined number, the liquid crystal drive circuit is instructed to reverse the polarity of the AC voltage applied to the liquid crystal panel and output the clock.
When the synchronization request signal is received from the first control unit, the timer circuit is set so as to newly start counting the clock.
It is characterized by that.
本発明に従うと、液晶パネルの信頼性の低下を防止することができる。 According to the present invention, it is possible to prevent a decrease in the reliability of the liquid crystal panel.
以下、本発明の実施の形態を図面に基づいて説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
図1は、実施形態に係る電子時計1の構成例を表す図である。まず、実施形態に係る電子時計1のハードウェア構成について説明する。図1に示すように、電子時計1は、マイクロコンピュータ10と、ROM(Read Only Memory)20と、表示モジュール30と、振動子40と、操作受付部50と、通信部60と、GPS受信部70と、電力供給部80とを備える。
FIG. 1 is a diagram showing a configuration example of the
マイクロコンピュータ10は、第1制御部としてのCPU(Central Processing Unit)101と、RAM(Random Access Memory)102と、発振回路103と、分周回路104と、計時回路105と、クロック生成回路106とを備える。なお、RAM102、発振回路103、分周回路104、計時回路105、及びクロック生成回路106は、マイクロコンピュータ10の内部に限られず、マイクロコンピュータ10の外部に設けられてもよい。また、ROM20、表示モジュール30、振動子40、操作受付部50、通信部60、GPS受信部70、及び電力供給部80は、マイクロコンピュータ10の外部に限られず、マイクロコンピュータ10の内部に設けられてもよい。
The
CPU101は、各種演算処理を行い、電子時計1の全体動作を統括制御するプロセッサである。CPU101は、ROM20から制御プログラムを読み出し、RAM102にロードして各種機能に係る演算制御や表示制御など各種動作処理を行う。
The
RAM102は、SRAM(Static Random Access Memory)やDRAM(Dynamic Random Access Memory)などの揮発性のメモリである。RAM102は、一時データを記憶すると共に、各種設定データを記憶する。また、RAM102は、表示モジュール30に出力する画像データを記憶する。本実施形態において、画像データは、例えば年月日や曜日、現在時刻、バッテリ残量を表す画像データである。
The
発振回路103は、振動子40を発振させて、所定の周波数信号(クロック信号)を生成して出力する。
The
分周回路104は、発振回路103から入力された周波数信号を計時回路105やCPU101が利用する周波数の信号に分周して出力する。この出力信号の周波数は、CPU101による設定に基づいて変更されても良い。
The frequency dividing
計時回路105は、分周回路104から入力された信号の入力回数を計数して初期値に加算することで現在時刻を計時する。なお、計時回路105は、RAM102に記憶させる値を変化させるソフトウェアにより構成されても良いし、或いは、専用のハードウェアにより構成されても良い。計時回路105が計時する時刻は、所定のタイミングからの累積時間、UTC(Coordinated Universal Time、協定世界時)、又は予め設定された都市の時刻(地方時)などのうち何れであっても良い。また、この計時回路105が計時する時刻は、必ずしも年月日時分秒の形式でなくてもよい。
The
本実施形態において、発振回路103、分周回路104及び計時回路105により計時部が構成される。
In the present embodiment, the time measuring section is configured by the
クロック生成回路106は、計時部による計時タイミングに基づいて所定周波数のクロックを出力する。本実施形態において、クロック生成回路106は、計時回路105が出力する信号を分周することにより、例えば8[Hz]のクロックを生成する。そして、クロック生成回路106は、生成したクロックを表示モジュール30に出力する。
The
ROM20は、マスクROMや書き換え可能な不揮発性メモリなどであり、制御プログラムや初期設定データを記憶する。制御プログラムの中には、後述する各種処理の制御に係るプログラム21が含まれる。
The
表示モジュール30は、CPU101からの指示に基づいて画像データを表示するモジュールである。図2に表示モジュール30の構成例を示すブロック図を示す。図2に示すように、表示モジュール30は、第2制御部としてのCPU301と、RAM302と、ROM303と、通信部304と、タイマ回路305と、液晶駆動回路306と、液晶パネル307と、から構成される。
The
CPU301は、各種演算処理を行い、表示モジュール30の全体動作を統括制御するプロセッサである。CPU301は、ROM303から制御プログラムを読み出し、RAM302にロードして各種機能に係る演算制御や表示などの各種動作処理を行う。
The
RAM302は、SRAMやDRAMなどの揮発性のメモリであり、CPU301に作業用のメモリ空間を提供して一時データを記憶すると共に、各種設定データを記憶する。
The
ROM303は、マスクROMや書き換え可能な不揮発性メモリなどであり、制御プログラムや初期設定データが記憶されている。制御プログラムの中には、後述する各種処理に係るプログラム315が含まれる。
The
通信部304は、マイクロコンピュータ10等と通信するための通信インターフェースから構成される。
The
タイマ回路305は、クロック生成回路106から出力されたクロックを、クロックの所定周波数に対応する所定数カウントする。本実施形態において、クロック生成回路106から8[Hz]のクロックが出力されているとき、タイマ回路305は、クロックを8カウントすると、後述するVCOMの極性を反転させるタイミングであることを通知する割り込み信号をCPU301に出力する。すなわち、割り込み信号は、タイマ回路305から割り込み周期1.0[sec]毎に出力される。この割り込み信号を受信したCPU301は、液晶駆動回路306にVCOMの極性を反転するよう指示する。
The
液晶駆動回路306は、CPU301からの制御信号に基づいて、液晶パネル307を駆動するための駆動信号を液晶パネル307に出力して、液晶パネル307に時刻や各種機能の表示を行わせる。詳細には、液晶駆動回路306は、図3に示すように、データドライバ331、ゲートドライバ332、VCOMドライバ333を含む。データドライバ331は、CPU301からの制御信号及びクロック信号に基づいて、データバスライン334にデータ信号を出力する。ゲートドライバ332は、CPU301からの制御信号及びクロック信号に基づいて、ゲートバスライン335に走査信号を出力する。VCOMドライバ333は、CPU301からの制御信号に基づいて、後述する表示素子343に印加させる交流電圧(VCOM)を出力する。また、VCOMの極性は、CPU301からの指示に基づいて反転される。
The liquid
液晶パネル307は、時刻や各種機能に係るデータを表示するデジタル表示動作を行う。本実施形態において、液晶パネル307は、格子状に配置された複数の画素のそれぞれが、その画素に応じたデータを記憶するメモリ素子を含むMIP(Memory In Pixel)液晶である。
The
図3に、本実施形態に係る液晶駆動回路306及び液晶パネル307を構成する回路の概略図を示す。図3に示すように、液晶パネル307に含まれる複数の画素340は、メモリ素子341と、表示電圧供給回路342と、表示素子343とから構成される。また、表示素子343は、画素電極344と、共通電極345と、液晶346とから構成される。画素340に表示する際、ゲートドライバ332は表示対象の画素340を含むゲートバスライン335に走査信号を出力し、データドライバ331がデータ信号を出力すると、そのデータ信号は、画素340に含まれるメモリ素子341に記録される。そして、メモリ素子341に記録されたデータに応じた電圧を、表示電圧供給回路342により画素電極344に供給する。そして、VCOMドライバ333により交流電圧が供給される共通電極345と、画素電極344との間の電圧により、画像の表示が行われる。表示されている画像の書き換えが必要ない場合、画素電極344へは表示電圧供給回路342により電位が供給され、データドライバ331及びゲートドライバ332は停止する。表示されている画像の書き換えが必要な場合には、データドライバ331及びゲートドライバ332がアクティブとなってメモリ素子341に記録されたデータが更新される。このような動作により、一般的なTFT(Thin Film Transistor)液晶と比較して、頻繁な書き換えを必要とせず、低消費電力化を図ることができる。
FIG. 3 shows a schematic diagram of the circuits constituting the liquid
図1に戻って、振動子40は、例えば、水晶振動子であって、発振回路103と組み合わされて固有の周波数信号を生成する。
Returning to FIG. 1, the
操作受付部50は、ユーザからの入力操作を受け付けて、当該入力操作に応じた電気信号を入力信号としてマイクロコンピュータ10に出力する。操作受付部50は、例えば、押しボタンスイッチやりゅうずを含む。或いは、操作受付部50として、タッチセンサが、液晶パネル307の表示画面に重ねて設けられ、表示画面とともにタッチパネルを構成してもよい。この場合、タッチセンサは、当該タッチセンサへのユーザの接触動作に係る接触位置や接触態様を検出し、検出された接触位置や接触態様に応じた操作信号をCPU101に出力する。
The
通信部60は、例えば無線周波数(RF:Radio Frequency)回路やベースバンド(BB:Baseband)回路、メモリ回路で構成される。通信部60は、例えばBLE(Bluetooth(登録商標) Low Energy)に基づく無線信号の送信及び受信を行う。また、通信部60は、受信した無線信号を、復調、復号等してCPU101へ送る。また、通信部60は、CPU101から送られた信号を、符号化、変調等して、外部へ送信する。
The
GPS受信部70は、アンテナを介してGPS(Global Positioning System)衛星からの送信電波を受信し、処理することにより、日時情報や位置情報を取得するモジュールである。本実施形態において、例えば、GPS受信部により日時情報が取得されると、その日時情報に含まれる時刻に基づいて、CPU101は、計時回路105が計時する時刻を補正する。
The
電力供給部80は、例えば、バッテリ、及び電圧変換回路を備える。電力供給部80は、電子時計1内の各部の動作電圧で電力を供給する。電力供給部80のバッテリとしては、本実施形態では、ボタン型乾電池などの一次電池が用いられている。或いは、電力供給部80のバッテリとして、ソーラパネルと二次電池が用いられてもよい。
The
次に、本実施形態に係る電子時計1のマイクロコンピュータ10のCPU101の機能構成について説明する。図1に示すように、CPU101は、ホスト側同期制御部121及び表示制御部122として機能する。これらホスト側同期制御部121及び表示制御部122の機能は、単一のCPU101により実現されても良いし、各々別個のCPUにより実現されてもよい。また、それらの機能は、通信部103のCPU(図示せず)等、CPU101以外のプロセッサにより実現されても良い。
Next, the functional configuration of the
ホスト側同期制御部121としてのCPU101は、計時部による計時タイミングとタイマ回路305によるカウントタイミングとが同期するように制御する。具体的には、CPU101は、計時部による計時タイミングが変化したとき、変化後の計時タイミングにおいてCPU301に再同期を要求する同期要求信号を出力する。
The
より詳細には、CPU101は、計時回路105による秒計時のタイミングにおいて、同期要求信号出力フラグがオンのとき、CPU301に同期要求信号を出力する同期起点出力処理を実行する。ここで、同期要求信号出力フラグは、CPU301に同期要求信号を送信すべきか否かを表すフラグであって、オンのときに同期要求信号を送信すべきことを表し、オフのときに同期要求信号を送信しないことを表す。CPU101は、例えば、BLE等の無線通信により接続している外部装置や、GPS衛星、標準電波送信所から受信した時刻情報に基づいて、計時回路105が計時する秒が調整されると、計時回路105による計時タイミングとタイマ回路305によるカウントタイミングとの再同期が必要であると判定し、同期要求信号出力フラグをオンに設定する。
More specifically, the
また、CPU101は、同期起点出力処理において、同期要求信号として、例えばCPU301と接続されている同期専用端子に所定時間(例えば30[msec])オンを表す制御信号を出力する。そして、CPU301から同期したことを示すモジュール側同期状態信号を受信すると、CPU101は、ホスト側同期状態フラグをオンに設定し、同期したことを示すホスト側同期状態信号をCPU301に出力する。ここで、ホスト側同期状態フラグは、計時部による計時タイミングとタイマ回路305によるカウントタイミングとが同期しているか否かを表すフラグであって、オンのときに同期していることを表し、オフのときに同期していないことを表す。CPU101は、例えば、計時回路105が計時する秒が調整されて、計時タイミングが変化すると、ホスト側同期状態フラグをオフにする。なお、ホスト側同期状態フラグや同期要求信号出力フラグは、例えばRAM102に格納されている。
Further, in the synchronization start point output process, the
また、CPU101は、同期状態を確認するホスト側同期状態確認処理を実行する。具体的には、CPU101は、ホスト側同期状態フラグがオンであって、CPU301が出力するモジュール側同期状態信号が同期していないことを示すとき、ホスト側同期状態フラグをオフにする。これにより、CPU101は、CPU301と同期状態を合わせる。
Further, the
表示制御部122としてのCPU101は、表示モジュール30の液晶パネル307に表示する画像データを生成する。例えば、CPU101は、秒計時のタイミングで表示する現在時刻を表す画像データを生成し、表示モジュール30に出力する。
The
次に、本実施形態に係る電子時計1の表示モジュール30のCPU301の機能構成について説明する。図2に示すように、CPU301は、モジュール側同期制御部321、画像データ出力制御部322、及び交流電圧出力制御部323として機能する。これらモジュール側同期制御部321、画像データ出力制御部322、及び交流電圧出力制御部323の機能は、単一のCPU301により実現されても良いし、各々別個のCPUにより実現されてもよい。また、それらの機能は、CPU301以外のプロセッサにより実現されても良い。
Next, the functional configuration of the
モジュール側同期制御部321としてのCPU301は、計時部による計時タイミングとタイマ回路305によるカウントタイミングとが同期するように制御する。具体的には、CPU301は、CPU101から同期要求信号を受信すると、新たにクロックのカウントを開始するようタイマ回路305を設定する。より詳細には、CPU301は、CPU101から同期要求信号を受信すると、モジュール側同期状態フラグをオンにし、タイマ回路305を新たにクロックのカウントを開始するように設定する。ここで、モジュール側同期状態フラグは、計時部による計時タイミングとタイマ回路305によるカウントタイミングとが同期しているか否かを表すフラグであって、オンのときに同期していることを表し、オフのときに同期していないことを表す。モジュール側同期状態フラグは、例えばRAM302に格納されている。また、CPU301は、モジュール側同期状態フラグをオンにすると、同期していることを示すモジュール側同期状態信号をCPU101に出力する。そして、CPU101から同期したことを示すホスト側同期状態信号を受信すると、CPU101及びCPU301の両方において計時部による計時タイミングとタイマ回路305によるカウントタイミングとが同期したと判定し、液晶駆動回路306にVCOMの極性を反転するよう指示する。
The
また、CPU301は、同期状態を確認するモジュール側同期状態確認処理を実行する。具体的には、CPU301は、モジュール側同期状態フラグがオンであって、CPU101が出力するホスト側同期状態信号が同期していないことを示すとき、モジュール側同期状態フラグをオフにする。これにより、CPU301は、CPU101と同期状態を合わせる。
Further, the
画像データ出力制御部322としてのCPU301は、複数の画素340に画像データを出力するよう液晶駆動回路306に指示する。例えば、CPU301は、CPU101から出力すべき画像データを受信して、RAM302に記録し、画像データ出力中フラグをオンに設定する。ここで、画像データ出力中フラグは、画像データが画素340に出力されているか否かを表すフラグであって、オンの場合、画像データが画素340に出力されていることを表し、オフの場合、画像データが画素340に出力されていないことを表す。CPU301は、画像データ出力中フラグをオンに設定すると、RAM302に記録された画像データを画素340に出力するよう液晶駆動回路306に指示する。また、CPU301は、画素340への画像データの出力が終わると画像データ出力中フラグをオフに設定する。画像データ出力中フラグは、例えばRAM302に格納されている。以後の説明において、画素21への画像データの出力が開始されてから終了するまでの画像データが出力されている期間を、画像データ出力期間と呼ぶ。
The
交流電圧出力制御部323としてのCPU301は、液晶パネル307に印加されるVCOMを、当該VCOMの極性を割り込み周期(所定の周期)で反転して出力するよう液晶駆動回路306に指示する。具体的には、タイマ回路305は、クロック生成回路106が出力したクロックを8カウントするたびに、割り込み信号を出力する。CPU301は、その割り込み信号を受信するとVCOMの極性を反転すべきタイミングであると判定する。そして、VCOMの極性を反転すべきタイミングが、画像データ出力期間内である場合、当該タイミングを画像データ出力期間後のタイミングに変更する。例えば、CPU301は、割り込み信号を受信すると、画像データ出力中フラグがオンの場合、極性未変更フラグをオンに設定して、極性を維持したままVCOMを液晶駆動回路306に出力させる。ここで、極性未変更フラグは、VCOMの極性を反転すべきタイミングで、VCOMの極性が反転されなかったか否かを表すフラグであって、オンの場合、VCOMが反転されていないことを表し、オフの場合、VCOMが反転されたことを表す。そして、CPU301は、画像データ出力期間が終了した後、極性未変更フラグがオンの場合に、極性を反転してVCOMを出力するよう液晶駆動回路306に指示する。また、CPU301は、割り込み信号を受信すると、画像データ出力中フラグがオフの場合、極性を反転してVCOMを出力するよう液晶駆動回路306に指示する。極性未変更フラグは、例えばRAM302に格納されている。
The
図4に、定常動作時におけるマイクロコンピュータ10と表示モジュール30における処理、及びVCOM反転のタイムチャートの一例を示す。ここで定常動作時においては、計時回路105による秒の計時タイミングと、タイマ回路305の8カウントのタイミングが同期している状態、すなわち、秒計時タイミングにおいてVCOMが反転する状態である。図4に示すように、計時回路105が秒を計時すると、CPU101は、現在時刻を算出して現在時刻を表す画像データを生成する計時処理を実行する。また、表示モジュール30のCPU301は、タイマ回路305からの割り込み信号Siを受信し、画像データ出力期間内でないと判定すると、VCOMを反転させる。そして、CPU101は計時処理が完了後、表示モジュール30のCPU301に生成した画像データを出力する通信処理を実行する。CPU301は、通信処理において受信した画像データを表示展開し、液晶パネル307(MIP)に出力する。CPU101,301は、定常動作時において計時回路105が秒を計時するたびに以上の処理を実行する。
FIG. 4 shows an example of a time chart of processing by the
図5に、マイクロコンピュータ10と表示モジュール30の間におけるオールクリア後の同期処理のタイムチャートの一例を示す。図5に示すように、時刻t=t0において設定が初期化(オールクリア;AC)されると、クロック生成回路106により生成された8Hzのクロックの出力が開始される。そして、時刻t=t1、すなわちクロックの8カウント目において計時回路105が秒を計時する。このとき、CPU101は、モジュール側同期状態フラグ及びホスト側同期状態フラグがオフであるため、同期要求信号として、同期専用端子に所定時間オン信号を出力する。また、タイマ回路305は、クロック生成回路106により生成されたクロックのカウントを開始する。さらに、CPU301は、同期要求信号を受信し、モジュール側同期状態フラグをオンにする。そして、CPU101は、モジュール側同期状態フラグがオンになると、ホスト側同期状態フラグをオンにする。さらにCPU301は、ホスト側同期状態フラグがオンになると、VCOMの極性を反転させる。以後、CPU301は、タイマ回路305が8カウントするたびに、VCOMの極性を反転させる。
FIG. 5 shows an example of a time chart of synchronous processing after all clearing between the
図6に、マイクロコンピュータ10と表示モジュール30の間における秒調整が発生したときの同期処理のタイムチャートの一例を示す。図6に示すように、ホスト側同期状態フラグ及びモジュール側同期状態フラグがともにオンの状態から、時刻t=taに秒調整が発生したことにより、クロック生成回路106により生成されるクロックのタイミングが調整されると、CPU101は、ホスト側同期状態フラグをオフにする。また、CPU301は、ホスト側同期状態フラグがオフになったことを所定のタイミングで検知すると、モジュール側同期状態フラグをオフにする。そして、CPU101は、t=tbにおいて、ホスト側同期状態フラグ及びモジュール側同期状態フラグがオフであるとき、同期要求信号として、同期専用端子に所定時間オン信号を出力する。また、CPU301は、同期要求信号を受信し、モジュール側同期状態フラグをオンにする。さらに、CPU301は、新たにカウントを開始するようにタイマ回路305を設定する。そして、CPU101は、モジュール側同期状態フラグがオンになると、ホスト側同期状態フラグをオンにする。さらにCPU301は、ホスト側同期状態フラグがオンになると、VCOMの極性を反転させる。以後、CPU301は、図5に示すタイムチャートのように、タイマ回路305が8カウントする度に、VCOMの極性を反転させる。
FIG. 6 shows an example of a time chart of synchronous processing when a second adjustment occurs between the
図7は、電子時計1のマイクロコンピュータ10のCPU101が実行するホスト側表示制御処理の制御手順を示すフローチャートである。CPU101は、例えば操作受付部50を介して本処理を開始する指示を受け付けると、オールクリアした後、以下の処理を実行する。
FIG. 7 is a flowchart showing a control procedure of the host-side display control process executed by the
まずCPU101は、クロック生成回路106によるクロックの出力を開始する(ステップS101)。そして、CPU101は、ホスト側同期状態フラグをオフにする(ステップS102)。
First, the
そしてCPU101は、計時回路105からの出力信号に基づいて秒計時のタイミングか否かを判定する(ステップS103)。CPU101は、秒計時のタイミングであると判定するまで待機する(ステップS103;No)。
Then, the
CPU101は、秒計時のタイミングであると判定すると(ステップS103;Yes)、同期要求信号出力フラグがオンか否かを判定する(ステップS104)。CPU101は、同期信号出力フラグがオンであると判定すると(ステップS104;Yes)、同期要求信号出力フラグをオフにし(ステップS105)、後述する同期起点出力処理を実行する(ステップS106)。
When the
CPU101は、同期要求信号出力フラグがオフである判定したとき(ステップS104;No)、または同期起点出力処理を実行した後(ステップS106)、後述するホスト側同期状態確認処理を実行する(ステップS107)。
The
そして、CPU101は、計時処理を実行し(ステップS108)、CPU301との通信処理を実行した後(ステップS109)、ステップS103に戻ってステップS103〜S109の各処理を繰り返し実行する。
Then, the
次に、図7のステップS106における同期起点出力処理について説明する。図8は、電子時計1のマイクロコンピュータ10のCPU101が実行する同期起点出力処理の制御手順を示すフローチャートである。
Next, the synchronous starting point output process in step S106 of FIG. 7 will be described. FIG. 8 is a flowchart showing a control procedure of the synchronous starting point output process executed by the
まずCPU101は、同期要求信号として、同期専用端子にオン信号の出力を開始する(ステップS201)。そして、CPU101は、30[msec]待機した後(ステップS202)、同期専用端子へのオン信号の出力を停止する(ステップS203)。
First, the
そして、CPU101は、モジュール側同期状態フラグがオンか否かを判定する(ステップS204)。CPU101は、モジュール側同期状態フラグがオンであるとき(ステップS204;Yes)、ホスト側同期状態フラグをオンにする(ステップS205)。CPU101は、モジュール側同期状態フラグがオフのとき(ステップS204;No)、またはホスト側同期状態フラグをオンにした後(ステップS205)、図7のホスト側表示制御処理に戻り、ステップS107の処理に進む。
Then, the
次に、図7のステップS107におけるホスト側同期状態確認処理について説明する。図9は、電子時計1のマイクロコンピュータ10のCPU101が実行するホスト側同期状態確認処理の制御手順を示すフローチャートである。
Next, the host-side synchronization state confirmation process in step S107 of FIG. 7 will be described. FIG. 9 is a flowchart showing a control procedure of the host-side synchronization state confirmation process executed by the
まずCPU101は、ホスト側同期状態フラグがオンか否かを判定する(ステップS301)。CPU101は、ホスト側同期状態フラグがオンであるとき(ステップS301;Yes)、モジュール側同期状態フラグがオンか否かを判定する(ステップS302)。CPU101は、モジュール側同期状態フラグがオフの場合(ステップS302;No)、ホスト側同期状態フラグをオフにする(ステップS303)。また、CPU101は、ホスト側同期状態フラグがオフのとき(ステップS301;No)、モジュール側同期状態フラグがオンのとき(ステップS302;Yes)、またはホスト側同期状態フラグをオフにした後(ステップS303)、図7のホスト側表示制御処理に戻り、ステップS108の処理に進む。
First, the
図10は、電子時計1の表示モジュール30のCPU301が実行するモジュール側表示制御処理の制御手順を示すフローチャートである。CPU301は、例えば操作受付部50を介して本処理を開始する指示を受け付けると、設定を初期化した後、以下の処理を実行する。
FIG. 10 is a flowchart showing a control procedure of the module-side display control process executed by the
まずCPU301は、タイマ回路305から割り込み信号を受信したか否かを判定する(ステップS401)。CPU301は、タイマ回路305から割り込み信号を受信したと判定するまで待機する(ステップS401;No)。
First, the
CPU301は、割り込み信号を受信したと判定したとき(ステップS401;Yes)、後述するモジュール側同期状態確認処理を実行する(ステップS402)。
When the
次に、CPU301は、CPU101との通信処理を実行し(ステップS403)、受信した画像データをRAM302に展開する(ステップS404)。
Next, the
そして、CPU301は、画像データ出力中フラグをオンに設定する(ステップS405)。そして、CPU301は、ステップS404においてRAM302に展開された画像データを液晶パネル307に出力する(ステップS406)。そして、CPU301は、画像データの出力が終わると、画像データ出力中フラグをオフに設定する(ステップS407)。
Then, the
次に、CPU301は、極性未変更フラグがオンか否かを判別する(ステップS408)。極性未変更フラグがオフである場合(ステップS408;No)、CPU301は、ステップS401の処理に戻る。
Next, the
極性未変更フラグがオンである場合(ステップS408;Yes)、CPU301は、液晶駆動回路306に交流電圧の極性の反転を指示する(ステップS409)。その後、CPU301は、極性未変更フラグをオフに設定し(ステップS410)、ステップS401の処理に戻る。
When the polarity unchanged flag is on (step S408; Yes), the
次に、図10のステップS402におけるモジュール側同期状態確認処理について説明する。図11は、電子時計1の表示モジュール30のCPU301が実行するモジュール側同期状態確認処理の制御手順を示すフローチャートである。
Next, the module-side synchronization state confirmation process in step S402 of FIG. 10 will be described. FIG. 11 is a flowchart showing a control procedure of the module-side synchronization state confirmation process executed by the
まずCPU301は、モジュール側同期状態フラグがオンか否かを判定する(ステップS501)。CPU301は、モジュール側同期状態フラグがオンであるとき(ステップS501;Yes)、ホスト側同期状態フラグがオンか否かを判定する(ステップS502)。CPU301は、ホスト側同期状態フラグがオフの場合(ステップS502;No)、モジュール側同期状態フラグをオフにする(ステップS503)。また、CPU301は、モジュール側同期状態フラグがオフのとき(ステップS501;No)、ホスト側同期状態フラグがオンのとき(ステップS502;Yes)、またはモジュール側同期状態フラグをオフにした後(ステップS503)、図10のモジュール側表示制御処理に戻り、ステップS403の処理に進む。
First, the
次に、VCOM出力制御処理について説明する。図12は、電子時計1の表示モジュール30のCPU301が実行するVCOM出力制御処理の制御手順を示すフローチャートである。CPU101は、例えば、操作受付部50から本処理の開始の指示を受け付けたことを契機として、VCOM出力制御処理を開始する。
Next, the VCOM output control process will be described. FIG. 12 is a flowchart showing a control procedure of the VCOM output control process executed by the
まず、CPU301は、初期の極性でVCOMの出力を開始するよう液晶駆動回路306に指示する(ステップS601)。
First, the
次に、CPU301は、タイマ回路305から割り込み信号を受信したか否かを判別する(ステップS602)。CPU101は、割り込み信号を受信するまで待機する(ステップS602;No)。
Next, the
CPU301は、割り込み信号を受信したと判別すると(ステップS602;Yes)、画像データ出力中フラグがオンか否かを判別する(ステップS603)。
When the
CPU301は、画像データ出力中フラグがオンであると判別した場合(ステップS603;Yes)、極性未変更フラグをオンに設定する(ステップS604)。そして、CPU301は、ステップS602の処理に戻る。
When the
CPU301は、画像データ出力中フラグがオフであると判別した場合(ステップS603;No)、液晶駆動回路306にVCOMの極性の反転を指示する(ステップS605)。その後、ステップS602の処理に戻る。
When the
図13は、電子時計1の表示モジュール30のCPU301が実行する同期処理の制御手順を示すフローチャートである。CPU301は、同期要求信号を受信したときに以下の同期処理を開始する。
FIG. 13 is a flowchart showing a control procedure of the synchronization process executed by the
まずCPU301は、モジュール側同期状態フラグをオンにする(ステップS701)。そして、CPU301は、新たにクロックのカウントを開始するようにタイマ回路305を設定する(ステップS702)。
First, the
そして、CPU301は、ホスト側同期状態フラグがオンか否かを判定する(ステップS703)。ホスト側同期状態フラグがオフであるとき(ステップS703;No)、CPU301は、モジュール側同期状態フラグをオフにし(ステップS704)、本処理を終了する。
Then, the
そして、CPU301は、ホスト側同期状態フラグがオンであるとき(ステップS703;Yes)、画像データ出力中フラグがオンか否かを判別する(ステップS705)。
Then, when the host-side synchronization state flag is on (step S703; Yes), the
CPU301は、画像データ出力中フラグがオンであると判別した場合(ステップS705;Yes)、極性未変更フラグをオンに設定する(ステップS706)。そして、CPU301は、本処理を終了する。
When the
CPU301は、画像データ出力中フラグがオフであると判別した場合(ステップS705;No)、液晶駆動回路306にVCOMの極性の反転を指示する(ステップS707)。そして、CPU301は、本処理を終了する。
When the
以上のように、本実施形態に係る電子時計1において、CPU101は、計時部による計時タイミングが変化したとき、変化後の計時タイミングにおいてCPU301に再同期を要求する同期要求信号を出力する。そして、CPU301は、CPU101から同期要求信号を受信すると、新たにクロックのカウントを開始するようタイマ回路305を設定する。そのため、時刻調整等により計時回路105が計時するタイミングが変化しても、VCOM反転のタイミングを制御するためのタイマ回路305のカウントタイミングも計時回路105の計時タイミングと同期するように設定される。従って、計時タイミングの変化に伴って画像データ出力期間のタイミングが変化しても、VCOMの極性反転のタイミングも合わせて調整され、定常的に画像データ出力期間とVCOMの極性反転のタイミングとが重ならないようにすることができる。これにより、液晶パネルの信頼性の低下を防止することができる。
As described above, in the
また、本実施形態に係る電子時計1において、CPU101は、計時部による計時タイミングが変化したとき、変化後の計時タイミングにおいて、ホスト側同期状態フラグが同期していないことを示すとき、CPU301に同期要求信号を出力する。従って、CPU301は、ホスト側同期状態フラグを参照することにより、同期状態を確認し、同期要求信号を出力すべきか否かを判定することができる。
Further, in the
また、本実施形態に係る電子時計1において、CPU301は、ホスト側同期状態フラグが同期していないことを示すとき、モジュール側同期状態フラグをオフにする。そして、CPU301は、CPU101から同期要求信号を受信すると、新たにクロックのカウントを開始するようタイマ回路を設定するとともに、同期していることを示すモジュール同期状態フラグを設定する。また、CPU101は、モジュール側同期状態フラグが同期していることを示すとき、同期していることを示すホスト側同期状態フラグを設定する。そして、CPU301は、ホスト側同期状態信号が同期していることを示すとき、VCOMCOMの極性を反転して出力するよう液晶駆動回路306に指示する。そのためCPU101及びCPU301の両方において計時部による計時タイミングとタイマ回路305によるカウントタイミングとが同期したことを確認した上で、VCOMの極性を反転することができる。
Further, in the
また、本実施形態に係る電子時計1において、VCOMの極性を反転すべきタイミングが、画像データ出力期間内である場合、そのタイミングを画像データ出力期間後のタイミングに変更する。そのため、交流電圧の極性が画像データ出力期間内に反転したことによって画像データが画素340に含まれるメモリ素子341に正常に記録されず、書き換えエラーが生じることを防ぐことができる。これにより、液晶パネル307の信頼性の低下を防ぐことができる。
Further, in the
なお、本発明は、上記実施の形態に限られるものではなく、様々な変更が可能である。 The present invention is not limited to the above embodiment, and various modifications can be made.
例えば、上記の実施形態では、液晶駆動回路306が、複数の画素340のそれぞれに含まれるメモリ素子341に、画像データを記録する例、すなわち液晶パネル307がMIP液晶である例について説明した。しかし、本発明に係る電子時計に適用可能な液晶パネルの種類はこれに限られない。例えば、液晶パネル307は、TFT液晶であってもよい。なお、MIP液晶は、TFT液晶と比較して、画像の書き換え頻度が低いため、交流電圧の極性を反転するタイミングと画像データを出力するタイミングとが重なり、書き換えエラーが生じた場合、その表示状態がTFT液晶よりも長く続く可能性がある。従って、本発明に係る電子時計にMIP液晶に適用することにより、書き換えエラーが生じにくくなるため、MIP液晶の信頼性を向上することができる。
For example, in the above embodiment, an example in which the liquid
また、以上の説明では、本発明の各種処理に係るプログラム21,315を記憶するコンピュータ読み取り可能な媒体としてフラッシュメモリなどの不揮発性メモリからなるROM20,303を例に挙げて説明した。しかし、コンピュータ読み取り可能な媒体は、これらに限定されず、HDD(Hard Disk Drive)、CD−ROM(Compact Disc Read Only Memory)やDVD(Digital Versatile Disc)などの可搬型記録媒体を適用してもよい。また、本発明に係るプログラムのデータを通信回線を介して提供する媒体として、キャリアウェーブ(搬送波)も本発明に適用される。
Further, in the above description,
その他、上記実施の形態で示した構成、制御手順や表示例などの具体的な細部は、本発明の趣旨を逸脱しない範囲において適宜変更可能である。 In addition, specific details such as the configuration, control procedure, and display example shown in the above embodiment can be appropriately changed without departing from the spirit of the present invention.
本発明のいくつかの実施形態を説明したが、本発明の範囲は、上述の実施の形態に限定するものではなく、特許請求の範囲に記載された発明の範囲とその均等の範囲を含む。以下に、この出願の願書に最初に添付した特許請求の範囲に記載した発明を付記する。付記の番号は、この出願の願書に最初に添付した特許請求の範囲の通りである。 Although some embodiments of the present invention have been described, the scope of the present invention is not limited to the above-described embodiments, but includes the scope of the invention described in the claims and the equivalent scope thereof. The inventions described in the claims originally attached to the application of this application are added below. The additional numbers are as specified in the claims originally attached to the application for this application.
(付記1)
時刻を計時する計時部と、
第1制御部と、
液晶パネルを駆動する液晶駆動回路と、
前記液晶駆動回路を制御する第2制御部と、
前記計時部による計時タイミングに基づいて所定周波数のクロックを出力するクロック生成回路と、
前記クロック生成回路から出力された前記クロックを、前記所定周波数に対応する所定数カウントするタイマ回路と、
を備え、
前記第1制御部は、
前記計時部による計時タイミングが変化したとき、変化後の計時タイミングにおいて前記第2制御部に再同期を要求する同期要求信号を出力し、
前記第2制御部は、
前記タイマ回路が前記クロックを前記所定数カウントするたびに、前記液晶パネルに印加される交流電圧の極性を反転して出力するよう前記液晶駆動回路に指示し、
前記第1制御部から前記同期要求信号を受信すると、新たに前記クロックのカウントを開始するよう前記タイマ回路を設定する、
ことを特徴とする電子時計。
(Appendix 1)
The timekeeping part that measures the time and
1st control unit and
The liquid crystal drive circuit that drives the liquid crystal panel and
A second control unit that controls the liquid crystal drive circuit,
A clock generation circuit that outputs a clock of a predetermined frequency based on the time timing by the time unit,
A timer circuit that counts the clock output from the clock generation circuit by a predetermined number corresponding to the predetermined frequency, and a timer circuit.
With
The first control unit
When the timing timing by the timing unit changes, a synchronization request signal requesting resynchronization is output to the second control unit at the timing timing after the change.
The second control unit
Every time the timer circuit counts the clock by the predetermined number, the liquid crystal drive circuit is instructed to reverse the polarity of the AC voltage applied to the liquid crystal panel and output the clock.
When the synchronization request signal is received from the first control unit, the timer circuit is set so as to newly start counting the clock.
An electronic clock characterized by that.
(付記2)
前記第1制御部は、
前記計時部による計時タイミングが変化したとき、前記計時部による計時タイミングと前記タイマ回路によるカウントタイミングとが同期していないことを示す第1同期状態信号を出力し、
前記変化後の計時タイミングにおいて、同期していないことを示す前記第1同期状態信号を出力しているとき、前記同期要求信号を出力する、
ことを特徴とする付記1に記載の電子時計。
(Appendix 2)
The first control unit
When the time timing by the time unit changes, a first synchronization state signal indicating that the time timing by the time unit and the count timing by the timer circuit are not synchronized is output.
At the timing timing after the change, when the first synchronization state signal indicating that the synchronization is not performed is output, the synchronization request signal is output.
The electronic clock according to
(付記3)
前記第2制御部は、
前記第1制御部により出力されている前記第1同期状態信号が同期していないことを示すとき、前記計時部による計時タイミングと前記タイマ回路によるカウントタイミングとが同期していないことを示す第2同期状態信号を出力し、
前記第1制御部から前記同期要求信号を受信すると、新たに前記クロックのカウントを開始するよう前記タイマ回路を設定するとともに、同期していることを示す前記第2同期状態信号を出力し、
前記第1制御部は、前記第2制御部により出力されている前記第2同期状態信号が同期していることを示すとき、同期していることを示す前記第1同期状態信号を出力し、
前記第2制御部は、前記第1制御部により出力されている前記第1同期状態信号が同期していることを示すとき、前記液晶パネルに印加される交流電圧の極性を反転して出力するよう前記液晶駆動回路に指示する、
ことを特徴とする付記2に記載の電子時計。
(Appendix 3)
The second control unit
When the first synchronization state signal output by the first control unit indicates that they are not synchronized, a second indicating that the time timing by the time measuring unit and the counting timing by the timer circuit are not synchronized. Outputs a synchronization status signal and
When the synchronization request signal is received from the first control unit, the timer circuit is set so as to newly start counting the clock, and the second synchronization state signal indicating synchronization is output.
When the first control unit indicates that the second synchronization state signal output by the second control unit is synchronized, the first control unit outputs the first synchronization state signal indicating that they are synchronized.
When the second control unit indicates that the first synchronization state signal output by the first control unit is synchronized, the second control unit reverses the polarity of the AC voltage applied to the liquid crystal panel and outputs the signal. Instruct the liquid crystal drive circuit to
The electronic clock according to
(付記4)
前記極性を反転すべきタイミングが、前記液晶パネルに画像データが出力されている期間内である場合、当該タイミングを当該期間の後のタイミングに変更する、
ことを特徴とする付記1乃至3のいずれか1つに記載の電子時計。
(Appendix 4)
When the timing for reversing the polarity is within the period during which the image data is output to the liquid crystal panel, the timing is changed to the timing after the period.
The electronic clock according to any one of
(付記5)
時刻を計時する計時部と、第1制御部と、液晶パネルを駆動する液晶駆動回路と、前記液晶駆動回路を制御する第2制御部と、前記計時部による計時タイミングに基づいて所定周波数のクロックを出力するクロック生成回路と、前記クロック生成回路から出力された前記クロックを、前記所定周波数に対応する所定数カウントするタイマ回路と、を備える電子時計が実行する表示制御方法であって、
前記第1制御部が、前記計時部による計時タイミングが変化したとき、変化後の計時タイミングにおいて前記第2制御部に再同期を要求する同期要求信号を出力する第1同期制御ステップと、
前記第2制御部が、前記タイマ回路が前記クロックを前記所定数カウントするたびに、前記液晶パネルに印加される交流電圧の極性を反転して出力するよう前記液晶駆動回路に指示する交流電圧出力制御ステップと、
前記第2制御部が、前記第1制御部から前記同期要求信号を受信すると、新たに前記クロックのカウントを開始するよう前記タイマ回路を設定する第2同期制御ステップと、
を備えることを特徴とする表示制御方法。
(Appendix 5)
A clock having a predetermined frequency based on a time measuring unit, a first control unit, a liquid crystal drive circuit for driving a liquid crystal panel, a second control unit for controlling the liquid crystal drive circuit, and a time timing by the time measuring unit. A display control method executed by an electronic clock including a clock generation circuit for outputting the clock and a timer circuit for counting a predetermined number of the clocks output from the clock generation circuit corresponding to the predetermined frequency.
When the first control unit changes the time timing by the time measurement unit, the first synchronization control step outputs a synchronization request signal requesting resynchronization to the second control unit at the time timing after the change.
The AC voltage output is instructed by the second control unit to instruct the liquid crystal drive circuit to reverse the polarity of the AC voltage applied to the liquid crystal panel and output each time the timer circuit counts the clock by the predetermined number. Control steps and
When the second control unit receives the synchronization request signal from the first control unit, the second synchronization control step sets the timer circuit so as to newly start counting the clock.
A display control method comprising.
(付記6)
時刻を計時する計時部と、第1制御部と、液晶パネルを駆動する液晶駆動回路と、前記液晶駆動回路を制御する第2制御部と、前記計時部による計時タイミングに基づいて所定周波数のクロックを出力するクロック生成回路と、前記クロック生成回路から出力された前記クロックを、前記所定周波数に対応する所定数カウントするタイマ回路と、を備える電子時計の前記第2制御部を、
前記タイマ回路が前記クロックを前記所定数カウントするたびに、前記液晶パネルに印加される交流電圧の極性を反転して出力するよう前記液晶駆動回路に指示する交流電圧出力制御手段、
前記第1制御部が、前記計時部による計時タイミングが変化したとき、変化後の計時タイミングにおいて出力した、前記第2制御部に再同期を要求する同期要求信号を受信すると、新たに前記クロックのカウントを開始するよう前記タイマ回路を設定する同期制御手段、
として機能させることを特徴とするプログラム。
(Appendix 6)
A clock of a predetermined frequency based on a time measuring unit for measuring time, a first control unit, a liquid crystal drive circuit for driving a liquid crystal panel, a second control unit for controlling the liquid crystal drive circuit, and a time timing by the time measuring unit. The second control unit of the electronic clock including a clock generation circuit for outputting the clock and a timer circuit for counting the clock output from the clock generation circuit by a predetermined number corresponding to the predetermined frequency.
An AC voltage output control means for instructing the liquid crystal drive circuit to invert the polarity of the AC voltage applied to the liquid crystal panel and output each time the timer circuit counts the clock by the predetermined number.
When the first control unit receives a synchronization request signal for requesting resynchronization from the second control unit, which is output at the time timing after the change when the time timing by the time measurement unit changes, a new synchronization request signal of the clock is used. Synchronous control means, which sets the timer circuit to start counting,
A program characterized by functioning as.
1…電子時計、10…マイクロコンピュータ、20…ROM、21…プログラム、30…表示モジュール、40…振動子、50…操作受付部、60…通信部、70…GPS受信部、80…電力供給部、101…CPU、102…RAM、103…発振回路、104…分周回路、105…計時回路、106…クロック生成回路、121…ホスト側同期制御部、122…表示制御部、301…CPU、302…RAM、303…ROM、304…通信部、305…タイマ回路、306…液晶駆動回路、307…液晶パネル、315…プログラム、321…モジュール側同期制御部、322…画像データ出力制御部、323…交流電圧出力制御部、331…データドライバ、332…ゲートドライバ、333…VCOMドライバ、334…データバスライン、335…ゲートバスライン、340…画素、341…メモリ素子、342…表示電圧供給回路、343…表示素子、344…画素電極、345…共通電極、346…液晶 1 ... Electronic clock, 10 ... Microcomputer, 20 ... ROM, 21 ... Program, 30 ... Display module, 40 ... Oscillator, 50 ... Operation reception unit, 60 ... Communication unit, 70 ... GPS receiver, 80 ... Power supply unit , 101 ... CPU, 102 ... RAM, 103 ... Oscillation circuit, 104 ... Frequency division circuit, 105 ... Time counting circuit, 106 ... Clock generation circuit, 121 ... Host side synchronization control unit, 122 ... Display control unit, 301 ... CPU, 302 ... RAM, 303 ... ROM, 304 ... communication unit, 305 ... timer circuit, 306 ... liquid crystal drive circuit, 307 ... liquid crystal panel, 315 ... program, 321 ... module side synchronization control unit, 322 ... image data output control unit, 323 ... AC voltage output control unit, 331 ... data driver, 332 ... gate driver, 333 ... VCOM driver, 334 ... data bus line, 335 ... gate bus line, 340 ... pixel, 341 ... memory element, 342 ... display voltage supply circuit, 343 ... Display element, 344 ... Pixel electrode, 345 ... Common electrode, 346 ... Liquid crystal
上記目的を達成するため、本発明に係る電子時計は、
時刻を計時する計時部と、
液晶パネルを駆動する液晶駆動回路と、
前記液晶駆動回路を制御する制御部と、
前記計時部による計時タイミングに基づいて所定周波数のクロックを出力するクロック生成回路と、
前記クロック生成回路から出力された前記クロックを、前記所定周波数に対応する所定数カウントするタイマ回路と、
を備え、
前記制御部は、
前記タイマ回路が前記クロックを前記所定数カウントするたびに、前記液晶パネルに印加される交流電圧の極性を反転して出力するよう前記液晶駆動回路に指示する、
ことを特徴とする。
To achieve the above Symbol purpose, the electronic timepiece according to the present invention,
The timekeeping part that measures the time and
A liquid crystal driving circuit for driving the liquid crystal panel,
A control section that controls the liquid crystal driving circuit,
A clock generation circuit that outputs a clock of a predetermined frequency based on the time timing by the time unit,
A timer circuit that counts the clock output from the clock generation circuit by a predetermined number corresponding to the predetermined frequency, and a timer circuit.
With
The control part is,
Every time the timer circuit counts the clock by the predetermined number, the liquid crystal drive circuit is instructed to reverse the polarity of the AC voltage applied to the liquid crystal panel and output the clock.
And wherein a call.
Claims (6)
第1制御部と、
液晶パネルを駆動する液晶駆動回路と、
前記液晶駆動回路を制御する第2制御部と、
前記計時部による計時タイミングに基づいて所定周波数のクロックを出力するクロック生成回路と、
前記クロック生成回路から出力された前記クロックを、前記所定周波数に対応する所定数カウントするタイマ回路と、
を備え、
前記第1制御部は、
前記計時部による計時タイミングが変化したとき、変化後の計時タイミングにおいて前記第2制御部に再同期を要求する同期要求信号を出力し、
前記第2制御部は、
前記タイマ回路が前記クロックを前記所定数カウントするたびに、前記液晶パネルに印加される交流電圧の極性を反転して出力するよう前記液晶駆動回路に指示し、
前記第1制御部から前記同期要求信号を受信すると、新たに前記クロックのカウントを開始するよう前記タイマ回路を設定する、
ことを特徴とする電子時計。 The timekeeping part that measures the time and
1st control unit and
The liquid crystal drive circuit that drives the liquid crystal panel and
A second control unit that controls the liquid crystal drive circuit,
A clock generation circuit that outputs a clock of a predetermined frequency based on the time timing by the time unit,
A timer circuit that counts the clock output from the clock generation circuit by a predetermined number corresponding to the predetermined frequency, and a timer circuit.
With
The first control unit
When the timing timing by the timing unit changes, a synchronization request signal requesting resynchronization is output to the second control unit at the timing timing after the change.
The second control unit
Every time the timer circuit counts the clock by the predetermined number, the liquid crystal drive circuit is instructed to reverse the polarity of the AC voltage applied to the liquid crystal panel and output the clock.
When the synchronization request signal is received from the first control unit, the timer circuit is set so as to newly start counting the clock.
An electronic clock characterized by that.
前記計時部による計時タイミングが変化したとき、前記計時部による計時タイミングと前記タイマ回路によるカウントタイミングとが同期していないことを示す第1同期状態信号を出力し、
前記変化後の計時タイミングにおいて、同期していないことを示す前記第1同期状態信号を出力しているとき、前記同期要求信号を出力する、
ことを特徴とする請求項1に記載の電子時計。 The first control unit
When the time timing by the time unit changes, a first synchronization state signal indicating that the time timing by the time unit and the count timing by the timer circuit are not synchronized is output.
At the timing timing after the change, when the first synchronization state signal indicating that the synchronization is not performed is output, the synchronization request signal is output.
The electronic clock according to claim 1.
前記第1制御部により出力されている前記第1同期状態信号が同期していないことを示すとき、前記計時部による計時タイミングと前記タイマ回路によるカウントタイミングとが同期していないことを示す第2同期状態信号を出力し、
前記第1制御部から前記同期要求信号を受信すると、新たに前記クロックのカウントを開始するよう前記タイマ回路を設定するとともに、同期していることを示す前記第2同期状態信号を出力し、
前記第1制御部は、前記第2制御部により出力されている前記第2同期状態信号が同期していることを示すとき、同期していることを示す前記第1同期状態信号を出力し、
前記第2制御部は、前記第1制御部により出力されている前記第1同期状態信号が同期していることを示すとき、前記液晶パネルに印加される交流電圧の極性を反転して出力するよう前記液晶駆動回路に指示する、
ことを特徴とする請求項2に記載の電子時計。 The second control unit
When the first synchronization state signal output by the first control unit indicates that they are not synchronized, a second indicating that the time timing by the time measuring unit and the counting timing by the timer circuit are not synchronized. Outputs a synchronization status signal and
When the synchronization request signal is received from the first control unit, the timer circuit is set so as to newly start counting the clock, and the second synchronization state signal indicating synchronization is output.
When the first control unit indicates that the second synchronization state signal output by the second control unit is synchronized, the first control unit outputs the first synchronization state signal indicating that they are synchronized.
When the second control unit indicates that the first synchronization state signal output by the first control unit is synchronized, the second control unit reverses the polarity of the AC voltage applied to the liquid crystal panel and outputs the signal. Instruct the liquid crystal drive circuit to
The electronic clock according to claim 2.
ことを特徴とする請求項1乃至3のいずれか1項に記載の電子時計。 When the timing for reversing the polarity is within the period during which the image data is output to the liquid crystal panel, the timing is changed to the timing after the period.
The electronic clock according to any one of claims 1 to 3, wherein the electronic clock is characterized in that.
前記第1制御部が、前記計時部による計時タイミングが変化したとき、変化後の計時タイミングにおいて前記第2制御部に再同期を要求する同期要求信号を出力する第1同期制御ステップと、
前記第2制御部が、前記タイマ回路が前記クロックを前記所定数カウントするたびに、前記液晶パネルに印加される交流電圧の極性を反転して出力するよう前記液晶駆動回路に指示する交流電圧出力制御ステップと、
前記第2制御部が、前記第1制御部から前記同期要求信号を受信すると、新たに前記クロックのカウントを開始するよう前記タイマ回路を設定する第2同期制御ステップと、
を備えることを特徴とする表示制御方法。 A clock having a predetermined frequency based on a time measuring unit, a first control unit, a liquid crystal drive circuit for driving a liquid crystal panel, a second control unit for controlling the liquid crystal drive circuit, and a time timing by the time measuring unit. A display control method executed by an electronic clock including a clock generation circuit for outputting the clock and a timer circuit for counting a predetermined number of the clocks output from the clock generation circuit corresponding to the predetermined frequency.
When the first control unit changes the time timing by the time measurement unit, the first synchronization control step outputs a synchronization request signal requesting resynchronization to the second control unit at the time timing after the change.
The AC voltage output is instructed by the second control unit to instruct the liquid crystal drive circuit to reverse the polarity of the AC voltage applied to the liquid crystal panel and output each time the timer circuit counts the clock by the predetermined number. Control steps and
When the second control unit receives the synchronization request signal from the first control unit, the second synchronization control step sets the timer circuit so as to newly start counting the clock.
A display control method comprising.
前記タイマ回路が前記クロックを前記所定数カウントするたびに、前記液晶パネルに印加される交流電圧の極性を反転して出力するよう前記液晶駆動回路に指示する交流電圧出力制御手段、
前記第1制御部が、前記計時部による計時タイミングが変化したとき、変化後の計時タイミングにおいて出力した、前記第2制御部に再同期を要求する同期要求信号を受信すると、新たに前記クロックのカウントを開始するよう前記タイマ回路を設定する同期制御手段、
として機能させることを特徴とするプログラム。 A clock of a predetermined frequency based on a time measuring unit for measuring time, a first control unit, a liquid crystal drive circuit for driving a liquid crystal panel, a second control unit for controlling the liquid crystal drive circuit, and a time timing by the time measuring unit. The second control unit of the electronic clock including a clock generation circuit for outputting the clock and a timer circuit for counting the clock output from the clock generation circuit by a predetermined number corresponding to the predetermined frequency.
An AC voltage output control means for instructing the liquid crystal drive circuit to invert the polarity of the AC voltage applied to the liquid crystal panel and output each time the timer circuit counts the clock by the predetermined number.
When the first control unit receives a synchronization request signal for requesting resynchronization from the second control unit, which is output at the time timing after the change when the time timing by the time measurement unit changes, a new synchronization request signal of the clock is used. Synchronous control means, which sets the timer circuit to start counting,
A program characterized by functioning as.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020191364A JP7207388B2 (en) | 2020-11-18 | 2020-11-18 | Electronic clock, display control method, and program |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020191364A JP7207388B2 (en) | 2020-11-18 | 2020-11-18 | Electronic clock, display control method, and program |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017215653A Division JP6798470B2 (en) | 2017-11-08 | 2017-11-08 | Electronic clocks, display control methods, and programs |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021039120A true JP2021039120A (en) | 2021-03-11 |
JP7207388B2 JP7207388B2 (en) | 2023-01-18 |
Family
ID=74849208
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020191364A Active JP7207388B2 (en) | 2020-11-18 | 2020-11-18 | Electronic clock, display control method, and program |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7207388B2 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009223289A (en) * | 2008-02-19 | 2009-10-01 | Victor Co Of Japan Ltd | Liquid crystal display apparatus, and driving circuit and driving method thereof |
JP2017215653A (en) * | 2016-05-30 | 2017-12-07 | 株式会社デンソー | Detailed route creation device, automatic drive system for vehicle and detailed route creation program |
-
2020
- 2020-11-18 JP JP2020191364A patent/JP7207388B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009223289A (en) * | 2008-02-19 | 2009-10-01 | Victor Co Of Japan Ltd | Liquid crystal display apparatus, and driving circuit and driving method thereof |
JP2017215653A (en) * | 2016-05-30 | 2017-12-07 | 株式会社デンソー | Detailed route creation device, automatic drive system for vehicle and detailed route creation program |
Also Published As
Publication number | Publication date |
---|---|
JP7207388B2 (en) | 2023-01-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5266820B2 (en) | Satellite signal receiving device and control method of satellite signal receiving device | |
CN107817677B (en) | Electronic timepiece, time changing method for electronic timepiece, and recording medium | |
US20230063308A1 (en) | Electronic timepiece and information acquisition method | |
JP6508096B2 (en) | Satellite radio wave receiver, radio wave clock, date and time information output method, and program | |
JP2018180316A (en) | Display control device, display, display control method, and program | |
JP6969127B2 (en) | Clock device, time correction method and program | |
JP2017015399A (en) | Electronic watch, and program | |
JP6451666B2 (en) | Communication device, electronic timepiece, communication method, and program | |
JP6798470B2 (en) | Electronic clocks, display control methods, and programs | |
JP2018132716A (en) | Liquid crystal driving device, electronic watch, liquid crystal driving method, and program | |
JP6394008B2 (en) | Electronic clock and date data correction method | |
JP2021039120A (en) | Electronic time piece, display control method, and program | |
JP7006102B2 (en) | Wireless communication devices, electronic clocks, wireless communication methods, and programs | |
JP2020057941A (en) | Radio communication device, electronic clock, transmission power control method, and program | |
JP6919305B2 (en) | Communication device, electronic clock, time change method, notification signal generation method, and program | |
JP6984245B2 (en) | Electronic clock, processing selection method, and program | |
JP6834283B2 (en) | Wireless communication device, electronic clock, wireless communication method, time change method, and program | |
JP6855723B2 (en) | Communication device, electronic clock, time change method, connection request generation method, and program | |
JP6969259B2 (en) | Power control device, electronic clock, power control method, and program | |
JP2018048829A (en) | Radio communication device, electronic watch, time correction method, transmission information generation method, and program | |
JP6953956B2 (en) | Wireless communication device, electronic clock, display format determination method, and program | |
JP6841106B2 (en) | Wireless communication devices, electronic clocks, wireless communication methods, and programs | |
JP6950469B2 (en) | Display devices, electronic clocks, display methods, and programs | |
JP2018155669A (en) | Electronic clock, receiving operation control method, and program | |
JP2024046794A (en) | Electronic clock, program and time correction method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201216 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220201 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220322 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220719 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220908 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221206 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221219 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7207388 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |