JP2021020435A - Laminate - Google Patents
Laminate Download PDFInfo
- Publication number
- JP2021020435A JP2021020435A JP2019140276A JP2019140276A JP2021020435A JP 2021020435 A JP2021020435 A JP 2021020435A JP 2019140276 A JP2019140276 A JP 2019140276A JP 2019140276 A JP2019140276 A JP 2019140276A JP 2021020435 A JP2021020435 A JP 2021020435A
- Authority
- JP
- Japan
- Prior art keywords
- base substrate
- crystal growth
- mask layer
- growth surface
- dislocations
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000013078 crystal Substances 0.000 claims abstract description 76
- 239000000758 substrate Substances 0.000 claims abstract description 68
- 239000004065 semiconductor Substances 0.000 claims abstract description 51
- 238000001947 vapour-phase growth Methods 0.000 claims description 5
- -1 aluminum compound Chemical class 0.000 claims description 4
- 150000003377 silicon compounds Chemical class 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- 229910052723 transition metal Inorganic materials 0.000 claims description 2
- 150000003624 transition metals Chemical class 0.000 claims description 2
- 150000004767 nitrides Chemical class 0.000 abstract description 11
- 230000000873 masking effect Effects 0.000 abstract 2
- 238000000034 method Methods 0.000 description 28
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 13
- 239000000463 material Substances 0.000 description 8
- 229910002601 GaN Inorganic materials 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000005498 polishing Methods 0.000 description 7
- 230000000052 comparative effect Effects 0.000 description 5
- 239000002994 raw material Substances 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 238000001451 molecular beam epitaxy Methods 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 238000007733 ion plating Methods 0.000 description 2
- 239000003595 mist Substances 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- RGGPNXQUMRMPRA-UHFFFAOYSA-N triethylgallium Chemical compound CC[Ga](CC)CC RGGPNXQUMRMPRA-UHFFFAOYSA-N 0.000 description 2
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 150000004678 hydrides Chemical class 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Laminated Bodies (AREA)
Abstract
Description
本開示は、積層体に関する。 The present disclosure relates to laminates.
ＩＩＩ族窒化物半導体である窒化ガリウム（ＧａＮ）は、シリコンに代わる次世代パワー半導体として、近年注目されている。単結晶基板上でＩＩＩ族窒化物半導体をエピタキシャル成長させ、結晶欠陥の少ないＩＩＩ族窒化物半導体層を得る製造方法が知られている。この製造方法では、例えば、下地基板の第１の面から下地基板の厚さ方向に伸び、かつ、下地基板に形成された転位と繋がる縦長ピットを複数形成した後に、第１の面の上に、縦長ピットの少なくとも一部分を空洞として残して、ＩＩＩ族窒化物半導体を成長させる（下記の特許文献１を参照）。 Gallium nitride (GaN), which is a group III nitride semiconductor, has been attracting attention in recent years as a next-generation power semiconductor to replace silicon. A manufacturing method is known in which a group III nitride semiconductor is epitaxially grown on a single crystal substrate to obtain a group III nitride semiconductor layer having few crystal defects. In this manufacturing method, for example, after forming a plurality of vertically long pits extending from the first surface of the base substrate in the thickness direction of the base substrate and connecting with dislocations formed on the base substrate, the surface is laid on the first surface. , The group III nitride semiconductor is grown by leaving at least a part of the vertically elongated pit as a cavity (see Patent Document 1 below).
上記下地基板には高密度の転位またはピットが存在していることがある。このため、このような下地基板を再利用するには、表面の研磨により、これらの転位またはピットを取り除く必要がある。
しかしながら、下地基板の表面を研磨すれば、下地基板の板厚が大きく減少することがある。このように、下地基板を再利用するための方法には改善の余地がある。
High-density dislocations or pits may be present on the underlying substrate. Therefore, in order to reuse such a base substrate, it is necessary to remove these dislocations or pits by polishing the surface.
However, if the surface of the base substrate is polished, the thickness of the base substrate may be significantly reduced. As described above, there is room for improvement in the method for reusing the base substrate.
本開示の積層体は、半導体結晶を気相成長させるための積層体であって、
結晶成長面を有する下地基板と、
前記下地基板の前記結晶成長面上に位置して、前記結晶成長面が露出するウインドウを有するマスク層と、を備え、
前記下地基板の前記結晶成長面は、前記マスク層に覆われた領域では前記結晶成長面に沿った転位の面密度が１×１０７/ｃｍ２以下である。
The laminate of the present disclosure is a laminate for vapor phase growth of a semiconductor crystal.
A base substrate with a crystal growth surface and
A mask layer having a window located on the crystal growth surface of the base substrate and exposing the crystal growth surface is provided.
In the region covered with the mask layer, the surface density of dislocations along the crystal growth surface of the base substrate is 1 × 10 7 / cm 2 or less.
本開示の積層体によれば、下地基板の結晶成長面は、マスク層に覆われた領域の転位の面密度が１×１０７/ｃｍ２以下であるため、転位が生じている部分を許容可能な範囲まで研磨などによって除去する必要がなく、積層体の再利用が容易となる。 According to the laminate of the present disclosure, the crystal growth surface of the underlying substrate allows a portion where dislocations occur because the surface density of dislocations in the region covered by the mask layer is 1 × 107 / cm 2 or less. It is not necessary to remove it by polishing or the like to the extent possible, and the laminated body can be easily reused.
以下、本開示の一実施形態に係る積層体について、模式的に示した各図を参照して説明する。図１は、下地基板１１の結晶成長面１２上にマスク層１３が配設された本実施形態の積層体１を示す断面図である。図２は、積層体１の下地基板１１の結晶成長面１２上に半導体層１６が形成された状態を示す断面図である。図３は、積層体１からマスク層１３が除去された状態を示す断面図である。 Hereinafter, the laminate according to the embodiment of the present disclosure will be described with reference to the diagrams schematically shown. FIG. 1 is a cross-sectional view showing a laminated body 1 of the present embodiment in which a mask layer 13 is arranged on a crystal growth surface 12 of a base substrate 11. FIG. 2 is a cross-sectional view showing a state in which the semiconductor layer 16 is formed on the crystal growth surface 12 of the base substrate 11 of the laminated body 1. FIG. 3 is a cross-sectional view showing a state in which the mask layer 13 is removed from the laminated body 1.
積層体１は、下地基板１１と、マスク層１３とを備える。下地基板１１の材料としては、例えば、窒化物半導体が用いられるが、窒化物半導体中に不純物がドーピングされたｎ型半導体、または、ｐ型半導体であってもよい。その場合、不純物密度は、１×１０１９ｃｍ−３程度以下のものを使用し得る。 The laminate 1 includes a base substrate 11 and a mask layer 13. As the material of the base substrate 11, for example, a nitride semiconductor is used, but an n-type semiconductor or a p-type semiconductor in which impurities are doped in the nitride semiconductor may be used. In that case, an impurity density of about 1 × 10 19 cm -3 or less can be used.
ここで「窒化物半導体」は、例えば、ＡｌｘＧａyＩｎｚＮ（０≦ｘ≦１；０≦ｙ≦１；０≦ｚ≦１；ｘ＋ｙ＋ｚ＝１）によって構成される。本実施形態において、下地基板１１は少なくとも表面はＧａＮからなる。下地基板１１は、ＧａＮ基板のほか、サファイア基板、ＳｉＣ基板などのＧａＮ以外の材料からなる基板の表面にＧａＮ層を形成した基板を使用してもよい。 Here, the "nitride semiconductor" is composed of, for example, AlxGayInzN (0 ≦ x ≦ 1; 0 ≦ y ≦ 1; 0 ≦ z ≦ 1; x + y + z = 1). In the present embodiment, at least the surface of the base substrate 11 is made of GaN. As the base substrate 11, in addition to the GaN substrate, a substrate in which a GaN layer is formed on the surface of a substrate made of a material other than GaN such as a sapphire substrate and a SiC substrate may be used.
マスク層１３によって、下地基板１１に結晶成長面１２が露出するウインドウ１５が形成される。マスク層１３は、下地基板１１の結晶成長面１２上に、例えば、ストライプパターンなどの所定の形状のマスクパターンで形成される。マスク層１３の形成方法としては、まず、下地基板１１の結晶成長面１２上に、例えば、プラズマ気相成長（Plasma Chemical Vapor Deposition；ＰＣＶＤ）法などによって、マスク層１３の材料となる珪素化合物である、例えばＳｉＯ２などを堆積させる。 The mask layer 13 forms a window 15 on the base substrate 11 in which the crystal growth surface 12 is exposed. The mask layer 13 is formed on the crystal growth surface 12 of the base substrate 11 with a mask pattern having a predetermined shape such as a stripe pattern. As a method for forming the mask layer 13, first, a silicon compound used as a material for the mask layer 13 is used on the crystal growth surface 12 of the base substrate 11 by, for example, a plasma chemical vapor deposition (PCVD) method. Some, for example, SiO 2 is deposited.
マスク層１３の材料としては、酸化シリコンなどの珪素化合物、酸化アルミニウムなどのアルミニウム化合物、およびタングステンまたはクロムなどの遷移金属の少なくとも１種を含むものでよい。マスク層１３の堆積方法は、ＰＣＶＤ法に限られず、真空蒸着法、イオンプレーティング、スパッタリング、ミストＣＶＤ法など、マスク材料に適した公知の方法を適宜用いることができる。 The material of the mask layer 13 may contain at least one of a silicon compound such as silicon oxide, an aluminum compound such as aluminum oxide, and a transition metal such as tungsten or chromium. The method of depositing the mask layer 13 is not limited to the PCVD method, and a known method suitable for the mask material, such as a vacuum deposition method, ion plating, sputtering, and mist CVD method, can be appropriately used.
続いて、フォトリソグラフィー法およびエッチングによって、マスク層１３を所定のパターン形状にパターニングする。本実施形態においては、図１に示すように、マスク層１３の隣り合うストライプパターンの間の空間がウインドウ１５として規定される。ウインドウ１５の幅は、例えば、２μｍ〜２０μｍとすることができる。マスク層１３の各ストライプの幅は、例えば、５０μｍ〜２００μｍとすることができ、マスク層１３の厚さは、１００ｎｍ〜５００ｎｍである。 Subsequently, the mask layer 13 is patterned into a predetermined pattern shape by a photolithography method and etching. In this embodiment, as shown in FIG. 1, the space between adjacent stripe patterns of the mask layer 13 is defined as the window 15. The width of the window 15 can be, for example, 2 μm to 20 μm. The width of each stripe of the mask layer 13 can be, for example, 50 μm to 200 μm, and the thickness of the mask layer 13 is 100 nm to 500 nm.
マスク層１３の厚さが１００ｎｍよりも薄いと、マスク層１３に覆われた結晶成長面１２の領域に転位が生じやすくなり、厚さが５００ｎｍよりも厚いと、半導体層１６の結晶成長がしにくくなる。 When the thickness of the mask layer 13 is thinner than 100 nm, dislocations are likely to occur in the region of the crystal growth surface 12 covered by the mask layer 13, and when the thickness is thicker than 500 nm, the crystal growth of the semiconductor layer 16 occurs. It becomes difficult.
ウインドウ１５において露出している下地基板１１の結晶成長面１２を起点として、半導体結晶からなる半導体層１６を、横方向エピタキシャル気相成長（Epitaxial Lateral Overgrowth；ＥＬО）法によって形成する。半導体層１６の材料としては、例えばＧａＮなどの窒化物半導体が用いられる。 A semiconductor layer 16 made of a semiconductor crystal is formed by a lateral epitaxial vapor deposition (ELО) method starting from a crystal growth surface 12 of a base substrate 11 exposed in a window 15. As the material of the semiconductor layer 16, a nitride semiconductor such as GaN is used.
ＥＬＯ法には、有機金属気相成長（Metal Organic Chemical Vapor Deposition；ＭＯＣＶＤ）法のほか、原料であるＩＩＩ族元素として塩化物を用いるハイドライド気相成長（Vaper Phase Epitaxy；ＨＶＰＥ）法、分子線気相成長（Molecular Beam Epitaxy：ＭＢＥ）法などを用いることが可能である。成長工程中に、不純物の原料ガスの割合などを変化させて、半導体層１６をＬＥＤ（Light Emitting Diode）およびＬＤ（Laser Diode）などの光半導体素子として機能する多層膜として構成することも可能である。 The ELO method includes the Metal Organic Chemical Vapor Deposition (MOCVD) method, the hydride phase epitaxy (HVPE) method using chloride as the raw material Group III element, and the molecular beam epitaxy. It is possible to use a phase growth (Molecular Beam Epitaxy: MBE) method or the like. It is also possible to configure the semiconductor layer 16 as a multilayer film that functions as an optical semiconductor element such as an LED (Light Emitting Diode) and an LD (Laser Diode) by changing the ratio of the raw material gas of impurities during the growth process. is there.
ＥＬＯ法によって結晶成長面１２上に成長した半導体結晶は、マスク層１３のウインドウ１５を超えると、マスク層１３の上面に沿って横方向にも結晶が成長する。結晶成長は、半導体層１６が、隣り合う半導体層１６と、接触または互いに重なり合う前に終了させる。これは、隣接する半導体層１６同士が接すると、その接触部分において、貫通転位などの結晶欠陥が生じ易くなるためである。このようにして、例えば、ＧａＮなどをＥＬＯ法によって成長させたバルク結晶を得ることができる。 When the semiconductor crystal grown on the crystal growth surface 12 by the ELO method exceeds the window 15 of the mask layer 13, the crystal grows laterally along the upper surface of the mask layer 13. Crystal growth is terminated before the semiconductor layer 16 comes into contact with or overlaps with adjacent semiconductor layers 16. This is because when adjacent semiconductor layers 16 are in contact with each other, crystal defects such as through dislocations are likely to occur at the contact portion. In this way, for example, a bulk crystal obtained by growing GaN or the like by the ELO method can be obtained.
ＥＬＯ法による気相成長によって形成される半導体層１６の幅は、例えば、５０μｍ〜２００μｍ程度であり、高さは、１０μｍ〜５０μｍ程度である。半導体層１６は、気相成長後に、マスク層１３の表面に単位面積あたり９０％以上の割合で析出していることが好ましい。 The width of the semiconductor layer 16 formed by the vapor phase growth by the ELO method is, for example, about 50 μm to 200 μm, and the height is about 10 μm to 50 μm. The semiconductor layer 16 is preferably precipitated on the surface of the mask layer 13 at a rate of 90% or more per unit area after vapor phase growth.
以上のように半導体層１６を形成した場合、結晶成長面１２のマスク層１３に覆われた領域には、転位が存在しないか、正常に結晶成長可能な通常の密度よりも少ない。例えば、下地基板１１として、ＧａＮ基板を用い、そのc面（０００１）上に結晶成長させる場合、結晶成長面１２のマスク層１３に覆われた領域には、結晶成長面１２に沿った転位が存在しないか、正常に結晶成長可能な通常の密度よりも少なく、例えば、転位の面密度は１×１０７/ｃｍ２以下である。したがって、これらの転位が正常に結晶成長可能な密度になるまで下地基板１１を粗研磨して除去する必要がなく、積層体１の再利用が容易となる。 When the semiconductor layer 16 is formed as described above, there are no dislocations in the region of the crystal growth surface 12 covered by the mask layer 13, or the density is lower than the normal density at which normal crystal growth is possible. For example, when a GaN substrate is used as the base substrate 11 and crystals are grown on the c-plane (0001) thereof, dislocations along the crystal growth plane 12 are formed in the region of the crystal growth plane 12 covered by the mask layer 13. It is absent or less than the normal density at which crystals can grow normally, for example, the areal density of dislocations is 1 × 107 / cm 2 or less. Therefore, it is not necessary to roughly polish and remove the base substrate 11 until these dislocations have a density at which crystal growth can be normally performed, and the laminated body 1 can be easily reused.
下地基板１１の結晶成長面１２は、マスク層１３に覆われた領域において、例えばＳＥＭ（Scanning Electron Microscope）による観察によって、ピットの面密度を測定できる。この場合、観察できる複数箇所の領域（例えば、１００μｍ角の領域）において、直径（外接円の直径または最大長さ）が３００ｎｍ以上のピットの平均面密度が５×１０６／ｃｍ２以下である。また、断面ＳＥＭ、ＡＦＭ（Atomic Force Microscope）またはレーザー顕微鏡などで複数のピットの深さを測定できる。ピットの平均深さは、１０ｎｍ〜１０００ｎｍである。また、ピットの平均アスペクト比（＝平均ピット深さ／平均ピット径）は、０．５〜２である。ピットの平均面密度、平均深さおよび平均アスペクト比がこれらの数値範囲であれば、再利用時における下地基板１１の結晶成長面１２の研磨量を低減し、あるいは不要とすることができ、積層体１の再利用が容易になり得る。 The surface density of the pits of the crystal growth surface 12 of the base substrate 11 can be measured in the region covered by the mask layer 13 by, for example, observing with an SEM (Scanning Electron Microscope). In this case, the average surface density of pits having a diameter (diameter or maximum length of the circumscribed circle) of 300 nm or more is 5 × 10 6 / cm 2 or less in a plurality of observable regions (for example, a region of 100 μm square). .. Further, the depths of a plurality of pits can be measured with a cross-section SEM, an AFM (Atomic Force Microscope), a laser microscope, or the like. The average depth of the pits is 10 nm to 1000 nm. The average aspect ratio of the pits (= average pit depth / average pit diameter) is 0.5 to 2. When the average surface density, average depth, and average aspect ratio of the pits are in these numerical ranges, the amount of polishing of the crystal growth surface 12 of the base substrate 11 at the time of reuse can be reduced or eliminated, and the layers can be laminated. Reuse of body 1 can be facilitated.
図４は下地基板１１の結晶成長面１２の転位の発生状態を示す比較例および実施例の拡大写真であり、図５は下地基板１１の結晶成長面１２のピットの発生状態を示す比較例および実施例の拡大写真である。本実施形態の積層体１によれば、厚さが１００ｎｍ〜５００ｎｍのマスク層１３によって、マスク層１３の下地基板１１への密着性が低下し、半導体層１６と下地基板１１との格子不整合によって結晶成長面１２上に生じる応力が緩和され、マスク層１３に覆われた結晶成長面１２の領域に転位の発生がしにくくなるとともに、下地基板１１へのピットの発生を抑制することができる。マスク層１３の厚さが１００ｎｍ未満の場合、上記の応力緩和が生じにくく、反対に、マスク層１３の厚さが５００ｎｍを超える場合、半導体層１６の結晶成長中にマスク層１３が剥がれやすくなる。 FIG. 4 is an enlarged photograph of a comparative example and an example showing a dislocation generation state of the crystal growth surface 12 of the base substrate 11, and FIG. 5 is a comparative example and a comparative example showing a pit generation state of the crystal growth surface 12 of the base substrate 11. It is an enlarged photograph of an Example. According to the laminate 1 of the present embodiment, the mask layer 13 having a thickness of 100 nm to 500 nm reduces the adhesion of the mask layer 13 to the base substrate 11, and the semiconductor layer 16 and the base substrate 11 are inconsistent with each other. This alleviates the stress generated on the crystal growth surface 12, makes it difficult for dislocations to occur in the region of the crystal growth surface 12 covered with the mask layer 13, and suppresses the generation of pits on the underlying substrate 11. .. When the thickness of the mask layer 13 is less than 100 nm, the above stress relaxation is unlikely to occur, and conversely, when the thickness of the mask layer 13 exceeds 500 nm, the mask layer 13 is likely to be peeled off during crystal growth of the semiconductor layer 16. ..
本実施形態の積層体１によれば、半導体層１６が、気相成長後に、マスク層１３の表面に単位面積あたり９０％以上の割合で析出している。これによって、ＭＯＣＶＤ法で使用するトリエチルガリウム（ＴＥＧａ）またはトリメチルガリウム（ＴＭＧａ）などの原料ガスによるマスク層１３との反応がしにくくなる。さらに、マスク層１３および下地基板１１における転位およびピットの形成が低減し得る。これらにより、下地基板１１の再利用が容易になるとともに、半導体層１６の生産性を向上することができる。 According to the laminate 1 of the present embodiment, the semiconductor layer 16 is deposited on the surface of the mask layer 13 at a rate of 90% or more per unit area after vapor phase growth. This makes it difficult for the raw material gas such as triethylgallium (TEGa) or trimethylgallium (TMGa) used in the MOCVD method to react with the mask layer 13. Further, dislocations and pit formation in the mask layer 13 and the base substrate 11 can be reduced. As a result, the base substrate 11 can be easily reused and the productivity of the semiconductor layer 16 can be improved.
次に、積層体１の製造方法について説明する。図１は、下地基板１１を製造する下地基板準備工程と、下地基板１１の結晶成長面１２上にウインドウ１５を備えたマスク層１３を形成するマスク層形成工程とが完了した時点における積層体１の構成を示している。 Next, a method of manufacturing the laminated body 1 will be described. FIG. 1 shows the laminated body 1 at the time when the base substrate preparation step for manufacturing the base substrate 11 and the mask layer forming step for forming the mask layer 13 having the window 15 on the crystal growth surface 12 of the base substrate 11 are completed. The configuration of is shown.
下地基板準備工程は、例えば、ＧａＮ基板上に、ＭＯＣＶＤ法などによって、下地基板１１となる窒化物半導体を成長させる工程である。下地基板１１の大きさは、結晶成長させる半導体層１６の大きさに応じて適宜選択可能である。 The base substrate preparation step is, for example, a step of growing a nitride semiconductor to be a base substrate 11 on a GaN substrate by a MOCVD method or the like. The size of the base substrate 11 can be appropriately selected according to the size of the semiconductor layer 16 for crystal growth.
マスク層１３は、前記の通り、真空蒸着法、イオンプレーティング、スパッタリング、ミストＣＶＤなどの方法によって、下地基板１１の結晶成長面１２上にＳｉＯ２などを積層させた薄膜を形成する。その後、これをフォトリソグラフィー法およびエッチングによるパターニングによって形成する。 As described above, the mask layer 13 forms a thin film in which SiO 2 or the like is laminated on the crystal growth surface 12 of the base substrate 11 by a method such as vacuum deposition, ion plating, sputtering, or mist CVD. This is then formed by photolithography and etching patterning.
ウインドウ１５から露出している下地基板１１の結晶成長面１２上を起点として、ＥＬＯ法によって、半導体結晶からなる半導体層１６が形成される。半導体層１６の材料としては、例えば、ＧａＮなどの窒化物半導体が用いられる。 A semiconductor layer 16 made of a semiconductor crystal is formed by the ELO method starting from the crystal growth surface 12 of the base substrate 11 exposed from the window 15. As the material of the semiconductor layer 16, for example, a nitride semiconductor such as GaN is used.
ＥＬＯには、ＭＯＣＶＤ法のほか、原料であるＩＩＩ族元素として塩化物を用いるハイドライド気相成長（Vaper Phase Epitaxy；ＨＶＰＥ）法、分子線気相成長（Molecular Beam Epitaxy；ＭＢＥ）法などを用いることが可能である。成長工程中に、不純物の原料ガスの割合などを変化させて、半導体層１６をＬＥＤまたはＬＤとして機能する多層膜として形成することも可能である。 For ELO, in addition to the MOCVD method, a hydride vapor phase epitaxy (HVPE) method using chloride as a raw material, a group III element, a molecular beam epitaxy (MBE) method, etc. shall be used. Is possible. It is also possible to form the semiconductor layer 16 as a multilayer film that functions as an LED or LD by changing the ratio of the raw material gas of impurities during the growth process.
ＥＬＯにより成長した半導体結晶がマスク層１３のウインドウ１５を超えると、マスク層１３の上面に沿って横方向にも結晶が成長する。結晶成長は、半導体層１６が、隣り合う半導体層１６と、接触または互いに重なり合う前に終了させる。これは、隣接する半導体層１６同士が接すると、その接触部分において、貫通転位などの結晶欠陥が生じやすくなるためである。このようにして、例えば、ＧａＮなどをＥＬＯによって成長させたバルク結晶を得ることができる。 When the semiconductor crystal grown by ELO exceeds the window 15 of the mask layer 13, the crystal also grows laterally along the upper surface of the mask layer 13. Crystal growth is terminated before the semiconductor layer 16 comes into contact with or overlaps with adjacent semiconductor layers 16. This is because when adjacent semiconductor layers 16 are in contact with each other, crystal defects such as through dislocations are likely to occur at the contact portion. In this way, for example, a bulk crystal obtained by growing GaN or the like by ELO can be obtained.
半導体層１６の結晶成長工程を完了後、マスク層除去工程に移り、結晶成長した半導体層１６を実質的に侵さないエッチング材を用いて、マスク層１３だけを除去する。ＳｉＯ２からなるマスク層１３の場合、例えば、ＨＦ系ウェットエッチングによってマスク層１３を除去することができる。 After completing the crystal growth step of the semiconductor layer 16, the process proceeds to the mask layer removing step, and only the mask layer 13 is removed by using an etching material that does not substantially attack the crystal-grown semiconductor layer 16. In the case of the mask layer 13 made of SiO 2 , for example, the mask layer 13 can be removed by HF-based wet etching.
エッチングによって、マスク層１３が除去された後は、半導体層１６は、ウインドウ１５に残された柱状の部分のみによって支持される形状となるため、半導体層１６を下地基板１１から容易に分離することができる。 After the mask layer 13 is removed by etching, the semiconductor layer 16 has a shape supported only by the columnar portion left in the window 15, so that the semiconductor layer 16 can be easily separated from the base substrate 11. Can be done.
半導体層１６を分離した下地基板１１には、ウインドウ１５に位置する結晶成長面１２以外には、後続する結晶成長に格子不整合などの欠陥を生じるような転位は存在しない。例えば、下地基板１１として、ＧａＮ基板を用い、そのc面上に結晶成長させる場合、結晶成長面１２のマスク層１３に覆われた領域には、c面に沿った転位が存在しないか、正常に結晶成長可能な通常の密度よりも少ない。そのため、ウインドウ１５に位置する結晶成長面１２の上にマスク層１３を形成することで、新たに積層体１を製造し、下地基板１１の粗研磨などの再生処理を行うことなく、半導体層１６の結晶成長に再利用することが可能である。 In the base substrate 11 from which the semiconductor layer 16 is separated, there are no dislocations other than the crystal growth surface 12 located on the window 15 that cause defects such as lattice mismatch in the subsequent crystal growth. For example, when a GaN substrate is used as the base substrate 11 and crystals are grown on the c-plane, the region of the crystal growth plane 12 covered by the mask layer 13 has no dislocations along the c-plane or is normal. It is less than the normal density at which crystals can grow. Therefore, by forming the mask layer 13 on the crystal growth surface 12 located in the window 15, the laminate 1 is newly manufactured, and the semiconductor layer 16 is not subjected to a regeneration process such as rough polishing of the base substrate 11. It can be reused for crystal growth of.
積層体１の製造方法によれば、下地基板１１の結晶成長面１２のマスク層１３で覆われた領域には転位が存在しないか、正常に結晶成長可能な通常の密度よりも少ない。例えば、下地基板１１として、ＧａＮ基板を用い、そのc面上に結晶成長させる場合、結晶成長面１２のマスク層１３に覆われた領域には、c面に沿った転位が存在しないか、正常に結晶成長可能な通常の密度よりも少ない。したがって、これらの転位を研磨により除去する必要がなく、再利用が容易な積層体を提供することができる。 According to the method for producing the laminate 1, there are no dislocations in the region of the crystal growth surface 12 of the base substrate 11 covered with the mask layer 13, or the density is lower than the normal density at which normal crystal growth is possible. For example, when a GaN substrate is used as the base substrate 11 and crystals are grown on the c-plane, the region of the crystal growth plane 12 covered by the mask layer 13 has no dislocations along the c-plane or is normal. It is less than the normal density at which crystals can grow. Therefore, it is not necessary to remove these dislocations by polishing, and it is possible to provide a laminate that can be easily reused.
積層体１の製造方法によれば、下地基板１１の結晶成長面１２は、マスク層１３に覆われた領域において、外接円の直径が３００ｎｍ以上のピットの面密度が、５×１０６／ｃｍ２以下である。また、ピットの平均深さは、１０ｎｍ〜１０００ｎｍ、ピットの平均アスペクト比（＝ピット深さ／ピット径の平均値）は、０．５〜２である。ピットの面密度、平均深さおよび平均アスペクト比がこれらの数値範囲内であれば、結晶成長面１２の研磨が不要であるか、あるいは僅かな研磨でよく、再利用が容易な積層体１を提供することができる。 According to the manufacturing method of the laminated body 1, the crystal growth surface 12 of the base substrate 11 has an area density of 5 × 10 6 / cm in a region covered with the mask layer 13 and a pit having a diameter of an circumscribed circle of 300 nm or more. It is 2 or less. The average depth of the pits is 10 nm to 1000 nm, and the average aspect ratio of the pits (= pit depth / average value of the pit diameter) is 0.5 to 2. If the surface density, average depth, and average aspect ratio of the pits are within these numerical ranges, polishing of the crystal growth surface 12 is unnecessary or slight polishing is sufficient, and the laminated body 1 that can be easily reused can be obtained. Can be provided.
積層体１の製造方法によれば、積層体１が、厚さが１００ｎｍ〜５００ｎｍであるマスク層１３を有していることによって、下地基板１１に発生する応力が緩和され、転位が生じにくくなるとともに、下地基板１１へのピットの発生を抑制することができる。 According to the method for manufacturing the laminated body 1, since the laminated body 1 has the mask layer 13 having a thickness of 100 nm to 500 nm, the stress generated in the base substrate 11 is relaxed and dislocations are less likely to occur. At the same time, the generation of pits on the base substrate 11 can be suppressed.
１ 積層体
１１ 下地基板
１２ 結晶成長面
１３ マスク層
１５ ウインドウ
１６ 半導体層
1 Laminated body 11 Base substrate 12 Crystal growth surface 13 Mask layer 15 Window 16 Semiconductor layer
Claims (6)
結晶成長面を有する下地基板と、
前記下地基板の前記結晶成長面上に位置して、前記結晶成長面が露出するウインドウを有するマスク層と、を備え、
前記下地基板の前記結晶成長面は、前記マスク層に覆われた領域では前記結晶成長面に沿った転位の面密度が１×１０７/ｃｍ２以下である積層体。 A laminate for vapor phase growth of semiconductor crystals,
A base substrate with a crystal growth surface and
A mask layer having a window located on the crystal growth surface of the base substrate and exposing the crystal growth surface is provided.
The crystal growth surface of the base substrate is a laminated body in which the surface density of dislocations along the crystal growth surface is 1 × 10 7 / cm 2 or less in the region covered with the mask layer.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019140276A JP7378239B2 (en) | 2019-07-30 | 2019-07-30 | Method for manufacturing laminate and nitride semiconductor layer |
| JP2023187039A JP2024014881A (en) | 2019-07-30 | 2023-10-31 | Manufacturing method of semiconductor growth substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019140276A JP7378239B2 (en) | 2019-07-30 | 2019-07-30 | Method for manufacturing laminate and nitride semiconductor layer |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2023187039A Division JP2024014881A (en) | 2019-07-30 | 2023-10-31 | Manufacturing method of semiconductor growth substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2021020435A true JP2021020435A (en) | 2021-02-18 |
| JP7378239B2 JP7378239B2 (en) | 2023-11-13 |
Family
ID=74573010
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019140276A Active JP7378239B2 (en) | 2019-07-30 | 2019-07-30 | Method for manufacturing laminate and nitride semiconductor layer |
| JP2023187039A Pending JP2024014881A (en) | 2019-07-30 | 2023-10-31 | Manufacturing method of semiconductor growth substrate |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2023187039A Pending JP2024014881A (en) | 2019-07-30 | 2023-10-31 | Manufacturing method of semiconductor growth substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (2) | JP7378239B2 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015095585A (en) * | 2013-11-13 | 2015-05-18 | 古河機械金属株式会社 | Semiconductor device manufacturing method |
| JP2019112266A (en) * | 2017-12-25 | 2019-07-11 | 株式会社サイオクス | Nitride semiconductor substrate, semiconductor laminate, laminated structure, method for manufacturing nitride semiconductor substrate and method for manufacturing semiconductor laminate |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7221302B2 (en) | 2018-12-26 | 2023-02-13 | 京セラ株式会社 | Semiconductor element manufacturing method, semiconductor element and semiconductor device |
-
2019
- 2019-07-30 JP JP2019140276A patent/JP7378239B2/en active Active
-
2023
- 2023-10-31 JP JP2023187039A patent/JP2024014881A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015095585A (en) * | 2013-11-13 | 2015-05-18 | 古河機械金属株式会社 | Semiconductor device manufacturing method |
| JP2019112266A (en) * | 2017-12-25 | 2019-07-11 | 株式会社サイオクス | Nitride semiconductor substrate, semiconductor laminate, laminated structure, method for manufacturing nitride semiconductor substrate and method for manufacturing semiconductor laminate |
Also Published As
| Publication number | Publication date |
|---|---|
| JP7378239B2 (en) | 2023-11-13 |
| JP2024014881A (en) | 2024-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5815144B2 (en) | Nitride semiconductor light emitting diode device | |
| JP3987660B2 (en) | Nitride semiconductor structure, manufacturing method thereof, and light emitting device | |
| JP4720125B2 (en) | III-V nitride semiconductor substrate, method of manufacturing the same, and III-V nitride semiconductor | |
| US7682944B2 (en) | Pendeo epitaxial structures and devices | |
| JP5371430B2 (en) | Semiconductor substrate, method for manufacturing a self-supporting semiconductor substrate by hydride vapor phase epitaxy, and mask layer used therefor | |
| US20140127848A1 (en) | Nitride semiconductor light-emittting device and process for producing the same | |
| US7709858B2 (en) | Nitride semiconductor light emitting device | |
| US20090079034A1 (en) | Non-polar iii-v nitride semiconductor and growth method | |
| JP2012142545A (en) | Template, manufacturing method thereof, and manufacturing method of vertical-type nitride semiconductor light-emitting element using template | |
| US20120187445A1 (en) | Template, method for manufacturing the template, and method for manufacturing vertical type nitride-based semiconductor light emitting device using the template | |
| KR20140107797A (en) | Method of fabricating nitride substrate | |
| JP3441415B2 (en) | Manufacturing method of semiconductor crystal | |
| JP2009208991A (en) | Method for producing nitride semiconductor substrate | |
| KR20050062832A (en) | Preparation of nitride semiconductor template for light emitter | |
| JP6249250B2 (en) | Group III nitride semiconductor and method of manufacturing the same | |
| US20050132950A1 (en) | Method of growing aluminum-containing nitride semiconductor single crystal | |
| JP7378239B2 (en) | Method for manufacturing laminate and nitride semiconductor layer | |
| WO2021085556A1 (en) | Semiconductor element and method for producing semiconductor element | |
| JP2007134741A (en) | Nitride semiconductor structure, method of producing the same, and light emitting device | |
| JP3849855B2 (en) | Manufacturing method of nitride semiconductor substrate | |
| KR20110093635A (en) | Semiconductor substrate, semiconductor device, and manufacturing methods thereof | |
| JP3987879B2 (en) | Nitride semiconductor light emitting device and manufacturing method thereof | |
| JP5080820B2 (en) | Nitride semiconductor structure, manufacturing method thereof, and light emitting device | |
| US20220376132A1 (en) | Method for manufacturing semiconductor element | |
| JP3823781B2 (en) | Nitride semiconductor substrate and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20210301 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211210 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220916 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221004 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230404 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230601 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231003 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231031 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7378239 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |