JP2021019169A - 電子部品内蔵基板及びその製造方法 - Google Patents

Abstract

【課題】半導体ＩＣなどの電子部品が埋め込まれた電子部品内蔵基板において放熱用のビア導体の剥離を防止する。【解決手段】電子部品内蔵基板１は、配線層Ｌ１〜Ｌ４と絶縁層１１〜１４を有する基板と、基板に埋め込まれ、裏面４４が金属積層膜５０で覆われた電子部品４０と、配線層Ｌ４と金属積層膜５０を接続するビア導体３５を備える。金属積層膜５０は、密着性の高い金属膜５１，５２及びこれらの間に配置された金属膜５３を含む積層構造を有している。ビア導体３５は、金属膜５２を貫通し金属膜５３に食い込んでいる。このように、密着性の高い金属膜５１，５２が両面に位置する金属積層膜５０によって電子部品４０の裏面４４が覆われているとともに、金属膜５３に食い込むようにビア導体３５が設けられていることから、温度変化に起因するビア導体３５の剥離を防止することが可能となる。【選択図】図２

Description

本発明は電子部品内蔵基板及びその製造方法に関し、特に、半導体ＩＣなどの電子部品が埋め込まれた電子部品内蔵基板及びその製造方法に関する。

半導体ＩＣなどの電子部品が埋め込まれた電子部品内蔵基板としては、特許文献１及び２に記載された電子部品内蔵基板が知られている。特許文献１及び２に記載された電子部品内蔵基板は、半導体ＩＣの裏面と接する放熱用のビア導体を備えているため、半導体ＩＣの動作によって生じる熱を効率よく放熱することができる。

しかしながら、半導体ＩＣを構成するシリコンとビア導体を構成する金属材料は、熱膨張係数が大きく異なるため、温度変化によって半導体ＩＣの裏面とビア導体の界面が剥離しやすいという問題がある。ここで、特許文献２には、半導体ＩＣの裏面に金属膜を形成した例が挙げられている。このように、半導体ＩＣの裏面に金属膜を形成しておき、この金属膜と接するようビア導体を形成すれば、剥離は生じにくくなる。

国際公開第２００８／０７５６２９号パンフレット 特開２０１３−２２９５４８号公報

しかしながら、金属膜の材料として主に使用される銅（Ｃｕ）は、シリコンなど電子部品の素体を構成する材料に対する密着性が必ずしも十分ではないことから、半導体ＩＣの裏面に単に金属膜を形成するだけでは、温度変化に起因する剥離を確実に防止することは困難であった。

したがって、本発明は、半導体ＩＣなどの電子部品が埋め込まれた電子部品内蔵基板及びその製造方法において、放熱用のビア導体の剥離をより効果的に防止することを目的とする。

本発明による電子部品内蔵基板は、第１の配線層を含む複数の配線層と第１及び第２の絶縁層を含む複数の絶縁層が積層されてなる基板と、端子電極が形成された主面と、主面の反対側に位置し、金属積層膜で覆われた裏面とを有し、主面が第１の絶縁層で覆われ、裏面が第２の絶縁層で覆われるよう、基板に埋め込まれた電子部品と、第２の絶縁層を貫通して設けられ、第１の配線層と金属積層膜とを接続するビア導体とを備え、金属積層膜は、電子部品の裏面と接する第１の金属膜と、第２の絶縁層と接する第２の金属膜と、第１の金属膜と第２の金属膜の間に位置する第３の金属膜とを含み、第１の金属膜は、電子部品に対する密着性が第３の金属膜よりも高い金属材料からなり、第２の金属膜は、第２の絶縁層に対する密着性が第３の金属膜よりも高い金属材料からなり、ビア導体は、第２の金属膜を貫通し、第３の金属膜に食い込んでいることを特徴とする。

本発明によれば、密着性の高い第１及び第２の金属膜が両面に位置する金属積層膜によって電子部品の裏面が覆われているとともに、第３の金属膜に食い込むようにビア導体が設けられていることから、温度変化に起因するビア導体の剥離を防止することが可能となる。

本発明において、ビア導体の端部は、第１の金属膜と接することなく、第３の金属膜内に位置するものであっても構わない。これによれば、ビア導体を形成するビアホールを形成する際に、電子部品にダメージが加わることがない。

本発明において、第３の金属膜内におけるビア導体の径は、第２の金属膜の開口径よりも大きくても構わない。これによれば、ビア導体と第３の金属膜の接触面積の増大により、両者の界面における剥離が生じにくくなる。

本発明において、第３の金属膜とビア導体が互いに同じ金属材料からなるものであっても構わない。これによれば、ビア導体と第３の金属膜の密着性が高められることから、両者の界面における剥離が生じにくくなる。この場合、第３の金属膜とビア導体がいずれも銅（Ｃｕ）からなるものであっても構わない。これによれば、高い熱伝導性と低コストを両立することが可能となる。

本発明において、第１及び第２の金属膜は、チタン（Ｔｉ）、ニッケル（Ｎｉ）又はパラジウム（Ｐｄ）からなるものであっても構わない。これによれば、電子部品や第２の絶縁層に対する高い密着性を確保することが可能となる。

本発明において、第３の金属膜の厚みは、第１及び第２の金属膜の合計厚みよりも厚くても構わない。これによれば、第３の金属膜の材料として熱伝導性が高く安価な材料を選択することにより、高い熱伝導性と低コストを両立することが可能となる。この場合、第３の金属膜の厚みは３μｍ以上であっても構わない。これによれば、ビアホールの形成マージンを十分に確保することが可能となる。

本発明による電子部品内蔵基板の製造方法は、端子電極が形成された主面と、主面の反対側に位置する裏面とを有し、裏面が金属積層膜で覆われた電子部品を用意する工程と、第１の配線層を含む複数の配線層と第１及び第２の絶縁層を含む複数の絶縁層が積層されてなる基板に、主面が第１の絶縁層で覆われ、裏面が第２の絶縁層で覆われるよう、電子部品を埋め込む工程と、第２の絶縁層を貫通するビアホールを形成することにより、金属積層膜を露出させる工程と、ビアホール内にビア導体を形成することにより、第１の配線層と金属積層膜とを接続する工程とを備え、金属積層膜は、電子部品の裏面と接する第１の金属膜と、第２の絶縁層と接する第２の金属膜と、第１の金属膜と第２の金属膜の間に位置する第３の金属膜とを含み、第１の金属膜は、電子部品に対する密着性が第３の金属膜よりも高い金属材料からなり、第２の金属膜は、第２の絶縁層に対する密着性が第３の金属膜よりも高い金属材料からなり、金属積層膜を露出させる工程は、第２の金属膜を貫通するようビアホールを形成し、これにより第３の金属膜を露出させることを特徴とする。

本発明によれば、第２の金属膜を貫通するようビアホールを形成していることから、第３の金属膜に食い込むようにビア導体を形成することが可能となる。これにより、温度変化に起因するビア導体の剥離を防止することが可能となる。

本発明による電子部品内蔵基板の製造方法は、洗浄液を用いてビアホール内を洗浄する工程をさらに備え、第３の金属膜は、第２の金属膜よりも洗浄液によるエッチングレートが高くても構わない。これによれば、第３の金属膜内におけるビア導体の径を第２の金属膜の開口径よりも大きくすることができることから、ビア導体と第３の金属膜の接触面積が増大し、両者の界面における剥離が生じにくくなる。

このように、本発明によれば、半導体ＩＣなどの電子部品が埋め込まれた電子部品内蔵基板及びその製造方法において、放熱用のビア導体の剥離をより効果的に防止することが可能となる。

図１は、本発明の好ましい実施形態による電子部品内蔵基板１の構造を説明するための模式的な断面図である。 図２は、金属積層膜５０とビア導体３５の接合部分の模式的な拡大図である。 図３は、電子部品内蔵基板１の製造方法を説明するための工程図である。 図４は、電子部品内蔵基板１の製造方法を説明するための工程図である。 図５は、電子部品内蔵基板１の製造方法を説明するための工程図である。 図６は、電子部品内蔵基板１の製造方法を説明するための工程図である。 図７は、電子部品内蔵基板１の製造方法を説明するための工程図である。 図８は、電子部品内蔵基板１の製造方法を説明するための工程図である。 図９は、電子部品内蔵基板１の製造方法を説明するための工程図である。 図１０は、電子部品内蔵基板１の製造方法を説明するための工程図である。 図１１は、電子部品内蔵基板１の製造方法を説明するための工程図である。 図１２は、電子部品内蔵基板１の製造方法を説明するための工程図である。 図１３は、電子部品内蔵基板１の製造方法を説明するための工程図である。 図１４は、電子部品内蔵基板１の製造方法を説明するための工程図である。 図１５は、電子部品内蔵基板１の製造方法を説明するための工程図である。 図１６は、ビアホール８５の形成直後における形状を説明するための模式図である。 図１７は、デスミア処理を行った後におけるビアホール８５の形状を説明するための模式図である。

以下、添付図面を参照しながら、本発明の好ましい実施形態について詳細に説明する。

図１は、本発明の好ましい実施形態による電子部品内蔵基板１の構造を説明するための模式的な断面図である。

図１に示すように、本実施形態による電子部品内蔵基板１は、４層の絶縁層１１〜１４と、絶縁層１１〜１４の表面にそれぞれ形成された配線層Ｌ１〜Ｌ４と、配線層Ｌ２と配線層Ｌ３の間に埋め込まれた電子部品４０を備える。特に限定されるものではないが、最上層に位置する絶縁層１１及び最下層に位置する絶縁層１４は、ガラス繊維などの芯材にガラスエポキシなどの樹脂材料を含浸させたコア層であっても構わない。これに対し、絶縁層１２，１３は、ガラスクロスなどの芯材を含まない樹脂材料からなるものであっても構わない。特に、絶縁層１１，１４の熱膨張係数は、絶縁層１２，１３の熱膨張係数よりも小さいことが好ましい。

電子部品４０の種類については特に限定されないが、例えばベアチップ状態の半導体ＩＣであっても構わない。図１に示す例では、端子電極４１が形成された主面４２が上側を向くよう、フェースアップ方式で電子部品４０が埋め込まれている。このため、電子部品４０の主面４２及び側面４３は絶縁層１２で覆われ、電子部品４０の裏面４４は金属積層膜５０を介して絶縁層１３で覆われる。

配線層Ｌ１は最上層に位置する配線層であり、その大部分はソルダーレジスト２１によって覆われている。配線層Ｌ１のうち、ソルダーレジスト２１によって覆われていない領域は、チップ部品などが搭載される外部端子Ｅ１を構成する。配線層Ｌ４は最下層に位置する配線層であり、その大部分はソルダーレジスト２２によって覆われている。配線層Ｌ４のうち、ソルダーレジスト２２によって覆われていない領域は、ハンダを介してマザーボードに接続される外部端子Ｅ２を構成する。これに対し、配線層Ｌ２，Ｌ３は内層に位置する。このうち、配線層Ｌ２は絶縁層１１と絶縁層１２の間に位置し、配線層Ｌ３は絶縁層１３と絶縁層１４の間に位置する。そして、配線層Ｌ１と配線層Ｌ２はビア導体３１を介して接続され、配線層Ｌ２と電子部品４０の端子電極４１はビア導体３２を介して接続され、配線層Ｌ２と配線層Ｌ３はビア導体３３を介して接続され、配線層Ｌ３と配線層Ｌ４はビア導体３４を介して接続される。さらに、配線層Ｌ４と金属積層膜５０は、ビア導体３５を介して接続される。ビア導体３５は、電子部品４０の動作によって発生する熱を効率よく放熱するための放熱ルートを構成し、通常はグランド電位が与えられる。放熱効率を高めるためには、ビア導体３５を多数設けることが好ましい。

図２は、金属積層膜５０とビア導体３５の接合部分の模式的な拡大図である。

図２に示すように、金属積層膜５０は３層構造を有しており、電子部品４０側の表面を構成する第１の金属膜５１、絶縁層１３側の表面を構成する第２の金属膜５２、第１及び第２の金属膜５１，５２間に位置する第３の金属膜５３からなる。第１及び第２の金属膜５１，５２は、チタン（Ｔｉ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）など密着性の高い金属材料からなり、第３の金属膜５３は、銅（Ｃｕ）など熱伝導性が高く安価な金属材料からなる。これら金属膜５１〜５３を構成する具体的な金属材料が上記の金属材料に限定されるものではないが、少なくとも、第１の金属膜５１は、電子部品４０に対する密着性が第３の金属膜５３よりも高い金属材料からなる必要があり、第２の金属膜５２は、絶縁層１３に対する密着性が第３の金属膜５３よりも高い金属材料からなる必要がある。これにより、金属積層膜５０と電子部品４０及び絶縁層１３の密着性が高められる。

ここで、金属膜５１〜５３の厚さをそれぞれＨ１〜Ｈ３とした場合、第３の金属膜５３の厚さＨ３は、第１の金属膜５１の厚さＨ１及び第２の金属膜５２の厚さＨ２よりも十分に厚いことが好ましく、第１及び第２の金属膜５１，５２の合計厚みＨ１＋Ｈ２よりも厚いことがより好ましい。つまり、
Ｈ１＋Ｈ２＜Ｈ３
であることが好ましい。これは、第１及び第２の金属膜５１，５２の役割が電子部品４０及び絶縁層１３に対する密着性の向上であることから表層にのみ位置すれば足り、また比較的高価な材料からなるのに対し、第３の金属膜５３の役割は放熱性の向上と、ビア導体３５に対する密着性の向上であり、ある程度の厚さが必要だからである。

図２に示すように、ビア導体３５は、第２の金属膜５２を貫通し、第３の金属膜５３に食い込むように設けられている。ビア導体３５は、第３の金属膜５３と同じ金属材料、例えば銅（Ｃｕ）からなることが好ましく、ビア導体３５を第３の金属膜５３に食い込むように設けることによって、両者の界面の面積が拡大している。ビア導体３５と第３の金属膜５３が同じ金属材料からなる場合、両者の界面は高い密着性を有するため、この界面の面積を拡大することにより、ビア導体３５と第３の金属膜５３の界面における剥離が生じにくくなる。

しかも、本実施形態においては、第３の金属膜５３に食い込んだ部分におけるビア導体３５の径Ｗ１は、第２の金属膜５２の開口径Ｗ２よりも大きく、ビア導体の端部がアンカー形状を有している。これにより、ビア導体３５と第３の金属膜５３の界面の面積がより拡大することから、よりいっそう剥離が生じにくくなる。ここで、ビア導体３５の先端と第１の金属膜５１の距離、つまり、ビア導体３５が食い込んだ部分における第３の金属膜５３の厚さをＨ３ａとした場合、
Ｈ３ａ≧Ｈ３×０．１
であることが好ましい。つまり、ビア導体３５は第３の金属膜５３を貫通せず、その先端が第１の金属膜５１と接することなく第３の金属膜５３内に位置することが好ましく、そのマージンとして第３の金属膜５３の厚さＨ３の１０％以上であることが好ましい。これは、ビア導体３５が第３の金属膜５３を貫通すると、ビアホールを形成する際に電子部品４０にダメージが加わるそれがあるからである。また、このようなマージンを十分に確保するためには、第３の金属膜５３の厚みを３μｍ以上とすることが好ましい。

このように、本実施形態による電子部品内蔵基板１は、電子部品４０の裏面４４を覆う金属積層膜５０が３層構造を有し、両面が密着性の高い金属材料によって構成されていることから、金属積層膜５０と電子部品４０及び絶縁層１３の密着性を高めることが可能となる。しかも、ビア導体３５が第２の金属膜５２を貫通し、第３の金属膜５３に食い込むように設けられていることから、ビア導体３５と金属積層膜５０の密着性も高められ、温度変化による両者の界面の剥離を防止することが可能となる。

図３〜図１５は、本実施形態による電子部品内蔵基板１の製造方法を説明するための工程図である。

まず、図３に示すように、ガラス繊維などの芯材を含む絶縁層１４の一方の表面に金属膜Ｌ３ａが形成され、他方の表面に金属膜Ｌ４ａ，Ｌ４ｂの積層膜が形成された基材（ワークボード）を用意し、剥離層７１を介してステンレスなどからなる支持体７０に貼り合わせる。

次に、図４に示すように、フォトリソグラフィー法などを用いて金属膜Ｌ３ａをパターニングすることによって、配線層Ｌ３を形成する。次に、図５に示すように、配線層Ｌ３を埋め込むよう、絶縁層１４の表面に例えば未硬化（Ｂステージ状態）の樹脂シート等を真空圧着等によって積層することにより、絶縁層１３を形成する。

次に、図６に示すように、絶縁層１３の表面に、金属積層膜５０が形成された電子部品４０を載置する。電子部品４０は、例えばベアチップ状態の半導体ＩＣであり、端子電極４１が形成された主面４２が上側を向くよう、フェースアップ方式で搭載される。このため、電子部品４０の裏面４４と絶縁層１３の間には、金属積層膜５０が介在する。

次に、図７に示すように、電子部品４０を覆うように絶縁層１２及び金属膜Ｌ２ａを形成する。これにより、電子部品４０の主面４２及び側面４３は絶縁層１２で覆われる。絶縁層１２の形成は、例えば、未硬化又は半硬化状態の熱硬化性樹脂を塗布した後、未硬化樹脂の場合それを加熱して半硬化させ、さらに、プレス手段を用いて金属膜Ｌ２ａとともに硬化成形することが好ましい。絶縁層１２としては、電子部品４０の埋め込みを妨げる繊維が含まれない樹脂シートが望ましい。

次に、図８に示すように、例えばフォトリソグラフィー法など公知の手法を用いて金属膜Ｌ２ａの一部をエッチングにより除去した後に、金属膜Ｌ２ａが除去された所定の箇所に対して公知のレーザー加工やブラスト加工を行うことにより、ビアホール８２，８３を形成する。このうち、ビアホール８３は絶縁層１２，１３を貫通して設けられ、ビアホール８３の底部には配線層Ｌ３が露出する。また、ビアホール８２は、電子部品４０の端子電極４１を露出させる。

次に、図９に示すように、無電解メッキ及び電解メッキを施すことによって、絶縁層１２の表面に金属膜Ｌ２ｂを形成するとともに、ビアホール８２，８３の内部にそれぞれビア導体３２，３３を形成する。その後、図１０に示すように、フォトリソグラフィー法などを用いて金属膜Ｌ２ｂをパターニングすることによって、配線層Ｌ２を形成する。

次に、図１１に示すように、配線層Ｌ２を埋め込むよう、絶縁層１１と金属膜Ｌ１ａ，Ｌ１ｂが積層されたシートを真空熱プレスする。絶縁層１１に用いる材料及び厚みは、絶縁層１４と同じであっても構わない。次に、図１２に示すように、金属膜Ｌ１ａ，Ｌ１ｂの界面を剥離するとともに、金属膜Ｌ４ａ，Ｌ４ｂの界面を剥離することによって、基板を支持体７０から分離する。

次に、図１３に示すように、例えばフォトリソグラフィー法など公知の手法を用いて金属膜Ｌ１ａ，Ｌ４ａの一部をエッチングにより除去した後に、金属膜Ｌ１ａ，Ｌ４ａが除去された所定の箇所に対して公知のレーザー加工やブラスト加工を行うことにより、絶縁層１１にビアホール８１を形成し、絶縁層１４にビアホール８４を形成し、絶縁層１４，１３にビアホール８５を形成する。ビアホール８１は絶縁層１１を貫通して設けられ、ビアホール８１の底部には配線層Ｌ２が露出する。また、ビアホール８４は絶縁層１４を貫通して設けられ、ビアホール８４の底部には配線層Ｌ３が露出する。さらに、ビアホール８５は絶縁層１４，１３を貫通して設けられ、ビアホール８５の底部には金属積層膜５０が露出する。

ビアホール８５の形成においては、その底部に金属積層膜５０が確実に露出するよう、若干のオーバーエッチングを行う。ここで、金属積層膜５０の表層を構成する第２の金属膜５２はその膜厚が薄いため、図１６に示すように、ビアホール８５は第２の金属膜５２を貫通し、その底部には第３の金属膜５３が露出する。この時点では、オーバーエッチングされた領域の径は、第２及び第３の金属膜５２，５３ともにＷ２である。

ビアホール８５を形成した後は、洗浄液を用いてビアホール８５内を洗浄するデスミア処理を行う。デスミア処理に用いられる洗浄液には酸が含まれているため、デスミア処理を行うと、ビアホール８５の底部に露出する金属積層膜５０が若干エッチングされる。ここで、第１及び第２の金属膜５１，５２に用いる密着性の高い金属材料は、第３の金属膜５３に用いる銅（Ｃｕ）などの金属材料と比べて酸に対するエッチングレートが低いことから、エッチングレートが高い第３の金属膜５３がより速く浸食され、図１７に示すように、ビアホール８５の底部がマッシュルーム状に拡大する。つまり、デスミア処理を行うと、ビアホール８５の径は、第２の金属膜５２を貫通する部分においてはほぼＷ２のままであるが、第３の金属膜５３に食い込んだ部分においてはＷ１に拡大する。

次に、図１４に示すように、無電解メッキ及び電解メッキを施すことによって、絶縁層１１，１４の表面にそれぞれ金属膜Ｌ１ｃ，Ｌ４ｃを形成するとともに、ビアホール８１，８４，８５の内部にそれぞれビア導体３１，３４，３５を形成する。これにより、ビア導体３１は配線層Ｌ２と接し、ビア導体３４は配線層Ｌ３と接し、ビア導体３５は金属積層膜５０と接する。ビア導体３５の先端部の形状は図２を用いて説明した通りであり、第３の金属膜５３にアンカー状に食い込む形状となる。その後、図１５に示すように、フォトリソグラフィー法などを用いて金属膜Ｌ１ｃ，Ｌ４ｃをパターニングすることによって、配線層Ｌ１，Ｌ４を形成する。

そして、絶縁層１１，１４の表面にそれぞれソルダーレジスト２１，２２を形成すれば、図１に示す電子部品内蔵基板１が完成する。

このように、本実施形態においては、ビアホール８５を形成する際にオーバーエッチングを行うことによって第２の金属膜５２に開口を形成した後、デスミア処理に用いる酸によって第３の金属膜５３をマッシュルーム状にエッチングしていることから、ビア導体３５の先端を第３の金属膜５３にアンカー状に食い込ませることが可能となる。

以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。

１ 電子部品内蔵基板
１１〜１４ 絶縁層
２１，２２ ソルダーレジスト
３１〜３５ ビア導体
４０ 電子部品
４１ 端子電極
４２ 主面
４３ 側面
４４ 裏面
５０ 金属積層膜
５１ 第１の金属膜
５２ 第２の金属膜
５３ 第３の金属膜
７０ 支持体
７１ 剥離層
８１〜８５ ビアホール
Ｅ１，Ｅ２ 外部端子
Ｌ１〜Ｌ４ 配線層
Ｌ１ａ〜Ｌ１ｃ，Ｌ２ａ，Ｌ２ｂ，Ｌ３ａ，Ｌ４ａ〜Ｌ４ｃ 金属膜

Claims (10)

1. 第１の配線層を含む複数の配線層と、第１及び第２の絶縁層を含む複数の絶縁層が積層されてなる基板と、
   端子電極が形成された主面と、前記主面の反対側に位置し、金属積層膜で覆われた裏面とを有し、前記主面が前記第１の絶縁層で覆われ、前記裏面が前記第２の絶縁層で覆われるよう、前記基板に埋め込まれた電子部品と、
   前記第２の絶縁層を貫通して設けられ、前記第１の配線層と前記金属積層膜とを接続するビア導体と、を備え、
   前記金属積層膜は、前記電子部品の前記裏面と接する第１の金属膜と、前記第２の絶縁層と接する第２の金属膜と、前記第１の金属膜と前記第２の金属膜の間に位置する第３の金属膜とを含み、
   前記第１の金属膜は、前記電子部品に対する密着性が前記第３の金属膜よりも高い金属材料からなり、
   前記第２の金属膜は、前記第２の絶縁層に対する密着性が前記第３の金属膜よりも高い金属材料からなり、
   前記ビア導体は、前記第２の金属膜を貫通し、前記第３の金属膜に食い込んでいることを特徴とする電子部品内蔵基板。
2. 前記ビア導体の端部は、前記第１の金属膜と接することなく、前記第３の金属膜内に位置することを特徴とする請求項１に記載の電子部品内蔵基板。
3. 前記第３の金属膜内における前記ビア導体の径は、前記第２の金属膜の開口径よりも大きいことを特徴とする請求項１又は２に記載の電子部品内蔵基板。
4. 前記第３の金属膜と前記ビア導体が互いに同じ金属材料からなることを特徴とする請求項１乃至３のいずれか一項に記載の電子部品内蔵基板。
5. 前記第３の金属膜と前記ビア導体がいずれも銅（Ｃｕ）からなることを特徴とする請求項４に記載の電子部品内蔵基板。
6. 前記第１及び第２の金属膜は、チタン（Ｔｉ）、ニッケル（Ｎｉ）又はパラジウム（Ｐｄ）からなることを特徴とする請求項１乃至５のいずれか一項に記載の電子部品内蔵基板。
7. 前記第３の金属膜の厚みは、前記第１及び第２の金属膜の合計厚みよりも厚いことを特徴とする請求項１乃至６のいずれか一項に記載の電子部品内蔵基板。
8. 前記第３の金属膜の厚みは３μｍ以上であることを特徴とする請求項７に記載の電子部品内蔵基板。
9. 端子電極が形成された主面と、前記主面の反対側に位置する裏面とを有し、前記裏面が金属積層膜で覆われた電子部品を用意する工程と、
   第１の配線層を含む複数の配線層と、第１及び第２の絶縁層を含む複数の絶縁層が積層されてなる基板に、前記主面が前記第１の絶縁層で覆われ、前記裏面が前記第２の絶縁層で覆われるよう、前記電子部品を埋め込む工程と、
   前記第２の絶縁層を貫通するビアホールを形成することにより、前記金属積層膜を露出させる工程と、
   前記ビアホール内にビア導体を形成することにより、前記第１の配線層と前記金属積層膜とを接続する工程と、を備え、
   前記金属積層膜は、前記電子部品の前記裏面と接する第１の金属膜と、前記第２の絶縁層と接する第２の金属膜と、前記第１の金属膜と前記第２の金属膜の間に位置する第３の金属膜とを含み、
   前記第１の金属膜は、前記電子部品に対する密着性が前記第３の金属膜よりも高い金属材料からなり、
   前記第２の金属膜は、前記第２の絶縁層に対する密着性が前記第３の金属膜よりも高い金属材料からなり、
   前記金属積層膜を露出させる工程は、前記第２の金属膜を貫通するよう前記ビアホールを形成し、これにより前記第３の金属膜を露出させることを特徴とする電子部品内蔵基板の製造方法。
10. 洗浄液を用いて前記ビアホール内を洗浄する工程をさらに備え、
    前記第３の金属膜は、前記第２の金属膜よりも前記洗浄液によるエッチングレートが高いことを特徴とする請求項９に記載の電子部品内蔵基板の製造方法。

Images