JP2021002538A - 配線基板及び配線基板の製造方法 - Google Patents

Abstract

【課題】配線基板の構造の簡素化及び信頼性向上。【解決手段】実施形態の配線基板１は、シールドパターン２１を含む第１内層導体層２と、第１内層導体層２の上に積層されている第１層間絶縁層３と、第１層間絶縁層３の上に形成されていて、所定の線路幅を有する線路パターン４１を含む第１外層導体層４と、第１外層導体層４及び第１層間絶縁層３を覆う第１ソルダーレジスト層５と、第１ソルダーレジスト層５上に形成されていて、少なくとも線路パターン４１を覆うことによってシールドパターン２１及び線路パターン４１と共にストリップ線路４０を構成するシールド膜６と、を備える。そして、シールド膜６は、導電性ペースト又は導電性インクの固化物である【選択図】図１

Description

本発明は、配線基板及び配線基板の製造方法に関する。

特許文献１には、コア基板の一方の表面側に形成されたストリップライン構造を有する信号線を含むプリント配線板が開示されている。このプリント配線板において、ストリップライン構造を有する側の最外層の導体層はストリップライン構造のグランド層を構成している。

特開２００４−３４２８７１号公報

特許文献１に開示のプリント配線板では、ストリップライン構造を形成すべく最外層の導体層としてグランド層が設けられるため、ストリップライン構造を有する信号線を含む導体層の上には、ひと組の絶縁層及び導体層が積層される。そのため、プリント配線板における導体層及び絶縁層の積層数が意図せず増加することがある。

本発明の配線基板は、シールドパターンを含む内層導体層と、前記内層導体層の上に積層されている層間絶縁層と、前記層間絶縁層の上に形成されていて、所定の線路幅を有する線路パターンを含む外層導体層と、前記外層導体層及び前記層間絶縁層を覆うソルダーレジスト層と、前記ソルダーレジスト層上に形成されていて、少なくとも前記線路パターンを覆うことによって前記シールドパターン及び前記線路パターンと共にストリップ線路を構成するシールド膜と、を備えている。そして、前記シールド膜は、導電性ペースト又は導電性インクの固化物である。

本発明の配線基板の製造方法は、所定の導体パターンを含む導体層を形成することと、前記導体層上に絶縁層を形成することと、前記絶縁層の上に、所定の線路幅を有する線路パターンを含む導体層を形成することと、前記線路パターンを含む導体層及び前記絶縁層を覆うソルダーレジスト層を形成することと、前記線路パターンを覆う導体膜を前記ソルダーレジスト層上に形成することによって、前記導体膜と、前記線路パターンと、前記所定の導体パターンとによって構成されるストリップ線路を形成することと、を含んでいる。そして、前記導体膜を形成することは、導電性ペーストを印刷すること、又は、インクジェット方式により導電性インクを塗布することを含んでいる。

本発明の実施形態によれば、表面にストリップ線路を有する配線基板において、ストリップ線路を構成する信号伝送路を含む導体層を、配線基板内の導体層のうちの最外層に設けることができる。配線基板における導体層及び絶縁層の積層数を少なくし得ることがある。また、積層数の減少に伴って配線基板の信頼性が向上することがある。

本発明の一実施形態の配線基板の一例を示す断面図。 図１の例の配線基板を示す平面図。 図１のIII部の拡大図。 図１のストリップ線路の他の例を示す断面図。 本発明の一実施形態の配線基板の製造方法における第１内層導体層の形成後の状態の一例を示す断面図。 一実施形態の配線基板の製造方法における第１外層導体層の形成後の状態の一例を示す断面図。 一実施形態の配線基板の製造方法におけるソルダーレジスト層の形成後の状態の一例を示す断面図。 一実施形態の配線基板の製造方法におけるシールド膜の形成工程の一例を示す断面図。 一実施形態の配線基板の製造方法における完成状態の配線基板の一例を示す断面図。

本発明の一実施形態の配線基板が図面を参照しながら説明される。図１及び図２には、一実施形態の配線基板の一例である配線基板１の断面図及び平面図がそれぞれ示されている。図１は図２に示されるＩ−Ｉ線での断面図である。また、図３には、図１のIII部の拡大図が示されている。

図１〜図３に示されるように、配線基板１は、シールドパターン２１を含む内層導体層（第１内層導体層２）と、第１内層導体層２の上に積層されている層間絶縁層（第１層間絶縁層３）と、第１層間絶縁層３の上に形成されている外層導体層（第１外層導体層４）と、さらに、第１外層導体層４及び第１層間絶縁層３を覆うソルダーレジスト層（第１ソルダーレジスト層５）と、を備えている。第１外層導体層４は、所定の線路幅を有する線路パターン４１を含んでいる。第１内層導体層２のシールドパターン２１は、線路パターン４１に対する電磁シールドとして機能する。本実施形態の配線基板１は、さらに、第１ソルダーレジスト層５上に形成されているシールド膜６を備えている。シールド膜６は導電性を有する材料で形成されており、第１ソルダーレジスト層５を介して少なくとも線路パターン４１を覆っている。シールド膜６は、線路パターン４１を覆うことによって線路パターン４１に対する電磁シールドとして機能し、シールドパターン２１及び線路パターン４１と共にストリップ線路４０を構成している。図１の例において、シールド膜６は導電性ペースト又は導電性インクの固化物である。

図１の例の配線基板１は、さらに、絶縁性を有するコア層１０、第２内層導体層２ｂ、第２層間絶縁層３ｂ、第２外層導体層４ｂ、及び、第２ソルダーレジスト層５ｂを備えている。コア層１０は、厚さ方向と直交する二つの主面のうちの一方である第１面１０ａ、及び、第１面１０ａと対向する第２面１０ｂを有している。コア層１０の第１面１０ａ側に、少なくとも、第１外層導体層４、第１ソルダーレジスト層５、及び、シールド膜６が形成されている。図１の例では、第１層間絶縁層３及び第１内層導体層２も、第１面１０ａ側に形成されている。一方、コア層１０の第２面１０ｂ上に、第２内層導体層２ｂ、第２層間絶縁層３ｂ、第２外層導体層４ｂ、及び、第２ソルダーレジスト層５ｂが形成されている。図１の例において、コア層１０の第２面１０ｂ側、例えば第２ソルダーレジスト層５ｂ上にはシールド膜は形成されていない。

なお、配線基板１の説明では、配線基板１の厚さ方向においてコア層１０から遠い側は「上側」もしくは「上方」、又は単に「上」とも称され、コア層１０に近い側は「下側」もしくは「下方」、又は単に「下」とも称される。さらに、各導体層及び各絶縁層において、コア層１０と反対側を向く表面は「上面」とも称され、コア層１０側を向く表面は「下面」とも称される。また、配線基板１の厚さ方向は、単に「Ｚ方向」とも称される。

本実施形態では、ストリップ線路４０の信号伝送路である線路パターン４１は、第１外層導体層４に含まれている。第１外層導体層４は、配線基板１におけるコア層１０の第１面１０ａ側の最外層の導体層である。すなわち、第１外層導体層４の上には、さらに導体層及び絶縁層は積層されていない。しかし、第１外層導体層４の線路パターン４１の上には、第１ソルダーレジスト層５を介してシールド膜６が形成されている。シールド膜６を設けることによって、シールド膜６とシールドパターン２１とで線路パターン４１が挟まれてなるストリップ線路４０を形成することができる。

このように本実施形態では、ストリップ線路４０の信号伝送路（線路パターン４１）を含む導体層（第１外層導体層４）の上に絶縁層及び導体層を積層することなく、ストリップ線路４０を形成することができる。ストリップライン構造を表層部に有する配線基板を少ない積層数で実現し得ることがある。配線基板の構造の単純化、コスト低減、及び／又は、積層数の低減に伴う信頼性の向上を実現し得ることがある。

また、最外層の導体層である第１外層導体層４には、線路パターン４１に加えて、電子部品などの外部部材（図示せず）のための接続パッドを設けることができる。例えば図１の配線基板１では、第１外層導体層４は、外部部材に対する接続パッド４２（第１接続パッド）を含んでいる。配線基板１では、ストリップライン構造を備えるべく線路パターン４１よりも外層側に形成されたグランド層に外部部材などのための搭載パッドが設けられる場合と比べて、搭載される電子部品などと内部の特定の導体パターンとを短い経路で接続し得ることがある。配線基板１を用いる電子機器の特性を向上させ得ることがある。

また、第１外層導体層４とシールド膜６との間に介在する第１ソルダーレジスト層５は、接続パッド４２を露出させる開口５２を備えている。接続パッド４２への外部部材（図示せず）の搭載に係る短絡不良が第１ソルダーレジスト層５によって防がれる。また、シールド膜６と第１ソルダーレジスト層５とは、シールド膜６の材料を適切に選択することによって良好に密着し得る。例えば、シールド膜６と第１ソルダーレジスト層５とは、硬化後のソルダーレジスト層の上に導体層が積層される場合のソルダーレジスト層及び導体層よりも強固に密着し得る。第１ソルダーレジスト層５の上に導体層を設けることによってストリップライン構造が形成される場合と比べて、シールド膜６と第１ソルダーレジスト層５との間の剥離が生じ難いと推察される。配線基板１の信頼性向上に寄与し得ることがある。

図１の例の配線基板１において、コア層１０と、その両面それぞれに積層されている第１及び第２の内層導体層２、２ｂとによって配線基板１のコア基板が形成されている。このコア基板を挟んで、第１層間絶縁層３及び第１外層導体層４を含むビルドアップ層と、第２層間絶縁層３ｂ及び第２外層導体層４ｂを含むビルドアップ層とが形成されている。コア層１０には、第１内層導体層２と第２内層導体層２ｂとを接続するスルーホール導体１０ｃが形成されている。配線基板１に含まれる導体層及び絶縁層の数は図１の例に限定されない。例えば、第１内層導体層２とコア層１０の第１面１０ａとの間に、さらに一組以上の導体層及び絶縁層が形成されていてもよい。すなわち、第１内層導体層２は、必ずしもコア基板を構成する導体層でなくてもよく、第１面１０ａ側のビルドアップ層中の導体層であってもよい。

各導体層（第１及び第２の内層導体層２、２ｂ、並びに、第１及び第２の外層導体層４、４ｂ）は、例えば、金属箔及びめっき膜を含み得る。各導体層は、例えば、銅、ニッケル、銀、パラジウムなどの任意の金属を単独で又は組み合わせて用いて形成され得る。

各導体層は、それぞれ、任意の導体パターンを含み得る。例えば、第１内層導体層２は、少なくともシールドパターン２１を含み、さらにシールドパターン２１以外の任意の導体パターンを含み得る。しかし、第１内層導体層２は、シールドパターン２１を含んでいるので、好ましくは、グランド用導体パターン又は電源用導体パターンなど、電位変動の少ない導体パターンだけを含んでいる。より好ましくは、第１内層導体層２は、グランド電位に接続される導体パターンだけを含んでいる。例えばシールドパターン２１は、スルーホール導体１０ｃ用のパッド２ａを除いて、第１内層導体層２の下層の絶縁層（図１の例ではコア層１０）の上面の一面にベタ状に形成されていてもよい。

第１外層導体層４は、少なくとも線路パターン４１を含み、さらに、接続パッド４２などの任意の導体パターンを含み得る。例えば、第１外層導体層４は、線路パターン４１以外にも、ストリップ線路を構成する又は構成しない、任意の配線パターンを含んでいてもよい。図１の例では、線路パターン４１及びストリップ線路４０は、Ｚ方向と直交する方向（図１におけるＸ方向）において配線基板１の中央部に設けられている接続パッド４２の一群のＸ方向における両側に設けられている。

図１の例において、第２外層導体層４ｂは端子パッド４ｂ２を含んでいる。端子パッド４ｂ２は、例えば外部の配線基板などの外部部材（図示せず）と接続される導体パッドである。

各導体層は、任意の厚さを有し得る。例えば、各導体層の厚さとしては、３μｍ以上、１００μｍ以下程度の値が例示されるが、各導体層の厚さはこの範囲に限定されない。しかし、線路パターン４１を含む第１外層導体層４は、線路パターン４１を含むストリップ線路４０が所定の特性インピーダンスを有するべく設定された厚さに形成される。線路パターン４１は、ストリップ線路４０が所定の特性インピーダンスを有するべく設定された所定の線路幅を有している。

第１層間絶縁層３は、第１層間絶縁層３を貫通し、第１外層導体層４と第１内層導体層２とを接続するビア導体３１を含んでいる。同様に、第２層間絶縁層３ｂは、第２層間絶縁層３ｂを貫通し、第２外層導体層４ｂと第２内層導体層２ｂとを接続するビア導体３１ｂを含んでいる。第１外層導体層４の接続パッド４２と第２外層導体層４ｂの端子パッド４ｂ２は、ビア導体３１、スルーホール導体１０ｃ、及びビア導体３１ｂを介して電気的に接続されている。

ビア導体３１、３１ｂは、第１及び第２の層間絶縁層３、３ｂそれぞれを貫く貫通孔を導電体で埋めることによって形成された、所謂フィルドビアである。ビア導体３１、３１ｂは、それぞれの上側の導体層と一体的に形成されている。ビア導体３１、３１ｂは、例えば、銅又はニッケルなどからなる無電解めっき膜及び電解めっき膜によって形成されている。スルーホール導体１０も、銅又はニッケルなどからなる無電解めっき膜及び電解めっき膜によって形成されている。

各絶縁層（第１及び第２の層間絶縁層３、３ｂ）及びコア層１０は、任意の絶縁性材料を用いて形成される。絶縁性材料としては、エポキシ樹脂、ビスマレイミドトリアジン樹脂（ＢＴ樹脂）又はフェノール樹脂などが例示される。これらの樹脂を用いて形成される各絶縁層は、ガラス繊維又はアラミド繊維などの補強材、及び／又は、シリカなどの無機フィラーを含んでいてもよい。なお、ストリップ線路４０の特性インピーダンスは、第１層間絶縁層３及び第１ソルダーレジスト層５それぞれの比誘電率と相関する。従って、第１層間絶縁層３には、ストリップ線路４０が所定の特性インピーダンスを有するように選択された比誘電率を有する材料が用いられる。例えば、第１層間絶縁層３と第１ソルダーレジスト層５とは、略同じ比誘電率を有していてもよい。その場合、ストリップ線路４０の設計が容易なため、設計値に近い特性インピーダンスが得られ易いと考えられる。

各絶縁層は、任意の厚さを有し得る、例えば、各絶縁層は、１０μｍ以上、２００μｍ以下の厚さに形成される。ストリップ線路４０の特性インピーダンスは、第１層間絶縁層３及び第１ソルダーレジスト層５の厚さとも相関する。従って、第１層間絶縁層３は、ストリップ線路４０が所定の特性インピーダンスを有するべく設定された所定の厚さを有している。第１層間絶縁層３及び第１ソルダーレジスト層５は、互いに同じ厚さを有していてもよい。その場合、ストリップ線路４０の設計が容易なため、設計値に近い特性インピーダンスが得られ易いと考えられる。

第１及び第２のソルダーレジスト層５、５ｂは、絶縁性を有する任意の材料を用いて形成され得る。第１及び第２のソルダーレジスト層５、５ｂは、例えばエポキシ樹脂、ポリイミド樹脂などを主原料とする感光性樹脂を用いて形成される。第１ソルダーレジスト層５は、第１外層導体層４とシールド膜６との間に介在している。第１ソルダーレジスト層５の厚さ及び比誘電率は、ストリップ線路４０の特性インピーダンスに関与する。第１ソルダーレジスト層５は、第１層間絶縁層３の比誘電率と略同じ比誘電率を有する材料を用いて形成されていてもよい。また、第１ソルダーレジスト層５は、第１層間絶縁層３と略同じ厚さに形成されていてもよい。前述したように、ストリップ線路４０の特性インピーダンスに関する設計において有利なことがある。第２ソルダーレジスト層５ｂは、例えば、第１ソルダーレジスト層５と同じ材料を用いて、第１ソルダーレジスト層５と同じ厚さに形成される。

図１の例において第１ソルダーレジスト層５は、開口５２内に、接続パッド４２の上面の一部を露出させている。図１の例の配線基板１は、接続パッド４２の露出面上に形成されている導電性のバンプ４２ａを備えている。バンプ４２ａによって、例えば電子部品などの外部部材の端子（図示せず）と接続パッド４２とが接合される。なお、第１ソルダーレジスト層５は、接続パッド４２の上面の一部ではなく全体を開口５２内に露出させていてもよい。

第２ソルダーレジスト層５ｂにおける端子パッド４ｂ２上には開口５ｂ２が設けられており、開口５ｂ２内に端子パッド４ｂ２の一部が露出している。開口５ｂ２に露出する端子パッド４ｂ２上には導電性のバンプ４ｂａが備えられている。バンプ４ｂａによって、例えば、マザーボードなどの外部部材の端子と、端子パッド４ｂ２とが接合される。接続パッド４２上の導電性バンプ４２ａ及び端子パッド４ｂ２上の導電性バンプ４ｂａは、例えば、はんだ、金、若しくは銅などの任意の金属、又は、導電性の粒子を含む樹脂を用いて形成される。

図１及び図２の例において、配線基板１は、平面視で、配線基板１の中央部分に、マトリクス状に並ぶ一群の接続パッド４２を備えている。接続パッド４２に接続される外部部材（図示せず）は、この一群の接続パッド４２を包含する実装領域ＭＡに配置される。図２に示されるように、図１及び図２の例の配線基板１では、シールド膜６は、実装領域ＭＡを平面視において全周に渡って囲むように形成されており、枠状の平面形状を有している。枠状の平面形状のシールド膜６の４つの辺それぞれの下層に、線路パターン４１が配置されている。

図２に例示される配線基板１において、第１ソルダーレジスト層５の上に形成されている導電体はシールド膜６だけである。すなわち、第１ソルダーレジスト層５の上には、電気信号が伝送されたり、特定の回路ノード間を接続したりする導体パターンは形成されていない。図１及び図２の例では、第１層ソルダーレジスト層５の上面は、シールド膜６に覆われていない領域を有しているが、シールド膜６は、第１ソルダーレジスト層５の上面全面を覆うように形成されていてもよい。

図３を参照して、ストリップ線路４０、及び、シールド膜６が、さらに詳細に説明される。シールド膜６は、第１ソルダーレジスト層５の表面上に形成され、第１ソルダーレジスト層５を介して線路パターン４１を覆っている。図３の例においてシールド膜６は、第１ソルダーレジスト層５を貫通して第１外層導体層４に接している接続部６１を有している。接続部６１は、第１ソルダーレジスト層５に設けられた開口５１を、シールド膜６を形成する材料で充填することによって形成されている。接続部６１は、Ｚ方向と直交する断面において任意の形状を有し得る。例えば、接続部６１は、Ｚ方向と直交する断面において略円形の形状を有し得る。シールド膜６における第１ソルダーレジスト層５の上の部分は、接続部６１及びビア導体３１を介してシールドパターン２１に電気的に接続されている。シールド膜６による良好なシールド作用が得られると考えられる。

シールド膜６は、導電性を有する任意の材料を用いて形成され得る。シールド膜６は、図３の例のように第１ソルダーレジスト５の開口５１を埋める部分（接続部６１）を有し得るように、例えば、その形成途上において流動性を有し得る材料を用いて形成される。例えば、シールド膜６は、所謂導電性ペースト又は導電性インクのような、導電性粒子又は導電性繊維などの導電性素材を含むペースト状又は液状の樹脂を用いて形成される。従って、シールド膜６は、導電性ペーストの固化物又は導電性インクの固化物であってもよい。シールド膜６における第１ソルダーレジスト５の上の部分及び接続部６１は同一の材料で一体的に形成されている。

シールド膜６を形成するための材料としては、銀ペースト、錫・銀ペースト、又は銅ペーストなどの任意の導電性樹脂、又は、銀ナノ粒子などを含む導電性インクが例示される。従ってシールド膜６は、銀、錫、銅、ニッケル、アルミニウム、パラジウム、チタン、モリブデンなどの任意の金属粒子を含み得る。また、シールド膜６を形成する導電性ペーストを構成する樹脂としては、エポキシ、アクリル、フェノールなどが例示されるが、シールド膜６が含み得る樹脂はこれらに限定されない。なお、配線基板１は、任意の絶縁層に設けられた貫通穴に導電性樹脂を充填することによって形成される樹脂充填型のビア導体を有していてもよい。その場合、樹脂充填型のビア導体と同じ材料を用いてシールド膜６が形成されてもよい。

図３の例において、シールド膜６における第１ソルダーレジスト層５側と反対側の表面６ａは、第１ソルダーレジスト層５と反対の方向に向かって凸となるように湾曲している。すなわち、シールド膜６の厚さは、線路パターン４１が延びる方向と直交する方向（図３におけるＸ方向）における中央部で最も厚くなっている。Ｘ方向においてシールド膜６の中央部に位置する線路パターン４１に対する効果的なシールド作用が得られると考えられる。なお、シールド膜６の表面６ａは、略平坦であってもよく、略全体に若しくは部分的に第１ソルダーレジスト層５側に凹んでいてもよく、また、第１ソルダーレジスト層５の開口５１の真上で部分的に凹んでいてもよい。

ストリップ線路４０の特性インピーダンスは、第１層間絶縁層３及び第１ソルダーレジスト層５それぞれの比誘電率、線路パターン４１の厚さＴ、及び線路幅Ｗ、並びに、線路パターン４１とシールドパターン２１及びシールド膜６それぞれとの間隔Ｈ１、Ｈ２に基づいて定まる。従って、ストリップ線路４０において所望の特性インピーダンスが得られるように、第１層間絶縁層３及び第１ソルダーレジスト層５の材料及び厚さが選択され、線路パターン４１の厚さＴ（すなわち第１外層導体層４の厚さ）及び線路幅Ｗが決定される。例えば第１層間絶縁層３及び第１ソルダーレジスト層５は、ストリップ線路４０が３０Ω以上、１５０Ω以下の特性インピーダンスを有するべく選択された厚さ及び比誘電率を有している。

配線基板１は、図３に示されるように、少なくともシールド膜６を覆う表面保護膜８を備えていてもよい。表面保護膜８は、例えば、イミダゾールを主成分とする、水溶性プリフラックス、好ましくは耐熱性水溶性プリフラックスを用いて形成されている。図１〜図３の例においてシールド膜６は第１ソルダーレジスト層５の上に露出しているが、表面保護膜８を設けることによって、シールド膜６における酸化や錆の発生を防ぐことができる。

図４には、図１の配線基板１におけるストリップ線路４０の変形例であるストリップ線路４０ａが示されている。図４に示されるように、ストリップ線路４０ａは、所定の間隔Ｇを開けて並走するように配置された２本の線路を有する線路パターン４１ａを含んでいる。すなわち、線路パターン４１ａを構成する２本の線路によって差動伝送路が形成されている。ストリップ線路４０ａは、例えば、微小振幅を有する高周波信号の伝送に有利である。本実施形態の配線基板１において、シールド膜６とシールドパターン２１とは、差動伝送路である線路パターン４１を互いの間に挟んでいてもよく、それにより、差動伝送路を含むストリップ線路４０ａが構成されていてもよい。

なお、図４の例では、図３の例における表面保護膜８は形成されていない。本実施形態の配線基板１は、図４に示されるように、シールド膜６を覆う表面保護膜を必ずしも備えていなくてもよい。

図４の例のストリップ線路４０ａ及びその周囲の部分の構造は、線路パターン４１ａが差動伝送路である点及び表面保護膜８が形成されていない点を除いて、図３のストリップ線路４０及びその周囲の部分と同様である。図３に示される構成要素と同様の構成要素には、図４において、図３に示される符号と同様の符号が付され、その説明は省略される。

つぎに、図１に示される配線基板１を例に、一実施形態の配線基板の製造方法が、図５Ａ〜図５Ｅを参照して説明される。

本実施形態の配線基板の製造方法は、図５Ａに示されるように、所定の導体パターン２１を含む導体層（第１内層導体層２）を絶縁層（コア層１０）上に形成することを含んでいる。所定の導体パターン２１は、後工程で形成される線路パターン４１（図５Ｂ参照）に対する電磁シールドとして機能する導体パターンであり、以下では「シールドパターン２１」とも称される。図５Ａの例では、第１内層導体層２は、コア層１０を構成する絶縁層が有する２つの主面のうちの一方（第１面１０ａ）の上に形成されている。コア層１０の他方の主面（第２面１０ｂ）上には、第２内層導体層２ｂが形成されている。

例えば、コア層１０となる絶縁基板とその両面それぞれに積層された銅箔とを有する両面銅張積層板が用意される。両面銅張積層板には、レーザー加工によって、スルーホール導体１０ｃを形成するための貫通孔が形成され、貫通孔の内壁及び両面銅張積層板の表面上に無電解めっき又はスパッタリングなどによって導体膜が形成される。そして、この導体膜をシード層及び給電層として用いる電解めっき、及び、適切なマスクを用いるエッチングなどを含むサブトラクティブ法によって、所望の導体パターンをそれぞれ有する第１内層導体層２及び第２内層導体層２ｂ、並びにスルーホール導体１０ｃが形成される。すなわち配線基板１のコア基板が形成される。なお、第１及び第２の内層導体層２、２ｂ、並びにスルーホール導体１０ｃは、セミアディティブ法によって形成されてもよい。また、本実施形態において、第１内層導体層２は、必ずしもコア層１０を構成する絶縁層上に形成されなくてもよい。例えば、第１内層導体層２は、コア層以外の任意の層間絶縁層上に形成されてもよい。

図５Ｂに示されるように、本実施形態の配線基板の製造方法は、さらに、コア層１０の第１面１０ａ上及び第１内層導体層２上に絶縁層（第１層間絶縁層３）を形成することと、第１層間絶縁層３の上に導体層（第１外層導体層４）を形成することと、を含んでいる。第１外層導体層４は、線路パターン４１を含むように形成される。線路パターン４１は所定の線路幅を有するように形成される。図５Ｂの例では、第１外層導体層４を形成することには、外部部材（図示せず）に対する接続パッド４２を形成することが含まれており、２つの線路パターン４１の間に複数の接続パッド４２が形成されている。第１層間絶縁層３には、第１層間絶縁層３を貫通し、第１内層導体層２と第１外層導体層４とを接続するビア導体３１が形成される。

図５Ｂの例では、コア層１０の第２面１０ｂ上及び第２内層導体層２ｂ上には第２層間絶縁層３ｂ及び第２外層導体層４ｂが形成されている。第２外層導体層４ｂは、端子パッド４ｂ２を含むように形成される。また、第２層間絶縁層３ｂを貫通し、第２内層導体層２ｂと第２外層導体層４ｂとを接続するビア導体３１ｂが形成されている。

第１及び第２の層間絶縁層３、３ｂは、例えばフィルム状のエポキシ樹脂を積層して熱圧着することによって形成される。第１及び第２の層間絶縁層３、３ｂの形成において、銅箔などの金属箔が、第１及び第２の層間絶縁層３、３ｂそれぞれの上に熱圧着されてもよい。第１及び第２の層間絶縁層３、３ｂには、所定の位置に、ビア導体３１、３１ｂの形成用の孔が、炭酸ガスレーザー光の照射などによって形成される。

そして、例えばセミアディティブ法によって、第１層間絶縁層３の上に、少なくとも線路パターン４１を含む第１外層導体層４が形成され、第１層間絶縁層３内にビア導体３１が形成される。また、第１外層導体層４及びビア導体３１の形成方法と同様の方法で、好ましくは第１外層導体層４の形成と同時に、第２層間絶縁層３ｂの上に所望の導体パターンを有する第２外層導体層４ｂが形成され、第２層間絶縁層３ｂ内にビア導体３１ｂが形成される。

図５Ｃに示されるように、本実施形態の配線基板の製造方法は、さらに、線路パターン４１を含む第１外層導体層４と、第１層間絶縁層３とを覆うソルダーレジスト層（第１ソルダーレジスト層５）を形成することを含んでいる。図５Ｃの例では、コア層１０の第２面１０ｂ側において、第２ソルダーレジスト層５ｂが、第２層間絶縁層３ｂ及び第２外層導体層４ｂの上に形成されている。第１及び第２のソルダーレジスト層５、５ｂは、例えば、感光性のエポキシ樹脂又はポリイミド樹脂などを含む膜を、塗布、吹き付け、又は印刷などの方法で各導体層及び各絶縁層上に成膜することによって形成される。

図５Ｃに示されるように、第１ソルダーレジスト層５の形成は、第１外層導体層４の一部を露出させる開口５１及び開口５２を第１ソルダーレジスト層５に形成することを含み得る。開口５１はビア導体３１のビアパッド４３を露出させ、開口５２は接続パッド４２の一部又は全部を露出させる。図５Ｃの例では、第２ソルダーレジスト層５ｂにも端子パッド４ｂ２を露出させる開口５ｂ２が形成されている。例えば、適切な露光マスクを用いる露光及び現像を行うことによって、開口５１、開口５２及び開口５ｂ２が形成される。

各開口５１、５２、５ｂ２の形成後、第１及び第２のソルダーレジスト層５、５ｂは、例えば加熱により完全に硬化され得る。本実施形態の配線基板の製造方法では、各ソルダーレジスト層５、５ｂ上には導体層（例えばストリップ線路のシールド層）が形成されない。従って、各ソルダーレジスト層５、５ｂが、ストリップ線路４０（図５Ｄ参照）が形成される前に完全に硬化されても、導体層との界面における剥離に関する懸念は生じ得ない。

図５Ｄに示されるように、本実施形態の配線基板の製造方法は、さらに、電磁シールドとして機能するシールド膜６となる導体膜を第１ソルダーレジスト層５の上に形成することを含んでいる。この導体膜は、線路パターン４１を覆うように形成され、そのため線路パターン４１に対する電磁シールドとして機能する。シールド膜６と線路パターン４１とシールドパターン２１とによってストリップ線路４０が形成される。このように本実施形態の配線基板の製造方法は、第１ソルダーレジスト層５の上に導体膜を形成することによって、その導体膜からなるシールド膜６と、線路パターン４１と、シールドパターン２１とによって構成されるストリップ線路４０を形成することを含んでいる。

シールド膜６は、導電性を有する任意の材料を第１ソルダーレジスト層５における線路パターン４１の上方の部分に供給することよって形成される。シールド膜６の材料としては、第１ソルダーレジスト層５と良好に密着し得るものが好ましい。例えば、シールド膜６の材料は、第１ソルダーレジスト層５に用いられる樹脂と同種の樹脂、例えばエポキシ樹脂を含んでいてもよい。また、シールド膜６の導電性は金属粒子などの任意の導電性素材によって付与され得る。例えば、銀ペースト、錫・銀ペースト、若しくは銅ペーストなどの導電性ペースト、又は、銀ナノ粒子などを含む導電性インクを用いてシールド膜６が形成される。ペースト状又は液状の材料を用いることによって、第１ソルダーレジスト層５に対する良好な密着性が得られることがある。

第１ソルダーレジスト層５の上へのシールド膜６の材料の供給には、任意の方法が用いられる。例えば、導電性ペーストのようなペースト状、又は液状の材料が用いられる場合、導体膜（シールド膜６）を形成することは、印刷マスクを介して導電性ペーストを印刷することを含んでいてもよい。或いは、導体膜（シールド膜６）を形成することは、図５Ｄに示されるように、インクジェット方式で第１ソルダーレジスト層５に導電性インク６０を塗布することを含んでいてもよい。図５Ｄの例では、第１ソルダーレジスト層５の上に、シールド膜６の形成領域に対応する領域に適切な開口Ｍ１を有するマスクＭが設けられる。開口Ｍ１は、少なくとも線路パターン４１の真上の領域を含む領域に形成される。また、開口Ｍ１は、開口Ｍ１内に形成されるシールド膜６が線路パターン４１に対する十分なシールド作用を奏し得る程度の大きさ（幅）に形成される。

マスクＭに向かって導電性インク６０が塗布される。製造途上の配線基板１ｘが、図５Ｄにおいて矢印Ａによって示される向きに動かされ、マスクＭを介して塗布された導電性インク６０が各開口Ｍ１内に堆積する。その結果、各開口Ｍ１内に、線路パターン４１を覆うシールド膜６が形成される。なお、シールド膜６の形成中、コア層１０の第２面１０ｂ側は、導電性インク６０が意図せず付着しないように、レジストＲなどの任意の保護膜に覆われてもよい。

図５Ｄの例では、マスクＭの開口Ｍ１は、第１ソルダーレジスト層５の開口５１を露出させる領域に設けられている。従って、導体膜（シールド膜６）の形成は、シールド膜６の一部（接続部６１）を第１ソルダーレジスト層５の開口５１内に形成することを含み得る。すなわち、シールド膜６の形成は、シールド膜６における第１ソルダーレジスト層５の上の部分と第１外層導体層４の一部とを接続部６１によって接続することを含み得る。図５Ｄの例においてシールド膜６は、ビア導体３１のビアパッド４３に接続され、その結果、シールド膜６とシールドパターン２１とが電気的に接続される。

シールド膜６の形成後、マスクＭが除去される。シールド膜６がペースト状又は液状の材料を用いて形成される場合、マスクＭの除去の前又は後に、例えば加熱することによってシールド膜６が硬化されてもよい。なお、シールド膜６の材料は、印刷や、図５Ｄの例のようなインクジェットを用いる方法ではなく、樹脂ディスペンサのノズルからの吐出などによって供給されてもよい。

図５Ｅに示されるように、本実施形態の配線基板の製造方法は、さらに、シールド膜６上に表面保護膜８を形成することを含んでいてもよい。表面保護膜８は、シールド膜６上だけでなく、第１及び第２の外層導体層４、４ｂそれぞれの露出面上にも形成されてもよい。表面保護膜８は、例えば、水溶性プリフラックス、好ましくは耐熱性水溶性プリフラックスの溶液中に、シールド膜６の形成後の配線基板１ｘを浸漬することによって形成される。

また、図５Ｅに示されるように、本実施形態の配線基板の製造方法は、さらに、接続パッド４２上に導電性のバンプ４２ａを形成することを含んでいてもよい。同様に、端子パッド４ｂ２上に、導電性のバンプ４ｂａが形成されてもよい。バンプ４２ａ及びバンプ４ｂａは、例えばはんだボールを接続パッド４２及び端子パッド４ｂ２に配置して加熱溶融することによって形成される。なお、バンプ４２ａ及びバンプ４ｂａは、シールド膜６の形成の前に形成されてもよい。以上の工程を経ることによって、図１の配線基板１が完成する。

実施形態の配線基板は、各図面に例示される構造、並びに、本明細書において例示された構造、形状、及び材料を備えるものに限定されない。例えば、配線基板１は接続パッド４２を含んでいなくてもよい。ストリップ線路４０は、平面視で配線基板１の任意の位置に設けられ得る。シールド膜６とシールドパターン２１とは、必ずしも、線路パターン４１の近傍で接続されていなくてもよい。配線基板１は、コア層を有さず一方向に導体層と絶縁層とが積層された所謂コアレス基板であってもよい。また、ビア導体３１及び３１ｂ、シールド膜６の接続部６１、並びにスルーホール導体１０ｃは、必ずしも形成されていなくてもよい。

実施形態の配線基板の製造方法は、各図面を参照して説明された方法に限定されない。例えば、第１及び第２の外層導体層４、４ｂがサブトラクティブ法でパターニングされてもよい。実施形態の配線基板の製造方法には、前述された各工程以外に任意の工程が追加されてもよく、前述された工程のうちの一部が省略されてもよい。

１ 配線基板
１０ コア層
１０ａ 第１面
１０ｂ 第２面
２ 第１内層導体層
２１ シールドパターン（所定の導体パターン）
３ 第１層間絶縁層
３１、３１ｂ ビア導体
４ 第１外層導体層
４０、４０ａ ストリップ線路
４１、４１ａ 線路パターン
４２ 接続パッド（第１接続パッド）
４２ａ バンプ
５ 第１ソルダーレジスト層
５１、５２ 開口
６ シールド膜
６１ 接続部
６ａ シールド膜の表面
８ 表面保護膜

Claims (11)

1. シールドパターンを含む内層導体層と、
   前記内層導体層の上に積層されている層間絶縁層と、
   前記層間絶縁層の上に形成されていて、所定の線路幅を有する線路パターンを含む外層導体層と、
   前記外層導体層及び前記層間絶縁層を覆うソルダーレジスト層と、
   前記ソルダーレジスト層上に形成されていて、少なくとも前記線路パターンを覆うことによって前記シールドパターン及び前記線路パターンと共にストリップ線路を構成するシールド膜と、
   を備える配線基板であって、
   前記シールド膜は、導電性ペースト又は導電性インクの固化物である。
2. 請求項１記載の配線基板であって、前記シールド膜における前記ソルダーレジスト層側と反対側の表面は、前記ソルダーレジスト層と反対の方向に向かって凸となるように湾曲している。
3. 請求項１記載の配線基板であって、前記外層導体層は外部部材に対する接続パッドをさらに含んでおり、
   前記ソルダーレジスト層は前記接続パッドを露出させる開口を備えている。
4. 請求項１記載の配線基板であって、前記シールド膜は、前記ソルダーレジスト層を貫通して前記外層導体層に接している接続部を有している。
5. 請求項４記載の配線基板であって、
   前記層間絶縁層は前記層間絶縁層を貫通するビア導体を含み、
   前記シールド膜は前記接続部及び前記ビア導体を介して前記シールドパターンに電気的に接続されている。
6. 請求項１記載の配線基板であって、前記シールド膜を覆う表面保護膜をさらに備えている。
7. 請求項１記載の配線基板であって、前記ソルダーレジスト層は、前記ストリップ線路が３０Ω以上、１５０Ω以下の特性インピーダンスを有するべく選択された厚さ及び比誘電率を有している。
8. 所定の導体パターンを含む導体層を形成することと、
   前記導体層上に絶縁層を形成することと、
   前記絶縁層の上に、所定の線路幅を有する線路パターンを含む導体層を形成することと、
   前記線路パターンを含む導体層及び前記絶縁層を覆うソルダーレジスト層を形成することと、
   前記線路パターンを覆う導体膜を前記ソルダーレジスト層上に形成することによって、前記導体膜と、前記線路パターンと、前記所定の導体パターンとによって構成されるストリップ線路を形成することと、
   を含んでいる配線基板の製造方法であって、
   前記導体膜を形成することは、導電性ペーストを印刷すること、又は、インクジェット方式により導電性インクを塗布することを含んでいる。
9. 請求項８記載の配線基板の製造方法であって、
   前記ソルダーレジスト層を形成することは、前記ソルダーレジスト層に前記線路パターンを含む導体層の一部を露出させる開口を形成することを含んでおり、
   前記導体膜を形成することは、前記導体膜の一部を前記開口内に形成することによって、前記導体膜と前記線路パターンを含む前記導体層とを接続することを含んでいる。
10. 請求項８記載の配線基板の製造方法であって、前記導体膜上に表面保護膜を形成することをさらに含んでいる。
11. 請求項８記載の配線基板の製造方法であって、
    前記線路パターンを含む導体層を形成することは、外部部材に対する接続パッドを形成することを含んでいる。

Images