JP2020519903A - 光学エンコーダーの構成可能光検出器アレイパターン形成のための方法及び装置 - Google Patents

Abstract

エンコーダーシステムは、構成可能検出器アレイを備え、この構成可能検出器アレイは、複数の検出器を含む。一実施形態では、エンコーダーシステムは、特定用途向け集積回路（ＡＳＩＣ）を含む。エンコーダーシステムは、複数の検出器の各々について状態を定義する分割マップを記憶するように動作可能なメモリも備える。一実施形態では、メモリは、不揮発性メモリを含む。エンコーダーシステムは、メモリから分割マップを読み出して、この分割マップに従って構成可能検出器アレイを構成するように動作可能な、マイクロコントローラー等のコントローラーも備えることができる。エンコーダーシステムは、運動物体によって変調される束を生成するように動作可能なエミッターも備えることができ、構成可能検出器アレイは、束を受け取り、この束に応答して検出器の各々についてそれぞれの電流出力を生成するように動作可能である。【選択図】図１

Description

優先権
本願は、２０１７年３月２０日に提出された「Method and Apparatus for Configurable Photodetector Array Patterning for Optical Encoders」と題する米国仮特許出願第６２／４７３，５２５号の利益を主張する、２０１７年８月１８日に提出された「Method and Apparatus For Configurable Photodetector Array Patterning for Optical Encoders」と題する米国非仮特許出願第１５／６８１，１８２号に対する優先権を主張する。これらの出願は、引用することによりその全体が本明細書の一部をなす。

光学エンコーダー等のエンコーダーシステムは、１つ以上の光検出器を用いることによって、或る物体の位置（例えば、線形位置及び／又は角度位置）を検出して、アナログ出力信号又はデジタル出力信号に変換する電気機械デバイスを含むことができる。ロータリーエンコーダー及びリニアエンコーダー等の異なるタイプの光学エンコーダーが存在する。ロータリーエンコーダー及び／又はリニアエンコーダーの製造者は、従来では、製造者が展開する（ロータリーエンコーダーの場合）異なるコードホイール構成又は（リニアエンコーダーの場合）コードストリップ構成（ロータリーエンコーダーの場合半径及び１回転当たりのパルス数（pulses-per-revolution）、リニアエンコーダーの場合単位長さ当たりのパルス数（pulses-per-unit-length）、及び／又はスリット形状）ごとに異なる集積回路（ＩＣ）設計を必要としていた。或る構成を有する多くの異なるエンコーダーモジュールをそれぞれ少量〜中程度の数量で製造する製造者にとって、これには、それぞれ少量〜中程度の数量での、異なるＩＣのポートフォリオの購入が必然的に伴う。この結果、コードホイール構成又はコードストリップ構成に関係なく同じＩＣが複数のエンコーダーモジュールに用いることができる場合に必要とされるであろうよりもコストが高くなるとともに、より複雑なサプライチェーンが必要になる。

したがって、エンコーダーシステムにおける改善が望まれている。

本開示の態様は、以下の詳細な説明が添付の図面とともに読まれると最も良く理解される。産業における標準的な慣行に従って、種々の特徴が一律の縮尺で描写されないことが強調される。実際、種々の特徴の寸法は、論述を明瞭にするように恣意的に拡縮される場合がある。

いくつかの実施形態による、例示の透過型光学エンコーダーの図である。 いくつかの実施形態による、透過型光学エンコーダーシステムにおける直交トラックコードホイールスリットの一例示のパターンの図である。 いくつかの実施形態による、図２に示すコードホイールの直交トラック上に重ね合わされた、光センサーＩＣ上の光活性領域への直交割り当て（Ａ＋、Ａ−、Ｂ＋、Ｂ−）の一例示の実施形態を示す図である。 いくつかの実施形態による、コードホイールが一定速度で時計回りに回転する場合の、図３におけるＡ＋領域、Ａ−領域、Ｂ＋領域、Ｂ−領域の総照明エリアを示す図である。 いくつかの実施形態による、一例示の構成可能光検出器アレイと、コードホイールの直交トラック上に重ね合わされた、アレイ内の各光ピクセルへの構成された直交割り当てとを示す図である。 いくつかの実施形態による、構成可能光検出器アレイ内の光ピクセルに対する直交割り当て機構の一例示の概略図である。 いくつかの実施形態による、構成可能光検出器アレイの読み値を、トランスインピーダンス増幅器（ＴＩＡ）を用いてアナログ出力に変換する、一例示のインターポレーター抵抗器ラダーアーキテクチャの一例示の回路図である。 一実施形態による、一例示の光学エンコーダーＩＣのブロック図である。 いくつかの実施形態による、構成可能光検出器アレイを用いて、光学エンコーダーとコードホイールとの間の位置合わせチェックを実施する一例の技術を示す図である。 いくつかの実施形態による、構成可能光検出器アレイを用いて、光学エンコーダーとコードホイールとの間の位置合わせチェックを実施する一例の技術を示す別の図である。 いくつかの実施形態による、インデックストラック（index track）ピクセルアレイとともに直交トラックピクセルアレイを実施する２つの例示の構成を示す図である。 いくつかの実施形態による、インデックストラック（index track）ピクセルアレイとともに直交トラックピクセルアレイを実施する２つの例示の構成を示す別の図である。 いくつかの実施形態による、ピクセル分割マップを決定する一例示の方法のフローチャートである。 いくつかの実施形態による、構成可能光検出器アレイを有する光学エンコーダーを動作させる一例示の方法のフローチャートである。

以下の開示は、提供される主題のそれぞれ異なる特徴を実施する、多くのそれぞれ異なる実施形態又は例を提供する。本開示を簡略化するために、コンポーネント及び配置構成の特定の例が以下に記載される。当然ながら、これらは、単なる例にすぎず、限定するものであるようには意図されていない。本開示が関係する分野の当業者が通常想到するような、記載されるデバイス、システム、方法に対する任意の代替及び更なる変更、及び本開示の原理の任意の更なる適用が全て想定される。例えば、１つの実施形態に関して記載された特徴、コンポーネント、及び／又はステップを、本開示の他の実施形態に関して記載された特徴、コンポーネント、及び／又はステップと組み合わせることで、そのような組み合わせが明示されていなくても、本開示によるデバイス、システム、又は方法の更なる別の実施形態を形成することができる。さらに、簡潔性のために、いくつかの事例において、同じ又は同様の部分を指すために同じ参照符号が複数の図面を通して用いられる。

本開示は、包括的には、光検出システム及びその方法に関し、より詳細には、構成可能光検出器アレイを有する光学エンコーダー、及び、目標物体の位置情報を検出して、アナログ出力信号又はデジタル出力信号に変換する方法に関する。簡潔性のために、本明細書において記載される実施形態は、目標物体の一例として（ロータリーエンコーダーの場合）コードホイールを用いるが、実施形態の範囲は、移動物体の任意の適した光検出を含むことができる。例えば、本開示における原理は、線形移動（例えば、リニアエンコーダーの場合のコードストリップ）を検出することにも用いることができる。本開示の種々の実施形態は、出力信号品質の著しい劣化を伴うことなく種々の構成のエンコーダーモジュール用に単一ＩＣ設計を使用することを可能にし、そのため、大量化から生じるコストの低下と、管理する必要のあるＩＣ部品種類の少数化からもたらされるサプライチェーンの単純化とが可能になる。

さらに、他の実施形態は、磁気検出器を利用することができる。しかしながら、例示の容易さのために、本明細書において記載される実施形態は、光検出に焦点を当てており、係る原理を、磁気検出システムに適用することができることが理解される。

光学エンコーダーは、運動を追跡するのに用いられるとともに、位置及び速度を求めるのに用いることができるインクリメンタルエンコーダーを含むことができる。運動は、線形運動とすることもできるし、回転運動とすることもできる。方向を求めることができるので、非常に高精度の測定を行うことができる。図１は、透過型ロータリー光学エンコーダーの一実施形態を示している。図１内で、「交互に現れる不透明領域及び透明領域」と表記されたコードホイールの領域は、１つ以上のトラックからなる。この例において、トラックは、コードホイール上の、シャフトの中心からの距離が内半径Ｒ１と外半径Ｒ２との間である全ての点のセットであり、トラックの不透明領域（例えば、バー）及び透明領域（例えば、スリット）は、トラックがシャフト中心に関する次数Ｎの離散回転対称（ここで、Ｎ≧１）を有するように配置されている。インクリメンタルエンコーダー上の１つのそのようなトラックは、直交トラックとして知られており、この直交トラックの回転対称の次数は、エンコーダーシステムの１回転当たりのパルス数（ＰＰＲ）とも称される。

図２は、直交トラックの一例示の実施形態を示している。図１における光センサー集積回路（ＩＣ）は、Ａ＋領域、Ａ−領域、Ｂ＋領域、及びＢ−領域等の複数の領域にグループ分けされるとともに、コードホイールの直交トラックに位置合わせされる（すなわち、コードホイール回転軸から或る距離にある、直交トラックのＲ１とＲ２との間の位置に位置合わせされる）複数の光活性エリアを含む。Ａ＋領域、Ａ−領域、Ｂ＋領域、及びＢ−領域の各々は、並列に接続された１つ以上の別個の光活性エリアから構成される（並列な別個の光活性エリアの光電流は加法性である（additive）ようになっている）。光エミッター（例えば、ＬＥＤ）が光活性エリアに向けて光を照明する。この光は、トラックの不透明領域によって遮断されるか、又は、透明領域を通過して光活性エリアに到達する。

図３は、コードホイールの直交トラックの部分が重ね合わされた、システムにおける光センサーＩＣのＡ＋領域、Ａ−領域、Ｂ＋領域、及びＢ−領域の一例示の実施形態を示している。図４は、一定のコードホイール回転速度を想定した、或る期間にわたる図３に示すＡ＋領域、Ａ−領域、Ｂ＋領域、及びＢ−領域の総光電流を示している（本明細書において、総光電流は、総照明エリアに正比例するものと想定される）。図４において見て取ることができるように、光電流波形は、周期１／（ｆ_ＣＷ＊ＰＰＲ）を有して周期的であり、ここで、ｆ_ＣＷは、コードホイールの回転周波数であり、ＰＰＲは、コードホイールの直交トラックの回転対称の次数である。その上、光電流波形は、概ね正弦波形であり、互いに直交している（すなわち、振幅が等しく、９０度だけ位相が離れている）。図３に示す方式は、フェーズドアレイ設計として知られており、この方式において、センサーＩＣ上の光活性エリアは、Ａ＋領域、Ｂ＋領域、Ａ−領域、及びＢ−領域の間で空間的に交互に現れるとともに、コードホイールの直交トラックにおけるスリット及びバーの幾何特性にサイズ及び位置が厳密に一致する。コードホイール構成（半径及びＰＰＲ）が変化すればコードホイールの直交トラックのスリット及びバーの幾何特性が変化するので、特定のコードホイール構成を有して用いられることが意図されるフェーズドアレイ設計は、異なるコードホイール構成を有して用いられるときには正常に機能しない。さらに、それぞれ異なるコードホイールは、それぞれ異なるスリット形状を有する場合がある。図示される実施形態では、スリット形状は、両端が放射状であるパイ形状（pie-shaped）等の規則的形状であり、それぞれ異なるスリットが、同一のスリット形状を有することができる。他の種々の実施形態では、スリット形状を不規則形状とすることができる一方で、同じコードホイール上のそれぞれ異なるスリットは、それぞれ異なる形状を更に有することができる。したがって、インクリメンタルエンコーダーの製造者は、従来では、製造者が展開する異なるコードホイール構成ごとに、異なるＩＣ設計を必要としていた。或る構成を有する多くの異なるエンコーダーモジュールをそれぞれ少量〜中程度の数量で製造する製造者にとって、これには、それぞれ少量〜中程度の数量での、多くの異なるＩＣの購入が必然的に伴う。この結果、構成に関係なく同じＩＣが複数のエンコーダーモジュールに用いることができる場合に必要とされるであろうよりもコストが高くなるとともに、サプライチェーンが複雑になる。

例えば、或る顧客が、通常、３つのコードホイール半径、及び１つの半径当たり４つの異なるＰＰＲをサポートする場合、その顧客は、（少なくとも理論上）１２個の異なるＡＳＩＣの在庫を維持する必要があることになる。したがって、出力信号品質の著しい劣化を伴うことなく種々の構成のエンコーダーモジュール用に単一ＩＣ設計を使用することを可能にし、そのため、大量化から生じるコストの低下と、管理するＩＣ部品種類の少数化からもたらされるサプライチェーンの単純化とが可能になることが望まれている。本開示における原理により、顧客が多数のコードホイール半径及びＰＰＲ用に単一のＩＣを在庫として仕入れることが可能になり、概して、大量化及びマテリアルハンドリングの削減に起因して顧客にとっての低コストポジション化が可能になる。

図５は、構成可能光検出器アレイと、コードホイールの直交トラック上に重ね合わされた、アレイ内の各光検出器への構成された直交割り当ての一例とを示している。構成可能光検出器アレイは、ＩＣの光活性エリアを形成する。各光検出器は、フォトダイオード又はフォトトランジスタのいずれかを含むことができる。簡潔性のために、アレイ内の一光検出器は、光ピクセル（photo pixel）、又はピクセルとも称され、構成可能光検出器アレイは、ピクセルアレイとも称される。例示される実施形態における光検出器は、単なる例示にすぎず、特許請求の範囲において明示的に列挙されているものを超えて本開示を限定するものであるようには意図されていない。本開示の原理は、磁気エンコーダーにも適用可能とすることができる。例えば、磁気エンコーダーシステムは、コードホイール又はコードストライプ等の移動物体からの変調に起因した磁束変化を検出する構成可能磁界検出器アレイを有することができる。

一例示のピクセルアレイにおいて、各ピクセルは、直交割り当て（すなわち、Ａ＋、Ａ−、Ｂ＋、Ｂ−）のうちの任意の１つに構成することができる。この構成は、ＩＣが、不揮発性メモリ等のメモリモジュールに記憶されたピクセル分割マップから読み出すことによって電源投入される場合に行うことができる。この構成は、その場で（on-the-fly）更新することもできる。例えば、図５において、左上の隅におけるピクセルは、特定のコードホイール構成に適合されたピクセル分割マップに基づいてＢ＋を割り当てられる一方で、ＩＣが異なるコードホイールを用いて設置される場合、そのピクセルは、異なるピクセル分割マップに依存して、Ａ＋、Ａ−、又はＢ−に変更することができる。或いは、光学エンコーダーの動作中、システムは、その場でピクセルマップをインクリメンタルに変更することを決定することができ、この特定のピクセルは、ピクセルアレイ内の他のいくつかのピクセルとともに、Ｂ＋から、Ａ＋、Ａ−、又はＢ−に変更することができる。また、ＩＣ内に２つ以上のピクセルアレイが存在することが可能である。いくつかの実施形態では、コードホイールの１つ以上のトラックが、１つ以上のピクセルアレイに位置合わせされる。

いくつかの実施形態では、同じ直交割り当てを用いて構成されたピクセルは、ストリップ形状において光活性領域を形成する。いくつかの実施形態では、同じ直交割り当てを用いて構成されたピクセルは、モザイク形状において光活性領域を形成する。ピクセルの割り当ては、通常、コードホイールの半径及びＰＰＲ、並びにピクセルアレイの形状、ピクセル数、及び間隔を考慮したものである。いくつかの実施形態では、ピクセル割り当ての考慮には、ＩＣとコードホイールとの間の設置時の位置合わせ不良も含む。いくつかの実施形態を促進するために、ピクセル割り当ての考慮には、設置時の位置合わせ不良等に起因した不平衡な電流又は利得を補正することを含む。

ピクセルアレイは、矩形形状、正方形形状、又は適切な他の形状を有することができる。ピクセルの形状は、ピクセルアレイ内で一様でないようにすることもできる。異なるサイズ／形状のピクセルを有することにより、総システム雑音を低減することができる。矩形の、格子ベースのピクセルは、スリットにより良好に一致する理想的に形作られた検出器と比較して少量の雑音を生成する場合がある。形状を、円形、楕円、又は角丸に調整することにより、全体雑音を低減することができる。さらに、個々のピクセル又はピクセルのグループのサイズを変更することにより、レイアウトの複雑度の増加、及び、ピクセルマッピングを決定するモデル化要件の増加が見込まれることと引き換えに、システム雑音を改善することもできる。

ピクセルアレイは、複数のピクセルと、複数の集中電流モード出力とを含むことができる。図６を参照すると、各ピクセルは、少なくとも２つの電気端子を有する光活性エリアを含み、この光活性エリアにおいて、電流は、第１の端子（アレイ内の全てのピクセルに接続され、共通端子とも称される）と、第２の端子（各ピクセルに固有であり、個別端子とも称される）との間を、光活性エリアに入射する光学パワーに比例して流れる。第２の端子は、電気スイッチ（例えば、ＭＵＸ）に結合される。電気スイッチは、制御線（例えば、バス線、又はＳＲＡＭワード線）から構成ビットを受信し、光活性エリアの個別端子を、集中電流モード出力のうちの１つにルーティングする。所与の時点において、集中電流モード出力のうちの２つ以上が個別端子にルーティングされることはない。このようにして、各集中電流モード出力は、その出力へのスイッチが閉じられた全てのピクセルの光活性エリア内の光電流の総和に等しい電流を搬送する。１つ以上のメモリビットが用いられて、このメモリビットの状態に基づいて適切に電気スイッチを制御するのに用いられる任意の回路部及び接続とともに、これらのスイッチのいずれが（電気スイッチが存在する場合）閉じられるべきかが選択される。

ピクセルアレイ内のピクセルは、コードホイールの構成に基づいて、種々の集中電流モード出力の間で分割することができる。分割は、スイッチを制御するメモリビットに書き込むことによって実行することができる。ピクセルのパターンは、システム内のコードホイールの設計に基づく。一例示の実施形態では、シミュレーション又は実験の或るプロセスが用いられて、コードホイールの半径及びスリットパターンに基づいてピクセルのマッピングが決定されるが、これは、以下でより詳細に論述される。この結果は、システムマイクロコントローラーによって用いられて、各ピクセルを正しい領域に設定するように、ＡＳＩＣのメモリに書き込まれる。

例えば、ピクセルアレイは、６４行×３２列のピクセル、計２０４８ピクセルを含むことができる。各ピクセルは、自身を４つの集中直交トラック割り当てのうちの１つに関連付けるのに２ビット（例えば、ＳＲＡＭビット）を必要とする。システムは、一ピクセルを選択するのに１１ビットバスアドレスと、４つの集中直交トラック割り当てのうちの１つを選択するのに追加の２ビットとを用いることができる。

いくつかの実施形態では、ピクセルは、オフに設定することができる。一例示の解決策は、各ピクセルを４つの主要領域、すなわち、Ａ＋、Ｂ＋、Ａ−、Ｂ−に設定する。いくつかの事例では、個々のピクセルをオフにすることが有利であり得る。これは、ピクセル単位で、又は行全体若しくは列全体に基づいて実行することができる。これにより、ピクセルが、潜在的に、コードホイールパターンにより厳密に一致することが可能となり得る。さらに、この能力により、４つのメイン領域にわたるより良好な電流平衡が可能となり得るので、トランスインピーダンス増幅器（ＴＩＡ）、フィルター、及びコンパレーターのような、ＡＳＩＣにおける下流のブロックの設計が簡略化される。ピクセルをオフに切る１つの実施態様は、４つの集中電流モード出力のうちのいずれもが個別端子に結合されていないステータスを選択するために、ＭＵＸに更に１つ制御ビットを加えることである。

いくつかの実施形態では、ピクセルは、完全オン以外の何らかの強度に設定することができる。通常、ピクセルは、完全オンであり、４つの領域のうちの１つに割り当てられる。ピクセルは、追加の１つ以上の制御ビットを用いて、２分の１ピクセル若しくは４分の１ピクセル等が用いられる重み付き電流出力、又は更には０（すなわち、ピクセルがオフ）を可能にする部分的強度に設定することができる。この強度調整は、潜在的に、固定パターンにおけるピクセルの、コードホイールにおけるスリットへのマッピングを改善することができる。

この例における集中電流出力は、トランスインピーダンス増幅器（ＴＩＡ）、例えば４つのシングルエンドＴＩＡ又は２つの差動ＴＩＡにルーティングされる。これらの増幅器は、ピクセルアレイからの電流出力を、下流の処理に用いることができる電圧信号に変換する。これらのＴＩＡは、４つのブロックからの電流出力のために適切にサイズが定められる。一実施形態では、ＴＩＡは、直交トラックのために高品質アナログ出力を生成するために、極めて線形とすることができる。別の実施形態では、ＴＩＡは、（例えば、アナログ直交トラック出力が必要とされない場合、）広ダイナミックレンジの入力に適応するために、対数増幅器である。トランスインピーダンスは、増幅器自体の内部雑音によって導入される角度位置誤差及び下流のコンパレーターのオフセットを小さく維持する程度に十分大きくあるべきであるが、フルスケール入力電流において良好な線形性を保存する程度には小さくあるべきである。各ＴＩＡのインスタンスは、オフセット補償のために、自身の入力に加えて調整可能電流シンクを有することができる。特定のインスタンスの電流シンク値は、そのインスタンスに対応する制御バイトによって制御することができる。調整可能電流シンクは、制御ビット（複数の場合もある）（例えば、バイト）を記憶するラッチを含むことができる。

図７は、構成可能光検出器アレイの読み値を、トランスインピーダンス増幅器（ＴＩＡ）を用いてアナログ出力に変換する、一例示のインターポレーター抵抗器ラダーアーキテクチャの回路図を示している。これは、単なる一例にすぎない。他の適した数のインターポレーター抵抗器（２つ以上）及び／又は他の適した回路トポロジー等の他の適した実施態様を用いることもできる。図示される実施形態では、このブロックは、フィルタリングされたＡ＋／Ａ−／Ｂ＋／Ｂ−のＴＩＡ出力波形から、５．６２５度（＝９０度／１６）の等しいステップで０度〜９０度だけ位相シフトされたアナログ波形を生成する。適切な内挿された波形同士を離散的に比較することによって、最大でＴＩＡ出力の周波数１６個分の矩形波を、この例示の実施形態について生成することができる。このブロックは、各々、４つの直交トラックＴＩＡ（Ａ＋、Ａ−、Ｂ＋、Ｂ−）のうちの２つのフィルタリングされた出力同士の間にある４つの同一の抵抗器ラダーからなる。すなわち、１つは、Ｂ＋のフィルタリングされたＴＩＡ出力とＡ−のフィルタリングされたＴＩＡ出力との間にあり、１つは、Ａ−のフィルタリングされたＴＩＡ出力とＢ−のフィルタリングされたＴＩＡ出力との間にあり、１つは、Ｂ−のフィルタリングされたＴＩＡ出力とＡ＋のフィルタリングされたＴＩＡ出力との間にあり、４つ目は、Ａ＋のフィルタリングされたＴＩＡ出力とＢ＋のフィルタリングされたＴＩＡ出力との間にある。任意の数のステップを提供するのに適切なように、他の種々の実施形態をスケーリングすることができる。

図８は、一例示の光学エンコーダーＩＣのブロック図を示している。ＴＩＡに後置して、システムは、任意選択で、ピクセルをコードホイールスリットに非理想マッピングすることによって導入される高調波を除去するフィルターを含むことができる。フィルターは、厳格に要求されるものではなく、全体性能を改善するために挿入することができる。フェーズドアレイと比較した、マッピングされるピクセルの非理想形状により、何らかの信号の歪みが引き起こされる場合がある。このフィルターは、コードホイールのそれぞれ異なる動作スピードに適応するように構成可能とすることもできる。この歪みの大部分は、フィルターを適用して高調波を低減することによって補正することができる。このブロック図における他の要素は、インターポレーター、コンパレーター、出力ドライバー、及び電源を含むが、これに限定されるものではない。光学エンコーダーは、一般に、デジタル出力又はアナログ出力のいずれかを提供し、ピクセルアレイは、それら双方をイネーブルする。アナログ出力の事例では、４つのチャネルが外部ＡＤＣに送信され、外部ＡＤＣにおいて、これらのチャネルがサンプリングされて信号処理チップ／マイクロコントローラーに送信されることで、変更の位置及びレートが判定される。デジタル出力は、ＡＳＩＣ内の内部コンパレーターにアナログ信号を通過させて、外部ＡＤＣを必要としない直交バイナリ出力を生成することによって行うことができる。内挿及び間引き＋アナログ／デジタル出力の能力は、多くのエンコーダーに共通であり独自のものでもなく、これらの能力は、ピクセルアレイによって制限されるものでもない。

また、エンコーダーＩＣは、付随する光エミッター（例えば、ＬＥＤ）の電流制御を提供し、電圧／温度にわたって定電流において駆動することもできるし、フィードバックを用いて定光学パワー密度を提供することもできる。ピクセルアレイ又は別個の検出器のいずれかを用いて、このフィードバックをモニタリングすることができる。この概念は、フィードバック機構として機能する行又は列の潜在的な使用以外、ピクセルアレイに特有のものではない。さらに、ピクセルディザリング及びＬＥＤ電流駆動の変化の組み合わせにより、小さな変化の検出において改善を提供することができる。

図９Ａ及び図９Ｂは、一例示の実施形態による、ピクセルアレイの何らかの拡張使用、詳細には、光学エンコーダーとコードホイールとの間の位置合わせチェックを示している。例示のピクセルアレイは、システムの機械的位置合わせを支援するか、若しくは、同等の機械的位置合わせを提供するようにピクセルを再マッピングするかのいずれかのために、又はこれらの双方（又はこれら以外）のために用いることができる。アレイ内のピクセルは、位置合わせを援助するために、製造プロセス中に独自のパターンに設定することができる。ＩＣ及びＰＣＢ基盤が機械的に適所に係止されると、性能を更に向上させるためにピクセルアレイパターンを変更することができる。ピクセルアレイの理論上のパターンは、アレイとコードホイールスリットとの間の完全な（又はほぼ完全な）位置合わせを想定する。機械要素の積み重ね（ハウジング、ＰＣＢ、チップ配置、チップ内のダイ配置）により、重大な誤差が引き起こされる場合がある。機械コンポーネント及び電気コンポーネントを備える独自のシステムごとに、システムの実地性能を測定することができるとともに、カスタムのピクセルパターンを計算及び使用することができる。ピクセルは、４分の１構成又は行構成にマッピングすることができ、領域からの出力は、コードディスクを回転させる間に比較することができる。ピクセルアレイがコードホイールの中心から外れていた場合、４つのピクセルチャネルからのアナログ出力は不均衡となり、アレイが位置合わせ不良を起こしていたことが操作者に示され、ＡＳＩＣのコードホイールとのより良好な位置合わせのためにいずれの方向に動かすべきかの表示が提供される。

図９Ａは、ピクセルアレイがピクセルの全て又は一部をｒｅｆ＿ｔｏｐ領域及びｒｅｆ＿ｂｏｔｔｏｍ領域に割り当てることできる一方で、これらの２つの領域の外側の割り当てられていないピクセルをオフにすることができることを示している。光検出器は、これらの２つの領域間の電流差を比較することによってＹ方向位置合わせ不良を求めることができる。代替的に、図９Ｂでは、ピクセルアレイがピクセルの全て又は一部をｒｅｆ＿ｌｅｆｔ領域及びｒｅｆ＿ｒｉｇｈｔ領域に割り当てることができる。ここでもまた、これら２つの領域間の電流差を比較することによって、Ｘ方向位置合わせ不良を導出することができる。この位置合わせ不良較正の後、システムは、次に、ピクセル分割マップを微調整して、位置合わせ不良を補償することができる。位置合わせ不良は、ピクセルアレイによって、又は、二次（別個の）ピクセルアレイによって測定することができる。いくつかの実施形態では、位置合わせ不良は、別個の光センサーのセットによって測定される。

ピクセルは、潜在的に、実行時間中にディザリングすることができる。通常、ピクセルは、起動時に静的較正に設定される。ピクセルを、或る領域から別の領域にシフトさせるか又はオフにする能力を有することにより、特に低回転スピードにおける性能の向上を可能にすることができる。ディザリングは、多くの場合、隣接する値同士の間の内挿を促進するために、信号処理において行われる。この技術を、ここで適用することができる。そのような実施形態は、ピクセルを設定する第２のメモリと、メモリ同士の間を、非常に短い時間で切り替える能力とを利用することができる。これは、第２の抵抗器及び選択するためのｍｕｘによって達成することができる。

図１０Ａは、インデックストラックのために別個のピクセルアレイを用いることができることを示している。従来のエンコーダーは、インデックス追跡、すなわち、１回転当たり１パルス、又はコードホイール位置の３分の１の識別を提供する別個のコードホイールトラックを有していた。この別個のアレイは、これらの目的のうちの任意のものに用いることができ、いくつかの事例では、構成とは別個にインデックストラックのために用いることができる。代替的に、図１０Ｂに示すように、１つのピクセルアレイを、直交トラックピクセル領域と、インデックストラックピクセル領域とに分割することができる。ここでもまた、システムの必要性に依存して、インデックストラックピクセル領域は、実行中、より大きな直交ピクセル領域の一部に変換することができる。

光学エンコーダーは、透過型アーキテクチャ及び反射型アーキテクチャの双方における使用に適応させることができる。本明細書での記載は、ＬＥＤがコードホイールの一方の側面上にあり、かつ、検出器が他方の側面上にある、透過型設計についてのものである。反射型設計では、ＬＥＤは、検出器ＩＣとともにオンチップ又はオフチップのいずれかで、検出器ＩＣと同じ側面上に静置され、反射「スリット」及び非反射空間を有するコードホイールで光を反射する。これにより、顧客設計の小型化が提供される。ピクセルアレイは、透過型アーキテクチャ及び反射型アーキテクチャの双方をサポートする。一例示の反射型設計では、ＬＥＤは、検出器ＩＣと同じダイ上にある。別の例示の反射型設計では、ＬＥＤ及び検出器ＩＣは、２つの別個のデバイス（例えば、２つのダイ）上にあるが、物理的にともに組み立てられる。

この概念は、ロータリーエンコーダーだけでなく、リニアエンコーダーにも適用することができる。線形設計では、コードスリットの同等物は、線形軸上にあり、ピクセルアレイを上下にスライドする。ピクセルアレイは、そのシナリオにおいて同等に良好に機能する。例えば、リニアエンコーダーの実施形態では、運動物体は、半径及びＰＰＲを用いるロータリーエンコーダーとは対照的に、長さ当たりのパルス数（pulses-per-length）を含むことができる。

ピクセルは、ランダムアクセスメモリ（ＲＡＭ）又は不揮発性メモリ（ＮＶＭ）のいずれかからアクセスされる構成を用いて構築することができる。ＲＡＭの事例では、ホストマイクロコントローラーが、各メモリを設定することができる。代替的に、エンコーダーＡＳＩＣは、外部ＮＶＭ又は内部ＮＶＭから読み出されるロジックを含み、メモリをそのように設定することができる。内部ＮＶＭは、プログラマブル、すなわち、フラッシュメモリとすることもでき、またワンタイムプログラマブルメモリとすることもできる。ピクセルは、リードオンリーメモリ（ＲＯＭ）を用いて静的パターンを記憶するように設定することもできるが、それによると、顧客に対する融通性の利益が低減する。十分な数量を扱う顧客は、動作時にメモリを構成する必要性をなくすためにＲＯＭパターンを発注することができる。

図１１は、ピクセルアレイを構成するピクセル分割マップを決定する一例示の方法３００のフローチャートを示している。物理的に別個のコンピューターシステム（例えば、ＰＣ）及び／又は他のマイクロコントローラーユニット（複数の場合もある）が、コンピューター可読媒体からコードを読み出すことと、そのコードを、本明細書において論述される機能を提供するために実行することとによって方法３００の動作を実行することができる。一例示の実施形態では、方法３００は、エンコーダーＩＣ内のマイクロコントローラーユニットによってでも、エンコーダー実行時間中にでもなく、製造動作中に、独立型コンピューターシステム（例えば、ＰＣ）によって実行される。動作３０２において、コードホイールの幾何学的特徴が、メモリに記憶されたコードホイールのセットアップから収集される。コードホイールの幾何学的特徴は、ホイール半径、ＰＰＲ、及び回転スピードを含むことができる（例えば、ＰＰＲが増加するにつれて、ピクセルのマッピングは、次第に従来のフェーズドアレイ構成のようには見えなくなってくる場合がある）。代替的に、運動物体がコードホイールではなくコードストリップである場合、幾何学的特徴は、コードストリップの長さ当たりのパルス数のパラメーターを含むことができる。動作３０４において、ピクセルアレイ特徴が、メモリに記憶されたピクセルアレイのセットアップから収集される。ピクセルアレイ特徴は、ピクセルアレイ寸法（例えば、行×列）、ピクセル間隔、ピクセル形状、ピクセルサイズを含む。他の実施形態では、ピクセルアレイ特徴は、Ｘ方向／Ｙ方向位置合わせ不良情報を含むことができる。

動作３０６において、方法３００は、ピクセル分割マップを決定する。ピクセル分割マップの決定は、１００％精度からの誤差偏差の閾値等の、異なるピクセル分割マップの閾値を計算することに依拠することができる。候補ピクセル分割マップが閾値に達すると、この候補ピクセル分割マップを、最終ピクセル分割マップとして選択することができる。動作３０８において、方法３００は、ピクセル分割マップを、エンコーダーＩＣ内のメモリモジュール等のメモリモジュールに記憶する。

図１２は、ピクセルアレイを有する光学エンコーダーを動作させる一例示の方法５００のフローチャートを示している。エンコーダーのマイクロコントローラー又は他のプロセッサが、コンピューター可読媒体からコードを読み出すことと、そのコードを、本明細書において論述される機能を提供するために実行することとによって方法５００の動作を実行することができる。動作５０２において、光学エンコーダーは、電源投入後、メモリモジュールからピクセル分割マップを索出する。一実施形態では、光学エンコーダーは、外部不揮発性メモリを読み出す内部状態マシンを実行して、マップをロードすることができる。動作５０４において、ピクセルアレイ内の各ピクセルは、ピクセル分割マップにおいて定義された状態に構成され、例えば、マップは、上述したように、各個々のピクセルを４つの四分割部分（quadrants）に定義する。例えば、制御信号をスイッチ（例えば、図６のマルチプレクサー）に印加して、各ピクセルをそれぞれの電流線と結合することができる。動作５０６において、光学エンコーダーは、線形軸の周りに回転するか又は線形ストリップを上下にスライドするコードスリット等の移動物体によって変調された光エミッターに応答して、ピクセルアレイ上のそれぞれ異なる割り当てられた領域から電流を収集することによって、光検出を実行する。

いくつかの実施形態では、索出されたピクセル分割マップは、位置合わせ不良較正のためのものであり、次に、システムは、位置合わせ不良結果を測定及び生成する動作５０８に移行し、続いて、正式な動作使用のためにピクセル分割マップを再計算してメモリモジュールに書き込む動作５１０が後続することができる。代替的に、方法５００は、動作５０６から、光学測定から直交トラック及び／又はインデックストラック出力等のデジタル出力又はアナログ出力を生成する動作５１２に直接移行することができる。

限定するものであるようには意図されていないものの、本開示の１つ以上の実施形態は、構成可能光検出器アレイを用いて、多くの利点を光学エンコーダーに提供する。大抵の従来的な光学エンコーダー設計は、検出器に固定パターンのフェーズドアレイを用いており、そのようなパターンはコードホイールに厳密に一致するので、アレイが特定のサイズ及びＰＰＲ（１回転当たりのパルス数）のコードホイールに制限される。これらの従来的なフェーズドアレイ（通例、４チャネル）は、専用増幅器チャネルに各々ルーティングされる。

対照的に、種々の実施形態に関して記載されたピクセルアレイは、４つのチャネルのうちの１つにマッピングするようにメモリによって設定することができる構成可能ピクセルを有することができる。構成可能ピクセルは、読み出し及び設定のために回路を有する内部不揮発性メモリを用いてホストマイクロコントローラーによって設定することもでき、またピクセルが何らかの工場製造時位置合わせ構成（factory alignment configuration）において設定されるマスクＲＯＭを用いることによって設定することもできる。しかしながら、種々の実施形態は、任意の適切なプロセッサ又はメモリを用いることができる。さらに、いくつかの実施形態について、システム内構成可能性（in-system configurability）が実現可能である。エンコーダー製造者は、フィールド内にパッチを取り付け、製品がフィールド内に設置された後にピクセルマップを更新することができる。このパッチは、性能特徴を改善するか、又は、別様に変更することができる。

また、フェーズドアレイパターンが可視ではないことにより、設計が模倣される可能性が低下する。従来では、通常のフェーズドアレイは、顕微鏡下で観察して特徴のサイズを特定することができ、そのため、競業者が設計を複製することが可能であった。ピクセルアレイは、マッピングの視覚的表示（indication）を何ら有しないので、そのため、いずれのピクセルがいずれの四分割部分にマッピングされているのかを特定するために、Ｉ^２Ｃ又は他のプロトコルストリームをインタラプトする必要がある。これは、複製するのを大幅に困難にするであろう。

その上、構成可能ピクセルアレイは、顧客が、それぞれ異なる性能レベルの製品ポートフォリオを展開するのに同じＩＣを用いることを可能にすることもでき、これは例えば、光学エンコーダーの精度レベルを制限するのに方法３００の動作３０６（図１１）においてそれぞれ異なる閾値を設定することによって行われる。したがって、エンコーダー製造者は、コードホイールを含むハードウェアの共通セットを用いて、それぞれ異なる性能／価格ポイントを提供することができる。ピクセルアレイを、共通コードホイールを用いて再マッピングすることにより、結果として得られるシステムの異なる性能を可能にすることができる。エンコーダー製造者は、同一のハードウェアを用いて、性能に基づいて比較的高い価格ポイント又は比較的低い価格ポイントを提供することができ、そのため、これらの製造者が、自社の製品をそれぞれ異なる方法で市場に売り出すことが可能になる。

本開示の原理は、光学エンコーダーと同様に、磁気エンコーダーにも適用可能とすることができる。例えば、磁気エンコーダーでは、複数の光検出器を含む構成可能光検出器アレイの代わりに、システムは、複数の磁気検出器を含む構成可能磁界検出器アレイを有することができる。エミッター内の磁化された部分は、磁束を生成する。構成可能磁界検出器は、コードホイール又はコードストライプ等の移動物体によって変調された磁束の変化を検出する。磁気エンコーダーの他の態様は、光学エンコーダーにおいて上記で記載されたものと同様であり、簡潔性のためにここでは省略される。

前述の記載は、当業者が本開示の態様をより良く理解することができるように、いくつかの実施形態の特徴を略述している。当業者であれば、同じ目的を実行するため、及び／又は、本明細書において導入された実施形態の同じ利点を達成するために、他のプロセス及び構造を設計又は変更する基礎として、本開示を容易に使用することができることが理解されるはずである。当業者であれば、また、そのような均等の構築が本開示の趣旨及び範囲から逸脱しないこと、並びに、本開示の趣旨及び範囲から逸脱することなく本発明において種々の変更、置換、及び修正を行うことができることが理解されるはずである。

Claims (20)

1. 複数の検出器を含む構成可能検出器アレイと、
   前記複数の検出器の各々について状態を定義する分割マップを記憶するように動作可能なメモリと、
   前記メモリから前記分割マップを読み出して、該分割マップに従って前記構成可能検出器アレイを構成するように動作可能なコントローラーと、
   運動物体によって変調される束を生成するように動作可能なエミッターと、
   を備え、
   前記構成可能検出器アレイは、前記束を受け取り、該束に応答して前記検出器の各々についてそれぞれの電流出力を生成するように動作可能である、
   エンコーダーシステム。
2. 前記構成可能検出器アレイは、構成可能光検出器アレイを含み、
   前記複数の検出器は、複数の光検出器を含み、
   前記エミッターは、光エミッターを含み、かつ、
   前記束は、光束を含む、
   請求項１に記載のエンコーダーシステム。
3. 前記構成可能検出器アレイは、構成可能磁気検出器アレイを含み、
   前記複数の検出器は、複数の磁気検出器を含み、
   前記エミッターは、磁化された部分を含み、かつ、
   前記束は、磁束を含む、
   請求項１に記載のエンコーダーシステム。
4. 前記複数の検出器の各々についての前記状態は、複数の直交状態又はオフのうちの１つである、請求項１に記載のエンコーダーシステム。
5. 前記運動物体は、半径、及び、１回転当たりのパルス数（ＰＰＲ）のパラメーターを有するコードホイールを含む、請求項１に記載のエンコーダーシステム。
6. 前記分割マップは、少なくとも、前記半径、前記ＰＰＲのパラメーター、及び前記検出器の形状によって決定される、請求項５に記載のエンコーダーシステム。
7. 前記分割マップは、前記構成可能検出器アレイのアレイ寸法及びピクセル間隔によって更に決定される、請求項６に記載のエンコーダーシステム。
8. 前記コントローラーは、前記エンコーダーシステムの検出動作中に前記構成可能検出器アレイを再構成する、請求項１に記載のエンコーダーシステム。
9. メモリから分割マップを索出することであって、該分割マップは、運動物体の幾何情報に基づいて計算されることと、
   前記分割マップに基づいて構成可能光検出器アレイを構成することであって、該構成可能光検出器アレイ内の各光検出器は、前記分割マップによって状態を割り当てられることと、
   前記光検出器から電流出力を測定することによって光検出を実行することであって、該電流出力は、前記運動物体によって変調される光に対応することと、
   前記光検出に基づいて光学エンコーダー出力を生成することと、
   を含む、光学エンコーダーシステムを動作させる方法。
10. 前記光検出を実行することは、前記光検出器のうちの、同じ状態を割り当てられた光検出器からの電流出力を総和することを含む、請求項９に記載の方法。
11. 前記電流出力は、前記総和において重み付けされる、請求項１０に記載の方法。
12. 前記電流出力のうちの少なくとも１つは、０として重み付けされる、請求項１０に記載の方法。
13. 各状態は、複数の直交状態又はオフのうちの１つである、請求項９に記載の方法。
14. 前記運動物体は、コードホイールを含み、
    前記運動物体の前記幾何情報は、前記コードホイールの半径、及び、１回転当たりのパルス数（ＰＰＲ）のパラメーターを含む、
    請求項９に記載の方法。
15. 前記運動物体は、コードストリップを含み、
    前記運動物体の前記幾何情報は、前記コードストリップの長さ当たりのパルス数を含む、
    請求項９に記載の方法。
16. 前記構成可能光検出器アレイを構成することは、前記運動物体に関連付けられた前記光学エンコーダーシステムの設置後に実行される、請求項９に記載の方法。
17. 光束を放出する光エミッターと、
    アレイ内の複数の光検出器であって、各光検出器は、前記光束に応答して電流を生成するように動作可能であり、各光検出器は、変化可能な状態割り当てを有する、複数の光検出器と、
    前記光束を変調する第１の手段と、
    各光検出器の前記変化可能な状態割り当てを決定する第２の手段と、
    同じ状態割り当てを有する前記複数の光検出器によって生成される電流をグループ分けする第３の手段と、
    を備える、光学エンコーダーシステム。
18. 前記第１の手段は、前記光束と干渉する移動物体を含む、請求項１７に記載の光学エンコーダーシステム。
19. 前記第２の手段は、位置合わせ不良測定に関連付けられた前記変化可能な状態割り当てを計算する手段を含む、請求項１７に記載の光学エンコーダーシステム。
20. 前記第３の手段は、前記光検出器の各々によって生成された電流にそれぞれ重みを割り当てる手段を含む、請求項１７に記載の光学エンコーダーシステム。