JP2020515833A - 単一回路故障検出 - Google Patents
単一回路故障検出 Download PDFInfo
- Publication number
- JP2020515833A JP2020515833A JP2019552453A JP2019552453A JP2020515833A JP 2020515833 A JP2020515833 A JP 2020515833A JP 2019552453 A JP2019552453 A JP 2019552453A JP 2019552453 A JP2019552453 A JP 2019552453A JP 2020515833 A JP2020515833 A JP 2020515833A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- failure detection
- input signal
- function
- detection device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/25—Testing of logic operation, e.g. by logic analysers
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
Description
本出願は、2017年3月28日に出願され「単一回路故障検出」と題された非仮米国特許出願第15/471,539号の優先権の利益を主張し、その全内容は参照により本明細書に組み込まれる。
簡単な概要が提供される一方で、本開示の特定の態様は、限定ではなく説明を目的としてここに記載すなわち描写される。したがって、開示された装置、システム、および手法によって示唆されるような開示された実施形態の変形例は、ここに開示される主題の範囲内に含まれるものとする。例えば、本開示の装置、技術、および方法の様々な実施形態は、MEMSセンサーおよびセンサーにおける故障検出システムの文脈において説明される。特に、MEMSセンサーから取得されたセンサーデータは、一連の処理構成要素を用いて処理され得るものであり、ここに開示される故障検出装置は、センサーデータ信号の故障検出に関連していてもよい。しかしながら、以下でさらに詳述するように、様々な例示的実施は、他のタイプの回路および他のタイプの信号における故障検出に適用され得る。ここで開示される原理は、ここに記載の主題から逸脱することなく、ソフトウエア処理における故障検出、プログラミング論理における故障検出に適用することもできる。
本開示の様々な態様または特徴は、図面を参照して説明され、全体を通して、同様の参照番号は同様の要素を指すために使用される。この明細書において、多数の具体的詳細は、本開示の完全な理解を提供するために定義される。しかしながら、開示の特定の態様は、これらの具体的詳細無しで、または、他の方法、構成要素、パラメータなどと共に実践されてもよいものとする。その他の事例において、周知の構造およびデバイスは、様々な実施形態の記載および説明を簡単化するためにブロック図の形態で示されている。
上記主題を考慮し、本開示にしたがって実施され得る方法は、図5のフローチャートを参照してよりよく理解される。説明を簡単化するため、本方法は、一連のブロックとして示され記載されるが、このような図および対応の記載は、ブロックの順によって限定されず、複数のブロックは異なる順で起きても、および/または、ここに描写され記載される他のブロックと並行して行われてもよいこと理解されるものとする。フローチャートにより示される任意の非連続的な、または分岐したフローは、同じまたは同様の結果を達成する様々なその他の分枝、フロー経路、およびブロックの順番を実施することができるということを指すと理解されるものとする。また、以下に記載の本方法を実施するために全ての図示されたブロックが必要とされるわけではない場合もある。
ここに記載のシステムおよび処理は、単一の集積回路(IC)チップ、複数のIC、またはASICなどのハードウエア内において具体化され得る。さらに、各処理において処理ブロックの一部または全てが現れる順序は限定的ではないとみなされるものとする。むしろ、処理ブロックの一部は、様々な順序で実行され得るものであり、その全てがここに明確に説明されているわけではない場合もある。
Claims (22)
- 入力信号に基づくテスト信号を生成し、前記テスト信号を前記入力信号に関連付けられた回路に印加する信号発生器と、
第1関数を前記テスト信号に適用し、第2関数を前記入力信号に適用して、それぞれ第1信号および第2信号にし、前記第2関数は前記第1関数に基づいている関数ブロックと、
前記第1信号および前記第2信号がテストされる処理ブロックを通過した後に前記第1信号および前記第2信号を受信し、前記第1信号および前記第2信号を比較して前記処理ブロックが故障を有するかどうかを判断する故障検出ブロックと、
を備える故障検出装置。 - 請求項1に記載の故障検出装置において、
前記故障検出ブロックは、前記第1信号および前記第2信号の比較の結果がゼロになる場合、故障が起きていないと判断する故障検出装置。 - 請求項1に記載の故障検出装置において、
前記故障検出ブロックは、前記第1信号および前記第2信号の加算の結果が所定の範囲の数に等しい合計となる場合、故障が起きていないと判断する故障検出装置。 - 請求項1に記載の故障検出装置において、
前記故障検出ブロックは、前記第1信号および前記第2信号の加算の結果が所定の範囲外の合計となる場合、故障が起きていると判断する故障検出装置。 - 請求項1に記載の故障検出装置において、
前記関数ブロックは、前記第1信号に対して前記第2信号を反転するデジタルロジックを備える故障検出装置。 - 請求項5に記載の故障検出装置において、
前記デジタルロジックは、前記第2信号を生成するために前記入力信号の2の補数をとる故障検出装置。 - 請求項1に記載の故障検出装置において、
前記関数ブロックは、前記第2信号を生成するために前記入力信号の1の補数をとるデジタルロジックを備える故障検出装置。 - 請求項1に記載の故障検出装置において、
前記テスト信号は前記入力信号から派生する故障検出装置。 - 請求項1に記載の故障検出装置において、
前記信号発生器は、複数の入力から複数の入力信号にそれぞれ対応するテスト信号を生成することができる故障検出装置。 - 請求項1に記載の故障検出装置において、
前記第2信号が受信されるまで前記第1信号に関連する情報を格納するメモリをさらに備える故障検出装置。 - 請求項1に記載の故障検出装置において、
前記テスト信号および前記入力信号は、時間多重化されている故障検出装置。 - 請求項1に記載の故障検出装置において、
前記信号発生器は、前記入力信号が前記回路に印加された後に続いて前記テスト信号を前記回路に印加する故障検出装置。 - テスト信号を回路に印加し、前記テスト信号は前記回路に印加された入力信号から派生し、
前記テスト信号および前記入力信号を処理ブロックに印加し、
前記処理ブロックを通過後の前記テスト信号および前記入力信号の受信に応じて、ゼロにならない前記テスト信号および前記入力信号の前記ビットの合計に対して前記処理ブロックが故障を含むと判断する故障検出方法。 - 請求項13に記載の故障検出方法において、
前記処理ブロックが故障を含むという前記判断は、前記ビットの前記合計がゼロの周囲の所定の範囲外にあると判断することを含む故障検出方法。 - 請求項13に記載の故障検出方法において、
デジタル加算器により前記入力信号の2の補数をとることにより前記入力信号に対して前記テスト信号を反転することをさらに含む故障検出方法。 - 請求項13に記載の故障検出方法において、
前記入力信号の1の補数をとることにより前記入力信号に対して前記テスト信号を反転することをさらに含む故障検出方法。 - 請求項13に記載の故障検出方法において、
前記入力信号およびテスト信号を時間多重することをさらに含む故障検出方法。 - 請求項13に記載の故障検出方法において、
前記入力信号を前記回路に印加した後に続いて前記テスト信号を前記回路に印加することをさらに含む故障検出方法。 - コンピュータ実行可能な命令を格納するメモリと、
動作を行うためにコンピュータ実行可能な命令を実行するプロセッサとを備え、
前記動作は、
入力信号に基づくテスト信号を生成し、前記テスト信号を前記入力信号に関連付けられたプログラム機能に適用し、
第1関数を前記テスト信号に適用し、第2関数を前記入力信号に適用して、それぞれ第1信号および第2信号にし、前記第1関数は前記第2関数に基づき、
処理ブロックを通過後の前記第1信号および前記第2信号の受信に応じて、ゼロにならない前記第1信号および前記第2信号の合計に基づいて前記処理ブロックが故障を有すると判断することを含む、故障検出システム。 - 請求項19に記載の故障検出システムにおいて、
前記第1信号および前記第2信号の前記合計がゼロの周囲の所定の範囲外である故障検出システム。 - 請求項19に記載の故障検出システムにおいて、
前記第1関数および前記第2関数の前記適用は、前記入力信号の1の補数または2の補数をとるデジタルロジックを介して前記第1信号に対して前記第2信号を反転することを含む故障検出システム。 - 請求項19に記載の故障検出システムにおいて、
前記動作は、複数の入力から受信された各入力信号に基づいた複数のテスト信号を生成することをさらに含む故障検出システム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/471,539 US10830816B2 (en) | 2017-03-28 | 2017-03-28 | Single circuit fault detection |
US15/471,539 | 2017-03-28 | ||
PCT/US2018/024563 WO2018183324A1 (en) | 2017-03-28 | 2018-03-27 | Single circuit fault detection |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020515833A true JP2020515833A (ja) | 2020-05-28 |
JP7125417B2 JP7125417B2 (ja) | 2022-08-24 |
Family
ID=61972617
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019552453A Active JP7125417B2 (ja) | 2017-03-28 | 2018-03-27 | 単一回路故障検出 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10830816B2 (ja) |
JP (1) | JP7125417B2 (ja) |
WO (1) | WO2018183324A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10837999B2 (en) * | 2018-09-21 | 2020-11-17 | Invensense, Inc. | Fault detection of a system using a test input comprising a linear combination of inputs of the system |
CN111443280B (zh) * | 2020-05-11 | 2021-05-11 | 李江 | 一种检测鼠标pcb板精度和电气性能的设备 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011095104A (ja) * | 2009-10-29 | 2011-05-12 | Hitachi Automotive Systems Ltd | 静電容量式センサ |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0653708B1 (en) * | 1993-10-15 | 2000-08-16 | Hitachi, Ltd. | Logic circuit having error detection function, redundant resource management method, and fault tolerant system using it |
US6253350B1 (en) * | 1998-07-09 | 2001-06-26 | International Business Machines Corporation | Method and system for detecting errors within complementary logic circuits |
US7239978B2 (en) | 2004-03-31 | 2007-07-03 | Wu-Tung Cheng | Compactor independent fault diagnosis |
DE102009011431A1 (de) | 2009-02-25 | 2010-08-26 | Iav Gmbh Ingenieurgesellschaft Auto Und Verkehr | Vorrichtung zur Steuerung und Regelung eines Antriebssystems |
US8868989B2 (en) * | 2012-07-12 | 2014-10-21 | Freescale Semiconductor, Inc. | System for testing error detection circuits |
US9634567B2 (en) * | 2015-02-17 | 2017-04-25 | Invensense, Inc. | Sensor data acquisition system with integrated power management |
US20170055093A1 (en) * | 2015-08-19 | 2017-02-23 | Invensense, Inc. | Dynamically programmable microphone |
-
2017
- 2017-03-28 US US15/471,539 patent/US10830816B2/en active Active
-
2018
- 2018-03-27 JP JP2019552453A patent/JP7125417B2/ja active Active
- 2018-03-27 WO PCT/US2018/024563 patent/WO2018183324A1/en active Application Filing
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011095104A (ja) * | 2009-10-29 | 2011-05-12 | Hitachi Automotive Systems Ltd | 静電容量式センサ |
Also Published As
Publication number | Publication date |
---|---|
US10830816B2 (en) | 2020-11-10 |
US20180284188A1 (en) | 2018-10-04 |
WO2018183324A1 (en) | 2018-10-04 |
JP7125417B2 (ja) | 2022-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6280359B2 (ja) | プログラマブルコントローラ | |
US10614905B2 (en) | System for testing memory and method thereof | |
US10102155B2 (en) | Method and device of information protection for micro control unit chip | |
WO2023040976A1 (zh) | 设备测试方法、装置、可读介质及电子设备 | |
TWI713528B (zh) | 指示定向的連接器 | |
JP2020515833A (ja) | 単一回路故障検出 | |
US20080100335A1 (en) | Apparatus and method for determining on die termination modes in memory device | |
US8583966B2 (en) | Methods and structure for debugging DDR memory of a storage controller | |
US20150149832A1 (en) | Bus pressure testing system and method thereof | |
US8751853B2 (en) | Quad-data rate controller and implementing method thereof | |
JPWO2017104437A1 (ja) | 通信装置、通信方法、プログラム、および通信システム | |
JP5918192B2 (ja) | Plcシステムでのデータ処理装置及びその方法 | |
US10067852B2 (en) | Switching between traditional and history program trace modes without halting a processor | |
US20210397507A1 (en) | Cross-component health monitoring and improved repair for self-healing platforms | |
CN105608033B (zh) | 半导体装置及其操作方法 | |
JP2010102565A (ja) | 二重化制御装置 | |
US10977109B2 (en) | Apparatus including safety logic | |
US9785582B2 (en) | Data processing architecture and data processing method | |
US20180121087A1 (en) | Register-based communications interface | |
US20090160488A1 (en) | Apparatus and method for clock signal synchronization in JTAG testing in systems having modules processing clock signals at different rates | |
US10985765B2 (en) | Apparatus including safety logic | |
JP2012160149A (ja) | 二重化回路、半導体装置およびテスト方法 | |
CN109508289A (zh) | 测试方法和装置、电子设备 | |
JP6493044B2 (ja) | マルチプロセッサシステム | |
TWI731295B (zh) | 顯示裝置以及控制顯示裝置的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201124 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211207 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20220207 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220405 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220719 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220812 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7125417 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |