JP2020501357A - 相関電子材料内のドーパント濃度の制御 - Google Patents

相関電子材料内のドーパント濃度の制御 Download PDF

Info

Publication number
JP2020501357A
JP2020501357A JP2019528859A JP2019528859A JP2020501357A JP 2020501357 A JP2020501357 A JP 2020501357A JP 2019528859 A JP2019528859 A JP 2019528859A JP 2019528859 A JP2019528859 A JP 2019528859A JP 2020501357 A JP2020501357 A JP 2020501357A
Authority
JP
Japan
Prior art keywords
cem
traces
spacer
dopant
atomic concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019528859A
Other languages
English (en)
Inventor
シフレン ルシアン
シフレン ルシアン
キムバリー リード ガイ
キムバリー リード ガイ
グレゴリー イエリック マンソン
グレゴリー イエリック マンソン
Original Assignee
アーム・リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アーム・リミテッド filed Critical アーム・リミテッド
Publication of JP2020501357A publication Critical patent/JP2020501357A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/041Modification of switching materials after formation, e.g. doping
    • H10N70/046Modification of switching materials after formation, e.g. doping by diffusion, e.g. photo-dissolution
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/061Shaping switching materials
    • H10N70/063Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/061Shaping switching materials
    • H10N70/066Shaping switching materials by filling of openings, e.g. damascene method
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本技法は一般に、相関電子材料(CEM)デバイスの製造に関する。実施形態において、1つまたは複数のCEMトレースの形成後、スペーサは、1つまたは複数のCEMトレースと接触して堆積されることが可能である。スペーサは、その後のプロセス中に失われることがあるドーパントを補充することによって、および/または1つもしくは複数のCEMトレースからのドーパントのさらなる喪失を減少させるために封止を形成することによって、1つまたは複数のCEMトレース内部のドーパントの原子濃度を制御するように機能することができる。

Description

本技法は一般に、相関電子デバイスに関し、さらに詳細には、望ましいインピーダンス・スイッチング特性を示すことができる、スイッチ、メモリ回路等に使用されることが可能な相関電子デバイスを製作するためのアプローチに関することが可能である。
例えば電子スイッチングデバイスなどの集積回路デバイスは、電子デバイス・タイプの広い範囲で見られることがある。例えば、メモリおよび/または論理デバイスは、コンピュータ、デジタルカメラ、スマートフォン、タブレットデバイスなどにおける使用に適した電子スイッチを組み込むことができる。電子スイッチングデバイスが特定の用途に適しているかどうかを考える際に設計者にとって関心のあるものである可能性のある、電子スイッチングデバイスに関連するファクタは、例えば、物理的なサイズ、ストレージ密度、動作電圧、インピーダンス範囲、および/または消費電力を含むことができる。設計者にとって関心のあるものである可能性のある他のファクタは、例えば、製造コスト、製造の容易さ、スケーラビリティ、および/または信頼性を含むことができる。さらに、より低い電力および/またはより高い速度という特性を示すメモリおよび/または論理デバイスに対する必要性が増大し続けているように思われる。
しかし、メモリおよび/または論理デバイスの一定のタイプによく適している可能性のある従来の製造技法は、相関電子材料を利用するデバイスを製作する際の使用には適していないことがある。例えば、いくつかの事例において、望ましい電気特性を示す相関電子材料(CEM:correlated election material)は、特定のドーパント種でドープされることが可能である。しかし、CEMのドーピングの後に発生する加工工程は、CEMから形成された1つまたは複数のデバイスの性能に不利な影響を及ぼす可能性のある、CEM内部のドーパントの喪失を引き起こすことがある。
請求される主題は、明細書の結論部分において具体的に指摘され、明確に請求される。しかし、動作の編成および/または方法の両方は、これらの目的、特徴、および/または利点とともに、添付の図面とともに読むと、以下の詳細な説明を参照することによって最もよく理解されるであろう。
相関電子材料から形成されたデバイスの電圧プロフィールに対する電流密度の実施形態の例証を示す図である。 相関電子材料を含むスイッチングデバイスの実施形態の例証、および相関電子材料スイッチの同等回路の概略図を示す図である。 CEMデバイス内部のドーパントの原子濃度を制御するためのスペーサを製作するために利用されるサブプロセスの実施形態を示す図である。 CEMデバイス内部のドーパントの原子濃度を制御するためのスペーサを製作するために利用されるサブプロセスの実施形態を示す図である。 CEMデバイス内部のドーパントの原子濃度を制御するためのスペーサを製作するために利用されるサブプロセスの実施形態を示す図である。 CEMデバイス内部のドーパントの原子濃度を制御するためのスペーサを製作するために利用されるサブプロセスの実施形態を示す図である。 CEMデバイス内部のドーパントの原子濃度を制御するためのスペーサを製作するために利用されるサブプロセスの実施形態を示す図である。 CEMデバイス内部のドーパントの原子濃度を制御するためのスペーサを製作するために利用されるサブプロセスの実施形態を示す図である。 CEMデバイス内部のドーパントの原子濃度を制御するためのスペーサを製作するために利用されるサブプロセスの実施形態を示す図である。 CEMデバイス内部のドーパントの原子濃度を制御するためのスペーサを製作するために利用されるサブプロセスの実施形態を示す図である。 CEMデバイス内部のドーパントの原子濃度を制御するためのスペーサを製作するために利用されるサブプロセスの実施形態を示す図である。 CEMデバイス内部のドーパントの原子濃度を制御するためのスペーサを製作するために利用されるサブプロセスの実施形態を示す図である。 スペーサを利用してCEMデバイス内部のドーパントの濃度を制御するCEMデバイスの実施形態を示す図である。 1つの実施形態による、CEMデバイスおよびスペーサを作製する方法の流れ図である。
本明細書の一部を形成する添付の図面への参照が以下の詳細な説明において行われ、同様の数字が、対応している、および/または似ている同様の部品を、全体を通じて示すことができる。図は、例証の簡潔さおよび/または明瞭さなどのために、必ずしも拡大縮小するように描かれていないということが理解されよう。例えば、いくつかの実施形態の寸法は、他の実施形態に対して誇張されている可能性がある。さらに、他の実施形態が利用されることが可能であるということを理解されたい。さらに、構造上の変更および/または他の変更が、請求される主題から逸脱することなく行われることが可能である。「請求される主題」への本明細書の全体を通じた参照は、1つもしくは複数の請求項、またはこれらのいずれかの部分によってカバーされることを意図する主題を参照するが、完全な請求項のセット、請求項のセット(例えば、方法の請求項、装置の請求項、等)の特定の組合せ、または特定の請求項を参照することを必ずしも意図するものではない。例えば、上がって(up)、下がって(down)、最上部(top)、最下部(bottom)、等などの指示および/または参照は、図面の議論を容易にするために使用されることがあるが、請求される主題の出願を制約することを意図するものではないということにも留意されたい。したがって、以下の詳細な説明は、請求される主題および/または均等物を限定するものと取られるべきではない。
1つの実装形態、実装形態、1つの実施形態、実施形態、および/または同様のものへの本明細書の全体を通じた参照は、特定の実装形態および/または実施形態に対して説明される特定の特徴、構造、特性、および/または同様のものが、請求される主題の少なくとも1つの実装形態および/または実施形態に含まれるということを意味する。したがって、例えば、本明細書の全体を通じた様々な場所におけるこのような句の出現は、同じ実装形態および/もしくは実施形態、または任意の1つの特定の実装形態および/もしくは実施形態を参照することを必ずしも意図するものではない。さらに、説明される特定の特徴、構造、特性、および/または同様のものは、1つまたは複数の実装形態および/または実施形態において様々な方式で組み合わされることができ、したがって、意図された請求範囲内にあるということを理解されたい。全体的に、当然、特許出願の明細書に関して従来通り、これらおよび他の問題は、使用の特定の文脈で変わる可能性を有している。言い換えると、本開示の全体を通じて、特定の説明文脈および/または使用文脈は、導き出されることになる適度な推測に対する役立つ手引きを提供するが、同様に、全体的に、さらなる限定のない「この文脈において」は、本開示の文脈を指す。
本開示の特定の実施形態は、例えば、相関電子ランダム・アクセス・メモリ(CERAM:correlated electron random access memory)および/または論理デバイスを形成するために利用されることがあるものなどの、例えば相関電子スイッチを形成するための相関電子材料(CEM)フィルムを用意および/または製作するための方法および/またはプロセスを説明する。例えばCERAMデバイスおよびCEMスイッチの作製において利用されることが可能な相関電子材料は、例えば、メモリコントローラ、メモリアレイ、フィルタ回路、データコンバータ、光学器械、位相ロックループ回路、マイクロ波送受信機およびミリ波送受信機、等などの、広範囲の他の電子回路タイプを含むこともできるが、請求される主題はこれらの点における範囲に限定されない。
この文脈において、例えばCEMスイッチは、例えば位相変化型メモリ・デバイスにおける結晶状態から非結晶状態への変化、または別の例では抵抗変化型RAMデバイスにおけるフィラメントの形成などに反応する半導体の構造上の位相変化ではなく、電子相関によってもたらされることが可能な、かなり急速な導体から絶縁体への転移を示すことが可能である。1つの実施形態において、CEMデバイスにおける、かなり急速な導体から絶縁体への転移は、例えば位相変化型および抵抗変化型RAMデバイスにおける溶融/凝固またはフィラメント形成とは対照的に、量子力学的現象に反応するものであってよい。相対的に導電性の状態と相対的に絶縁性の状態との間、および/または例えばCEMにおける第1のインピーダンス状態と第2のインピーダンス状態との間のこのような量子力学的転移は、いくつかの実施形態のうちのいずれか1つにおいて理解されることが可能である。本明細書で使用されるように、用語「相対的に導電性の状態」、「相対的に低い方のインピーダンス状態」、および/もしくは「金属状態」は交換可能であってよく、ならびに/または時々、「相対的に導電性のインピーダンス状態/相対的に低い方のインピーダンス状態」と呼ばれることがある。同様に、用語「相対的に絶縁性の状態」および「相対的に高い方のインピーダンス状態」は、本明細書において交換可能なように使用されることがあり、および/または時々、相対的に「絶縁性のインピーダンス状態/高い方のインピーダンス状態」と呼ばれることがある。
相対的に導電性のインピーダンス状態/相対的に低い方のインピーダンス状態が、絶縁されたインピーダンス状態/高い方のインピーダンス状態とは実質的に異なる、相対的に絶縁性のインピーダンス状態/相対的に高い方のインピーダンス状態、および相対的に導電性のインピーダンス状態/相対的に低い方のインピーダンス状態との間の相関電子材料の量子力学的転移は、モット転移の観点から理解されることが可能である。モット転移によれば、材料は、モット転移状態が発生すると、相対的に絶縁性のインピーダンス状態/相対的に高い方のインピーダンス状態から、相対的に導電性のインピーダンス状態/相対的に低い方のインピーダンス状態にスイッチすることができる。モット基準は、(n1/3a≒0.26によって定義されることが可能であり、nは、電子の濃度を表し、「a」は、ボーア半径を表す。閾値キャリア濃度に達し、この結果、モット基準が満たされると、モット転移が発生すると考えられている。モット転移の発生に反応して、CEMデバイスの状態は、相対的に高い方の抵抗状態/相対的に高い方の静電容量状態(例えば絶縁性のインピーダンス状態/高い方のインピーダンス状態)から、この高い方の抵抗状態/高い方の静電容量状態とは実質的に異なる、相対的に低い方の抵抗状態/相対的に低い方の静電容量状態(例えば導電性のインピーダンス状態/低い方のインピーダンス状態)に変化する。
モット転移は、電子の局在化によって制御されることが可能である。例えば電子などのキャリアが局在化されると、相対的に絶縁性の(相対的に高い方のインピーダンス)状態をもたらすように、キャリア間の強いクーロン相互作用がCEMのバンドを分割すると考えられている。電子がもはや局在化されない場合、弱いクーロン相互作用が優位を占めることができ、このことが、バンド分割の解除を引き起こすことができ、このことが、その後、相対的に高い方のインピーダンス状態とは実質的に異なる金属(導電)バンド(相対的に低い方のインピーダンス状態)をもたらすことができる。
さらに、1つの実施形態において、相対的に絶縁性のインピーダンス状態/相対的に高い方のインピーダンス状態から、実質的に異なる、相対的に導電性のインピーダンス状態/相対的に低い方のインピーダンス状態にスイッチすることは、抵抗の変化の他に、静電容量の変化をもたらすことができる。例えば、CEMデバイスは、可変静電容量の特性とともに可変抵抗を示すことができる。言い換えると、CEMデバイスのインピーダンス特性は、抵抗性成分と容量性成分の両方を含むことができる。例えば、金属状態において、CEMデバイスは、ゼロに近づくことができる相対的に低い電界を有することができ、したがって、同様にゼロに近づくことができる、かなり低い静電容量を示すことができる。
同様に、束縛電子または相関電子の、より高い密度によってもたらされることが可能な相対的に絶縁性のインピーダンス状態/相対的に高い方のインピーダンス状態において、外部電界がCEMを貫通できる可能性があり、したがって、CEMは、CEM内部に蓄えられたさらなる電荷に少なくとも部分的に基づく、より高い静電容量を示すことができる。したがって、例えば、CEMデバイスにおける、相対的に絶縁性のインピーダンス状態/相対的に高い方のインピーダンス状態から、かなり異なる、相対的に導電性のインピーダンス状態/相対的に低い方のインピーダンス状態への転移は、少なくとも特定の実施形態において、抵抗と静電容量両方の変化をもたらすことができる。このような転移は、さらなる重要な現象をもたらすことがあるが、請求される主題はこの点において限定されない。
1つの実施形態において、CEMから形成されたデバイスは、CEMベース・デバイスを含むCEMの容積の大部分において、モット転移に反応した、インピーダンス状態のスイッチを示すことができる。1つの実施形態において、CEMは、「バルク・スイッチ」を形成することができる。本明細書で使用されるように、用語「バルク・スイッチ」は、モット転移に反応するなどして、デバイスのインピーダンス状態をスイッチするCEMの少なくとも大部分の容積を指す。例えば、1つの実施形態において、デバイスの実質的にすべてのCEMは、モット転移に反応して、相対的に絶縁性のインピーダンス状態/相対的に高い方のインピーダンス状態から相対的に導電性のインピーダンス状態/相対的に低い方のインピーダンス状態に、または相対的に導電性のインピーダンス状態/相対的に低い方のインピーダンス状態から相対的に絶縁性のインピーダンス状態/相対的に高い方のインピーダンス状態にスイッチすることができる。
実装形態において、CEMは、元素の周期律表の1つまたは複数の「dブロック」元素を含むことができる。このCEMは、1つまたは複数の遷移金属、または遷移金属化合物、および、特に、1つまたは複数の遷移金属酸化物(TMO:transition metal oxide)を含むことができる。CEMデバイスは、元素の周期律表の1つまたは複数の「fブロック」元素を利用して実装されることも可能である。このCEMデバイスは、1つもしくは複数の希土類元素、希土類元素の酸化物、1つもしくは複数の希土類金属、灰チタン石、イットリウム、および/もしくはイッテルビウムを含む酸化物、または元素の周期律表のランタニド系もしくはアクチニド系からの金属を含む他の任意の化合物を含むことができる。したがって、実施形態において、CEMは、少なくとも85.0%の原子濃度の、元素の周期律表からのdブロック元素またはfブロック元素を含むことができる。したがって、dブロック元素またはfブロック元素の他に、CEMは、例えば0.1%から15.0%までの原子濃度の、炭素含有ドーパントおよび/または窒素含有ドーパントなどのドーパントを含むことができる。したがって、この文脈において、この用語が本明細書で使用されるとき、「dブロック」元素は、スカンジウム(Sc)、チタニウム(Ti)、バナジウム(V)、クロミウム(Cr)、マンガン(Mn)、鉄(Fe)、コバルト(Co)、ニッケル(Ni)、銅(Cu)、亜鉛(Zn)、イットリウム(Y)、ジルコニウム(Zr)、ニオビウム(Nb)、モリブデン(Mo)、テクネチウム(Tc)、ルテニウム(Ru)、ロジウム(Rh)、パラジウム(Pd)、銀(Ag)、カドミウム(Cd)、ハフニウム(Hf)、タンタル(Ta)、タングステン(W)、レニウム(Re)、オスミウム(Os)、イリジウム(Ir)、プラチナ(Pt)、金(Au)、水銀(Hg)、ラザフォーディウム(Rf)、ドブニウム(Db)、シーボーギウム(Sg)、ボーリウム(Bh)、ハッシウム(Hs)、マイトネリウム(Mt)、ダームスタチウム(Ds)、レントゲニウム(Rg)、もしくはコペルニシウム(Cn)、またはこれらの任意の組合せを含む元素を意味する。同様にこの文脈において、元素の周期律表の「fブロック」元素から形成されるか、これらを含むCEMは、ランタン(La)、セリウム(Ce)、プラセオジム(Pr)、ネオジム(Nd)、プロメチウム(Pm)、サマリウム(Sm)、ユウロピウム(Eu)、ガドリニウム(Gd)、テルビウム(Tb)、ジスプロシウム(Dy)、ホルミウム(Ho)、エルビウム(Er)、ツリウム(Tm)、イッテルビウム(Yb)、ルテチウム(Lu)、アクチニウム(Ac)、トリウム(Th)、プロトアクチニウム(Pa)、ウラニウム(U)、ネプツニウム(Np)、プルトニウム(Pu)、アメリシウム(Am)、バークリウム(Bk)、カリフォルニウム(Cf)、アインスタイニウム(Es)、フェルミウム(Fm)、メンデレビウム(Md)、ノーベリウム(No)、もしくはローレンシウム(Lr)、またはこれらの任意の組合せを含む、元素の周期律表のfブロックからの金属または金属酸化物をCEMが含むことを意味する。
図1Aは、相関電子材料から形成されたデバイスの電圧プロフィールに対する電流密度の実施形態100の例証である。例えば「書込み動作」中にCEMデバイスの端子に印加される電圧に少なくとも部分的に基づいて、CEMデバイスは、相対的低インピーダンス状態または相対的高インピーダンス状態になることが可能である。例えば、電圧Vsetおよび電流密度Jsetの印加が、相対的な低インピーダンス・メモリ状態へのCEMデバイスの転移をもたらすことができる。逆に、電圧Vresetおよび電流密度Jresetの印加が、相対的な高インピーダンス・メモリ状態へのCEMデバイスの転移をもたらすことができる。図1Aに示されているように、基準指示子(reference designator)110は、VsetをVresetと区別できる電圧範囲を示す。CEMデバイスを高インピーダンス状態または低インピーダンス状態にすることに続いて、(例えば読出し動作中の)電圧Vreadの印加、および(例えば読出しウィンドウ107を利用する)CEMデバイスの端子における電流または電流密度の検出によって、CEMデバイスの特定の状態が検出されることが可能である。
1つの実施形態によれば、図1Aにおいて特徴を描かれたCEMデバイスは、例えば、灰チタン石、モット絶縁体、電荷交換絶縁体、およびアンダーソン・ディスオーダ絶縁体、ならびに元素の周期律表からの任意のdブロック材料またはfブロック材料などの、任意の遷移金属酸化物(TMO)を有することができる。図1AのCEMデバイスは、他のタイプの遷移金属酸化物可変インピーダンス材料を有することができるが、これらは例示的なものにすぎず、請求される主題を限定することを意図するものではないということを理解されたい。1つの特定のTMOとして酸化ニッケル(NiO)が開示される。本明細書で論じられるNiO材料は、可変インピーダンス特性を確立および/もしくは安定させること、ならびに/または低インピーダンス状態においてCEMがさらに導電性になる可能性のあるP型動作をもたらすことが可能な、カルボニル(CO)などの、外因性配位子をドープされることが可能である。したがって、別の特定の例において、外因性配位子をドープされたNiOは、NiO:Lと表現されることが可能であり、ここで、Lは、配位子元素または配位子化合物を示すことができ、xは、NiOの1つのユニットに対する配位子のユニットの数を示すことができる。xの値は、単純に原子価をつり合わせることによって、NiOまたは他の任意の遷移金属化合物を有する、任意の特定の配位子、および配位子の任意の特定の組合せに対して判断されることが可能である。カルボニルの他に低インピーダンス状態における伝導性をもたらすこと、または向上させることができる他のドーパント配位子は、ニトロシル基(NO)、トリフェニルホスフィン(PPh)、フェナントロリン(C12)、ビピリジン(C10)、エチレンジアミン(C(NH)、アンモニア(NH)、アセトニトリル(CHCN)、フッ化物(F)、塩化物(Cl)、臭化物(Br)、シアン化物(CN)、硫黄(S)などを含むことができる。
この文脈において、本明細書で述べるような「P型」ドープCEMは、低インピーダンス状態でCEMが動作する場合、非ドープCEMに対して、増加した電気伝導性を示す特定の分子ドーパントを有するCEMの第1のタイプを意味する。COおよびNHなどの置換配位子の導入は、NiO CEMのP型の性質を向上させるように動作することができる。したがって、CEMのP型動作の属性は、少なくとも特定の実施形態において、CEMにおけるP型ドーパントの原子濃度を制御することによって、低インピーダンス状態で動作するCEMの電気伝導性を調整すること、またはカスタマイズすることを行う能力を含むことができる。特定の実施形態において、P型ドーパントの増加した原子濃度は、CEMの増加した電気伝導性をもたらすことができるが、請求される主題はこの点において限定されない。特定の実施形態において、CEMデバイスにおけるP型ドーパントの原子濃度または原子百分率の変化が、本明細書で説明されるように、図1Aの領域104の特性において観察されることがあり、P型ドーパントの増加は、領域104のさらに急な傾き(例えば、さらに高い伝導性)をもたらす。
別の実施形態において、図1AのCEMデバイスは、窒素含有配位子などの他の遷移金属酸化物可変インピーダンス材料を有することができるが、これらは例示的なものにすぎず、請求される主題を限定することを意図するものではないということを理解されたい。例えばNiOは、炭素含有ドーパント種(例えばカルボニル)を使ってもたらされる可変インピーダンス特性の安定化に類似の手法で、可変インピーダンス特性を安定させることができる外因性窒素含有配位子をドープされることが可能である。特に、本明細書で開示されるNiO可変インピーダンス材料は、アンモニア(NH)、シアノ基(CN)、アジ化物イオン(N ))、フェナントロリン(1,10−フェナントロリン、(C12))、2,2’−ビピリジン(C10,H)、エチレンジアミン((C(NH)、ピリジン(CN)、アセトニトリル(CHCN)、および例えばチオシアン酸塩(NCS)などのシアノサルファニド(cyanosulfanides)などの、Cの形式(ここで、x≧0、y≧0、z≧0であり、少なくともx、y、またはzは、>0の値を有する)の窒素含有分子を含むことができる。本明細書で開示されるNiO可変インピーダンス材料は、例えば、一酸化窒素(NO)、一酸化二窒素(NO)、亜酸化窒素(NO)、またはNO 配位子を有する前駆体を含むことができる、酸窒化物族のメンバ(Nであり、xおよびyは自然数から成り、x≧0およびy≧0であり、少なくともxまたはyは、>0の値を有する)を含むことができる。
図1Aによれば、(例えば、バンド分割ポテンシャルを超える)十分なバイアスが印加され、前述のモット状態が満たされる(例えば注入された正孔が、例えばスイッチング領域における電子の総数と同等の総数のものである)場合、CEMデバイスは、例えばモット転移に反応して、相対的低インピーダンス状態から相対的高インピーダンス状態にスイッチすることができる。これは、図1Aの電流密度プロフィールに対する電圧のポイント108に対応することが可能である。このポイントにおいて、またはこのポイントの期待通り近くで、電子はもはや遮蔽されず、金属イオンの近くに局在化される。この相関関係は、バンドを分割して相対的な高インピーダンス材料を形成するように動作できる、強力な電子間相互作用ポテンシャル(electron−to−electron interaction potential)をもたらすことができる。CEMデバイスが相対的高インピーダンス状態を有する場合、電流は、正孔の輸送によって生成されることが可能である。必然的に、CEMデバイスの端子間に閾値電圧が印加される場合、電子は、金属−絶縁体−金属(MIM:metal−insulator−metal)ダイオードに、MIMデバイスのポテンシャル障壁を超えて注入されることが可能である。一定の実施形態において、CEMデバイスの端子間に印加される閾値ポテンシャルにおける電子の閾値電流の注入は、CEMデバイスを低インピーダンス状態にする「設定」動作を行うことができる。低インピーダンス状態において、電子の増加は入って来る電子を遮蔽し、バンド分割ポテンシャルを落ち込ませるように動作することができる電子の局在化を除去することができ、このことにより、低インピーダンス状態を生み出すことができる。
1つの実施形態によれば、CEMデバイス内の電流は、CEMデバイスを相対的高インピーダンス状態にするために、例えば書込み動作中に制限されることが可能な、印加される外部電流に少なくとも部分的に基づいて判断されることが可能な、外部で印加された「コンプライアンス」状態によって制御されることが可能である。この外部で印加されたコンプライアンス電流は、いくつかの実施形態において、CEMデバイスを相対的高インピーダンス状態にするように、その後のリセット動作のための電流密度の状態を設定することもできる。図1Aの特定の実装形態に示されているように、電流密度Jcompは、CEMデバイスを、その後の書込み動作においてCEMデバイスを高インピーダンス状態にするためのコンプライアンス状態を判断することができる、相対的低インピーダンス状態にするために、ポイント116における書込み動作中に印加されることが可能である。図1Aに示されているように、CEMデバイスは、その後、Jcompが外部で印加されるポイント108において電圧Vresetでの電流密度Jreset≧Jcompの印加によって高インピーダンス状態になることが可能である。
実施形態において、コンプライアンスは、モット転移に対する正孔によって「捕獲される」ことが可能なCEMデバイス内の電子の数を設定することができる。言い換えると、CEMデバイスを相対的な低インピーダンス・メモリ状態にするための書込み動作において印加される電流は、その後、CEMデバイスを相対的な高インピーダンス・メモリ状態に転移させるためにCEMデバイスに注入されることになる正孔の数を判断することができる。
上記で指摘されたように、リセット状態は、ポイント108におけるモット転移に反応して発生させることが可能である。上記で指摘されたように、このようなモット転移は、電子の濃度nがおよそ等しいか、正孔の濃度pと少なくとも同等になるCEMデバイスにおける状態をもたらすことができる。この状態は、以下のような式(1)に従ってモデル化されることが可能である。
Figure 2020501357
式(1)において、λTFは、Thomas Fermiの遮蔽距離に対応し、Cは、定数である。
1つの実施形態によれば、図1Aに示されている電流密度プロフィールに対する電圧の領域104における電流または電流密度は、CEMデバイスのP型動作に対応することが可能な、CEMデバイスの端子間に印加された電圧信号からの正孔の注入に反応して存在することができる。ここで、正孔の注入は、閾値電圧VMIがCEMデバイスの端子間に印加されるときの、電流IMIにおける高インピーダンス状態転移に対する低インピーダンス状態のモット転移基準を満たすことができる。これは、以下のような式(2)に従ってモデル化されることが可能である。
Figure 2020501357
式(2)において、Q(VMI)は、耐電した注入された(正孔または電子)に対応し、印加された電圧の作用である。モット転移を可能にするための電子および/または正孔の注入は、バンド間で発生させることが可能であり、閾値電圧VMIおよび閾値電流IMIに反応して発生させることが可能である。式(1)に従って、式(2)におけるIMIによって注入された正孔によるモット転移をもたらすために電荷濃度と電子濃度nを一致させることによって、Thomas Fermiの遮蔽距離λTFに対するこのような閾値電圧VMIの依存性は、以下のような式(3)に従ってモデル化されることが可能である。
Figure 2020501357
式(3)において、ACEMは、CEMデバイスの断面積に対応し、Jreset(VMI)は、CEMデバイスを相対的高インピーダンス状態にすることができる閾値電圧VMIでCEMデバイスに印加されることになる、CEMデバイスを通る電流密度を表すことができる。
1つの実施形態によれば、CEMスイッチ、CERAMメモリ・デバイス、または1つもしくは複数の相関電子材料を有する様々な他の電子デバイスを形成するために利用されることが可能なCEMデバイスは、例えば、モット転移基準を満たすための十分な量の電子の注入を介して、相対的高インピーダンス状態から転移させることなどによって、相対的な低インピーダンス・メモリ状態になることが可能である。CEMデバイスを相対的低インピーダンス状態に転移させる際に、十分な電子が注入され、CEMデバイスの端子間のポテンシャルが、閾値スイッチング・ポテンシャル(例えばVset)に打ち勝つ場合、注入された電子は遮蔽し始めることができる。前述のように、遮蔽は、バンド分割ポテンシャルを落ち込ませるために、2重に占有された電子(double−occupied electron)を局在化させないように動作することができ、それによって、相対的低インピーダンス状態をもたらす。
特定の実施形態において、例えば、低インピーダンス状態から、実質的に異なる高インピーダンス状態への変化などの、CEMデバイスのインピーダンス状態の変化は、Ni(下付き文字「x」および「y」は自然数を有する)を有する化合物の電子の「逆供与」によってもたらされることが可能である。この用語が本明細書で使用されるとき、「逆供与」は、格子構造の隣接分子(すなわち配位子またはドーパント)による、遷移金属、遷移金属酸化物、またはこれらの任意の組合せへの(すなわち金属の原子軌道への)1つまたは複数の電子(すなわち電子密度)の供給を指し、同時に、配位子/ドーパントに対する、金属中心から、占有されていないπ非結合軌道への電子密度の供与を指す。電子逆供与配位子は、カルボニル(CO)、ニトロシル基(NO)、イソシアン化物(RNCであり、Rは、H、C−Cアルキル、もしくはC−C10アリールである)、アルケン(例えばエテン)、アルキン(例えばエチン)、または例えばトリフェニルホスフィン(PPh)といった、トリアルキル・ホスフィンもしくはトリアリール・ホスフィン(RPであり、Rは、H、C−Cアルキル、もしくはC−C10アリール)などのホスフィンなどの、π逆結合配位子であってよい。逆供与は、遷移金属、遷移金属化合物、遷移金属酸化物、またはこれらの組合せが、印加された電圧の影響下で電気伝導に好都合な電離状態を維持することを可能にすることができる。一定の実施形態において、例えばCEMにおける逆供与は、CEMを有するデバイスまたは回路の動作中に、例えばニッケルなどの遷移金属または遷移金属酸化物の伝導バンドに、制御可能なように、また可逆的に電子が「供与される」特性をCEMが示すことを可能にする、カルボニル(CO)、または例えば、アンモニア(NH)、エチレンジアミン(C)、もしくは酸窒化物族(N)のメンバなどの窒素含有ドーパント種の使用に反応して発生することが可能である。逆供与は、例えば酸化ニッケル材料(例えばNiO:COまたはNiO:NH)において逆転されることが可能であり、このことにより、デバイス動作中に、高インピーダンス特性などの、実質的に異なるインピーダンス特性を示すことに、酸化ニッケル材料がスイッチすることを可能にする。
したがって、この文脈において、電子逆供与材料は、CEMの伝導バンドとの間の電子の供与および電子供与の逆転を制御するための印加された電圧の影響に少なくとも部分的に基づいて、第1のインピーダンス状態から、実質的に異なる第2のインピーダンス状態への(例えば、相対的低インピーダンス状態から相対的高インピーダンス状態への、または逆もまた同様)スイッチングなどのインピーダンス・スイッチング特性を示す材料を指す。
いくつかの実施形態において、逆供与のために、遷移金属、遷移金属化合物、または遷移金属酸化物を有するCEMスイッチは、例えばニッケルなどの遷移金属が、2+の酸化状態(例えばNiO:COまたはNiO:NHなどの材料におけるNi2+)になると、低インピーダンス特性を示すことができる。逆に、電子の逆供与は、例えばニッケルなどの遷移金属が1+または3+の酸化状態になると、逆転されることが可能である。したがって、CEMデバイスの動作中に、逆供与は、下記の式(4)に実質的に従って、実質的に同時の酸化反応および還元反応を含むことができる「不均等化」をもたらす。
Figure 2020501357
この例において、このような不均等化は、例えばCEMデバイスの動作中に相対的高インピーダンス状態をもたらすことができる、式(4)に示されているようなNi1++Ni3+のようなニッケル・イオンの形成を指す。1つの実施形態において、炭素含有配位子、カルボニル(CO)、またはアンモニア分子(NH)などの窒素含有配位子などのドーパントは、下記の式(5)に実質的に従って、式(4)の不均等化反応およびその逆転を、CEMデバイスの動作中の電子の共有が引き起こすことを可能にすることができる。
Figure 2020501357
前述のように、式(5)に示されているような不均等化反応の逆転は、ニッケルベースのCEMが相対的低インピーダンス状態に戻ることを可能にする。
実施形態において、原子百分率がおよそ0.1%から10.0%までの範囲にある値から変化することができる、例えばNiO:COまたはNiO:NHの分子濃度に依存して、図1Aに示されているようなVresetおよびVsetは、Vset≧Vresetであるという条件の下、およそ0.1Vから10.0Vまでの範囲で変化することが可能である。例えば、1つの可能な実施形態において、Vresetは、およそ0.1Vから1.0Vまでの範囲にある電圧で発生することが可能であり、Vsetは、例えばおよそ1.0Vから2.0Vまでの範囲にある電圧で発生することが可能である。しかし、VsetおよびVresetの変化は、NiO:COまたはNiO:NHなどの電子逆供与材料、およびCEMデバイス内に存在する他の材料の原子濃度などの様々なファクタ、ならびに他のプロセスの変動に少なくとも部分的に基づいて発生することが可能であり、請求される主題はこの点において限定されないということに留意されたい。
図1Bは、相関電子材料を有するスイッチングデバイスの実施形態150の例証、および相関電子材料スイッチの同等回路の概略図である。前述のように、CEMスイッチ、CERAMアレイ、または1つもしくは複数の相関電子材料を利用する他のタイプのデバイスなどの相関電子デバイスは、可変抵抗および可変静電容量両方の特性を示すことができる、可変インピーダンスデバイスまたは複素インピーダンスデバイスを含む。言い換えると、導電基板160、CEMフィルム170、および導電オーバレイ180を備えるデバイスなどのCEM可変インピーダンスデバイスのインピーダンス特性は、デバイス端子122とデバイス端子130の間で測定された場合、デバイスの抵抗特性および静電容量特性に少なくとも部分的に依存する可能性がある。1つの実施形態において、可変インピーダンスデバイスの同等回路は、可変コンデンサ128などの可変コンデンサと並行接続された可変抵抗器126などの可変抵抗器を含むことができる。当然、可変抵抗器126および可変コンデンサ128は、個別の構成要素を備えるものとして図1Bに描かれているが、実施形態150のデバイスなどの可変インピーダンスデバイスは、実質的にホモジニアスなCEMフィルムを有することができ、請求される主題はこの点において限定されない。
下記のテーブル1は、実施形態150のデバイスなどの可変インピーダンスデバイスの例に対する真理値表の例を描写している。
Figure 2020501357
テーブル1は、CEMデバイス間に印加された電圧に少なくとも部分的に依存する作用として、実施形態150のデバイスなどの可変インピーダンスデバイスの抵抗が、低インピーダンス状態と、実質的に異なる高インピーダンス状態との間を転移できるということを示す。1つの実施形態において、低インピーダンス状態で示されたインピーダンスは、高インピーダンス状態において示されたインピーダンスより、およそ10.0〜100,000.0倍低い範囲にある可能性がある。他の実施形態において、低インピーダンス状態で示されたインピーダンスは、例えば高インピーダンス状態において示されたインピーダンスより、およそ5.0から10.0倍低い範囲にある可能性がある。しかし、請求される主題は、高インピーダンス状態と低インピーダンス状態との間のいずれの特定のインピーダンス比にも限定されないということに留意されたい。テーブル1は、実施形態150のデバイスなどの可変インピーダンスデバイスの静電容量が、およそゼロ(または極めて小さい)静電容量を有することができる、より低い静電容量状態と、少なくとも部分的に、CEMデバイス間に印加された電圧の作用である、より高い静電容量状態との間を転移することができるということを示す。
一定の実施形態において、NiO:COまたはNiO:NHなどのNiO材料を有するフィルムを形成または製造するために、原子層堆積が利用されることが可能である。この文脈おいて、「層」は、この用語が本明細書で使用されるとき、導電基板または絶縁基板などの、基礎となる構造の上に、または基礎となる構造の上方に配置されることが可能な材料のシートまたはコーティングを意味する。例えば、原子層堆積プロセスのための、基礎となる基板上に堆積した層は、1オングストロームの何分の1かの厚さ(例えば0.6Å)を有することができる単一原子の厚さを有することができる。しかし、層は、例えば、CEMフィルムを有するフィルムを製造するために利用されるプロセスに依存して、単一原子の厚さより厚い厚さのシートまたはコーティングを包含する。さらに、「層」は、水平に向けられること(例えば「水平」層)、垂直に向けられること(例えば「垂直」層)、または例えば斜めなど、他の任意の方向に置かれることが可能である。実施形態において、CEMフィルムは、例えば回路環境におけるCEMデバイスの動作中の電子の逆供与が、低インピーダンス状態を引き起こすことを可能にするために、十分な数の層を有することができる。また、例えば回路環境における動作中に、電子の逆供与は、例えば高インピーダンス状態などの実質的に異なるインピーダンス状態を引き起こすために、逆転されることが可能である。
また、この文脈において、本明細書で使用されるような「基板」は、特定の電気特性(例えば導電特性、絶縁特性、等)を有する材料などの材料が、基板上に、または基板の上方に堆積されること、または置かれることを可能にする表面を有する構造を意味する。例えば、CEMベースのデバイスにおいて、例えば導電基板160などの導電基板は、導電基板160と接触しているCEMフィルムに電流を伝えるように動作することができる。別の例において、基板は、CEMフィルムを絶縁してCEMフィルムとの間の電流フローを妨げるように動作することができる。絶縁基板の1つの可能な例において、半導体構造の構成要素を絶縁するために、窒化ケイ素(SiN)などの材料が用いられることが可能である。さらに、絶縁基板は、シリコン・オン・インシュレータ技術もしくはシリコン・オン・サファイア技術などの他のシリコンベースの材料、ドープ半導体および/もしくは非ドープ半導体、基礎となる半導体基盤によってサポートされたシリコンのエピタキシャル層、従来の金属酸化物半導体(CMOS)(例えば、金属バックエンドを有するCMOSフロントエンド)、ならびに/またはCESデバイスを含む他の半導体構造および/もしくは技術を有することができる。したがって、請求される主題は、多種多様な導電基板および絶縁基板を限定することなく包含することを意図するものである。
特定の実施形態において、基板上に、または基板の上方にあるCEMフィルムの形成は、2つ以上の前駆体を利用して、例えば、NiO:COもしくはNiO:NH、または他の遷移金属酸化物、遷移金属、もしくはこれらの組合せといった構成要素を基板などの導電材料上に堆積させることができる。1つの実施形態において、CEMフィルムの層は、下記の式(6a)に従って、別々の前駆体分子、AXおよびBYを利用して堆積されることが可能である。
Figure 2020501357
式(6a)の「A」は、遷移金属、遷移金属化合物、遷移金属酸化物、またはこれらの任意の組合せに対応する。実施形態において、遷移金属酸化物はニッケルを含むことができ、アルミニウム、カドミウム、クロミウム、コバルト、銅、金、鉄、マンガン、水銀、モリブデン、パラジウム・ニッケル(nickel palladium)、レニウム、ルテニウム、銀、タンタル、スズ、チタニウム、バナジウム、イットリウム、および亜鉛(これらは、酸素もしくは他のタイプの配位子などの、陰イオンに結合されることが可能である)、またはこれらの組合せなどの、他の遷移金属、遷移金属化合物、および/または遷移金属酸化物を含むことができるが、請求される主題は、この点における範囲に限定されない。特定の実施形態において、チタン酸イットリウム(yttrium titanate)(YTiO)など、2つ以上の遷移金属酸化物を有する化合物が利用されてもよい。
実施形態において、式(6a)の「X」は、有機配位子などの1つまたは複数の配位子を含むことができ、アミジナート(例えばRNCRNRといったAMDであり、ここでR、R、およびRは、Hまたはアルキルから選択される)、ジ(シクロペンタジエニル)(Cp)、ジ(エチルシクロペンタジエニル)(EtCp)、ビス(2,2,6,6−テトラメチルヘプタン−3,5−ジオナト)((thd))、アセチルアセトネート(acac)、ビス(メチルシクロペンタジエニル)((CH)、ジメチルグリオキシメイト(dmg)、2−アミノ−ペント−2−エン−4−オナト(apo)、dmambが1−ジメチルアミノ−2−メチル−2−ブタノレートである(dmamb)、dmamp=1−ジメチルアミノ−2−メチル−2−プロパノレートである(dmamp)、ビス(ペンタメチルシクロペンタジエニル)(C(CH、およびテトラカルボニル(CO)などのカルボニル(CO)を含むことができる。したがって、いくつかの実施形態において、ニッケルベースの前駆体AXは、ほんの数例を挙げると、例えば、ニッケル・アミジナート(Ni(AMD))、ニッケル・ジ(シクロペンタジエニル)(Ni(Cp))、ニッケル・ジ(エチルシクロペンタジエニル)(Ni(EtCp))、ビス(2,2,6,6−テトラメチルヘプタン−3,5−ジオナト)Ni(II)(Ni(thd))、ニッケル・アセチルアセトネート(Ni(acac))、ビス(メチルシクロペンタジエニル)ニッケル(Ni(CH、ニッケル・ジメチルグリオキシメイト(Ni(dmg))、ニッケル2−アミノ−ペント−2−エン−4−オナト(Ni(apo))、dmambが1−ジメチルアミノ−2−メチル−2−ブタノレートであるNi(dmamb)、dmampが1−ジメチルアミノ−2−メチル−2−プロパノレートであるNi(dmamp)、ビス(ペンタメチルシクロペンタジエニル)ニッケル(Ni(C(CH、およびニッケル・カルボニル(Ni(CO))を含むことができる。
しかし、特定の実施形態において、前駆体AXおよびBYの他に電子逆供与材料を有するドーパントは、CEMデバイスの層を形成するために利用されることが可能である。前駆体AXと並行して流れる(co−flow)ことができる電子逆供与材料を有するさらなるドーパント配位子は、下記の式(6b)に実質的に従って、電子逆供与化合物の形成を可能にすることができる。実施形態において、アンモニア(NH)、メタン(CH)、一酸化炭素(CO)、または他の材料などの電子逆供与材料を有するドーパントは、炭素、もしくは窒素、または上記に挙げられた電子逆供与材料を有する他のドーパントを有する他の配位子であることが可能であるように、利用されることが可能である。したがって、式(6a)は、下記の式(6b)に実質的に従って、電子逆供与材料を有するさらなるドーパント配位子を含むように修正されることが可能である。
Figure 2020501357
式(6a)および(6b)の、AX、BYなどの前駆体、およびNH(または窒素を有する他の配位子)の、原子濃度などの濃度は、およそ0.1%と10.0%の間の原子濃度を有する、アンモニア(NH)またはカルボニル(CO)などの形で、製造されたCEMデバイスの中に電子逆供与材料を有する窒素ドーパントまたは炭素ドーパントの最終的な原子濃度をもたらすように調節されることが可能であるということに留意されたい。特定の実施形態において、NHおよびCOなどのドーパントの原子濃度は、例えば、およそ0.1%と10.0%の間などの、原子濃度のさらに限定された範囲を含むことができる。しかし、請求される主題は、上記で識別された前駆体および/または原子濃度に必ずしも限定されない。請求される主題は、CEMデバイスの製造において利用される、原子層堆積、化学蒸着、プラズマ化学蒸着、スパッタ堆積(sputter deposition)、物理蒸着、熱線化学蒸着、レーザ強化型化学蒸着(laser enhanced chemical vapor deposition)、レーザ強化型原子層堆積(laser enhanced atomic layer deposition)、急速加熱化学蒸着、スピン・オン堆積、ガス・クラスタ・イオン・ビーム堆積、または同様のものにおいて利用されるドーパントのすべてのこのような前駆体および原子濃度を包含することを意図するものであるということに留意されたい。式(6a)および(6b)において、「BY」は、前述のような、水(HO)、酸素(O)、オゾン(O)、プラズマO、過酸化水素(H)などの酸化剤を含むことができる。他の実施形態において、「BY」は、CO、O+(CH)、または一酸化窒素(NO)+水(HO)、もしくは気体の酸化剤または酸窒化剤を含む酸窒化物または炭素を含むことができる。他の実施形態において、プラズマは、酸素ラジカル(O)を形成するために酸化剤(BY)とともに使用されることが可能である。同様に、プラズマは、CEMのドーピング濃度を制御するために活性化種を形成するための、電子逆供与材料を有するドープ種とともに使用されることが可能である。
原子層堆積を利用する実施形態などの特定の実施形態において、導電基板などの基板は、一定の実施形態において、例えば、例えばおよそ20.0℃から1000.0℃までの範囲の温度、またはおよそ20.0℃と500.0℃の間の範囲の温度に達することが可能な加熱チャンバ内で、AXおよびBYなどの前駆体、ならびに(例えば、アンモニア、またはニッケル・アミド、ニッケル・イミド、ニッケル・アミジナート、もしくはこれらの組合せを含む金属窒素結合を有する他の配位子などの)電子逆供与材料を含んでいるドーパントに露出されることが可能である。例えばNiO:NHの原子層堆積が行われる1つの特定の実施形態において、20.0℃から400.0℃までのチャンバの温度範囲が利用されることが可能である。前駆体ガス(例えば、AX、BY、NH、または窒素を有する他の配位子)への露出に反応して、このようなガスは、例えばおよそ0.5秒から180.0秒までの範囲の期間、加熱チャンバから取り除かれることが可能である。しかし、これらは、チャンバ温度および/または時間の潜在的に適切な範囲の例にすぎず、請求される主題はこの点において限定されないということに留意されたい。
一定の実施形態において、原子層堆積を利用する、単一の2前駆体サイクル(例えば、式6(a)を参照しながら説明されたようなAXおよびBY)、または単一の3前駆体サイクル(例えば、AX、NH、CH、または窒素、炭素、もしくは電子逆供与材料を有する他のドーパントを含む他の配位子、および式6(b)を参照しながら説明されたようなBY)は、1サイクルあたり、およそ0.6Åから5.0Åまでの範囲の厚さを有するCEMフィルムの層をもたらすことができる。したがって、1つの可能な実施形態において、原子層堆積プロセスが、およそ0.6Åの厚さを有するCEMフィルムの層を堆積させることができる場合、800〜900の2前駆体サイクルは、およそ500.0Åの厚さを有するCEMデバイスをもたらすために利用されることが可能である。原子層堆積は、例えばおよそ1.5nmから150.0nmまでの範囲の厚さなどの、他の厚さを有するCEMデバイス・フィルムを形成するために利用されることが可能であり、請求される主題はこの点において限定されないということに留意されたい。
特定の実施形態において、原子層堆積の、1つまたは複数の2前駆体サイクル(例えばAXおよびBY)、または3前駆体サイクル(AX、NH、CH、または窒素、炭素、もしくは電子逆供与材料を有する他のドーパントを含む他の配位子、およびBY)に反応して、CEMデバイス・フィルムは、フィルム特性の改良を可能にすることができ、またCEMデバイス・フィルム内にカルボニルまたはアンモニアなどの形で電子逆供与材料を有するドーパントを組み込むために使用されることが可能な、アニーリングを本来の場所で受けることができる。一定の実施形態において、チャンバは、およそ20.0℃から1000.0℃までの範囲の温度に加熱されることが可能である。しかし、他の実施形態において、本来の場所におけるアニーリングは、およそ100.0℃から800.0℃までの範囲のチャンバ温度を利用して行われることが可能である。本来の場所におけるアニーリング時間は、およそ1.0秒から5.0時間までの範囲の期間から変化することが可能である。特定の実施形態において、アニーリング時間は、例えば、例えばおよそ0.5分からおよそ180.0分までなどの、さらに狭い範囲内で変化することが可能であるが、請求される主題はこれらの点において限定されない。
特定の実施形態において、上述のプロセスに従って製造されたCEMデバイスは、デバイスの製造の直後に相対的低インピーダンス(相対的高伝導性)をデバイスが示す「ボーン・オン」特性を示すことができる。したがって、例えば、最初の活性化において、CEMデバイスがより大きい電子機器環境に統合される場合、CEMデバイスに印加された相対的に小さい電圧は、図1Aの領域104によって示されているような、CEMデバイスを通る相対的に高い電流の流れを可能にすることができる。例えば、本明細書で前述されたように、少なくとも1つの可能な実施形態において、Vresetは、およそ0.1Vから1.0Vまでの範囲の電圧で発生することが可能であり、Vsetは、例えばおよそ1.0Vから2.0Vまでの範囲の電圧で発生することが可能である。したがって、およそ2.0V以下の範囲で動作する電気スイッチング電圧は、例えばメモリ回路が、CERAMメモリ・デバイスに書き込むこと、CERAMメモリ・デバイスから読み出すこと、または例えばCERAMスイッチの状態を変化させることを可能にすることができる。実施形態において、このような相対的に低い電圧動作は、複雑性、コストを減少させることができ、競合するメモリおよび/またはスイッチングデバイス技術に対して他の利点をもたらすことができる。
特定の実施形態において、2つ以上のCEMデバイスが、相関電子材料の原子層堆積によって集積回路の特定の層の中に少なくとも部分的に形成されることが可能である。さらなる実施形態において、第1の相関電子スイッチ材料の1つまたは複数の相関電子スイッチ・デバイス、および第2の相関電子スイッチ材料の1つまたは複数の相関電子スイッチ・デバイスが、ブランケット堆積と選択的なエピタキシャル堆積との組合せによって少なくとも部分的に形成されることが可能である。さらに、1つの実施形態において、第1のアクセス・デバイスおよび第2のアクセス・デバイスが、第1のCEMデバイスおよび第2のCEMデバイスのそれぞれに、かなり隣接して位置付けられることが可能である。
さらなる実施形態において、CEMデバイスは、CEMデバイスのすぐ下のレベルにある導電ビアとの第1の電気接触を行うために、複数レベルの集積回路の1つのレベル内に位置付けられることが可能である。CEMデバイスは、CEMデバイスのすぐ上のレベルにある導電ビアとの第2の電気接触を行うことができる。この文脈において、「レベル」は、この用語が本明細書で使用されるとき、導電トレースまたは電気導電パスが配置されることが可能な個別の表面を意味し、個別の表面は、介在するCEMによって、および/または介在する導電ビアによって、すぐ上および/またはすぐ下の個別の表面から隔てられる。例えば、3レベルの集積回路において、CEMデバイスは、CEMデバイスが位置付けられているレベルのすぐ上にある第2の金属レベルから、CEMデバイスが位置付けられているレベルのすぐ下にある第1の金属レベルを隔てることができる。別の例において、5レベルのデバイスなどにおいて、第1の金属レベルは、1つまたは複数の導電金属トレースを有することができる。第2のレベルにおいて、第1の導電ビアは、第1の金属レベルの1つもしくは複数の導電トレース上に、またはこのトレースの上方に位置付けられることが可能である。第3のレベルにおいて、例えばCEMスイッチングデバイスは、第2のレベルの導電ビア上に位置付けられることが可能である。第4のレベルにおいて、第2の導電ビアは、CEMスイッチングデバイス上に、またはこのデバイスの上方に位置付けられることが可能である。第5のレベルにおいて、1つまたは複数の導電金属トレースは、第2の導電ビア上に位置付けられることが可能である。これらは、CEMデバイスを有することができる集積回路などの多種多様な複数レベルの回路の例にすぎず、請求される主題はこの点において限定されないということに留意されたい。
さらに、複数レベルの集積回路デバイスの特定のレベルにある、隣接したCEMデバイスは、隣接したCEMデバイスの間にあるトレンチによって互いに隔てられることが可能である。「スペーサ」は、複数レベルのデバイスの特定のレベルにおける、CEMデバイスなどの隣接したデバイスを隔てるトレンチの少なくとも一部を埋めることができる。したがって、この文脈において、「スペーサ」は、CEMデバイスと接触して設置される構造を意味し、スペーサは、複数レベルの構造の特定のレベルにおけるトレンチによって隔てられた、CEMデバイスなどの隣接したデバイスを互いに絶縁するように、または少なくとも部分的に隔離するように機能する。実施形態において、隣接したデバイスから絶縁すること、または少なくとも部分的に隔離することに加えて、スペーサは、CEMデバイス内部のドーパントの原子濃度を制御するように機能する。特定の実施形態において、スペーサは、例えば、CEMデバイスから隣接した構造へのドーパントの移行または拡散を減少させるための封止として機能することによって、CEMデバイス内部のドーパントの原子濃度を制御する。別の例において、また、さらに本明細書で説明されたように、スペーサは、CEMからのドーパントの拡散を引き起こすことがある、例えばアニーリングなどの製造工程中に失われることがある、CEMの1つまたは複数のドーパントを置き替えること、または補充することによって、CEMデバイス内部のドーパントの原子濃度を制御するように機能する。隣接したCEMデバイスの間のトレンチに形成されるスペーサは、説明されたもの以外の、さらなる機能を行うこと、およびさらなる利点をもたらすことができるが、請求される主題はこの点において限定されない。
図2A〜図2Jは、CEMデバイス内部のドーパントの原子濃度を制御するためのスペーサを製造するために利用されるサブプロセスの実施形態を示す。実施形態200Aに対応する図2Aにおいて、例えば絶縁基板210などの絶縁基板は、少なくとも90.0%の原子濃度を有するSiNを有することができる。実施形態において、基板210は、任意の適切なプロセスを利用して堆積されることが可能である。適切なプロセスは、物理蒸着(PVD)、有機金属化学蒸着(MOCVD)、原子層堆積(ALD)などを限定することなく含むことができるが、請求される主題はこの点において限定されない。図2B(実施形態200B)に示されているように、例えば1.0nmと25.0nmの間の厚さを有することが可能な絶縁基板210を形成した後、導電材料220は、絶縁基板210の表面上に、または表面の上方に堆積されることが可能である。実施形態200Bにおいて、単なる例として、導電材料220はNiを有することができるが、他の実施形態において、導電材料220は、例えば少なくとも90.0%の原子濃度を有する、他の任意の遷移金属、遷移金属酸化物、および/または他の任意のdブロック元素もしくはfブロック元素、あるいはこれらの合金を有することができる。導電材料220は、TiNを有することができ、またプラチナ、銅、アルミニウム、コバルト、ニッケル、タングステン、窒化タングステン、コバルト・シリサイド、ルテニウム、酸化ルテニウム、クロミウム、金、パラジウム、インジウム・スズ酸化物、タンタル、窒化タンタル、銀、イリジウム、もしくは酸化イリジウム、またはこれらの合金などの、他のdブロック材料またはfブロック材用を有することができるが、請求される主題は、導電材料220のいずれの特定の組成にも限定されない。実施形態において、導電材料220は、絶縁基板210より薄い厚さを有することができるが、それでもなお、例えば1.0nmと25.0nmの間の厚さを有することができるが、請求される主題はこの点において限定されない。
実施形態200Cに対応する図2Cにおいて、CEM227は、導電材料220上に、または導電材料220の上方に堆積されることが可能である。特定の実施形態において、CEM227は、例えば、原子層堆積、化学蒸着、プラズマ化学蒸着、スパッタ堆積、物理蒸着、熱線化学蒸着、レーザ強化型化学蒸着、レーザ強化型原子層堆積、急速熱化学蒸着、スピン・オン堆積、ガス・クラスタ・イオン・ビーム堆積、または同様のものを利用して堆積されることが可能であるが、請求される主題はこの点において限定されない。
導電材料220上に、または導電材料220の上方にCEM227を堆積させた後、CEM材料227および導電材料220は、単なる例として、パターンド・フォトレジスト・マスクを利用するプロセスなどの任意の適切なプロセスのためにエッチングされることが可能であるが、請求される主題はこの点において限定されない。図2D(実施形態200D)に示されているように、導電材料220およびCEM227は、導電トレース225および導電トレース226、ならびにCEMトレース230およびCEMトレース231との間でエッチングされることが可能である。エッチングは、導電トレース226およびCEMデバイス231から、導電トレース225およびCEMトレース230を隔てるトレンチを形成することもできる。実施形態200Dにおいて、導電トレース225および226、ならびにCEMトレース230および231は、絶縁基板210の表面上の2次元の中で拡張することができる。
特定の実施形態において、導電トレース225と226の間、およびCEMトレース230と231の間のトレンチを形成するためのエッチング・プロセスなどのエッチング・プロセスは、CEMトレース230および231内からのドーパントの外方拡散を引き起こすことがある。CEMトレースからのドーパントの外方拡散は、CEMトレース230の1つまたは複数の内部のドーパント分子を抽出するように機能することができる、例えば高温を伴うエッチング・サブプロセス、および/または気体試薬へのCEMトレースの露出によってもたらされることが可能である。したがって、例えば図2Eの実施形態200Eなどの特定の実施形態において、CEMトレース230および231のエッチングの結果として失われた少なくともいくらかのドーパントは、CEMデバイス230および231などの、隣接したCEMデバイスを隔てるトレンチを気体ドーパント・ソース240に露出させることによって置き替えられることが可能である。特定の実施形態において、気体ドーパント・ソース240は、例えば、エッチング・プロセス中に、またはエッチング・プロセスの結果として失われた、CEMトレース230および231内部の窒素および/または他のドーパント種を置き替えることなどによって、CEM内部のドーパントの濃度を制御するように機能することができる窒素を有することができる。したがって、気体ドーパント・ソース240は、NO(一酸化二窒素)および/もしくはNO(一酸化窒素)、または他の窒素含有気体材料を有することができるが、請求される主題はこの点において限定されない。実施形態において、CEMトレース230/231は、例えばおよそ0.5分から180.0分までの範囲の期間、気体ドーパント・ソース240に露出されることが可能であるが、請求される主題はこの点において限定されない。
気体ドーパント・ソース240への露出の後、CEMトレース内部のドーパントの原子濃度を制御するためのスペーサの製造は、図2F(実施形態200F)において継続することができる。実施形態において、スペーサ材料235は、導電トレース225と導電トレース226などの隣接した導電トレースの間、およびCEMトレース230およびCEMトレース231などのCEMトレースの間にあるトレンチに堆積されることが可能である。スペーサ材料235を形成するために、例えば原子層堆積、化学蒸着、プラズマ拡張型化学蒸着(plasma enhanced chemical vapor deposition)、プラズマ拡張型原子層堆積(plasma enhanced atomic layer deposition)、およびガス・クラスタ・イオン・ビーム堆積などの任意の適切な堆積プロセスが利用されることが可能であるが、請求される主題はこの点において限定されない。
実施形態200F(図2F)などの特定の実施形態において、CEMトレース230および231の露出面近くの窒素の蓄積を形成するように機能することができる、NHなどの相対的高濃度の気体窒素含有剤用を利用して堆積プロセスを始めることが有利な可能性がある。一定の実施形態において、気体窒素含有材料は、気体材料の窒素成分に対する炭素成分の比率が、プロセス・チャンバの温度を制御することによって、または他のプロセス制御値を調節することによって、調節されることが可能な、炭素成分を補充されることが可能である。したがって、炭素成分を補充された窒素含有材料を利用することによって、炭素および/または窒素が、CEMトレース230および231の露出面上に蓄積することを可能にされる堆積プロセスが始められることが可能である。さらに、CEMトレースの露出面上に蓄積された炭素および/または窒素は、例えば、およそ1.0秒から5.0時間まで変化する期間、およそ100.0℃から800.0℃までの範囲の温度を使用してアニーリングすることによって、CEMトレース230および231の中に拡散することを可能にされることが可能である。しかし、特定の実施形態において、異なる温度範囲および/または期間が利用されてもよく、請求される主題はこの点において限定されない。
実施形態において、CEMトレース230および231の露出面上の炭素および/または窒素の最初の蓄積を行った後、スペーサ材料235の形成は、材料の堆積を継続して、図2G(実施形態200G)に示されているものなどのスペーサ材料235の大部分を形成することができる。特定の実施形態において、窒素成分と炭素成分の両方を含むシリコン前駆体は、スペーサ材料235を形成するために堆積されることが可能である。例えば、一定の実施形態において、スペーサ材料235は、トリメチルシラン、ビス(トリメチルシリル)メタン(BTMSM)、ビス(ジメチルアミノ)ジメチルシラン、ビス(tert−ブチルアミノ)シラン、ビス(ジエチルアミノ)シラン)、トリス(ジメチルアミノ)シラン、もしくはテトラエトキシシラン(TEOS)、またはこれらの組合せを堆積させることによって形成されることが可能である。上記で示された有機前駆体の他に、シラン、ジシラン、トリシラン、およびジクロロシランが、炭素非含有SiNを形成するためにNHとともに利用されてもよく、NHに対するシリコン・ソースの比率は、前駆体に存在する窒素の量を制御するために利用されることが可能である。窒素含有スペーサ材料235を堆積させるために、さらなる前駆体が利用されることが可能であるが、請求される主題はこの点において限定されないということに留意されたい。
他の実施形態において、スペーサ材料235は、ほんの数例を挙げると、(例えば、トリメチルシラン、ビス(トリメチルシリル)メタン(BTMSM)、ビス(ジメチルアミノ)ジメチルシラン、ビス(tert−ブチルアミノ)シラン、ビス(ジエチルアミノ)シラン、トリス(ジメチルアミノ)シランといった)上記で識別された炭素含有前駆体から形成された少なくとも50.0%の酸化ケイ素(SiO)を有する材料から形成されることが可能であるが、請求される主題はこの点において限定されない。SiOスペーサ材料の形成のために、例えばO、O、プラズマ酸素(O)、および/またはHOなどの酸化剤が利用されることが可能であるが、請求される主題はこの点において限定されない。実施形態において、酸化剤への露出は、エッチング・プロセス中に、またはエッチング・プロセスの結果として失われたドーパントを補充するために、CEMトレース230の1つまたは複数に拡散することが可能な、炭素含有分子ドーパント(例えばCO)の形成を引き起こすことができる。特定の実施形態において、スペーサ材料235は、およそ0.1%から10.0%までの範囲の原子濃度まで、(例えばCEMトレース230および231からの外方拡散のために)失われたドーパントを補充するように機能することができる。
特定の実施形態において、エッチング・プロセスは、CEMトレース230および231の1つまたは複数から、例えばドーパントの閾値量より小さい喪失を引き起こすことができる。単なる例証のための1つの可能な例において、エッチング・プロセスは、CEMトレース230および231の1つまたは複数の内部のドーパントの原子濃度を、例えば10.0%から8.0%まで減少させることができる。しかし、例えば8.0%のドーパント濃度は、CEMトレース230および231を利用するCEMデバイスの満足のいく動作を可能にするための、CEMトレース内部の十分なドーパントを表すことができるが、それでもなお、ドーパントのさらなる喪失を減少させるか、防ぐために、CEMトレース230および231の内部のドーパントの原子濃度を制御することが望ましいことがある。したがって、一定の実施形態において、隣接したCEMトレースの間に形成されることが可能なスペーサ材料235は、CEMトレースからのドーパントの外方拡散を減少させることができるバリアまたは封止として機能することができる。
したがって、特定の実施形態において、スペーサ材料235は、炭素または他の分子ドーパント種の外方拡散を減少させることができる、少なくとも50.0%の酸窒化ケイ素(SiON)またはSiNを有する材料などの封止材料を有することができる。1つまたは複数の実施形態において、スペーサ材料235は、トリメチルアルミニウム(TMA)などの有機前駆体から形成されることが可能な酸化アルミニウム(AL)を有することができる。実施形態において、トリメチルアルミニウムの使用は、例えば、CEMトレース230とCEMトレース231の間、および導電トレース225と導電トレース226の間に形成されたトレンチなどのトレンチ内に一様な厚さで堆積されることが可能なバリア材料を表すことができる。実施形態において、バリア材料は、1.0nmと25.0nmの間の、隣接したCEMトレース間の隔たりを埋めることができる。
CEMトレース230および231の1つもしくは複数から失われたドーパントを補充するように、ならびに/またはCEMトレース230および231の1つもしくは複数の内部のドーパントを封止するように機能することができるスペーサ材料235の形成後、化学機械平坦化(CMP:chemical−mechanical planarization)が行われることが可能である。実施形態において、CMPは、図2H(実施形態200H)に示されているような、スペーサ材料235の余剰部分を除去するように作用することができる。したがって、CEMトレース230および231、ならびにスペーサ材料235は、実質的に平面な表面を形成することができる。実施形態において、CMPの後、導電材料240は、図2I(実施形態200I)に示されているように、CEMトレース230および231ならびにスペーサ材料235の上に、またはこれらの上方に堆積されることが可能である。実施形態200Iにおいて、単なる例として、導電材料240はNiを有することができるが、他の実施形態において、導電材料240は、例えば少なくとも90.0%の原子濃度を有する、他の任意の遷移金属、遷移金属酸化物、および/または他の任意のdブロック元素もしくはfブロック元素、あるいはこれらの合金を有することができる。実施形態において、導電材料240は、例えば実施形態200B(図2B)の導電材料220の厚さに類似の厚さを有することができる。
スペーサ材料235およびCEMデバイス230の上に、またはこれらの上方にある導電材料240の形成後、導電材料240の一部、およびスペーサ材料235の少なくとも一部は、例えば2つ以上のCEMスイッチングデバイスを形成するために離してエッチングされることが可能である。図2J(実施形態200J)に示されているように、第1のCEMスイッチングデバイスは、(導電材料240から形成された)導電トレース225、CEM材料230、および導電トレース241から形成された下部電極を有することができる。第2のCEMスイッチングデバイスは、(同様に導電材料240から形成された)導電トレース226、CEM材料231、および導電トレース242から形成された下部電極を有することができる。スペーサ材料235は、CEMトレース230および231から拡散されたドーパントをスペーサ材料が補充すること、ならびに/またはCEMトレース230および231の内部のドーパントを封止するためのバリアとしてスペーサ材料が機能することを可能にできるCEMトレース230および231と接触しているものとして図2Jに示されている。スペーサ材料235は、さらなる機能を行うことができるが、請求される主題はこの点において限定されない。
図2Jの構造は、1つまたは複数のスペーサを利用してCEM材料内のドーパント濃度を制御する、3レベルのデバイスのほんの1例を表しているにすぎないということに留意されたい。別の実施形態において、導電トレース225および226の代わりの、ならびに導電トレース241および242の代わりの導電ビアを、図2Jの構造に類似の構造が利用することができる。したがって、このような実施形態は、例えば第1の金属レベルにある導電ビアが、第2のレベルにあるCEMデバイスと電気的に接触する、複数レベルのデバイスの別の例を表すことができる。第2のレベルにあるCEMデバイスは、CEMデバイスのすぐ上にある第3のレベルにある導電ビアと接触することができる。
図3は、スペーサを利用してCEMデバイス内部のドーパントの濃度を制御するCEMデバイスの実施形態を示している。図3(実施形態300)に示されているように、図2DのCEMトレース230に類似していることが可能なCEMトレース330は、導電トレース325と導電トレース340との間に位置することが可能である。同様に、例えば図2DのCEMトレース231に類似していることが可能なCEMトレース331は、導電トレース326と導電トレース341との間に位置することが可能である。例えば実施形態200Aの絶縁基板210に類似の材料を有することができる絶縁基板310は、導電トレース325および326の下にあってよく、絶縁材料350は、スペーサ335ならびに導電トレース340および341の上に、またはこれらの上方に位置することが可能である。実施形態において、導電トレース325および326は、例えば図2Dに示されているような導電トレース225および226に類似していることが可能である。さらに、導電トレース340および341は、図2Dの導電トレース240および241に類似していることが可能である。実施形態300において、(図2Dの)スペーサ材料235に類似していることが可能なスペーサ材料335は、CEM材料330、導電トレース325および326、ならびに導電材料340および341と接触しているものとして示されることが可能である。実施形態において、スペーサ材料335は、したがって、導電材料の保護、ならびにCEM材料内部のドーパントの補充、および/または封止を行うことができる。スペーサ材料はさらなる機能を行うことができるが、請求される主題はこの点において限定されない。
図3の構造は、スペーサと接触しているCEMトレースおよび導電トレースを利用してCEM材料内のドーパント濃度を制御する、5レベルのデバイスのほんの1例を表しているにすぎない。したがって、複数レベルのデバイスは、絶縁基板310、および例えば絶縁基板310の内部の1つまたは複数の金属導体を含むことができる第1のレベルを有することができる。複数レベルのデバイスは、絶縁基板310の内部の1つもしくは複数の金属導体からCEMトレース330および331に電流を輸送するための導電トレース325および326または導電ビアを含むことができる第2のレベルを有することができる。第3のレベルにおいて、CEMトレース330および331は、高インピーダンス状態と低インピーダンス状態との間のスイッチングを行うように機能することができる。複数レベルのデバイスの第4のレベルは、十分なレベルの複数レベルのCEMデバイスを有することができる、絶縁物質350の内部の1つもしくは複数の金属導体との間で、CEMトレース330および331からの電流を輸送するための導電トレース340および341または導電ビアを含むことができる。
図4は、1つの実施形態400による相関電子材料から形成されたスイッチングデバイスを形成する方法のための流れ図である。図4において説明されたものなどの実装形態の例は、示され、説明されたブロックの他のブロック、さらに少ないブロック、もしくは識別されることが可能な順序とは異なる順序で発生するブロック、またはこれらの任意の組合せを含むことができる。方法は、ブロック410で始まることができ、このブロックは、第1の金属レベルの上方にある複数のCEMトレースを形成することを含むことができる。実施形態において、CEMトレースは、任意のdブロックまたはfブロックから形成されることが可能であり、請求される主題は、導電材料のいずれの特定の組成にも限定されない。方法は、ブロック420で継続することができ、このブロックは、複数のCEMトレースの隣接したCEMトレースを隔てるトレンチの少なくとも一部を埋めるようにスペーサを形成することを含むことができる。特定の実施形態において、スペーサは、複数のCEMトレースのうちの少なくとも1つの内部のドーパントの原子濃度が0.1%から10.0%までの範囲になるように制御するように機能することができる。
実施形態において、CEMデバイスは、広い範囲の集積回路タイプのいずれかの中に実装されることが可能である。例えば、1つの実施形態において、1つまたは複数のCEMデバイスのインピーダンス状態を変化させることによって再構成されることが可能な、例えばプログラム可能なメモリアレイを形成するために、非常に多くのCEMデバイスが集積回路内に実装されることが可能である。別の実施形態において、プログラム可能なCEMデバイスは、例えば不揮発性メモリアレイとして利用されることが可能である。当然、請求される主題は、本明細書で提供された特定の例の範囲に限定されない。
複数のCEMデバイスは、例えば、第1の相関電子材料を有する第1の相関電子デバイス、および第2の相関電子材料を有する第2の相関電子デバイスを含むことができる集積回路デバイスをもたらすために形成されることが可能であり、第1および第2の相関電子材料は、互いに異なる実質的に異なるインピーダンス特性を有することができる。さらに、1つの実施形態において、互いに異なるインピーダンス特性を有する第1のCEMデバイスおよび第2のCEMデバイスは、特定のレベルの集積回路の内部に形成されることが可能である。さらに、1つの実施形態において、特定のレベルの集積回路の内部に第1および第2のCEMデバイスを形成することは、選択的なエピタキシャル堆積によってCEMデバイスを少なくとも部分的に形成することを含むことができる。別の実施形態において、特定のレベルの集積回路の内部の第1および第2のCEMデバイスは、例えば、第1および/または第2のCEMデバイスのインピーダンス特性を変化させることなどのために、イオン注入によって少なくとも部分的に形成されることが可能である。
先述の説明において、有形の構成要素(および/または同様に有形の材料)が論じられている局面など、特定の使用文脈において、「上に(on)」あることと「上方に(over)」あることとの間に区別が存在する。例として、基板の「上の」物質の堆積は、この後者の例における堆積した物質と基板との間の媒介物質(例えば介在するプロセスの作業中に形成された媒介物質)などの媒介のない、直接の物理的かつ有形の接触を伴う堆積を指すが、それでもなお、基板の「上方に」ある堆積は、(「上に」あることは、「上方に」あることとして正確に説明されることもあるので、)基板の「上の」堆積を潜在的に含むものと理解されるが、1つまたは複数の媒介物質などの1つまたは複数の媒介物が、堆積した物質と基板との間にある局面を含むものと理解されるので、堆積した物質が、基板との直接の物理的かつ有形の接触状態に必ずしもあるわけではない。
有形の材料および/または有形の構成要素が論じられることなどの適正な特定の使用文脈において、「下に(beneath)」あること、と「下方に(under)」あることとの間に類似の区別が行われる。このような特定の使用文脈における「下に」は、(ちょうど今説明されたような「上に」に類似の)物理的かつ有形の接触を必ず意味することが意図されるが、「下方に」は、直接の物理的かつ有形の接触がある局面を潜在的に含むが、1つまたは複数の媒介物質などの1つまたは複数の媒介物がある場合など、直接の物理的かつ有形の接触を必ずしも意味しない。したがって、「上に」は「すぐ上方に」を意味すると理解され、「下に」は「すぐ下方に」を意味すると理解される。
「上方に」および「下方に」などの用語は、以前に言及された用語「上がって(up)」、「下がって(down)」、「最上部(top)」、「最下部(bottom)」などと同様に理解されるということが同様に正しく認識される。これらの用語は、議論を容易にするために使用されることがあるが、請求される主題の範囲を必ずしも制約することを意図するものではない。例えば、用語「上方に」は、例として、例えば実施形態が逆さまであることなどと比較して、実施形態が表を上にしている局面のみに請求範囲が限定されることを示すことを意味するものではない。1つの例は、1つの例証として逆転チップを含み、この中では、例えば、(例えば製造中の)様々な時間における方向が、最終的な製品の方向に必ずしも対応するわけではない。したがって、例としてオブジェクトが、同様に1つの例として、逆さまなどの特定の方向における適用可能な請求範囲内にある場合、適用可能な逐語的な請求言語が、そうでなければ解釈されることになる潜在性を有している場合でも、やはり例として、表を上にしてなどの別の方向における適用可能な請求範囲内に、後者も含まれるものと解釈されることを意図するものであり、逆もまた同様である。当然、やはり、特許出願の本明細書において常にそうであるように、特定の説明文脈および/または使用文脈は、導き出されることになる適度な推測に対する役立つ手引きを提供する。
別段の指示がない限り、本開示の文脈において、A、B、またはCなどのリストを関連付けるために使用される場合の用語「または(or)」は、ここで包括的な意味で使用されるA、B、およびC、ならびにここで排他的な意味で使用されるA、B、またはCを意味することを意図するものである。このような理解によって、「および(and)」は包括的な意味で使用され、A、B、およびCを意味することを意図するものであるが、その一方で「および/または(and/or)」は、前述の意味のすべてが意図されていることを明らかにするために十分に注意して使用されることがあるが、このような使用は必要とされない。さらに、用語「1つまたは複数」および/または類似の用語は、単数形の任意の特徴、構造、特性、および/または同様のものを説明するために使用され、「および/または」も、特徴、構造、特性、および/または同様のものの複数の組合せおよび/または他のいくつかの組合せを説明するために使用される。さらに、用語「第1」、「第2」、「第3」、および同様のものは、別途明確に示されない限り、数値の限定を提供すること、または特定の順序を示すことではなく、1つの例として、異なる構成要素などの異なる実施形態を区別するために使用される。同様に、用語「に基づいて(based on)」および/または類似の用語は、ファクタの網羅的なリストを伝えることを必ずしも意図せず、必ずしも明確に説明されないさらなるファクタの存在を可能にすることを意図するものとして理解される。
さらに、請求される主題の実装形態に関係し、程度に関するテスト、測定、および/または仕様に依存する局面に対して、以下の手法で理解されることを意図するものである。例として、所与の局面において、物理的な特性の値が測定されることになると仮定する。例を続けると、少なくとも特性に対する、程度に関するテスト、測定、および/または仕様に対する代わりの適度なアプローチが、少なくとも実装のために当業者に発生する可能性がかなりある場合、請求される主題は、別途明確に示されない限り、これらの代わりの適度なアプローチをカバーすることを意図するものである。例として、領域上の測定値のプロットが生み出され、請求される主題の実装形態が領域上の傾きの測定値を用いることに言及するが、この領域上の傾きを推定するための様々な適度かつ代わりの技法が存在する場合、請求される主題は、これらの適度な代わりの技法が、同一の値、同一の測定値、または同一の結果をもたらさないとしても、別途明確に示されない限り、これらの適度な代わりの技法をカバーすることを意図するものである。
単純な例として「光学的な」または「電気的な」を使用する、特徴、構造、特性、および/または同様のものなどとともに使用される場合の用語「タイプ」および/または「ような(like)」は、小さな変化が十分に小さく、その結果、このような変化も存在しながら、特徴、構造、特性、および/または同様のものが依然として大部分は存在するとみなされる場合、小さな変化の存在が、そうでなければ、特徴、構造、特性、および/または同様のものと完全に一致するものであると考えられない可能性のある変化であるとしても、(例えば「光学的なタイプ」であること、または「光のような」ものであることなどの)「タイプ」のものであること、および/または「ような」ものであることから、特徴、構造、特性、および/または同様のものを全体的に妨げないように、特徴、構造、特性、および/もしくは同様のものについて、ならびに/またはこれらに関係することを少なくとも部分的に意味するということにさらに留意されたい。したがって、この例を続けると、用語、光学的なタイプの特性および/または光のような特性は、光学的な特性を含むことを必ず意図するものである。同様に、用語、電気的なタイプの特性および/または電気のような特性は、別の例として、電気的な特性を含むことを必ず意図するものである。本開示の明細書は、1つまたは複数の例証となる例を単に提供するにすぎず、請求される主題は、1つまたは複数の例証となる例に限定されることを意図するものではないが、やはり、特許出願の明細書に対して常にそうであるように、特定の説明文脈および/または使用文脈は、導き出されることになる適度な推測に対する役立つ手引きを提供するということに留意されたい。
先述の説明において、請求される主題の様々な実施形態が説明された。説明のために、量、システム、および/または構成などの細目が例として示された。他の例において、よく知られた特徴は、請求される主題をあいまいにしないように、省略および/または簡素化された。一定の特徴が本明細書で示され、および/または説明されたが、多くの修正、代用、変更、および/または均等物が、当業者に発生することになる。したがって、請求される主題に含まれるものとして、すべての修正および/または変更をカバーすることを、添付の特許請求の範囲が意図されるということを理解されたい。

Claims (21)

  1. 第1のレベルの上方にある複数の相関電子材料(CEM)トレースを形成するステップであって、該複数のCEMトレースが、0.1%から10.0%までの範囲の原子濃度のドーパントを含む、相関電子材料(CEM)トレースを形成するステップと、
    前記複数のCEMトレースのうち隣接したCEMトレースを隔てるトレンチの少なくとも一部を埋めるようにスペーサを形成するステップであって、前記スペーサは、前記複数のCEMトレースのうちの少なくとも1つの内部の前記ドーパントの前記原子濃度が0.1%から10.0%までの前記範囲となるように制御する、前記スペーサを形成するステップと
    を含むデバイスを作製する方法。
  2. 前記制御は、前記ドーパントの前記原子濃度が0.1%から10.0%までの前記範囲になるように維持するために、前記複数のCEMトレースのうちの少なくとも1つを前記スペーサが封止することである請求項1に記載の方法。
  3. 前記スペーサを形成するステップは、少なくとも50.0%の原子濃度の酸化アルミニウム(Al)、窒化ケイ素(SiN)、もしくは酸窒化ケイ素(SiON)、またはこれらの組合せを、前記複数のCEMトレースのうち隣接したCEMトレースを隔てる前記トレンチに堆積させるステップを含む請求項2に記載の方法。
  4. 前記スペーサを形成するステップは、前記複数のCEMトレースのうち隣接したCEMトレースを隔てる前記トレンチをトリメチルアルミニウムに露出させることに反応してAlを堆積させるステップを含む請求項3に記載の方法。
  5. 前記スペーサは、前記CEMトレースのうちの前記少なくとも1つの内部の前記ドーパントの前記原子濃度の前記範囲を0.1%から10.0%までの前記範囲に維持するために、前記複数のCEMトレースのうちの前記少なくとも1つに前記ドーパントを拡散するように適応される請求項1から4のいずれか1項に記載の方法。
  6. 一酸化二窒素(NO)もしくは一酸化窒素(NO)またはこれらの組合せに前記複数のCEMトレースのうちの前記少なくとも1つを露出させるステップをさらに含み、
    前記スペーサは、窒化ケイ素(SiN)もしくは酸化ケイ素(SiO)またはこれらの任意の組合せの少なくとも50.0%の原子濃度を有し、前記スペーサは、トリメチルシラン、ビス(ジメチルアミノ)ジメチルシラン、ビス(tert−ブチルアミノ)シラン、ビス(ジエチルアミノ)シラン)、トリス(ジメチルアミノ)シラン、テトラエトキシシラン(TEOS)、またはこれらの組合せを堆積させることによって形成される請求項5に記載の方法。
  7. 前記スペーサは、少なくとも50.0%の窒化ケイ素(SiN)の原子濃度を有し、前記スペーサを形成するステップと並行して、前記隣接したCEMトレースを隔てる前記トレンチを気体アンモニア(NH)に露出させるステップをさらに含む請求項6に記載の方法。
  8. 前記スペーサは、少なくとも50.0%の酸化ケイ素(SiO)の原子濃度を有し、前記スペーサを形成するステップが、前記隣接したCEMトレースを隔てる前記トレンチを、オゾン(O)、酸素(O)、活性酸素(O)、もしくは水(HO)蒸気、またはこれらの組合せに露出させるステップをさらに含む請求項6に記載の方法。
  9. 前記スペーサを形成するステップの前に、前記隣接したCEMトレースを隔てる前記トレンチを、一酸化二窒素(NO)もしくは一酸化窒素(NO)またはこれらの組合せに露出させるステップをさらに含む請求項8に記載の方法。
  10. 前記制御は、前記第1のレベルの上方にある前記複数のCEMトレースを形成するステップに続いて行われるエッチング・プロセス中に発生する請求項1から9のいずれか1項に記載の方法。
  11. 基板の上方に形成された複数のCEMトレースであって、0.1%から10.0%までの範囲の原子濃度を有するドーパントを有する複数のCEMトレースと、
    前記複数のCEMトレースのうち隣接したCEMトレースを隔てるトレンチの少なくとも一部を埋めるように形成されたスペーサであって、前記複数のCEMトレースのうちの少なくとも1つの内部の前記ドーパントの前記原子濃度が0.1%から10.0%までの前記範囲になるように制御するためのものであるスペーサと
    を備える相関電子材料(CEM)デバイス。
  12. 前記スペーサは、0.1%から10.0%までの前記範囲の前記原子濃度の、炭素含有ドーパント種もしくは窒素含有ドーパント種またはこれらの組合せを有する請求項11に記載の相関電子材料(CEM)デバイス。
  13. 前記スペーサは、少なくとも50.0%の窒化ケイ素(SiN)の原子濃度を有する請求項12に記載の相関電子材料(CEM)デバイス。
  14. 前記スペーサは、少なくとも50%の酸化ケイ素(SiO)の原子濃度を有する請求項12に記載の相関電子材料(CEM)デバイス。
  15. 前記スペーサは、前記複数のCEMトレースのうちの前記少なくとも1つからの前記ドーパントの拡散を制限するためのものであり、前記複数のCEMトレースのうちの前記少なくとも1つの内部の前記ドーパントの前記原子濃度が0.1%から10.0%までの前記範囲に維持される請求項11から14のいずれか1項に記載の相関電子材料(CEM)デバイス。
  16. 前記スペーサは、少なくとも50.0%の原子濃度を有する、酸化アルミニウム(Al)、窒化ケイ素(SiN)、または酸窒化ケイ素(SiON)を有する請求項15に記載の相関電子材料(CEM)デバイス。
  17. 前記スペーサは、1.0nmから25.0nmまでの、前記複数のCEMトレースの隣接したトレース間の隔たりを埋める請求項11から16のいずれか1項に記載の相関電子材料(CEM)デバイス。
  18. およそ0.1%から10.0%までの範囲のドーパントの原子濃度を有する相関電子材料(CEM)から形成された複数のトレースと、
    前記CEMから形成された前記複数のトレースの隣接したCEMトレースを隔てるトレンチの少なくとも一部を埋めるためのスペーサであって、少なくとも1つのCEMトレースからのドーパント種の拡散を制限することによって、もしくは該少なくとも1つのCEMトレースに該ドーパント種を提供することによって、またはこれらの組合せによって、前記隣接したCEMトレースの前記少なくとも1つのCEMトレースの内部の前記ドーパント種の原子濃度を、0.1%および10.0%の前記範囲に維持するためのものであるスペーサと
    を備えるデバイス。
  19. 前記ドーパント種は、炭素もしくは窒素またはこれらの組合せを有する請求項18に記載のデバイス。
  20. 前記スペーサは、少なくとも50.0%の原子濃度を有する、酸化アルミニウム(Al)、窒化ケイ素(SiN)、または酸窒化ケイ素(SiON)を有する請求項18または請求項19に記載のデバイス。
  21. 前記スペーサは、およそ0.1%から10.0%までの前記範囲の原子濃度を有する炭素含有ドーパント種または窒素含有ドーパント種を有する請求項18から20のいずれか1項に記載のデバイス。
JP2019528859A 2016-12-06 2017-12-05 相関電子材料内のドーパント濃度の制御 Pending JP2020501357A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/370,168 US10454026B2 (en) 2016-12-06 2016-12-06 Controlling dopant concentration in correlated electron materials
US15/370,168 2016-12-06
PCT/GB2017/053670 WO2018104727A1 (en) 2016-12-06 2017-12-05 Controlling dopant concentration in correlated electron materials

Publications (1)

Publication Number Publication Date
JP2020501357A true JP2020501357A (ja) 2020-01-16

Family

ID=60923796

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019528859A Pending JP2020501357A (ja) 2016-12-06 2017-12-05 相関電子材料内のドーパント濃度の制御

Country Status (7)

Country Link
US (2) US10454026B2 (ja)
EP (1) EP3552251A1 (ja)
JP (1) JP2020501357A (ja)
KR (1) KR102295362B1 (ja)
CN (1) CN110024152A (ja)
TW (1) TW201824597A (ja)
WO (1) WO2018104727A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10797238B2 (en) 2016-01-26 2020-10-06 Arm Ltd. Fabricating correlated electron material (CEM) devices
US10516110B2 (en) 2016-07-12 2019-12-24 Arm Ltd. Fabrication of correlated electron material devices with reduced interfacial layer impedance
US10211398B2 (en) 2017-07-03 2019-02-19 Arm Ltd. Method for the manufacture of a correlated electron material device
US11075339B2 (en) 2018-10-17 2021-07-27 Cerfe Labs, Inc. Correlated electron material (CEM) devices with contact region sidewall insulation
US10854811B2 (en) * 2018-10-17 2020-12-01 Arm Limited Formation of correlated electron material (CEM) devices with restored sidewall regions
US10566527B2 (en) 2018-03-23 2020-02-18 ARM, Ltd. Method for fabrication of a CEM device
US10833271B2 (en) 2018-03-23 2020-11-10 Arm Ltd. Method for fabrication of a CEM device
US10418553B1 (en) 2018-03-28 2019-09-17 Arm Ltd. Formation of correlated electron material (CEM) device via dopant deposition and anneal
US10580981B1 (en) 2018-08-07 2020-03-03 Arm Limited Method for manufacture of a CEM device
US10672982B1 (en) 2018-11-30 2020-06-02 Arm Limited Fabrication of correlated electron material (CEM) devices
US11258010B2 (en) 2019-09-12 2022-02-22 Cerfe Labs, Inc. Formation of a correlated electron material (CEM)
US11201276B2 (en) 2020-02-13 2021-12-14 Cerfe Labs, Inc. Switch cell device
US11133466B1 (en) 2020-04-29 2021-09-28 Cerfe Labs, Inc. Methods for controlling switching characteristics of a correlated electron material device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008547150A (ja) * 2005-06-24 2008-12-25 ビーコ・インスツルメンツ・インコーポレーテッド 大容量記憶装置の読み書きヘッド用の読み取りセンサの製造方法
JP2010522424A (ja) * 2006-11-08 2010-07-01 シメトリックス・コーポレーション 相関電子メモリ
JP2010287683A (ja) * 2009-06-10 2010-12-24 Toshiba Corp 不揮発性記憶装置及びその製造方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030227047A1 (en) * 2002-06-11 2003-12-11 Cheng-Yuan Hsu Split-gate flash memory structure and method of manufacture
US7298640B2 (en) 2004-05-03 2007-11-20 Symetrix Corporation 1T1R resistive memory array with chained structure
US7333652B2 (en) * 2004-08-03 2008-02-19 Sony Corporation System and method for efficiently performing a depth map recovery procedure
US7227234B2 (en) * 2004-12-14 2007-06-05 Tower Semiconductor Ltd. Embedded non-volatile memory cell with charge-trapping sidewall spacers
JP2007027537A (ja) * 2005-07-20 2007-02-01 Sharp Corp 可変抵抗素子を備えた半導体記憶装置
US7639523B2 (en) 2006-11-08 2009-12-29 Symetrix Corporation Stabilized resistive switching memory
US7778063B2 (en) 2006-11-08 2010-08-17 Symetrix Corporation Non-volatile resistance switching memories and methods of making same
US20080107801A1 (en) 2006-11-08 2008-05-08 Symetrix Corporation Method of making a variable resistance memory
US7872900B2 (en) 2006-11-08 2011-01-18 Symetrix Corporation Correlated electron memory
US8223539B2 (en) * 2010-01-26 2012-07-17 Micron Technology, Inc. GCIB-treated resistive device
US20130009128A1 (en) * 2010-03-31 2013-01-10 Gilberto Ribeiro Nanoscale switching device
US8871617B2 (en) 2011-04-22 2014-10-28 Asm Ip Holding B.V. Deposition and reduction of mixed metal oxide thin films
US8779407B2 (en) 2012-02-07 2014-07-15 Intermolecular, Inc. Multifunctional electrode
US8686386B2 (en) 2012-02-17 2014-04-01 Sandisk 3D Llc Nonvolatile memory device using a varistor as a current limiter element
US8816719B2 (en) 2012-04-26 2014-08-26 Symetrix Corporation Re-programmable antifuse FPGA utilizing resistive CeRAM elements
US20140353729A1 (en) * 2013-05-29 2014-12-04 United Microelectronics Corp. Semiconductor structure and method for forming the same
CN103560101B (zh) * 2013-11-11 2016-05-04 京东方科技集团股份有限公司 一种柔性器件剥离设备
KR20160066971A (ko) * 2014-12-03 2016-06-13 삼성전자주식회사 저항성 메모리 장치
EP3373352A1 (en) 2014-12-09 2018-09-12 Symetrix Memory LLC Transition metal oxide resistive switching device with doped buffer region
US9735766B2 (en) 2015-07-31 2017-08-15 Arm Ltd. Correlated electron switch
US9748943B2 (en) 2015-08-13 2017-08-29 Arm Ltd. Programmable current for correlated electron switch
US9851738B2 (en) 2015-08-13 2017-12-26 Arm Ltd. Programmable voltage reference
US10096361B2 (en) 2015-08-13 2018-10-09 Arm Ltd. Method, system and device for non-volatile memory device operation
US9558819B1 (en) 2015-08-13 2017-01-31 Arm Ltd. Method, system and device for non-volatile memory device operation
US9584118B1 (en) 2015-08-26 2017-02-28 Nxp Usa, Inc. Substrate bias circuit and method for biasing a substrate
US10056143B2 (en) 2015-09-08 2018-08-21 Arm Ltd. Correlated electron switch programmable fabric
US9589636B1 (en) 2015-09-22 2017-03-07 Arm Ltd. Method, system and device for complementary non-volatile memory device operation
US9627615B1 (en) 2016-01-26 2017-04-18 Arm Ltd. Fabrication of correlated electron material devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008547150A (ja) * 2005-06-24 2008-12-25 ビーコ・インスツルメンツ・インコーポレーテッド 大容量記憶装置の読み書きヘッド用の読み取りセンサの製造方法
JP2010522424A (ja) * 2006-11-08 2010-07-01 シメトリックス・コーポレーション 相関電子メモリ
JP2010287683A (ja) * 2009-06-10 2010-12-24 Toshiba Corp 不揮発性記憶装置及びその製造方法

Also Published As

Publication number Publication date
TW201824597A (zh) 2018-07-01
WO2018104727A1 (en) 2018-06-14
KR102295362B1 (ko) 2021-08-30
US10454026B2 (en) 2019-10-22
US20200052201A1 (en) 2020-02-13
US20180159028A1 (en) 2018-06-07
CN110024152A (zh) 2019-07-16
EP3552251A1 (en) 2019-10-16
KR20190089934A (ko) 2019-07-31

Similar Documents

Publication Publication Date Title
KR102295362B1 (ko) 상관 전자 물질에서 도판트 농도의 제어
US11011701B2 (en) Switching device formed from correlated electron material
TWI771445B (zh) 製造關聯電子材料(cem)元件
TWI772343B (zh) 經由將導電基板轉變為關聯電子區域形成的關聯電子裝置
KR20190034308A (ko) 도판트 종의 가변 원자 또는 분자 농도를 가진 상관 전자 물질 필름의 제작
WO2018007807A1 (en) Correlated electron material devices using dopant species diffused from nearby structures
JP2019532501A (ja) Cemスイッチングデバイス
US20200295260A1 (en) Correlated electron switch device sidewall restoration
US10854811B2 (en) Formation of correlated electron material (CEM) devices with restored sidewall regions
US10873025B2 (en) Formation of correlated electron material (CEM) device via dopant deposition and anneal
US20200295259A1 (en) Fabrication of correlated electron material (cem) devices
KR20220059535A (ko) 상관 전자 물질의 형성
WO2019186120A1 (en) Fabrication of correlated electron material devices
US11075339B2 (en) Correlated electron material (CEM) devices with contact region sidewall insulation
US20210226124A1 (en) Electrode for correlated electron device
US20180076386A1 (en) Cem switching device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191112

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200311

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210518

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20211214