JP2020205660A - Ac/dcコンバータ用のスイッチング制御回路、ac/dcコンバータ、電源アダプタ及び電気機器 - Google Patents
Ac/dcコンバータ用のスイッチング制御回路、ac/dcコンバータ、電源アダプタ及び電気機器 Download PDFInfo
- Publication number
- JP2020205660A JP2020205660A JP2019110924A JP2019110924A JP2020205660A JP 2020205660 A JP2020205660 A JP 2020205660A JP 2019110924 A JP2019110924 A JP 2019110924A JP 2019110924 A JP2019110924 A JP 2019110924A JP 2020205660 A JP2020205660 A JP 2020205660A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- voltage
- abnormality
- switching
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【課題】AC/DCコンバータにおいて短絡異常等から素子を保護する。【解決手段】交流電圧を整流及び平滑化して得た一次側の入力電圧からトランスを用いスイッチング方式にて二次側の出力電圧を生成するAC/DCコンバータに用いられ、トランスの一次側巻線に直列接続されるスイッチング素子(M1)のスイッチング制御を行うスイッチング制御回路(10)であって、制御信号(CNT)に基づく駆動信号(DRV)をスイッチング素子に供給することでスイッチング素子をスイッチングさせる駆動信号供給部(120、170)と、異常判定閾値を超える電流がスイッチング素子に流れている区間にて異常検出信号を出力する異常検出部(160)と、を備える。スイッチング素子における制御信号に基づくターンオンと異常検出信号に基づくターンオフが繰り返されたとき、スイッチングを停止する。【選択図】図3
Description
本発明は、AC/DCコンバータ用のスイッチング制御回路、並びに、それを利用したAC/DCコンバータ、電源アダプタ及び電気機器に関する。
交流電圧を整流及び平滑化して得た一次側の入力電圧からトランスを用いスイッチング方式にて二次側の出力電圧を生成するAC/DCコンバータにおいては、トランスの一次側巻線に対してスイッチング素子を直列接続しておき、当該スイッチング素子のスイッチング制御を通じて一次側から二次側に電力を伝達する。
この種のAC/DCコンバータにおいて、トランスの一次側巻線の両端間が短絡したり、二次側巻線の両端間が短絡したりするなどの異常が発生すると、スイッチング素子をオンとしたときに非常に大きな電流がスイッチング素子に流れてスイッチング素子の破損を招くことがある。
このようなスイッチング素子の破損を防止するべく、スイッチング素子に流れる電流を検出するための回路を設けておき、所定値を超える電流が検出されたときにスイッチングを停止するという方法が考えられる。この方法に関連する文献として下記特許文献1が挙げられる。
但し、当該方法では、ノイズ等に由来する誤検出でスイッチングが停止される可能性も生じ、望ましくない。また、AC/DCコンバータは、AC/DCコンバータの後段に繋がる全てのDC負荷の駆動の元となる直流電圧を生成するものであり、AC/DCコンバータでのスイッチング停止は全てのDC負荷の動作停止に繋がるので、可能な限り避けられるべきである。このように、AC/DCコンバータの動作を安易に停止させるべきではないという要請と、素子の破損防止の要請とに、バランス良く応えることが肝要である。
本発明は、素子破損のリスク低減を適正に実現するAC/DCコンバータ用のスイッチング制御回路、並びに、それを利用したAC/DCコンバータ、電源アダプタ及び電気機器を提供することを目的とする。
本発明に係るAC/DCコンバータ用のスイッチング制御回路は、交流電圧を整流及び平滑化して得た一次側の入力電圧からトランスを用いスイッチング方式にて二次側の出力電圧を生成するAC/DCコンバータに用いられ、前記トランスの一次側巻線に直列接続されるスイッチング素子のスイッチング制御を行うスイッチング制御回路であって、前記スイッチング素子の状態を制御するための制御信号を生成する制御信号生成部と、前記制御信号に基づく駆動信号を前記スイッチング素子に供給することで前記スイッチング素子をスイッチングさせる駆動信号供給部と、前記スイッチング素子に流れる電流である対象電流の大きさが所定の異常判定閾値を超えているか否かを検出し、前記異常判定閾値を超える前記対象電流が検出されている区間において所定の異常検出信号を出力する異常検出部と、を備え、前記駆動信号供給部は、前記制御信号に基づき前記スイッチング素子をオン状態としているときに前記異常検出部から前記異常検出信号が出力されると、前記制御信号に拘らず前記スイッチング素子をターンオフし、前記異常検出信号に基づく前記スイッチング素子のターンオフにより前記異常検出信号が非出力となると前記制御信号に基づき前記スイッチング素子をターンオンすることが可能であり、前記制御信号に基づき前記スイッチング素子がオン状態とされた後に前記異常検出信号に基づき前記スイッチング素子がターンオフされる単位保護動作の繰り返しを含む所定の異常検出条件が成立したとき、以後、所定の復帰条件が成立するまで前記スイッチング素子をオフ状態に維持する構成(第1の構成)である。
上記第1の構成に係るAC/DCコンバータ用のスイッチング制御回路において、前記制御信号により、前記スイッチング素子がオン状態とされるべきオン制御区間と、前記スイッチング素子がオフ状態とされるべきオフ制御区間と、が交互に繰り返し指定され、何れかのオン制御区間において、所定回数分の前記単位保護動作の繰り返しがあったとき、前記異常検出条件が成立する構成(第2の構成)であっても良い。
上記第1の構成に係るAC/DCコンバータ用のスイッチング制御回路において、前記制御信号により、前記スイッチング素子がオン状態とされるべきオン制御区間と、前記スイッチング素子がオフ状態とされるべきオフ制御区間と、が交互に繰り返し指定され、何れかのオン制御区間において、所定時間以上に亘る前記単位保護動作の繰り返しがあったとき、前記異常検出条件が成立する構成(第3の構成)であっても良い。
上記第2又は第3の構成に係るAC/DCコンバータ用のスイッチング制御回路において、前記対象電流の大きさが所定の過電流判定閾値を超える過電流の発生有無を検出する過電流検出部と、前記オン制御区間ごとに前記オン制御区間の開始タイミングから始まり且つ所定のマスク時間を有するマスク区間を設定するマスク設定部と、を備え、前記過電流判定閾値は前記異常判定閾値よりも小さく、前記駆動信号供給部は、前記マスク区間外において前記過電流が検出されたとき、前記スイッチング素子のターンオフを伴う過電流保護動作を行う構成(第4の構成)であっても良い。
上記第4の構成に係るAC/DCコンバータ用のスイッチング制御回路において、前記マスク区間内の前記過電流の検出に応答して前記過電流保護動作は行われず、前記マスク区間内であっても、前記異常判定閾値を超える前記対象電流が検出されることで前記異常検出信号が出力されている区間では前記制御信号に拘らず前記スイッチング素子がオフ状態とされる構成(第5の構成)であっても良い。
上記第1〜第5の構成の何れかに係るAC/DCコンバータ用のスイッチング制御回路において、前記異常検出部は、前記対象電流に応じた対象電圧を所定の異常判定電圧と比較し比較結果を示す信号を出力するコンパレータと、前記コンパレータの出力信号から第1レベル又は第2レベルの異常有無信号を生成して出力する異常有無信号生成部と、を有し、前記第1レベルの異常有無信号及び前記第2レベルの異常有無信号の内、前記第2レベルの異常有無信号のみが前記異常検出信号に相当し、前記異常有無信号生成部は、2つのインバータ回路の直列回路を含み、前記直列回路にて前記コンパレータの出力信号を受け、前記2つのインバータ回路のスレッショルド電圧は互いに異なる構成(第6の構成)であっても良い。
上記第6の構成に係るAC/DCコンバータ用のスイッチング制御回路において、前記2つのインバータ回路の夫々は、高電位側に配置されたハイサイドMOSFETと低電位側に配置されたローサイドMOSFETの直列回路から成り、前記2つのインバータ回路の内、一方のインバータ回路において、前記ハイサイドMOSFETのサイズは前記ローサイドMOSFETのサイズよりも大きく、且つ、他方のインバータ回路において、前記ハイサイドMOSFETのサイズは前記ローサイドMOSFETのサイズよりも小さい構成(第7の構成)であっても良い。
本発明に係るAC/DCコンバータは、交流電圧を整流及び平滑化して得た一次側の入力電圧からトランスを用いスイッチング方式にて二次側の出力電圧を生成するAC/DCコンバータであって、前記トランスの一次側巻線に直列接続されるスイッチング素子と、上記第1〜第7の構成の何れかに係るAC/DCコンバータ用のスイッチング制御回路と、を備えた
構成(第8の構成)である。
構成(第8の構成)である。
本発明に係る電源アダプタは、交流電圧を受けるプラグと、上記第8の構成に係るAC/DCコンバータと、前記AC/DCコンバータを収容する筐体と、を備えた構成(第9の構成)である。
本発明に係る電気機器は、上記第8の構成に係るAC/DCコンバータと、前記AC/DCコンバータの出力電圧に基づき駆動される負荷と、を備えた構成(第10の構成)である。
本発明によれば、素子破損のリスク低減を適正に実現するAC/DCコンバータ用のスイッチング制御回路、並びに、それを利用したAC/DCコンバータ、電源アダプタ及び電気機器を提供することが可能となる。
以下、本発明の実施形態の例を、図面を参照して具体的に説明する。参照される各図において、同一の部分には同一の符号を付し、同一の部分に関する重複する説明を原則として省略する。尚、本明細書では、記述の簡略化上、情報、信号、物理量、素子又は部位等を参照する記号又は符号を記すことによって、該記号又は符号に対応する情報、信号、物理量、素子又は部位等の名称を省略又は略記することがある。例えば、後述の“M1”によって参照されるスイッチングトランジスタは(図2参照)、スイッチングトランジスタM1と表記されることもあるし、トランジスタM1と略記されることもあり得るが、それらは全て同じものを指す。
まず、本発明の実施形態の記述にて用いられる幾つかの用語について説明を設ける。レベルとは電位のレベルを指し、任意の信号又は電圧についてハイレベルはローレベルよりも高い電位を有する。任意の信号又は電圧について、信号又は電圧がハイレベルにあるとは信号又は電圧のレベルがハイレベルにあることを意味し、信号又は電圧がローレベルにあるとは信号又は電圧のレベルがローレベルにあることを意味する。信号についてのレベルは信号レベルと表現されることがあり、電圧についてのレベルは電圧レベルと表現されることがある。或る任意の注目した信号について、注目した信号がハイレベルであるとき、当該注目した信号の反転信号はローレベルをとり、注目した信号がローレベルであるとき、当該注目した信号の反転信号はハイレベルをとる。任意の信号又は電圧において、ローレベルからハイレベルへの切り替わりをアップエッジと称し、ハイレベルからローレベルへの切り替わりをダウンエッジと称する。
MOSFETを含むFET(電界効果トランジスタ)として構成された任意のトランジスタについて、オン状態とは、当該トランジスタのドレイン及びソース間が導通状態となっていることを指し、オフ状態とは、当該トランジスタのドレイン及びソース間が非導通状態(遮断状態)となっていることを指す。FETに分類されないトランジスタについても同様である。以下、オン状態、オフ状態を、単に、オン、オフと表現することもある。MOSFETは、特に記述無き限り、エンハンスメント型のMOSFETであると解して良い。任意のトランジスタ又はスイッチについて、オフ状態からオン状態への切り替わりをターンオンと表現し、オン状態からオフ状態への切り替わりをターンオフと表現する。MOSFETは“metal-oxide-semiconductor field-effect transistor”の略称である。PWMはパルス幅変調(Pulse Width Modulation)の略称である。
<<第1実施形態>>
本発明の第1実施形態を説明する。図1は、第1実施形態に係るAC/DCコンバータ1の全体構成図である。AC/DCコンバータ1は、フィルタ2と、整流回路3と、絶縁型DC/DCコンバータ4であるDC/DCコンバータ4と、平滑コンデンサC1と、出力コンデンサC2と、を備える。出力コンデンサC2はDC/DCコンバータ4の構成要素に含まれると解しても構わない。詳細は後述の説明から明らかとなるが、AC/DCコンバータ1では、一次側電圧VPからトランスを用いスイッチング方式にて二次側電圧VSを生成する。
本発明の第1実施形態を説明する。図1は、第1実施形態に係るAC/DCコンバータ1の全体構成図である。AC/DCコンバータ1は、フィルタ2と、整流回路3と、絶縁型DC/DCコンバータ4であるDC/DCコンバータ4と、平滑コンデンサC1と、出力コンデンサC2と、を備える。出力コンデンサC2はDC/DCコンバータ4の構成要素に含まれると解しても構わない。詳細は後述の説明から明らかとなるが、AC/DCコンバータ1では、一次側電圧VPからトランスを用いスイッチング方式にて二次側電圧VSを生成する。
AC/DCコンバータ1は、AC/DCコンバータ1の一次側に配置された一次側回路とAC/DCコンバータ1の二次側に配置された二次側回路とから成り、一次側回路と二次側回路とは互いに電気的に絶縁される。尚、DC/DCコンバータ4に注目した場合、上記一次側回路はDC/DCコンバータ4の一次側に配置された一次側回路であって、且つ、上記二次側回路はDC/DCコンバータ4の二次側に配置された二次側回路であると解される。フィルタ2、整流回路3及び平滑コンデンサC1は一次側回路に配置され、出力コンデンサC2は二次側回路に配置される。DC/DCコンバータ4は一次側回路と二次側回路に亘って配置される。
一次側回路におけるグランドは“GND1”にて参照され、二次側回路におけるグランドは“GND2”にて参照される。一次側電圧VPを含む、一次側回路における電圧は、グランドGND1を基準とする電圧である。二次側電圧VSを含む、二次側回路における電圧は、グランドGND2を基準とする電圧である。一次側回路及び二次側回路の夫々において、グランドは0V(ゼロボルト)の基準電位を有する導電部(所定電位点)を指す又は基準電位そのものを指す。但し、グランドGND1とグランドGND2は互いに絶縁されているため、互いに異なる電位を有し得る。
フィルタ2は、AC/DCコンバータ1に入力された交流電圧VACのノイズを除去する。交流電圧VACは商用交流電圧であって良い。整流回路3は、フィルタ2を通じて供給された交流電圧VACを全波整流するダイオードブリッジ回路である。平滑コンデンサC1は全波整流された電圧を平滑化することで直流電圧を生成する。平滑コンデンサC1にて生成された直流電圧は一次側電圧VPとして機能する。一次側電圧VPは一対の入力端子TM1H及びTM1L間に加わる。詳細には、平滑コンデンサC1の低電位側の端子はグランドGND1に接続されると共に入力端子TM1Lに接続され、平滑コンデンサC1の高電位側の端子は入力端子TM1Hに接続される。そして、入力端子TM1Lにおける電位を基準に入力端子TM1Hに一次側電圧VPが加わる。
DC/DCコンバータ4は、一次側電圧VPをスイッチング方式にて電力変換(直流−直流変換)することで、所定の目標電圧VTGにて安定化された二次側電圧VSを生成する。二次側電圧VSはAC/DCコンバータ1の出力電圧に相当し、一対の出力端子TM2H及びTM2L間に加わる。詳細には、出力コンデンサC2の低電位側の端子はグランドGND2に接続されると共に出力端子TM2Lに接続され、出力コンデンサC2の高電位側の端子は出力端子TM2Hに接続される。そして、出力端子TM2Lにおける電位を基準に出力端子TM2Hに二次側電圧VSが加わる。一対の入力端子TM1H及びTM1LはDC/DCコンバータ4における入力端子対に相当すると考えて良く、一対の出力端子TM2H及びTM2LはAC/DCコンバータ1又はDC/DCコンバータ4における出力端子対に相当すると考えて良い。
図1には負荷LDも示されている。負荷LDは、AC/DCコンバータ1の負荷であると考えることもできるし、DC/DCコンバータ4に注目すればDC/DCコンバータ4の負荷であると考えることもできる。負荷LDは、一対の出力端子TM2H及びTM2Lに接続され、二次側電圧VSに基づき駆動する任意の負荷である。例えば、負荷LDは、マイクロコンピュータ、DSP(Digital Signal Processor)、電源回路、照明機器、アナログ回路又はデジタル回路である。
図2に、AC/DCコンバータ1に設けられるDC/DCコンバータ4の内部構成例を示す。DC/DCコンバータ4は、一次側巻線W1及び二次側巻線W2を有する電力用トランスであるトランスTRを備える。トランスTRにおいて、一次側巻線W1と二次側巻線W2とは電気的に絶縁されつつ互いに逆極性にて磁気結合されている。
DC/DCコンバータ4の一次側回路(換言すればAC/DCコンバータ1の一次側回路)には、一次側巻線W1に加えて、スイッチング制御回路の例としての一次側制御回路10と、一次側電源回路11と、平滑コンデンサC1と、スイッチング素子の例としてのスイッチングトランジスタM1と、センス抵抗RCSと、が設けられる。DC/DCコンバータ4に注目した場合、平滑コンデンサC1は入力コンデンサC1とも称される。上述したように、入力端子TM1L及びTM1H間に入力コンデンサC1が設けられ、入力コンデンサC1の両端子間に一次側電圧VPが加わる。
スイッチングトランジスタM1はNチャネル型のMOSFET(metal-oxide-semiconductor field-effect transistor)として構成されている。一次側巻線W1の一端は入力端子TM1Hに接続されて直流の一次側電圧VPを受ける。一次側巻線W1の他端はスイッチングトランジスタM1のドレインに接続され、スイッチングトランジスタM1のソースはセンス抵抗RCSを介してグランドGND1に接続される。一次側電源回路11は、一次側電圧VPを直流―直流変換することで所望の電圧値を有する電源電圧VCCを生成して一次側制御回路10に供給する。一次側制御回路10は電源電圧(駆動電圧)VCCに基づいて駆動する。
DC/DCコンバータ4の二次側回路(換言すればAC/DCコンバータ1の二次側回路)には、二次側巻線W2に加えて、二次側制御回路20と、フィードバック回路30と、同期整流トランジスタM2と、ダイオードD2と、分圧抵抗R1〜R4と、出力コンデンサC2と、が設けられる。同期整流トランジスタM2(以下、SRトランジスタM2と称され得る)はNチャネル型のMOSFETとして構成されている。ダイオードD2はSRトランジスタM2の寄生ダイオードである。故に、SRトランジスタM2のソースからドレインに向かう方向を順方向としてダイオードD2がSRトランジスタM2に並列接続されることになる。ダイオードD2は寄生ダイオードとは別に設けられたダイオードであっても良い。
二次側巻線W2の一端は出力端子TM2Hに接続され、故に二次側巻線W2の一端には二次側電圧VSが加わる。二次側巻線W2の他端はSRトランジスタM2のドレインに接続される。二次側巻線W2の他端での電圧(換言すればSRトランジスタM2のドレイン電圧)を“VDR”にて表す。二次側巻線W2の他端及びSRトランジスタM2のドレイン間の接続ノードは分圧抵抗R1の一端に接続され、分圧抵抗R1の他端は分圧抵抗R2を介してグランドGND2に接続される。このため、分圧抵抗R1及びR2間の接続ノードには電圧VDRの分圧である電圧VAが加わる。一方、二次側電圧VSが加わる出力端子TM2Hは分圧抵抗R3の一端に接続され、分圧抵抗R3の他端は分圧抵抗R4を介してグランドGND2に接続される。このため、分圧抵抗R3及びR4間の接続ノードには二次側電圧VSの分圧である電圧VBが加わる。当然であるが、電圧VDR、VA及びVBは、二次側電圧VSと同様にグランドGND2を基準とする電圧である。
SRトランジスタM2のソースはグランドGND2に接続される。上述したように、出力端子TM2H及びTM2L間に出力コンデンサC2が設けられ、故に出力コンデンサC2の両端子間に二次側電圧VSが加わる。
二次側制御回路20は二次側電圧VSを電源電圧(駆動電圧)として用いて駆動する。二次側制御回路20は、SRトランジスタM2のゲート電圧を制御することでSRトランジスタM2のオン、オフを制御する。二次側制御回路20は、当該制御を、電圧VAに基づき又は電圧VA及びVBに基づき行っても良く、この際、トランジスタM1及びM2が同時にオンとならないようにSRトランジスタM2のゲート電圧を制御することができる。SRトランジスタM2の制御方法として公知の方法を含む任意の方法を利用でき、例えば、以下のコンパレータ方式を用いても構わない。SRトランジスタM2がオフとなっている状態を起点に考えると、コンパレータ方式において、二次側制御回路20は、電圧VAが所定の負のターンオン判定電圧(例えば−100mV)以下となったことを受けてSRトランジスタM2をターンオンし、その後、電圧VAが所定の負のターンオフ判定電圧(例えば−10mV)以上となったことを受けてSRトランジスタM2をターンオフする。ターンオフ判定電圧の電位はターンオン判定電圧の電位よりも高い。
DC/DCコンバータ4において、一次側回路と二次側回路とに亘ってフォトカプラ31が設けられている。フォトカプラ31は、二次側回路に配置された発光素子と、一次側回路に配置された受光素子と、を有する。フォトカプラ31の発光素子は、二次側電圧VSにて又は二次側電圧VSの分圧にてバイアスされており、フィードバック回路30は、一次側制御回路10と協働して、二次側電圧VSが所定の目標電圧VTGに追従するように(即ち電圧VS及びVTG間の差がゼロに向かうように)フォトカプラ31の発光素子を駆動する。例えば、フィードバック回路30は、図2に示す如く分圧抵抗R3及びR4間の接続ノードに接続され、二次側電圧VSに応じた電圧VBに基づき、二次側電圧VS及び目標電圧VTG間の誤差に応じた電流をフォトカプラ31の発光素子に供給する。フィードバック回路30はシャントレギュレータやエラーアンプ等にて構成される。
一次側制御回路10はフォトカプラ31の受光素子に接続され、フォトカプラ31の受光素子に流れるフィードバック電流IFBに応じたフィードバック電圧VFBが一次側制御回路10に入力される。また、センス抵抗RCSでの電圧降下に相当する電流センス電圧VCSも一次側制御回路10に入力される。
一次側制御回路10はスイッチングトランジスタM1のゲートに接続され、スイッチングトランジスタM1のゲートに駆動信号DRVを供給することでスイッチングトランジスタM1をスイッチング駆動する。駆動信号DRVは、信号レベルがローレベル及びハイレベル間で切り替わる矩形波状の信号である。トランジスタM1のゲートにローレベル、ハイレベルの信号が供給されているとき、トランジスタM1は、夫々、オフ状態、オン状態となる。一次側制御回路10の構成及び制御方式は特に限定されない。例えば、一次側制御回路10は、PWM(パルス幅変調)を利用してフィードバック電圧VFBに応じたデューティを有する駆動信号DRVをスイッチングトランジスタM1のゲートに供給しても良いし、PFM(パルス周波数変調)を利用してフィードバック電圧VFBに応じた周波数を有する駆動信号DRVをスイッチングトランジスタM1のゲートに供給しても良い。また例えば一次側制御回路10は電流センス電圧VCSに基づいて(即ちスイッチングトランジスタM1に流れる電流に応じて)駆動信号DRVがハイレベルとなる区間の幅を調節しても良い。
一次側制御回路10には複数の端子が設けられており、一次側制御回路10に設けられた複数の端子には、スイッチングトランジスタM1のゲートに接続される端子TM11と、電源電圧VCCを受ける端子TM12と、グランドGND1に接続される端子TM13と、フィードバック電圧VFBを受ける端子TM14と、電流センス電圧VCSを受ける端子TM15と、が含まれる。
二次側制御回路20には複数の端子が設けられており、二次側制御回路20に設けられた複数の端子には、SRトランジスタM2のゲートに接続される端子TM21と、二次側電圧VSを受ける端子TM22と、グランドGND2に接続される端子TM23と、電圧VAを受ける端子TM24と、電圧VBを受ける端子TM25と、が含まれる。
このように構成されたDC/DCコンバータ4では、スイッチングトランジスタM1をスイッチング駆動することにより(換言すればスイッチングトランジスタM1をスイッチング制御することにより)一次側電圧VPから二次側電圧VSを得ることができる。即ち、スイッチングトランジスタM1のオン区間において一次側巻線W1にエネルギが蓄積され、蓄積されたエネルギがスイッチングトランジスタM1のオフ区間にて二次側巻線W2から放出されることにより出力コンデンサC2が充電されて二次側電圧VSが得られる。エネルギが二次側巻線W2から放出される際にSRトランジスタM2をオンにしておくことで損失の低減が図られる。
尚、一次側電源回路11を設ける代わりに、トランスTRに補助巻線を設けておき、補助巻線を含んで構成される自己電源回路にて一次側制御回路10の電源電圧VCCが生成されるようにしても良い。
また、センス抵抗RCSを介して流れる電流を一次側電流と称し、記号“IP”にて参照する。一次側電流IPは、入力端子TM1Hから一次側巻線W1及びスイッチングトランジスタM1を通じてグランドGND1へと流れる電流である。
以下、一次側制御回路10の特異な構成及び動作を説明する。後述の他の実施形態を含め、一次側制御回路10の構成及び動作に関連して述べられる任意のレベル、電位及び電圧は、特に記述無き限り、グランドGND1の電位を基準とするレベル、電位及び電圧であると解して良い(但し二次側電圧VSを除く)。
図3に、一次側制御回路10内の一部の構成図を示す。一次側制御回路10は、制御信号生成部110、ドライブ部120、電流検出部130、過電流検出部140、マスク設定部150、異常検出部160及び保護処理部170を備える。尚、保護処理部170はドライブ部120に内包されていると考えても良い。ドライブ部120及び保護処理部170により、駆動信号DRVをスイッチングトランジスタM1に供給する駆動信号供給部が形成される、と考えることができる。
制御信号生成部110は、矩形波状の信号である制御信号CNTを生成及び出力する。制御信号CNTは、ローレベル及びハイレベルの何れかの信号レベルをとる二値化信号である。図4に示す如く、制御信号CNTの信号レベルがハイレベルである区間をオン制御区間と称し、制御信号CNTの信号レベルがローレベルである区間をオフ制御区間と称する。オン制御区間とオフ制御区間は交互に繰り返し発生し、互いに隣接する1つのオン制御区間と1つのオフ制御区間とで単位制御区間が形成される。ここでは、各単位制御区間において、オン制御区間が先に発生し、オン制御区間の後にオフ制御区間が発生するものとする。
制御信号CNTによりスイッチングトランジスタM1のオン/オフ状態が指定される。オン制御区間はスイッチングトランジスタM1がオン状態とされるべき区間を指し、オフ制御区間はスイッチングトランジスタM1がオフ状態とされるべき区間を指す。制御信号CNTによりオン制御区間とオフ制御区間が交互に繰り返し指定及び設定されることになる。尚、図4に示されたマスク区間については後述される。
制御信号生成部110は、PWM(パルス幅変調)を利用してPWM信号を制御信号CNTとして生成するようにしても良い。この場合、スイッチングトランジスタM1は所定のPWM周波数でスイッチングされることになり、単位制御区間は、PWM周波数の逆数に相当する時間長さを持つことになる。この他、PFM(パルス周波数変調)を利用して制御信号CNTを生成しても良いし、コンスタントオン固定方式にて制御信号CNTを生成しても構わない。
制御信号生成部110は、フィードバック電圧VFBに基づいて、又は、フィードバック電圧VFB及び電流センス電圧VCSに基づいて、制御信号CNTを生成することができる。仮に、パルストランス等を用いて一次側制御回路10及び二次側制御回路20間の双方向通信が可能となっている場合にあっては、二次側制御回路20から一次側制御回路10に伝送された信号に基づいて、制御信号CNTを生成するようにしても良い。
以下では、説明の具体化のため、特に記述無き限り、フィードバック電圧VFB及び電流センス電圧VCSに基づくPWM信号が制御信号CNTとして生成されるものとする。この場合、フィードバック電圧VFB及び電流センス電圧VCSに基づき制御信号CNTのデューティが決定されて良い。制御信号CNTのデューティとは、単位制御区間を占めるオン制御区間の割合を指す。
ドライブ部120は、制御信号CNTに基づく駆動信号DRVを、端子TM11を通じてスイッチングトランジスタM1のゲートに供給することでスイッチングトランジスタM1をスイッチングさせる。ドライブ部120は、原則として、オン制御区間にはハイレベルの駆動信号DRVをトランジスタM1のゲートに供給し且つオフ制御区間にはローレベルの駆動信号DRVをトランジスタM1のゲートに供給する(例外については後述)。ハイレベルの駆動信号DRVがトランジスタM1のゲートに供給されているとき、トランジスタM1はオン状態にあり、ローレベルの駆動信号DRVがトランジスタM1のゲートに供給されているとき、トランジスタM1はオフ状態にある。
電流検出部130は、センス抵抗RCSを用いてスイッチングトランジスタM1に流れる一次側電流IP(対象電流)を検出し、その検出結果を示す電流センス電圧VCS2を生成及び出力する。具体的には、グランドGND1を基準としてセンス抵抗RCSにて生じる電圧降下(即ち電流センス電圧VCS)が端子TM15を通じて電流検出部130に与えられる。電流検出部130は、増幅器及びフィルタ等を含んで構成され、電流センス電圧VCSに応じた電流センス電圧VCS2を生成及び出力する。尚、図5に示す如く、一次側制御回路10に電流検出部130が設けられていなくても良い。この場合、電流センス電圧VCS2は電流センス電圧VCSと同じものであると解せば良い。何れにせよ、電流センス電圧VCS2は一次側電流IPの大きさに比例する電圧値を持った電圧(対象電圧)であり、一次側電流IPの増大に伴って上昇し、一次側電流IPの減少に伴って低下する。
過電流検出部140は、所定の過電流判定電圧VOCを生成する電圧源141と、コンパレータ142と、を備える。コンパレータ142において、非反転入力端子に電流センス電圧VCS2が入力される一方で反転入力端子に過電流判定電圧VOCが入力され、コンパレータ142は、それらの電圧VCS2及びVOCの高低関係に応じた信号CMPOCを出力する。具体的には、コンパレータ142は、“VCS2>VOC”の成立時において(即ち電圧VCS2が電圧VOCよりも高い時において)、ハイレベルの信号CMPOCを出力し、それ以外では、ローレベルの信号CMPOCを出力する。但し、“VCS2=VOC”のとき、信号CMPOCはハイレベルとなり得る。
過電流検出部140は、過電流の発生有無を検出して、その検出結果を信号CMPOCとして出力するものである。過電流とは、一次側電流IPの大きさが所定の過電流判定閾値IOCより大きい状態を指す。過電流判定電圧VOCは、一次側電流IPが過電流の状態にあるか否かの境界を示す所定の過電流判定閾値IOCを電圧信号の形態で表現したものである。つまり、“VCS2>VOC”の成立は、“IP>IOC”の成立に相当すると共に一次側電流IPが過電流の状態にあることを示し、“VCS2<VOC”の成立は、IP<IOC”の成立に相当すると共に一次側電流IPが過電流の状態にあることを示さない。このように、過電流検出部140は、一次側電流IPの大きさが過電流判定閾値IOCを超える過電流の発生有無を検出する。コンパレータ142からのハイレベルの出力信号CMPOCは、過電流が検出されたことを示し、コンパレータ142からのローレベルの出力信号CMPOCは、過電流が検出されたことを示さない(換言すれば過電流が無いこと示す)。
マスク設定部150は、制御信号生成部110からの制御信号CNTを参照し、各単位制御区間に対してマスク区間を設定する(図4参照)。各単位制御区間において、マスク区間は、オン制御区間の開始タイミングから始まり且つ所定のマスク時間(即ちマスク時間長)を有する。
AC/DCコンバータ1において、スイッチングトランジスタM1がオン/オフを繰り返す場合や、いわゆる連続モードでトランスTRが使用されている場合などにあっては、スイッチングの瞬間にトランジスタM1のドレイン又はソースにサージ状の大きな電圧が生じる。図2の構成においては、トランジスタM1がターンオンする瞬間にサージ状の大きな電圧がトランジスタM1のソースに生じる。このサージ状の大きな電圧によって過電流が誤検出されることないよう、上述のマスク区間が設定され、マスク区間内においては信号CMPOCがマスクされる。即ち、マスク区間内では信号CMPOCが無効なものとして取り扱われる。
具体的には、マスク設定部150は、信号CMPOCに基づく過電流有無信号SOCを生成及び出力する。マスク設定部150は、マスク区間外において過電流有無信号SOCのレベルを信号CMPOCのレベルと一致させるが、マスク区間内においては、信号CMPOCのレベルに依らず過電流有無信号SOCのレベルをローレベルに固定する。ハイレベルの過電流有無信号SOCは過電流が検出されたことを示す過電流検出信号として機能し、ローレベルの過電流有無信号SOCは過電流検出信号として機能しない。
異常検出部160は、所定の異常判定電圧VSRTを生成する電圧源161と、コンパレータ162と、インバータ部163と、を備える。コンパレータ162において、非反転入力端子に電流センス電圧VCS2が入力される一方で反転入力端子に異常判定電圧VSRTが入力され、コンパレータ162は、それらの電圧VCS2及びVSRTの高低関係に応じた信号CMPSRTを出力する。具体的には、コンパレータ162は、“VCS2>VSRT”の成立時において(即ち電圧VCS2が電圧VSRTよりも高い時において)、ハイレベルの信号CMPSRTを出力し、それ以外では、ローレベルの信号CMPSRTを出力する。但し、“VCS2=VSRT”のとき、信号CMPSRTはハイレベルとなり得る。
異常検出部160は、異常の発生有無を検出して、その検出結果を信号CMPSRTとして出力するものである。過電流も一種の異常であると解することができるが、異常検出部160にて発生有無が検出される異常は、過電流検出部140の検出対象としての過電流とは異なる異常である。異常検出部160は、主として例えば、短絡異常の発生有無を検出する。ここにおける短絡異常は、一次側巻線W1の両端間が短絡する異常、又は、二次側巻線W2の両端間が短絡する異常を含む。これらの短絡が生じている状態でスイッチングトランジスタM1がオンとされると、上記過電流判定閾値IOCを大きく上回る一次側電流IPが流れ、一次側電流IPが流れる電路上の素子(トランジスタM1を含む)が比較的短時間で破損しかねない。
そこで、一次側制御回路10では、過電流検出部140とは別に異常検出部160を設けている。異常検出部160の検出対象となる異常とは、一次側電流IPの大きさが所定の異常判定閾値ISRTより大きい状態を指す。異常判定閾値ISRTは過電流判定閾値IOCよりも大きい。尚、以下の説明において、単に異常と称した場合、それは、異常検出部160の検出対象となる異常を指すものとする。
異常判定電圧VSRTは、AC/DCコンバータ1又はDC/DCコンバータ4に異常があるか否かの境界を示す所定の異常判定閾値ISRTを電圧信号の形態で表現したものである。つまり、“VCS2>VSRT”の成立は、“IP>ISRT”の成立に相当すると共に異常(特に例えば上記短絡異常)があることを示し、“VCS2<VSRT”の成立は、“IP<ISRT”の成立に相当すると共に異常があることを示さない。このように、異常検出部160は、一次側電流IPの大きさが異常判定閾値ISRTを超える異常の発生有無を検出する。コンパレータ162からのハイレベルの出力信号CMPSRTは、異常が検出されたことを示し、コンパレータ162からのローレベルの出力信号CMPSRTは、異常が検出されたことを示さない(換言すれば異常が無いこと示す)。
インバータ部163は、コンパレータ162の出力信号CMPSRTに基づき異常有無信号SSRTを生成及び出力する異常有無信号生成部の例である。インバータ部163は複数のインバータ回路の直列回路から成る。ここでは、信号SSRTが信号CMPSRTと同じ信号レベルを有するようにインバータ部163が形成されているものとする。即ち、信号CMPSRTのレベルがハイレベル、ローレベルであれば、信号SSRTのレベルも夫々ハイレベル、ローレベルとなる。故に、ハイレベルの異常有無信号SSRTは異常(特に例えば上記短絡異常)が検出されたことを示す異常検出信号として機能し、ローレベルの異常有無信号SSRTは異常検出信号として機能しない。異常検出部160は、異常判定閾値ISRTを超える一次側電流IPが検出されている区間において異常検出信号を出力することになる。
保護処理部170は、マスク設定部150からの過電流有無信号SOCと、異常検出部160からの異常有無信号SSRTとに基づき、必要なタイミングにおいて所定の保護動作を行う又はドライブ部120に行わせる。保護動作には、ハイレベルの過電流有無信号SOC(即ち過電流検出信号)に基づいて実行される過電流保護動作と、ハイレベルの異常有無信号SSRT(即ち異常検出信号)に基づいて実行される異常保護動作と、がある。異常として上述の短絡異常に注目したとき、異常保護動作は短絡保護動作と読み替えられても良い。
これらの保護動作について説明する。まず図6を参照し、過電流保護動作及び異常保護動作の何れも伴わない通常動作を説明する。図6は第1状況におけるAC/DCコンバータ1のタイミングチャートである。第1状況では信号SOC及びSSRTがローレベルに維持されている。信号SOC及びSSRTがローレベルに維持されているとき、AC/DCコンバータ1にて通常動作が継続的に実行される。以下では説明の具体化のため、時系列上に並ぶ複数の単位制御区間の内、n番目の単位制御区間を記号“P[n]”にて参照し、単位制御区間P[n]に属するオン制御区間、オフ制御区間を、夫々、記号“Pon[n]”、“Poff[n]”にて参照する。nは任意の自然数である。
図6に示す第1状況において、各単位制御区間中のマスク区間内で“VOC<VCS2”が成立することがあるが、マスク区間外で“VOC<VCS2”が成立することは無いため、マスク設定部150の機能により過電流有無信号SOCはローレベルに維持されている。また、第1状況において、“VSRT<VCS2”が成立することは無いため、異常有無信号SSRTもローレベルに維持されている。信号SOC及びSSRTがローレベルに維持される通常動作において、ドライブ部120は、原則通り、制御信号CNTがハイレベルとなるオン制御区間にてハイレベルの駆動信号DRVをトランジスタM1のゲートに供給してトランジスタM1をオン状態とし、且つ、制御信号CNTがローレベルとなるオフ制御区間にてローレベルの駆動信号DRVをトランジスタM1のゲートに供給してトランジスタM1をオフ状態とする。
図7は、第2状況におけるAC/DCコンバータ1のタイミングチャートである。第2状況では、異常有無信号SSRTが常にローレベルに維持される一方で、各オン制御区間内のタイミングであって且つマスク区間外のタイミングにおいて“VOC<VSC2<VSRT”が成立することで信号SOCがハイレベルとなる区間が生じている。第2状況では、ハイレベルの信号SOC(即ち過電流検出信号)を受けて過電流保護動作が実行される。過電流保護動作において、ドライブ部120は、制御信号CNTのレベルに拘らず駆動信号DRVをローレベルとすることでスイッチングトランジスタM1をターンオフさせる。過電流保護動作によるトランジスタM1のオフ状態は次回のオン制御区間まで継続する。つまり、ドライブ部120は、オン制御区間Pon[n]に属する区間であって且つマスク区間外の区間において過電流が検出されたとき(即ち信号SSRTがハイレベルとなったとき)、トランジスタM1のターンオフを伴う過電流保護動作を実行し、当該過電流保護動作では、制御信号CNTのレベルに拘らず駆動信号DRVをローレベルとすることでスイッチングトランジスタM1をターンオフさせ、オン制御区間Pon[n+1]が到来するまでトランジスタM1のオフ状態を維持する。その後、制御信号CNTにアップエッジが生じてオン制御区間Pon[n+1]が開始されるとトランジスタM1はターンオンされ、単位制御区間P[n]と同様の動作が繰り返される。
また、図8に示す如く、ハイレベルの信号SOC(即ち過電流検出信号)が発生したことに応答して制御信号CNTのレベルがハイレベルからローレベルに切り替えられる構成が採用されていても良い。この場合には、信号SOCを制御信号生成部110に与えておくと良い。何れにせよ、ドライブ部120は、マスク区間外の過電流の検出に応答してトランジスタM1のターンオフを伴う過電流保護動作を行い、マスク区間内の過電流の検出に応答しては過電流保護動作を行わない。
図9は、第3状況におけるAC/DCコンバータ1のタイミングチャートである。第3状況では上述の短絡異常の発生により異常保護動作が行われる。第3状況では、過電流有無信号SOCが有意に機能しないため、過電流有無信号SOCの波形の図示を省略している。
オン制御区間Pon[n−1]では短絡異常が発生しておらず、オン制御区間Pon[n]の直前において短絡異常(例えば一次側巻線W1の両端間の短絡異常)が発生したことが、図9の第3状況では想定されている。オン制御区間Pon[n]に注目して異常保護動作を説明する。異常保護動作は、前段保護動作と、その後に実行され得る後段保護動作とから成る。
前段保護動作は、オン制御区間Pon[n]において、ハイレベルの信号SSRTが異常検出部160から初めて出力された時点から開始される。前段保護動作において、ドライブ部120は、保護処理部170の制御の下、信号SSRTがハイレベルである区間において制御信号CNTに拘らず駆動信号DRVをローレベルとする。前段保護動作において、ドライブ部120は、保護処理部170の制御の下、信号SSRTがローレベルであれば制御信号CNTに従って駆動信号DRVを出力する(即ち、信号SSRTがローレベル且つ制御信号CNTがハイレベルであればハイレベルの駆動信号DRVを出力し、信号SSRTがローレベル且つ制御信号CNTがローレベルであればローレベルの駆動信号DRVを出力する)。
後段保護動作は、異常ラッチ信号SSRT_Lがハイレベルである区間に実行される。異常ラッチ信号SSRT_Lは異常有無信号SSRTに基づき保護処理部170又はドライブ部120内で生成される。異常ラッチ信号SSRT_Lの初期レベルはローレベルであり、前段保護動作を経て所定の異常検出条件が成立したとき、異常ラッチ信号SSRT_Lの信号レベルのローレベルからハイレベルに切り替えを伴って後段保護動作が開始される。後段保護動作では、制御信号CNTに基づくスイッチングトランジスタM1のスイッチングを停止して駆動信号DRVをローレベルに固定することによりスイッチングトランジスタM1をオフ状態に維持する。
図9及び図10を参照して異常保護動作を詳説する。図10は図9の一部の拡大図である。オン制御区間Pon[n]の直前、及び、オン制御区間Pon[n]の開始タイミングt1において信号SSRT及SSRT_Lはローレベルである。第3状況において、タイミングt1、t2、t3、t4、t5、t6がこの順番で順次訪れる。タイミングt1〜t6は全てオン制御区間Pon[n]に属する。タイミングt1からタイミングt6まで前段保護動作が行われ、タイミングt6以降に後段保護動作が行われる。
第3状況において、タイミングt1でのオン制御区間Pon[n]の開始に伴って駆動信号DRVがハイレベルとなりスイッチングトランジスタM1がターンオンすると、異常判定電圧VSRTを超える電流センス電圧VCS2が得られ、タイミングt2にて信号SSRTがローレベルからハイレベルに切り替わる。タイミングt2における信号SSRTのハイレベルへの切り替わりに応答し、ドライブ部120は、保護処理部170の制御の下、制御信号CNTに拘らず駆動信号DRVをローレベルとすることでスイッチングトランジスタM1をターンオフさせる。スイッチングトランジスタM1のターンオフにより電流センス電圧VCS2が異常判定電圧VSRTを下回って低下し、タイミングt3にて信号SSRTがハイレベルからローレベルに切り替わる。
タイミングt3での信号SSRTのローレベルへの切り替わりに伴って駆動信号DRVがハイレベルに戻りスイッチングトランジスタM1が再びターンオンすると、異常判定電圧VSRTを超える電流センス電圧VCS2が再び得られ、タイミングt4にて信号SSRTが再びローレベルからハイレベルに切り替わる。タイミングt4における信号SSRTのハイレベルへの切り替わりに応答し、ドライブ部120は、保護処理部170の制御の下、制御信号CNTに拘らず駆動信号DRVをローレベルとすることでスイッチングトランジスタM1を再びターンオフさせる。スイッチングトランジスタM1のターンオフにより電流センス電圧VCS2が異常判定電圧VSRTを下回って低下し、タイミングt5にて信号SSRTがハイレベルからローレベルに切り替わる。
タイミングt5での信号SSRTのローレベルへの切り替わりに伴って駆動信号DRVがハイレベルに戻りスイッチングトランジスタM1が再びターンオンすると、異常判定電圧VSRTを超える電流センス電圧VCS2が再び得られ、タイミングt6にて信号SSRTが再びローレベルからハイレベルに切り替わる。
図9及び図10の例では、タイミングt6にて所定の異常検出条件が成立し、タイミングt6を境に異常ラッチ信号SSRT_Lがローレベルからハイレベルに切り替えられて後段保護動作が開始される(異常検出条件の詳細は後述)。タイミングt1及びt2間の時間は異常の検出に関わる検出遅延時間に相当する。タイミングt3及びt4間の時間、並びに、タイミングt5及びt6間の時間についても同様である。
このように、ドライブ部120は、制御信号CNTに基づきスイッチングトランジスタM1をオン状態としているときに異常検出部160から異常検出信号(即ちハイレベルの信号SSRT)が出力されると、その出力に応答して制御信号CNTに拘らずスイッチングトランジスタM1をターンオフし、異常検出信号に基づくスイッチングトランジスタM1のターンオフにより異常検出信号が非出力となると(即ち信号SSRTがローレベルとなると)制御信号CNTに基づきスイッチングトランジスタM1を再度オン状態とすることが可能である。尚、異常検出信号が非出力となった時点での制御信号CNTがローレベルであれば、トランジスタM1はターンオンされない。
制御信号CNTに基づきスイッチングトランジスタM1がオン状態とされた後に異常検出信号(即ちハイレベルの信号SSRT)に基づきスイッチングトランジスタM1がターンオフされる動作を単位保護動作と称する(図10参照)。保護処理部170は、所定の異常検出条件の成否を判定する機能を備え、異常検出条件が成立したときに異常ラッチ信号SSRT_Lのローレベルからハイレベルへの切り替えを発生させて後段保護動作を開始する又はドライブ部120に開始させる。異常検出条件は、少なくとも単位保護動作が繰り返されるという条件を含む。上述したように、後段保護動作では、制御信号CNTに基づくスイッチングトランジスタM1のスイッチングを停止して駆動信号DRVをローレベルに固定することによりスイッチングトランジスタM1がオフ状態に維持される。保護処理部170は、所定の復帰条件の成否を判定する機能も備え、異常検出条件の成立後に復帰条件が成立すると異常ラッチ信号SSRT_Lをローレベルに戻す。復帰条件が成立するまで後段保護動作は継続実行され(即ちトランジスタM1はオフ状態に維持され)復帰条件の成立後に、制御信号CNTに基づく上記通常動作が可能な状態に戻る。
異常検出条件の成否の判定方法の例として回数判定方法及び時間判定方法を説明する。保護処理部170において回数判定方法及び時間判定方法の何れかを採用できる。
回数判定方法を説明する。回数判定方法が採用される場合、何れかのオン制御区間であるオン制御区間Pon[n]において、m回分の単位保護動作(即ち所定回数分の単位保護動作)の繰り返しがあったとき、異常検出条件が成立したと判断されて後段保護動作が開始される。mは2以上の任意の整数である。
図9及び図10の例では、タイミングt2をトランジスタM1のターンオフタイミングとする第1回目の単位保護動作と、タイミングt4をトランジスタM1のターンオフタイミングとする第2回目の単位保護動作と、タイミングt6をトランジスタM1のターンオフタイミングとする第3回目の単位保護動作と、が行われており、第1〜第3回目の単位保護動作の繰り返しを以って異常検出条件が成立している。このため、図9及び図10の例に対して回数判定方法を当てはめた場合、“m=3”であり、タイミングt6にて異常検出条件が成立する。仮に“m=2”とするのであれば、タイミングt4にて異常検出条件が成立してタイミングt4から後段保護動作が開始される。
回数判定方法が採用される場合、オン制御区間Pon[n]において、(m−1)回以下分の単位保護動作の繰り返しがあったとしても、その後に異常検出信号が出力されることなく(即ち信号SSRTのアップエッジが生じることなく)オン制御区間Pon[n]が終了したならば、後段保護動作が行われることなく異常保護動作が終了する。
例えば、保護処理部170に、異常検出信号の発生回数(即ち信号SSRTにおけるアップエッジの発生回数)をカウント値として計数するカウンタを設けておくと良い。保護処理部170は、カウント値が“m”の値に達した時点で回数判定方法に係る異常検出条件が成立したと判断すれば良い。カウント値は制御信号CNTのアップエッジの発生に応答してゼロにリセットされる。
時間判定方法を説明する。時間判定方法が採用される場合、何れかのオン制御区間であるオン制御区間Pon[n]において、所定時間TC以上に亘る単位保護動作の繰り返しがあったとき、異常検出条件が成立したと判断されて後段保護動作が開始される。
図9及び図10の例に対して時間判定方法を当てはめた場合、タイミングt2を単位保護動作の繰り返しの始期とみなすことができる。そして、タイミングt2から所定時間TCが経過したタイミングは、タイミングt4より後であって且つタイミングt6より前のタイミングであるとする。そうすると、タイミングt6の段階で、所定時間TC以上に亘る単位保護動作(上記第1〜第3回目の単位保護動作)の繰り返しがあったことになるので、タイミングt6にて異常検出条件が成立する。
時間判定方法が採用される場合、オン制御区間Pon[n]において、1回以上の単位保護動作が実行されたとしても、所定時間TC以上に亘って単位保護動作が繰り返されることなくオン制御区間Pon[n]が終了したならば、後段保護動作が行われることなく異常保護動作が終了する。
時間判定方法の採用時には以下のような構成を採用できる。即ち例えば、保護処理部170に、所定の異常監視フラグを設けておくと共に、任意のタイミングからの経過時間を計測可能なタイマ回路を設けておく。保護処理部170により異常監視フラグに“0”又は“1”の値が設定される。異常監視フラグの値は制御信号CNTのアップエッジが生じるごとに“0”にリセットされる。そして、オン制御区間Pon[n]において、保護処理部170は、信号SSRTの初回のアップエッジが生じたとき、上記タイマ回路を用いて、そのアップエッジの発生タイミング(図10ではタイミングt2)からの経過時間の計測を開始し、計測した経過時間が所定時間TCに達した時点で異常監視フラグに“1”を設定する。その後、異常監視フラグに“1”が設定された状態で信号SSRTのアップエッジが生じたとき、異常検出条件が成立したと判断すれば良い。
後段保護動作の実現方法として2つの方法がある。
一方の方法は、後段保護動作の実行中に制御信号CNTがハイレベルとなり得るが、制御信号CNTに拘らず駆動信号DRVをローレベルで固定する方法である(図9では、当該方法の採用が想定されている)。
他方の方法は、後段保護動作において制御信号CNTをローレベルに固定する方法である。この方法の採用時には、異常ラッチ信号SSRT_Lを制御信号生成部110に与えて、異常ラッチ信号SSRT_Lがハイレベルとなっている区間では制御信号CNTをローレベルに固定する回路を設けておけば良い。
一方の方法は、後段保護動作の実行中に制御信号CNTがハイレベルとなり得るが、制御信号CNTに拘らず駆動信号DRVをローレベルで固定する方法である(図9では、当該方法の採用が想定されている)。
他方の方法は、後段保護動作において制御信号CNTをローレベルに固定する方法である。この方法の採用時には、異常ラッチ信号SSRT_Lを制御信号生成部110に与えて、異常ラッチ信号SSRT_Lがハイレベルとなっている区間では制御信号CNTをローレベルに固定する回路を設けておけば良い。
尚、図3の構成からも理解されるよう、マスク区間によるマスクは過電流検出信号に対してのみ適用され、異常検出信号には適用されない。つまり、マスク区間内での過電流の検出に応答して上述の過電流保護動作は行われないが、異常判定閾値ISRTを超える一次側電流IPが検出されることで異常検出信号(即ちハイレベルの信号SSRT)が出力されている区間では、当該区間がマスク区間外の区間であるかマスク区間内の区間であるかに関係なく、且つ、制御信号CNTに拘らず駆動信号DRVがローレベルとされてスイッチングトランジスタM1がオフ状態とされる。
図7に示す過電流保護動作は異常保護動作が行われないことを前提に実行される動作である。“VSRT<VCS2”の成立に伴って信号SSRTがハイレベルとなったときには、信号SOCもハイレベルとなり得るが、このとき信号SOCの存在は無視され、過電流保護動作に優先して異常保護動作が実行されるものとする。尚、上述の短絡異常の発生時には、設定されたマスク区間内にて異常検出条件が成立することが想定され、基本的に、信号SOC及びSSRTが同時にハイレベルとなることは無い。
異常検出条件の成立に伴うスイッチングの停止から復帰する方法は任意であるが、採用可能な復帰の方法として、以下に第1〜第3復帰方法を挙げる。
第1復帰方法は、単位制御区間ごとに信号SSRT_Lのラッチを解消する方法である。即ち第1復帰方法では、単位制御区間が到来するごとに(換言すれば制御信号CNTのアップエッジが生じるごとに)復帰条件が成立する。故に例えば、図9及び図10に示す第3状況に如く、オン制御区間Pon[n]中のタイミングt6にて異常検出条件が成立して異常ラッチ信号SSRT_Lがハイレベルとなった場合、次回に制御信号CNTのアップエッジが生じてオン制御区間Pon[n+1]が開始されると復帰条件が成立し、異常ラッチ信号SSRT_Lがローレベルに戻される。
そして、異常検出条件を成立させる要因が解消されていないならば、オン制御区間Pon[n+1]でも異常検出条件が成立して異常保護動作が改めて行われることになる。異常検出条件を成立させる要因が解消したならば、解消直後のオン制御区間から通常動作が行われることになる。
第2復帰方法の採用時には、一旦、異常ラッチ信号SSRT_Lがハイレベルとなると、一次側制御回路10が再起動するまで異常ラッチ信号SSRT_Lがハイレベルに維持され、一次側制御回路10の再起動を以って復帰条件が成立する。即ち、第2復帰方法の採用時において、一旦、異常ラッチ信号SSRT_Lがハイレベルとなると、当該信号SSRT_Lのハイレベルでのラッチは、一次側制御回路10の動作が停止するまで継続する。端子TM12(図2参照)への供給電圧が所定のリセット電圧以下にまで低下することで、一次側制御回路10の動作は停止する。一次側制御回路10の動作停止の後、一次側制御回路10の起動に必要な電圧が端子TM12に加わって一次側制御回路10が再起動することが第2復帰方法での復帰条件に相当し、一次側制御回路10が再起動することで異常ラッチ信号SSRT_Lがローレベル(初期レベル)となる。
第3復帰方法は自己復帰方法に属する。尚、第1復帰方法も自己復帰方法の一種と言える。第3復帰方法の採用時には、異常検出条件の成立後、一次側制御回路10の再起動を必要とすることなく、所定の復帰条件の成立をもって異常ラッチ信号SSRT_Lがローレベルに戻される。例えば、所定のクールダウン時間を計測するためのタイマ回路を保護処理部170に設けておき、異常検出条件が成立したタイミングからの経過時間がクールダウン時間に達したときに復帰条件が成立したと判断して異常ラッチ信号SSRT_Lをローレベルに戻す、といった方法を利用できる。
本実施形態によれば、一次側電流IPが流れる電路上の素子(特にスイッチングトランジスタM1)が、短絡異常等に起因して破損するリスクが低減される。
異常検出信号が一回でも生成された時点でスイッチングを停止するといった方法も考えられるが、当該方法では、ノイズ等に由来する誤検出でスイッチングが停止される可能性も生じ、望ましくない。AC/DCコンバータ1は、AC/DCコンバータ1の後段に繋がる全てのDC負荷の駆動の元となる直流電圧(VS)を生成するものであり、AC/DCコンバータ1でのスイッチング停止は全てのDC負荷の動作停止に繋がるので、可能な限り避けられるべきである。そこで、異常検出信号の一回の生成(信号SSRTでの1パルス)でスイッチングを停止するのではなく、図10に示したような単位保護動作を繰り返すようにする。単位保護動作の繰り返しの中で異常の要因が解消されたのであれば、通常動作が再開されるので後段のDC負荷の動作に対し実質的な影響は生じない。但し、本当に短絡異常等が生じていたのであれば、スイッチングトランジスタM1等の保護の観点からスイッチングを停止すべきであるので、単位保護動作の繰り返しを含む異常検出条件の成立を以ってスイッチングを停止させる。これにより、AC/DCコンバータ1の動作を安易に停止させるべきではないという要請と、素子の破損防止の要請とに、バランス良く応えることが可能となる。
<<第2実施形態>>
本発明の第2実施形態を説明する。第2実施形態及び後述の第3〜第5実施形態は第1実施形態を基礎とする実施形態であり、第2〜第5実施形態において特に述べない事項に関しては、矛盾の無い限り、第1実施形態の記載が第2〜第5実施形態にも適用される。第2実施形態の記載を解釈するにあたり、第1及び第2実施形態間で矛盾する事項については第2実施形態の記載が優先されて良い(後述の第3〜第5実施形態についても同様)。矛盾の無い限り、第1〜第5実施形態の内、任意の複数の実施形態を組み合わせても良い。
本発明の第2実施形態を説明する。第2実施形態及び後述の第3〜第5実施形態は第1実施形態を基礎とする実施形態であり、第2〜第5実施形態において特に述べない事項に関しては、矛盾の無い限り、第1実施形態の記載が第2〜第5実施形態にも適用される。第2実施形態の記載を解釈するにあたり、第1及び第2実施形態間で矛盾する事項については第2実施形態の記載が優先されて良い(後述の第3〜第5実施形態についても同様)。矛盾の無い限り、第1〜第5実施形態の内、任意の複数の実施形態を組み合わせても良い。
まず、第2実施形態における技術の説明に先立ち、図11(a)及び(b)を参照して、ローレベル及びハイレベルの意義について補足する。ローレベル又はハイレベルの信号を受ける信号入力機能、及び、ローレベル又はハイレベルの信号を出力する信号出力機能の内、少なくとも一方を備えた任意の処理回路を考える。図3に示される制御信号生成部110、コンパレータ142及び162、インバータ部163を構成する各インバータ回路、保護処理部170、及び、ドライブ部120は、夫々に、処理回路に分類される。
一次側制御回路10は、電源電圧VCCに基づいて内部電源電圧Vregを生成する内部電源回路(不図示)を有する。内部電源電圧Vregは、グランドGND1を基準として、正の所定の直流電圧値(例えば3.3V又は5V)を持つ。一次側制御回路10内の各回路(処理回路を分類されるものを含む)は、内部電源電圧Vregを元に駆動する。
信号入力機能を有する処理回路にはスレッショルド電圧Vthが設定されている。図11(a)に示す如く、スレッショルド電圧Vthは、正の電圧値を有し、且つ、内部電源電圧Vregより低い。以下では、スレッショルド電圧Vthのレベルを、スレッショルドレベルと称することがある。処理回路における信号入力機能において、処理回路への入力信号のレベルがスレッショルドレベルよりも低ければ、入力信号のレベルはローレベルであると取り扱われ、処理回路への入力信号のレベルがスレッショルドレベルよりも高ければ、入力信号のレベルはハイレベルであると取り扱われる。スレッショルド電圧Vthは幅を有する概念であっても良く、この場合、スレッショルド電圧Vthの幅における下限レベルより低い入力信号はローレベルとして取り扱われ、スレッショルド電圧Vthの幅における上限レベルより高い入力信号はハイレベルとして取り扱われる。
処理回路における信号出力機能において、処理回路がハイレベルの信号を出力するとき、処理回路の出力信号のレベルは所定のハイレベル範囲内にあり、処理回路がローレベルの信号を出力するとき、処理回路の出力信号のレベルは所定のローレベル範囲内にある。ハイレベル範囲とローレベル範囲は互いに重なり合わず、ハイレベル範囲の下限レベルは、ローレベル範囲の上限レベルよりも高い。ハイレベル範囲の下限レベルより低く且つローレベル範囲の上限レベルよりも高い電位レベルを中間レベル又は中間電位と称する。処理回路において、入力信号におけるスレッショルドレベルは、出力信号における中間レベルに属していて良い。内部電源電圧Vregのレベルはハイレベル範囲に属し、ハイレベル範囲の上限レベルと実質的に一致する。グランドGND1のレベルはローレベル範囲に属し、ローレベル範囲の下限レベルと実質的に一致する。
第1実施形態では、一次側制御回路10を構成する各信号のスルーレートが十分に大きく、信号のローレベル及びハイレベル間の遷移が十分に短い時間で完了することが想定されている。但し、実際のスルーレートは有限な大きさを持ち、これに起因して、短絡異常の発生時にスイッチングトランジスタM1のゲート電位が中間電位で安定化することがある。このような挙動に関わる動作の流れを、図12を参照して説明する。
短絡異常の発生状況で制御信号CNTがローレベルからハイレベルに切り替わると(ステップS1)、スイッチングトランジスタM1がターンオンして大きな電流が一次側電流IPとして流れる。結果、“VCS2>VSRT”が成立して信号CMPSRTのレベルが上昇する(ステップS2及びS3)。これに伴って信号SSRTのレベルが上昇すると、信号DRVのレベルがグランドGND1のレベルに向けて低下してゆき、一次側電流IPが減ることで“VCS2<VSRT”となる(ステップS4〜S6)。そうすると、今度は信号CMPSRTのレベルが低下し、これに伴って信号SSRTのレベルも低下することで信号DRVのレベルが内部電源電圧Vregのレベルに向けて上昇してゆく(ステップS7〜S9)。信号DRVのレベルの上昇により再び“VCS2>VSRT”が成立すると信号CMPSRTのレベルが上昇する(ステップS2及びS3)。以後、上述と同様の動作が繰り返される。
上述の流れの中で、各信号におけるスルーレートが十分に大きく各信号のレベルが瞬間的にローレベル及びハイレベル間で切り替わるのであれば、問題は生じない。しかしながら、実際には、各信号におけるスルーレートは有限の大きさをもっており、例えば、インバータ部163を構成する各インバータ回路のスレッショルド電圧Vthが共通の電圧(例えばVreg/2)を有していた場合、コンパレータ162、インバータ部163、ドライブ部120を含む負帰還ループにおいて、各インバータ回路の出力信号のレベルがスレッショルドレベル近辺で安定化することがある。これは、インバータ回路の入出力端子間を短絡したときにインバータ回路の出力信号のレベルがスレッショルドレベルで安定化する現象に類似する。このような安定状態に陥ると、ドライブ部120の構成等にもよるが、ドライブ部120の出力信号である駆動信号DRVのレベルも中間レベル付近で安定し、大きな電流(例えば異常判定電流ISRT程度の電流)が継続的に一次側電流IPとして流れることも有り得る。
これを確実に回避して短絡異常の発生時に前段保護動作によりスイッチングトランジスタM1をオン/オフさせるべく、第2実施形態に係るインバータ部163では、互いに異なるスレッショルド電圧Vthを有する2つのインバータ回路を直列接続している。
図13に第2実施形態に係る異常検出部160の構成例を示す。図13の異常検出部160において、インバータ部163は2つのインバータ回路163a及び163bにより構成される。コンパレータ162の出力信号CMPSRTはインバータ回路163aへの入力信号としてインバータ回路163aの入力端子に供給される。インバータ回路163aは、インバータ回路163aへの入力信号の反転信号を自身の出力端子から出力する。インバータ回路163aの出力信号はインバータ回路163bへの入力信号としてインバータ回路163bの入力端子に供給される。インバータ回路163bは、インバータ回路163bへの入力信号の反転信号を自身の出力端子から出力する。インバータ回路163bの出力信号が異常有無信号SSRTに相当する。
ここで、インバータ回路163aのスレッショルド電圧Vthであるスレッショルド電圧Vthaと、インバータ回路163bのスレッショルド電圧Vthであるスレッショルド電圧Vthbは、互いに異なっている。“Vtha>Vthb”でも良いし、“Vtha<Vthb”でも良い。
例えば、スレッショルド電圧Vthaが内部電源電圧Vregの1/3倍であって且つスレッショルド電圧Vthbが内部電源電圧Vregの2/3倍である場合を考える。この場合、インバータ回路163aの安定点は入出力信号のレベルがスレッショルド電圧Vtha(ここではVreg/3)となる動作点であるのに対し、インバータ回路163bの安定点は入出力信号のレベルがスレッショルド電圧Vthb(ここでは2・Vreg/3)となる動作点である。故に、短絡異常が生じた場合、スイッチングトランジスタM1のゲート電圧を制御するための、コンパレータ162、インバータ部163、ドライブ部120を含む負帰還ループの中で安定点が発生しない。結果、短絡異常の発生状況下の後段保護動作の開始前において、駆動信号DRVは中間電位付近で安定化せず、スイッチングトランジスタM1が確実にオン/オフを繰り返すようになる。
仮に例えば、コンパレータ162及びインバータ回路163aの出力信号のレベルがインバータ回路163aのスレッショルドレベル(ここではVreg/3)で安定化しようとしても、このとき、インバータ回路163bの出力信号は確実にハイレベルとなる。また例えば、コンパレータ162の出力信号のレベルがインバータ回路163bのスレッショルドレベル(ここでは2・Vreg/3)となった場合には、インバータ回路163aの出力信号が確実にローレベルとなることを通じてインバータ回路163bの出力信号がハイレベルとなる。
図14にインバータ回路163a及び163bの構成例を示す。図14の構成例において、インバータ回路163aは、高電位側に配置されたハイサイドMOSFET163a_1と低電位側に配置されたローサイドMOSFET163a_2との直列回路から成り、インバータ回路163bは、高電位側に配置されたハイサイドMOSFET163b_1と、低電位側に配置されたローサイドMOSFET163b_2と、の直列回路から成る。MOSFET163a_1及び163b_1はPチャネル型のMOSFETであり、MOSFET163a_2及び163b_2はNチャネル型のMOSFETである。
MOSFET163a_1及び163b_1の各ソースには内部電源電圧Vregが加わる。MOSFET163a_2及び163b_2の各ソースはグランドGND1に接続される。MOSFET163a_1及び163a_2のゲート同士が共通接続されるノードがインバータ回路163aの入力端子に相当し、MOSFET163a_1及び163a_2のドレイン同士が共通接続されるノードがインバータ回路163aの出力端子に相当する。MOSFET163b_1及び163b_2のゲート同士が共通接続されるノードがインバータ回路163bの入力端子に相当し、MOSFET163b_1及び163b_2のドレイン同士が共通接続されるノードがインバータ回路163bの出力端子に相当する。MOSFET163a_1及び163a_2の各ドレインとMOSFET163b_1及び163b_2の各ゲートは互いに共通接続される。
MOSFET163a_1、163a_2、163b_1、163b_2のサイズを、夫々、第1、第2、第3、第4サイズと称する。以下の第1又は第2サイズ関係が満たされるよう、それらの4つのMOSFETを形成すると良い。尚、図14では、第1サイズ関係の充足が想定されている。
第1サイズ関係において、第1サイズは第2サイズよりも大きく、且つ、第3サイズは第4サイズよりも小さい。このとき、第1サイズと第4サイズは互いに同じであっても良いし、第2サイズと第3サイズは互いに同じであっても良い。
第2サイズ関係において、第1サイズは第2サイズよりも小さく、且つ、第3サイズは第4サイズよりも大きい。このとき、第1サイズと第4サイズは互いに同じであっても良いし、第2サイズと第3サイズは互いに同じであっても良い。
第1又は第2サイズ関係の充足により、スレッショルド電圧Vtha及びVthbを互いに異ならせることができる。任意のMOSFETにおいて、MOSFETのサイズとは当該MOSFETにおけるチャネル長を指すと考えて良い。
第1サイズ関係において、第1サイズは第2サイズよりも大きく、且つ、第3サイズは第4サイズよりも小さい。このとき、第1サイズと第4サイズは互いに同じであっても良いし、第2サイズと第3サイズは互いに同じであっても良い。
第2サイズ関係において、第1サイズは第2サイズよりも小さく、且つ、第3サイズは第4サイズよりも大きい。このとき、第1サイズと第4サイズは互いに同じであっても良いし、第2サイズと第3サイズは互いに同じであっても良い。
第1又は第2サイズ関係の充足により、スレッショルド電圧Vtha及びVthbを互いに異ならせることができる。任意のMOSFETにおいて、MOSFETのサイズとは当該MOSFETにおけるチャネル長を指すと考えて良い。
尚、インバータ回路163a及び163bを含む3以上のインバータ回路の直列回路にて、インバータ部163を構成するようにしても良い。
<<第3実施形態>>
本発明の第3実施形態を説明する。AC/DCコンバータ1に含まれるDC/DCコンバータ4として絶縁同期整流型DC/DCコンバータの構成を上述したが、DC/DCコンバータ4は、一次側巻線W1に加わる一次側電圧VPからスイッチング方式によりトランスTRの二次側において二次側電圧VSを生成する絶縁型DC/DCコンバータであれば任意である。
本発明の第3実施形態を説明する。AC/DCコンバータ1に含まれるDC/DCコンバータ4として絶縁同期整流型DC/DCコンバータの構成を上述したが、DC/DCコンバータ4は、一次側巻線W1に加わる一次側電圧VPからスイッチング方式によりトランスTRの二次側において二次側電圧VSを生成する絶縁型DC/DCコンバータであれば任意である。
例えば、図2に示したDC/DCコンバータ4では、いわゆるローサイドアプリケーションが採用されているが、ハイサイドアプリケーションが採用されても良い。ハイサイドアプリケーションが採用されたDC/DCコンバータ4では、SRトランジスタM2が出力端子TM2H側に設けられ、二次側電圧VSが加わる出力端子TM2HとトランスTRの二次側巻線W2との間にSRトランジスタM2が直列に挿入される。この他、本発明の主旨を損なわない形態で、二次側回路におけるSRトランジスタM2の配置位置を変更することが可能である。
また例えば、DC/DCコンバータ4は、ダイオード整流方式を採用したDC/DCコンバータ(絶縁ダイオード整流型DC/DCコンバータ)であっても良い。この場合、DC/DCコンバータ4において、図2のSRトランジスタM2及び寄生ダイオードD2の代わりに、整流ダイオードを二次側回路に設ける。整流ダイオードは二次側巻線W2とコンデンサC2との間に挿入され、一次側巻線W1から二次側巻線W2に伝搬された電力を整流する。ダイオード整流方式の採用時において二次側制御回路20は不要である。
また例えば、DC/DCコンバータ4を、フォワード方式の絶縁型DC/DCコンバータとして構成しても良く、この場合にも、同期整流方式及びダイオード整流方式の何れが採用されて良い。
<<第4実施形態>>
本発明の第4実施形態を説明する。
本発明の第4実施形態を説明する。
AC/DCコンバータ1を用いて電源アダプタを構成しても良い。図15は、AC/DCコンバータ1を備える電源アダプタ620を示す図である。電源アダプタ620は、AC/DCコンバータ1、プラグ621、筐体622及び出力コネクタ623を備え、筐体622内にAC/DCコンバータ1が収容及び配置される。プラグ621は図示されないコンセントから商用交流電圧VACを受け、AC/DCコンバータ1はプラグ621を通じて入力された商用交流電圧VACから直流の二次側電圧VSを生成する。二次側電圧VSが、出力コネクタ623を通じ、図示されない任意の電気機器に供給される。電気機器としては、ノート型パーソナルコンピュータ、情報端末機、デジタルカメラ、デジタルビデオカメラ、携帯電話機(スマートフォンに分類されるものを含む)、携帯オーディオプレイヤなどが例示される。
AC/DCコンバータ1を備える電気機器を構成しても良い。図16(a)及び(b)は、AC/DCコンバータ1を備える電気機器640を示す図である。図16(a)及び(b)に示される電気機器640はディスプレイ装置であるが、電気機器640の種類は特に限定されず、オーディオ機器、冷蔵庫、洗濯機、掃除機など、AC/DCコンバータを内蔵する機器であれば任意である。電気機器640は、AC/DCコンバータ1、プラグ641、筐体642及び負荷643を備え、筐体642内にAC/DCコンバータ1及び負荷643が収容及び配置される。プラグ641は図示されないコンセントから商用交流電圧VACを受け、AC/DCコンバータ1はプラグ641を通じて入力された商用交流電圧VACから直流の二次側電圧VSを生成する。生成された二次側電圧VSは負荷643に供給される。負荷643は図1の負荷LDに相当する。負荷643は、二次側電圧VSに基づいて駆動する任意の負荷であって良く、例えば、マイコンコンピュータ、DSP(Digital Signal Processor)、電源回路、照明機器、アナログ回路又はデジタル回路である。
<<第5実施形態>>
本発明の第5実施形態を説明する。第5実施形態では、第1〜第4実施形態に適用可能な応用技術、変形技術などを説明する。
本発明の第5実施形態を説明する。第5実施形態では、第1〜第4実施形態に適用可能な応用技術、変形技術などを説明する。
DC/DCコンバータ4をAC/DCコンバータ1の構成要素として用いることを上述したが、本発明は、これに限定されない。即ち例えば、DC/DCコンバータ4は、直流電圧を生成する任意の電圧源(例えばバッテリ)の出力電圧を一次側電圧VPとして受けて、二次側電圧VSを生成するものであっても構わない。
一次側制御回路10は半導体集積回路の形態で構成されていると良い。一次側制御回路10を半導体基板上に集積化したチップをパッケージ(筐体)に収容して封止することで半導体装置を構成しても良い。また、一次側制御回路10が集積化された半導体基板上に、二次側制御回路20や、他の回路も併せて集積化されていても良い。
スイッチングトランジスタM1は一次側制御回路10内の構成要素に含まれていると考えても良い。この場合、上記半導体基板上にスイッチングトランジスタM1も集積化されて半導体装置内に含まれることになる。同様に、センス抵抗RCSは一次側制御回路10内の構成要素に含まれていると考えても良い。この場合、上記半導体基板上に抵抗RCSも集積化されて半導体装置内に含まれることになる。
上述の主旨を損なわない形で、任意の信号又は電圧に関して、それらのハイレベルとローレベルの関係を逆にしても良い。また、上述の主旨を損なわない形で、FETのチャネル型を任意に変更可能である。即ち例えば、スイッチングトランジスタM1がPチャネル型のMOSFETとして構成されるよう、DC/DCコンバータ4の構成が変形されても良い。
上述の任意のトランジスタは、任意の種類のトランジスタであって良い。例えば、MOSFETとして上述された任意のトランジスタ(特に例えばスイッチングトランジスタM1)を、接合型FET、IGBT(Insulated Gate Bipolar Transistor)又はバイポーラトランジスタに置き換えることも可能である。任意のトランジスタは第1電極、第2電極及び制御電極を有する。FETにおいては、第1及び第2電極の内の一方がドレインで他方がソースであり且つ制御電極がゲートである。IGBTにおいては、第1及び第2電極の内の一方がコレクタで他方がエミッタであり且つ制御電極がゲートである。IGBTに属さないバイポーラトランジスタにおいては、第1及び第2電極の内の一方がコレクタで他方がエミッタであり且つ制御電極がベースである。
本発明の実施形態は、特許請求の範囲に示された技術的思想の範囲内において、適宜、種々の変更が可能である。以上の実施形態は、あくまでも、本発明の実施形態の例であって、本発明ないし各構成要件の用語の意義は、以上の実施形態に記載されたものに制限されるものではない。上述の説明文中に示した具体的な数値は、単なる例示であって、当然の如く、それらを様々な数値に変更することができる。
1 AC/DCコンバータ
2 フィルタ
3 整流回路
4 DC/DCコンバータ
10 一次側制御回路
20 二次側制御回路
M1 スイッチングトランジスタ(スイッチング素子)
M2 同期整流トランジスタ
TR トランス
W1 一次側巻線
W2 二次側巻線
110 制御信号生成部
120 ドライブ部
130 電流検出部
140 過電流検出部
150 マスク設定部
160 異常検出部
170 保護処理部
2 フィルタ
3 整流回路
4 DC/DCコンバータ
10 一次側制御回路
20 二次側制御回路
M1 スイッチングトランジスタ(スイッチング素子)
M2 同期整流トランジスタ
TR トランス
W1 一次側巻線
W2 二次側巻線
110 制御信号生成部
120 ドライブ部
130 電流検出部
140 過電流検出部
150 マスク設定部
160 異常検出部
170 保護処理部
Claims (10)
- 交流電圧を整流及び平滑化して得た一次側の入力電圧からトランスを用いスイッチング方式にて二次側の出力電圧を生成するAC/DCコンバータに用いられ、前記トランスの一次側巻線に直列接続されるスイッチング素子のスイッチング制御を行うスイッチング制御回路であって、
前記スイッチング素子の状態を制御するための制御信号を生成する制御信号生成部と、
前記制御信号に基づく駆動信号を前記スイッチング素子に供給することで前記スイッチング素子をスイッチングさせる駆動信号供給部と、
前記スイッチング素子に流れる電流である対象電流の大きさが所定の異常判定閾値を超えているか否かを検出し、前記異常判定閾値を超える前記対象電流が検出されている区間において所定の異常検出信号を出力する異常検出部と、を備え、
前記駆動信号供給部は、
前記制御信号に基づき前記スイッチング素子をオン状態としているときに前記異常検出部から前記異常検出信号が出力されると、前記制御信号に拘らず前記スイッチング素子をターンオフし、前記異常検出信号に基づく前記スイッチング素子のターンオフにより前記異常検出信号が非出力となると前記制御信号に基づき前記スイッチング素子をターンオンすることが可能であり、
前記制御信号に基づき前記スイッチング素子がオン状態とされた後に前記異常検出信号に基づき前記スイッチング素子がターンオフされる単位保護動作の繰り返しを含む所定の異常検出条件が成立したとき、以後、所定の復帰条件が成立するまで前記スイッチング素子をオフ状態に維持する
ことを特徴とするAC/DCコンバータ用のスイッチング制御回路。 - 前記制御信号により、前記スイッチング素子がオン状態とされるべきオン制御区間と、前記スイッチング素子がオフ状態とされるべきオフ制御区間と、が交互に繰り返し指定され、
何れかのオン制御区間において、所定回数分の前記単位保護動作の繰り返しがあったとき、前記異常検出条件が成立する
ことを特徴とする請求項1に記載のAC/DCコンバータ用のスイッチング制御回路。 - 前記制御信号により、前記スイッチング素子がオン状態とされるべきオン制御区間と、前記スイッチング素子がオフ状態とされるべきオフ制御区間と、が交互に繰り返し指定され、
何れかのオン制御区間において、所定時間以上に亘る前記単位保護動作の繰り返しがあったとき、前記異常検出条件が成立する
ことを特徴とする請求項1に記載のAC/DCコンバータ用のスイッチング制御回路。 - 前記対象電流の大きさが所定の過電流判定閾値を超える過電流の発生有無を検出する過電流検出部と、
前記オン制御区間ごとに前記オン制御区間の開始タイミングから始まり且つ所定のマスク時間を有するマスク区間を設定するマスク設定部と、を備え、
前記過電流判定閾値は前記異常判定閾値よりも小さく、
前記駆動信号供給部は、前記マスク区間外において前記過電流が検出されたとき、前記スイッチング素子のターンオフを伴う過電流保護動作を行う
ことを特徴とする請求項2又は3に記載のAC/DCコンバータ用のスイッチング制御回路。 - 前記マスク区間内の前記過電流の検出に応答して前記過電流保護動作は行われず、前記マスク区間内であっても、前記異常判定閾値を超える前記対象電流が検出されることで前記異常検出信号が出力されている区間では前記制御信号に拘らず前記スイッチング素子がオフ状態とされる
ことを特徴とする請求項4に記載のAC/DCコンバータ用のスイッチング制御回路。 - 前記異常検出部は、前記対象電流に応じた対象電圧を所定の異常判定電圧と比較し比較結果を示す信号を出力するコンパレータと、前記コンパレータの出力信号から第1レベル又は第2レベルの異常有無信号を生成して出力する異常有無信号生成部と、を有し、
前記第1レベルの異常有無信号及び前記第2レベルの異常有無信号の内、前記第2レベルの異常有無信号のみが前記異常検出信号に相当し、
前記異常有無信号生成部は、2つのインバータ回路の直列回路を含み、前記直列回路にて前記コンパレータの出力信号を受け、
前記2つのインバータ回路のスレッショルド電圧は互いに異なる
ことを特徴とする請求項1〜5の何れかに記載のAC/DCコンバータ用のスイッチング制御回路。 - 前記2つのインバータ回路の夫々は、高電位側に配置されたハイサイドMOSFETと低電位側に配置されたローサイドMOSFETの直列回路から成り、
前記2つのインバータ回路の内、一方のインバータ回路において、前記ハイサイドMOSFETのサイズは前記ローサイドMOSFETのサイズよりも大きく、且つ、他方のインバータ回路において、前記ハイサイドMOSFETのサイズは前記ローサイドMOSFETのサイズよりも小さい
ことを特徴とする請求項6に記載のAC/DCコンバータ用のスイッチング制御回路。 - 交流電圧を整流及び平滑化して得た一次側の入力電圧からトランスを用いスイッチング方式にて二次側の出力電圧を生成するAC/DCコンバータであって、
前記トランスの一次側巻線に直列接続されるスイッチング素子と、
請求項1〜7の何れかに記載のAC/DCコンバータ用のスイッチング制御回路と、を備えた
ことを特徴とするAC/DCコンバータ。 - 交流電圧を受けるプラグと、
請求項8に記載のAC/DCコンバータと、
前記AC/DCコンバータを収容する筐体と、を備えた
ことを特徴とする電源アダプタ。 - 請求項8に記載のAC/DCコンバータと、
前記AC/DCコンバータの出力電圧に基づき駆動される負荷と、を備えた
ことを特徴とする電気機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019110924A JP2020205660A (ja) | 2019-06-14 | 2019-06-14 | Ac/dcコンバータ用のスイッチング制御回路、ac/dcコンバータ、電源アダプタ及び電気機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019110924A JP2020205660A (ja) | 2019-06-14 | 2019-06-14 | Ac/dcコンバータ用のスイッチング制御回路、ac/dcコンバータ、電源アダプタ及び電気機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020205660A true JP2020205660A (ja) | 2020-12-24 |
Family
ID=73837101
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019110924A Pending JP2020205660A (ja) | 2019-06-14 | 2019-06-14 | Ac/dcコンバータ用のスイッチング制御回路、ac/dcコンバータ、電源アダプタ及び電気機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2020205660A (ja) |
-
2019
- 2019-06-14 JP JP2019110924A patent/JP2020205660A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8432139B2 (en) | DC-DC converter | |
US11831245B2 (en) | Switching control device, driving device, isolated DC-DC converter, AC-DC converter, power adapter, and electric appliance | |
US7355368B2 (en) | Efficient in-rush current limiting circuit with dual gated bidirectional hemts | |
US9130463B2 (en) | Drive circuit for switching element | |
CN1906835B (zh) | 功率因数改善电路及开关电源装置 | |
CN110572020B (zh) | 控制电路和反激式开关电源*** | |
CN105577153A (zh) | 半导体装置 | |
CN107834855B (zh) | 开关电源装置 | |
US9444351B2 (en) | Electrical power conversion device including normally-off bidirectional switch | |
CN213846230U (zh) | 一种过流保护电路 | |
JP6203020B2 (ja) | 充放電スイッチ回路を有する電池パック | |
CN111010040B (zh) | 同步整流控制装置、绝缘同步整流型dc/dc转换器、栅极驱动装置、ac/dc转换器 | |
JP2010088283A (ja) | スナバ回路 | |
JPWO2019193834A1 (ja) | 半導体駆動装置および電力変換装置 | |
US10763737B2 (en) | Waveform shaping circuit, semiconductor device, and switching power supply device | |
US20090115390A1 (en) | Power converter with protection mechanism for diode in open-circuit condition and pulse-width-modulation controller thereof | |
JP2011055597A (ja) | スイッチング素子駆動回路及び電力変換装置 | |
JP7189721B2 (ja) | ドライブ装置、絶縁型dc/dcコンバータ、ac/dcコンバータ、電源アダプタ及び電気機器 | |
JP2022015506A (ja) | 電源制御装置 | |
US20120268097A1 (en) | Dc-to-dc conversion apparatus | |
CN216774327U (zh) | 电池保护芯片及电池*** | |
JP2020205660A (ja) | Ac/dcコンバータ用のスイッチング制御回路、ac/dcコンバータ、電源アダプタ及び電気機器 | |
WO2012082106A1 (en) | Method of forming a low power dissipation regulator and structure therefor | |
JP7132070B2 (ja) | スイッチ制御装置、絶縁型dc/dcコンバータ、ac/dcコンバータ、電源アダプタ及び電気機器 | |
CN114421566B (zh) | 充电管理电路以及包含其的充电电路 |