JP2020202707A - Control device and control method of dc/dc converter - Google Patents
Control device and control method of dc/dc converter Download PDFInfo
- Publication number
- JP2020202707A JP2020202707A JP2019109975A JP2019109975A JP2020202707A JP 2020202707 A JP2020202707 A JP 2020202707A JP 2019109975 A JP2019109975 A JP 2019109975A JP 2019109975 A JP2019109975 A JP 2019109975A JP 2020202707 A JP2020202707 A JP 2020202707A
- Authority
- JP
- Japan
- Prior art keywords
- value
- duty
- dcdc converter
- output voltage
- duty value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
本発明は、バッテリフォークリフト等に搭載するDCDCコンバータ電源装置における、入力電圧、出力負荷電流の急激な変動時に発生する出力電圧変動を抑制する制御装置および制御方法に関する。 The present invention relates to a control device and a control method for suppressing output voltage fluctuations that occur when the input voltage and output load current suddenly fluctuate in a DCDC converter power supply device mounted on a battery forklift or the like.
従来のDCDCコンバータとしては、例えば特許文献1に記載のものが提案されていた。バッテリフォークリフトに搭載するDCDCコンバータに要求される機能としては、使用バッテリ電圧値と異なった制御装置の要求する電圧値で且つ出力電圧の変動が少ない安定化電源の供給である。
As a conventional DCDC converter, for example, the one described in
電源構成の一例として、バッテリを入力電源とし、3種類(絶縁型DC24V、非絶縁型DC24V、非絶縁型DC20V)の出力回路を有する、図7に示すDCDCコンバータ制御装置がある。この制御装置が生成する出力電源は、フォークリフト内の電気回路用の電源となる。 As an example of the power supply configuration, there is a DCDC converter control device shown in FIG. 7, which uses a battery as an input power source and has three types of output circuits (insulated DC24V, non-insulated DC24V, non-insulated DC20V). The output power source generated by this control device is a power source for an electric circuit in a forklift.
通常のDCDCコンバータの場合、各出力ごと主回路制御ごとに専用のPWM制御ICなどを使用して制御しているが、図7の例ではコストを抑制するために、1個のマイクロコンピュータICを用いて、3種類の出力回路の制御を行っている。 In the case of a normal DCDC converter, each output is controlled by using a dedicated PWM control IC or the like for each main circuit control, but in the example of FIG. 7, one microcomputer IC is used in order to reduce the cost. It is used to control three types of output circuits.
図7において、入力電源としてのバッテリ1の正、負極端間には、コンデンサC94および電解コンデンサC93が並列に接続されている。
In FIG. 7, a capacitor C94 and an electrolytic capacitor C93 are connected in parallel between the positive and negative ends of the
電解コンデンサC93の両端間には、絶縁型DC24Vの出力回路、非絶縁型DC24Vの出力回路、非絶縁型DC20Vの出力回路が各々並列に接続されている。 An insulated DC24V output circuit, a non-insulated DC24V output circuit, and a non-insulated DC20V output circuit are connected in parallel between both ends of the electrolytic capacitor C93.
絶縁型DC24Vの出力回路は次のように構成されている。前記電解コンデンサC93にはコンデンサC95が並列に接続され、コンデンサC95の両端間には半導体スイッチング素子、例えばFETからなるスイッチング素子TR8〜TR11がブリッジ接続されている。 The output circuit of the insulated DC24V is configured as follows. A capacitor C95 is connected in parallel to the electrolytic capacitor C93, and semiconductor switching elements, for example, switching elements TR8 to TR11 made of FETs are bridge-connected between both ends of the capacitor C95.
スイッチング素子TR8およびTR9の共通接続点とスイッチング素子TR10およびTR11の共通接続点の間にはトランスTF2の一次巻線が接続され、トランスTF2の二次巻線の両端はダイオードD23,D24の各アノードに各々接続されている。 The primary winding of the transformer TF2 is connected between the common connection point of the switching elements TR8 and TR9 and the common connection point of the switching elements TR10 and TR11, and both ends of the secondary winding of the transformer TF2 are the anodes of the diodes D23 and D24. Each is connected to.
ダイオードD23,D24の各カソードは、リアクトルL4,電流センサ2aおよび電解コンデンサC111を介してトランスTF2の二次巻線の中点に接続されている。ダイオードD23およびリアクトルL4の共通接続点とトランスTF2の二次巻線の中点の間には図示極性のダイオードD25が接続されている。
The cathodes of the diodes D23 and D24 are connected to the midpoint of the secondary winding of the transformer TF2 via the reactor L4, the
電解コンデンサC111の両端間には負荷Z1が接続され、負荷Z1に印加されるDC24Vの出力電圧VJ24は図示省略の電圧検出器により検出され、図7下段の制御装置(マイクロコンピュータで構成される)100に導入される。 A load Z1 is connected between both ends of the electrolytic capacitor C111, and the output voltage VJ24 of DC24V applied to the load Z1 is detected by a voltage detector (not shown), and the control device (consisting of a microcomputer) in the lower part of FIG. Introduced to 100.
非絶縁型DC24Vの出力回路は次のように構成されている。前記電解コンデンサC93にはコンデンサC140が並列に接続され、コンデンサC140の両端間には、半導体スイッチング素子、例えばFETからなるスイッチング素子TR22および図示極性のダイオードD40が直列に接続されている。 The output circuit of the non-insulated DC24V is configured as follows. A capacitor C140 is connected in parallel to the electrolytic capacitor C93, and a semiconductor switching element, for example, a switching element TR22 made of a FET and a diode D40 having the indicated polarity are connected in series between both ends of the capacitor C140.
スイッチング素子TR22およびダイオードD40の共通接続点はリアクトルL5、電流センサ2bおよび電解コンデンサC143を介してダイオードD40のアノードに接続されている。
The common connection point of the switching element TR22 and the diode D40 is connected to the anode of the diode D40 via the reactor L5, the
電解コンデンサC143の両端間には負荷Z2が接続され、負荷Z2に印加されるDC24Vの出力電圧VK24は図示省略の電圧検出器により検出され、図7下段の制御装置100に導入される。
A load Z2 is connected between both ends of the electrolytic capacitor C143, and the output voltage VK24 of DC24V applied to the load Z2 is detected by a voltage detector (not shown) and introduced into the
非絶縁型DC20Vの出力回路は次のように構成されている。前記電解コンデンサC93にはコンデンサC154が並列に接続され、コンデンサC154の両端間には、半導体スイッチング素子、例えばFETからなるスイッチング素子TR27および図示極性のダイオードD46が直列に接続されている。 The output circuit of the non-insulated DC20V is configured as follows. A capacitor C154 is connected in parallel to the electrolytic capacitor C93, and a semiconductor switching element, for example, a switching element TR27 made of an FET and a diode D46 having the indicated polarity are connected in series between both ends of the capacitor C154.
スイッチング素子TR27およびダイオードD46の共通接続点はリアクトルL6、電流センサ2cおよび電解コンデンサC157を介してダイオードD46のアノードに接続されている。 The common connection point of the switching element TR27 and the diode D46 is connected to the anode of the diode D46 via the reactor L6, the current sensor 2c and the electrolytic capacitor C157.
電解コンデンサC157の両端間には負荷Z3が接続され、負荷Z3に印加されるDC20Vの出力電圧VK20は図示省略の電圧検出器により検出され、図7下段の制御装置100に導入される。
A load Z3 is connected between both ends of the electrolytic capacitor C157, and the output voltage VK20 of DC20V applied to the load Z3 is detected by a voltage detector (not shown) and introduced into the
前記電解コンデンサC93の正極側の、バッテリ1のバッテリ入力電圧値(入力電源電圧値)VBinは図示省略の電圧検出器により検出され、図7下段の制御装置100に導入される。
The battery input voltage value (input power supply voltage value) VBin of the
制御装置100は次のように構成されている。101は、バッテリ入力電圧値VBin、各出力回路で検出された出力電圧VJ24,VK24,VK20を取り込んでデジタル変換するADコンバータである。
The
102は、ADコンバータ101からのデジタル信号を基に各スイッチング素子TR8〜TR11,TR22,TR27のオンオフ期間の比率を定めるデューティ値を求める等の各種演算を行うCPUである。
103a〜103cはCPU102で演算されたデューティ値に対応したPWM信号をゲート回路104a〜104dに各々出力するPWM出力部である。
103a to 103c are PWM output units that output PWM signals corresponding to the duty values calculated by the
ゲート回路104a〜104dは、前記演算されたデューティ値で決まるオンオフ比のゲート信号を生成して各対応するスイッチング素子TR8〜TR11,TR22,TR27のゲートに供給する。
The
図7のDCDCコンバータの制御装置では、1台のマイクロコンピュータ(制御装置100)を用いて3種類の出力回路に対して定電圧フィードバック制御を行っており、その定電圧フィードバック制御の構成を図8に示す。ここでは、例えば図7の非絶縁型DC24Vの出力回路(K24)に対する制御について説明する。 In the control device of the DCDC converter of FIG. 7, one microcomputer (control device 100) is used to perform constant voltage feedback control for three types of output circuits, and the configuration of the constant voltage feedback control is shown in FIG. Shown in. Here, for example, control of the non-insulated DC24V output circuit (K24) of FIG. 7 will be described.
設定された非絶縁型DC24Vの出力回路の出力電圧目標値R(s)(=Vout=24V)と、ADコンバータ101に取り込まれた出力電圧Vout(=VK24)との偏差が減算器11において演算される。
The deviation between the output voltage target value R (s) (= Vout = 24V) of the set non-isolated DC24V output circuit and the output voltage Vout (= VK24) taken into the
減算器11の偏差出力(PI制御の制御偏差E(s))には、PI制御の比例項12の比例ゲインKpおよび積分項13の積分ゲインKi/s(sはラプラス演算子)が各々乗算され、各乗算出力は加算器14において加算される(PI制御の出力値Y(s)となる)。
The deviation output of the subtractor 11 (control deviation E (s) of PI control) is multiplied by the proportional gain Kp of the
15は、加算器14の加算出力に所定の係数Aを乗ずることで誤差デューティ値(誤差フィードバック演算結果)ΔDutyを演算する演算回路である。
16は、演算回路15で演算された誤差デューティ値ΔDutyに対して制限(リミット処理)を施すリミッタ17に、出力開始時のクッション性能を持たせるクッション回路である。
リミッタ17によりリミット処理されたデューティ値(半導体スイッチング素子のPWMスイッチングデューティ)で決まるオンオフ比のゲート信号が、図示省略のゲート回路により生成され、非絶縁型DC24Vの出力回路側のスイッチング素子(FET)TR22のゲートに供給される。
A gate signal with an on / off ratio determined by the duty value (PWM switching duty of the semiconductor switching element) limited by the
絶縁型DC24Vの出力回路(J24)および非絶縁型DC20Vの出力回路(K20)に対しても前記と同様の制御がなされる。 The same control as described above is performed for the output circuit (J24) of the insulated DC24V and the output circuit (K20) of the non-insulated DC20V.
図8の構成による制御方法を採った場合、マイクロコンピュータが1台でよいためコストを抑えられる方向にはなるが、3種類の定電圧フィードバック制御処理を同時に行うため、マイクロコンピュータの処理能力が不十分になりがちである。 When the control method according to the configuration shown in FIG. 8 is adopted, the cost can be suppressed because only one microcomputer is required, but the processing capacity of the microcomputer is inadequate because three types of constant voltage feedback control processing are performed at the same time. It tends to be enough.
その結果DCDCコンバータの機能として要求のある、安定化電源の供給に対して、負荷の急変動ならびに入力電圧、出力負荷電流の急変動などで定電圧フィードバック制御の過渡応答性が悪化するために、出力電圧の変動が生じる。 As a result, the transient response of the constant voltage feedback control deteriorates due to sudden fluctuations in the load and sudden fluctuations in the input voltage and output load current with respect to the supply of regulated power supply, which is required as a function of the DCDC converter. The output voltage fluctuates.
図8の制御はデジタル制御で行うため、誤差入力などのフィードバックデータならびに、制御演算結果であるPWMDuty(図7のスイッチング素子(FET)TR8〜TR11,TR22,TR27のオンオフ期間の比率)は、制御周期(この場合は200μsec)毎の離散的制御となり、過渡応答性能は制御周期に依存して遅れ時間・安定性が悪化する。 Since the control in FIG. 8 is performed by digital control, the feedback data such as error input and the PWMDuty (ratio of on / off periods of the switching elements (FETs) TR8 to TR11, TR22, and TR27 in FIG. 7), which is the control calculation result, are controlled. Discrete control is performed every period (200 μsec in this case), and the transient response performance deteriorates in delay time and stability depending on the control period.
本発明は、上記課題を解決するものであり、その目的は、入力電圧、出力負荷電流の急激な変動時に発生する出力電圧変動を抑制することができるDCDCコンバータの制御装置および制御方法を提供することにある。 The present invention solves the above problems, and an object of the present invention is to provide a control device and a control method for a DCDC converter capable of suppressing output voltage fluctuations that occur when the input voltage and output load current suddenly fluctuate. There is.
上記課題を解決するための請求項1に記載のDCDCコンバータの制御装置は、
入力電源の電圧を、半導体スイッチング素子のオンオフ動作によって所望の出力電圧に変換するDCDCコンバータにおいて、
前記DCDCコンバータの出力電圧をフィードバックした値とDCDCコンバータの出力電圧目標値との偏差をとり、該偏差に対して比例ゲインおよび積分ゲインを乗じてPI制御演算を行い、該PI制御演算の出力値に基づいて誤差デューティ値を演算する第1のデューティ値演算部と、
前記DCDCコンバータの入力電源電圧と前記出力電圧目標値の比から演算した基本デューティ値を前記誤差デューティ値に加算して、前記半導体スイッチング素子のオンオフ期間の比率を定めるデューティ値を演算する第2のデューティ値演算部と、を備え、
前記第2のデューティ値演算部により演算されたデューティ値に基づいて前記半導体スイッチング素子のゲート信号のデューティ比を決定することを特徴としている。
The DCDC converter control device according to
In a DCDC converter that converts the voltage of an input power supply into a desired output voltage by turning on and off a semiconductor switching element.
The deviation between the value fed back the output voltage of the DCDC converter and the output voltage target value of the DCDC converter is taken, and the PI control calculation is performed by multiplying the deviation by the proportional gain and the integrated gain, and the output value of the PI control calculation is performed. The first duty value calculation unit that calculates the error duty value based on
A second duty value that determines the ratio of the on / off period of the semiconductor switching element is calculated by adding the basic duty value calculated from the ratio of the input power supply voltage of the DCDC converter and the output voltage target value to the error duty value. With a duty value calculation unit
It is characterized in that the duty ratio of the gate signal of the semiconductor switching element is determined based on the duty value calculated by the second duty value calculation unit.
請求項2に記載のDCDCコンバータの制御装置は、請求項1において、
前記DCDCコンバータが起動してから設定時間経過後に、DCDCコンバータの出力電圧が、出力電圧目標値よりも小さく設定した第1の設定電圧未満であるときに、前記第1のデューティ値演算部の比例ゲインおよび積分ゲインを増大させ、DCDCコンバータの出力電圧が、出力電圧目標値よりも大きく設定した第2の設定電圧以上になったときに、前記第2のデューティ値演算部で演算されたデューティ値を0%とするパラメータ値変更部を備えたことを特徴とする。
The control device for the DCDC converter according to
When the output voltage of the DCDC converter is less than the first set voltage set to be smaller than the output voltage target value after the set time has elapsed since the DCDC converter was started, the proportion of the first duty value calculation unit is obtained. When the gain and integrated gain are increased and the output voltage of the DCDC converter becomes equal to or higher than the second set voltage set larger than the output voltage target value, the duty value calculated by the second duty value calculation unit is performed. It is characterized by having a parameter value changing unit having a value of 0%.
請求項3に記載のDCDCコンバータの制御装置は、請求項1又は2において、
前記第2のデューティ値演算部により演算されたデューティ値に対して、DCDCコンバータの起動後の設定時間は比例上昇し、前記設定時間経過後に固定値となるリミット係数によって制限処理を施すリミット処理部を備えたことを特徴とする。
The control device for the DCDC converter according to
The set time after the start of the DCDC converter increases proportionally to the duty value calculated by the second duty value calculation unit, and the limit processing unit applies limit processing by a limit coefficient that becomes a fixed value after the set time elapses. It is characterized by having.
請求項4に記載のDCDCコンバータの制御装置は、請求項1から3のいずれか1項において、
前記DCDCコンバータは前記入力電源を共通とする複数の出力回路を備えることを特徴とする。
The control device for the DCDC converter according to
The DCDC converter is characterized by including a plurality of output circuits having the same input power supply.
請求項5に記載のDCDCコンバータの制御方法は、
入力電源の電圧を、半導体スイッチング素子のオンオフ動作によって所望の出力電圧に変換するDCDCコンバータの制御方法であって、
前記DCDCコンバータの出力電圧をフィードバックした値とDCDCコンバータの出力電圧目標値との偏差をとり、該偏差に対して比例ゲインおよび積分ゲインを乗じてPI制御演算を行い、該PI制御演算の出力値に基づいて誤差デューティ値を演算する第1のデューティ値演算ステップと、
前記DCDCコンバータの入力電源電圧と前記出力電圧目標値の比から演算した基本デューティ値を前記誤差デューティ値に加算して、前記半導体スイッチング素子のオンオフ期間の比率を定めるデューティ値を演算する第2のデューティ値演算ステップと、
前記第2のデューティ値演算ステップにより演算されたデューティ値に基づいて前記半導体スイッチング素子のゲート信号のデューティ比を決定するステップと、を備えたことを特徴とする。
The control method of the DCDC converter according to
A DCDC converter control method that converts the voltage of an input power supply into a desired output voltage by turning on and off a semiconductor switching element.
The deviation between the value fed back the output voltage of the DCDC converter and the output voltage target value of the DCDC converter is taken, and the PI control calculation is performed by multiplying the deviation by the proportional gain and the integrated gain, and the output value of the PI control calculation is performed. The first duty value calculation step for calculating the error duty value based on
A second duty value that determines the ratio of the on / off period of the semiconductor switching element is calculated by adding the basic duty value calculated from the ratio of the input power supply voltage of the DCDC converter and the output voltage target value to the error duty value. Duty value calculation step and
It is characterized by including a step of determining a duty ratio of a gate signal of the semiconductor switching element based on a duty value calculated by the second duty value calculation step.
(1)請求項1〜5に記載の発明によれば、入力電圧の急激な変動による、半導体スイッチング素子のゲート信号のデューティ比の補正が高速に行われるようになって制御応答性が向上し、これによって出力電圧の変動を抑制することができる。
(2)請求項2に記載の発明によれば、出力負荷電流の急激な変動による、半導体スイッチング素子のゲート信号のデューティ比の補正が高速に行われるようになって制御応答性が向上し、これによって出力電圧の変動を抑制することができる。
(3)請求項3に記載の発明によれば、演算されたデューティ値に対してクッション性能を持たせたリミット処理を施すことができ、急激なリミット処理を防ぐことができる。
(4)請求項4に記載の発明によれば、高速処理ができない安価なマイクロコンピュータでの複数電源出力制御を実現することができる。
(1) According to the inventions of
(2) According to the second aspect of the present invention, the duty ratio of the gate signal of the semiconductor switching element is corrected at high speed due to a sudden fluctuation of the output load current, and the control response is improved. As a result, fluctuations in the output voltage can be suppressed.
(3) According to the third aspect of the present invention, it is possible to perform a limit process having cushioning performance on the calculated duty value, and it is possible to prevent a sudden limit process.
(4) According to the invention of
以下、図面を参照しながら本発明の実施の形態を説明するが、本発明は下記の実施形態例に限定されるものではない。 Hereinafter, embodiments of the present invention will be described with reference to the drawings, but the present invention is not limited to the following examples of embodiments.
本発明は、例えば図7のDCDCコンバータに適用されるものであり、図1に、図7の制御装置100が行う、本実施例1による改良型定電圧フィードバック制御の制御ブロックを示す。
The present invention is applied to, for example, the DCDC converter of FIG. 7, and FIG. 1 shows a control block of the improved constant voltage feedback control according to the first embodiment performed by the
図1では、図7のDCDCコンバータの非絶縁型DC24Vの出力回路(K24)に対する制御のみを示すが、図7の絶縁型DC24Vの出力回路(J24)および非絶縁型DC20Vの出力回路(K20)に対しても同様の制御が行われる。 Although FIG. 1 shows only the control for the non-insulated DC24V output circuit (K24) of the DCDC converter of FIG. 7, the isolated DC24V output circuit (J24) and the non-insulated DC20V output circuit (K20) of FIG. 7 are shown. The same control is performed for.
図1において図8と同一部分は同一符号をもって示している。減算器11では、図7のADコンバータ101に取り込まれる非絶縁型DC24Vの出力回路の出力電圧VK24(Vout)と、設定した出力電圧目標値(=24V)との偏差がとられ、その偏差(E(s))に対して、比例項12の比例ゲインKpおよび積分項13の積分ゲインKi/sが各々乗算される。
In FIG. 1, the same parts as those in FIG. 8 are indicated by the same reference numerals. In the
前記2つの乗算出力は加算器14で加算され、その加算出力に所定の係数Aを乗ずることで演算回路15が誤差デューティ値(誤差フィードバック演算結果)ΔDutyを演算する。
The two multiplication outputs are added by the
これら減算器11、比例項12、積分項13、加算器14および演算回路15によって本発明の第1のデューティ値演算部が構成される。
The
本実施例1ではさらに、図7のバッテリ1の入力電圧値VBinをADコンバータ101から入力し、演算回路25において出力電圧目標値R(s)(=VK24=24V)との比(=R(s)/VBin)から、基本となるスイッチング素子(FET)のPWMスイッチングDuty(ベースDuty)(基本デューティ値)を演算する。
In the first embodiment, the input voltage value VBin of the
前記演算回路15から出力される誤差デューティ値ΔDutyと演算回路25から出力されるベースDutyは加算器28において加算され、加算後のデューティ値Duty1が出力される。
The error duty value ΔDuty output from the
前記演算回路25および加算器28によって本発明の第2のデューティ値演算部が構成される。
The second duty value calculation unit of the present invention is configured by the
26は、加算器28から出力される加算後のデューティ値Duty1に対して制限(リミット処理)を施すリミッタ17に、クッション性能を持たせるクッション処理部である。このクッション処理部26は、DCDCコンバータが起動したことを検出した信号が入力され、起動後の設定時間は比例上昇し、前記設定時間経過後に固定値となるリミット係数を出力するものであり、そのクッション処理の動作を、リミット係数の特性を示す図2とともに述べる。
図2において、DCDCコンバータがt=0で起動し、起動後の時間tとともにリミット係数を比例上昇させる。そしてt=T1でリミット係数が所定値Aに到達したら、その後のリミット係数は所定値Aに固定する。所定値Aは、0.5〜1の任意の値に設定する。 In FIG. 2, the DCDC converter is started at t = 0, and the limit coefficient is proportionally increased with the time t after the start. Then, when the limit coefficient reaches the predetermined value A at t = T1, the subsequent limit coefficient is fixed to the predetermined value A. The predetermined value A is set to an arbitrary value of 0.5 to 1.
上記のクッション処理部26で定めたリミット係数と前述の加算後のDuty1をリミッタ17に入力して、リミッタ17で制限をかけることで、リミット処理後のデューティ値Duty2が演算される。そしてリミット処理後のデューティ値Duty2に基づいて、図7のスイッチング素子TR22のゲート信号のデューティ比が決定される。
By inputting the limit coefficient determined by the
例えば、クッション処理部26が出力するリミット係数=0.5(=50%)でDuty1=60%の場合、リミッタ17の処理によってDuty2=50%に制限される。
For example, when the limit coefficient = 0.5 (= 50%) output by the
次に、図7の各スイッチング素子のゲート信号(オンオフ指令信号)の生成方法(ゲート回路104a〜104dのゲート信号生成方法)を説明する。図7の絶縁型DC24Vの出力回路(J24)は、スイッチング素子TR8〜TR11からなる単相フリブリッジ回路を備えている。スイッチング素子TR8〜TR11には、次の表1に示すスイッチングパターンがある。
Next, a method of generating a gate signal (on / off command signal) of each switching element of FIG. 7 (method of generating a gate signal of the
表1のパターン1、2のときに、図7の出力回路J24のトランスTF2への電圧印加がある。よって、図1のリミット処理後のデューティ値Duty2に対して、(T1+T2)/(T1+T2+T3+T4)=Duty2を満足するように、スイッチング素子TR8〜TR11のゲート信号を定める。
In the
また、図7の非絶縁型DC24V又はDC20Vの出力回路(K24又はK20)は、スイッチング素子TR22又はTR27のオン期間のDuty=Duty2となるように、スイッチング素子TR22又はTR27のゲート信号を定める。 Further, the non-isolated DC24V or DC20V output circuit (K24 or K20) of FIG. 7 determines the gate signal of the switching element TR22 or TR27 so that the duty = Duty2 of the ON period of the switching element TR22 or TR27 is set.
上記のように構成された制御装置において、バッテリ入力電圧:VBin、出力電圧目標値:VK24、とすると、基本となるFET(スイッチング素子)のPWMスイッチングDuty(ベースDuty)は以下の式で決定される。 In the control device configured as described above, assuming that the battery input voltage: VBin and the output voltage target value: VK24, the PWM switching duty (base duty) of the basic FET (switching element) is determined by the following equation. To.
ベースDuty=VK24/VBin
例えばバッテリ入力電圧=108V、出力電圧目標値=24Vの場合、DutyはDuty=24V/108V=22.2%となる。さらに、出力電圧目標値とAD変換した出力電圧値との差分をPI制御演算することによって誤差デューティ値=ΔDutyが演算され、加算器28において、ΔDutyがベースDutyに対して加算・減算されて、クッション・リミット処理前のDuty1が出力される。
Base Duty = VK24 / VBin
For example, when the battery input voltage = 108V and the output voltage target value = 24V, the duty is Duty = 24V / 108V = 22.2%. Further, the error duty value = ΔDuty is calculated by performing PI control calculation on the difference between the output voltage target value and the AD-converted output voltage value, and in the
以下に、200μsec毎にこの電圧フィードバック制御を繰り返しているとき(制御周期=200μsecのとき)の、従来方式および本発明の方式の各々の場合での動作を説明する。 The operation in each of the conventional method and the method of the present invention when this voltage feedback control is repeated every 200 μsec (when the control cycle = 200 μsec) will be described below.
[従来方式のDCDCコンバータ定電圧フィードバック制御の場合(図8)]
図7のバッテリ入力電圧値VBinが急変した場合(例として、108Vから60Vに変動したとする)を考える。制御は、200μsec毎しかPWMスイッチングDutyを変化させる事ができないため、バッテリ入力電圧値VBinの急変から所定時間(最長200μsec)は、Duty=24V/108V=22.2%で固定されているために、出力電圧Voutは、VBin×Duty=60V×22.2%=13.32Vに向かって急変してしまう。
[In the case of conventional DCDC converter constant voltage feedback control (Fig. 8)]
Consider the case where the battery input voltage value VBin in FIG. 7 suddenly changes (for example, it fluctuates from 108V to 60V). Since the control can change the PWM switching duty only every 200 μsec, the predetermined time (maximum 200 μsec) from the sudden change of the battery input voltage value VBin is fixed at Duty = 24V / 108V = 22.2%. , The output voltage Vout suddenly changes toward VBin × Duty = 60V × 22.2% = 13.32V.
この変動を防止するために、誤差フィードバック制御があるが、この制御は図8に示すような積分項13(Ki/s)を含むPI制御であるため、出力電圧フィードバック値が変化してから徐々に誤差デューティ値ΔDutyを加算していく。そのため、出力電圧Voutが出力電圧目標値に回復するまでの遅れ時間が大きい。 In order to prevent this fluctuation, there is an error feedback control, but since this control is a PI control including the integration term 13 (Ki / s) as shown in FIG. 8, it gradually changes after the output voltage feedback value changes. The error duty value ΔDuty is added to. Therefore, the delay time until the output voltage Vout recovers to the output voltage target value is large.
この電圧変化を低減させる事ができるのは、出力側の電圧平滑コンデンサ(非絶縁型DC24Vの出力回路K24ではC143)の電荷エネルギーの放電のみのため、電圧平滑コンデンサの静電容量を大きくしない限り、すぐに出力電圧Voutは低下してしまう。 This voltage change can be reduced only by discharging the charge energy of the voltage smoothing capacitor on the output side (C143 in the output circuit K24 of the non-insulated DC24V), so unless the capacitance of the voltage smoothing capacitor is increased. , The output voltage Vout drops immediately.
逆にバッテリ入力電圧VBinが急激に高くなった場合は、同様の動作によって、出力電圧Voutは著しく上昇する事になる。 On the contrary, when the battery input voltage VBin suddenly rises, the output voltage Vout rises remarkably by the same operation.
[本発明の定電圧フィードバック制御の場合(図1)]
前記と同様にバッテリ入力電圧値が変動した場合、制御周期インターバル間(最長200μsec)は、前述のとおり制御によるDutyの修正はできないが、次に制御周期でのバッテリ入力電圧値変動を検出した後は、バッテリ入力電圧値を基にしたDuty値(図1のベースDuty)が以下のように再計算される。
[In the case of constant voltage feedback control of the present invention (FIG. 1)]
When the battery input voltage value fluctuates in the same manner as described above, the duty cannot be corrected by control as described above during the control cycle interval (maximum 200 μsec), but after the battery input voltage value fluctuation in the control cycle is detected next. The duty value (base duty in FIG. 1) based on the battery input voltage value is recalculated as follows.
(108V→60Vへ急変時) 再計算Duty=Duty=VK24/VBin=24V/60V=(22.2%→)40%となる。 (At the time of sudden change from 108V to 60V) Recalculation Duty = Duty = VK24 / VBin = 24V / 60V = (22.2% →) 40%.
そのため、誤差を基にしたフィードバック演算結果ΔDutyのみでDutyを演算する従来方式よりも、著しく応答性が改善される。 Therefore, the responsiveness is remarkably improved as compared with the conventional method in which the duty is calculated only by the feedback calculation result ΔDuty based on the error.
図3に、バッテリ入力電圧がΔ20V変動した条件においての、従来方法および本発明による出力電圧応答の実験結果を示す。図3は図7の非絶縁型DC20Vの出力回路(K20)における電圧波形を示し、従来方法では、バッテリ入力電圧変動時の出力電圧変動がΔ7Vあった。それに対して本発明では、バッテリ入力電圧変動時の出力電圧変動がΔ3Vと抑制されている。 FIG. 3 shows the experimental results of the output voltage response according to the conventional method and the present invention under the condition that the battery input voltage fluctuates by Δ20 V. FIG. 3 shows the voltage waveform in the output circuit (K20) of the non-isolated DC20V of FIG. 7, and in the conventional method, the output voltage fluctuation at the time of the battery input voltage fluctuation was Δ7V. On the other hand, in the present invention, the output voltage fluctuation at the time of the battery input voltage fluctuation is suppressed to Δ3V.
以上のように、本実施例1によれば、次のような効果が得られる。
(1)急激な入力電圧変動が発生しても、制御によって出力電圧変動が抑えられる。
(2)追加使用するバッテリ入力電圧検出値は、既存の制御(DCDCコンバータの出力電圧制御以外の制御)で使用するケースが多い。そのケースでは追加するハードウェアは不要である(従来方式に対する変更は、ソフトウェアのみでよい)。つまり、本発明によるDCDCコンバータやバッテリフォークリフト等の搭載機器のサイズやコストのアップは伴わない。
(3)高速処理ができない安価なマイクロコンピュータでの複数電源出力制御が実現可能となる。
As described above, according to the first embodiment, the following effects can be obtained.
(1) Even if a sudden input voltage fluctuation occurs, the output voltage fluctuation can be suppressed by control.
(2) In many cases, the battery input voltage detection value to be additionally used is used in the existing control (control other than the output voltage control of the DCDC converter). In that case, no additional hardware is required (only software can be changed from the conventional method). That is, the size and cost of the on-board equipment such as the DCDC converter and the battery forklift according to the present invention are not increased.
(3) Multiple power output control can be realized with an inexpensive microcomputer that cannot perform high-speed processing.
尚、本実施例1は、図7のような3出力回路構成に限らず、図7以外の複数の出力回路構成にも適用でき、また1出力構成のDCDCコンバータにも適用できる。 Note that the first embodiment can be applied not only to the three-output circuit configuration as shown in FIG. 7, but also to a plurality of output circuit configurations other than those shown in FIG. 7, and can also be applied to a DCDC converter having a one-output configuration.
実施例1では、DCDCコンバータの制御装置を、バッテリ入力電圧の急変動時に出力電圧を安定化させる構成としたが、本実施例2では、さらに、負荷電流の急変動時にも出力電圧を安定化させるように構成した。 In the first embodiment, the control device of the DCDC converter is configured to stabilize the output voltage when the battery input voltage suddenly fluctuates, but in the second embodiment, the output voltage is further stabilized even when the load current suddenly fluctuates. It was configured to let.
本実施例2は、例えば図7のDCDCコンバータに適用されるものであり、図4に、図7の制御装置100が行う、本実施例2による改良型定電圧フィードバック制御の制御ブロックを示す。
The second embodiment is applied to, for example, the DCDC converter of FIG. 7, and FIG. 4 shows a control block of the improved constant voltage feedback control according to the second embodiment performed by the
図4では、図7のDCDCコンバータの非絶縁型DC24Vの出力回路(K24)に対する制御のみを示すが、図7の絶縁型DC24Vの出力回路(J24)および非絶縁型DC20Vの出力回路(K20)に対しても同様の制御が行われる。 FIG. 4 shows only the control for the non-insulated DC24V output circuit (K24) of the DCDC converter of FIG. 7, but the isolated DC24V output circuit (J24) and the non-insulated DC20V output circuit (K20) of FIG. 7 are shown. The same control is performed for.
図4において図1と同一部分は同一符号をもって示している。図4(a)は制御ブロックの全体構成を示し、図4(b)は、本発明のパラメータ値変更部を構成する図4(a)のデューティ値変更部30およびゲイン変更部40が行う処理のフローチャートを示している。
In FIG. 4, the same parts as those in FIG. 1 are indicated by the same reference numerals. FIG. 4A shows the overall configuration of the control block, and FIG. 4B shows processing performed by the duty
尚、図4では、比例項12の通常の比例ゲインをKp0とし、積分項13の通常の積分ゲインをKi0としている。
In FIG. 4, the normal proportional gain of the
図4の制御ブロックでは、AD変換した出力電圧値Vout(この例では図7の非絶縁型DC24Vの出力電圧VK24)を制御周期毎に図7の制御装置100のマイクロコンピュータに入力し、設定した出力電圧目標値R(s)(=24V)と出力電圧値の誤差E(s)に基づいて、強制的に半導体スイッチング素子(FET)のスイッチング動作を停止させるか、もしくは逆にPI制御演算結果(誤差デューティ値ΔDuty)を大きくするために、比例ゲインKp、積分ゲインKiを大きなものに入れ替えて演算する等の処理を行う。
In the control block of FIG. 4, the AD-converted output voltage value Vout (in this example, the output voltage VK24 of the non-insulated DC24V of FIG. 7) is input to the microcomputer of the
前記強制的な半導体スイッチング素子のスイッチング動作の停止処理は、リミッタ17の出力側に設けたデューティ値変更部30が行い、比例ゲインKp、積分ゲインKiの入れ替え演算の処理はゲイン変更部40が行うものであり、例えば図7の制御装置100のマイクロコンピュータにより、図4(b)のステップS1〜S6のフローチャートに沿って実行される。その他の部分は図1と同様に動作する。
The duty
まずステップS1において、クッション処理部26の起動時クッション時間が完了したか否かを判定し、完了した場合にステップS2〜S6の処理を行う。すなわち、クッション処理部26では起動後の設定時間(図2のt=0〜T1の間)比例上昇するリミット係数を出力しており、この起動時クッション時間が完了してリミット係数が一定となったときのみステップS2〜S6の処理を行うものである。
First, in step S1, it is determined whether or not the start-up cushion time of the
ステップS2では、出力電圧値Voutが出力電圧目標値R(s)の90%(第1の設定電圧)未満となったか否かを判定し、90%未満となった場合、ゲイン変更部40はステップS3において比例ゲイン、積分ゲインを通常の数値Kp0,Ki0から、より大きなゲインKp1,Ki1に入れ替える。これによって、誤差デューティ値ΔDutyおよびリミット処理後のデューティ値Duty2を、より早く大きくし、出力電圧の過渡的な低下を最小限に抑えることができる。
In step S2, it is determined whether or not the output voltage value Vout is less than 90% (first set voltage) of the output voltage target value R (s), and if it is less than 90%, the
ステップS2において、出力電圧Voutが出力電圧目標値R(s)の90%未満になっていないと判定された場合、ゲイン変更部40はステップS4において比例ゲイン、積分ゲインを通常の数値Kp0,Ki0とする。
If it is determined in step S2 that the output voltage Vout is not less than 90% of the output voltage target value R (s), the
前記ステップS2〜S4における比例ゲインKp、積分ゲインKiの入れ替え(変更)の様子は図5(b)のとおりである。 The state of replacement (change) of the proportional gain Kp and the integrated gain Ki in steps S2 to S4 is as shown in FIG. 5 (b).
その後ステップS5では、出力電圧値Voutが出力電圧目標値R(s)の120%(第2の設定電圧)以上となったか否かを判定し、120%以上となった場合、デューティ値変更部30はステップS6においてリミット処理後のデューティ値Duty2を強制的に0%とする。これによって、図7の非絶縁型DC24V側の回路のスイッチング素子TR22のゲート信号がオフ指令となり、強制的に一次側(バッテリ1側)からのエネルギー供給が停止される。
After that, in step S5, it is determined whether or not the output voltage value Vout is 120% (second set voltage) or more of the output voltage target value R (s), and if it is 120% or more, the duty value changing unit. In step S6, the
ステップS5において、出力電圧値Voutが出力電圧目標値R(s)の120%以上になっていないと判定された場合は、ステップS6のDuty2=0%の強制操作は解除され、通常のPI制御演算によるDuty2に戻る。 If it is determined in step S5 that the output voltage value Vout is not 120% or more of the output voltage target value R (s), the forced operation of Duty2 = 0% in step S6 is canceled and normal PI control is performed. Return to Duty2 by calculation.
前記ステップS5、S6におけるDuty2の値の遷移の様子は図5(a)のとおりである。 The transition of the value of Duty2 in steps S5 and S6 is as shown in FIG. 5A.
前記ステップS1、S5の判定結果がNoの場合と、ステップS3、S6の処理後は、各々ステップS1の処理に戻る。 When the determination result of steps S1 and S5 is No, and after the processing of steps S3 and S6, the process returns to the processing of step S1, respectively.
尚、前記ステップS2の判定に用いる第1の設定電圧は、出力電圧目標値R(s)の90%に限らず、出力電圧目標値R(s)の100%未満の値であればよい。またステップS5の判定に用いる第2の設定電圧は、出力電圧目標値R(s)の120%に限らず、出力電圧目標値R(s)の100%を超える値であればよい。 The first set voltage used for the determination in step S2 is not limited to 90% of the output voltage target value R (s), and may be a value less than 100% of the output voltage target value R (s). The second set voltage used for the determination in step S5 is not limited to 120% of the output voltage target value R (s), and may be a value exceeding 100% of the output voltage target value R (s).
次に200μsec毎に電圧フィードバック制御を繰り返しているとき(制御周期=200μsecのとき)の、従来方式および本発明の方式の各々の場合での動作を説明する。 Next, the operation in each of the conventional method and the method of the present invention when the voltage feedback control is repeated every 200 μsec (when the control cycle = 200 μsec) will be described.
[従来方式のDCDCコンバータ定電圧フィードバック制御の場合(図8)]
突然図7のDCDCコンバータの負荷電流が大きくなった場合、スイッチング素子(FET)のPWMDutyは所定時間(最長200μsec)では一定のため、過渡的なエネルギーは、出力側に接続している電解コンデンサC143の電荷の放電によって電圧を維持しようと動作する。そして放電された電荷は、一次側(バッテリ1)からスイッチング素子(TR22)のスイッチングによってエネルギーを補給する必要がある。
[In the case of conventional DCDC converter constant voltage feedback control (Fig. 8)]
When the load current of the DCDC converter shown in FIG. 7 suddenly increases, the PWM Duty of the switching element (FET) is constant for a predetermined time (maximum 200 μsec), so that the transient energy is the electrolytic capacitor C143 connected to the output side. It operates to maintain the voltage by discharging the electric charge of. Then, the discharged charge needs to be replenished with energy by switching the switching element (TR22) from the primary side (battery 1).
大きな負荷電流(エネルギー)が流れ出した場合(例として0%から100負荷に変動したとする)は、制御は、200μsec毎しかPWMスイッチングDutyを変化させる事ができないため、負荷電流が急変(上昇)した場合は、最長200μsec期間Dutyが固定されているため、出力電圧は急激に低下してしまう。 When a large load current (energy) flows out (for example, it fluctuates from 0% to 100 load), the control can change the PWM switching duty only every 200 μsec, so the load current suddenly changes (rises). In this case, since the duty is fixed for a maximum period of 200 μsec, the output voltage drops sharply.
この変動を抑制するために、誤差フィードバック制御があるが、この制御は図8に示すような積分項13(Ki/s)を含むPI制御であるため、出力電圧フィードバック値が変化してから徐々に誤差デューティ値ΔDutyを加算していく。そのため、出力電圧が元の定電圧値に回復するまでの遅れ時間が大きい。 There is an error feedback control to suppress this fluctuation, but since this control is a PI control including the integration term 13 (Ki / s) as shown in FIG. 8, it gradually changes after the output voltage feedback value changes. The error duty value ΔDuty is added to. Therefore, the delay time until the output voltage recovers to the original constant voltage value is large.
この電圧変化を低減させる事ができるのは、出力側の電圧平滑コンデンサ(非絶縁型DC24Vの出力回路K24ではC143)の電荷エネルギーの放電のみのため、出力側の電圧平滑コンデンサの静電容量を大きくしない限り、すぐに出力電圧は低下してしまう。 Since this voltage change can be reduced only by discharging the charge energy of the voltage smoothing capacitor on the output side (C143 in the output circuit K24 of the non-insulated DC24V), the capacitance of the voltage smoothing capacitor on the output side can be reduced. Unless it is increased, the output voltage will drop immediately.
逆に負荷電流が急激に減少した場合は、同様の動作によって、出力電圧は著しく上昇する事になる。 On the contrary, when the load current decreases sharply, the output voltage rises remarkably by the same operation.
[本発明の定電圧フィードバック制御の場合(図1)]
前記と同様に負荷電流が急に大きくなった場合、制御周期インターバル間(最長200μsec)は、前述のとおり制御によるΔDutyの修正はできないが、出力電圧値Voutが目標値の90%未満の値になったときには、ステップS3のように比例ゲイン・積分ゲインを通常の数値Kp0,Ki0から、より大きなゲインKp1,Ki1に入れ替えることで、図4の誤差デューティ値ΔDutyおよびリミット処理後のデューティ値Duty2をより早く大きくし、出力電圧の過渡的な低下を最小限に抑える。
[In the case of constant voltage feedback control of the present invention (FIG. 1)]
When the load current suddenly increases as described above, the ΔDuty cannot be corrected by control as described above during the control cycle interval (maximum 200 μsec), but the output voltage value Vout becomes less than 90% of the target value. When this happens, the error duty value ΔDuty in FIG. 4 and the duty value Duty2 after the limit processing are changed by replacing the normal values Kp0 and Ki0 with the larger gains Kp1 and Ki1 as in step S3. Increase faster to minimize output voltage transients.
逆に負荷電流が急激に減少した場合では図4のΔDutyおよびDuty2を低下させることができないため、スイッチング素子(FET)のスイッチングDutyに応じたエネルギーが一次側のバッテリ1から供給継続され、二次側出力側に接続されている電解コンデンサ(図7のC143)の電荷として充電されVoutが上昇する。
On the contrary, when the load current suddenly decreases, the ΔDuty and Duty2 in FIG. 4 cannot be reduced, so that the energy corresponding to the switching duty of the switching element (FET) is continuously supplied from the
制御周期毎に出力電圧値Voutをサンプリングしていて、負荷電流の減少により、出力電圧値Voutが出力電圧目標値の120%以上の値になったときには、ステップS6のように、リミット処理後のDuty2を0%として強制的に一次側からのエネルギー供給を停止させる。 When the output voltage value Vout is sampled for each control cycle and the output voltage value Vout becomes 120% or more of the output voltage target value due to the decrease in the load current, as in step S6, after the limit processing. The energy supply from the primary side is forcibly stopped by setting Duty2 to 0%.
また、出力電圧値Voutが、出力電圧目標値からある一定の範囲内に収まれば、Duty2=0%の強制操作を解除して、通常のPI制御演算によるDuty2に戻る。 Further, when the output voltage value Vout falls within a certain range from the output voltage target value, the forced operation of Duty2 = 0% is canceled and the process returns to Duty2 by the normal PI control calculation.
図6に、負荷電流が14A低下した条件においての、従来方法および本発明による出力電圧応答の実験結果を示す。図6は図7の絶縁型DC24Vの出力回路(J24)における電圧波形を表す。図6下段は図6上段の時間軸の拡大波形である。 FIG. 6 shows the experimental results of the output voltage response according to the conventional method and the present invention under the condition that the load current is reduced by 14 A. FIG. 6 shows a voltage waveform in the output circuit (J24) of the insulated DC24V of FIG. The lower part of FIG. 6 is an enlarged waveform of the time axis in the upper part of FIG.
図6下段の場合、従来方法では負荷電流急変動時の出力電圧変動がΔ9.3Vであるのに対し、本発明では負荷電流急変動時の出力電圧変動がΔ5Vに抑制されている。 In the case of the lower part of FIG. 6, in the conventional method, the output voltage fluctuation at the time of sudden load current fluctuation is Δ9.3V, whereas in the present invention, the output voltage fluctuation at the time of sudden load current fluctuation is suppressed to Δ5V.
以上のように、本実施例2によれば、次のような効果が得られる。
(1)急激な負荷電流変動が発生しても、制御によって出力電圧変動が抑えられる。
(2)追加使用するバッテリ電圧検出値は、既存の制御(DCDCコンバータの出力電圧制御以外の制御)で使用するケースが多い。そのケースでは追加するハードウェアは不要である(従来方式に対する変更は、ソフトウェアのみでよい)。つまり、本発明によるDCDCコンバータやバッテリフォークリフト等の搭載機器のサイズやコストのアップは伴わない。
(3)高速処理ができない安価なマイクロコンピュータでの複数電源出力制御が実現可能となる。
As described above, according to the second embodiment, the following effects can be obtained.
(1) Even if a sudden load current fluctuation occurs, the output voltage fluctuation can be suppressed by control.
(2) In many cases, the battery voltage detection value to be additionally used is used in the existing control (control other than the output voltage control of the DCDC converter). In that case, no additional hardware is required (only software can be changed from the conventional method). That is, the size and cost of the on-board equipment such as the DCDC converter and the battery forklift according to the present invention are not increased.
(3) Multiple power output control can be realized with an inexpensive microcomputer that cannot perform high-speed processing.
尚、本実施例2は、図7のような3出力回路構成に限らず、図7以外の複数の出力回路構成にも適用でき、また1出力構成のDCDCコンバータにも適用できる。 Note that the second embodiment can be applied not only to the three-output circuit configuration as shown in FIG. 7, but also to a plurality of output circuit configurations other than those shown in FIG. 7, and can also be applied to a DCDC converter having a one-output configuration.
1…バッテリ
11…減算器
12…PI制御の比例項
13…PI制御の積分項
14,28…加算器
15,25…演算回路
17…リミッタ
26…クッション処理部
30…デューティ値変更部
40…ゲイン変更部
100…制御装置
101…ADコンバータ
102…CPU
103a〜103c…PWM出力部
104a〜104d…ゲート回路
TR8〜TR11,TR22,TR27…スイッチング素子
TF2…トランス
C93,C111,C143,C157…電解コンデンサ
L4,L5,L6…リアクトル
Z1〜Z3…負荷
1 ...
103a-103c ...
Claims (5)
前記DCDCコンバータの出力電圧をフィードバックした値とDCDCコンバータの出力電圧目標値との偏差をとり、該偏差に対して比例ゲインおよび積分ゲインを乗じてPI制御演算を行い、該PI制御演算の出力値に基づいて誤差デューティ値を演算する第1のデューティ値演算部と、
前記DCDCコンバータの入力電源電圧と前記出力電圧目標値の比から演算した基本デューティ値を前記誤差デューティ値に加算して、前記半導体スイッチング素子のオンオフ期間の比率を定めるデューティ値を演算する第2のデューティ値演算部と、を備え、
前記第2のデューティ値演算部により演算されたデューティ値に基づいて前記半導体スイッチング素子のゲート信号のデューティ比を決定することを特徴とするDCDCコンバータの制御装置。 In a DCDC converter that converts the voltage of an input power supply into a desired output voltage by turning on and off a semiconductor switching element.
The deviation between the value fed back the output voltage of the DCDC converter and the output voltage target value of the DCDC converter is taken, and the PI control calculation is performed by multiplying the deviation by the proportional gain and the integrated gain, and the output value of the PI control calculation is performed. The first duty value calculation unit that calculates the error duty value based on
A second duty value that determines the ratio of the on / off period of the semiconductor switching element is calculated by adding the basic duty value calculated from the ratio of the input power supply voltage of the DCDC converter and the output voltage target value to the error duty value. With a duty value calculation unit
A control device for a DCDC converter, characterized in that a duty ratio of a gate signal of the semiconductor switching element is determined based on a duty value calculated by the second duty value calculation unit.
前記DCDCコンバータの出力電圧をフィードバックした値とDCDCコンバータの出力電圧目標値との偏差をとり、該偏差に対して比例ゲインおよび積分ゲインを乗じてPI制御演算を行い、該PI制御演算の出力値に基づいて誤差デューティ値を演算する第1のデューティ値演算ステップと、
前記DCDCコンバータの入力電源電圧と前記出力電圧目標値の比から演算した基本デューティ値を前記誤差デューティ値に加算して、前記半導体スイッチング素子のオンオフ期間の比率を定めるデューティ値を演算する第2のデューティ値演算ステップと、
前記第2のデューティ値演算ステップにより演算されたデューティ値に基づいて前記半導体スイッチング素子のゲート信号のデューティ比を決定するステップと、を備えたことを特徴とするDCDCコンバータの制御方法。 A DCDC converter control method that converts the voltage of an input power supply into a desired output voltage by turning on and off a semiconductor switching element.
The deviation between the value fed back the output voltage of the DCDC converter and the output voltage target value of the DCDC converter is taken, and the PI control calculation is performed by multiplying the deviation by the proportional gain and the integrated gain, and the output value of the PI control calculation is performed. The first duty value calculation step for calculating the error duty value based on
A second duty value that determines the ratio of the on / off period of the semiconductor switching element is calculated by adding the basic duty value calculated from the ratio of the input power supply voltage of the DCDC converter and the output voltage target value to the error duty value. Duty value calculation step and
A control method for a DCDC converter, comprising: a step of determining a duty ratio of a gate signal of the semiconductor switching element based on a duty value calculated by the second duty value calculation step.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019109975A JP7120164B2 (en) | 2019-06-13 | 2019-06-13 | Control device and control method for DCDC converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019109975A JP7120164B2 (en) | 2019-06-13 | 2019-06-13 | Control device and control method for DCDC converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020202707A true JP2020202707A (en) | 2020-12-17 |
JP7120164B2 JP7120164B2 (en) | 2022-08-17 |
Family
ID=73742891
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019109975A Active JP7120164B2 (en) | 2019-06-13 | 2019-06-13 | Control device and control method for DCDC converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7120164B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022175565A (en) * | 2021-05-14 | 2022-11-25 | 三菱電機株式会社 | Control device of power conversion circuit |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007091121A (en) * | 2005-09-29 | 2007-04-12 | Jtekt Corp | Motor control device and electric power steering device using it |
JP2008022607A (en) * | 2006-07-11 | 2008-01-31 | Sanken Electric Co Ltd | Resonance switching power unit |
JP2008104320A (en) * | 2006-10-20 | 2008-05-01 | Toyota Motor Corp | Converter controller |
JP2011200078A (en) * | 2010-03-23 | 2011-10-06 | Toyota Industries Corp | Dc/dc converter |
JP2014195361A (en) * | 2013-03-28 | 2014-10-09 | Toyota Motor Corp | Control system for step-up/step-down converter |
JP2015171312A (en) * | 2014-03-11 | 2015-09-28 | 株式会社デンソー | Voltage converter |
JP2015201937A (en) * | 2014-04-07 | 2015-11-12 | 株式会社デンソー | voltage conversion device |
JP2017195750A (en) * | 2016-04-22 | 2017-10-26 | ローム株式会社 | Dc/dc converter and method of controlling the same, power supply adapter, and electronic equipment |
-
2019
- 2019-06-13 JP JP2019109975A patent/JP7120164B2/en active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007091121A (en) * | 2005-09-29 | 2007-04-12 | Jtekt Corp | Motor control device and electric power steering device using it |
JP2008022607A (en) * | 2006-07-11 | 2008-01-31 | Sanken Electric Co Ltd | Resonance switching power unit |
JP2008104320A (en) * | 2006-10-20 | 2008-05-01 | Toyota Motor Corp | Converter controller |
JP2011200078A (en) * | 2010-03-23 | 2011-10-06 | Toyota Industries Corp | Dc/dc converter |
JP2014195361A (en) * | 2013-03-28 | 2014-10-09 | Toyota Motor Corp | Control system for step-up/step-down converter |
JP2015171312A (en) * | 2014-03-11 | 2015-09-28 | 株式会社デンソー | Voltage converter |
JP2015201937A (en) * | 2014-04-07 | 2015-11-12 | 株式会社デンソー | voltage conversion device |
JP2017195750A (en) * | 2016-04-22 | 2017-10-26 | ローム株式会社 | Dc/dc converter and method of controlling the same, power supply adapter, and electronic equipment |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022175565A (en) * | 2021-05-14 | 2022-11-25 | 三菱電機株式会社 | Control device of power conversion circuit |
JP7270672B2 (en) | 2021-05-14 | 2023-05-10 | 三菱電機株式会社 | Controller for power conversion circuit |
Also Published As
Publication number | Publication date |
---|---|
JP7120164B2 (en) | 2022-08-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Komurcugil et al. | Indirect sliding mode control for DC–DC SEPIC converters | |
CN100514813C (en) | DC-DC converter and dc-dc converter control method | |
KR20130036065A (en) | Buck switch-mode power converter large signal transient response optimizer | |
TWI634728B (en) | Control circuit operating in pulse skip mode (psm) and voltage converter having the same | |
US11121630B2 (en) | In-vehicle DC-DC converter | |
JP2017123745A (en) | Power supply circuit, abnormality detection program for power supply circuit and abnormality detection method for power supply circuit | |
JP2020202707A (en) | Control device and control method of dc/dc converter | |
JP2010011567A (en) | Power supply device and control method of power supply device | |
JP4896044B2 (en) | Power converter | |
EP1469582A1 (en) | Booster circuit and method for controlling the same | |
KR100831783B1 (en) | Discharge processing machine power supply apparatus and power supply control method | |
JP6204237B2 (en) | Power converter | |
Sabzi et al. | Design and analysis of Lyapunov function based controller for DC-DC boost converter | |
JP2015018364A (en) | Power supply device and semiconductor device | |
JP2016073099A (en) | Power conversion system | |
JP2005184964A (en) | Power unit and its control method | |
JP6316392B2 (en) | DC / DC converter | |
US20220329066A1 (en) | Control device for a dc-dc converter, dc-dc converter, and method for controlling a dc-dc converter | |
JP2010022136A (en) | Controller and controlling method of dc/dc converter | |
Ahmadzadeh et al. | Back-stepping sliding mode control of a Z-source DC-DC converter | |
JP2021141737A (en) | Switching power supply device | |
US6917123B2 (en) | Synchronized power-up for multiple voltage system | |
JP2019165529A (en) | Power conversion control device | |
Kajiwara et al. | Wide input and load integral gain changeable digital control dc-dc converter | |
JP2020005396A (en) | Control method of step-up converter, and control device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210805 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220517 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220518 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220616 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220705 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220718 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7120164 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |