JP2020202438A - High-side switch - Google Patents

High-side switch Download PDF

Info

Publication number
JP2020202438A
JP2020202438A JP2019106418A JP2019106418A JP2020202438A JP 2020202438 A JP2020202438 A JP 2020202438A JP 2019106418 A JP2019106418 A JP 2019106418A JP 2019106418 A JP2019106418 A JP 2019106418A JP 2020202438 A JP2020202438 A JP 2020202438A
Authority
JP
Japan
Prior art keywords
power supply
voltage
transistor
terminal
channel transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019106418A
Other languages
Japanese (ja)
Other versions
JP7319834B2 (en
Inventor
直樹 ▲高▼橋
直樹 ▲高▼橋
Naoki Takahashi
俊太郎 高橋
Shuntaro Takahashi
俊太郎 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2019106418A priority Critical patent/JP7319834B2/en
Priority to CN202010498668.9A priority patent/CN112054792B/en
Publication of JP2020202438A publication Critical patent/JP2020202438A/en
Application granted granted Critical
Publication of JP7319834B2 publication Critical patent/JP7319834B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage

Landscapes

  • Electronic Switches (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

To provide a high-side switch capable of preventing breakdown when a reverse bias voltage is applied between a power terminal and a ground terminal.SOLUTION: A high-side switch includes: a power terminal to which a power supply voltage is applied; an output terminal to which a load is externally connected; a ground terminal to which a ground voltage is applied; and an output transistor provided between the power terminal and the output terminal and including a body diode. The high-side switch further provided includes: a charging unit configured to charge a control end of the output transistor when the power supply voltage is lower than the ground voltage; and an interrupting unit configured to interrupt a current path from the ground terminal to the power terminal when the power supply voltage is lower than the ground voltage.SELECTED DRAWING: Figure 1

Description

本発明は、ハイサイドスイッチに関する。 The present invention relates to a high side switch.

半導体集積回路装置で構成されるハイサイドスイッチは、例えば特許文献１に開示されている。半導体集積回路装置で構成されるハイサイドスイッチは、装置外部との電気的な接続を確立する手段として、少なくとも入力端子、電源端子、出力端子、及びグランド端子を備える。 A high-side switch composed of a semiconductor integrated circuit device is disclosed in, for example, Patent Document 1. A high-side switch composed of a semiconductor integrated circuit device includes at least an input terminal, a power supply terminal, an output terminal, and a ground terminal as means for establishing an electrical connection with the outside of the device.

入力端子には、ハイサイドスイッチのオンオフを制御する制御信号が入力される。電源端子には、電源電圧が印加される。出力端子には、負荷が外付け接続される。グランド端子には、グランド電圧が印加される。 A control signal for controlling the on / off of the high side switch is input to the input terminal. A power supply voltage is applied to the power supply terminal. A load is externally connected to the output terminal. A ground voltage is applied to the ground terminal.

半導体集積回路装置で構成されるハイサイドスイッチは、電源端子と出力端子との間に設けられる出力トランジスタを備える。 A high-side switch composed of a semiconductor integrated circuit device includes an output transistor provided between a power supply terminal and an output terminal.

特開２０００−３０７３９７号公報JP-A-2000-307397

上述したハイサイドスイッチでは、誤って電源端子とグランド端子との間に逆バイアスの電圧が印加されるおそれがある。 In the high-side switch described above, a reverse bias voltage may be accidentally applied between the power supply terminal and the ground terminal.

電源端子とグランド端子との間に逆バイアスの電圧が印加された場合、対策が何ら講じられていなければ、ハイサイドスイッチ内の寄生ダイオードを通じてグランド端子から電源端子に電流が流れてハイサイドスイッチが破壊する。 When a reverse bias voltage is applied between the power supply terminal and the ground terminal, if no countermeasures are taken, current will flow from the ground terminal to the power supply terminal through the parasitic diode in the high side switch, causing the high side switch to operate. Destroy.

また、電源端子とグランド端子との間に逆バイアスの電圧が印加された場合、対策が何ら講じられていなければ、出力トランジスタのボディダイオードにも、負荷を通じて電流が流れて出力トランジスタが発熱し破壊に至るおそれがある。 Also, when a reverse bias voltage is applied between the power supply terminal and the ground terminal, if no countermeasures are taken, current will flow through the load to the body diode of the output transistor, causing the output transistor to generate heat and destroy it. May lead to.

本発明は、上記の状況に鑑み、電源端子とグランド端子との間に逆バイアスの電圧が印加された場合の破壊を防止できるハイサイドスイッチを提供することを目的とする。 In view of the above situation, an object of the present invention is to provide a high-side switch capable of preventing destruction when a reverse bias voltage is applied between the power supply terminal and the ground terminal.

本明細書中に開示されているハイサイドスイッチは、電源電圧が印加される電源端子と、負荷が外付け接続される出力端子と、グランド電圧が印加されるグランド端子と、前記電源端子と前記出力端子との間に設けられ、ボディダイオードを有する出力トランジスタと、前記電源電圧が前記グランド電圧より低い場合に前記出力トランジスタの制御端を充電する充電部と、前記電源電圧が前記グランド電圧より低い場合に前記グランド端子から前記電源端子に至る電流経路を遮断する遮断部と、を備える構成（第１の構成）である。 The high-side switch disclosed in the present specification includes a power supply terminal to which a power supply voltage is applied, an output terminal to which a load is externally connected, a ground terminal to which a ground voltage is applied, the power supply terminal, and the above. An output transistor provided between the output terminal and having a body diode, a charging unit for charging the control end of the output transistor when the power supply voltage is lower than the ground voltage, and the power supply voltage lower than the ground voltage. In this case, the configuration includes a blocking unit that cuts off the current path from the ground terminal to the power supply terminal (first configuration).

また、上記第１の構成のハイサイドスイッチにおいて、前記充電部は、前記グランド端子と前記制御端との間に設けられる抵抗である構成（第２の構成）であってもよい。 Further, in the high side switch having the first configuration, the charging unit may have a configuration (second configuration) in which a resistor is provided between the ground terminal and the control end.

また、上記第１又は第２の構成のハイサイドスイッチにおいて、前記遮断部は、第１のエンハンスメント型Ｎチャネルトランジスタと、第２のエンハンスメント型Ｎチャネルトランジスタと、第１のデプレッション型Ｎチャネルトランジスタと、を備え、前記第１のエンハンスメント型Ｎチャネルトランジスタのゲートが前記電源端子に接続され、前記第１のエンハンスメント型Ｎチャネルトランジスタのドレインが前記グランド端子に接続され、前記第１のエンハンスメント型Ｎチャネルトランジスタのソースが前記第１のデプレッション型Ｎチャネルトランジスタのドレインに接続され、前記第１のエンハンスメント型Ｎチャネルトランジスタのバックゲートが前記第２のエンハンスメント型Ｎチャネルトランジスタのドレイン及びバックゲートと前記第１のデプレッション型Ｎチャネルトランジスタのゲート、ソース、及びバックゲートとに接続され、前記第２のエンハンスメント型Ｎチャネルトランジスタのゲートが前記電源端子に接続され、前記第２のエンハンスメント型Ｎチャネルトランジスタのソースが前記グランド端子に接続される構成（第３の構成）であってもよい。 Further, in the high-side switch having the first or second configuration, the blocking unit includes a first enhancement type N channel transistor, a second enhancement type N channel transistor, and a first depletion type N channel transistor. The gate of the first enhancement type N channel transistor is connected to the power supply terminal, the drain of the first enhancement type N channel transistor is connected to the ground terminal, and the first enhancement type N channel is connected. The source of the transistor is connected to the drain of the first depletion type N channel transistor, and the back gate of the first enhancement type N channel transistor is the drain and back gate of the second enhancement type N channel transistor and the first The gate of the second enhancement type N channel transistor is connected to the power supply terminal, and the source of the second enhancement type N channel transistor is connected to the gate, source, and back gate of the depletion type N channel transistor. It may be a configuration (third configuration) connected to the ground terminal.

また、上記第１〜第３いずれかの構成のハイサイドスイッチにおいて、前記出力トランジスタを制御する制御部と、前記電源電圧が前記グランド電圧より低い場合に前記充電部から前記制御部に電流が流入することを阻止する阻止部と、を備える構成（第４の構成）であってもよい。 Further, in the high-side switch having any of the first to third configurations, a current flows from the control unit that controls the output transistor and the charging unit to the control unit when the power supply voltage is lower than the ground voltage. It may be a configuration (fourth configuration) including a blocking portion for preventing the operation.

また、上記第４の構成のハイサイドスイッチにおいて、前記阻止部は、第２のデプレッション型Ｎチャネルトランジスタであり、前記第２のデプレッション型Ｎチャネルトランジスタのバックゲートと前記出力端子とが接続され、前記電源電圧が前記グランド電圧より低い場合に前記第２のデプレッション型Ｎチャネルトランジスタはオフになる構成（第５の構成）であってもよい。 Further, in the high side switch having the fourth configuration, the blocking portion is a second depletion type N channel transistor, and the back gate of the second depletion type N channel transistor and the output terminal are connected to each other. The second depletion type N-channel transistor may be turned off when the power supply voltage is lower than the ground voltage (fifth configuration).

また、上記第１〜第５いずれかの構成のハイサイドスイッチにおいて、前記電源電圧が前記グランド電圧より低い場合に前記制御端に印加される電圧の上限を規定する制限部を備える構成（第６の構成）であってもよい。 Further, the high-side switch having any of the first to fifth configurations includes a limiting unit that defines an upper limit of the voltage applied to the control terminal when the power supply voltage is lower than the ground voltage (sixth). The configuration of) may be used.

また、上記第６の構成のハイサイドスイッチにおいて、前記制限部は、エンハンスメント型Ｐチャネルトランジスタと、ツェナーダイオードと、を備え、前記エンハンスメント型Ｐチャネルトランジスタのゲート、ソース、及びバックゲートが前記電源端子に接続され、前記エンハンスメント型Ｐチャネルトランジスタのドレインに前記ツェナーダイオードのアノードが接続され、前記ツェナーダイオードのカソードが前記出力トランジスタの制御端に接続される構成（第７の構成）であってもよい。 Further, in the high side switch having the sixth configuration, the limiting portion includes an enhancement type P channel transistor and a Zener diode, and the gate, source, and back gate of the enhancement type P channel transistor are the power supply terminals. The Zener diode's anode is connected to the drain of the enhancement type P-channel transistor, and the Zener diode's cathode is connected to the control end of the output transistor (seventh configuration). ..

本明細書中に開示されている電子機器は、上記第１〜第７いずれかの構成のハイサイドスイッチを備える構成（第８の構成）である。 The electronic device disclosed in the present specification has a configuration (eighth configuration) including a high-side switch having any of the above-mentioned first to seventh configurations.

本明細書中に開示されている車両は、バッテリと、前記バッテリから放電電圧の供給を受けて動作する上記第８の構成の電子機器と、を備える構成（第９の構成）である。 The vehicle disclosed in the present specification has a configuration (nineth configuration) including a battery and an electronic device having the eighth configuration that operates by receiving a discharge voltage from the battery.

本明細書中に開示されているハイサイドスイッチによれば、電源端子とグランド端子との間に逆バイアスの電圧が印加された場合の破壊を防止できる。 According to the high side switch disclosed in the present specification, it is possible to prevent destruction when a reverse bias voltage is applied between the power supply terminal and the ground terminal.

ハイサイドスイッチの一構成例を示す図The figure which shows one configuration example of a high side switch クランプ回路の一構成例を示す図The figure which shows one configuration example of a clamp circuit ハイサイドスイッチに直流電源が正常に接続された場合を示す図The figure which shows the case where the DC power supply is connected to the high side switch normally. ハイサイドスイッチに直流電源が逆接続された場合を示す図The figure which shows the case where the DC power supply is reversely connected to the high side switch. 電源逆接続保護回路の一構成例を示す図The figure which shows one configuration example of the power supply reverse connection protection circuit 車両の外観図External view of the vehicle

＜ハイサイドスイッチの構成例＞
図１に示すハイサイドスイッチ１００は、半導体集積回路装置であり、装置外部との電気的な接続を確立する手段として、複数の外部ピン（入力端子ＩＮ、電源端子ＶＢＢ、出力端子ＯＵＴ、グランド端子ＧＮＤ）を備える。入力端子ＩＮは、ＣＭＯＳロジックＩＣなどから制御信号の外部入力を受け付けるための外部ピンである。電源端子ＶＢＢは、バッテリ等の直流電源から電源電圧Ｖｂｂ（例えば４．５Ｖ〜１８Ｖ）の供給を受け付けるための外部ピンである。なお、電源端子ＶＢＢは、大電流を流すために複数並列（例えば４ピン並列）に設けてもよい。出力端子ＯＵＴは、負荷（例えばエンジン制御用ＥＣＵ［electronic control unit］、エアコン、ボディ機器など）が外部接続される外部ピンである。グランド端子ＧＮＤは、グランド電圧が印加される外部ピンである。 <High-side switch configuration example>
The high-side switch 100 shown in FIG. 1 is a semiconductor integrated circuit device, and has a plurality of external pins (input terminal IN, power supply terminal VBB, output terminal OUT, ground terminal) as means for establishing an electrical connection with the outside of the device. It is equipped with GND). The input terminal IN is an external pin for receiving an external input of a control signal from a CMOS logic IC or the like. The power supply terminal VBB is an external pin for receiving a supply of a power supply voltage Vbb (for example, 4.5V to 18V) from a DC power source such as a battery. The power supply terminals VBB may be provided in parallel (for example, 4-pin parallel) in order to allow a large current to flow. The output terminal OUT is an external pin to which a load (for example, an engine control ECU [electronic control unit], an air conditioner, a body device, etc.) is externally connected. The ground terminal GND is an external pin to which a ground voltage is applied.

なお、ハイサイドスイッチ１００は、入力端子ＩＮ、電源端子ＶＢＢ、出力端子ＯＵＴ、及びグランド端子ＧＮＤ以外の外部ピン（例えばハイサイドスイッチ１００内の異常検出の有無を示す自己診断信号を外部出力するための外部ピン）を備えてもよい。 The high-side switch 100 externally outputs a self-diagnosis signal indicating the presence or absence of abnormality detection in the high-side switch 100 (for example, an external pin other than the input terminal IN, the power supply terminal VBB, the output terminal OUT, and the ground terminal GND. External pin) may be provided.

ハイサイドスイッチ１００は、出力トランジスタＱ１と、定電圧生成回路１と、発振回路２と、チャージポンプ回路３と、ゲート制御回路４と、クランプ回路５と、入力回路６と、充電部７と、遮断部８と、抵抗Ｒ１と、阻止部９と、制限部１０と、を備える。 The high side switch 100 includes an output transistor Q1, a constant voltage generation circuit 1, an oscillation circuit 2, a charge pump circuit 3, a gate control circuit 4, a clamp circuit 5, an input circuit 6, a charging unit 7, and the like. A blocking unit 8, a resistor R1, a blocking unit 9, and a limiting unit 10 are provided.

ハイサイドスイッチ１００は、内部電源回路（不図示）も備える。内部電源回路は、電源電圧Ｖｂｂから所定の内部電源電圧を生成してハイサイドスイッチ１００の各部に供給する。内部電源回路は、イネーブル信号ＥＮの論理レベルに応じて動作可否が制御される。より具体的に述べると、内部電源回路は、イネーブル信号ＥＮがイネーブル時の論理レベル（例えばハイレベル）であるときに動作状態となり、イネーブル信号ＥＮがディセーブル時の論理レベル（例えばローレベル）であるときに停止状態となる。 The high side switch 100 also includes an internal power supply circuit (not shown). The internal power supply circuit generates a predetermined internal power supply voltage from the power supply voltage Vbb and supplies it to each part of the high side switch 100. Whether or not the internal power supply circuit can operate is controlled according to the logic level of the enable signal EN. More specifically, the internal power supply circuit enters the operating state when the enable signal EN is at the logical level at the time of enablement (for example, high level), and at the logical level at which the enable signal EN is disabled (for example, low level). At some point, it goes into a stopped state.

ハイサイドスイッチ１００は、ハイサイドスイッチ１００の異常を検出し、その検出結果に応じた異常保護信号を生成する保護回路（不図示）も備える。 The high-side switch 100 also includes a protection circuit (not shown) that detects an abnormality in the high-side switch 100 and generates an abnormality protection signal according to the detection result.

出力トランジスタＱ１は、電源端子ＶＢＢと出力端子ＯＵＴとの間に設けられるパワートランジスタである。出力トランジスタＱ１は、ボディダイオードを有する。出力トランジスタＱ１は、例えばエンハンスメント型ＮチャネルＭＯＳトランジスタであり、ドレインが電源端子ＶＢＢに接続され、ソース及びバックゲートが出力端子ＯＵＴに接続される。 The output transistor Q1 is a power transistor provided between the power supply terminal VBB and the output terminal OUT. The output transistor Q1 has a body diode. The output transistor Q1 is, for example, an enhancement type N-channel MOS transistor, the drain is connected to the power supply terminal VBB, and the source and back gate are connected to the output terminal OUT.

定電圧生成回路１は、電源端子ＶＢＢとグランド端子ＧＮＤとの間に設けられ、電源電圧Ｖｂｂに応じたハイ電圧ＶＨ（＝電源電圧Ｖｂｂ）と、ハイ電圧ＶＨよりも定電圧ＲＥＦ（＝例えば５Ｖ）だけ低いロー電圧ＶＬ（＝Ｖｂｂ−ＲＥＦ）とを生成して発振回路２及びチャージポンプ回路３に供給する。なお、定電圧生成回路１は、イネーブル信号ＥＮ及び異常保護信号の論理レベルに応じて動作可否が制御される。より具体的に述べると、定電圧生成回路１は、イネーブル信号ＥＮがイネーブル時の論理レベル（例えばハイレベル）であるとき、若しくは、異常保護信号が異常未検出時の論理レベル（例えばハイレベル）であるときに動作状態となり、イネーブル信号ＥＮがディセーブル時の論理レベル（例えばローレベル）であるとき、若しくは、異常保護信号が異常検出時の論理レベル（例えばローレベル）であるときに停止状態となる。 The constant voltage generation circuit 1 is provided between the power supply terminal VBB and the ground terminal GND, and has a high voltage VH (= power supply voltage Vbb) corresponding to the power supply voltage Vbb and a constant voltage REF (= for example, 5V) rather than the high voltage VH. ) Low voltage VL (= Vbb-REF) is generated and supplied to the oscillation circuit 2 and the charge pump circuit 3. The constant voltage generation circuit 1 is controlled to operate or not according to the logic levels of the enable signal EN and the abnormality protection signal. More specifically, in the constant voltage generation circuit 1, the logic level when the enable signal EN is enabled (for example, high level) or when the abnormality protection signal is not detected for abnormality (for example, high level) When it is, it is in the operating state, and when the enable signal EN is at the logical level at the time of disabling (for example, low level), or when the abnormality protection signal is at the logical level at the time of detecting an abnormality (for example, low level), it is in the stopped state. It becomes.

定電圧生成回路１は、例えば、電流源１Ａ、エンハンスメント型ＰチャネルＭＯＳトランジスタ１Ｂ（以下「トランジスタ１Ｂ」と略す）、ツェナーダイオード１Ｃ、ダイオード１Ｄ、負電圧保護回路１Ｅ、カレントミラー回路１Ｆ、及びエンハンスメント型ＮチャネルＭＯＳトランジスタ１Ｇ（以下「トランジスタ１Ｇ」と略す）によって構成される。電流源１Ａの一端に内部電源電圧が印加され、電流源１Ａの他端からカレントミラー回路１Ｆに電流が出力される。トランジスタ１Ｂのソース及びバッグゲートは電源端子ＶＢＢに接続される。トランジスタ１Ｂのドレインはツェナーダイオード１Ｃのカソード、負電圧保護回路１Ｅ、発振回路２、及びチャージポンプ回路３に接続される。トランジスタ１Ｂは、保護回路によって異常が検出されていないときにオンとなり、保護回路によって異常が検出されているときにオフになる。ツェナーダイオード１Ｃのアノードはダイオード１Ｄのアノードに接続される。ダイオード１Ｃのカソードは発振回路２及びチャージポンプ回路３に接続される。また、ダイオード１Ｃのカソードは負電圧保護回路１Ｅを介してカレントミラー回路１Ｆに接続される。負電圧保護回路１Ｅは、出力端子ＯＵＴが負電圧となる場合にグランド端子ＧＮＤから出力端子ＯＵＴに至る電流経路を遮断する。なお、負電圧保護回路１Ｅは、例えば遮断部８と同様の構成にすればよい。遮断部８の構成例については後述する。カレントミラー回路１Ｆは、電流源１Ａから出力される電流に応じたミラー電流をトランジスタ１Ｂ、ツェナーダイオード１Ｃ、ダイオード１Ｄ、及び負電圧保護回路１Ｅから吸い込む。トランジスタ１Ｇドレインは電流源１Ａとカレントミラー回路１Ｆとの接続ノードに接続され、トランジスタ１Ｇソース及びバックゲートはカレントミラー回路１Ｆと遮断部８との接続ノードに接続される。トランジスタ１Ｇのゲートにイネーブル信号ＥＮが供給される。イネーブル信号ＥＮがディセーブル時にカレントミラー回路１Ｆはミラー電流（吸い込み電流）を出力しない。 The constant voltage generation circuit 1 includes, for example, a current source 1A, an enhancement type P-channel MOS transistor 1B (hereinafter abbreviated as “transistor 1B”), a Zener diode 1C, a diode 1D, a negative voltage protection circuit 1E, a current mirror circuit 1F, and an enhancement. It is composed of a type N-channel MOS transistor 1G (hereinafter abbreviated as "transistor 1G"). An internal power supply voltage is applied to one end of the current source 1A, and a current is output from the other end of the current source 1A to the current mirror circuit 1F. The source and bag gate of the transistor 1B are connected to the power supply terminal VBB. The drain of the transistor 1B is connected to the cathode of the Zener diode 1C, the negative voltage protection circuit 1E, the oscillation circuit 2, and the charge pump circuit 3. The transistor 1B is turned on when an abnormality is not detected by the protection circuit, and is turned off when an abnormality is detected by the protection circuit. The anode of the Zener diode 1C is connected to the anode of the diode 1D. The cathode of the diode 1C is connected to the oscillation circuit 2 and the charge pump circuit 3. Further, the cathode of the diode 1C is connected to the current mirror circuit 1F via the negative voltage protection circuit 1E. The negative voltage protection circuit 1E cuts off the current path from the ground terminal GND to the output terminal OUT when the output terminal OUT becomes a negative voltage. The negative voltage protection circuit 1E may have the same configuration as the cutoff unit 8, for example. A configuration example of the blocking unit 8 will be described later. The current mirror circuit 1F sucks the mirror current corresponding to the current output from the current source 1A from the transistor 1B, the Zener diode 1C, the diode 1D, and the negative voltage protection circuit 1E. The transistor 1G drain is connected to the connection node between the current source 1A and the current mirror circuit 1F, and the transistor 1G source and the back gate are connected to the connection node between the current mirror circuit 1F and the cutoff unit 8. The enable signal EN is supplied to the gate of the transistor 1G. When the enable signal EN is disabled, the current mirror circuit 1F does not output the mirror current (suction current).

発振回路２は、ハイ電圧ＶＨとロー電圧ＶＬの供給を受けて動作し、所定周波数のクロック信号ＣＬＫを生成してチャージポンプ回路３に出力する。なお、クロック信号ＣＬＫは、ハイ電圧ＶＨとロー電圧ＶＬとの間でパルス駆動される矩形波信号である。 The oscillation circuit 2 operates by receiving the supply of high voltage VH and low voltage VL, generates a clock signal CLK of a predetermined frequency, and outputs it to the charge pump circuit 3. The clock signal CLK is a rectangular wave signal that is pulse-driven between the high voltage VH and the low voltage VL.

チャージポンプ回路３は、ハイ電圧ＶＨとロー電圧ＶＬの供給を受けて動作し、クロック信号ＣＬＫを用いてフライングキャパシタを駆動することにより、電源電圧Ｖｂｂよりも高い昇圧電圧ＶＣＰを生成してゲート制御回路４及び阻止部９に供給する。 The charge pump circuit 3 operates by receiving the supply of high voltage VH and low voltage VL, and by driving the flying capacitor using the clock signal CLK, it generates a boosted voltage VCP higher than the power supply voltage Vbb and controls the gate. It is supplied to the circuit 4 and the blocking unit 9.

ゲート制御回路４は、昇圧電圧ＶＣＰの印加端と出力端子ＯＵＴとの間に設けられており、ゲート電圧ＶＧを生成して出力トランジスタＱ１のゲートに出力する。ゲート電圧ＶＧは、保護回路によって異常が検出されていないときにハイレベル（＝ＶＣＰ）となり、保護回路によって異常が検出されているときにローレベル（＝Ｖｏｕｔ）となる。 The gate control circuit 4 is provided between the application end of the boost voltage VCP and the output terminal OUT, generates a gate voltage VG, and outputs the gate voltage VG to the gate of the output transistor Q1. The gate voltage VG becomes a high level (= VCP) when an abnormality is not detected by the protection circuit, and becomes a low level (= Vout) when an abnormality is detected by the protection circuit.

クランプ回路５は、電源端子ＶＢＢと出力トランジスタＱ１のゲートとの間に設けられる。出力端子ＯＵＴに誘導性負荷が接続されるアプリケーションでは、出力トランジスタＱ１をオンからオフへ切り替える際、誘導性負荷の逆起電力により出力端子ＯＵＴが負電圧となる。そのため、エネルギー吸収用にクランプ回路７（いわゆるアクティブクランプ回路）が設けられている。なお、Ｖｂｂ−（Ｖｃｌｐ＋Ｖｇｓ）で表されるアクティブクランプ電圧は、例えば４８Ｖに設定するとよい（ただし、Ｖｂｂは電源電圧、Ｖｃｌｐは出力端子ＯＵＴの負側クランプ電圧、Ｖｇｓは出力トランジスタＱ１のゲート・ソース間電圧）。 The clamp circuit 5 is provided between the power supply terminal VBB and the gate of the output transistor Q1. In an application in which an inductive load is connected to the output terminal OUT, when the output transistor Q1 is switched from on to off, the output terminal OUT becomes a negative voltage due to the back electromotive force of the inductive load. Therefore, a clamp circuit 7 (so-called active clamp circuit) is provided for energy absorption. The active clamp voltage represented by Vbb− (Vclp + Vgs) may be set to, for example, 48V (however, Vbb is the power supply voltage, Vclp is the negative side clamp voltage of the output terminal OUT, and Vgs is the gate source of the output transistor Q1. Between voltage).

クランプ回路５は、例えば、図２に示すようにエンハンスメント型ＮチャネルＭＯＳトランジスタ５Ａ（以下「トランジスタ５Ａ」と略す）、ツェナーダイオード５Ｂ、ダイオード５Ｃ、及び抵抗５Ｄによって構成される。トランジスタ５Ａのドレインは電源端子ＶＢＢに接続される。トランジスタ５Ａのソースは出力トランジスタＱ１のゲートに接続される。トランジスタ５Ａのバックゲートは出力端子ＯＵＴに接続される。ツェナーダイオード５Ｂのカソードは電源端子ＶＢＢに接続される。ツェナーダイオード５Ｂのアノードはダイオード５Ｃのアノードに接続される。ダイオード５Ｃのカソードはトランジスタ５Ａのゲート及び抵抗５Ｄの一端に接続される。抵抗５Ｄの他端は出力トランジスタＱ１のゲートに接続される。 As shown in FIG. 2, the clamp circuit 5 is composed of, for example, an enhancement type N-channel MOS transistor 5A (hereinafter abbreviated as “transistor 5A”), a Zener diode 5B, a diode 5C, and a resistor 5D. The drain of the transistor 5A is connected to the power supply terminal VBB. The source of transistor 5A is connected to the gate of output transistor Q1. The back gate of the transistor 5A is connected to the output terminal OUT. The cathode of the Zener diode 5B is connected to the power supply terminal VBB. The anode of the Zener diode 5B is connected to the anode of the diode 5C. The cathode of the diode 5C is connected to the gate of the transistor 5A and one end of the resistor 5D. The other end of the resistor 5D is connected to the gate of the output transistor Q1.

入力回路６は、入力端子ＩＮから制御信号の入力を受け付けてイネーブル信号ＥＮを生成するシュミットトリガである。 The input circuit 6 is a Schmitt trigger that receives an input of a control signal from the input terminal IN and generates an enable signal EN.

直流電源２００を正しい向きでハイサイドスイッチ１００に接続すると、図３に示すように電源端子ＶＢＢに直流電源２００の正極が接続される。なお、出力端子ＯＵＴに負荷３００が接続され、グランド端子ＧＮＤに抵抗などの外付け素子が接続されることなくグランド電圧が印加される。図３に示す接続状態では、電源電圧Ｖｂｂがグランド電圧よりも高くなり、電源端子ＶＢＢとグランド端子ＧＮＤとの間に正バイアスの電圧が印加される。 When the DC power supply 200 is connected to the high side switch 100 in the correct direction, the positive electrode of the DC power supply 200 is connected to the power supply terminal VBB as shown in FIG. The load 300 is connected to the output terminal OUT, and the ground voltage is applied to the ground terminal GND without connecting an external element such as a resistor. In the connection state shown in FIG. 3, the power supply voltage Vbb becomes higher than the ground voltage, and a positive bias voltage is applied between the power supply terminal VBB and the ground terminal GND.

一方、直流電源２００を誤った向き（逆向き）でハイサイドスイッチ１００に接続すると、図４に示すように電源端子ＶＢＢに直流電源２００の負極が接続される。なお、出力端子ＯＵＴに負荷３００が接続され、グランド端子ＧＮＤに抵抗などの外付け素子が接続されることなくグランド電圧が印加される。図４に示す接続状態では、電源電圧Ｖｂｂがグランド電圧よりも低くなり、電源端子ＶＢＢとグランド端子ＧＮＤとの間に逆バイアスの電圧が印加される。 On the other hand, when the DC power supply 200 is connected to the high side switch 100 in the wrong direction (reverse direction), the negative electrode of the DC power supply 200 is connected to the power supply terminal VBB as shown in FIG. The load 300 is connected to the output terminal OUT, and the ground voltage is applied to the ground terminal GND without connecting an external element such as a resistor. In the connection state shown in FIG. 4, the power supply voltage Vbb becomes lower than the ground voltage, and a reverse bias voltage is applied between the power supply terminal VBB and the ground terminal GND.

充電部７及び遮断部８は、電源端子ＶＢＢとグランド端子ＧＮＤとの間に逆バイアスの電圧が印加された場合の破壊を防止するために設けられる。 The charging unit 7 and the blocking unit 8 are provided to prevent destruction when a reverse bias voltage is applied between the power supply terminal VBB and the ground terminal GND.

充電部７は、電源電圧Ｖｂｂがグランド電圧より低い場合に出力トランジスタＱ１のゲートを充電する。これにより、電源電圧Ｖｂｂがグランド電圧より低い場合に出力トランジスタＱ１がオンになり、出力トランジスタＱ１の消費電力及び発熱を低減することができる。すなわち、電源電圧Ｖｂｂがグランド電圧より低い場合に出力トランジスタＱ１の発熱によって破壊することを防止できる。 The charging unit 7 charges the gate of the output transistor Q1 when the power supply voltage Vbb is lower than the ground voltage. As a result, when the power supply voltage Vbb is lower than the ground voltage, the output transistor Q1 is turned on, and the power consumption and heat generation of the output transistor Q1 can be reduced. That is, when the power supply voltage Vbb is lower than the ground voltage, it is possible to prevent the output transistor Q1 from being destroyed by heat generation.

充電部７として、例えばグランド端子ＧＮＤと出力トランジスタＱ１のゲートとの間に設けられる抵抗７Ａを用いることができる。抵抗７Ａは、電源電圧Ｖｂｂがグランド電圧より高い場合にプルダウン抵抗になるが、ゲート制御回路４による出力トランジスタＱ１の制御に影響を与えない程度の抵抗値（例えば５００ｋΩなど）を有する。 As the charging unit 7, for example, a resistor 7A provided between the ground terminal GND and the gate of the output transistor Q1 can be used. The resistor 7A becomes a pull-down resistor when the power supply voltage Vbb is higher than the ground voltage, but has a resistance value (for example, 500 kΩ or the like) that does not affect the control of the output transistor Q1 by the gate control circuit 4.

遮断部８は、電源逆接続保護回路であり、電源電圧Ｖｂｂがグランド電圧より低い場合にグランド端子ＧＮＤから電源端子ＶＢＢに至る電流経路を遮断する。これにより、抵抗やダイオードなどの素子をグランド端子ＧＮＤに外付け接続しなくても、ハイサイドスイッチ１００内の寄生ダイオードを通じてグランド端子ＧＮＤから電源端子ＶＢＢに電流が流れてハイサイドスイッチ１００が破壊することを防止できる。 The cutoff unit 8 is a power supply reverse connection protection circuit, and cuts off the current path from the ground terminal GND to the power supply terminal VBB when the power supply voltage Vbb is lower than the ground voltage. As a result, even if an element such as a resistor or a diode is not externally connected to the ground terminal GND, a current flows from the ground terminal GND to the power supply terminal VBB through the parasitic diode in the high side switch 100, and the high side switch 100 is destroyed. Can be prevented.

遮断部８は、定電圧生成回路１とグランド端子ＧＮＤとの間に設けられる。また、遮断部８は電源端子ＶＢＢに接続される。より詳細には、遮断部８は抵抗Ｒ１を介して電源端子ＶＢＢに接続される。 The cutoff unit 8 is provided between the constant voltage generation circuit 1 and the ground terminal GND. Further, the cutoff unit 8 is connected to the power supply terminal VBB. More specifically, the cutoff unit 8 is connected to the power supply terminal VBB via the resistor R1.

遮断部８は、例えば、図５に示すようにエンハンスメント型ＮチャネルＭＯＳトランジスタ８Ａ（以下「トランジスタ８Ａ」と略す）、エンハンスメント型ＮチャネルＭＯＳトランジスタ８Ｂ（以下「トランジスタ８Ｂ」と略す）、デプレッション型ＮチャネルＭＯＳトランジスタ８Ｃ（以下「トランジスタ８Ｃ」と略す）によって構成される。 As shown in FIG. 5, the blocking unit 8 includes an enhancement type N-channel MOS transistor 8A (hereinafter abbreviated as “transistor 8A”), an enhancement type N-channel MOS transistor 8B (hereinafter abbreviated as “transistor 8B”), and a depletion type N. It is composed of a channel MOS transistor 8C (hereinafter abbreviated as "transistor 8C").

トランジスタ８Ａのゲートは電源端子ＶＢＢに接続される。より詳細には、トランジスタ８Ａのゲートは抵抗Ｒ１を介して電源端子ＶＢＢに接続される。トランジスタ８Ａのドレインはグランド端子ＧＮＤに接続される。また、トランジスタ８Ａのゲートは定電圧生成回路１の一端に接続される。より詳細には、トランジスタ８Ａのゲートは抵抗Ｒ１を介して定電圧生成回路１の一端に接続される。トランジスタ８Ａのソースはトランジスタ８Ｃのドレインに接続される。また、トランジスタ８Ａのソース及びトランジスタ８Ｃのドレインは定電圧生成回路１の他端に接続される。トランジスタ８Ａのバックゲートは、トランジスタ８Ｂのドレイン及びバックゲートとトランジスタ８Ｃのゲート、ソース、及びバックゲートとに接続される。トランジスタ８Ｂのゲートは電源端子ＶＢＢに接続される。より詳細には、トランジスタ８Ｂのゲートは抵抗Ｒ１を介して電源端子ＶＢＢに接続される。また、トランジスタ８Ｂのゲートは定電圧生成回路１の一端に接続される。より詳細には、トランジスタ８Ｂのゲートは抵抗Ｒ１を介して定電圧生成回路１の一端に接続される。トランジスタ８Ｂのソースはグランド端子ＧＮＤに接続される。 The gate of the transistor 8A is connected to the power supply terminal VBB. More specifically, the gate of the transistor 8A is connected to the power supply terminal VBB via the resistor R1. The drain of the transistor 8A is connected to the ground terminal GND. Further, the gate of the transistor 8A is connected to one end of the constant voltage generation circuit 1. More specifically, the gate of the transistor 8A is connected to one end of the constant voltage generation circuit 1 via the resistor R1. The source of transistor 8A is connected to the drain of transistor 8C. Further, the source of the transistor 8A and the drain of the transistor 8C are connected to the other end of the constant voltage generation circuit 1. The back gate of transistor 8A is connected to the drain and back gate of transistor 8B and the gate, source, and back gate of transistor 8C. The gate of the transistor 8B is connected to the power supply terminal VBB. More specifically, the gate of the transistor 8B is connected to the power supply terminal VBB via the resistor R1. Further, the gate of the transistor 8B is connected to one end of the constant voltage generation circuit 1. More specifically, the gate of the transistor 8B is connected to one end of the constant voltage generation circuit 1 via the resistor R1. The source of the transistor 8B is connected to the ground terminal GND.

電源電圧Ｖｂｂがグランド電圧より高い場合に、図５に示す構成例の遮断部８では、トランジスタ８Ａのゲート電圧が所定の電圧（ドレイン電圧＋閾値電圧Ｖｔｈ）以上となり、トランジスタ８Ｂがオンする。これにより、トランジスタ８Ａのバックゲートがドレインと同電位となって、トランジスタ８Ａがオン（ソース・ドレイン間がショート）する。 When the power supply voltage Vbb is higher than the ground voltage, the gate voltage of the transistor 8A becomes equal to or higher than a predetermined voltage (drain voltage + threshold voltage Vth) in the cutoff unit 8 of the configuration example shown in FIG. 5, and the transistor 8B is turned on. As a result, the back gate of the transistor 8A becomes the same potential as the drain, and the transistor 8A is turned on (short circuit between the source and drain).

一方、電源電圧Ｖｂｂがグランド電圧より低い場合に、図５に示す構成例の遮断部８では、トランジスタ８Ａのゲート電圧が所定の電圧以下となり、トランジスタ８Ｂがオフする。すると、トランジスタ８Ｃによって、トランジスタ８Ａのバックゲートがソースと同電位となるので、トランジスタ８Ａがオフする。 On the other hand, when the power supply voltage Vbb is lower than the ground voltage, the gate voltage of the transistor 8A becomes equal to or lower than a predetermined voltage in the cutoff unit 8 of the configuration example shown in FIG. 5, and the transistor 8B is turned off. Then, the back gate of the transistor 8A becomes the same potential as the source by the transistor 8C, so that the transistor 8A is turned off.

図５に示す構成例の遮断部８では、電源端子ＶＢＢとグランド端子ＧＮＤとの間に印加される電圧のバイアス方向に応じて、トランジスタ８Ａのバックゲートに接続されるトランジスタ８Ｂまたは８Ｃのいずれか一方が選択的にオンされるようになっている。電源端子ＶＢＢとグランド端子ＧＮＤとの間に逆バイアスの電圧が印加された場合には、トランジスタ８Ｃが選択的にオンされてトランジスタ８Ａがオフされる。これにより、グランド端子ＧＮＤ側（トランジスタ８Ａのドレイン側）から電源端子ＶＢＢ側（トランジスタ８Ａのソース側）への電流経路が遮断される。 In the cutoff unit 8 of the configuration example shown in FIG. 5, either the transistor 8B or the transistor 8C connected to the back gate of the transistor 8A depends on the bias direction of the voltage applied between the power supply terminal VBB and the ground terminal GND. One is selectively turned on. When a reverse bias voltage is applied between the power supply terminal VBB and the ground terminal GND, the transistor 8C is selectively turned on and the transistor 8A is turned off. As a result, the current path from the ground terminal GND side (drain side of the transistor 8A) to the power supply terminal VBB side (source side of the transistor 8A) is cut off.

阻止部９は、電源電圧Ｖｂｂがグランド電圧より低い場合に、充電部７からゲート制御回路４に電流が流入することを阻止する。これにより、電源電圧Ｖｂｂがグランド電圧より低い場合に、充電部７による出力トランジスタＱ１のゲート充電に関する確実性が向上する。 The blocking unit 9 blocks the current from flowing from the charging unit 7 into the gate control circuit 4 when the power supply voltage Vbb is lower than the ground voltage. As a result, when the power supply voltage Vbb is lower than the ground voltage, the certainty regarding the gate charging of the output transistor Q1 by the charging unit 7 is improved.

阻止部９として、例えばゲート制御回路４と充電部７及び制限部１０との間に設けられるデプレッション型Ｎチャネルトランジスタ９Ａ（以下「トランジスタ９Ａ」と略す）を用いることができる。電源電圧Ｖｂｂがグランド電圧より低い場合に、トランジスタ９Ａはオフになる。一方、電源電圧Ｖｂｂがグランド電圧より高い場合に、トランジスタ９Ａはオンになる。 As the blocking unit 9, for example, a depletion type N-channel transistor 9A (hereinafter abbreviated as “transistor 9A”) provided between the gate control circuit 4, the charging unit 7, and the limiting unit 10 can be used. When the power supply voltage Vbb is lower than the ground voltage, the transistor 9A is turned off. On the other hand, when the power supply voltage Vbb is higher than the ground voltage, the transistor 9A is turned on.

制限部１０は、電源電圧Ｖｂｂがグランド電圧より低い場合に出力トランジスタＱ１のゲートに印加される電圧の上限を規定する。これにより、充電部７による充電で出力トランジスタＱ１のゲート電圧が過度に上昇することを防止できる。 The limiting unit 10 defines an upper limit of the voltage applied to the gate of the output transistor Q1 when the power supply voltage Vbb is lower than the ground voltage. As a result, it is possible to prevent the gate voltage of the output transistor Q1 from being excessively increased by charging by the charging unit 7.

制限部１０は、例えばエンハンスメント型Ｐチャネルトランジスタ１０Ａ（以下「トランジスタ１０Ａ」と略す）及びツェナーダイオード１０Ｂによって構成される。トランジスタ１０Ａのゲート、ソース、及びバックゲートは電源端子ＶＢＢに接続される。トランジスタ１０Ａのドレインにツェナーダイオード１０Ｂのアノードが接続される。ツェナーダイオード１０Ｂのカソードは出力トランジスタＱ１のゲートに接続される。 The limiting unit 10 is composed of, for example, an enhancement type P channel transistor 10A (hereinafter abbreviated as “transistor 10A”) and a Zener diode 10B. The gate, source, and back gate of transistor 10A are connected to the power supply terminal VBB. The anode of the Zener diode 10B is connected to the drain of the transistor 10A. The cathode of the Zener diode 10B is connected to the gate of the output transistor Q1.

電源電圧Ｖｂｂがグランド電圧より低い場合に、電源端子ＶＢＢと出力トランジスタＱ１のゲートとの間の電圧は、トランジスタ１０Ａのドレイン・バックゲート間のＰＮ接合の順方向電圧とツェナーダイオード１０Ｂのツェナー電圧との和でクランプされる。一方、電源電圧Ｖｂｂがグランド電圧より高い場合に、トランジスタ１０Ａはオフになる。したがって、電源電圧Ｖｂｂがグランド電圧より高い場合に、制限部１０は、出力トランジスタＱ１のゲートに印加される電圧の上限を規定しない。 When the power supply voltage Vbb is lower than the ground voltage, the voltage between the power supply terminal VBB and the gate of the output transistor Q1 is the forward voltage of the PN junction between the drain and back gate of the transistor 10A and the Zener voltage of the Zener diode 10B. It is clamped by the sum of. On the other hand, when the power supply voltage Vbb is higher than the ground voltage, the transistor 10A is turned off. Therefore, when the power supply voltage Vbb is higher than the ground voltage, the limiting unit 10 does not specify the upper limit of the voltage applied to the gate of the output transistor Q1.

＜ハイサイドスイッチの用途例＞
図６は、車両の一構成例を示す外観図である。本構成例の車両Ｘは、バッテリ（本図では不図示）と、バッテリから電源電圧Ｖｂｂの供給を受けて動作する種々の電子機器Ｘ１１〜Ｘ１８と、を搭載している。なお、本図における電子機器Ｘ１１〜Ｘ１８の搭載位置については、図示の便宜上、実際とは異なる場合がある。 <Example of application of high side switch>
FIG. 6 is an external view showing a configuration example of the vehicle. The vehicle X of this configuration example is equipped with a battery (not shown in this figure) and various electronic devices X11 to X18 that operate by receiving a power supply voltage Vbb from the battery. Note that the mounting positions of the electronic devices X11 to X18 in this figure may differ from the actual ones for convenience of illustration.

電子機器Ｘ１１は、エンジンに関連する制御（インジェクション制御、電子スロットル制御、アイドリング制御、酸素センサヒータ制御、及び、オートクルーズ制御など）を行うエンジンコントロールユニットである。 The electronic device X11 is an engine control unit that performs control related to the engine (injection control, electronic throttle control, idling control, oxygen sensor heater control, auto cruise control, etc.).

電子機器Ｘ１２は、ＨＩＤ［high intensity discharged lamp］やＤＲＬ［daytime running lamp］などの点消灯制御を行うランプコントロールユニットである。 The electronic device X12 is a lamp control unit that controls turning on and off such as HID [high intensity discharged lamp] and DRL [daytime running lamp].

電子機器Ｘ１３は、トランスミッションに関連する制御を行うトランスミッションコントロールユニットである。 The electronic device X13 is a transmission control unit that performs control related to the transmission.

電子機器Ｘ１４は、車両Ｘの運動に関連する制御（ＡＢＳ［anti-lock brake system］制御、ＥＰＳ［electric power steering］制御、電子サスペンション制御など）を行うボディコントロールユニットである。 The electronic device X14 is a body control unit that performs controls related to the movement of the vehicle X (ABS [anti-lock brake system] control, EPS [electric power steering] control, electronic suspension control, etc.).

電子機器Ｘ１５は、ドアロックや防犯アラームなどの駆動制御を行うセキュリティコントロールユニットである。 The electronic device X15 is a security control unit that controls drive such as a door lock and a security alarm.

電子機器Ｘ１６は、ワイパー、電動ドアミラー、パワーウィンドウ、ダンパー（ショックアブソーバー）、電動サンルーフ、及び、電動シートなど、標準装備品やメーカーオプション品として、工場出荷段階で車両Ｘに組み込まれている電子機器である。 The electronic device X16 is an electronic device incorporated in the vehicle X at the factory shipment stage as standard equipment such as a wiper, an electric door mirror, a power window, a damper (shock absorber), an electric sunroof, and an electric seat as a manufacturer's option. Is.

電子機器Ｘ１７は、車載Ａ／Ｖ［audio/visual］機器、カーナビゲーションシステム、及び、ＥＴＣ［electronic toll collection system］など、ユーザオプション品として任意で車両Ｘに装着される電子機器である。 The electronic device X17 is an electronic device that is optionally mounted on the vehicle X as a user option such as an in-vehicle A / V [audio / visual] device, a car navigation system, and an ETC [electronic toll collection system].

電子機器Ｘ１８は、車載ブロア、オイルポンプ、ウォーターポンプ、バッテリ冷却ファンなど、高耐圧系モータを備えた電子機器である。 The electronic device X18 is an electronic device provided with a high withstand voltage motor such as an in-vehicle blower, an oil pump, a water pump, and a battery cooling fan.

なお、先に説明したハイサイドスイッチ１００は、電子機器Ｘ１１〜Ｘ１８のいずれにも組み込むことが可能である。 The high-side switch 100 described above can be incorporated into any of the electronic devices X11 to X18.

＜その他＞
本明細書中に開示されている発明は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。 <Others>
In addition to the above-described embodiment, the invention disclosed in the present specification can be modified in various ways without departing from the spirit of its technical creation. That is, it should be considered that the above embodiments are exemplary in all respects and are not restrictive, and the technical scope of the present invention is not the description of the above embodiments but the claims. It is shown and should be understood to include all modifications that fall within the meaning and scope of the claims.

ＧＮＤ グランド端子
ＯＵＴ 出力端子
Ｑ１ 出力トランジスタ
ＶＢＢ 電源端子
４ 制御部
７ 充電部
８ 遮断部
９ 阻止部
１０ 制限部
１００ ハイサイドスイッチ GND ground terminal OUT output terminal Q1 output transistor VBB power supply terminal 4 Control unit 7 Charging unit 8 Blocking unit 9 Blocking unit 10 Limiting unit 100 High side switch

Claims (9)

電源電圧が印加される電源端子と、
負荷が外付け接続される出力端子と、
グランド電圧が印加されるグランド端子と、
前記電源端子と前記出力端子との間に設けられ、ボディダイオードを有する出力トランジスタと、
前記電源電圧が前記グランド電圧より低い場合に前記出力トランジスタの制御端を充電する充電部と、
前記電源電圧が前記グランド電圧より低い場合に前記グランド端子から前記電源端子に至る電流経路を遮断する遮断部と、
を備える、ハイサイドスイッチ。 The power supply terminal to which the power supply voltage is applied and
With the output terminal to which the load is externally connected,
The ground terminal to which the ground voltage is applied and
An output transistor provided between the power supply terminal and the output terminal and having a body diode,
A charging unit that charges the control end of the output transistor when the power supply voltage is lower than the ground voltage.
A blocking unit that cuts off the current path from the ground terminal to the power supply terminal when the power supply voltage is lower than the ground voltage.
High side switch. 前記充電部は、前記グランド端子と前記制御端との間に設けられる抵抗である、請求項１に記載のハイサイドスイッチ。 The high-side switch according to claim 1, wherein the charging unit is a resistor provided between the ground terminal and the control end. 前記遮断部は、
第１のエンハンスメント型Ｎチャネルトランジスタと、
第２のエンハンスメント型Ｎチャネルトランジスタと、
第１のデプレッション型Ｎチャネルトランジスタと、を備え、
前記第１のエンハンスメント型Ｎチャネルトランジスタのゲートが前記電源端子に接続され、
前記第１のエンハンスメント型Ｎチャネルトランジスタのドレインが前記グランド端子に接続され、
前記第１のエンハンスメント型Ｎチャネルトランジスタのソースが前記第１のデプレッション型Ｎチャネルトランジスタのドレインに接続され、
前記第１のエンハンスメント型Ｎチャネルトランジスタのバックゲートが前記第２のエンハンスメント型Ｎチャネルトランジスタのドレイン及びバックゲートと前記第１のデプレッション型Ｎチャネルトランジスタのゲート、ソース、及びバックゲートとに接続され、
前記第２のエンハンスメント型Ｎチャネルトランジスタのゲートが前記電源端子に接続され、
前記第２のエンハンスメント型Ｎチャネルトランジスタのソースが前記グランド端子に接続される、請求項１又は請求項２に記載のハイサイドスイッチ。 The blocking part is
The first enhancement type N-channel transistor and
The second enhancement type N-channel transistor and
It is equipped with a first depletion type N-channel transistor.
The gate of the first enhancement type N-channel transistor is connected to the power supply terminal, and the gate is connected to the power supply terminal.
The drain of the first enhancement type N-channel transistor is connected to the ground terminal, and the drain is connected to the ground terminal.
The source of the first enhancement type N-channel transistor is connected to the drain of the first depletion type N-channel transistor, and the source is connected to the drain of the first depletion type N-channel transistor.
The back gate of the first enhancement type N channel transistor is connected to the drain and back gate of the second enhancement type N channel transistor and the gate, source, and back gate of the first depletion type N channel transistor.
The gate of the second enhancement type N-channel transistor is connected to the power supply terminal, and the gate is connected to the power supply terminal.
The high-side switch according to claim 1 or 2, wherein the source of the second enhancement type N-channel transistor is connected to the ground terminal. 前記出力トランジスタを制御する制御部と、
前記電源電圧が前記グランド電圧より低い場合に前記充電部から前記制御部に電流が流入することを阻止する阻止部と、
を備える、請求項１〜３のいずれか一項に記載のハイサイドスイッチ。 A control unit that controls the output transistor and
A blocking unit that prevents current from flowing from the charging unit to the control unit when the power supply voltage is lower than the ground voltage.
The high-side switch according to any one of claims 1 to 3. 前記阻止部は、第２のデプレッション型Ｎチャネルトランジスタであり、
前記第２のデプレッション型Ｎチャネルトランジスタのバックゲートと前記出力端子とが接続され、
前記電源電圧が前記グランド電圧より低い場合に前記第２のデプレッション型Ｎチャネルトランジスタはオフになる、請求項４に記載のハイサイドスイッチ。 The blocking portion is a second depletion type N-channel transistor, and is
The back gate of the second depletion type N-channel transistor and the output terminal are connected to each other.
The high-side switch according to claim 4, wherein the second depletion type N-channel transistor is turned off when the power supply voltage is lower than the ground voltage. 前記電源電圧が前記グランド電圧より低い場合に前記制御端に印加される電圧の上限を規定する制限部を備える、請求項１〜５のいずれか一項に記載のハイサイドスイッチ。 The high-side switch according to any one of claims 1 to 5, further comprising a limiting unit that defines an upper limit of the voltage applied to the control terminal when the power supply voltage is lower than the ground voltage. 前記制限部は、エンハンスメント型Ｐチャネルトランジスタと、ツェナーダイオードと、を備え、
前記エンハンスメント型Ｐチャネルトランジスタのゲート、ソース、及びバックゲートが前記電源端子に接続され、
前記エンハンスメント型Ｐチャネルトランジスタのドレインに前記ツェナーダイオードのアノードが接続され、
前記ツェナーダイオードのカソードが前記出力トランジスタの制御端に接続される、請求項６に記載のハイサイドスイッチ。 The limiting portion includes an enhancement type P-channel transistor and a Zener diode.
The gate, source, and back gate of the enhancement type P channel transistor are connected to the power supply terminal.
The anode of the Zener diode is connected to the drain of the enhancement type P channel transistor, and the anode is connected.
The high-side switch according to claim 6, wherein the cathode of the Zener diode is connected to the control end of the output transistor. 請求項１〜７のいずれか一項に記載のハイサイドスイッチを備える、電子機器。 An electronic device comprising the high-side switch according to any one of claims 1 to 7. バッテリと、
前記バッテリから放電電圧の供給を受けて動作する請求項８に記載の電子機器と、
を備える、車両。 With the battery
The electronic device according to claim 8, which operates by receiving a discharge voltage supplied from the battery.
A vehicle equipped with.
JP2019106418A 2019-06-06 2019-06-06 high side switch Active JP7319834B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019106418A JP7319834B2 (en) 2019-06-06 2019-06-06 high side switch
CN202010498668.9A CN112054792B (en) 2019-06-06 2020-06-04 High side switch

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019106418A JP7319834B2 (en) 2019-06-06 2019-06-06 high side switch

Publications (2)

Publication Number Publication Date
JP2020202438A true JP2020202438A (en) 2020-12-17
JP7319834B2 JP7319834B2 (en) 2023-08-02

Family

ID=73609775

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019106418A Active JP7319834B2 (en) 2019-06-06 2019-06-06 high side switch

Country Status (2)

Country Link
JP (1) JP7319834B2 (en)
CN (1) CN112054792B (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004165379A (en) * 2002-11-12 2004-06-10 Nissin Kogyo Co Ltd Electric component drive circuit
JP2009165114A (en) * 2007-12-12 2009-07-23 Nec Electronics Corp Load driving device
WO2017141811A1 (en) * 2016-02-18 2017-08-24 ローム株式会社 Protective circuit, method for operating protective circuit, and semiconductor integrated circuit device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6632851B2 (en) * 2015-10-05 2020-01-22 ローム株式会社 Input circuit
JP2017073872A (en) * 2015-10-06 2017-04-13 ローム株式会社 Charge pump circuit
JP6680102B2 (en) * 2016-06-16 2020-04-15 富士電機株式会社 Semiconductor integrated circuit device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004165379A (en) * 2002-11-12 2004-06-10 Nissin Kogyo Co Ltd Electric component drive circuit
JP2009165114A (en) * 2007-12-12 2009-07-23 Nec Electronics Corp Load driving device
WO2017141811A1 (en) * 2016-02-18 2017-08-24 ローム株式会社 Protective circuit, method for operating protective circuit, and semiconductor integrated circuit device

Also Published As

Publication number Publication date
CN112054792A (en) 2020-12-08
CN112054792B (en) 2024-04-19
JP7319834B2 (en) 2023-08-02

Similar Documents

Publication Publication Date Title
US20240113707A1 (en) Switch device
JP4483751B2 (en) Power supply reverse connection protection circuit
JP5067786B2 (en) Power semiconductor device
JP7201385B2 (en) switch device
US9391603B2 (en) Semiconductor device, electronic appliance, and vehicle
JP6632851B2 (en) Input circuit
JP7145745B2 (en) switch device
JP2017073872A (en) Charge pump circuit
JP7481868B2 (en) Overcurrent Protection Circuit
JP2022148055A (en) Overcurrent protection circuit, switch device, electronic apparatus, and vehicle
JP7286440B2 (en) switch device
JP7364429B2 (en) switch device
JP2017073657A (en) Erroneous output prevention circuit
CN112054792B (en) High side switch
JP6968657B2 (en) Integrator circuit
JP7291495B2 (en) semiconductor equipment
JP6894957B2 (en) False output prevention circuit
JP7257164B2 (en) clamp circuit
JP2023167424A (en) High-side switch, electronic apparatus, and vehicle
JP2023028237A (en) High-side switch, electronic device, and vehicle
JP2020108142A (en) Switch device
JP2023026822A (en) Oscillator circuit, high-side switch, electronic apparatus, and vehicle
JP7410346B2 (en) switch device
JP7139142B2 (en) switch device
JP2023102546A (en) Clamper, input circuit, and semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220516

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230417

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230718

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230721

R150 Certificate of patent or registration of utility model

Ref document number: 7319834

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150