JP2020198087A - シミュレートされたデバイスをメモリベース通信プロトコルを使用してテストするためのシステムおよび方法 - Google Patents
シミュレートされたデバイスをメモリベース通信プロトコルを使用してテストするためのシステムおよび方法 Download PDFInfo
- Publication number
- JP2020198087A JP2020198087A JP2020070666A JP2020070666A JP2020198087A JP 2020198087 A JP2020198087 A JP 2020198087A JP 2020070666 A JP2020070666 A JP 2020070666A JP 2020070666 A JP2020070666 A JP 2020070666A JP 2020198087 A JP2020198087 A JP 2020198087A
- Authority
- JP
- Japan
- Prior art keywords
- data
- program
- memory
- host
- shared memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/38—Response verification devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2273—Test methods
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
- G01R31/318342—Generation of test inputs, e.g. test vectors, patterns or sequences by preliminary fault modelling, e.g. analysis, simulation
- G01R31/318357—Simulation
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31722—Addressing or selecting of test units, e.g. transmission protocols for selecting test units
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
- G01R31/318314—Tools, e.g. program interfaces, test suite, test bench, simulation hardware, test compiler, test program languages
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/261—Functional testing by simulating additional hardware, e.g. fault simulation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0026—PCI express
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
Description
本発明の実施形態は、テスト対象デバイスの開発の完了に依存せず、実際のDUTが手に入る前にソフトウェアでシミュレートされたデバイスに対するテストソフトウェアをテストしデバッグすることによってテスト開発の効率を向上でき、膨大な数の可変要素をテストするようカスタマイズしてテストの堅牢性および拡張可能性を高めることのできる、DUTテストを実行するためのシステムおよび方法を提供する。当該テストは、DUTの仕様にしたがってAPIレベルで行うことができる。開発過程の早い段階でテストおよびデバッグを行うことによって、実際のデバイスをテストに利用可能となったときに、テストソフトウェアのデバッグおよび再設計がより小規模で済み、結果的にデバイス納品日が早まる。
本発明の実施形態は、デバイス開発の完了に依存せず、実際のDUTが手に入る前にソフトウェアをテストしデバッグして開発の効率を向上させることができ、膨大な数の可変要素をテストするようカスタマイズしてテストの堅牢性および拡張可能性を高めることのできる、シミュレートされたDUTのテストを行うための電子システムに関する。いくつかの実施形態は、テストプログラムと、PCIe(ペリフェラルコンポーネントインターコネクトエクスプレス)データバスを使用してホストデバイスと通信するNANDメモリデバイスをシミュレートするためのソフトウェアシミュレータとを実行する。以下の記載では、本発明の実施形態を実装するためのプラットフォームとして使用可能な、電子システムまたはコンピュータシステムの一例について説明する。
Claims (25)
- シミュレートされたデバイスをテストするためのメモリベース通信プロトコルをシミュレートするための方法であって、
ホストのデータバッファにデータを格納する段階であって、前記ホストはテスタシステムであり、前記ホストのデータバッファは、共有メモリ空間に実装される、段階と、
テスタシステムプログラムの命令を実行して、インデックス、ID、およびメモリ位置を含むデータ構造を使用して、前記共有メモリ空間にコマンドを格納する段階と、
DUTシミュレーションの命令を実行して、
前記共有メモリ空間から前記コマンドを読み出し、
前記共有メモリ空間のブロックにアクセスして、前記IDによって規定される動作を行い、
前記動作の完了後、完了インジケータを前記テスタシステムプログラムに送る、
実行する段階であって、前記共有メモリ空間のブロックの位置は、前記インデックスによって示される、段階と
を備える方法。 - 前記IDは、前記コマンドがプログラム動作を含むことを示し、前記アクセスは、前記ブロックを読み出して、前記メモリ位置に書き込むデータを取得することであり、前記動作は、前記プログラム動作を行うことを含み、前記方法は、前記DUTシミュレーションの命令を実行して、前記コマンドに応答して前記データをディスクファイルに書き込む段階をさらに備える、
請求項1に記載の方法。 - 前記IDは、前記コマンドが読み出し動作を含むことを示し、前記アクセスは、前記メモリ位置から読み出したデータを格納することであり、前記動作は、前記読み出し動作を行うことを含み、前記方法は、前記DUTシミュレーションの命令を実行して、1または複数のディスクファイルにアクセスして前記メモリ位置のデータを読み出し、前記共有メモリ空間のブロックの前記ホストのデータバッファに格納する段階をさらに備える、
請求項1または2に記載の方法。 - 前記テスタシステムプログラムの命令および前記DUTシミュレーションの命令は、Linuxベースのオペレーティングシステムによって管理される別個のプロセスとして実行される、
請求項1から3の何れか一項に記載の方法。 - 前記動作の後に前記データを検証して、前記プログラム動作の後、エラーがないか前記シミュレートされたデバイスをテストする、検証する段階をさらに備える
請求項2に記載の方法。 - 前記検証する段階は、前記データを予期される結果と比較する段階を有する、
請求項5に記載の方法。 - 前記コマンドは、前記シミュレートされたデバイスのベースアドレスレジスタに格納される、
請求項1から6の何れか一項に記載の方法。 - 前記テスタシステムプログラムの命令および前記DUTシミュレーションの命令は、同一のプロセッサによって実行される、
請求項4から7の何れか一項に記載の方法。 - 前記共有メモリ空間は、物理メモリをエミュレートするメモリマップドファイルを有する、
請求項1から8の何れか一項に記載の方法。 - 前記メモリマップドファイルは、mmapを使用してマッピングされたファイルを含む、
請求項9に記載の方法。 - 前記共有メモリ空間は、NANDフラッシュメモリをエミュレートするメモリマップドファイルを有する、
請求項1から10の何れか一項に記載の方法。 - 前記メモリベース通信プロトコルは、PCIe通信バスプロトコルを利用する、
請求項1から11の何れか一項に記載の方法。 - シミュレートされたデバイスのプログラム動作をテストするためのメモリベース通信プロトコルをシミュレートするための方法であって、
ホストデータバッファにデータを格納する段階であって、前記ホストデータバッファは、共有メモリ空間に実装される、段階と、
テスタシステムプログラムの命令を実行して、第1のインデックス、プログラム動作のID、およびメモリ位置を含むデータ構造を使用して前記共有メモリ空間に前記プログラム動作を格納する段階と、
DUTシミュレーションの命令を実行して、
前記共有メモリ空間の前記プログラム動作にアクセスし、
前記第1のインデックスによって規定される、前記共有メモリ空間のブロックからデータを読み出し、
前記データを前記メモリ位置の1または複数のディスクファイルに書き込み、
前記データを前記メモリ位置に書き込んだ後に第1の完了インジケータを前記テスタシステムプログラムに送る、
実行する段階と、
前記テスタシステムプログラムの命令を実行して、第2のインデックス、読み出し動作を示すID、および前記メモリ位置を含むデータ構造を使用して前記共有メモリ空間に前記読み出し動作を格納する段階と、
前記DUTシミュレーションの命令を実行して、
前記メモリ位置から前記データを読み出し、
前記第2のインデックスにしたがって前記データを前記ホストデータバッファのブロックに書き込み、
前記データを前記第2のインデックスによって規定される前記ブロックに書き込んだ後、第2の完了インジケータを前記テスタシステムプログラムに送る、
実行する段階と
を備える方法。 - 前記読み出し動作の後に前記データを検証して、エラーがないか前記シミュレートされたデバイスをテストする、検証する段階をさらに備え、前記検証する段階は、前記データを予期される結果と比較する段階を有する、
請求項13に記載の方法。 - 前記第1の完了インジケータは、前記テスタシステムプログラムが管理するキューに格納される、
請求項13または14に記載の方法。 - 前記メモリ位置は、ディスクのメモリ位置を参照し、前記メモリ位置は、フラッシュメモリをシミュレートするためのディスクファイルとして実装される、
請求項13から15の何れか一項に記載の方法。 - テスト対象デバイスをシミュレートするためのシステムであって、
Linuxベースのオペレーティングシステムを実行するプロセッサと、
テスタシステムプログラムおよびDUTシミュレーションプログラム用の共有メモリ空間を提供する、前記プロセッサと通信するメモリと
を備え、
前記テスタシステムプログラムおよび前記DUTシミュレーションプログラムの命令は、前記プロセッサによって実行され、前記プロセッサは、前記テスト対象デバイスのシミュレーションをテストするためのメモリベース通信プロトコルをシミュレートするための方法を行い、前記方法は、
データをホストのデータバッファに格納する段階であって、前記ホストはテスタシステムであり、前記ホストのデータバッファは共有メモリ空間において実装される、段階と、
前記テスタシステムプログラムの命令を実行して、インデックス、ID、およびメモリ位置を含むデータ構造を使用してコマンドを前記共有メモリ空間に格納する段階と、
前記DUTシミュレーションプログラムの命令を実行して、
前記共有メモリ空間から前記コマンドを読み出し、
前記共有メモリ空間のブロックにアクセスして、前記IDによって規定される動作を行い、
前記動作の完了後、完了インジケータを前記テスタシステムプログラムに送る、
実行する段階であって、前記共有メモリ空間のブロックの位置は前記インデックスによって示される、段階とを備える、
システム。 - 前記方法は、前記動作の後に前記データを検証して、前記シミュレートされたデバイスをテストする、検証する段階をさらに備え、前記検証する段階は、前記動作の後に前記データを予期される結果と比較する段階を有する、
請求項17に記載のシステム。 - 前記IDは、前記コマンドがプログラム動作を含むことを示し、前記動作は、前記プログラム動作を行うことを含み、前記方法は、前記DUTシミュレーションプログラムの命令を実行して、前記コマンドに応答して、前記インデックスによって規定される、前記共有メモリ空間のブロックの前記データをディスクファイルに書き込む段階をさらに備える、
請求項17または18に記載のシステム。 - 前記IDは、前記コマンドが読み出し動作を含むことを示し、前記動作は、前記読み出し動作を行うことを含み、前記方法は、前記DUTシミュレーションプログラムの命令を実行して、1または複数のディスクファイルにアクセスしてデータを読み出し、前記1または複数のディスクファイルの前記データを前記ホストのデータバッファの前記インデックスによって規定される位置に書き込む段階をさらに備える、
請求項17から19の何れか一項に記載のシステム。 - 前記テスタシステムプログラムの命令および前記DUTシミュレーションプログラムの命令は、別個のプロセスとして実行され、前記別個のプロセスは、前記Linuxベースのオペレーティングシステムによって管理される、
請求項17から20の何れか一項に記載のシステム。 - 前記メモリベース通信プロトコルは、PCIe通信バスプロトコルである、請求項17から21の何れか一項に記載のシステム。
- シミュレートされたデバイスとメモリベース通信を行うためのシステムであって、
プロセッサと、
前記プロセッサに接続されたメモリと、
前記プロセッサによって実行されるテスタシステムプロセスと
を備え、
前記テスタシステムプロセスには、ホストデータバッファを含む共有メモリアドレス空間が割り当てられ、前記テスタシステムプロセスは、前記ホストデータバッファにデータを格納し、前記共有メモリアドレス空間にコマンドを格納することによってコマンドをデバイスプロセスに発行し、
前記デバイスプロセスは、デバイスをシミュレートするために前記プロセッサによって実行され、前記デバイスプロセスはコントローラを有し、前記コントローラは、
ディスクファイルからデータを読み出し、
データを前記ディスクファイルに書き込み、
前記共有メモリアドレス空間から前記コマンドを読み出し、
前記コマンドにしたがって動作を行うよう動作可能であり、前記コマンドは、
前記ホストデータバッファからインデックス付きデータを読み出し、前記インデックス付きデータを前記ディスクファイルに書き込むプログラム動作と、
前記ディスクファイルからデータを読み出し、インデックス値にしたがって前記データを前記ホストデータバッファに書き込む読み出し動作と、
前記ディスクファイルの1または複数を消去する消去動作とを含む、
システム。 - 前記テスタシステムプロセスはテスタシステムをシミュレートし、前記デバイスプロセスはテスト対象デバイスをシミュレートする、請求項23に記載のシステム。
- 前記共有メモリアドレス空間は、前記テスタシステムと前記テスト対象デバイスとの間のPCIeバスをシミュレートする、請求項24に記載のシステム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/430,284 | 2019-06-03 | ||
US16/430,284 US11302412B2 (en) | 2019-06-03 | 2019-06-03 | Systems and methods for simulated device testing using a memory-based communication protocol |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020198087A true JP2020198087A (ja) | 2020-12-10 |
JP6916340B2 JP6916340B2 (ja) | 2021-08-11 |
Family
ID=73550359
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020070666A Active JP6916340B2 (ja) | 2019-06-03 | 2020-04-09 | シミュレートされたデバイスをメモリベース通信プロトコルを使用してテストするためのシステムおよび方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US11302412B2 (ja) |
JP (1) | JP6916340B2 (ja) |
KR (1) | KR102243791B1 (ja) |
CN (1) | CN112035299B (ja) |
TW (1) | TWI743703B (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11069420B2 (en) * | 2019-07-25 | 2021-07-20 | Micron Technology, Inc. | In-system test of a memory device |
CN112711442A (zh) * | 2020-12-29 | 2021-04-27 | 北京浪潮数据技术有限公司 | 一种主机命令写入方法、设备、***及可读存储介质 |
CN113191114B (zh) * | 2021-04-30 | 2023-11-10 | 北京百度网讯科技有限公司 | 用于验证***的方法和装置 |
US20220382668A1 (en) * | 2021-05-28 | 2022-12-01 | Advantest Corporation | Systems and methods for concurrent and automated testing of zoned namespace solid state drives |
TWI772189B (zh) * | 2021-09-24 | 2022-07-21 | 英業達股份有限公司 | 硬碟模擬裝置及應用該裝置的測試系統及其測試方法 |
CN117806892B (zh) * | 2024-02-29 | 2024-06-14 | 山东云海国创云计算装备产业创新中心有限公司 | 存储芯片模型测试方法、装置、通信设备及存储介质 |
Family Cites Families (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0561935A (ja) * | 1991-08-30 | 1993-03-12 | Hitachi Ltd | 論理シミユレーシヨン方式 |
JPH06194415A (ja) * | 1992-09-30 | 1994-07-15 | American Teleph & Telegr Co <Att> | 論理回路の試験方法とその装置 |
US5920490A (en) * | 1996-12-26 | 1999-07-06 | Adaptec, Inc. | Integrated circuit test stimulus verification and vector extraction system |
US6076179A (en) * | 1997-01-29 | 2000-06-13 | Altera Corporation | Method and apparatus of increasing the vector rate of a digital test system |
US6493811B1 (en) * | 1998-01-26 | 2002-12-10 | Computer Associated Think, Inc. | Intelligent controller accessed through addressable virtual space |
US6185707B1 (en) * | 1998-11-13 | 2001-02-06 | Knights Technology, Inc. | IC test software system for mapping logical functional test data of logic integrated circuits to physical representation |
JP2001134469A (ja) * | 1999-08-16 | 2001-05-18 | Advantest Corp | 半導体試験用プログラムデバッグ装置 |
US7184917B2 (en) * | 2003-02-14 | 2007-02-27 | Advantest America R&D Center, Inc. | Method and system for controlling interchangeable components in a modular test system |
US7155379B2 (en) * | 2003-02-25 | 2006-12-26 | Microsoft Corporation | Simulation of a PCI device's memory-mapped I/O registers |
EP1767955B1 (en) * | 2003-03-31 | 2008-10-01 | Advantest Corporation | Test apparatus |
JP2005032191A (ja) * | 2003-07-11 | 2005-02-03 | Sharp Corp | 仮想テスタ、テスト装置、半導体集積回路用テストシステム、及び半導体集積回路用テストプログラムの検証方法 |
JP3774848B2 (ja) * | 2003-07-15 | 2006-05-17 | 忠義 須藤 | ドアガードのロック機構と掛かり防止機構 |
US20050251766A1 (en) | 2004-05-07 | 2005-11-10 | Shah Gaurav R | Circuit design interface |
US7210087B2 (en) * | 2004-05-22 | 2007-04-24 | Advantest America R&D Center, Inc. | Method and system for simulating a modular test system |
US7737715B2 (en) * | 2006-07-31 | 2010-06-15 | Marvell Israel (M.I.S.L) Ltd. | Compensation for voltage drop in automatic test equipment |
KR20080015691A (ko) * | 2006-08-16 | 2008-02-20 | 삼성전자주식회사 | 시스템 온 칩 모델 검증 방법 및 장치 |
US8229727B2 (en) * | 2007-01-09 | 2012-07-24 | International Business Machines Corporation | System and method for incorporating design behavior and external stimulus in microprocessor emulation model feedback using a shared memory |
US20090119542A1 (en) * | 2007-11-05 | 2009-05-07 | Advantest Corporation | System, method, and program product for simulating test equipment |
US8719649B2 (en) * | 2009-03-04 | 2014-05-06 | Alcatel Lucent | Method and apparatus for deferred scheduling for JTAG systems |
US8386867B2 (en) * | 2009-07-02 | 2013-02-26 | Silicon Image, Inc. | Computer memory test structure |
JP2012027688A (ja) * | 2010-07-23 | 2012-02-09 | Panasonic Corp | シミュレーション装置 |
US9043665B2 (en) * | 2011-03-09 | 2015-05-26 | Intel Corporation | Functional fabric based test wrapper for circuit testing of IP blocks |
US20140236527A1 (en) * | 2013-02-21 | 2014-08-21 | Advantest Corporation | Cloud based infrastructure for supporting protocol reconfigurations in protocol independent device testing systems |
US9310427B2 (en) * | 2013-07-24 | 2016-04-12 | Advantest Corporation | High speed tester communication interface between test slice and trays |
US9910689B2 (en) | 2013-11-26 | 2018-03-06 | Dynavisor, Inc. | Dynamic single root I/O virtualization (SR-IOV) processes system calls request to devices attached to host |
US9316689B2 (en) * | 2014-04-18 | 2016-04-19 | Breker Verification Systems | Scheduling of scenario models for execution within different computer threads and scheduling of memory regions for use with the scenario models |
US9454636B1 (en) | 2015-04-02 | 2016-09-27 | Esilicon Corporation | Integrated circuit design optimization |
US9678150B2 (en) * | 2015-10-27 | 2017-06-13 | Xilinx, Inc. | Methods and circuits for debugging circuit designs |
US10073932B2 (en) * | 2016-03-04 | 2018-09-11 | Synopsys, Inc. | Capturing time-slice of emulation data for offline embedded software debug |
US10719644B2 (en) * | 2017-06-30 | 2020-07-21 | Synopsys, Inc. | Method and framework to dynamically split a testbench into concurrent simulatable multi-processes and attachment to parallel processes of an accelerated platform |
US10295596B1 (en) * | 2017-08-09 | 2019-05-21 | Cadence Design Systems, Inc. | Method and system for generating validation tests |
GB2576493B (en) * | 2018-07-23 | 2022-01-05 | Advanced Risc Mach Ltd | Data Processing |
-
2019
- 2019-06-03 US US16/430,284 patent/US11302412B2/en active Active
-
2020
- 2020-03-12 TW TW109108241A patent/TWI743703B/zh active
- 2020-04-09 JP JP2020070666A patent/JP6916340B2/ja active Active
- 2020-04-28 CN CN202010347990.1A patent/CN112035299B/zh active Active
- 2020-04-29 KR KR1020200051936A patent/KR102243791B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
TWI743703B (zh) | 2021-10-21 |
KR20200139083A (ko) | 2020-12-11 |
TW202105376A (zh) | 2021-02-01 |
US11302412B2 (en) | 2022-04-12 |
US20200381071A1 (en) | 2020-12-03 |
CN112035299B (zh) | 2024-03-19 |
KR102243791B1 (ko) | 2021-04-22 |
CN112035299A (zh) | 2020-12-04 |
JP6916340B2 (ja) | 2021-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6916340B2 (ja) | シミュレートされたデバイスをメモリベース通信プロトコルを使用してテストするためのシステムおよび方法 | |
US8180620B2 (en) | Apparatus and method for performing hardware and software co-verification testing | |
CN102567166B (zh) | 一种显卡测试方法及测试*** | |
US9262305B1 (en) | Simulation observability and control of all hardware and software components of a virtual platform model of an electronics system | |
WO2014035463A1 (en) | System and methods for generating and managing a virtual device | |
US20060130029A1 (en) | Programming language model generating apparatus for hardware verification, programming language model generating method for hardware verification, computer system, hardware simulation method, control program and computer-readable storage medium | |
CN105893234A (zh) | 用于软件测试的方法和计算设备 | |
US9792402B1 (en) | Method and system for debugging a system on chip under test | |
US20110289373A1 (en) | Electornic Design Emulation Display Tool | |
US11347531B2 (en) | Generalized virtualization platform for systems using hardware abstraction software layers | |
US20080184150A1 (en) | Electronic circuit design analysis tool for multi-processor environments | |
CN114168200B (zh) | 多核处理器访存一致性的验证***及方法 | |
KR20220161200A (ko) | 구역화된 네임스페이스 솔리드 스테이트 드라이브의 동시 및 자동 테스트 시스템 및 방법 | |
CN107515803A (zh) | 一种存储性能测试方法和装置 | |
US9658849B2 (en) | Processor simulation environment | |
CN116306392A (zh) | 芯片仿真装置、方法、电子设备和存储介质 | |
US20120191444A1 (en) | Simulation device, simulation method, and computer program therefor | |
US10339229B1 (en) | Simulation observability and control of all hardware and software components of a virtual platform model of an electronics system | |
EP3734491A1 (en) | Method, apparatus, device, and medium for implementing simulator | |
JP2013020425A (ja) | オープンソースソフトウェアを利用したハードウェア・ソフトウェア協調検証方法 | |
US11004532B2 (en) | Method and system for analyzing traffic data | |
JP2007052783A (ja) | データ処理装置のシミュレーション | |
Liu et al. | VST: A virtual stress testing framework for discovering bugs in SSD flash-translation layers | |
US9721048B1 (en) | Multiprocessing subsystem with FIFO/buffer modes for flexible input/output processing in an emulation system | |
US20240054258A1 (en) | Unpack trigger for testing electronic control units |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200807 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210623 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210706 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210715 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6916340 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |