JP2020188606A - Control circuit and control apparatus - Google Patents
Control circuit and control apparatus Download PDFInfo
- Publication number
- JP2020188606A JP2020188606A JP2019092331A JP2019092331A JP2020188606A JP 2020188606 A JP2020188606 A JP 2020188606A JP 2019092331 A JP2019092331 A JP 2019092331A JP 2019092331 A JP2019092331 A JP 2019092331A JP 2020188606 A JP2020188606 A JP 2020188606A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output circuit
- voltage output
- circuit
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 43
- 239000003990 capacitor Substances 0.000 claims description 33
- 230000006866 deterioration Effects 0.000 claims description 18
- 238000001514 detection method Methods 0.000 claims description 14
- 230000001172 regenerating effect Effects 0.000 claims description 6
- 230000008929 regeneration Effects 0.000 claims description 2
- 238000011069 regeneration method Methods 0.000 claims description 2
- 238000000034 method Methods 0.000 description 17
- 238000010586 diagram Methods 0.000 description 14
- 238000004804 winding Methods 0.000 description 12
- 230000007423 decrease Effects 0.000 description 11
Images
Landscapes
- Electrostatic, Electromagnetic, Magneto- Strictive, And Variable-Resistance Transducers (AREA)
- Dc-Dc Converters (AREA)
Abstract
Description
本発明は、制御回路および制御装置に関する。 The present invention relates to control circuits and control devices.
特許文献1には、振動又は音を発生することができ、振動又は音を検出することができる、静電型トランスデューサが記載されている。
回生フライバック型の電圧出力回路においては、出力電圧が上昇する時には、電圧出力回路の入力側から大きなエネルギーを取るため入力コンデンサの電圧が下降し、出力電圧が下降する時はエネルギーが入力側へ戻るため入力コンデンサの電圧が上昇する。これにより、電圧出力回路への入力電圧の変動が大きくなり、静電型トランスデューサの動作が不安定になるおそれがある。そのため、電圧出力回路への入力電圧の変動を小さくする技術が望まれている。 In a regenerative flyback type voltage output circuit, when the output voltage rises, a large amount of energy is taken from the input side of the voltage output circuit, so the voltage of the input capacitor drops, and when the output voltage drops, the energy moves to the input side. The voltage of the input capacitor rises because it returns. As a result, the fluctuation of the input voltage to the voltage output circuit becomes large, and the operation of the electrostatic transducer may become unstable. Therefore, a technique for reducing fluctuations in the input voltage to the voltage output circuit is desired.
本発明は、電圧出力回路への入力電圧の変動を小さくし、静電型トランスデューサを安定して動作させることのできる制御回路および制御装置を提供することを目的とする。 An object of the present invention is to provide a control circuit and a control device capable of reducing fluctuations in the input voltage to a voltage output circuit and allowing the electrostatic transducer to operate stably.
本発明の一態様の制御回路は、振動、音又は圧力を発生させ、振動、音又は圧力を検出することができる静電型トランスデューサの制御回路であって、前記静電型トランスデューサに対して駆動電圧を印加する電圧出力回路に接続され、前記電圧出力回路に供給される直流電圧を昇圧する昇圧チョッパ回路で構成されたパワーマネージメント部と、前記電圧出力回路と前記パワーマネージメント部とを制御する制御部とを備え、前記制御部は、前記電圧出力回路を制御するための第1PWM信号を生成する第1PWM信号生成部と、前記パワーマネージメント部を制御するための第2PWM信号を生成する第2PWM信号生成部と、を有する。 The control circuit of one aspect of the present invention is a control circuit of an electrostatic transducer capable of generating vibration, sound or pressure and detecting vibration, sound or pressure, and is driven with respect to the electrostatic transducer. A power management unit connected to a voltage output circuit that applies a voltage and composed of a boost chopper circuit that boosts the DC voltage supplied to the voltage output circuit, and a control that controls the voltage output circuit and the power management unit. The control unit includes a first PWM signal generation unit that generates a first PWM signal for controlling the voltage output circuit, and a second PWM signal that generates a second PWM signal for controlling the power management unit. It has a generator and a generator.
また、制御回路において、前記電圧出力回路は、エネルギー回生回路であり、前記パワーマネージメント部は、回生されたエネルギーにより変動する前記電圧出力回路の入力電圧を制御する為の第1スイッチング素子を備え、前記制御部は、前記電圧出力回路の入力電圧を監視し、前記電圧出力回路の入力電圧が閾値電圧以下の時は前記第1スイッチング素子を動作させ、前記電圧出力回路の入力電圧が閾値電圧を超えている時は前記第1スイッチング素子を停止させる。 Further, in the control circuit, the voltage output circuit is an energy regeneration circuit, and the power management unit includes a first switching element for controlling an input voltage of the voltage output circuit that fluctuates depending on the regenerated energy. The control unit monitors the input voltage of the voltage output circuit, operates the first switching element when the input voltage of the voltage output circuit is equal to or lower than the threshold voltage, and the input voltage of the voltage output circuit sets the threshold voltage. When it exceeds, the first switching element is stopped.
また、制御回路において、前記パワーマネージメント部は、前記パワーマネージメント部の入力コンデンサにエネルギーを回生させるための第2スイッチング素子を備え、前記制御部は、前記電圧出力回路の入力電圧を監視し、前記電圧出力回路の入力電圧が前記閾値電圧以下の時は前記第1スイッチング素子を動作させるとともに、前記第2スイッチング素子を停止させ、前記電圧出力回路の入力電圧が前記閾値電圧を超えている時は前記第1スイッチング素子を停止させるとともに、前記第2スイッチング素子を動作させる。 Further, in the control circuit, the power management unit includes a second switching element for regenerating energy in the input capacitor of the power management unit, and the control unit monitors the input voltage of the voltage output circuit, and the above-mentioned When the input voltage of the voltage output circuit is equal to or lower than the threshold voltage, the first switching element is operated and the second switching element is stopped. When the input voltage of the voltage output circuit exceeds the threshold voltage, the first switching element is operated. The first switching element is stopped and the second switching element is operated.
また、制御回路において、前記昇圧チョッパ回路は、2列のスイッチ列を有するHブリッジ回路で構成される。 Further, in the control circuit, the boost chopper circuit is composed of an H-bridge circuit having two rows of switch rows.
また、制御回路において、前記制御部は、前記電圧出力回路の入力電圧が所定の値以上である場合、前記パワーマネージメント部および前記電圧出力回路とは異なる外部装置に前記パワーマネージメント部の出力電圧を供給する。 Further, in the control circuit, when the input voltage of the voltage output circuit is equal to or higher than a predetermined value, the control unit applies the output voltage of the power management unit to an external device different from the power management unit and the voltage output circuit. Supply.
また、制御回路において、前記制御部は、前記静電型トランスデューサの劣化度合いを検出する劣化検出部を備え、前記制御部は、前記静電型トランスデューサの劣化度合いに応じて前記パワーマネージメント部を制御する。 Further, in the control circuit, the control unit includes a deterioration detection unit that detects the degree of deterioration of the electrostatic transducer, and the control unit controls the power management unit according to the degree of deterioration of the electrostatic transducer. To do.
本発明の一態様の制御装置は、本発明の一態様の制御回路と、前記制御回路に接続され、前記静電型トランスデューサに電圧を印加する電圧出力回路と、を備える。 The control device of one aspect of the present invention includes a control circuit of one aspect of the present invention and a voltage output circuit connected to the control circuit and applying a voltage to the electrostatic transducer.
また、制御装置において、インバータを更に含む。 In addition, the control device further includes an inverter.
以下、添付図面を参照して、本発明に係る実施形態を詳細に説明する。なお、この実施形態により本発明が限定されるものではなく、また、実施形態が複数ある場合には、各実施形態を組み合わせて構成するものも含む。 Hereinafter, embodiments according to the present invention will be described in detail with reference to the accompanying drawings. The present invention is not limited to this embodiment, and when there are a plurality of embodiments, the present invention also includes a combination of the respective embodiments.
(第1実施形態)
図1を用いて、本発明の第1実施形態に係る制御システムの構成について説明する。図1は、本発明の第1実施形態に係る制御システムの構成の一例を示す図である。
(First Embodiment)
The configuration of the control system according to the first embodiment of the present invention will be described with reference to FIG. FIG. 1 is a diagram showing an example of a configuration of a control system according to the first embodiment of the present invention.
図1に示すように、制御システム1は、電圧出力回路2と、制御回路3と、マイクロコンピュータ4とを備える。制御回路3は、パワーマネージメント部5と、制御部6とを備える。マイクロコンピュータ4は、出力制御信号出力回路41を備える。
As shown in FIG. 1, the
電圧出力回路2は、フライバック型のコンバータとするが、本開示はこれに限定されない。電圧出力回路2は、フォワード型のコンバータであってもよいし、インバータであってもよい。
The
制御回路3は、マイクロコンピュータ4の制御下で、電圧出力回路2を制御する。電圧出力回路2は、制御回路3の制御下で、パワーマネージメント部5からの電力を変換して、変換後の電力を電圧出力部8から出力する。電圧出力回路2は、例えば電圧出力部8から出力した電力を静電型トランスデューサに印加する。以下では、電圧出力部8には、静電型トランスデューサが接続されているものとして説明する。
The
静電型トランスデューサは、特許文献1記載の静電型トランスデューサが例示されるが、本開示はこれに限定されない。静電型トランスデューサは、直列接続された抵抗及びコンデンサと、コンデンサに並列接続された抵抗と、の等価回路で表される。静電型トランスデューサは、高電圧(例えば、410V)が印加されると、コンデンサの両電極間の間隔が変化することで、振動、音又は圧力を発生することができる。静電型トランスデューサは、振動、音又は圧力が印加されると、コンデンサの両電極間の間隔が変化することで、時定数が変化し、振動、音又は圧力を検出することができる。
Examples of the electrostatic transducer include the electrostatic transducer described in
制御回路3は、静電型トランスデューサに振動、音又は圧力を発生させる場合に、電圧出力回路2を動作させる。
The
制御回路3は、静電型トランスデューサに振動、音又は圧力を検出させる場合に、電圧出力回路2を停止させる。
The
制御回路3は、ドライバIC(Integrated Circuit:半導体集積回路)とするが、本開示はこれに限定されない。
The
(電圧出力回路の構成)
電圧出力回路2は、トランス11と、ダイオード12及び14と、Nチャネル型のトランジスタ13及び15と、分圧回路16と、を含む。
(Configuration of voltage output circuit)
The
分圧回路16は、静電型トランスデューサの電圧を分圧した分圧電圧S5を、制御部6に出力する。分圧回路16は、静電型トランスデューサの電圧を410分の1に分圧することが例示されるが、本開示はこれに限定されない。
The voltage dividing
第1実施の形態では、電圧出力回路2がフライバック型のコンバータであるので、トランス11の1次巻線11aと、2次巻線11bとは、逆極性に巻かれている。
In the first embodiment, since the
電圧出力回路2は、回生型であり、1次側回路と2次側回路とが対称になっている。電圧出力回路2は、回生型としたが、本開示はこれに限定されない。
The
電圧出力回路2は、回生型とすることで、静電型トランスデューサ側の電力をパワーマネージメント部5に回生できるので、電力損失を抑制できる。
By making the voltage output circuit 2 a regenerative type, the electric power on the electrostatic transducer side can be regenerated to the
トランス11の1次巻線11aの一端は、パワーマネージメント部5の一端に、電気的に接続されている。ダイオード12のアノードは、パワーマネージメント部5の他端に、電気的に接続されている。
One end of the primary winding 11a of the
ダイオード12のカソードは、トランス11の1次巻線11aの他端に、電気的に接続されている。トランジスタ13のドレイン−ソース経路は、ダイオード12に、電気的に並列接続されている。トランジスタ13のゲートには、第1スイッチング信号S2が制御部6から入力される。
The cathode of the
トランス11の2次巻線11bの一端は、電圧出力部8の一端に、電気的に接続されている。ダイオード14のアノードは、電圧出力部8の他端に、電気的に接続されている。
One end of the secondary winding 11b of the
ダイオード14のカソードは、トランス11の2次巻線11bの他端に、電気的に接続されている。トランジスタ15のドレイン−ソース経路は、ダイオード14に、電気的に並列接続されている。トランジスタ15のゲートには、第2スイッチング信号S3が制御部6から入力される。
The cathode of the
制御部6は、電圧出力部8から印加する電圧を上昇させる場合(例えば、0Vから410Vへと正弦波状に上昇させる場合)には、PWM(Pulse Width Modulation)の第1スイッチング信号S2をトランジスタ13のゲートに出力し、トランジスタ13をスイッチング動作させる。
When the voltage applied from the
トランジスタ13がオン状態の期間に、トランス11の1次巻線11a側にエネルギーが蓄積される。トランジスタ13がオフ状態の期間に、トランス11の2次巻線11bから、エネルギーが放出される。2次巻線11bから放出されたエネルギーは、ダイオード14で整流され、電圧出力部8から出力される。
Energy is stored on the primary winding 11a side of the
制御部6は、電圧出力部8から印加する電圧を下降させる場合(例えば、410Vから0Vへと正弦波状に下降させる場合)には、PWMの第2スイッチング信号S3をトランジスタ15のゲートに出力し、トランジスタ15をスイッチング動作させる。
The control unit 6 outputs the second PWM switching signal S3 to the gate of the
トランジスタ15がオン状態の期間に、トランス11の2次巻線11b側にエネルギーが蓄積される。トランジスタ15がオフ状態の期間に、トランス11の1次巻線11aから、エネルギーが放出される。1次巻線11aから放出されたエネルギーは、ダイオード12で整流され、パワーマネージメント部5に入力される。
While the
コンデンサ7は、静電型トランスデューサに電気的に並列に接続されている。コンデンサ7は、静電型トランスデューサに印加される電圧を平滑化する。
The
(制御回路の構成)
制御回路3は、パワーマネージメント部5と、制御部6とを含む。
(Control circuit configuration)
The
パワーマネージメント部5は、コンデンサ22と、チョークコイル23と、トランジスタ24と、ダイオード25と、分圧回路26と、コンデンサ27とを備える。パワーマネージメント部5は、電源接続部9に接続された直流電源から電圧が印加される。図1に示すように、パワーマネージメント部5は、昇圧チョッパ回路で構成されている。
The
コンデンサ22は、電源接続部9に並列に接続されている。電源接続部9及びコンデンサ22の一端は、基準電位に接続されている。本実施形態において基準電位はグランドであるが、本開示はこれに限定されない。コンデンサ22は、パワーマネージメント部5に印加される電圧を平滑化する。後述するが、第2、4実施形態では、コンデンサ22には、電圧出力回路2からエネルギーが回生される。
The
チョークコイル23の一端には、電源接続部9と、コンデンサ22の他端とが接続されている。チョークコイル23の他端には、トランジスタ24のドレインと、ダイオード25のアノードとが接続されている。
The power
トランジスタ24のゲートには、制御部6の第2PWM信号生成部32からスイッチング信号S4がバッファ36を介して入力される。トランジスタ24は、スイッチング信号S4に従って、オンとオフとを切り換える。トランジスタ24のソースは、基準電位に接続されている。トランジスタ24は、Nチャネル型のトランジスタである。トランジスタ24は、第1スイッチング素子とも呼ばれる。
A switching signal S4 is input to the gate of the
ダイオード25のカソードは、分圧回路26の一端と、コンデンサ27との一端に接続されている。
The cathode of the
分圧回路26の他端は、基準電位に接続されている。分圧回路26は、電圧出力回路2への入力電圧を分圧した分圧電圧S6を、第2PWM信号生成部32に出力する。
The other end of the
コンデンサ27は、電圧出力回路2に並列に接続されている。コンデンサ27には、電圧出力回路2からエネルギーが回生される。
The
(制御部の構成)
制御部6は、第1PWM信号生成部31と、第2PWM信号生成部32と、劣化検出部33とを備える。制御部6は、電圧出力回路2と、パワーマネージメント部5とを制御する。
(Structure of control unit)
The control unit 6 includes a first PWM
第1PWM信号生成部31は、出力制御信号出力回路41から入力される出力制御信号S1に従って、電圧出力回路2を動作させたり、停止させたりする。第1PWM信号生成部31は、電圧出力回路2を制御するための第1PWM信号を生成し、電圧出力回路2に出力する。第1PWM信号生成部31は、電圧出力回路2を動作させる場合、分圧電圧S5に基づいて、第1スイッチング信号S2又は第2スイッチング信号S3を出力して、電圧出力回路2を動作させる。
The first PWM
第1PWM信号生成部31は、バッファ34を介して、第1スイッチング信号S2をトランジスタ13のゲートに出力する。第1PWM信号生成部31は、バッファ35を介して、第2スイッチング信号S3をトランジスタ15のゲートに入力する。
The first PWM
第1PWM信号生成部31は、劣化検出部33から入力された、静電型トランスデューサの劣化の度合いを示す検出信号S7に基づいて、第1スイッチング信号S2又は第2スイッチング信号S3を出力してもよい。第1PWM信号生成部31は、検出信号S7に基づいて、電圧出力回路2を停止させてもよい。
The first PWM
第2PWM信号生成部32は、電圧出力回路2に印加される入力電圧を監視する。具体的には、第2PWM信号生成部32は、電圧出力回路2に印加される入力電圧を分圧した、分圧電圧S6に基づいて、電圧出力回路2に印加される入力電圧を監視する。第2PWM信号生成部32は、分圧電圧S6に基づいて、パワーマネージメント部5を制御するための第2PWM信号を生成し、パワーマネージメント部5に出力する。
The second PWM signal generation unit 32 monitors the input voltage applied to the
第2PWM信号生成部32は、トランジスタ24のゲートにスイッチング信号S4を出力する。第2PWM信号生成部32は、分圧電圧S6に基づいてスイッチング信号S4を出力し、トランジスタ24を動作させたり、停止させたりする。
The second PWM signal generation unit 32 outputs the switching signal S4 to the gate of the
具体的には、第2PWM信号生成部32は、電圧出力回路2の入力電圧が閾値電圧以下の時は、トランジスタ24を動作させる。第2PWM信号生成部32は、電圧出力回路2の入力電圧が閾値電圧を超えている場合には、トランジスタ24を停止させる。
Specifically, the second PWM signal generation unit 32 operates the
第2PWM信号生成部32は、劣化検出部33から入力された、静電型トランスデューサの劣化の度合いを示す検出信号S7に基いて、スイッチング信号S4を出力してもよい。
The second PWM signal generation unit 32 may output the switching signal S4 based on the detection signal S7 input from the
図2Aと、図2Bとを用いて、電圧出力回路2の入力電圧を制御する方法について説明する。図2Aは、電圧出力回路2の出力電圧と、入力電圧との関係を説明するための図である。図2Bは、電圧出力回路2の入力電圧を制御する方法を説明するための図である。
A method of controlling the input voltage of the
上述したように、電圧出力回路2の出力電圧を上昇させる場合には、第1スイッチング信号S2をトランジスタ13のゲートに出力し、トランジスタ13を動作させることで電圧出力部8にエネルギーを送出する。電圧出力回路2の出力電圧を下降させる場合には、第2スイッチング信号S3をトランジスタ15のゲートに出力し、トランジスタ15を動作させることで、コンデンサ7に充電されていた電圧を放電し、エネルギーを1次側に放電する。このため、図2Aに示すように、電圧出力回路2の入力電圧は、出力電圧の上昇時には下降し、出力電圧の下降時には上昇する。
As described above, when the output voltage of the
第2PWM信号生成部32は、パワーマネージメント部5を制御し、電圧出力回路2の入力電圧の下降を制限することで、電圧出力回路2の出力電圧の変動を抑制する。
The second PWM signal generation unit 32 controls the
第2PWM信号生成部32は、電圧出力回路2の入力電圧が閾値電圧以下の時には、トランジスタ24にスイッチング信号S4を出力し、トランジスタ24を動作させる。これにより、図2Bの区間t1に示すようにチョークコイル23に蓄えられたエネルギーが電圧出力回路2に供給されるので、電圧出力回路2の入力電圧の下降を制限することができる。
When the input voltage of the
第2PWM信号生成部32は、電圧出力回路2の入力電圧が閾値電圧を超えている時には、トランジスタ24にスイッチング信号S4を出力し、トランジスタ24を停止させる。これにより、コンデンサ27にエネルギーを回生している時は、パワーマネージメント部5からの電圧供給を停止する。
When the input voltage of the
劣化検出部33は、電圧出力部8に接続された静電型トランスデューサの劣化を検出する。劣化検出部33は、例えば分圧電圧S5の電圧変化に基づいて、静電型トランスデューサの劣化を検出する。劣化検出部33は、例えば静電型トランスデューサの劣化の度合いに応じた検出信号S7をマイクロコンピュータ4と、第1PWM信号生成部31と、第2PWM信号生成部32とに出力する。
The
マイクロコンピュータ4は、検出信号S7に応じて出力制御信号S1を第1PWM信号生成部31に出力し、電圧出力回路2の動作を停止する。
The microcomputer 4 outputs the output control signal S1 to the first PWM
(制御回路の処理)
図3を用いて、本実施形態に係る制御回路3の処理について説明する。図3は、本実施形態に係る制御回路3の処理の流れの一例を示すフローチャートである。
(Control circuit processing)
The processing of the
まず、制御回路3は、電圧出力回路2の動作を開始する(ステップS101)。そして、ステップS102に進む。
First, the
制御回路3は、電圧出力回路2の入力電圧を監視する(ステップS102)。そして、ステップS103に進む。
The
制御回路3は、電圧出力回路2の入力電圧が閾値電圧以下であるか否かを判定する(ステップS103)。電圧出力回路2の入力電圧が閾値電圧以下であると判定された場合(ステップS103のYes)、ステップS104に進む。電圧出力回路2の入力電圧が閾値電圧を超えていると判定された場合(ステップS103のNo)、ステップS105に進む。
The
ステップS104において、制御回路3は、パワーマネージメント部5からエネルギーを供給し、電圧出力回路2の入力電圧の下降を制限する(ステップS104)。そして、ステップS106に進む。
In step S104, the
ステップS105において、制御回路3は、パワーマネージメント部5からのエネルギー供給を停止する(ステップS105)。そして、ステップS106に進む。
In step S105, the
制御回路3は、電圧出力回路2の動作を終了するか否かを判定する(ステップS106)。電圧出力回路2の動作を終了しないと判定された場合(ステップS106のNo)、ステップS102に進み、制御回路3は、上述の処理を実行する。電圧出力回路2の動作を終了すると判定された場合(ステップS106のYes)、図3の処理を終了する。
The
上述のとおり、第1実施形態では、電圧出力回路2の入力電圧が閾値電圧以下である場合には入力電圧の下降を制限し、閾値電圧を超えている場合にはパワーマネージメント部5を停止させる事ができる。その結果、電圧出力回路2の入力電圧の変動が抑制され、かつリップルも減少するので静電型トランスデューサを安定して動作させることができる。
As described above, in the first embodiment, when the input voltage of the
(第2実施形態)
図4を用いて、本発明の第2実施形態に係る制御システムの構成について説明する。図4は、本発明の第2実施形態に係る制御システムの構成の一例を示す図である。
(Second Embodiment)
The configuration of the control system according to the second embodiment of the present invention will be described with reference to FIG. FIG. 4 is a diagram showing an example of the configuration of the control system according to the second embodiment of the present invention.
本発明の第2実施形態に係る制御システム1Aは、パワーマネージメント部5Aがトランジスタ28を備えている点で、図1に図示の制御システム1とは異なっている。トランジスタ28は、Nチャネル型のトランジスタである。トランジスタ28は第2スイッチング素子とも呼ばれる。
The
トランジスタ28のドレインは、ダイオード25のカソードと接続されている。トランジスタ28のソースは、ダイオード25のアノードと接続されている。トランジスタ28のゲートには、第2PWM信号生成部32からスイッチング信号S8がバッファ37を介して入力される。トランジスタ28は、スイッチング信号S8に従って、オンとオフとを切り換える。第2実施形態に係るパワーマネージメント部5Aは、コンデンサ22にエネルギーを回生することができる。
The drain of the
第2PWM信号生成部32は、第1実施形態と同様、電圧出力回路2の入力電圧を監視する。
The second PWM signal generation unit 32 monitors the input voltage of the
図5を用いて、電圧出力回路2の入力電圧を制御する方法について説明する。図5は、第2実施形態に係る電圧を電圧出力回路2の入力電圧を制御する方法を説明するための図である。
A method of controlling the input voltage of the
図5に示すように、第2PWM信号生成部32は、電圧出力回路2の入力電圧が閾値電圧以下の時には、トランジスタ24にスイッチング信号S4を出力し、トランジスタ28にスイッチング信号S8を出力する。これにより、第2PWM信号生成部32は、トランジスタ24を動作させるとともに、トランジスタ28を停止させて、チョークコイル23に蓄えられたエネルギーを電圧出力回路2に供給する。その結果、電圧出力回路2の入力電圧の下降を制限することができる。
As shown in FIG. 5, when the input voltage of the
第2PWM信号生成部32は、電圧出力回路2の入力電圧が閾値電圧を超えている時には、トランジスタ24にスイッチング信号S4を出力し、トランジスタ28にスイッチング信号S8を出力する。これにより、第2PWM信号生成部32は、トランジスタ28を動作させるとともに、トランジスタ24を停止させて、コンデンサ22にエネルギーを回生する。これにより、パワーマネージメント部5Aは、電圧出力回路2の入力電圧の上昇を制限する。なお、後述の第3実施形態および第4実施形態についても、図5に示すように、入力電圧の上下限を制御することができる。
When the input voltage of the
(制御回路の処理)
図6を用いて、本実施形態に係る制御回路3の処理について説明する。図6は、本実施形態に係る制御回路3の処理の流れの一例を示すフローチャートである。
(Control circuit processing)
The processing of the
ステップS201〜ステップS204およびステップS206については、それぞれ、図3に図示のステップS101〜ステップS104およびステップS106と同様なので説明は省略する。 The description of steps S201 to S204 and step S206 will be omitted because they are the same as steps S101 to S104 and step S106 shown in FIG. 3, respectively.
電圧出力回路2の入力電圧が閾値電圧を超えていると判定された場合(ステップS203のNo)、制御回路3は、パワーマネージメント部5Aでエネルギーを回収し、エネルギーの上限を制限する(ステップS205)。なお、後述の第3実施形態および第4実施形態についても、図6に示すフローチャートと同様の処理を実行する。
When it is determined that the input voltage of the
上述のとおり、第2実施形態は、第1実施形態と同様、電圧出力回路2の入力電圧が閾値電圧以下である場合には入力電圧の下降を制限し、閾値電圧を超えている場合には入力電圧の上昇を制限することができる。その結果、電圧出力回路2の入力電圧の変動が抑制され、かつリップルも減少するので静電型トランスデューサを安定して動作させることができる。
As described above, as in the first embodiment, the second embodiment limits the decrease in the input voltage when the input voltage of the
(第3実施形態)
図7を用いて、本発明の第3実施形態に係る制御システムの構成について説明する。図7は、本発明の第3実施形態の制御システムの構成の一例を示す図である。
(Third Embodiment)
The configuration of the control system according to the third embodiment of the present invention will be described with reference to FIG. 7. FIG. 7 is a diagram showing an example of the configuration of the control system according to the third embodiment of the present invention.
本発明の第3実施形態に係る制御システム1Bは、レギュレータ40と、外部装置50とを備えている点で、図1に図示の制御システム1と異なっている。
The
外部装置50は、レギュレータ40を介して、パワーマネージメント部5と接続されている。
The
第3実施形態では、電圧出力回路2の入力電圧が所定の値以上である場合には、レギュレータ40を動作させて、外部装置50にエネルギーを供給する。すなわち、第2実施形態でコンデンサに回生していたエネルギーを、第3実施形態では、外部装置50のエネルギーとして使用する。なお、所定の値は、第2実施形態における閾値電圧と同じであってもよいし、異なっていてもよい。
In the third embodiment, when the input voltage of the
具体的には、電圧出力回路2の入力電圧が閾値電圧を超えている場合には制御部6は、レギュレータ40を駆動させて、外部装置50にエネルギーを供給する。これにより、第2実施形態と同様、電圧出力回路2の入力電圧の上昇を抑制することができる。
Specifically, when the input voltage of the
上述のとおり、第3実施形態は、第2実施形態と同様、電圧出力回路2の入力電圧が閾値電圧以下である場合には入力電圧の下降を制限し、閾値電圧を超えている場合には外部装置50にエネルギーを供給することで入力電圧の上昇を制限することができる。その結果、電圧出力回路2の入力電圧の変動が抑制され、かつリップルも減少するので静電型トランスデューサを安定して動作させることができる。
As described above, as in the second embodiment, the third embodiment limits the decrease in the input voltage when the input voltage of the
(第4実施形態)
図8を用いて、本発明の第4実施形態に係る制御システムの構成について説明する。図8は、本発明の第4実施形態の制御システムの構成の一例を示す図である。
(Fourth Embodiment)
The configuration of the control system according to the fourth embodiment of the present invention will be described with reference to FIG. FIG. 8 is a diagram showing an example of the configuration of the control system according to the fourth embodiment of the present invention.
本発明の第4実施形態に係る制御システム1Cは、パワーマネージメント部5BがHブリッジ回路で構成されている点で、図1に図示の制御システム1とは異なっている。
The control system 1C according to the fourth embodiment of the present invention is different from the
パワーマネージメント部5Bは、コンデンサ22と、分圧回路26と、コンデンサ27と、トランジスタ61と、トランジスタ62と、トランジスタ63と、トランジスタ64と、ダイオード65と、ダイオード66と、ダイオード67と、ダイオード68と、コイル69とを備える。
The
トランジスタ61と、ダイオード65とは、並列に接続されている。トランジスタ61のドレインは、コンデンサ22の一端と、ダイオード65のカソードと接続されている。トランジスタ61のソースは、トランジスタ62のドレイン、ダイオード65のアノード、およびコイル69の一端と接続されている。トランジスタ61のゲートには第2PWM信号生成部32からバッファ36を介して、スイッチング信号S9が入力される。トランジスタ61は、スイッチング信号S9に従って、オンとオフとを切り換える。トランジスタ61は、Nチャネル型のトランジスタである。
The
トランジスタ62と、ダイオード66とは、並列に接続されている。トランジスタ62のドレインは、トランジスタ61のソース、ダイオード65のアノード(又は、ダイオード66のカソード)、およびコイル69の一端に接続されている。トランジスタ62のソースは、基準電位と、ダイオード66のアノードとに接続されている。トランジスタ62のゲートには第2PWM信号生成部32からバッファ37を介して、スイッチング信号S10が入力される。トランジスタ62は、スイッチング信号S10に従って、オンとオフとを切り換える。トランジスタ62は、Nチャネル型のトランジスタである。
The
トランジスタ63と、ダイオード67とは、並列に接続されている。トランジスタ63のドレインは、分圧回路26の一端と、ダイオード67のカソードと接続されている。トランジスタ63のソースは、トランジスタ64のドレイン、ダイオード67のアノード、およびコイル69の他端と接続されている。トランジスタ63のゲートには第2PWM信号生成部32からバッファ38を介して、スイッチング信号S11が入力される。トランジスタ63は、スイッチング信号S11に従って、オンとオフとを切り換える。トランジスタ63は、Nチャネル型のトランジスタである。
The
トランジスタ64と、ダイオード68とは、並列に接続されている。トランジスタ64のドレインは、トランジスタ63のソース、ダイオード68のカソード、およびコイル69の他端に接続されている。トランジスタ64のソースは、基準電位と、ダイオード68のアノードとに接続されている。トランジスタ64のゲートには第2PWM信号生成部32からバッファ39を介して、スイッチング信号S12が入力される。トランジスタ64は、スイッチング信号S12に従って、オンとオフとを切り換える。トランジスタ64は、Nチャネル型のトランジスタである。
The
第2PWM信号生成部32は、パワーマネージメント部5Bを制御し、電圧出力回路2の入力電圧の上下限を制限することで、電圧出力回路2の出力電圧の変動を抑制する。
The second PWM signal generation unit 32 controls the
第2PWM信号生成部32は、電圧出力回路2の入力電圧が閾値電圧以下の時には、トランジスタ61と、トランジスタ64とを動作させ、トランジスタ62と、トランジスタ63とを停止させる。これにより、パワーマネージメント部5Bは、電圧出力回路2にエネルギーを供給し、電圧出力回路2の入力電圧の下降を制限することができる。
When the input voltage of the
第2PWM信号生成部32は、電圧出力回路2の入力電圧が閾値電圧を超えている時には、トランジスタ62と、トランジスタ63とを動作させ、トランジスタ61と、トランジスタ64とを停止させる。これにより、パワーマネージメント部5Bは、コンデンサ22にエネルギーを回生し、電圧出力回路2の入力電圧の上昇を抑制することができる。
When the input voltage of the
上述のとおり、第4実施形態では、パワーマネージメント部5Bは、Hブリッジ回路で構成されているので、電圧出力回路2の入力電圧の変動をより安定して抑制することができる。具体的には、パワーマネージメント部5Bは、コンデンサ22と、コンデンサ27との電圧の大きさに関わらず、コンデンサ22にエネルギーを回生することができる。
As described above, in the fourth embodiment, since the
以上、本発明の実施形態を説明したが、これら実施形態の内容により実施形態が限定されるものではない。また、前述した構成要素には、当業者が容易に想定できるもの、実質的に同一のもの、いわゆる均等の範囲のものが含まれる。さらに、前述した構成要素は適宜組み合わせることが可能である。さらに、前述した実施形態の要旨を逸脱しない範囲で構成要素の種々の省略、置換又は変更を行うことができる。 Although the embodiments of the present invention have been described above, the embodiments are not limited by the contents of these embodiments. Further, the above-mentioned components include those that can be easily assumed by those skilled in the art, those that are substantially the same, that is, those having a so-called equal range. Furthermore, the components described above can be combined as appropriate. Further, various omissions, replacements or changes of components can be made without departing from the gist of the above-described embodiment.
1 制御システム
2 電圧出力回路
3 制御回路
4 マイクロコンピュータ
5 パワーマネージメント部
6 制御部
7 コンデンサ
8 電圧出力部
9 電源接続部
31 第1PWM信号生成部
32 第2PWM信号生成部
33 劣化検出部
1
Claims (8)
前記静電型トランスデューサに対して駆動電圧を印加する電圧出力回路に接続され、前記電圧出力回路に供給される直流電圧を昇圧する昇圧チョッパ回路で構成されたパワーマネージメント部と、
前記電圧出力回路と前記パワーマネージメント部とを制御する制御部とを備え、
前記制御部は、
前記電圧出力回路を制御するための第1PWM信号を生成する第1PWM信号生成部と、
前記パワーマネージメント部を制御するための第2PWM信号を生成する第2PWM信号生成部と、
を有する、
制御回路。 A control circuit of an electrostatic transducer capable of generating vibration, sound or pressure and detecting vibration, sound or pressure, connected to a voltage output circuit that applies a driving voltage to the electrostatic transducer. A power management unit composed of a boost chopper circuit that boosts the DC voltage supplied to the voltage output circuit, and
A control unit that controls the voltage output circuit and the power management unit is provided.
The control unit
A first PWM signal generation unit that generates a first PWM signal for controlling the voltage output circuit,
A second PWM signal generation unit that generates a second PWM signal for controlling the power management unit,
Have,
Control circuit.
前記制御部は、前記電圧出力回路の入力電圧を監視し、前記電圧出力回路の入力電圧が閾値電圧以下の時は前記第1スイッチング素子を動作させ、前記電圧出力回路の入力電圧が閾値電圧を超えている時は前記第1スイッチング素子を停止させる、
請求項1に記載の制御回路。 The voltage output circuit is an energy regeneration circuit, and the power management unit includes a first switching element for controlling an input voltage of the voltage output circuit that fluctuates depending on the regenerated energy.
The control unit monitors the input voltage of the voltage output circuit, operates the first switching element when the input voltage of the voltage output circuit is equal to or less than the threshold voltage, and the input voltage of the voltage output circuit sets the threshold voltage. When it exceeds, the first switching element is stopped.
The control circuit according to claim 1.
前記制御部は、前記電圧出力回路の入力電圧を監視し、
前記電圧出力回路の入力電圧が前記閾値電圧以下の時は前記第1スイッチング素子を動作させるとともに、前記第2スイッチング素子を停止させ、
前記電圧出力回路の入力電圧が前記閾値電圧を超えている時は前記第1スイッチング素子を停止させるとともに、前記第2スイッチング素子を動作させる、
請求項2に記載の制御回路。 The power management unit includes a second switching element for regenerating energy in the input capacitor of the power management unit.
The control unit monitors the input voltage of the voltage output circuit and monitors the input voltage.
When the input voltage of the voltage output circuit is equal to or lower than the threshold voltage, the first switching element is operated and the second switching element is stopped.
When the input voltage of the voltage output circuit exceeds the threshold voltage, the first switching element is stopped and the second switching element is operated.
The control circuit according to claim 2.
請求項1に記載の制御回路。 The boost chopper circuit is composed of an H-bridge circuit having two rows of switches.
The control circuit according to claim 1.
請求項1から4のいずれか1項に記載の制御回路。 When the input voltage of the voltage output circuit is equal to or higher than a predetermined value, the control unit supplies the output voltage of the power management unit to the power management unit and an external device different from the voltage output circuit.
The control circuit according to any one of claims 1 to 4.
前記制御部は、前記静電型トランスデューサの劣化度合いに応じて前記パワーマネージメント部を制御する、
請求項1から5のいずれか1項に記載の制御回路。 The control unit includes a deterioration detection unit that detects the degree of deterioration of the electrostatic transducer.
The control unit controls the power management unit according to the degree of deterioration of the electrostatic transducer.
The control circuit according to any one of claims 1 to 5.
前記制御回路に接続され、前記静電型トランスデューサに電圧を印加する電圧出力回路と、
を備える、制御装置。 The control circuit according to any one of claims 1 to 6.
A voltage output circuit connected to the control circuit and applying a voltage to the electrostatic transducer,
A control device.
請求項7に記載の制御装置。 Including more inverters,
The control device according to claim 7.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019092331A JP7292969B2 (en) | 2019-05-15 | 2019-05-15 | Control circuit and control device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019092331A JP7292969B2 (en) | 2019-05-15 | 2019-05-15 | Control circuit and control device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020188606A true JP2020188606A (en) | 2020-11-19 |
JP7292969B2 JP7292969B2 (en) | 2023-06-19 |
Family
ID=73223340
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019092331A Active JP7292969B2 (en) | 2019-05-15 | 2019-05-15 | Control circuit and control device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7292969B2 (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007274788A (en) * | 2006-03-30 | 2007-10-18 | Fujinon Corp | Drive unit |
JP2015181272A (en) * | 2010-03-11 | 2015-10-15 | オーディオ ピクセルズ エルティーディー.Audio Pixels Ltd. | Electrostatic parallel plate actuators whose moving elements are driven only by electrostatic force and methods useful in conjunction therewith |
WO2018144856A1 (en) * | 2017-02-03 | 2018-08-09 | President And Fellows Of Harvard College | Area efficient single-ended analog-to-digital converter |
-
2019
- 2019-05-15 JP JP2019092331A patent/JP7292969B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007274788A (en) * | 2006-03-30 | 2007-10-18 | Fujinon Corp | Drive unit |
JP2015181272A (en) * | 2010-03-11 | 2015-10-15 | オーディオ ピクセルズ エルティーディー.Audio Pixels Ltd. | Electrostatic parallel plate actuators whose moving elements are driven only by electrostatic force and methods useful in conjunction therewith |
WO2018144856A1 (en) * | 2017-02-03 | 2018-08-09 | President And Fellows Of Harvard College | Area efficient single-ended analog-to-digital converter |
Also Published As
Publication number | Publication date |
---|---|
JP7292969B2 (en) | 2023-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100463343C (en) | Power supply | |
WO2012105112A1 (en) | Dc-dc converter | |
EP3186877B1 (en) | Floating output voltage boost-buck regulator using a buck controller with low input and low output ripple | |
US9083241B2 (en) | Power factor correction circuit for providing protection against overvoltage | |
JP5332031B2 (en) | Switching control method for transformer coupled booster | |
JP2018137949A (en) | Motor drive device | |
JP2016123202A (en) | Power conversion device and control method for power conversion device | |
JP5069249B2 (en) | Power converter control method | |
JPWO2012066682A1 (en) | Auxiliary power supply for vehicle | |
KR102502208B1 (en) | Dc-dc converter and driving method thereof | |
JP7292969B2 (en) | Control circuit and control device | |
JP5545839B2 (en) | Switching power supply | |
JP4796133B2 (en) | Power supply | |
JP6239242B2 (en) | Semiconductor illumination power supply control circuit, semiconductor integrated circuit, and semiconductor illumination power supply | |
KR20160071842A (en) | Gate Driver and Driving Method Thereof | |
WO2018079127A1 (en) | Inductive load energization control device | |
JP2009240112A (en) | Power supply device and semiconductor integrated circuit device | |
KR102073697B1 (en) | Plasma pulse power supply | |
JP2007151224A (en) | Inverter power unit | |
JP6552895B2 (en) | Power converter | |
JP6774891B2 (en) | Power supply | |
JP6770384B2 (en) | Power converter | |
JP2015144518A (en) | inverter circuit | |
WO2021002233A1 (en) | Control circuit, control device, and system | |
JP6053840B2 (en) | Power supply device and image forming apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220419 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230131 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230327 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230509 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230607 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7292969 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |