JP2020181243A - Electronic control device - Google Patents
Electronic control device Download PDFInfo
- Publication number
- JP2020181243A JP2020181243A JP2019081935A JP2019081935A JP2020181243A JP 2020181243 A JP2020181243 A JP 2020181243A JP 2019081935 A JP2019081935 A JP 2019081935A JP 2019081935 A JP2019081935 A JP 2019081935A JP 2020181243 A JP2020181243 A JP 2020181243A
- Authority
- JP
- Japan
- Prior art keywords
- arithmetic
- unit
- processing
- parallel
- units
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims description 34
- 238000003745 diagnosis Methods 0.000 claims description 27
- 239000000284 extract Substances 0.000 claims description 3
- 238000002405 diagnostic procedure Methods 0.000 claims 1
- 230000006870 function Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 101100048435 Caenorhabditis elegans unc-18 gene Proteins 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000004378 air conditioning Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
- G05B19/0428—Safety, monitoring
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/2002—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
- G06F11/2005—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication controllers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
- G06F11/2242—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors in multi-processor systems, e.g. one processor becoming the test master
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Computer Hardware Design (AREA)
- Automation & Control Theory (AREA)
- Multi Processors (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Microcomputers (AREA)
- Advance Control (AREA)
- Debugging And Monitoring (AREA)
- Hardware Redundancy (AREA)
Abstract
Description
本発明は電子制御装置に関する。 The present invention relates to an electronic control device.
例えば車両に搭載される電子制御装置では、車両の制御の複雑化によりマイクロコンピュータ(以下、マイコンと略す)の処理能力の向上が図られている。このような技術として、特許文献1に示すようにマルチコアマイコンにより演算処理を並列実行させることが行われている。
For example, in an electronic control device mounted on a vehicle, the processing capacity of a microcomputer (hereinafter, abbreviated as a microcomputer) is improved by complicating the control of the vehicle. As such a technique, as shown in
ところで、マイコンによる演算処理をさらに高めるためにマイコンに並列演算処理器を搭載することが提案されている。この並列演算処理器はハードウェアから構成されており、マイコンのコアから複数の演算命令の集合体である演算命令群を処理することが要求された場合は、演算命令を当該演算命令に対応する演算器に対して自動的に割振って演算処理するものである。このような並列演算処理器をマイコンに搭載することにより高速な演算処理が可能となる。 By the way, in order to further enhance the arithmetic processing by the microcomputer, it has been proposed to equip the microcomputer with a parallel arithmetic processor. This parallel arithmetic processor is composed of hardware, and when it is requested from the core of a microcomputer to process an arithmetic instruction group which is a collection of a plurality of arithmetic instructions, the arithmetic instruction corresponds to the arithmetic instruction. It automatically allocates to the arithmetic unit and performs arithmetic processing. By mounting such a parallel arithmetic processor on a microcomputer, high-speed arithmetic processing becomes possible.
しかしながら、並列演算処理器は、コアから要求された複数の演算命令を対応する演算器にどのような順番で演算処理するのかをハードウェアが自動的に割振っているため、演算器が故障した場合に演算器のいずれが故障しているのかを特定するのが困難である。 However, in the parallel arithmetic processor, the arithmetic unit fails because the hardware automatically allocates the order in which the multiple arithmetic instructions requested from the core are processed by the corresponding arithmetic units. In some cases, it is difficult to identify which of the arithmetic units is out of order.
本発明は上記事情に鑑みてなされたもので、その目的は、マイコンに搭載された並列演算処理器が有する複数の演算器のいずれが故障しているのかを特定可能な電子制御装置を提供することにある。 The present invention has been made in view of the above circumstances, and an object of the present invention is to provide an electronic control device capable of identifying which of a plurality of arithmetic units included in a parallel arithmetic processing unit mounted on a microcomputer is out of order. There is.
請求項1の発明によれば、制御部(12a〜12c)は、同一種類の演算器(19)の数だけ同一の演算命令からなる演算命令群を処理させることを並列演算処理部(13)に要求する。このとき、演算器(19)のいずれかが故障している場合は同一種類の演算器(19)による演算結果が異なる。そこで、制御部(12a〜12c)は、同一種類の演算器(19)による演算結果が異なる場合は当該演算器(19)が故障していることを特定する。
According to the invention of
以下、エンジンECUに適用した複数の実施形態について図面を参照して説明する。複数の実施形態において、機能的または構造的に対応する部分には同一の参照符号を付与する。 Hereinafter, a plurality of embodiments applied to the engine ECU will be described with reference to the drawings. In a plurality of embodiments, the functionally or structurally corresponding parts are given the same reference numerals.
(第1実施形態)
図2に示すように、車両にはエンジンECU(Electronic Control Unit)1(電子制御装置に相当)が搭載されている。このエンジンECU1は、車載LAN2を介して自動変速ECU3、メータECU4、空調ECU5などの他のECUに通信可能に接続されている。車載LAN2のプロトコルは、例えばCAN(Controller Area Network)である。CANは登録商標である。
(First Embodiment)
As shown in FIG. 2, the vehicle is equipped with an engine ECU (Electronic Control Unit) 1 (corresponding to an electronic control device). The engine ECU 1 is communicably connected to other ECUs such as the automatic
図1に示すようにECU1は、マイコン11を主体として構成されている。マイコン11は、複数のコア12a〜12c(制御部に相当)や並列演算処理器13(並列演算処理部に相当)を備えて構成されており、それらのコア12a〜12cや並列演算処理器13が複数の演算処理を並列処理することで高速処理を実現している。
As shown in FIG. 1, the
コア12a〜12c及び並列演算処理器13は内部バス14を介して互いに接続されていると共に、ROM及びRAMなどのメモリ15やAD変換器及びCANインターフェースなどの周辺回路16とも接続されている。
The
コア12a〜12cは、エンジンを制御するためのアクチュエータの動作やエンジンの運転状態を検出するための各種センサからの検出信号をAD変換器によりデジタル変換したデジタル値を入力し、そのデジタル値を処理して所定の物理値を求める演算処理が必要となった場合は演算命令の集合体である演算命令群を並列演算処理器13に与えることで演算処理を要求する。
The
図3に示すように並列演算処理器13は、メモリ17と、制御回路18と、複数の演算器19とから構成されている。メモリ17にはコア12a〜12cから与えられた演算命令群が順に記憶される。
As shown in FIG. 3, the parallel
制御回路18はハードウェアから構成されており、メモリ17に記憶された演算命令群を演算器19と連携して演算処理する。つまり、制御回路18はスケジューラ機能を有しており、メモリ17に記憶された演算命令群から演算命令を抽出して対応する演算器19に自動的に割振る。
The
演算器19はFIFO(First-In First-Out)型であり、後述するように制御回路18により割振られた演算命令を順に演算処理する。演算器19は同一種類や異なる種類の演算器であり、同一種類や異なる種類の演算命令を並列処理可能である。演算器19は、演算処理結果をメモリ17に記憶する。
The
コア12a〜12cは、演算命令群を処理することを並列演算処理器13に要求した場合はメモリ17を介して演算結果を取得し、その演算結果に基づいて以後の処理を実行する。
When the
演算器19の代表例としては、SIMD(Single Instruction Multiple Data)、ALU(Arithmetic Logic Unit)、SPMT(Special Math)を挙げることができるが、これに限定されるものではない。SIMDは配列演算器で、一つのSIMD命令で複数のデータを並列処理可能な演算器である。
Typical examples of the
ALUは算術論理演算器で、ALU命令としては論理積AND、論理和OR、否定NOT、加算ADD、乗算MUL、減算SUBが代表例であるが、これに限定されるものではない。 ALU is an arithmetic logic unit, and typical examples of ALU instructions are AND, OR, negation NOT, addition ADD, multiplication MUL, and subtraction SUB, but the ALU instruction is not limited thereto.
SPMTは特殊演算器で、SPMT命令としては逆数RCP、平方根SQRT、指数関数EXP、平方根SQRT、除算DIVが代表例であるが、これに限定されるものではない。 The SPMT is a special arithmetic unit, and the reciprocal RCP, the square root SQRT, the exponential function EXP, the square root SQRT, and the division DIV are typical examples of the SPMT instruction, but the SPMT instruction is not limited thereto.
並列演算処理器13は、階層毎に並列化することにより高速化を実現できるように構成されている。つまり、演算命令群の並列化、演算命令の並列化、SIMDによる並列化である。
The parallel
演算命令群の並列化はメモリ17が有する機能であり、各コア12a〜12cから与えられた演算命令群を並列化して記憶する。
演算命令の並列化は制御回路18が有する機能であり、メモリ17において並列化された演算命令群を入力し、その演算命令群から演算命令を抽出して対応する複数の演算器19に割振ることで並列化する。
The parallelization of the arithmetic instruction group is a function of the
Parallelization of arithmetic instructions is a function of the
SIMDによる並列化はSIMDが有する機能であり、SIMDにより一つの命令で複数のデータを並列化して演算処理する。つまり、SIMDはデータを一括して演算処理するのに適した演算器であり、SIMDを用いた場合に並列演算処理器13の並列化による演算処理時間の短縮を期待することができる。
Parallelization by SIMD is a function of SIMD, and a plurality of data are parallelized by one instruction by SIMD and arithmetic processing is performed. That is, the SIMD is an arithmetic unit suitable for collectively processing data, and when SIMD is used, it can be expected that the arithmetic processing time will be shortened by parallelizing the parallel
ここで、コア12a〜12cの内、コア12aは、並列演算処理器13の演算器19が故障しているか否かを判断する故障診断処理の機能を有する。この故障診断処理は、同一種類の演算器19に対して同一の演算命令を演算処理させ、同一種類の演算器19の演算結果を一致確認することでいずれの種類の演算器19が故障しているかを特定するものである。
Here, among the
以下、故障診断処理について説明する。図4に示すように並列演算処理器13が有する演算器19としてSIMD、ALU、SPMTがそれぞれ2個ずつ設けられている例を説明するが、演算器19の種類や数は限定されるものではない。
The failure diagnosis process will be described below. As shown in FIG. 4, an example in which two SIMDs, two ALUs, and two SPMTs are provided as the
通常時においては、上述したようにメモリ17においてコア12a〜12cから与えられた演算命令群が並列化された状態で記憶される。制御回路18は、所定タイミングとなるとメモリ17から演算命令群を入力し、入力した演算命令群から演算命令を抽出して対応する演算器19に割振る。
In the normal state, as described above, the arithmetic instructions given from the
図4に示す例では、SIMD命令をSIMDに割振り、ALU命令をALUに割振り、SPMT命令をSPMTに割振ることを示している。各演算器19は、割振られた演算命令を順に実行し、その演算結果をメモリ17に記憶する。
以上のようにして、コア12a〜12cは、演算命令群の演算結果を取得することができる。
In the example shown in FIG. 4, the SIMD instruction is assigned to SIMD, the ALU instruction is assigned to ALU, and the SPMT instruction is assigned to SPMT. Each
As described above, the
さて、コア12aは、所定タイミングで故障診断処理を実行する。即ち、図6に示すように故障診断タイミングとなると(S101:YES)、並列演算処理器13への処理要求を停止してから(S102)、一定時間経過するまで待機する(S103:NO)。この一定時間とは、全ての演算器19が割振られた演算命令の全てを演算処理してアイドル状態に復帰するのに要する時間よりも十分に長い時間である。
By the way, the
コア12aは、一定時間が経過すると(S103:YES)、コア12a〜12cから指示がなく各演算器19が動いていないアイドル状態となったと判断する。このアイドル状態は、演算器19が割振られた演算命令を直ちに実行可能な状態である。
When the
次にコア12aは、故障診断処理することを並列演算処理器13に要求する(S104)。この故障診断処理の要求では、同一種類の演算器19の数だけ同一の演算命令を処理することを要求する。これにより、同一種類の演算器19の全ては同一の演算命令を同時に実行するようになるので、コア12aは、その演算結果を取得し、同一種類の演算器19の演算結果が一致するかを確認する(S105)。
Next, the
図5に示す例では、コア12aが2個の同一のSIMD命令、2個の同一のALU命令、2個の同一のSPMTからなる演算命令群を処理することを並列演算処理器13に要求した状態を示している。この場合、制御回路18は、同一のSIMD命令を各SIMDに割振り、同一のALU命令を各ALUに割振り、同一のSPMT命令を各SPMTに割振る。
In the example shown in FIG. 5, the parallel
各演算器19は、制御回路18により割振られた演算命令を演算処理し、その演算結果をメモリ17に記憶する。この場合、同一種類の演算器19の全てが正常の場合は演算結果が一致し、同一種類の演算器19のいずれかが故障した場合は演算結果が不一致となる。
そこで、コア12aは、演算結果が不一致の演算器19がある場合は(S106:YES)、故障した演算器19を特定する(S107)。
Each
Therefore, the
このように故障した演算器19を特定した場合に以後の処理を継続したときは、誤った演算結果に基づいて以後の処理を行うことになってしまうことから、コア12aは、次のように故障回避処理を実行する。
If the subsequent processing is continued when the failed
図7に示す故障回避処理において、コア12aは、演算器Aが故障したと判断した場合は(S201:YES)、並列演算処理器13への処理要求を演算器Aを使用しない処理Yに切り替える。例えば配列演算を行うSIMDが故障したことを特定した場合は、SIMDで並列ベクトル演算を行う処理を、ベクトル演算要素数を減らした処理に切り替えてALUにてシリアル演算させる。また、SPMTが故障したことを特定した場合は、ALUのみで演算できる方式に切り替える。
In the failure avoidance process shown in FIG. 7, when the
このような実施形態によれば、次のような効果を奏することができる。
コア12aは、故障診断タイミングとなった場合は、並列演算処理器13に対する処理要求を停止してから一定時間経過後に、同一種類の演算器19の数だけ同一の演算命令からなる演算命令群を処理することを並列演算処理器13に要求し、同一種類の演算器19による演算結果が異なる場合は当該演算器19のいずれかが故障していることを特定する故障診断処理を実行するので、並列演算処理器13自体の処理を止めることなく演算器19の種類単位での故障を検出できる。これにより、故障した種類の演算器19を使わない処理に切り替えるなどの処置が可能となる。
According to such an embodiment, the following effects can be obtained.
When the failure diagnosis timing is reached, the
コア12aは、故障診断する場合は、並列演算処理器13に対する処理要求を停止してから一定時間経過後に故障診断処理を実行するので、同一種類の演算器19の全てがアイドル状態であることを条件に故障診断処理を実行することができる。
When diagnosing a failure, the
(第2実施形態)
第2実施形態について図8を参照して説明する。第1実施形態では、並列演算処理器13がアイドル状態に戻る一定時間だけ待機する必要があり、その間は並列演算処理器13に別処理を依頼できないことになることから、この第2実施形態は、故障診断処理の実行時間の短縮を図ることを特徴とする。
(Second Embodiment)
The second embodiment will be described with reference to FIG. In the first embodiment, it is necessary to wait for a certain period of time for the
コア12aは、各演算器19がアイドル状態になったかをモニタする機能を有している。このモニタ機能は、演算器19に与えた全ての演算命令の演算結果が得られたかにより実現することができる。
The
コア12aは、図8に示すように故障診断タイミングとなった場合は(S301:YES)、並列演算処理器13への処理要求を停止し(S302)、任意の種類の全ての演算器19がアイドル状態となったかを判断する(S303)。任意の種類の全ての演算器19がアイドル状態となった場合は(S303:YES)、故障診断処理することを並列演算処理器13に要求する(S304)。以後の処理は第1実施形態と同様である。
When the failure diagnosis timing is reached as shown in FIG. 8 (S301: YES), the
このような実施形態によれば、コア12aは、故障診断タイミングとなった場合は、並列演算処理器13の演算器19がアイドル状態となったかをモニタし、アイドル状態となったと判断した場合は故障診断処理を直ちに実行するので、任意の種類の演算器19の待機時間が無くなり並列演算処理器13の稼働率を高めることができる。
According to such an embodiment, when the failure diagnosis timing is reached, the
(第3実施形態)
第3実施形態について図9を参照して説明する。この第3実施形態は、並列演算処理器13の動作状態で故障診断処理を実行することを特徴とする。
(Third Embodiment)
The third embodiment will be described with reference to FIG. The third embodiment is characterized in that the failure diagnosis process is executed in the operating state of the parallel
コア12aは、任意の種類の全ての演算器19がアイドル状態となったかを常にモニタしており(S401)、任意の種類の演算器19の全てがアイドル状態となった場合は(S401:YES)、任意の種類の演算器19に対して故障診断処理することを並列演算処理器13に要求する(S402)。以後の処理は第1実施形態と同様である。
The
このような実施形態によれば、コア12aは、任意の種類の全ての演算器19がアイドル状態となったかを常にモニタし、アイドル状態となった任意の種類の演算器19に対して故障診断処理するので、並列演算処理器13の動作状態で故障診断処理が可能となり、並列演算処理器13の稼働率を一層高めることができる。
According to such an embodiment, the
(その他の実施形態)
エンジンECUに限定されることなく、自動運転システムの画像処理装置や高速処理が要求される他の電子制御装置に適用するようにしても良い。
マルチコアマイコンに限定されることなく、並列演算処理器を備えたシングルコアマイコンを用いるようにしても良い。
(Other embodiments)
The application is not limited to the engine ECU, and may be applied to an image processing device of an automatic driving system or another electronic control device that requires high-speed processing.
The present invention is not limited to the multi-core microcomputer, and a single-core microcomputer provided with a parallel arithmetic processor may be used.
本開示は、実施形態に準拠して記述されたが、本開示は当該実施形態や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。 Although this disclosure has been described in accordance with embodiments, it is understood that this disclosure is not limited to such embodiments or structures. The present disclosure also includes various modifications and modifications within an equal range. In addition, various combinations and forms, as well as other combinations and forms that include only one element, more, or less, are also within the scope of the present disclosure.
図面中、1はエンジンECU(電子制御装置)、11はマイコン、12a〜12cはコア(制御部)、13は並列演算処理器(並列演算処理部)、19は演算器である。
In the drawings, 1 is an engine ECU (electronic control unit), 11 is a microcomputer, 12a to 12c are cores (control units), 13 is a parallel computing unit (parallel computing unit), and 19 is a computing unit.
Claims (5)
前記制御部は、同一種類の前記演算器の数だけ同一の演算命令からなる演算命令群を処理させることを前記並列演算処理部に要求し、同一種類の前記演算器による演算結果が異なる場合は当該演算器のいずれかが故障していることを特定する故障診断処理を実行する電子制御装置。 A control unit (12a to 12c) that requests processing of an arithmetic instruction group that is a collection of arithmetic instructions, and a corresponding arithmetic unit (19) that extracts an arithmetic instruction from the arithmetic instruction group requested by the control unit. A microcomputer having a parallel arithmetic processing unit (13) capable of processing a plurality of arithmetic instructions in parallel by allocating to
The control unit requests the parallel arithmetic processing unit to process an arithmetic instruction group consisting of the same arithmetic instructions for the same number of arithmetic units of the same type, and when the arithmetic results of the arithmetic units of the same type are different. An electronic control device that executes a failure diagnosis process that identifies that one of the arithmetic units has failed.
The electronic control according to claim 2, wherein the control unit monitors whether or not the arithmetic unit of an arbitrary type is in an idle state, and executes the failure diagnosis process on the arithmetic unit in the idle state. apparatus.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019081935A JP7238574B2 (en) | 2019-04-23 | 2019-04-23 | electronic controller |
DE102020204958.0A DE102020204958A1 (en) | 2019-04-23 | 2020-04-20 | ELECTRONIC CONTROL UNIT |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019081935A JP7238574B2 (en) | 2019-04-23 | 2019-04-23 | electronic controller |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020181243A true JP2020181243A (en) | 2020-11-05 |
JP7238574B2 JP7238574B2 (en) | 2023-03-14 |
Family
ID=72839979
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019081935A Active JP7238574B2 (en) | 2019-04-23 | 2019-04-23 | electronic controller |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP7238574B2 (en) |
DE (1) | DE102020204958A1 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6155748A (en) * | 1984-08-28 | 1986-03-20 | Nec Corp | Electronic computer system |
JP2008097611A (en) * | 2006-10-10 | 2008-04-24 | Robert Bosch Gmbh | Method and system for creating effective signal |
JP2013030056A (en) * | 2011-07-29 | 2013-02-07 | Renesas Electronics Corp | Semiconductor integrated circuit device |
JP2013145497A (en) * | 2012-01-16 | 2013-07-25 | Hitachi Ltd | Carry-in route planning system |
-
2019
- 2019-04-23 JP JP2019081935A patent/JP7238574B2/en active Active
-
2020
- 2020-04-20 DE DE102020204958.0A patent/DE102020204958A1/en active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6155748A (en) * | 1984-08-28 | 1986-03-20 | Nec Corp | Electronic computer system |
JP2008097611A (en) * | 2006-10-10 | 2008-04-24 | Robert Bosch Gmbh | Method and system for creating effective signal |
JP2013030056A (en) * | 2011-07-29 | 2013-02-07 | Renesas Electronics Corp | Semiconductor integrated circuit device |
JP2013145497A (en) * | 2012-01-16 | 2013-07-25 | Hitachi Ltd | Carry-in route planning system |
Also Published As
Publication number | Publication date |
---|---|
JP7238574B2 (en) | 2023-03-14 |
DE102020204958A1 (en) | 2020-10-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102741818A (en) | Failure diagnostic system, electronic control unit for vehicle, failure diagnostic method | |
JP4377463B2 (en) | Method and apparatus for monitoring computer apparatus comprising at least two processors | |
US20130061098A1 (en) | Failure check apparatus and failure check method | |
JP2011022934A (en) | Electronic control unit and method for detecting failure | |
JP2010128627A (en) | On-vehicle electronic control device | |
JP2012128788A (en) | Vehicle control device and data communication method | |
US20170083392A1 (en) | System and method for error detection in a critical system | |
JP2011141782A (en) | Information processing apparatus, electronic control unit and task allocation method | |
JP4829038B2 (en) | Multiprocessor system | |
JP2020181243A (en) | Electronic control device | |
JP2017102633A (en) | Information processing device and semiconductor integrated circuit device | |
JP2020181569A (en) | Electronic control device | |
JP2012133458A (en) | Microcomputer and resource allocation method | |
JP7236811B2 (en) | Information processing equipment | |
JPS60100231A (en) | System constitution control system of information processor | |
JP6133614B2 (en) | Fault log collection device, fault log collection method, and fault log collection program | |
JP2013084218A (en) | Core monitoring device and information processor | |
JP7226169B2 (en) | electronic controller | |
JP2022019168A (en) | Electronic control device | |
JP2021117747A (en) | Electronic control apparatus | |
JP2020086807A (en) | Vehicle control device and program execution method | |
JP2023008554A (en) | Electronic control device | |
JP7251149B2 (en) | IMAGE PROCESSING DEVICE, FAILURE DETECTION METHOD FOR IMAGE PROCESSING DEVICE, AND PROGRAM | |
JP2009157512A (en) | Electronic control unit, fault diagnosis system, and method for diagnosing failure of electronic control unit | |
WO2020217826A1 (en) | Electronic arithmetic device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210720 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220420 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220426 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220613 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221025 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221206 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230131 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230213 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7238574 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |