JP2020150175A - 半導体装置の製造方法、パターン膜の製造方法および金属含有有機膜 - Google Patents

半導体装置の製造方法、パターン膜の製造方法および金属含有有機膜 Download PDF

Info

Publication number
JP2020150175A
JP2020150175A JP2019047601A JP2019047601A JP2020150175A JP 2020150175 A JP2020150175 A JP 2020150175A JP 2019047601 A JP2019047601 A JP 2019047601A JP 2019047601 A JP2019047601 A JP 2019047601A JP 2020150175 A JP2020150175 A JP 2020150175A
Authority
JP
Japan
Prior art keywords
film
pattern
composite film
heating
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019047601A
Other languages
English (en)
Inventor
典克 笹尾
Norikatsu Sasao
典克 笹尾
鋼児 浅川
Kouji Asakawa
鋼児 浅川
忍 杉村
Shinobu Sugimura
忍 杉村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2019047601A priority Critical patent/JP2020150175A/ja
Priority to TW108121457A priority patent/TWI729420B/zh
Priority to CN201910654560.1A priority patent/CN111696855B/zh
Priority to US16/562,709 priority patent/US11177129B2/en
Publication of JP2020150175A publication Critical patent/JP2020150175A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D153/00—Coating compositions based on block copolymers containing at least one sequence of a polymer obtained by reactions only involving carbon-to-carbon unsaturated bonds; Coating compositions based on derivatives of such polymers
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08F—MACROMOLECULAR COMPOUNDS OBTAINED BY REACTIONS ONLY INVOLVING CARBON-TO-CARBON UNSATURATED BONDS
    • C08F220/00—Copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and only one being terminated by only one carboxyl radical or a salt, anhydride ester, amide, imide or nitrile thereof
    • C08F220/02—Monocarboxylic acids having less than ten carbon atoms; Derivatives thereof
    • C08F220/42—Nitriles
    • C08F220/44—Acrylonitrile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08F—MACROMOLECULAR COMPOUNDS OBTAINED BY REACTIONS ONLY INVOLVING CARBON-TO-CARBON UNSATURATED BONDS
    • C08F2800/00—Copolymer characterised by the proportions of the comonomers expressed
    • C08F2800/20—Copolymer characterised by the proportions of the comonomers expressed as weight or mass percentages
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08F—MACROMOLECULAR COMPOUNDS OBTAINED BY REACTIONS ONLY INVOLVING CARBON-TO-CARBON UNSATURATED BONDS
    • C08F2810/00—Chemical modification of a polymer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Wood Science & Technology (AREA)
  • Materials Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】金属含有有機膜をマスクパターンとして用いた半導体装置の製造方法において、該マスクパターンが寸法精度良く得られ、かつ得られるマスクパターンがエッチング耐性に優れる、半導体装置の製造方法、パターン膜の製造方法およびマスクパターンとして有用な金属含有有機膜を提供する。【解決手段】被加工膜を有する基板の前記被加工膜上にポリアクリロニトリルのブロック単位を含むポリマーを用いて有機膜を形成し、前記有機膜に金属化合物を供給して複合膜を形成し、前記複合膜を部分的に除去してパターンを形成した後、加熱し、前記加熱後の複合膜をマスクにして前記被加工膜を加工する、半導体装置の製造方法。【選択図】図１

Description

本発明の実施形態は、半導体装置の製造方法、パターン膜の製造方法および金属含有有機膜に関する。
半導体装置の製造工程において、アスペクト比が高いパターンを形成する技術への要望が高まっている。このような工程に用いられるマスクパターンは長時間エッチングガスに曝されるため、高いエッチング耐性が要求される。
特開２００１−３１０３３１号公報
本発明の実施形態は、金属含有有機膜をマスクパターンとして用いた半導体装置の製造方法において、該マスクパターンが寸法精度良く得られ、かつ得られるマスクパターンがエッチング耐性に優れる、半導体装置の製造方法、パターン膜の製造方法およびマスクパターンとして有用な金属含有有機膜を提供することを目的とする。
実施形態の半導体装置の製造方法は、被加工膜を有する基板の前記被加工膜上にポリアクリロニトリルのブロック単位を含むポリマーを用いて有機膜を形成し、前記有機膜に金属化合物を供給して（接触させて）複合膜を形成し、前記複合膜を部分的に除去してパターンを形成した後、加熱し、前記加熱後の複合膜をマスクにして前記被加工膜を加工する、製造方法である。
実施形態にかかる半導体装置の製造方法の一例を工程順に示す図である。 比較例の金属含有有機膜を用いた半導体装置の製造方法を工程順に示す図である。 実施形態にかかる半導体装置の製造方法の別の一例を工程順に示す図である。 実施形態にかかる半導体装置の製造方法の別の一例を工程順に示す図である。 実施例で得られたマスクのエッチング耐性を示すグラフである。
以下に、本発明につき図面を参照しつつ詳細に説明する。なお、下記の実施形態により、本発明が限定されるものではない。また、下記実施形態における構成要素には、当業者が容易に想定できるものあるいは実質的に同一のものが含まれる。
ポリマーはモノマーが重合してなる重合体であり、モノマー由来の繰り返し単位により構成される。本明細書においては、ポリマーを構成する繰り返し単位をモノマーユニットと呼ぶ。モノマーユニットはモノマー由来の単位であり、モノマーユニットの構成モノマーとは、重合により該モノマーユニットを形成するモノマーをいう。本明細書において化学構造式（１）で示されるモノマーユニットをモノマーユニット（１）ともいう。他の化学構造式で示されるモノマーユニットおよび化合物の場合も同様に化学構造式の記号でモノマーユニットおよび化合物を示すことがある。
本明細書においてブロック単位とは、ポリマー中で同一のモノマーユニットが連続して２つ以上繰り返されている塊（ブロック）をいう。ポリアクリロニトリルのブロック単位とは、アクリロニトリルを構成モノマーとしたモノマーユニットが連続して２つ以上繰り返されている塊（ブロック）をいう。
本発明者らは、上記課題に鑑み、ポリアクリロニトリルのブロック単位を含むポリマーを用いて有機膜を形成し、該有機膜に金属化合物を導入（含侵）した複合膜をパターニングした後、加熱することで、高いエッチング耐性を有するマスクパターンが寸法精度よく得られることを見出した。ここで、有機膜に金属化合物を導入することを「メタライズ」という。メタライズは、例えば、有機膜に直接、金属化合物を供給して導入する方法、および、有機膜にプレカーサ（最終的に複合膜中に存在する金属化合物の前駆体）を導入後、該プレカーサを酸化等により最終的に複合膜中に存在する金属化合物とする方法を含む。
実施形態の半導体装置の製造方法は、以下の（Ａ）〜（Ｅ）の工程を有する。
（Ａ）被加工膜を有する基板の被加工膜上にポリアクリロニトリルのブロック単位を含むポリマーを用いて有機膜を形成する工程（以下、（Ａ）工程または有機膜形成工程ともいう。）
（Ｂ）（Ａ）工程で得られた有機膜に金属化合物を供給して複合膜を形成する工程（以下、（Ｂ）工程またはメタライズ工程ともいう。）
（Ｃ）（Ｂ）工程で得られた複合膜を部分的に除去してパターンを形成する工程（以下、（Ｃ）工程またはパターニング工程ともいう。）
（Ｄ）パターン形成された複合膜を加熱する工程（以下、（Ｄ）工程または加熱工程ともいう。）
（Ｅ）（Ｄ）工程で得られた加熱後の複合膜をマスクにして被加工膜を加工する工程（以下、（Ｅ）工程または被加工膜加工工程ともいう。）
図１は実施形態にかかる半導体装置の製造方法の一例を工程順に示す図である。図１（ａ）は基板１上に被加工膜２を有する積層体１０ａの断面図を示し、該積層体１０ａに対して（Ａ）〜（Ｅ）工程が施されて得られる積層体の断面図をそれぞれ図１（ｂ）〜図１（ｆ）に示す。以下に、図１を参照しながら実施形態の半導体装置の製造方法における（Ａ）工程〜（Ｅ）工程を説明する。
（Ａ）工程
（Ａ）工程は、図１（ａ）に断面図を示す基板１上に被加工膜２が積層された積層体１０ａの被加工膜２上に有機膜３を形成する工程である。図１（ａ）において、基板１上に形成された被加工膜２は、窒化膜２１と酸化膜２２とが交互に積層された積層膜である。図１において、基板１は半導体基板である。図１において、被加工膜２は窒化膜２１と酸化膜２２の積層膜を例示しているがこれに限定されない。被加工膜２は、例えば、ＮＡＮＤ型フラッシュメモリ等の３次元型メモリセルアレイを構成する積層膜等であってもよい。さらに、被加工膜２は、シリコン酸化膜等の単層膜であってもよい。
（Ａ）工程において、有機膜３は、ポリアクリロニトリルのブロック単位を含むポリマーを用いて形成される。すなわち、有機膜３は、ポリアクリロニトリルのブロック単位を含むポリマー（以下、ポリマー（Ａ）ともいう。）を含有する。
（ポリマー（Ａ））
ポリマー（Ａ）が含有するポリアクリロニトリルのブロック単位とは、例えば、下記化学構造式（１）で示される。ｎはアクリロニトリルを構成モノマーとするモノマーユニットの繰り返し数を示し、ｎは２以上の整数である。
Figure 2020150175
ここで、モノマーユニット（１）が有するシアノ基の窒素原子が非共有電子対を有することで、モノマーユニット（１）は金属化合物を配位可能であることが知られている。本発明者らは、ポリアクリロニトリルのブロック単位に金属化合物を配位させた後、加熱することで、金属化合物を強固に固定できることを確認し、本実施形態に至った。
下記式（Ｆ）は、ポリアクリロニトリルのブロック単位（Ｐ１）が、メタライズ後に金属化合物ＭＸを配位した化学構造式（Ｐ２）で示す構造となり、さらに加熱により、ポリアクリロニトリルのブロック単位において隣り合うシアノ基同士が金属化合物ＭＸを配位したまま環状に結合した化学構造式（Ｐ３）で示す構造へと変化する様子を示す式である。ここで、化学構造式（Ｐ３）で示す構造を有する金属含有有機膜は、本発明の実施形態の金属含有有機膜である。
化学構造式（Ｐ１）、（Ｐ２）、（Ｐ３）は、便宜上モノマーユニット（１）の２個が繰り返される化学構造式とし、同一の主鎖中の隣接するモノマーユニット同士で（Ｐ３）を形成する様態を示しているが、近接する異なる主鎖のモノマーユニット（１）のシアノ基どうしでも同様の様態を形成することも可能である。金属化合物ＭＸにおいて、Ｍは金属を示し、Ｘは金属に結合する原子または基を示す。化学構造式（Ｐ１）、（Ｐ２）、（Ｐ３）において、ｍ／２がモノマーユニット（１）のｎに相当するモノマーユニット（１）の繰り返し数であって、ｍ／２は２以上の整数である。化学構造式（Ｐ３）において…は、配位結合を示す。
Figure 2020150175
式（Ｆ）で示されるポリマー（Ａ）の構造変化は、実施形態にかかる半導体装置の製造方法の（Ａ）工程〜（Ｅ）工程の過程で起こる変化である。ポリマー（Ａ）の構造変化を（Ａ）工程〜（Ｅ）工程と関連付けて以下に説明する。以下の説明に用いた有機膜、複合膜等に付した符号は図１で示す符号であり、詳細は後述のとおりである。
式（Ｆ）中、ポリアクリロニトリルのブロック単位（Ｐ１）は、（Ａ）工程で形成される有機膜３に含まれる構造である。また、（Ｐ２）で示す構造は、（Ｂ）工程（メタライズ工程）後の複合膜３ｍに含まれる構造を示す。（Ｐ２）で示す構造を有する複合膜３ｍは、パターン形成が容易であることから、（Ｃ）工程において複合膜３ｍに対してパターン形成を行う。
このように、実施形態にかかる半導体装置の製造方法においては、メタライズ後に（Ｃ）工程でパターン形成を行うことから、得られる複合膜パターン３ｍｐはメタライズによる膨張等の寸法変化を受けにくい。すなわち、実施形態にかかる半導体装置の製造方法においては、寸法精度の高い複合膜パターン３ｍｐが形成可能である。さらに、（Ｃ）工程で得られた複合膜パターン３ｍｐを、（Ｄ）工程で加熱して得られる（Ｐ３）で示す構造を含む複合膜、すなわち、実施形態の金属含有有機膜からなるマスクパターン３ｍｐａは、以下に示す比較例の方法で得られるマスクパターンに比べて、各段に高いエッチング耐性を有する。エッチングとしては、反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）、イオンビームエッチング（ＩＢＥ：Ｉｏｎ Ｂｅａｍ Ｅｔｃｈｉｎｇ）等が挙げられ、特に高い耐性が要求されるＩＢＥにおいても十分な耐性が実現できる。
図２は、被加工膜２を有する基板１の被加工膜２上に有機膜３ｘを形成する工程、有機膜３ｘにパターンを形成し有機膜パターン３ｘｐとする工程、得られた有機膜パターン３ｘｐをメタライズして複合膜パターン３ｘｐｍを形成する工程、複合膜パターン３ｘｐｍをマスクパターンにして被加工膜２を加工する工程を含む、比較例の半導体装置の製造方法を工程順に、図２（ａ）〜図２（ｅｘ）として示す図である。
ここで、比較例の製造方法では、有機膜をメタライズすることで高いエッチング耐性を有する複合膜を得ることを目的に有機膜材料を選定している。このような観点から、有機膜としては、例えば、側鎖にカルボニル基を有するモノマーユニットを含むポリマーを用いて形成される有機膜が典型的に用いられている。化合物中の非共有電子対に金属化合物が配位する場合、カルボニル基の酸素原子の非共有電子対に配位するためである。
図２に示す比較例の製造方法を、側鎖にカルボニル基を有するモノマーユニットとして、（メタ）アクリル酸エステルのモノマーユニット（Ｘ１）を含むポリマーを用いて行う例として説明する。下記式（Ｆｘ）は、有機膜中のモノマーユニット（Ｘ１）をメタライズすることで金属化合物ＭＸが配位した化学構造式（Ｘ２）で示される構造を有する複合膜が得られることを示している。式（Ｆｘ）中、Ｒ２は水素原子またはメチル基を有し、Ｒ１は炭素数１〜２０の炭化水素基を示す。ここで、（メタ）アクリル酸エステルとは、アクリル酸エステルおよびメタクリル酸エステルの総称である。ｎはモノマーユニット（Ｘ１）の繰り返し数である。
Figure 2020150175
図２（ａ）に断面図を示す基板１上に被加工膜２が積層された積層体１０ａは、図１（ａ）に示す積層体１０ａと同様の構成である。図２に示す比較例の製造方法においては、積層体１０ａの被加工膜２上にモノマーユニット（Ｘ１）を含む有機膜３ｘを形成し積層体１０ｂｘ（図２（ｂｘ）に断面図を示す。）とし、次いで、モノマーユニット（Ｘ１）を含むポリマーを含有する有機膜３ｘのパターニングが行われ、図２（ｃｘ）に断面図を示す有機膜パターン３ｘｐを有する積層体１０ｃｘが得られる。
さらに、有機膜パターン３ｘｐをメタライズすることで図２（ｄｘ）に断面図を示す複合膜パターン３ｘｐｍを有する積層体１０ｄｘが得られる。比較例の製造方法では、複合膜は高いエッチング耐性を有するため、パターニングが困難であり、したがって、上記のように有機膜３ｘの形成、有機膜３ｘのパターニング、有機膜パターン３ｘｐのメタライズの順で複合膜パターン３ｘｐｍを形成する。そして、複合膜パターン３ｘｐｍをマスクパターンとして被加工膜２を加工し、パターニングされた被加工膜２ｐを得る（図２（ｅｘ）に、基板１、被加工膜２ｐおよび複合膜パターン３ｘｐｍからなる積層体１０ｅｘとして断面図を示す。）。
実施形態の製造方法によれば、有機膜の構成ポリマーをポリアクリロニトリルのブロック単位（Ｐ１）を含むポリマー（Ａ）とすることで、メタライズ後にパター二ングを行うことが可能となるため、メタライズ前にパター二ングを行う場合と比較してメタライズに起因する寸法変化などの影響を受けにくい。よって、マスクパターンがより寸法精度良く得られ、かつ得られるマスクパターンが（Ｐ３）で示す構造を含むことでエッチング耐性に優れるという特徴を有するものである。
ポリマー（Ａ）は、ポリアクリロニトリルのブロック単位（Ｐ１）を含むポリマーであれば特に制限されない。ポリアクリロニトリルのブロック単位（Ｐ１）におけるモノマーユニット（１）の繰り返し数ｍ／２は、上記のとおり、メタライズ、加熱後に（Ｐ３）の構造をとるために２以上であり、１０以上が好ましく、１００以上がより好ましい。
ポリマー（Ａ）は、ポリアクリロニトリルのブロック単位（Ｐ１）のみで構成されてもよく、必要に応じて、さらに、アクリロニトリル以外を構成モノマーとするモノマーユニット（以下、「異種のモノマーユニット」という）を含んでいてもよい。ポリマー（Ａ）は、異種のモノマーユニットを有することで、ポリマー（Ａ）の溶媒への溶解性、塗膜時の成膜性、塗膜後の膜のガラス転移点などを調整することができる。なお、ポリマー（Ａ）の溶媒への溶解性は、後述のウエットコーティング法により有機膜を形成する際に求められる特性である。
異種のモノマーユニットを構成するモノマーとしては、例えば、エチレン基（＞Ｃ＝Ｃ＜）と、ポリマー（Ａ）に導入された際に上記機能を発揮できる基を有するモノマーが挙げられる。例えば、ポリマー（Ａ）に有機溶媒への溶解性を付与する場合、異種のモノマーユニットとしては、（メタ）アクリル酸エステルを構成モノマーとするモノマーユニット、具体的には、モノマーユニット（Ｘ１）が好ましい。異種のモノマーユニットを構成するモノマーとして、具体的には、スチレン、ヒドロキシスチレン、（メタ）アクリル酸メチル、（メタ）アクリル酸エチル、（メタ）アクリル酸ヒドロキシルエチル等がある。ポリマー（Ａ）が異種のモノマーユニットを含む場合、異種のモノマーユニットは１種でも、２種以上でもよい。
ポリマー（Ａ）におけるモノマーユニット（１）の割合は、ポリマー（Ａ）の全モノマーユニットに対して、９０〜１００モル％が好ましく、９５〜１００モル％がより好ましい。なお、異種のモノマーユニットを含む場合であっても、ポリマー（Ａ）において、モノマーユニット（１）は、繰り返し数２以上のブロック単位で存在する。
ポリマー（Ａ）はポリアクリロニトリルのブロック単位（Ｐ１）を有することで、これを用いて得られる有機膜における優れたメタライズ特性と、得られるマスクパターンにおける高いエッチング耐性の両立が可能となる。このようなメタライズ特性とエッチング耐性の観点からは、ポリマー（Ａ）におけるモノマーユニット（１）の割合は１００モル％が好ましい。
ポリマー（Ａ）の製造は、モノマーユニット（１）の割合が１００モル％の場合、アクリロニトリルをモノマーとして用いて、通常の方法、例えば、塊状重合、溶液重合、乳化重合、懸濁重合等で行える。重合後に溶剤に再溶解すること、乳化剤や水分などの不純物を極力排除することの点から溶液重合が好ましい。ポリマー（Ａ）を溶液重合で合成する場合、通常、所定の量のモノマーを重合溶媒に溶解し、重合開始剤の存在下、重合する。
ポリマー（Ａ）がポリアクリロニトリルのブロック単位（Ｐ１）および異種のモノマーユニットを含有する場合、アクリロニトリルと異種のモノマーユニットの構成モノマーを所定の割合で用いて、上記同様の方法で重合する。重合溶媒の量、重合温度、重合時間等の重合条件は、モノマーの種類、合成するポリマー（Ａ）の分子量等に合わせて適宜選択される。
ポリマー（Ａ）の質量平均分子量（Ｍｗ）は、１，０００〜１，０００，０００が好ましく、１，０００〜１００，０００がより好ましい。ポリマー（Ａ）のＭｗは、ゲル透過性クロマトグラフィ（ＧＰＣ）により測定できる。
ポリマー（Ａ）を用いて被加工膜上に有機膜を形成する方法としては、ドライコーティング法であってもウエットコーティング法であってもよい。ドライコーティング法により有機膜を形成する場合、ポリマー（Ａ）を含む有機膜構成材料そのものを用いてドライコーティング法、例えば、蒸着法により有機膜を形成できる。ウエットコーティング法により有機膜を形成する場合、ポリマー（Ａ）を含む有機膜構成材料と溶媒を含む塗工液を被加工膜上に塗布し、乾燥させて、有機膜を形成する方法が好ましい。
ポリマー（Ａ）を用いて被加工膜上に有機膜を形成する場合、通常、ポリマー（Ａ）を溶解する溶媒にポリマー（Ａ）を溶解させた塗工液を用いたウエットコーティング法が適用される。ここで、有機膜はポリマー（Ａ）のみから構成されてもよく、本実施形態の効果を損なわない範囲でポリマー（Ａ）以外のその他成分を含んでいてもよい。有機膜がその他成分を含有する場合、その他成分の含有量は有機膜全体の５０質量％以下が好ましく、１０質量％以下がより好ましい。有機膜は、ポリマー（Ａ）のみで構成させるのが最も好ましい。
ポリマー（Ａ）を溶解する溶媒としては、トルエン、キシレン、メシチレンなどの芳香族炭化水素類、シクロヘキサノン、アセトン、エチルメチルケトン、メチルイソブチルケトン等のケトン類、γ―ブチロラクトンやδ―バレロラクトン等のラクトン類、メチルセロソルブ、メチルセロソルブアセテート、エチルセロソルブアセテート、ブチルセロソルブアセテート、プロピレングリコールモノメチルエーテルアセテート（ＰＧＭＥＡ）等のセロソルブル類が挙げられ、γ―ブチロラクトンが好ましい。溶媒は、必要に応じて２種以上を組み合わせて用いることができる。
塗工液におけるポリマー（Ａ）の含有量は、塗工液全体に対して１〜２０質量％が好ましく、１〜１０質量％がより好ましい。塗工液における溶媒の含有量は、塗工液全体に対して８０〜９９質量％が好ましく、９０〜９９質量％がさらに好ましい。塗工液におけるポリマー（Ａ）と溶媒の含有量が上記範囲にあることで、ウエットコーティング法による被加工膜上への有機膜の形成を良好に行える。
ウエットコーティング法においては、まず塗工液を被加工膜上に塗布して塗膜を形成する。塗工液を塗布する方法としては、通常の方法が適用できる。具体的には、スピンコート、ディップコートが好ましい。その後、塗膜から乾燥により残存溶媒を除去することで有機膜３が形成できる。図１（ｂ）は（Ａ）工程により、積層体１０ａの被加工膜２上に有機膜３が形成された積層体１０ｂを示す断面図である。有機膜３には、ポリアクリロニトリルのブロック単位（Ｐ１）が含まれる。
（Ｂ）工程
（Ｂ）工程は、（Ａ）工程で得られた有機膜３に金属化合物を供給して、金属化合物ＭＸが導入された有機膜３である複合膜３ｍを形成する工程である。
有機膜３に金属化合物ＭＸを導入する方法としては、有機膜にプレカーサを導入後、該プレカーサを酸化等により最終的に複合膜中に存在する金属化合物ＭＸとする方法が好ましい。以下、プレカーサを用いる方法を例にメタライズについて説明するが、実施形態においては、金属化合物が導入できる方法であればこれに限定されない。
基板１上に、被加工膜２、有機膜３をその順に有する積層体を真空装置内に搬入し、有機膜３をプレカーサの気体または液体に曝露する。この際、５０℃以上２００℃未満の温度で加熱処理することが好ましい。処理温度を５０℃以上とすることで、より確実に有機膜３のポリマー（Ａ）内にプレカーサの分子を含浸させることができる。処理温度を２００℃未満とすることで、有機膜３が含有するポリマー（Ａ）の側鎖に存在するシアノ基のＮが有する非共有電子対にプレカーサの分子を吸着させることができる。
プレカーサとしては、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法や原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法で用いるプレカーサが特に制限なく使用できる。
プレカーサは、最終的に複合膜中に存在する金属化合物ＭＸと金属Ｍが同じであるが、Ｘ部分が異なる金属化合物である。プレカーサに含まれる金属Ｍとしては、アルミニウム、チタン、タングステン、バナジウム、ハフニウム、ジルコニウム、タンタル、モリブデン等が挙げられる。これらの有機金属化合物やハロゲン化物のうち、十分に小さい配位子を備えるものがプレカーサとして使用可能である。
具体的には、使用可能なプレカーサは、ＡｌＣｌ３、ＴｉＣｌ４、ＷＣｌ６、ＶＣｌ４、ＨｆＣｌ４、ＺｒＣｌ４、トリメチルアルミニウム（ＴＭＡ）等のうち、少なくともいずれか１つを含むことができる。本実施形態においてはＴＭＡが好ましい。
有機膜３中にプレカーサを吸着させたのち、これを水蒸気雰囲気中に曝露することで、有機膜３中のプレカーサを酸化処理する。これにより、プレカーサの分子に含まれる金属Ｍが金属化合物ＭＸとしてポリマー（Ａ）中に析出する。例えば、プレカーサがＴＭＡの場合には、酸化アルミニウム等としてポリマー（Ａ）中に析出する。プレカーサの酸化処理は、通常、水、オゾン、酸素プラズマ等の酸化剤を用いて行う。なお、プレカーサの酸化処理は、特に操作しなくても雰囲気中の水分により自然に行わせてもよい。以上により、有機膜３がメタライズされ、有機膜３に金属化合物ＭＸが導入された複合膜３ｍとなる。
図１（ｃ）は、図１（ｂ）に示す積層体１０ｂにおける有機膜３が、（Ｂ）工程により、メタライズされ複合膜３ｍとなった積層体１０ｃを示す断面図である。有機膜３ｍには、式（Ｆ）に示されるのと同様の、ポリアクリロニトリルのブロック単位（Ｐ１）がメタライズにより金属化合物ＭＸを配位した化学構造式（Ｐ２）で示す構造が含まれる。
（Ｃ）工程
（Ｃ）工程は、（Ｂ）工程で得られた被加工膜２上の複合膜３ｍを部分的に除去して、残された部分をパターンとして有する複合膜パターン３ｍｐを形成する工程である。複合膜パターン３ｍｐの形成、すなわち、複合膜３ｍのパターニングは、通常の方法で行える。具体的には、エッチング等で行うことができる。
図１（ｄ）は、図１（ｃ）に示す積層体１０ｃの複合膜３ｍが、パターニングにより複合膜パターン３ｍｐとされて得られる積層体１０ｄの断面図を示す。
（Ｄ）工程
（Ｄ）工程は、（Ｃ）工程で得られた被加工膜２上の複合膜パターン３ｍｐを加熱して、加熱後の複合膜パターンであるマスクパターン３ｍｐａとする工程である。図１（ｅ）は、図１（ｄ）に示す積層体１０ｄが有する複合膜パターン３ｍｐが加熱によりマスクパターン３ｍｐａとされることで得られる積層体１０ｅの断面図を示す。マスクパターン３ｍｐａには、式（Ｆ）に示されるのと同様の、（Ｐ２）に示す構造から加熱により構造変化して得られた（Ｐ３）で示す構造が含まれる。（Ｐ３）で示す構造は、（Ｐ２）に示す構造中の隣り合うシアノ基同士が金属化合物ＭＸを配位したまま環状に結合した構造である。
（Ｄ）工程における加熱は、（Ｐ２）に示す構造が（Ｐ３）で示す構造に変化する条件で行われる。具体的には、加熱温度は２００℃以上１０００℃未満が好ましく、２００℃以上６００℃未満がより好ましい。加熱温度を２００℃以上とすることで、（Ｐ２）に示す構造から（Ｐ３）で示す構造への変化が十分に行える。加熱温度を１０００℃未満とすることで、ポリアクリロニトリル骨格の熱劣化が避けられる。
加熱時間は、複合膜パターン３ｍｐの厚さや大きさによるが、概ね１〜１，５００分間が好ましく、１０〜１，５００分間がより好ましく、３０〜１，５００分間がさらに好ましい。
ここで、実施形態の製造方法においては、加熱工程においてパターンが若干収縮することによる寸法変化を伴う場合がある。すなわち、複合膜パターン３ｍｐを加熱して得られるマスクパターン３ｍｐａにおいて、複合膜パターン３ｍｐから若干の寸法減少が生じることがある。
例えば、上記（Ｃ）工程後の複合膜パターン３ｍｐの所定の箇所の幅をｗ（図１（ｄ）に図示）とし、（Ｄ）工程後で得られる、マスクパターン３ｍｐａの同じ箇所の幅をｗ１（図１（ｅ）に図示）とすると、両者の間の変化率は、（ｗ−ｗ１／ｗ）×１００（％）で示される。該変化率を、以下、加熱による幅方向の寸法減少率（Ｙ）という。加熱による幅方向の寸法減少率（Ｙ）は、２０％以下が好ましく、１０％以下がより好ましく、０％が特に好ましい。したがって、（Ｄ）工程における加熱条件は、加熱による幅方向の寸法減少率（Ｙ）が上記範囲以下となるように選択されるのが好ましい。
加熱方法は、少なくとも複合膜パターン３ｍｐが好ましくは上記温度に加熱される方法であれば、特に制限されない。具体的には、所定の温度に制御された恒温槽内またはホットプレート上に、基板１上の被加工膜２上に複合膜パターン３ｍｐを有する積層体１０ｄの全体を、所定の時間放置する方法が好ましい。
なお、マスクパターン３ｍｐａが構造（Ｐ３）を有することの確認は、赤外分光分析により類推することができる。このようにして得られる構造（Ｐ３）を有するマスクパターン３ｍｐａは、比較例で用いられている上記の有機膜をメタライズして得られるマスクパターンに比べてパターンの寸法精度が高く、エッチング耐性にも優れる。また、従来、ＣＶＤ法を用いたカーボン堆積層をマスクパターンとした方法が知られているが、マスクパターン３ｍｐａは、製膜が非常に高コストなＣＶＤ法を用いたカーボン堆積層に代替できる機能を有しながら、材料が安価であり容易に製膜できる利点を有する。
（Ｅ）工程
（Ｅ）工程は、マスクパターン３ｍｐａをマスクとして被加工膜２を反応性イオンエッチング（ＲＩＥ）、イオンビームエッチング（ＩＢＥ）等でエッチング加工し、パターニングされた被加工膜２ｐを形成する工程である。これにより、高アスペクト比の加工形状を備える被加工膜２ｐが形成される。図１（ｆ）は、図１（ｅ）に示される積層体１０ｅにおいて、被加工膜２がエッチング加工されて被加工膜２ｐとなった積層体１０ｆの断面を示す図である。
その後、既知の方法を用い、例えばメモリセルアレイが形成される。例えば、上記処理により、積層膜にホールパターンを形成したとする。かかるホール内にブロック層、電荷蓄積層、トンネル層、チャネル層、コア層を埋め込み、メモリ構造を形成することができる。その後、該メモリ構造を備えたホールパターンとは別に形成されたスリットを介して積層膜のうち窒化膜のみが除去され、代わりに導電膜が埋め込まれる。これにより、絶縁膜（酸化膜）と導電膜とが交互に積層された積層膜となる。積層膜中の導電膜はワード線として機能させることができる。
実施形態の半導体装置の製造方法によれば、ポリアクリロニトリルのブロック単位（Ｐ１）を含むポリマーを用いて有機膜を形成するので、これを用いて得られるマスクパターンは、寸法精度が高く、高いエッチング耐性、特には高いＩＢＥ耐性を有する。これにより、被加工膜に対して高アスペクト比の加工形状を寸法精度よく付与することが可能となる。
実施形態の半導体装置の製造方法においては、マスクパターンの寸法精度を上げるために、より具体的には、加熱による幅方向の寸法減少率（Ｙ）を下げるために、上記（Ｄ）工程を以下の３工程を含む構成としてもよい。
（Ｄ１）（Ｃ）工程において複合膜が部分的に除去された部分に芯材を埋め込む工程（以下、（Ｄ１）工程または芯材埋設工程ともいう。）
（Ｄ２）（Ｄ１）で得られた芯材が埋め込まれた複合膜のパターンを加熱する工程（以下、（Ｄ２）工程または（Ｄ２）の加熱工程ともいう。）
（Ｄ３）（Ｄ２）工程後、芯材を除去する工程（以下、（Ｄ３）工程または芯材除去工程ともいう。）
図３は、図１に示す実施形態にかかる半導体装置の製造方法の一例において、加熱工程を（Ｄ１）工程〜（Ｄ３）工程の３工程で行う例を工程順に示す図である。図３における（ａ）、（ｂ）、（ｃ）、（ｆ）は、図１における（ａ）、（ｂ）、（ｃ）、（ｆ）の断面図を省略して、符号のみを示したものである。
図３（ｄ）は、図１（ｄ）に示す積層体１０ｄと同様の構成の積層体１０ｄの断面図を示す。積層体１０ｄは、基板１上の被加工膜２上に複合膜パターン３ｍｐを有する構成であり、積層体１０ａ（図３においては不図示）に（Ａ）工程〜（Ｃ）工程を施すことで得られる。
図３に示す製造方法において（Ｄ１）工程は、積層体１０ｄが有する複合膜パターン３ｍｐの間に存在する（Ｃ）工程において複合膜３ｍが除去された部分Ｅ（以下、開口部Ｅという。）に芯材７を埋め込む工程である。図３（ｄ１）は、積層体１０ｄの開口部Ｅに芯材７を埋め込んで得られる積層体１０ｄ１の断面図を示す。
（Ｄ１）工程に用いる芯材７の材料としては、開口部Ｅを十分に充填でき、（Ｄ２）の加熱条件において形状変化が少なく、かつ、（Ｄ３）工程での除去が容易な材料が好ましい。芯材７として、具体的には、ポリメチルメタクリレート、ポリエチルメタクリレート、ポリｔ−ブチルメタクリレートなどのポリ（メタ）アクリル酸アルキルエステル、ポリスチレン、ポリビニルナフタレンなどの芳香族を含有するポリマー、その他にポリエチレングリコール、ポリプロピレングリコール等が挙げられる。
開口部Ｅへの芯材７の埋設は、例えば、スピンコートにより行える。
（Ｄ２）の加熱工程は、上記（Ｄ）工程の方法と同様の装置、条件等で行うことができる。（Ｄ２）工程では、複合膜パターン３ｍｐは芯材７の存在により面方向に寸法が減少するのが抑えられて、厚さ方向に寸法が減少する。これにより、（ｗ−ｗ１）／ｗ×１００（％）で示される、加熱による幅方向の寸法減少率（Ｙ）を、約０％に抑えることができる。なお、ｗは複合膜パターン３ｍｐの所定の箇所の幅であり、ｗ１はマスクパターン３ｍｐａの複合膜パターン３ｍｐと同じ箇所の幅である。
なお、複合膜パターン３ｍｐの厚さ方向の寸法減少は、（Ｅ）工程における被加工膜２の加工に及ぼす影響は比較的軽微である。図３（ｄ２）は、積層体１０ｄ１における複合膜パターン３ｍｐが加熱により構造（Ｐ３）を有するマスクパターン３ｍｐａとなった積層体１０ｄ２の断面を示す図である。
（Ｄ２）工程後、（Ｄ３）工程により、芯材７が除去されて、図３（ｅ）に示す積層体１０ｅが得られる。芯材７の除去は、例えば、エッチングや溶解溶媒による洗浄により行える。積層体１０ｅは、図１（ｅ）に示す積層体１０ｅと同様の構成である。その後、上記と同様にして被加工膜２が加工される。
半導体装置の製造方法においては、被加工膜に対して高アスペクト比の加工形状を実現するため、マスクパターンにおいて、積層マスク構造が採られることがある。図４は、実施形態の半導体装置の製造方法を積層マスク構造に適用した場合の一例を工程順に示す図である。実施形態の半導体装置の製造方法を積層マスク構造に適用する場合に、ポリアクリロニトリルのブロック単位を含むポリマーから得られる有機膜をメタライズした複合膜は、レジスト膜と被加工膜の間に形成される下地膜に好適に用いられる。
図４に工程を示す半導体装置の製造方法において、有機膜形成工程およびメタライズ工程は図１に工程を示す半導体装置の製造方法と同様とすることができる。図４における（ａ）、（ｂ）、（ｅ）、（ｆ）は、図１における（ａ）、（ｂ）、（ｅ）、（ｆ）の断面図を省略して、符号のみを示したものである。図４に工程を示す半導体装置の製造方法においては、複合膜３ｍのパターニング工程の前に、複合膜３ｍ上に積層膜を形成する工程を有する。
図４（ｃ）は、基板１上の被加工膜２上に複合膜３ｍを有する積層体１０ｃの断面図を示し、図４（ｃ１）および（ｃ２）は、積層体１０ｃにおける複合膜３ｍをパターニングする工程を模式的に示す断面図である。図４（ｃ１）および（ｃ２）に示すとおり複合膜３ｍは積層マスク構造６の下地膜として機能する。図４（ｃ１）は、複合膜３ｍ上に、パターニングを施す機能膜として酸化ケイ素膜４が形成され、その上にレジストパターン５ｐが形成された状態を示す。
酸化ケイ素膜４は、例えば、以下の方法で複合膜３ｍ上に形成されるＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）膜を所定の温度、例えば、１５０〜３００℃で加熱することにより形成される。ＳＯＧ膜は、ＳＯＧ膜の成分を有機溶剤に溶解したウエットコート液を複合膜３ｍ上にスピンコートすることで形成される。
このとき、酸化ケイ素膜４上に図示しない反射防止膜を形成してもよい。反射防止膜は、以下の処理で形成されるレジスト膜をパターニングする際に、下地からの反射を防止して精密露光を可能にする。
次いで、酸化ケイ素膜４上にレジスト膜を形成し、該レジスト膜をリソグラフィ技術またはインプリント技術等を用いてレジストパターン５ｐとする。インプリント技術では、酸化ケイ素膜４上にレジストを滴下し、微細なパターンが形成されたテンプレートをレジスト膜に押し付けて、紫外線を照射してレジスト膜を硬化させることでレジストパターン５ｐを形成する。
図４（ｃ２）は、レジストパターン５ｐをマスクとして酸化ケイ素膜４をエッチング加工し、酸化ケイ素膜パターン４ｐを形成し、さらに、レジストパターン５ｐと酸化ケイ素膜パターン４ｐをマスクとして複合膜３ｍをエッチング加工し、複合膜パターン３ｍｐを形成した後の状態を示す断面図である。酸化ケイ素膜４のエッチングはＦ系ガスを用いて行われ、複合膜パターン３ｍｐのエッチングは酸素系ガスを用いて行われる。図４（ｃ２）に示すように、複合膜パターン３ｍｐ、酸化ケイ素膜パターン４ｐ、およびレジストパターン５ｐがこの順に積層された構造は、積層マスク構造６の一例である。
なお、酸化ケイ素膜４上に反射防止膜を形成した場合には、酸化ケイ素膜４のエッチングに先駆けて反射防止膜がパターニングされる。なお、酸化ケイ素膜パターン４ｐの形成後、レジストパターン５ｐが消失するようにレジストパターン５ｐの膜厚が調整されていてもよい。また、複合膜パターン３ｍｐの形成後、酸化ケイ素膜パターン４ｐが消失するように酸化ケイ素膜パターン４ｐの膜厚が調整されていてもよい。
図４に示すように積層マスク構造６により複合膜パターン３ｍｐを形成する場合、（Ｄ）工程の前に、複合膜パターン３ｍｐの上層である酸化ケイ素膜パターン４ｐおよびレジストパターン５ｐを除去することで、図４（ｄ）に断面図を示す、基板１、被加工膜２、および複合膜パターン３ｍｐからなる積層体１０ｄを得る。
なお、図４に工程を示す半導体装置の製造方法において、加熱工程および被加工膜加工工程は、図１または図３に工程を示す半導体装置の製造方法と同様とすることができる。
なお、上記の積層マスク構造において、下地膜の上層膜またはその前駆膜としては、上述のＳＯＧ膜のほか、例えば、ＳＯＣ（Ｓｐｉｎ Ｏｎ Ｃａｒｂｏｎ）膜、ＴＥＯＳ（オルトケイ酸テトラエチル）膜、レジスト膜等がある。さらに、積層マスク構造には、上記以外にも種々の膜を挿入し、または、上記膜の幾つかを削減して、様々な構成が採用され得る。
実施形態の半導体装置の製造方法によれば、エッチング耐性の高いマスクパターンを簡便な方法で寸法精度よく得られる。
また、実施形態の半導体装置の製造方法を以下のパターン膜の製造方法に適用可能である。実施形態のパターン膜の製造方法は、以下の（Ａａ）〜（Ｄａ）の工程を有する。
（Ａａ）ポリアクリロニトリルのブロック単位を含むポリマーを用いて有機膜を形成する工程（上記（Ａ）工程に相当する。）
（Ｂａ）（Ａａ）工程で得られた有機膜に金属化合物を供給して複合膜を形成する工程（上記（Ｂ）工程に相当する。）
（Ｃａ）（Ｂａ）工程で得られた複合膜を部分的に除去してパターンを形成する工程（上記（Ｃ）工程に相当する。）
（Ｄａ）パターン形成された複合膜を加熱する工程（上記（Ｄ）工程に相当する。）
上記のとおり、実施形態のパターン膜の製造方法の各工程は、それぞれ、実施形態の半導体装置の製造方法が有する工程に相当するため、各工程の具体的な方法が同様に適用できる。
ただし、実施形態のパターン膜の製造方法においては、基板１は被加工膜２を有してもよいが必須ではない。また、パターン膜の製造方法においては、基板１に代えてガラス、石英、マイカ等の基板を使用することができる。
本発明の実施形態は、さらに、実施形態の半導体装置の製造方法において示した下記化学構造式（Ｐ３）で示される構造を含む金属含有有機膜を含む。構造（Ｐ３）は、ポリアクリロニトリルがシアノ基により環化するとともに窒素原子に金属化合物が配位した構造である。
Figure 2020150175
ただし、化学構造式（Ｐ３）中、ＭＸは金属酸化物または金属水酸化物を示し、ｍ／２は２以上の整数を示す。…は、配位結合を示す。
実施形態の金属含有有機膜が有する構造（Ｐ３）は、実施形態の半導体装置の製造方法において説明した方法により形成可能である。
以下に実施例を用いて本発明をさらに詳しく説明するが、本発明はこれら実施例に限定されるものではない。
［例１］
ポリマー（Ａ）として、ポリアクリロニトリルのブロック単位（Ｐ１）を含み、アクリロニトリル由来のモノマーユニットの含有割合が９４質量％、アクリル酸メチル由来のモノマーユニットの含有割合が６質量％であるポリマー（Ａ１）を用いた。
ポリマー（Ａ１）の含有量が５質量％となるように溶媒としてγ―ブチロラクトンを加えて、パターン形成用組成物を調製し、これを用いてＳｉ基板上に以下の方法で、マスクパターンを形成した。
（有機膜形成）
３分間のＵＶ処理を行ったものを用いたＳｉ基板上にスピンコートにより塗工した。回転数は、２０００〜３５００ｒｐｍに調整し、塗工後、乾燥により残存溶媒を除去して、全て約３００ｎｍ厚の有機膜とした。得られた、有機膜付きＳｉ基板を１５ｍｍ角に切り出し、メタライズ処理用サンプル基板とした。
（メタライズ）
メタライズは、原子層堆積（ＡＬＤ）製膜装置で行った。具体的には、メタライズ処理用サンプル基板をＡＬＤ装置内に設置し、温度１００℃の条件下で、装置内に気相のＴＭＡを圧力９００Ｐａになるまで導入後、バルブを閉めてその状態の圧力を６００秒間保持するＥｘｐｏｓｕｒｅ Ｍｏｄｅでメタライズを行った。サイクル数は１回とした。ＴＭＡによる曝露後、装置内の気相を水蒸気（Ｈ２Ｏ）に置換した後、装置内から有機膜がメタライズされて複合膜となった複合膜付きＳｉ基板を取り出した。
ここで、上記メタライズ処理にＡＬＤ装置を使っているが、上記操作はポリマーへのＴＭＡの含浸を目的としており、原子層を基板上に堆積するいわゆる原子層堆積（ＡＬＤ）ではない。そのため、通常のＡＬＤに比べ金属化合物の曝露時間が長く、サイクル数が少ない。
（パターニング）
複合膜付きＳｉ基板の複合膜にＳＯＧを成膜させ、その上にフォトレジストをスピンコートし、パターン露光、現像、エッチングを経てパターンを形成し、複合膜パターン付きＳｉ基板を得た。
（加熱）
複合膜パターン付きＳｉ基板を大気開放下、ホットプレート上で３００℃の条件下８時間保持することで、複合膜パターンを加熱によりマスクパターンとした。
［評価］
（構造）
得られたマスクパターンについて、赤外分光法により化学構造を分析した結果、構造（Ｐ３）を有することが示唆された。
（寸法安定性）
複合膜パターン付きＳｉ基板とマスクパターン付きＳｉ基板について、所定の箇所でパターン幅を測定した。複合膜パターン付きＳｉ基板における複合膜パターンの幅をｗとし、マスクパターン付きＳｉ基板におけるマスクパターンの幅をｗ１として、（ｗ−ｗ１）／ｗ×１００（％）で示される、加熱による幅方向の寸法減少率（Ｙ）を求めた。結果は０％であった。
（エッチング耐性）
上記において、メタライズ処理用サンプル基板について、メタライズ処理した後、パターニングを行わずに、加熱処理を施して、加熱処理複合膜付きＳｉ基板を得た。加熱処理複合膜付きＳｉ基板について、ＣＦ４ガスを用いたＲＩＥを行った。原子間力顕微鏡（ＡＦＭ）を用いて加熱処理複合膜の膜厚を、経時的に測定した。エッチング時間と、エッチング厚（膜厚減少量）を図５に「■」で示す。
図５には、ＣＶＤ法を用いたカーボン堆積層付き基板（図５中、測定点を「○」で示す。）、メタライズ処理用サンプル基板（有機膜付きＳｉ基板；図５中、測定点を「▲」で示す。）、メタライズ処理用サンプル基板を上記同様の加熱処理したサンプル基板（加熱処理有機膜付きＳｉ基板；図５中、測定点を「◆」で示す。）、メタライズ処理したメタライズ処理用サンプル基板（複合膜付きＳｉ基板；図５中、測定点を「□」で示す。）を同様にエッチングした際の結果を併せて示す。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの実施形態は、その他の様々な形態で実施されることが可能であり、発明の趣旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１…基板、２…被加工膜、３…有機膜、４…酸化ケイ素膜、５ｐ…レジストパターン、３ｍ…複合膜、３ｍｐ…複合膜パターン、３ｍｐａ…マスクパターン、７…芯材

Claims (9)

  1. 被加工膜を有する基板の前記被加工膜上にポリアクリロニトリルのブロック単位を含むポリマーを用いて有機膜を形成し、
    前記有機膜に金属化合物を供給して複合膜を形成し、
    前記複合膜を部分的に除去してパターンを形成した後、加熱し、
    前記加熱後の複合膜をマスクにして前記被加工膜を加工する、
    半導体装置の製造方法。
  2. 前記加熱における温度が２００℃以上１０００℃未満である請求項１記載の半導体装置の製造方法。
  3. 前記加熱の前に、前記パターンの形成において前記複合膜が除去された部分に芯材を埋め込み、前記加熱を施した後、前記芯材を除去する請求項１または２記載の半導体装置の製造方法。
  4. 前記複合膜を、前記有機膜に有機金属化合物を供給した後、さらに酸化剤を供給して形成する、請求項１〜３のいずれか１項に記載の半導体装置の製造方法。
  5. ポリアクリロニトリルのブロック単位を含むポリマーを用いて有機膜を形成し、
    前記有機膜に金属化合物を供給して複合膜を形成し、
    前記複合膜を部分的に除去してパターンを形成した後、加熱する
    パターン膜の製造方法。
  6. 前記加熱における温度が２００℃以上１０００℃未満である請求項５記載のパターン膜の製造方法。
  7. 前記加熱の前に、前記パターンの形成において前記複合膜が除去された部分に芯材を埋め込み、前記加熱を施した後、前記芯材を除去する請求項５または６記載のパターン膜の製造方法。
  8. 前記複合膜を、前記有機膜に有機金属化合物を供給した後、さらに酸化剤を供給して形成する、請求項５〜７のいずれか１項に記載のパターン膜の製造方法。
  9. ポリアクリロニトリルがシアノ基により環化するとともに窒素原子に金属化合物が配位した、下記化学構造式（Ｐ３）で示される構造を含む金属含有有機膜。
    Figure 2020150175
     ただし、化学構造式（Ｐ３）中、ＭＸは金属酸化物または金属水酸化物を示し、ｍ／２は２以上の整数を示す。…は、配位結合を示す。
JP2019047601A 2019-03-14 2019-03-14 半導体装置の製造方法、パターン膜の製造方法および金属含有有機膜 Pending JP2020150175A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019047601A JP2020150175A (ja) 2019-03-14 2019-03-14 半導体装置の製造方法、パターン膜の製造方法および金属含有有機膜
TW108121457A TWI729420B (zh) 2019-03-14 2019-06-20 半導體裝置的製造方法、圖案膜的製造方法及金屬含有有機膜
CN201910654560.1A CN111696855B (zh) 2019-03-14 2019-07-19 基板处理装置
US16/562,709 US11177129B2 (en) 2019-03-14 2019-09-06 Method of manufacturing semiconductor device, method of forming pattern film, and metal-containing organic film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019047601A JP2020150175A (ja) 2019-03-14 2019-03-14 半導体装置の製造方法、パターン膜の製造方法および金属含有有機膜

Publications (1)

Publication Number Publication Date
JP2020150175A true JP2020150175A (ja) 2020-09-17

Family

ID=72423404

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019047601A Pending JP2020150175A (ja) 2019-03-14 2019-03-14 半導体装置の製造方法、パターン膜の製造方法および金属含有有機膜

Country Status (4)

Country Link
US (1) US11177129B2 (ja)
JP (1) JP2020150175A (ja)
CN (1) CN111696855B (ja)
TW (1) TWI729420B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021022636A (ja) * 2019-07-26 2021-02-18 株式会社アルバック 半導体装置の製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113314542B (zh) * 2021-04-27 2022-01-25 长江存储科技有限责任公司 一种样品制备方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60226582A (ja) * 1984-04-24 1985-11-11 Hitachi Chem Co Ltd フイルム状接着剤
US5079600A (en) * 1987-03-06 1992-01-07 Schnur Joel M High resolution patterning on solid substrates
US7033648B1 (en) * 1995-02-06 2006-04-25 International Business Machines Corporations Means of seeding and metallizing polyimide
US5804310A (en) * 1996-12-18 1998-09-08 Rasmussen; Glen L. Patterned fibers
JP3940546B2 (ja) * 1999-06-07 2007-07-04 株式会社東芝 パターン形成方法およびパターン形成材料
JP2001310331A (ja) 2000-04-27 2001-11-06 Mitsuboshi Belting Ltd 微細加工型の製造方法
EP1265103A1 (en) 2000-12-05 2002-12-11 Kansai Research Institute, Inc. Active components and photosensitive resin compositions containing the same
JP4295937B2 (ja) 2000-12-05 2009-07-15 株式会社Ｋｒｉ 活性成分及びそれを用いた感光性樹脂組成物
EP1589042B1 (en) * 2003-01-23 2009-03-04 Teijin Limited Solid phase polymerisation
US8192642B2 (en) * 2007-09-13 2012-06-05 Brewer Science Inc. Spin-on protective coatings for wet-etch processing of microelectronic substrates
JP5524228B2 (ja) * 2009-09-25 2014-06-18 株式会社東芝 パターン形成方法
US9487600B2 (en) * 2010-08-17 2016-11-08 Uchicago Argonne, Llc Ordered nanoscale domains by infiltration of block copolymers
US9684234B2 (en) * 2011-03-24 2017-06-20 Uchicago Argonne, Llc Sequential infiltration synthesis for enhancing multiple-patterning lithography
JP5827939B2 (ja) * 2012-12-17 2015-12-02 東京エレクトロン株式会社 成膜方法、プログラム、コンピュータ記憶媒体及び成膜装置
US9620379B2 (en) * 2013-03-14 2017-04-11 Applied Materials, Inc. Multi-layer mask including non-photodefinable laser energy absorbing layer for substrate dicing by laser and plasma etch
US8853085B1 (en) * 2013-04-23 2014-10-07 International Business Machines Corporation Grapho-epitaxy DSA process with dimension control of template pattern
US9725618B2 (en) * 2013-10-07 2017-08-08 Nissan Chemical Industries, Ltd. Metal-containing resist underlayer film-forming composition containing polyacid
US9416447B2 (en) * 2014-02-07 2016-08-16 HGST Netherlands B.V. Method for line density multiplication using block copolymers and sequential infiltration synthesis
JP6239466B2 (ja) * 2014-08-15 2017-11-29 東京エレクトロン株式会社 半導体装置の製造方法
US10315166B2 (en) * 2014-08-29 2019-06-11 Pusan National University Industry University Cooperation Foundation Of Pusan Etching mask, manufacturing method therefor, porous membrane manufacturing method using etching mask, porous membrane, fine dust-blocking mask including porous membrane, and manufacturing method for surface enhanced Raman scattering active substrate
JP6346115B2 (ja) * 2015-03-24 2018-06-20 東芝メモリ株式会社 パターン形成方法
CN105126917B (zh) * 2015-09-02 2017-10-13 河北科技大学 一种铜/氧化亚铜/环化聚丙烯腈可见光催化剂的制备方法
JP2018049976A (ja) * 2016-09-23 2018-03-29 東芝メモリ株式会社 半導体装置の製造方法
JP2018082033A (ja) * 2016-11-16 2018-05-24 東芝メモリ株式会社 パターン形成方法
KR102183698B1 (ko) * 2016-11-30 2020-11-26 주식회사 엘지화학 고분자막의 제조 방법
CN107151330A (zh) * 2017-05-02 2017-09-12 鲁东大学 一种改性聚丙烯腈共聚物制备自修复材料的方法
JP6827372B2 (ja) * 2017-06-22 2021-02-10 東京エレクトロン株式会社 パターン形成方法
JP6814116B2 (ja) * 2017-09-13 2021-01-13 キオクシア株式会社 半導体装置の製造方法および半導体製造装置
JP2019079852A (ja) * 2017-10-20 2019-05-23 東芝メモリ株式会社 パターン形成方法
US11022879B2 (en) * 2017-11-24 2021-06-01 Asm Ip Holding B.V. Method of forming an enhanced unexposed photoresist layer
CA3085459A1 (en) * 2018-01-04 2019-07-11 Magic Leap, Inc. Optical elements based on polymeric structures incorporating inorganic materials
CN109260967B (zh) * 2018-09-29 2021-11-19 浙江工业大学 一种金属有机骨架复合膜及其制备方法和应用
US20200285148A1 (en) * 2019-03-06 2020-09-10 Brookhaven Science Associates, Llc Inorganic-Infiltrated Polymer Hybrid Thin Film Resists for Advanced Lithography

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021022636A (ja) * 2019-07-26 2021-02-18 株式会社アルバック 半導体装置の製造方法
JP7242463B2 (ja) 2019-07-26 2023-03-20 株式会社アルバック 半導体装置の製造方法

Also Published As

Publication number Publication date
TWI729420B (zh) 2021-06-01
CN111696855A (zh) 2020-09-22
US11177129B2 (en) 2021-11-16
TW202033677A (zh) 2020-09-16
US20200294795A1 (en) 2020-09-17
CN111696855B (zh) 2023-11-03

Similar Documents

Publication Publication Date Title
US8974678B2 (en) Methods using block co-polymer self-assembly for sub-lithographic patterning
US20210013034A1 (en) Methods for making euv patternable hard masks
Moon et al. Atomic layer deposition assisted pattern multiplication of block copolymer lithography for 5 nm scale nanopatterning
JP6139011B2 (ja) 誘導自己組織化用途における中立層オーバーコートのトポグラフィの最小化
US8900467B1 (en) Method for making a chemical contrast pattern using block copolymers and sequential infiltration synthesis
US8226838B2 (en) Method of forming polymer features by directed self-assembly of block copolymers
KR101772950B1 (ko) 릴리프 이미지 형성 방법
JP2019514042A (ja) 予めパターン形成されたリソグラフィ・テンプレート、該テンプレートを使用した放射線パターニングに基づくプロセス、及び該テンプレートを形成するためのプロセス
JP7340331B2 (ja) 化学的ガイディング構造を基板上に形成するための方法及び化学的エピタキシー方法
Gao et al. Plasmonic lithography for the fabrication of surface nanostructures with a feature size down to 9 nm
JP2020150175A (ja) 半導体装置の製造方法、パターン膜の製造方法および金属含有有機膜
JP7131984B2 (ja) パターン形成材料、パターン形成方法および半導体装置の製造方法
CN111681952B (zh) 基板处理装置
CN113948367B (zh) 用于光刻的结构和方法
JP2021048257A (ja) パターン形成方法および半導体装置の製造方法
JP2020149037A (ja) パターン形成材料、パターン形成用組成物、パターン形成方法および半導体装置の製造方法
KR20190095947A (ko) 블록 공중합체의 자기-조립을 위한 신규한 조성물 및 방법