JP2020145774A - 半導体装置およびスナバ装置 - Google Patents

Abstract

【課題】従来の技術では、短絡電流およびサージ電圧のそれぞれによる素子破壊を防止することができない場合がある。【解決手段】半導体モジュールと、半導体モジュールの正側端子および負側端子の間に装着されたスナバ装置と、スナバ装置と正側端子との間の配線長、および、スナバ装置と負側端子との間の配線長よりも長い配線を介して正側端子および負側端子に接続されたコンデンサと、配線に流れる電流を測定する電流センサとを備える半導体装置が提供される。【選択図】図１

Description

本発明は、半導体装置およびスナバ装置に関する。

従来、パワーエレクトロニクスなどの分野においては、サージ電圧による素子破壊を防止する技術や、短絡電流による素子破壊を防止する技術、配線インダクタンスを低減するための技術など、種々の技術が開発されている（例えば特許文献１〜４参照）。
特許文献１ 特開２０１６−１４４３４０号公報
特許文献２ 特開２００８−２０６３４８号公報
特許文献３ 特開２０１２−１１００９９号公報
特許文献４ 特開２０１６−６６９７４号公報

しかしながら、従来の技術では、短絡電流およびサージ電圧のそれぞれによる素子破壊を防止することができない場合がある。

上記課題を解決するために、本発明の第１の態様においては、半導体装置が提供される。半導体装置は、半導体モジュールを備えてよい。半導体装置は、半導体モジュールの正側端子および負側端子の間に装着されたスナバ装置を備えてよい。半導体装置は、スナバ装置と正側端子との間の配線長、および、スナバ装置と負側端子との間の配線長よりも長い配線を介して正側端子および負側端子に接続されたコンデンサを備えてよい。半導体装置は、配線に流れる電流を測定する電流センサを備えてよい。

スナバ装置は、正側端子および負側端子の間に接続されるコンデンサを有してよい。スナバ装置は、正側端子および負側端子からコンデンサに充電する充電パスを有してよい。スナバ装置は、コンデンサから正側端子および負側端子へと放電する、充電パスとは少なくとも一部が異なる放電パスを有してよい。

スナバ装置は、正側端子および負側端子の間に直列に順に接続される正側コンデンサ、第１ダイオード、および負側コンデンサをそれぞれ有し、正側端子側から負側端子側へと電流を流す並列なｎ個（但しｎは１以上の整数）の充電パスを有してよい。スナバ装置は、負側端子またはｎ個の充電パスのうち第Ｎの充電パス（但しＮは０≦Ｎ≦ｎの整数）における負側コンデンサと、ｎ個の充電パスのうち第Ｎ＋１の充電パスにおける正側コンデンサまたは正側端子と、の間に接続される第２ダイオードをそれぞれ有し、負側コンデンサおよび正側コンデンサの少なくとも一方を介して負側端子側から正側端子側へと電流を流す並列なｎ＋１個の放電パスを有してよい。

各充電パスの配線インダクタンスは、各放電パスの配線インダクタンスよりも小さくてよい。各充電パスの配線長は、各放電パスの配線長よりも短くてよい。

半導体装置は、電流センサの検出値に基づいて、半導体モジュールの短絡を検出する短絡検出部を更に備えてよい。配線は、電線であってよい。

半導体装置は、複数の半導体モジュールを備えてよい。半導体装置は、複数の半導体モジュールの正側端子同士、負側端子同士をそれぞれ接続する積層ブスバーを備えてよい。スナバ装置は、積層ブスバーを介して正側端子および負側端子の間に装着されてよい。

本発明の第２の態様においては、半導体モジュールの正側端子および負側端子の間に接続されるスナバ装置が提供される。スナバ装置は、正側端子および負側端子の間に接続されるコンデンサを備えてよい。スナバ装置は、正側端子および負側端子からコンデンサに充電する充電パスを備えてよい。スナバ装置は、コンデンサから正側端子および負側端子へと放電する、充電パスとは少なくとも一部が異なる放電パスを備えてよい。スナバ装置は、放電パスに流れる電流を測定する電流センサを備えてよい。

電流センサは、放電パスのうち充電パスとは異なる箇所に設けられてよい。

スナバ装置は、正側端子および負側端子の間に直列に順に接続される正側コンデンサ、第１ダイオード、および負側コンデンサをそれぞれ有し、正側端子側から負側端子側へと電流を流す並列なｎ個（但しｎは１以上の整数）の充電パスを備えてよい。スナバ装置は、負側端子またはｎ個の充電パスのうち第Ｎの充電パス（但しＮは０≦Ｎ≦ｎの整数）における負側コンデンサと、ｎ個の充電パスのうち第Ｎ＋１の充電パスにおける正側コンデンサまたは正側端子と、の間に接続される第２ダイオードをそれぞれ有し、負側コンデンサおよび正側コンデンサの少なくとも一方を介して負側端子側から正側端子側へと電流を流す並列なｎ＋１個の放電パスを備えてよい。

各充電パスの配線インダクタンスが、各放電パスの配線インダクタンスよりも小さくてよい。各充電パスの配線長が、各放電パスの配線長よりも短くてよい。

本発明の第３の態様においては、半導体装置が提供される。半導体装置は、半導体モジュールを備えてよい。半導体装置は、第２の態様のスナバ装置を備えてよい。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

本実施形態に係る半導体装置１を示す。 本実施形態に係る半導体装置１の回路図を示す。 スイッチング素子１１がターンオフされた場合の電流の流れを示す。 スイッチング素子１１がターンオンされた場合の電流の流れを示す。 短絡が生じた場合の電流の流れを示す。 短絡が生じた場合に流れる電流量を示す。 変形例に係る半導体装置１Ａを示す。 スナバ装置７Ａの外観構成を示す。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

［１．半導体装置の外観構成］
図１は、本実施形態に係る半導体装置１を示す。なお、図中の上部分，下部分は半導体装置１を別々の方向から見た外観構成を示す。また、図中の破線枠Ｂは、破線枠Ａで囲まれた半導体装置１の一部を別の方向から見た部分拡大図を示す。半導体装置１は、半導体モジュール５と、ヒートシンク６と、スナバ装置７と、コンデンサ１０と、電流センサ９とを備える。

半導体モジュール５は、１または複数の半導体素子を内蔵する。例えば、半導体モジュール５は、１または複数のスイッチング素子を内蔵してスイッチングを行ってよい。半導体モジュール５は、正側端子５１、負側端子５２および出力端子１９を有する。半導体モジュール５は、図示しない１または複数の制御端子をさらに有してよく、当該制御端子を介して半導体モジュール５の制御装置に接続されてよい。

ヒートシンク６は、少なくとも半導体モジュール５で生じる熱を吸収する。ヒートシンク６は、半導体モジュールとは反対側の面に放熱フィン（図示せず）を有してよい。ヒートシンク６は半導体モジュール５に取り付けられて半導体スタック５０（複合体とも称する）をなしてよい。なお、ヒートシンク６は半導体装置６に具備されなくてもよい。

スナバ装置７は、半導体モジュール５の正側端子５１および負側端子５２の間に装着される。スナバ装置７は、半導体モジュール５のスイッチング動作時に生じる瞬時的なサージ電圧を吸収してよい。スナバ装置７は、サージ電圧を吸収するためのコンデンサなどがプリント配線基板７０上に設けられることで構成されてよい。

プリント配線基板７０は、端子７００を介して半導体モジュール５の正側端子５１および負側端子５２に接続された図示しない面状の正側配線および負側配線を内部に有してよい。これらの正側配線および負側配線は、互いに差動的に作用して磁界を打ち消し合うよう、絶縁層を挟んで積層されてよい。これにより、正側配線および負側配線のインダクタンスが小さくなる。また、並列な複数のコンデンサがスナバ装置７に具備される場合に、各コンデンサに均一に充放電を行わせることができる。

コンデンサ１０は、配線１００を介して半導体モジュール５の正側端子５１および負側端子５２に接続される。配線１００は、スナバ装置７と正側端子５１との間の配線長、および、スナバ装置７と負側端子５２との間の配線長よりも長い。

なお、コンデンサ１０は、半導体モジュール５に直流電源として機能する直流コンデンサでもよいし、半導体モジュール５の正側端子５１および負側端子５２の間の電圧を平滑化する平滑コンデンサでもよい。コンデンサ１０が平滑コンデンサである場合には、半導体モジュール５の正側端子５１および負側端子５２には、図示しない電源が接続されてもよい。

電流センサ９は、配線１００に流れる電流を測定する。電流センサ９は、半導体モジュール５の短絡、つまり正側端子５１および負側端子５２の間の短絡を検出するための後述の短絡検出部８（図２参照）や、半導体モジュール５の制御装置に、測定結果を供給してよい。

なお、本実施形態では一例として、図中の破線枠Ｂ内に図示されるように、電流センサ９は環状に形成されて配線１００を内部に挿通させるが、配線１００を挟んでもよい。電流センサ９は、ＣＴ方式やホール素子方式、ロゴスキー方式、ゼロフラックス方式などの何れの方式で電流を測定してもよい。

以上の半導体装置１によれば、電流センサ９を用いて電流の変化から短絡を検知することにより、短絡電流による素子破壊を未然に防ぐことができる。また、スナバ装置７と正側端子５１との間の配線長、および、スナバ装置７と負側端子５２との間の配線長よりも長い配線１００によって正側端子５１および負側端子５２とコンデンサ１０とが接続されるので、半導体モジュール５とコンデンサ１０との間の配線インダクタンスが大きくなる。従って、半導体モジュール５の破損などに起因して正側端子５１および負側端子５２の間で短絡が生じる場合に、電流の変化が抑えられて素子破壊までの時間が長くなるため、短絡電流による素子破壊を確実に防ぐことができる。また、半導体モジュール５とコンデンサ１０との間の配線１００に電流センサ９が設けられるので、半導体モジュール５とスナバ装置７との間の配線に設けられる場合と異なり、半導体モジュール５とスナバ装置７との間の配線を短くすることができる。よって、半導体モジュール５を駆動して電流を遮断するときのサージ電圧を低減してスナバ装置７で確実に吸収し、サージ電圧による素子破壊を防止することができる。

［２．半導体装置１の回路構成］
図２は、本実施形態に係る半導体装置１の回路図である。本図において半導体装置１は直流電力を多相交流電力に変換する半導体装置の１相分である。半導体装置１は、電源コンデンサ１０の各電極と電源出力端子１９との接続を切り替えることで変換した電圧を電源出力端子１９から出力する。なお、出力される交流電流の帰路は他の相の電源出力端子１９であってよい。電源出力端子１９には誘導負荷（図示せず）が接続されてよい。半導体装置１は、コンデンサ１０と、電流センサ９と、短絡検出部８と、半導体モジュール５と、スナバ装置７とを備える。なお、半導体装置１は直流電力を単相交流電力に変換してもよい。この場合に半導体装置１は、直列接続された２つのコンデンサ１０を備えてよく、電源出力端子１９から出力される交流電流の帰路をコンデンサ１０の中点としてよい。

コンデンサ１０は、正側配線１０１を介して正極側が半導体モジュール５の正側端子５１に接続され、負側配線１０２を介して負極側が負側端子５２に接続される。

正側配線１０１および負側配線１０２は配線１００の一例であり、その配線長に応じて配線インダクタンス１０１１を持ちうる。配線１００は、本実施形態では一例として電線であるが、電流センサ９が設けられうるものであれば、電線でなくてもよい。例えば、配線１００はバスバーのような配線部材であってもよい。

電流センサ９は、本実施形態では一例として、正側配線１０１に設けられている。電流センサ９は、測定結果を短絡検出部９に供給する。

短絡検出部８は、電流センサ９の検出値に基づいて、半導体モジュール５の短絡を検出する。短絡検出部８は、測定結果（本実施形態においては一例として正側配線１０１に流れる電流検出値）が閾値を超えるか否かに基づいて短絡の有無を検出してよい。但し、短絡検出部８は、正側配線１０１の電流量に基づいて短絡を検出する限りにおいて、他の手法により短絡を検出してもよい。短絡検出部８は、図示しない制御装置に検出結果を供給してよい。

半導体モジュール５は、スイッチング素子１１，１２と、環流ダイオード１３，１４とを有する。スイッチング素子１１，１２は、負側配線１０２および正側配線１０１の間に直列に順次接続されている。スイッチング素子１１，１２は、電力変換装置における上アームおよび下アームを構成してよい。

スイッチング素子１１，１２は、それぞれ正側端子５１の側にドレイン端子が接続され、負側端子５２の側にソース端子が接続される。スイッチング素子１１，１２のゲート端子には、図示しない制御装置が接続され、スイッチング素子１１，１２のオン／オフを制御する。例えば、スイッチング素子１１，１２は、両方がオフとなるデッドタイムを挟んで択一的に接続状態となるよう制御されてよい。スイッチング素子１１，１２はＰＷＭ方式で制御されてよい。スイッチング素子１１およびスイッチング素子１２の中点には電源出力端子１９が接続される。

スイッチング素子１１，１２は、シリコンを基材としたシリコン半導体素子でもよいし、ワイドバンドギャップ半導体素子でもよい。ワイドバンドギャップ半導体素子とは、シリコン半導体素子よりもバンドギャップが大きい半導体素子であり、例えばＳｉＣ、ＧａＮ、ダイヤモンド、窒化ガリウム系材料、酸化ガリウム系材料、ＡｌＮ、ＡｌＧａＮ、または、ＺｎＯなどを含む半導体素子である。なお、スイッチング素子１１，１２はＭＯＳＦＥＴでもよいし、ＩＧＢＴやバイポーラトランジスタなど、他構造の半導体素子でもよい。

環流ダイオード１３，１４は、正側配線１０１の側がカソードとなるようスイッチング素子１１，１２に逆並列に接続される。環流ダイオード１３，１４は、ショットキーバリアダイオードでもよい。環流ダイオード１３，１４は、シリコン半導体素子でもよいし、ワイドバンドギャップ半導体素子でもよい。

［２．１．スナバ装置７］
スナバ装置７は、スイッチング素子１１，１２が電流を遮断した場合に生じるサージ電圧を吸収して半導体装置１の各素子を保護する。スナバ装置７は、スナバ回路２を有する。スナバ回路２は、正側端子５１および負側端子５２の間に（直接的または間接的に）接続される１または複数のコンデンサ２１１，２１３と、正側端子５１および負側端子５２からコンデンサ１０に充電する１または複数の充電パス２１と、コンデンサ１０から正側端子５１および負側端子５２へと放電する１または複数の放電パス２２とを有してよく、放電パス２２は充電パス２１とは少なくとも一部が異なってよい。

本実施形態では一例として、スナバ回路２は、並列なｎ個の充電パス２１と、並列なｎ＋１個の放電パス２２とを有する。なお、個数ｎは１以上の整数であり、本実施形態では一例として３である。また、本実施形態では一例として、３つの充電パス２１を図の左側から順に第１の充電パス２１（１），第２の充電パス２１（２），第３の充電パス２１（３）として説明する。また、４つの放電パス２２を図の左側から順に第１の放電パス２２（１），第２の放電パス２２（２），第３の放電パス２２（３），第４の放電パス２２（４）として説明する。

各充電パス２１は、正側端子５１および負側端子５２の間に直列に順に接続される正側コンデンサ２１１、第１ダイオード２１２、および負側コンデンサ２１３を有する。正側コンデンサ２１１および負側コンデンサ２１３は、それぞれスナバコンデンサとして機能するものであり、スイッチング素子１１，１２の駆動時に生じる瞬時的なサージ電圧（一例として１０ｎｓより大きく１０μｓ未満の期間で素子に印加されるサージ電圧）を吸収してよい。例えば正側コンデンサ２１１および負側コンデンサ２１３は、１００ｋＨｚより大きく１００ＭＨｚ未満の振動を抑えてよい。正側コンデンサ２１１および負側コンデンサ２１３は、一例としてフィルムコンデンサまたは積層セラミックコンデンサであってよい。

第１ダイオード２１２は、正側端子５１の側にアノードを向け、負側端子５２の側にカソードを向けて配設される。これにより、各充電パス２１は正側端子５１側から負側端子５２側へと電流を流す。

各放電パス２２は、第２ダイオード２２１を有する。第２ダイオード２２１は、負側端子５２またはｎ個の充電パス２１のうち第Ｎの充電パス２１（但しＮは０≦Ｎ≦ｎの整数）における負側コンデンサ２１３と、ｎ個の充電パス２１のうち第Ｎ＋１の充電パス２１における正側コンデンサ２１１または正側端子５１と、の間に接続される。例えば、第１の放電パス２２（１）の第２ダイオード２２１は、負側端子５２と、第１の充電パス２１（１）の正側コンデンサ２１１との間に接続される。第２の放電パス２２（２）の第２ダイオード２２１は、第１の充電パス２１（１）の負側コンデンサ２１３と、第２の充電パス２１（２）の正側コンデンサ２１１との間に接続される。第３の放電パス２２（３）の第２ダイオード２２１は、第２の充電パス２１（２）の負側コンデンサ２１３と、第３の充電パス２１（３）の正側コンデンサ２１１との間に接続される。第４の放電パス２２（４）の第２ダイオード２２１は、第３の充電パス２１（３）の負側コンデンサ２１３と、正側端子５１との間に接続される。第２ダイオード２２１は、第Ｎの充電パス２１（Ｎ）または負側端子５２の側にアソードを向け、第Ｎ＋１の充電パス２１（Ｎ＋１）または正側端子５１の側にカソードを向けて配設される。これにより、各放電パス２２は、負側コンデンサ２１３および正側コンデンサ２１１の少なくとも一方を介して負側端子５２側から正側端子５１側へと電流を流す。

ここで、ｎ個（本実施形態では一例として３個）の各充電パス２１の配線インダクタンスは、各放電パス２２の配線インダクタンスよりも小さくてよい。また、各充電パス２１の配線長は、各放電パス２２の配線長よりも短くてよい。例えば、正側端子５１および負側端子５２を結ぶ各充電パス２１の配線長は、正側端子５１および負側端子５２を結ぶ各放電パス２２の配線長よりも短くてよい。また、３個の充電パス２１における、正側コンデンサ２１１および負側コンデンサ２１３の間の各配線部分の配線長は、放電パス２２のそれぞれにおける、負側コンデンサ２１３と正側コンデンサ２１１とを結ぶ配線部分の配線長よりも短くてよい。本実施形態では一例として、各充電パス２１は、正側端子５１および負側端子５２の間に物理的に直線状に配設されている。

［２．１．１．スナバ回路２の動作］
まず、スイッチング素子１１がオン、スイッチング素子１２がオフの状態から、スイッチング素子１１がターンオフされる場合の動作について説明する。スイッチング素子１１がオン、スイッチング素子１２がオフの状態では、出力電流は、コンデンサ１０、正側配線１０１、スイッチング素子１１、および、電源出力端子１９の経路で流れる。このとき、配線インダクタンス１０１１には出力電流が流れてエネルギーが蓄積される。

図３は、この状態からスイッチング素子１１がターンオフされた場合の電流の流れを示す。なお、図中の破線の矢印は電流の流れを示し、実線の矢印はコンデンサ１０、正側コンデンサ２１１および負側コンデンサ２１３の電圧を示す。また、この図３と、後述の図４とでは、電流センサ９の図示を省略している。

スイッチング素子１１がターンオフされると、出力電流は転流して、コンデンサ１０および正側配線１０１から各充電パス２１の正側コンデンサ２１１、第１ダイオード２１２および負側コンデンサ２１３に流れ、環流ダイオード１４を介して電源出力端子１９から出力される。これにより、配線インダクタンス１０１１の電流エネルギーは、充電パス２１の正側コンデンサ２１１および負側コンデンサ２１３の充電により吸収される。そして、出力電流は最終的に、コンデンサ１０、負側配線１０２、環流ダイオード１４、および、電源出力端子１９の経路に全て転流する。これにより、スイッチング素子１１のターンオフ動作に伴う転流が完了する。

図４は、スイッチング素子１１のターンオフ動作が完了した状態から、あらためてスイッチング素子１１がターンオンされた場合の電流の流れを示す。

あらためてスイッチング素子１１がターンオンされると、コンデンサ１０、負側配線１０２、環流ダイオード１４、および、電源出力端子１９の経路に流れていた出力電流は、コンデンサ１０、負側配線１０２、各放電パス２２の第２ダイオード２２１、スイッチング素子１１、および、電源出力端子１９の経路に転流し、このとき第２ダイオード２２１のアノード側／カソード側の正側コンデンサ２１１および／または負側コンデンサ２１３に蓄えられていたターンオフ動作時のエネルギーが放出される。そして、出力電流は最終的にコンデンサ１０、正側配線１０１、スイッチング素子１１、および、電源出力端子１９の経路に全て転流する。これにより、スイッチング素子１１のターンオン動作に伴う転流が完了する。

ここで、スイッチング素子１１のターンオフ及びターンオンの動作時における正側コンデンサ２１１および負側コンデンサ２１３の電圧について説明する。ターンオフ動作時における各充電パス２１の正側コンデンサ２１１および負側コンデンサ２１３の電圧の関係は、以下の式（１）で表される。但し、式中、Ｅはコンデンサ１０の電圧、Ｖ_{ｄｃ−ｏｆｆ}はターンオフ動作時の正側端子５１および負側端子５２の間の端子間電圧である。また、Ｖ_ｐ（１）〜Ｖ_ｐ（３）は第１の充電パス２１（１）〜第３の充電パス２１（３）における正側コンデンサ２１１の電圧である。また、Ｖ_ｎ（１）〜Ｖ_ｎ（３）は第１の充電パス２１（１）〜第３の充電パス２１（３）における負側コンデンサ２１３の電圧である。

Ｅ≦（Ｖ_ｐ（１）＋Ｖ_ｎ（１））
＝（Ｖ_ｐ（２）＋Ｖ_ｎ（２））
＝（Ｖ_ｐ（３）＋Ｖ_ｎ（３））
＝Ｖ_{ｄｃ−ｏｆｆ} …（１）

また、ターンオン動作時における各放電パス２２の正側コンデンサ２１１および負側コンデンサ２１３の電圧の関係は、以下の式（２）で表される。但し、式中、Ｖ_{ｄｃ−ｏｎ}はターンオン動作時の正側端子５１および負側端子５２の間の端子間電圧である。

Ｅ≧Ｖ_ｐ（１）
＝（Ｖ_ｎ（１）＋Ｖ_ｐ（２））
＝（Ｖ_ｎ（２）＋Ｖ_ｐ（３））
＝Ｖ_ｎ（３）
＝Ｖ_{ｄｃ−ｏｎ} …（２）

式（１）及び式（２）により、各正側コンデンサ２１１および各負側コンデンサ２１３の電圧の関係は以下の式（３）で表される（図３、図４に図示した電圧も参照）。但し、式中、Ｖｄｃは定常時の正側端子５１および負側端子５２の間の端子間電圧である。

Ｅ＝Ｖ_ｄｃ≒Ｖ_ｐ（１）
＝Ｖ_ｎ（３）
＝１．５×Ｖ_ｐ（２）
＝１．５×Ｖ_ｎ（２）
＝３×Ｖ_ｎ（１）
＝３×Ｖ_ｐ（３） …（３）

式（３）より、コンデンサ電流が遮断される場合の各充電パス２１における充電電圧（図４では一例として４Ｅ／３）は、放電パス２２のそれぞれにおける放電電圧（図４では一例としてＥ）よりも高いことがわかる。なお、出力電流が逆向きの場合でのスイッチング素子１２のターンオンおよびターンオフ動作においても、回路の対称性より同様の効果が得られるため、詳細な説明は省略する。

以上の半導体装置１におけるスナバ回路２によれば、半導体モジュール５によって電流が遮断されると、正側端子５１および負側端子５２から充電パス２１を介して正側，負側のコンデンサ２１１，２１３に充電が行われるので、半導体モジュール５とコンデンサ２１１，２１３との間の配線１００の配線インダクタンスに蓄積されたエネルギーは充電パス２１を通ってコンデンサ２１１，２１３を正側端子５１および負側端子５２の間の電圧よりも高い電圧に充電する。これにより、サージ電圧による素子破壊が防止される。

また、放電パス２２が正側，負側のコンデンサ２１１または２１３から正側端子５１および負側端子５２へと放電を行うので、半導体モジュール５によって電流が流されると、コンデンサ２１１，２１３に蓄積されたエネルギーが放電され、各放電パス２２の放電電圧は正側端子５１および負側端子５２の間の電圧まで低下する。

また、放電パス２２の少なくとも一部は充電パス２１と異なるので、半導体モジュール５により電流が遮断される場合に、充電パス２１を介してコンデンサ２１１，２１３を充電するエネルギーが放電パス２２を介して放電され改めてコンデンサ２１１，２１３を充電する、といった共振動作が防止される。また、スナバ回路２には正側コンデンサ２１１および負側コンデンサ２１３を有するｎ個の並列な充電パス２１と、負側コンデンサ２１３および正側コンデンサ２１１の少なくとも一方を介して負側端子５２側から正側端子５１側へと電流を流すｎ＋１個の放電パス２２とが具備されるため、電流が遮断される場合のｎ個の充電パス２１のそれぞれにおける充電電圧は、放電パス２２のそれぞれにおける放電電圧よりも高くなる。従って、電流が遮断されて充電パス２１を充電したエネルギーは、放電パス２２によって放電されても充電パス２１をさらに充電することができない。よって、電流が遮断される場合に正側コンデンサ２１１および負側コンデンサ２１３を充電したエネルギーは、配線インダクタンス１０１１と正側コンデンサ２１１や負側コンデンサ２１３との共振動作により充放電されて回路損失として消費されることなく正側コンデンサ２１１および負側コンデンサ２１３に蓄えられて回生される。これにより、共振動作による回路損失を確実に低減することができる。

そして、このように電流遮断時のサージ電圧による素子破壊を防止するとともに、回路損失を低減することができるため、正側端子５１および負側端子５２に接続される配線のインダクタンスの許容量を大きくし、ひいては半導体モジュール５とコンデンサ１０との間の配線１００の長さの自由度を高めることができる。よって、当該配線１００をスナバ装置７と半導体モジュール５との間の配線長よりも長くしても、サージ電圧による素子破壊を防止して回路損失を低減することができる。また、電流センサ９の配置を容易化することができる。

また、各充電パス２１の配線長が各放電パス２２の配線長よりも短く、充電パス２１の配線インダクタンスが放電パス２２の配線インダクタンスよりも小さい。従って、半導体モジュール５によって電流が遮断される場合に生じるサージ電圧を低減するとともに、半導体モジュール５によって電流が流される場合に放電電流のピークを抑制することができる。

［３．短絡時の動作］
図５は、短絡が生じた場合の電流の流れを示す。スイッチング素子１１，１２がそれぞれオン状態となって正側端子５１および負側端子５２の間で短絡が生じると、図中に破線の矢印で図示したように、コンデンサ１０、正側配線１０１、スイッチング素子１１，１２、負側配線１０２、およびコンデンサ１０の順に電流が流れる。

ここで、本実施形態に係る半導体装置１では、正側配線１０１および負側配線１０２の配線長がスナバ装置７と半導体モジュール５との間の配線長よりも長いので、電流の急激な変化が抑えられる。そのため、電流センサ９によって短絡を検知してスイッチング素子１１，１２をそれぞれターンオフすることで、素子破壊が未然に防がれる。

図６は、短絡が生じた場合に流れる電流量を示す。図中の縦軸は電流量であり、横軸は時間である。

図中、実線のグラフＧ１は、本実施形態に係る半導体装置１において短絡が検知された場合にスイッチング素子１１，１２をターンオフした場合の波形を示す。破線のグラフＧ２は、本実施形態に係る半導体装置１において短絡が検知された場合にスイッチング素子１１，１２をターンオフしなかった場合の波形を示す。二点鎖線のグラフＧ３は、半導体モジュール５とスナバ装置７との間の配線長よりも長くない配線でコンデンサ１０と半導体モジュール５とが接続され、かつ電流センサ９が設けられていない従来の半導体装置において短絡が生じた場合の波形を示す。この図に示されるように、本実施形態に係る半導体装置１によれば、短絡が検知された場合にスイッチング素子１１，１２をターンオフすることで素子破壊を確実に防ぐことができる。

［４．変形例］
図７は、変形例に係る半導体装置１Ａを示す。半導体装置１Ａは、スナバ装置７に代えてスナバ装置７Ａを備える。スナバ装置７Ａのスナバ回路２Ａは、１または複数の電流センサ９Ａを有する点においてスナバ回路２と異なる。

電流センサ９Ａは、放電パス２２に流れる電流を測定する。電流センサ９Ａは、放電パス２２のうち充電パス２１とは異なる箇所に設けられてよい。電流センサ９Ａは、測定結果を半導体モジュール５の制御装置に供給してよい。制御装置は、電流センサ９Ａの設けられた放電パス２２と、短絡電流の概ね全体が流れる経路（一例としてコンデンサ１０、正側配線１０１、スイッチング素子１１，１２、負側配線１０２、およびコンデンサ１０の経路。短絡経路とも称する）とのインダクタンス比、あるいは、短絡発生時の両者の電流比を予め記憶してよく、その比の値に基づき短絡経路上での電流量を算出して短絡を検知してよい。

なお、本変形例においては、半導体装置１Ａは、コンデンサ１０と半導体モジュール５との間の配線１００や、配線１００に設けられた電流センサ９を備えなくてよい。この場合、コンデンサ１０は、半導体モジュール５とスナバ装置７との間の配線長よりも長くない配線で半導体モジュール５と接続されてよい。

以上のスナバ装置７Ａによれば、電流センサ９が設けられるので、電流センサ９を用いて電流の変化から短絡を検知することにより、短絡電流による素子破壊を確実に防ぐことができる。また、電流センサ９が放電パス２２に設けられるので、充電パス２１に設けられる場合と異なり、充電パス２１を短くすることができる。よって、半導体モジュールを駆動して電流を遮断するときのサージ電圧を低減して正側，負側のコンデンサ２１１，２１３で確実に吸収し、サージ電圧による素子破壊を防止することができる。また、電流センサ９Ａが放電パス２２に設けられるので、短絡経路に設けられる場合と比較して、電流センサ９Ａを低容量のセンサとすることができる。

また、電流センサ９は放電パス２２のうち充電パス２１とは異なる箇所に設けられるので、充電パス２１と共有される箇所（例えば正側コンデンサ２１１と正側配線１０１との間や、負側コンデンサ２１３と負側配線１０２との間）に設けられる場合と比較して、充電パス２１を短くすることができる。従って、充電パス２１の配線インダクタンスを放電パス２２の配線インダクタンスよりも小さくすることができるため、半導体モジュール５によって電流が遮断される場合に生じるサージ電圧を低減するとともに、半導体モジュール５によって電流が流される場合に放電電流のピークを抑制することができる。

図８は、スナバ装置７Ａの外観構成を示す。ｎ＋１個の放電パス２２のそれぞれにおける、第Ｎの充電パス２１の負側コンデンサ２１３と第Ｎ＋１の充電パス２１の正側コンデンサ２１１とを結ぶ配線部分は、プリント配線基板７０外に引き出されてもよい。例えば、この配線部分は、プリント配線基板７０の２つのランド７０５と、２つのランド７０５の間に接続されたループ状の配線７０１とを有してよい。電流センサ９Ａは、当該配線７０１に設けられてよい。

なお、別々の放電パス２２に設けられた配線７０１同士は、互いに近接して配設されてよい。これにより、一の配線７０１における近接部分同士や、複数の配線７０１における近接部分同士がそれぞれ和動的に作用して磁界を強め合ってよく、配線７０１のインダクタンスは大きくなってよい。この場合には、半導体モジュール５によって電流が流される場合の放電電流のピークをより確実に抑制することができる。

また、配線７０１は互いに重なる２つの領域を含んでよい。本図では一例として、配線７０１は図中の上側で左右方向に延在する領域と、下側で左右方向に延在する領域とを有しており、これら２つの領域は互いに重なり合っている。これにより、重なり合う領域同士がそれぞれ和動的に作用して磁界を強め合ってよく、配線７０１のインダクタンスは大きくなってよい。この場合には、半導体モジュール５によって電流が流される場合の放電電流のピークをより確実に抑制することができる。

なお、図８では図示の簡略化のため、配線７０１をプリント配線基板７０から分離して図示している。また、図８では、２つのランド７０５および配線７０１が第２ダイオード２２１および正側コンデンサ２１１の間に設けられているが、これに代えて／加えて、第２ダイオード２２１および負側コンデンサ２１３の間に設けられてもよい。

［５．その他の変形例］
なお、上記の実施形態および変形例においては、半導体装置１を直流電力から交流電力への電力変換装置として説明したが、交流電力から直流電力への電力変換装置としてもよいし、周波数や位相、電圧、相数などを変換する電力変換装置としてもよい。また、半導体装置１は、半導体モジュール５でスイッチングを行う限りにおいて、電力変換を行わなくてもよい。

また、半導体モジュール５、スナバ装置７、コンデンサ１０、および電流センサ９のそれぞれの個数を１として説明したが、それぞれ独立に他の個数としてもよい。半導体装置１，１Ａが複数の半導体モジュール５を備える場合には、これらの半導体モジュール５は直列に接続されてもよいし、並列に接続されてもよい。同様に、半導体装置１，１Ａが複数のコンデンサ１０を備える場合には、これらのコンデンサ１０は直列に接続されてもよいし、並列に接続されてもよい。また、スナバ装置７，７Ａは半導体モジュール５よりも少なくてもよい。この場合には、１または複数の相の交流電力を生成する複数の半導体モジュール５に対して１つのスナバ装置７が取り付けられてよい。また、スナバ装置７は半導体モジュール５よりも多くてもよい。この場合には、１つの半導体モジュール５に対して複数の半導体モジュール５が取り付けられてよい。

半導体装置１，１Ａが複数の半導体モジュール５を備える場合には、複数の半導体モジュール５の正側端子５１同士、負側端子５２同士がそれぞれ積層ブスバー（図示せず）によって接続されてよい。また、この場合には、スナバ装置７は、積層ブスバーを介して正側端子５１および負側端子５２の間に装着されてよい。積層ブスバーは絶縁層を挟んで面状の配線層が積層された構造を有しており、これにより配線層同士が差動的に作用して磁界を打ち消し合うため、半導体モジュール５同士の間や、半導体モジュール５とスナバ装置７との間での配線インダクタンスが小さくなる。従って、半導体モジュール５によって電流が遮断される場合に生じるサージ電圧を低減することができる。このように積層ブスバーを用いる場合であっても、配線１００，７０５に電流センサ９，９Ａが設けられるので、確実に電流を検出することができる。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。

１ 半導体装置、２ スナバ回路、５ 半導体モジュール、７ スナバ装置、８ 短絡検出部、９ 電流センサ、１０ コンデンサ、１１ スイッチング素子、１２ スイッチング素子、１３ 環流ダイオード、１４ 環流ダイオード、１９ 出力端子、２１ 充電パス、２２ 放電パス、５１ 正側端子、５２ 負側端子、７０ プリント配線基板、１００ 配線、１０１ 正側配線、１０２ 負側配線、２１１ 正側コンデンサ、２１２ 第１ダイオード、２１３ 負側コンデンサ、２２１ 第２ダイオード、７００ 端子、７０１ 配線、７０５ ランド、１０１１ 配線インダクタンス

Claims (14)

1. 半導体モジュールと、
   前記半導体モジュールの正側端子および負側端子の間に装着されたスナバ装置と、
   前記スナバ装置と前記正側端子との間の配線長、および、前記スナバ装置と前記負側端子との間の配線長よりも長い配線を介して前記正側端子および前記負側端子に接続されたコンデンサと、
   前記配線に流れる電流を測定する電流センサと
   を備える半導体装置。
2. 前記スナバ装置は、
   前記正側端子および前記負側端子の間に接続されるコンデンサと、
   前記正側端子および前記負側端子から前記コンデンサに充電する充電パスと、
   前記コンデンサから前記正側端子および前記負側端子へと放電する、前記充電パスとは少なくとも一部が異なる放電パスと
   を有する、請求項１に記載の半導体装置。
3. 前記スナバ装置は、
   前記正側端子および前記負側端子の間に直列に順に接続される正側コンデンサ、第１ダイオード、および負側コンデンサをそれぞれ有し、前記正側端子側から前記負側端子側へと電流を流す並列なｎ個（但しｎは１以上の整数）の充電パスと、
   前記負側端子または前記ｎ個の充電パスのうち第Ｎの充電パス（但しＮは０≦Ｎ≦ｎの整数）における前記負側コンデンサと、前記ｎ個の充電パスのうち第Ｎ＋１の充電パスにおける前記正側コンデンサまたは前記正側端子と、の間に接続される第２ダイオードをそれぞれ有し、前記負側コンデンサおよび前記正側コンデンサの少なくとも一方を介して前記負側端子側から前記正側端子側へと電流を流す並列なｎ＋１個の放電パスと、
   を有する、請求項１または２に記載の半導体装置。
4. 各充電パスの配線インダクタンスが、各放電パスの配線インダクタンスよりも小さい、請求項１から３のいずれか一項に記載の半導体装置。
5. 各充電パスの配線長が、各放電パスの配線長よりも短い、請求項４に記載の半導体装置。
6. 前記電流センサの検出値に基づいて、前記半導体モジュールの短絡を検出する短絡検出部を更に備える請求項１から５のいずれか一項に記載の半導体装置。
7. 前記配線は、電線である請求項１から６のいずれか一項に記載の半導体装置。
8. 複数の前記半導体モジュールと、
   前記複数の半導体モジュールの正側端子同士、負側端子同士をそれぞれ接続する積層ブスバーと、
   をさらに備え、
   前記スナバ装置は、前記積層ブスバーを介して前記正側端子および前記負側端子の間に装着される、請求項１から７のいずれか一項に記載の半導体装置。
9. 半導体モジュールの正側端子および負側端子の間に接続されるスナバ装置であって、
   前記正側端子および前記負側端子の間に接続されるコンデンサと、
   前記正側端子および前記負側端子から前記コンデンサに充電する充電パスと、
   前記コンデンサから前記正側端子および前記負側端子へと放電する、前記充電パスとは少なくとも一部が異なる放電パスと、
   前記放電パスに流れる電流を測定する電流センサと
   を備えるスナバ装置。
10. 前記電流センサは、前記放電パスのうち前記充電パスとは異なる箇所に設けられる、請求項９に記載のスナバ装置。
11. 前記スナバ装置は、
    前記正側端子および前記負側端子の間に直列に順に接続される正側コンデンサ、第１ダイオード、および負側コンデンサをそれぞれ有し、前記正側端子側から前記負側端子側へと電流を流す並列なｎ個（但しｎは１以上の整数）の充電パスと、
    前記負側端子または前記ｎ個の充電パスのうち第Ｎの充電パス（但しＮは０≦Ｎ≦ｎの整数）における前記負側コンデンサと、前記ｎ個の充電パスのうち第Ｎ＋１の充電パスにおける前記正側コンデンサまたは前記正側端子と、の間に接続される第２ダイオードをそれぞれ有し、前記負側コンデンサおよび前記正側コンデンサの少なくとも一方を介して前記負側端子側から前記正側端子側へと電流を流す並列なｎ＋１個の放電パスと、
    を備える、請求項９または１０に記載のスナバ装置。
12. 各充電パスの配線インダクタンスが、各放電パスの配線インダクタンスよりも小さい、請求項９から１１のいずれか一項に記載のスナバ装置。
13. 各充電パスの配線長が、各放電パスの配線長よりも短い、請求項１２に記載のスナバ装置。
14. 半導体モジュールと、
    請求項９から１３のいずれか一項に記載のスナバ装置と、
    を備える半導体装置。