JP2020144169A - 画像表示装置、及び、画像表示装置の表示方法 - Google Patents

Abstract

【課題】画質劣化の発生を抑制しつつ、かつ表示パネルにおける消費電力を削減することができる画像表示装置を提供する。【解決手段】画像表示装置１０は、複数の画素Ｐがマトリクス状に配置された画像表示領域２１と、第一画素行及び第二画素行を含む画素行２２ごとに配置される複数のゲート信号線ＧＬと、ゲート信号線ＧＬにゲート信号を供給するゲートドライバ２５と、画素列２３ごとに配置される複数のデータ信号線ＳＬと、データ信号線ＳＬにデータ電圧を供給するソースドライバ２４と、第二画素行が第一画素行と画像における相関性があると判定した場合、第一画素行に対応したデータ電圧をソースドライバ２４に供給させ、第一画素行に当該データ電圧を書き込むためのゲート信号をゲートドライバ２５に供給させ、さらに、第二画素行に第一画素行に対応したデータ電圧を書き込むためのゲート信号をゲートドライバ２５に供給させる制御部３０とを備える。【選択図】図１

Description

本開示は、画像表示装置、及び、画像表示装置の表示方法に関する。

液晶示装置では、例えば外部からの入力画像信号に基づき、液晶表示部に表示するフレーム画像を次々と切り替えて、滑らかな画像を液晶表示部に表示する。フレーム画像を切り替える周波数であるフレーム周波数は、一般に６０Ｈｚが用いられる。

液晶表示装置においては、フレーム周波数を低下させることにより、消費電力を削減することが検討されている。例えば、特許文献１には、入力画像信号が、静止画を表す信号か動画を表す信号かを検出し、入力画像信号が静止画を表す信号である場合に、フレーム周波数を低下させることにより、画像表示時の消費電力を削減する表示装置が開示されている。

特開２００３−２８０５７８号公報

しかしながら、特許文献１に記載の表示装置では、フレーム周波数を低下させることにより、画質劣化が発生する。

そこで、本開示は、このような課題を解決するためになされたものであり、画質劣化の発生を抑制しつつ、かつ表示パネルにおいて消費される電力を削減することができる画像表示装置、及び、画像表示装置の表示方法を提供することを目的とする。

本開示の一態様に係る画像表示装置は、複数の画素がマトリクス状に配置されて構成される表示部と、前記表示部における互いに異なる第一画素行及び第二画素行を含む画素行ごとに配置され、画像データに対応したデータ電圧を書き込む画素行を選択するための複数のゲート信号線と、前記複数のゲート信号線にゲート信号を供給するゲートドライバと、前記表示部における画素列ごとに配置され、選択された画素行の画素に前記データ電圧を書き込むための複数のデータ信号線と、前記複数のデータ信号線に前記データ電圧を供給するソースドライバと、前記第二画素行が前記第一画素行と画像における相関性があるか否かを判定し、判定した結果に基づいて、前記ゲートドライバ及び前記ソースドライバを制御する制御部とを備える。前記制御部は、前記第二画素行が前記第一画素行と前記相関性があると判定した場合、前記第一画素行に対応した前記データ電圧を前記ソースドライバに供給させ、当該第一画素行に当該データ電圧を書き込むための前記ゲート信号を前記ゲートドライバに供給させ、さらに、前記第二画素行に前記第一画素行に対応したデータ電圧を書き込むための前記ゲート信号を前記ゲートドライバに供給させる制御をする。

また、本開示の一態様に係る画像表示装置は、複数の画素がマトリクス状に配置されて構成される表示部と、前記表示部における画素行ごとに配置され、画像データに対応したデータ電圧を書き込む画素行を選択するための複数のゲート信号線と、前記複数のゲート信号線にゲート信号を供給するゲートドライバと、前記表示部における画素列ごとに配置され、選択された画素行の画素に前記データ電圧を書き込むための複数のデータ信号線と、前記複数のデータ信号線に前記データ電圧を供給するソースドライバと、前記ゲートドライバ及び前記ソースドライバを制御する制御部とを備える。前記制御部は、ｍ（ｍは１以上の整数）画素行単位で前記データ電圧の極性の位相を反転させ、かつ前記データ電圧の極性の位相が反転する画素行の位置をフレームごとに所定画素行ずつシフトさせる位相反転制御部を備える。

また、本開示の一態様に係る画像表示装置の表示方法は、複数の画素がマトリクス状に配置されて構成される表示部を有する画像表示装置の表示方法であって、前記表示部における互いに異なる第一画素行及び第二画素行において、前記第二画素行が前記第一画素行と画像における相関性があるか否かを判定し、前記相関性があると判定した場合に、前記第一画素行に対応したデータ電圧をソースドライバに供給させ、当該第一画素行に当該データ電圧を書き込むためのゲート信号をゲートドライバに供給させ、さらに、前記第二画素行に前記第一画素行に対応したデータ電圧を書き込むためのゲート信号を前記ゲートドライバに供給させる。

また、本開示の一態様に係る画像表示装置の表示方法は、複数の画素がマトリクス状に配置されて構成される画像表示装置の表示方法であって、ｍ（ｍは１以上の整数）画素行単位でデータ電圧の極性の位相を反転させ、かつ前記データ電圧の極性の位相が反転する画素行の位置をフレームごとに所定画素行ずつシフトさせる。

本開示によれば、画質劣化の発生を抑制しつつ、かつ表示パネルにおいて消費される電力を削減することができる画像表示装置、及び、画像表示装置の表示方法を提供することができる。

図１は、実施の形態１に係る液晶表示装置の機能構成を示すブロック図である。 図２は、実施の形態１に係る液晶表示装置における液晶パネルの概略構成を模式的に示す図である。 図３は、実施の形態１に係る液晶表示装置の動作を示すフローチャートである。 図４は、実施の形態１に係る液晶表示装置における相関性を比較する範囲を説明するための図である。 図５は、実施の形態１に係る液晶表示装置における、書き込みラインと相関性がある非書き込みラインが当該書き込みラインより上方に位置する場合の動作を説明するための図である。 図６は、実施の形態１の変形例１に係る液晶表示装置における相関性を比較する範囲を説明するための図である。 図７は、実施の形態１の変形例２に係る液晶表示装置の機能構成を示すブロック図である。 図８は、実施の形態１の変形例２に係る液晶表示装置における位相反転制御の一例を示す図である。 図９は、実施の形態２に係る液晶表示装置の機能構成を示すブロック図である。 図１０は、実施の形態２に係る液晶表示装置の動作を示すフローチャートである。 図１１は、実施の形態２に係る液晶表示装置における相関性を比較しない場合を説明するための図である。 図１２は、実施の形態２に係る液晶表示装置の動作を示すフローチャートである。 図１３は、実施の形態２に係る液晶表示装置における相関性の比較を説明するための図である。 図１４は、実施の形態３に係る液晶表示装置の機能構成を示すブロック図である。 図１５は、比較例に係る液晶パネルの表示例を示す図である。

（本開示の基礎となった知見）
液晶表示装置が備える液晶パネルの駆動における消費電力を下げることが検討されている。例えば、表示パネルを駆動させるフレーム周波数を下げることで、表示パネルにおける消費電力を下げることが検討されている。図１５は、比較例に係る液晶パネルの表示例を示す図である。具体的には、液晶パネルの画像表示領域２１を示している。画像表示領域２１は、複数の画素Ｐがマトリクス状に配置されて構成される。図１５の紙面上における上下方向に並ぶ数値は、画素行を識別するための数値であり、紙面上における左右方向に並ぶ数値は、画素列を識別するための数値である。また、図１５に示すドットハッチのある画素行は、書き込みラインを示している。

図１５では、例えば、６０Ｈｚ駆動である液晶パネルの消費電力を２０Ｈｚ駆動相当に抑えるために、６０Ｈｚ駆動のまま、３画素行（３ライン）ごとにデータ電圧を書き込む処理を行った例を示している。図１５の（ａ）に示すように、例えば、第１フレームにおいて、画素行１〜１３のうち画素行１、４、７、１０、及び、１３のみに書き込み処理を行う。次に、図１５の（ｂ）に示すように、第２フレームにおいて、画素行１〜１３のうち第１フレームで書き込み処理を行った画素行とは異なる画素行２、５、８、及び、１１のみに書き込み処理を行う。そして、図１５の（ｃ）に示すように、第３フレームにおいて、画素行１〜１３のうち、第１フレーム及び第２フレームで書き込み処理を行った画素行とは異なる画素行３、６、９、及び、１２のみに書き込み処理を行う。これにより、液晶パネルとしては６０Ｈｚ駆動であるが、画素行ごとの駆動周波数は２０Ｈｚとなるので、消費電力を削減することが可能となる。

上記では、フレームそれぞれにおいて、３ラインごとに書き込み処理を行う例を説明したが、これに限定されない。例えば、フレームのそれぞれにおいて、Ｎ（Ｎは１以上の整数）ラインごとに書き込み処理を行う場合、画素行ごとの駆動周波数は６０／Ｎとなり、消費電力を削減することが可能となる。このように、間引き駆動（低電力駆動の一例）を行うことで、消費電力を削減することが可能である。

しかしながら、液晶パネルの駆動においては、画素容量（液晶容量）内のデータ（階調）電圧がリーク等の電荷抜けによる電圧降下により、画質劣化が発生する。具体的には、色合いが変化する、焼き付き及びフリッカの発生などが挙げられる。上記の方法では画素行に書き込み処理を行う間隔が長くなるので、リーク等の電荷抜けによる画質劣化が発生する恐れがある。つまり、比較例に係る液晶表示装置では、画質劣化の抑制と液晶パネルにおける消費電力の削減とを両立することが困難であった。

そこで、本願発明者は、画質劣化の抑制と液晶パネルにおける消費電力の削減とを両立することができる液晶表示装置について、鋭意検討を行った。その結果、以下に説明する液晶表示装置を創案した。

以下、実施の形態について、図面を参照しながら具体的に説明する。なお、以下で説明する実施の形態は、いずれも包括的または具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置および接続形態、ステップ、ステップの順序などは、一例であり、本開示を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、独立請求項に記載されていない構成要素については、任意の構成要素として説明される。

なお、各図は模式図であり、必ずしも厳密に図示されたものではない。また、各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略または簡略化される場合がある。

また、本明細書において、同様などの要素間の関係性を示す用語、並びに、数値、及び、数値範囲は、厳格な意味のみを表す表現ではなく、実質的に同等な範囲、例えば数％程度の差異をも含むことを意味する表現である。

（実施の形態１）
以下、本実施の形態に係る液晶表示装置について、図１〜図５を参照しながら説明する。

［１−１．液晶表示装置の構成］
まず、本実施の形態に係る液晶表示装置１０の概略構成について、図１及び図２を参照しながら説明する。図１は、本実施の形態に係る液晶表示装置１０の機能構成を示すブロック図である。図２は、本実施の形態に係る液晶表示装置１０における液晶パネル２０の概略構成を模式的に示す図である。

図１に示すように、液晶表示装置１０は、液晶パネル２０と制御部３０とを備える。また、液晶表示装置１０は、バックライト（図示しない）などの構成要素を備える。なお、液晶表示装置１０は、画像表示装置の一例である。また、液晶パネル２０は、画像表示装置が備える表示パネルの一例である。

液晶パネル２０は、制御部３０からの制御信号等に基づいて、ユーザが視認する画像（例えば、カラー画像）を表示する。液晶パネル２０の液晶駆動方式は、ＩＰＳ（Ｉｎ Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）方式、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）方式、その他のいずれの駆動方式であってもよい。また、液晶パネル２０は、例えば、ノーマリーブラックであり、電圧印加時に白表示で、電圧無印加時に黒表示となるが、ノーマリーホワイトであってもよい。

液晶パネル２０には、入力映像信号に応じた画像を画像表示領域２１に表示するために、ソースドライバ２４及びゲートドライバ２５が設けられている。

具体的には、液晶パネル２０には、ソースドライバ２４が実装された複数のフレキシブル配線基板（図示しない）が接続されている。また、液晶パネル２０には、複数のゲートドライバ２５が実装されている。

図２に示すように、画像表示領域２１をもつ液晶パネル２０は、複数のデータ信号線ＳＬと、複数のゲート信号線ＧＬと、複数の薄膜トランジスタＴＦＴとを有する。

画像表示領域２１は、マトリクス状に配列された複数の画素Ｐによって構成されている。１つの画素Ｐは、各々が表示単位領域となる複数のサブ画素によって構成されている。本実施の形態において、１つの画素Ｐは、行方向に配列された、赤色サブ画素Ｐ_Ｒ、緑色サブ画素Ｐ_Ｇ、及び、青色サブ画素Ｐ_Ｂの３つのサブ画素によって構成されている。また、画素Ｐごとに、画素電極及び共通電極（図示しない）が形成されている。各画素Ｐにおいて、画素電極と共通電極とによって画素容量（液晶容量）が生成される。なお、画像表示領域２１は、表示部の一例である。

複数のデータ信号線ＳＬは、画像表示領域２１における画素列２３ごとに配置され、選択された画素行２２の画素にデータ電圧を書き込むために設けられる。複数のデータ信号線ＳＬのそれぞれは、列方向（縦方向）に延在しており、行方向（横方向）に並んで設けられている。

複数のゲート信号線ＧＬは、画像表示領域２１における画素行２２ごとに配置され、画像データに対応したデータ電圧を書き込む画素行を選択するために設けられる。複数のゲート信号線ＧＬのそれぞれは、行方向（横方向）に延在しており、列方向（縦方向）に並んで設けられている。

複数のデータ信号線ＳＬ及び複数のゲート信号線ＧＬの交点に、マトリクス状に複数の薄膜トランジスタＴＦＴ及び複数の赤色サブ画素Ｐ_Ｒ、緑色サブ画素Ｐ_Ｇ、及び、青色サブ画素Ｐ_Ｂが配置されている。各データ信号線ＳＬには、ソースドライバ２４からデータ電圧（データ信号）が供給され、各ゲート信号線ＧＬには、ゲートドライバ２５からゲート電圧（ゲート信号）が供給される。共通電極には、コモンドライバ（図示せず）から共通電圧が供給される。ゲート電圧がゲート信号線ＧＬに供給されると、ゲート信号線ＧＬに接続された薄膜トランジスタＴＦＴがオンし、薄膜トランジスタＴＦＴに接続されたデータ信号線ＳＬを介して、データ電圧が画素電極に供給される。

画素行２２は、行方向に配列した複数の画素Ｐにより構成される。また、画素列２３は、行方向に配列した複数の画素Ｐにより構成される。なお、複数の画素行２２は、後述する書き込みライン（第一画素行の一例）及び非書き込みライン（第二画素行の一例）を含む。

ソースドライバ２４は、制御部３０から取得した画像データと各種制御信号（例えば、データスタートパルス信号、データクロック信号、ラッチタイミング信号、及び、極性制御信号）とに基づいて、画像データに応じたデータ電圧をデータ信号線ＳＬに供給する。このデータ電圧により、画素容量が充電される。なお、ラッチタイミング信号は、ソースドライバ２４の動作タイミングを制御するための信号であり、極性制御信号（ＰＯＬ）は、データ電圧の極性を制御するための信号である。

ソースドライバ２４は、このような各種制御信号に応じて、その内部の図示しないシフトレジスタおよびサンプリングラッチ回路等を動作させ、図示しないＤＡ変換回路で画像データをアナログ信号に変換することによりデータ電圧を生成する。また、ソースドライバ２４は、正極性のデータ電圧を増幅するアンプ（図示しない）と負極性のデータ電圧を増幅するアンプ（図示しない）とを有しており、データ電圧はその極性に応じて選択されたアンプにより増幅されデータ信号線ＳＬに供給される。

ゲートドライバ２５は、制御部３０から取得した各種タイミング信号（例えば、ゲートスタートパルス信号及びゲートクロック信号）に基づいて、ゲート信号をゲート信号線ＧＬに供給する。ゲートドライバ２５は、ゲートクロック信号及びゲートスタートパルス信号に応じて、その内部の図示しないシフトレジスタ等を動作させることによりゲート信号を生成する。つまり、ゲートドライバ２５は、ゲートスタートパルス信号に同期して、ゲート信号線ＧＬに対するゲート信号の出力を開始する。また、ゲートドライバ２５は、例えば、複数の画素行２２に対して列方向の一方側（例えば、上から下方）に向けて順次ゲート信号を供給する。ゲートドライバ２５は、ゲートクロック信号が入力されるごとにゲート信号を出力するゲート信号線ＧＬを切り替える。

図１を再び参照して、制御部３０は、外部のシステム（図示しない）から送信された入力画像信号Ｄａｔａを受信し、受信した入力画像信号Ｄａｔａに基づいて、ソースドライバ２４及びゲートドライバ２５を制御するための画像データ及び各種タイミング信号を出力する。制御部３０は、比較例に係る液晶表示装置と同様に、フレームのそれぞれにおいて、Ｎライン（Ｎは１以上の整数）ごとに書き込み処理（間引き駆動）を行う。すなわち、制御部３０は、複数のフレームのうちの１のフレームにおいて複数の画素行２２のうち所定の画素行ごとにデータ電圧を書き込み、かつ複数のフレームにおいて複数の画素行２２のそれぞれにデータ電圧の書き込みの有無をゲートドライバ２５及びソースドライバ２４により制御する。本実施の形態では、さらに、制御部３０が所定の条件を満たす場合に、当該フレームにおいて書き込みを行わないべき画素行２２（非書き込みライン）においてもデータ電圧を供給する点に特徴を有する。具体的には、制御部３０が非書き込みラインと書き込みラインとの画像における相関性があるか否かを判定し、判定した結果に基づいて、ゲートドライバ２５及びソースドライバ２４を制御する点に特徴を有する。

制御部３０は、画像入力部３１と、判定部３２と、メモリ３３と、駆動ライン切り替え部３４と、ソース駆動制御部３５と、ゲート駆動制御部３６とを有する。なお、制御部３０は、例えばバックライトの駆動等を制御してもよい。

画像入力部３１は、外部のシステムから入力画像信号Ｄａｔａを受信し、所定の画像処理を実行した後、判定部３２に画像データを出力する。また、画像入力部３１は、当該入力画像信号Ｄａｔａに対応する水平同期信号及び垂直同期信号などの信号も受信する。

判定部３２は、画像入力部３１から出力される画像データをメモリ３３に格納する。また、判定部３２は、１フレームにおいて、書き込みを行う画素行（第一画素行の一例であり、以降において書き込みラインとも記載する）と、書き込みを行わないべき画素行（第二画素行の一例であり、以降において非書き込みラインとも記載する）との画像における相関性の比較を行い、比較を行った結果に基づいて、非書き込みラインが書き込みラインと相関性があるか否かを判定する。判定部３２は、例えば、画素Ｐ単位で画像における相関性があるか否かを判定し、画素Ｐごとの判定結果に基づいて、相関性があるか否かを判定する。また、判定部３２は、相関性があるか否かの判定結果をメモリ３３に格納してもよい。なお、以降において、「画像における相関性」を、単に「相関性」とも記載する。

メモリ３３は、判定部３２が相関性を比較する画素行２２の画像データを格納する記憶装置である。メモリ３３は、判定部３２が判定に用いる画素行２２分の画像データを格納する記憶容量を有する。メモリ３３は、少なくとも２以上の画素行２２の画像データを格納可能な記憶容量を有する。メモリ３３は、例えば、ソースドライバ２４がＮラインごとに書き込みを行う場合、少なくとも２Ｎライン分の画像データを格納する記憶容量を有する。

駆動ライン切り替え部３４は、判定部３２から出力される画像データ及び相関性の判定結果に基づいて、ソース駆動制御部３５及びゲート駆動制御部３６に画像データ及び同期信号等の制御信号を出力する。

ソース駆動制御部３５は、駆動ライン切り替え部３４から出力される画像データと制御信号（例えば、水平同期信号等）とに基づいて、画像データと、ソースドライバ２４の駆動を制御するための各種制御信号（例えば、データスタートパルス信号、データクロック信号、ラッチタイミング信号、及び、極性制御信号）を生成し、ソースドライバ２４に出力する。

ソース駆動制御部３５は、隣り合う２本のデータ信号線ＳＬに供給するデータ電圧の極性を互いに異ならせる列ライン反転駆動（カラム反転駆動）を行うようにソースドライバ２４を制御する。本実施の形態では、ソース駆動制御部３５は、フレーム反転駆動を行いつつ、列ライン反転駆動を行うようにソースドライバ２４を制御する例について説明するが、駆動方式はこれに限定されない。

ゲート駆動制御部３６は、駆動ライン切り替え部３４から出力される制御信号（例えば、水平同期信号、及び、垂直同期信号等）に基づいて、ゲートドライバ２５の駆動を制御するための各種タイミング信号（例えば、ゲートスタートパルス信号及びゲートクロック信号）を生成し、ゲートドライバ２５に出力する。

［１−２．液晶表示装置の動作］
次に、上記の液晶表示装置１０の動作について、図３及び４を参照しながら説明する。図３は、本実施の形態に係る液晶表示装置１０の動作を示すフローチャートである。図４は、本実施の形態に係る液晶表示装置１０における相関性を比較する範囲を説明するための図である。なお、図４のドットハッチのある画素行２２は書き込みラインを示しており、ドットハッチがない画素行２２は非書き込みラインを示している。

図３に示すように、まず、制御部３０は、書き込みラインを選択する（Ｓ１０）。具体的には、制御部３０は、第１フレームにおいてデータ電圧を書き込む画素行（つまり、書き込みライン）を決定する。制御部３０は、例えば、複数の画素行のうちＮラインごとの画素行２２にデータ電圧を書き込むように書き込みラインを決定する。

図４では、６ライン（Ｎ＝６）ごとにデータ電圧を書き込む例を示している。また、図４では、複数の画素行２２のうち、画素行２２ａ１、２２ａ２、２２ａ３、及び、２２ａ４が書き込みラインに選択された例を示している。例えば、１つの画素行群２２ｃに１つの書き込みラインが選択される。なお、画素行群２２ｃの中から選択される書き込みラインは、フレームごとに異なる。チラツキが見えることを抑制する観点から、書き込みラインは、画素行の並び順に関係なく、ランダムに選択されるとよい。また、制御部３０がフレーム反転駆動において、１フレームごとにデータ電圧の極性を反転させる場合、１つの画素行２２に同じ極性のデータ電圧が供給されることを抑制するために、画素行群２２ｃを構成する画素行２２の数は、奇数であるとよい。

次に、制御部３０は、非書き込みラインは書き込みラインと相関性があるか否かを判定する（Ｓ２０）。判定部３２は、例えば、非書き込みラインを構成する複数の画素のうち書き込みラインと相関性を有する画素の数（又は、サブ画素の数）に基づいて、非書き込みラインが書き込みラインと相関性があるか否かを判定してもよい。判定部３２は、例えば、書き込みラインを構成する１以上の第一画素と、非書き込みラインを構成する１以上の第二画素とにおいて、同じ画素列２３に配置される第一画素及び第二画素の画素値（階調値）の差が所定値以内であるか否かを判定し、さらに画素値の差が当該所定値以内である第二画素の数が所定数以上である場合に、当該非書き込みラインが書き込みラインと相関性があると判定してもよい。

また、判定部３２は、上記判定に替えて、例えば、非書き込みラインが書き込みラインと相関性を有する度合いを示す点数に基づいて、非書き込みラインが書き込みラインと相関性があるか否かを判定してもよい。判定部３２は、例えば、書き込みラインを構成する１以上の第一画素と、非書き込みラインを構成する１以上の第二画素とにおいて、同じ画素列２３に配置される第一画素及び第二画素ごとに画素値の差に応じた点数を算出し、算出した点数の合計値に基づく非書き込みラインの書き込みラインに対する相関性の度合いを示す相関値が所定値以上である場合に、当該非書き込みラインが書き込みラインと相関性があると判定してもよい。

判定部３２は、例えば、書き込みラインと非書き込みラインとにおける同一の画素列２３に位置している画素の画素値の差に基づいて相関性の度合いを示す個別点数（点数の一例）を決定し、第二画素ごとの個別点数に基づいて算出される相関値と所定値とを比較し、非書き込みラインが書き込みラインと相関性があるか否かを判定してもよい。例えば、判定部３２は、画素値の差が小さいほど個別点数が大きく設定する場合、相関値が所定値以上である場合に、非書き込みラインが書き込みラインと相関性を有していると判定してもよい。なお、相関値は、画素Ｐごとの個別点数を統計的に処理することにより決定される。相関値は、例えば、個別点数の合計値であるが、最大値、最小値、平均値、又は、中央値などであってもよい。また、判定部３２は、合計値、最大値、最小値、平均値、又は、中央値などの複数の条件を組み合わせて判定してもよい。

ここで、判定部３２が書き込みラインに対して相関性を比較する範囲について、図４を参照しながら説明する。本実施の形態では、ソースドライバ２４は列ライン反転駆動により画像を表示しているので、図４では、列ライン反転駆動を行う場合における相関性を比較する範囲を示している。

図４に示すように、判定部３２は、範囲Ｒ１に位置する画素行２２ｂ１及び２２ｂ２１〜２２ｂ２５（以降において、非書き込みライン２２ｂ１及び２２ｂ２１〜２２ｂ２５とも記載する）のそれぞれにおいて、画素行２２ａ１（以降において、書き込みライン２２ａ１とも記載する）と相関性があるか否かを判定する。また、判定部３２は、範囲Ｒ２に位置する画素行２２ｂ２１〜２２ｂ２５及び２２ｂ３１〜２２ｂ３５のそれぞれにおいて、画素行２２ａ２（以降において、書き込みライン２２ａ２とも記載する）と相関性があるか否かを判定する。同様に、判定部３２は、範囲Ｒ３に位置する画素行２２ｂ３１〜２２ｂ３５及び２２ｂ４１〜２２ｂ４５のそれぞれにおいて、画素行２２ａ３（以降において、書き込みライン２２ａ３とも記載する）と相関性があるか否かを判定し、範囲Ｒ４に位置する画素行２２ｂ４１〜２２ｂ４５及び２２ｂ５のそれぞれにおいて、画素行２２ａ４と相関性があるか否かを判定する。なお、非書き込みライン群２２ｂ２は、書き込みライン２２ａ１及び２２ａ２の間に位置しており、図４の例では非書き込みライン２２ｂ２１〜２２ｂ２５により構成される。非書き込みライン群２２ｂ３は、画素行２２ａ２及び２２ａ３の間に位置しており、図４の例では画素行２２ｂ３１〜２２ｂ３５により構成される。非書き込みライン群２２ｂ４は、画素行２２ａ３及び２２ａ４の間に位置しており、図４の例では画素行２２ｂ４１〜２２ｂ４５により構成される。

このように、１つのフレームにおいて複数の書き込みラインがあり、判定部３２は、例えば、並んで配置された３つの書き込みライン（例えば、書き込みライン２２ａ１〜２２ａ３）のうち、列方向における中央に位置する書き込みライン（例えば、書き込みライン２２ａ２）と、当該書き込みライン及び当該書き込みライン以外の２つの書き込みライン（例えば、書き込みライン２２ａ１及び２２ａ３）の間に配置される２以上の非書き込みライン（例えば、非書き込みライン群２２ｂ２及び２２ｂ３を構成する画素行２２）のそれぞれにおいて、相関性があるか否かを判定する。判定部３２は、書き込みライン２２ａ２に対して列方向における上下に位置する書き込みライン２２ａ１及び２２ａ３までに位置する非書き込みライン（例えば、非書き込みライン群２２ｂ２及び２２ｂ３を構成する画素行２２）のそれぞれにおいて、書き込みライン２２ａ２と相関性があるか否かを判定する。

また、図４に示すように、例えば、非書き込みライン群２２ｂ２は、範囲Ｒ１及びＲ２の双方に位置している。つまり、非書き込みライン群２２ｂ２を構成する非書き込みライン２２ｂ２１〜２２ｂ２５のそれぞれは、書き込みライン２２ａ１及び２２ａ２のそれぞれと相関性があるか否かの判定が行われる。以下において、一例として、非書き込みライン群２２ｂ２を構成する非書き込みライン２２ｂ２３が書き込みライン２２ａ１及び２２ａ２の双方と相関性があると判定された例について説明する。

判定部３２は、非書き込みライン２２ｂ２３を書き込みライン２２ａ１及び２２ａ２の双方と相関性のあると判定した場合、さらに当該非書き込みライン２２ｂ２３と相関性がある書き込みライン２２ａ１及び２２ａ２を１つに絞る処理を行う。つまり、判定部３２は、非書き込みライン２２ｂ２３に対して１つの書き込みラインを対応付ける。

判定部３２は、非書き込みライン２２ｂ２３と書き込みライン２２ａ１及び２２ａ２それぞれとの相関性の判定結果に基づいて、非書き込みライン２２ｂ２３が相関性を有する書き込みライン２２ａ１及び２２ａ２を１つに絞る。判定部３２は、非書き込みライン２２ｂ２３と相関性が高い方の書き込みラインを、非書き込みライン２２ｂ２３が相関性を有する書き込みラインであると判定する。判定部３２は、例えば、非書き込みライン２２ｂ２３と書き込みライン２２ａ１とにおける相関性を有する画素の総数と、非書き込みライン２２ｂ２３と書き込みライン２２ａ２とにおける相関性を有する画素の総数とを比較し、相関性を有する画素の総数が多い方の書き込みラインと非書き込みライン２２ｂ２３とが相関性を有すると判定してもよい。

続いて、書き込みライン２２ａ１及び２２ａ２の双方と相関性があると判定された非書き込みラインが複数ある場合について説明する。この場合、判定部３２は、当該複数の非書き込みラインを書き込みライン２２ａ１及び２２ａ２の双方と相関性があると判定した場合、さらに当該複数の非書き込みラインと相関性がある書き込みライン２２ａ１及び２２ａ２を１つに絞る処理を行う。つまり、判定部３２は、複数の非書き込みラインに対して１つの書き込みラインを対応付ける。以下において、一例として、非書き込みライン２２ｂ２３及び２２ｂ２５が書き込みライン２２ａ１及び２２ａ２の双方と相関性があると判定された例について説明する。

判定部３２は、非書き込みライン２２ｂ２３及び２２ｂ２５と書き込みライン２２ａ１及び２２ａ２それぞれとの相関性の判定結果に基づいて、非書き込みライン２２ｂ２３及び２２ｂ２５が相関性を有する書き込みラインを１つに絞る。判定部３２は、非書き込みライン２２ｂ２３及び２２ｂ２５と相関性が高い方の書き込みラインを、非書き込みライン２２ｂ２３及び２２ｂ２５が相関性を有する書き込みラインであると判定する。判定部３２は、例えば、非書き込みライン２２ｂ２３と書き込みライン２２ａ１とにおける相関性を有する画素の総数、及び、非書き込みライン２２ｂ２５と書き込みライン２２ａ１とにおける相関性を有する画素の総数の合計数と、非書き込みライン２２ｂ２３と書き込みライン２２ａ２とにおける相関性を有する画素の総数、及び、非書き込みライン２２ｂ２５と書き込みライン２２ａ２とにおける相関性を有する画素の総数の合計数とを比較し、画素の合計数が多い方の書き込みラインと非書き込みライン２２ｂ２３及び２２ｂ２５とが相関性を有すると判定してもよい。

なお、判定部３２における相関性の判定方法は、上記に限定されない。判定部３２は、相関値及び相関性のあるラインの総数の少なくとも一方に基づいて、上記の判定を行ってもよい。判定部３２は、非書き込みライン群２２ｂ２に含まれる非書き込みラインそれぞれの書き込みライン２２ａ１に対する相関値の合計、及び、相関性のある非書き込みラインの総数を算出する。また、判定部３２は、非書き込みライン群２２ｂ２に含まれる非書き込みラインそれぞれの書き込みライン２２ａ２に対する相関値の合計、及び、相関性のある非書き込みラインの総数を算出する。判定部３２は、相関性のある非書き込みラインの総数、又は、相関値の合計を比較し、非書き込みライン群２２ｂ２が書き込みライン２２ａ１及び２２ａ２のどちらと相関性が強いかを判定する。判定部３２は、相関性のある非書き込みラインの総数が多い、又は、相関値の合計が高い方の書き込みラインと非書き込みライン群２２ｂ２とが、相関性が強いと判定する。なお、判定部３２は、相関性のある非書き込みラインの総数が同じであった場合、さらに、相関値の合計により非書き込みライン群２２ｂ２が書き込みライン２２ａ１及び２２ａ２のどちらと相関性が強いかを判定してもよい。また、判定部３２は、相関値の合計が同じであった場合、さらに、相関性のある非書き込みラインの総数により非書き込みライン群２２ｂ２が書き込みライン２２ａ１及び２２ａ２のどちらと相関性が強いかを判定してもよい。これにより、書き込みライン２２ａ１及び２２ａ２に挟まれた非書き込みライン群２２ｂ２が、書き込みライン２２ａ１及び２２ａ２のどちらと相関性が強いかを判定することができる。

そして、判定部３２は、以下に示すように、相関性が強い書き込みラインと相関性が弱い書き込みラインとにおいて、異なる処理を行う。以下では、非書き込みライン群２２ｂ２と相関性が強い書き込みラインを一方の書き込みラインとし、相関性が弱い書き込みラインを他方の書き込みラインとして説明する。

具体的には、判定部３２は、非書き込みライン群２２ｂ２に含まれる複数の非書き込みラインにおいて一方の書き込みラインと相関性がある非書き込みラインのうち、最も他方の書き込みライン側に位置する非書き込みラインを特定する。そして、最も他方の書き込みライン側に位置する非書き込みラインと一方の書き込みラインとの間に位置する非書き込みラインを、一方の書き込みラインと相関性があると判定する。続いて、判定部３２は、非書き込みライン群２２ｂ２に含まれる複数の非書き込みラインのうち、一方の書き込みラインと相関性があると判定されなかった非書き込みラインが、他方の書き込みラインと相関性があるか否かを判定する。

なお、相関性のある非書き込みラインの総数及び相関値の合計の両方が同じである場合、非書き込みライン群２２ｂ２は、書き込みライン２２ａ１及び２２ａ２のどちらと相関性があると判定されてもよい。

なお、この場合、判定部３２は、非書き込みライン２２ｂ２３及び２２ｂ２５に挟まれた非書き込みライン２２ｂ２４を、非書き込みライン２２ｂ２３及び２２ｂ２５が相関性を有する書き込みラインと相関性を有していると判定してもよい。

判定部３２は、書き込みラインのそれぞれにおける相関性の判定結果をメモリ３３に格納しておくことで、２つの書き込みラインの双方と相関性がある非書き込みラインがあるか否か、及び、当該非書き込みラインがいずれの書き込みラインと相関性が高いかを判定することができる。

次に、判定部３２は、上記の判定により書き込みラインと相関性があると判定した（Ｓ２０でＹｅｓ）非書き込みラインを相関性ラインに設定する（Ｓ３０）。詳細は後述するが、相関性ラインとは、書き込みラインと同じデータ電圧を書き込む画素行である。

なお、判定部３２は、非書き込みラインが書き込みラインと相関性がないと判定する（Ｓ２０でＮｏ）と、ステップＳ４０に進む。

次に、判定部３２は、全ての書き込みラインに対して相関性の判定が行われたか否かを判定する（Ｓ４０）。判定部３２は、全ての書き込みラインに対して相関性の判定が行われたと判定した場合（Ｓ４０でＹｅｓ）、ステップＳ５０に進み、全ての書き込みラインに対して相関性の判定が行われていないと判定した場合（Ｓ４０でＮｏ）、ステップＳ２０に進み、全ての書き込みラインに対して相関性の判定が行われるまでステップＳ２０〜Ｓ４０までの処理を繰り返し実行する。

次に、制御部３０は、書き込みラインに対しては、データ転送及び書き込みパルス制御を行い、かつ相関性ラインには、データ転送及び書き込みパルス制御のうち書き込みパルス制御を実行する（Ｓ５０）。制御部３０は、書き込みライン及び相関性ラインのうち、書き込みラインに対して先にデータ電圧を供給するようにソースドライバ２４及びゲートドライバ２５を制御する。言い換えると、書き込みラインにデータ電圧が供給された後に、相関性ラインにデータ電圧が供給される。

駆動ライン切り替え部３４は、判定部３２の判定結果に基づいて、フレームごとにデータ電圧を書き込む画素行を切り替える。駆動ライン切り替え部３４は、当該フレームにおける書き込みラインと当該書き込みラインと相関性のある相関性ラインを、当該フレームにおいてデータ電圧を書き込む画素行であると決定する。駆動ライン切り替え部３４は、例えば、書き込みライン２２ａ１〜２２ａ４と非書き込みライン２２ｂ２３とがデータ電圧を書き込む画素行であると決定したとする。駆動ライン切り替え部３４は、決定した結果を含む信号をソース駆動制御部３５及びゲート駆動制御部３６に出力する。

ここで、ステップＳ５０における動作の詳細を説明する。まず、書き込みラインに対する動作について説明する。

書き込みラインに対しては、ソース駆動制御部３５は、データ転送を行う。ここでのデータ転送とは、書き込みラインにデータ電圧を供給するための、当該書き込みラインに対応した画像データ及び制御信号をソースドライバ２４に出力することを意味する。また、ゲート駆動制御部３６は、書き込みパルス制御を行う。ここでの書き込みパルス制御とは、ソースドライバ２４がデータ転送により取得した画像データに対応したデータ電圧を書き込みラインに書き込むためのゲート信号を供給するための制御信号をゲートドライバ２５に出力することを意味する。これにより、書き込みラインに当該書き込みラインに対応したデータ電圧が供給される。

次に、相関性ラインに対しては、ソース駆動制御部３５は、データ転送を行わない。つまり、ソース駆動制御部３５は、相関性ラインにデータ電圧を供給するための、当該相関性ラインに対応した画像データ及び各種制御信号をソースドライバ２４に出力しない。言い換えると、ソースドライバ２４は、新たな画像データ及び制御信号を取得しないので、書き込みラインにデータ電圧を供給するために取得した画像データに対応するデータ電圧を出力している状態（保持している状態）である。

また、ゲート駆動制御部３６は、相関性ラインに対しても、書き込みパルス制御を行う。ここでの書き込みパルス制御とは、ソースドライバ２４が供給しているデータ電圧（言い換えると、書き込みラインに対応したデータ電圧）を相関性ラインに書き込むためのゲート信号を供給するための制御信号をゲートドライバ２５に出力することを意味する。これにより、相関性ラインに書き込みラインに対応したデータ電圧が供給される。

このように、制御部３０は、非書き込みラインと書き込みラインと画像における相関性があると判定した場合、書き込みラインに対応したデータ電圧をソースドライバ２４に供給させ、当該書き込みラインに当該データ電圧を書き込むためのゲート信号をゲートドライバ２５に供給させ、さらに、相関性ラインに書き込みラインに対応したデータ電圧を書き込むためのゲート信号をゲートドライバ２５に供給させる制御をする。例えば、判定部３２による相関性の判定は、書き込みラインに対応したデータ電圧を、どの非書き込みラインに書き込むかを決定するための処理であるとも言える。

また、ステップＳ５０において、非書き込みラインのうち相関性ライン以外のラインに対しては、ソース駆動制御部３５は、ソースドライバ２４にデータ転送を行なわず、かつゲート駆動制御部３６は、ゲートドライバ２５に書き込みパルス制御を行わない。

制御部３０は、１又は複数のフレームごとに図３に示す動作を実行する。制御部３０は、例えば、複数のフレームのそれぞれで、図３に示す動作を実行する。

なお、ステップＳ２０において、書き込みラインと相関性がある非書き込みラインが当該書き込みラインより上方（ゲートドライバ２５による走査方向と逆方向）に位置することが起こりうる。この場合における判定部３２の動作について、図５を参照しながら説明する。図５は、本実施の形態に係る液晶表示装置１０における、書き込みラインと相関性がある非書き込みラインが当該書き込みラインより上方に位置する場合の動作を説明するための図である。なお、図５では、範囲Ｒ１に含まれる画素行のみを図示している。

図５は、書き込みラインが画素行２２ａ１であり、ステップＳ２０における相関性の判定において、当該書き込みラインと相関性がある画素行が画素行２２ｂ１及び２２ｂ２１である場合を示している。つまり、書き込みラインと相関性がある非書き込みラインが、当該書き込みラインより上方にも存在する。この場合、判定部３２は、書き込みライン（図５では、画素行２２ａ１）と相関性がある非書き込みラインのうち当該書き込みラインに対して最も上方に位置している非書き込みライン（図５では、画素行２２ｂ１）を相関性ラインとする。そして、ステップＳ１０で選択された書き込みラインである画素行２２ａ１のデータ電圧を当該画素行２２ａ１より上方に位置する画素行に書き込む。また、画素行２２ｂ２１は、画素行２２ａ１より下方に位置しているので、相関性ラインに設定される。

これにより、ゲートドライバ２５による走査方向に対応した書き込みライン及び相関性ラインを設定することができる。なお、この場合、ステップＳ５０において、画素行２２ａ１に対するデータ電圧が、画素行２２ｂ１及び２２ｂ２１の双方に書き込まれる。

上記のように、制御部３０は、書き込みラインと相関性がある１以上の非書き込みラインが書き込みラインに対して列方向の他方側に位置している場合、書き込みラインに対応したデータ電圧をソースドライバ２４に出力させ、最も他方側に位置する非書き込みラインに当該データ電圧を書き込むためのゲート信号をゲートドライバ２５に供給させ、さらに、第一画素行に当該第一画素行に対応したデータ電圧を書き込むためのゲート信号をゲートドライバ２５に出力させる制御をする。

これにより、ソースドライバ２４の駆動は１回であるが、２ライン以上（２画素行以上）にデータ電圧を供給することができる。

なお、上記では、判定部３２は、複数の書き込みラインの全てにおいて、相関性の判定を行う例について説明したが、これに限定されない。判定部３２は、複数の書き込みラインのうち少なくとも１つの書き込みライン（例えば、書き込みライン２２ａ１）に対して相関性の判定を行えばよい。判定部３２は、例えば、範囲Ｒ１に位置する非書き込みライン２２ｂ１及び２２ｂ２１〜２２ｂ２５のそれぞれが書き込みライン２２ａ１と相関性があるか否かのみを判定してもよい。判定部３２は、例えば、画像が動画像と静止画像とを含んでいる場合、複数の書き込みラインのうち、動画像を表示する書き込みラインに対してのみ相関性の判定を行ってもよい。

［１−３．効果など］
以上のように、本実施の形態に係る液晶表示装置１０（画像表示装置の一例）は、複数の画素Ｐがマトリクス状に配置されて構成される画像表示領域２１（表示部の一例）と、画像表示領域２１における互いに異なる書き込みライン（第一画素行の一例）及び非書き込みライン（第二画素行の一例）を含む画素行２２ごとに配置され、画像データに対応したデータ電圧を書き込む画素行２２を選択するための複数のゲート信号線ＧＬと、複数のゲート信号線ＧＬにゲート信号を供給するゲートドライバ２５と、画像表示領域２１における画素列２３ごとに配置され、選択された画素行２２の画素Ｐにデータ電圧を書き込むための複数のデータ信号線ＳＬと、複数のデータ信号線ＳＬにデータ電圧を供給するソースドライバ２４と、非書き込みラインが書き込みラインと画像における相関性があるか否かを判定し、判定した結果に基づいて、ゲートドライバ２５及びソースドライバ２４を制御する制御部３０とを備える。そして、制御部３０は、非書き込みラインが書き込みラインと画像における相関性があると判定した場合、書き込みラインに対応したデータ電圧をソースドライバ２４に供給させ、当該書き込みラインに当該データ電圧を書き込むためのゲート信号をゲートドライバ２５に供給させ、さらに、非書き込みラインに書き込みラインに対応したデータ電圧を書き込むためのゲート信号をゲートドライバ２５に供給させる制御をする。

これにより、制御部３０は、第一画素行と相関性がある第二画素行にデータ電圧を供給するときに、第二画素行に対応した画像データ及び各種制御信号をソースドライバ２４に出力しない。つまり、ソースドライバ２４は、第二画素行にデータ電圧を供給するときにも第一画素行に供給したデータ電圧を保持したままである。よって、第一画素行及び当該第一画素行と相関性がある第二画素行にデータ電圧を書き込むときのソースドライバ２４の駆動回数が１回ですむので、１フレームにおけるソースドライバ２４の駆動回数が減り、ソースドライバ２４で消費される電力が削減される。つまり、画像表示領域２１、ソースドライバ２４及びゲートドライバ２５を有する液晶パネル２０で消費される電力が削減される。また、第二画素行は第一画素行と画像において相関性を有しているので、第二画素行に第一画素行のデータ電圧を書き込んだとしても、画質劣化が発生しにくい。

よって、液晶表示装置１０は、画質劣化の発生を抑制しつつ、かつ液晶パネル２０において消費される電力を削減することができる。なお、液晶パネル２０で消費される電力のうちソースドライバ２４で消費される電力の比率は大きいので、上記のようにソースドライバ２４の駆動回数を減らすことで、液晶パネル２０で消費される電力を効果的に削減することができる。

また、制御部３０は、複数のフレームのうちの１のフレームにおいて複数の画素行２２のうち所定の画素行２２ごとにデータ電圧を書き込み、かつ複数のフレームにおいて複数の画素行２２のそれぞれにデータ電圧を書き込むようにゲートドライバ２５及びソースドライバ２４を制御する。また、第一画素行は、１のフレームにおいて、制御部３０により相関性がないと判定された場合、データ電圧が書き込まれる画素行（書き込みライン）であり、第二画素行は、１のフレームにおいて、データ電圧が書き込まれない画素行（非書き込みライン）である。

これにより、１フレームにおいて非書き込みラインがあることで、液晶パネルの消費電力をさらに削減することができる。また、非書き込みラインが書き込みラインと画像における相関性がある場合、当該非書き込みラインに書き込みラインに対応したデータ電圧が供給される。これにより、当該非書き込みラインにおけるフレーム周波数が高くなるので、電荷抜けによる画質劣化が発生することを抑制することができる。また、相関性ラインは、当該相関性ラインに対応したデータ電圧と類似したデータ電圧である書き込みラインのデータ電圧が書き込まれた後のフレームで当該相関性ラインに対応したデータ電圧が書き込まれる。これにより、画素行のフレーム周波数が低下したことによる画質劣化が発生することを抑制することができる。

また、非書き込みラインに書き込みラインのデータ電圧を供給する場合、制御部３０からソースドライバ２４へのデータ転送が行われない。つまり、ソースドライバ２４は、非書き込みラインに書き込みラインのデータ電圧が供給されるときに、電力をほとんど消費しない。言い換えると、ソースドライバ２４で消費される電力を増加させずに、データ電圧を書き込む画素行を増やすことができる。

また、相関性がないと判定された非書き込みラインには、当該フレームにおいてデータ電圧が供給されない。これにより、１フレームにおけるソースドライバ２４及びゲートドライバ２５の駆動回数を減らすことができるので、さらに消費電力の削減につながる。

よって、液晶表示装置１０は、さらに画質劣化の発生を抑制しつつ、かつ液晶パネルにおいて消費される電力をさらに削減することができる。

また、制御部３０は、隣り合う２本のデータ信号線ＳＬに供給するデータ電圧の極性を互いに異ならせる列ライン反転駆動を行うようにソースドライバ２４を制御する。１のフレームにおいて、書き込みライン（第一画素行の一例）は複数ある。そして、制御部３０は、並んで配置された３つの書き込みラインのうち、列方向における中央に位置する書き込みライン（例えば、書き込みライン２２ａ２）と、当該書き込みライン及び当該書き込みラインの２つの書き込みライン（例えば、書き込みライン２２ａ１及び２２ａ３）の間に配置される２以上の非書き込みライン（第二画素行の一例であり、例えば、非書き込みライン２２ｂ２１〜２２ｂ２５及び２２ｂ３１〜２２ｂ３５）のそれぞれとにおいて、画像における相関性があるか否かを判定する。

これにより、制御部３０が列ライン反転駆動を行うようソースドライバ２４を制御する場合であっても、液晶パネルで消費される電力を削減することができる。例えば、制御部３０が行ライン反転駆動を行う場合より１つの書き込みラインに対して相関性があるか否かを判定する非書き込みラインの数が多くなるので、より画質劣化が発生することを抑制することができる。

また、ゲートドライバ２５は、複数の画素行２２に対して列方向の一方側に向けて順次ゲート信号を供給する。そして、制御部３０は、さらに、書き込みラインと相関性がある１以上の非書き込みラインが書き込みラインに対して列方向の他方側に位置している場合、書き込みラインに対応したデータ電圧をソースドライバ２４に供給させ、最も他方側に位置する非非書き込みラインに当該データ電圧を書き込むためのゲート信号をゲートドライバ２５に供給させ、さらに、書き込みラインに当該書き込みラインに対応したデータ電圧を書き込むためのゲート信号をゲートドライバ２５に供給させる制御をする。

これにより、ゲートドライバ２５による走査方向に対応した書き込みライン及び相関性ラインを設定することができる。

また、制御部３０は、書き込みラインを構成する１以上の第一画素と、非書き込みラインを構成する１以上の第二画素とにおいて、同じ画素列２３に配置される第一画素及び第二画素の画素値の差が所定値以内であるか否かを判定し、さらに画素値の差が所定値以内である第二画素の数が所定数以上である場合に、当該非書き込みラインが書き込みラインと相関性があると判定してもよい。また、制御部３０は、書き込みラインを構成する１以上の第一画素と、非書き込みラインを構成する１以上の第二画素とにおいて、同じ画素列２３に配置される第一画素及び第二画素ごとに画素値の差に応じた点数を算出し、算出した点数に基づく非書き込みラインの書き込みラインに対する画像相関性の度合いを示す相関値が所定値以上である場合に、当該非書き込みラインが書き込みラインと相関性があると判定してもよい。

これにより、画素数又は点数を用いて、相関性があるか否かを容易に判定することができる。

また、以上のように、本実施の形態に係る液晶表示装置１０の表示方法は、複数の画素Ｐがマトリクス状に配置されて構成される画像表示領域２１を有する液晶表示装置１０の表示方法であって、画像表示領域２１における互いに異なる書き込みライン（第一画素行の一例）及び非書き込みライン（第二画素行の一例）において、非書き込みラインが書き込みラインと画像における相関性があるか否かを判定し（Ｓ２０に相当）、相関性があると判定した場合に、書き込みラインに対応したデータ電圧をソースドライバ２４に供給させ、当該書き込みラインに当該データ電圧を書き込むためのゲート信号をゲートドライバ２５に供給させ、さらに、非書き込みラインに書き込みラインに対応したデータ電圧を書き込むためのゲート信号をゲートドライバ２５に供給させる（Ｓ５０に相当）。

これにより、上記の液晶表示装置１０と同様の効果を奏する。

（実施の形態１の変形例１）
以下、本変形例に係る液晶表示装置について、図６を参照しながら説明する。図６は、本変形例に係る液晶表示装置における相関性を比較する範囲を説明するための図である。なお、本変形例では、実施の形態１に係る液晶表示装置１０との相違点を中心に説明する。本変形例に係る液晶表示装置の構成は、実施の形態１に係る液晶表示装置１０と同じであり、説明を省略又は簡略化する。

本変形例では、制御部３０は、ｎ（ｎは２以上の整数）本の画素行からなる画素行群２２ｃごとに、複数のデータ信号線ＳＬに供給するデータ電圧の極性を異ならせる行ライン反転駆動（Ｎライン反転駆動）を行うようにソースドライバ２４を制御する例について説明する。図６を用いて、ソースドライバ２４が行ライン反転駆動を行う場合における、判定部３２が書き込みラインに対して相関性を比較する範囲について説明する。また、図６ではＮ（１以上の整数）ラインが６ラインである場合について図示している。

図６に示すように、判定部３２が書き込みライン２２ａ１に対して相関性を比較する範囲は、非書き込みライン２２ｂ１及び２２ｂ２１〜２２ｂ２４を含む範囲Ｒ１１である。つまり、判定部３２は、書き込みライン２２ａ１と、非書き込みライン２１ｂ１及び２２ｂ２１〜２２ｂ２４とのそれぞれにおいて、相関性があるか否かを判定する。非書き込みライン２２ｂ１及び２２ｂ２１〜２２ｂ２４は、列方向に並ぶ画素に対するデータ電圧の極性が書き込みライン２２ａ１と同じ画素行である。

また、判定部３２が書き込みライン２２ａ２に対して相関性を比較する範囲は、非書き込みライン２２ｂ２５及び２２ｂ３１〜２２ｂ３４を含む範囲Ｒ１２である。つまり、判定部３２は、書き込みライン２２ａ２と、非書き込みライン２２ｂ２５及び２２ｂ３１〜２２ｂ３４とのそれぞれにおいて、相関性があるか否かを判定する。非書き込みライン２２ｂ２５及び２２ｂ３１〜２２ｂ３４は、列方向に並ぶ画素に対するデータ電圧の極性が書き込みライン２２ａ２と同じである。判定部３２は、書き込みライン２２ａ３及び２２ａ４においても同様に、列方向に並ぶ画素に対するデータ電圧の極性が書き込みライン２２ａ３及び２２ａ４と同じ非書き込みラインのそれぞれとの相関性を判定する。なお、隣り合う画素行群２２ｃ同士における列方向に並ぶ画素に対するデータ電圧の極性は、互いに異なる。

このように、判定部３２は、例えば、書き込みラインと、当該書き込みラインが配置される画素行群２２ｃに含まれる１以上の非書き込みラインのそれぞれとにおいて、相関性があるか否かを判定する。言い換えると、判定部３２は、書き込みラインと、当該書き込みラインの画素と列方向に並ぶ画素に対するデータ電圧の極性が同じである非書き込みラインのそれぞれとにおいて、相関性があるか否かを判定する。

なお、制御部３０がフレーム反転駆動において、１フレームごとにデータ電圧の極性を反転させる場合、１つの画素行に同じ極性のデータ電圧が供給されることを抑制するために、画素行群２２ｃを構成する画素行２２の数は、奇数であるとよい。

以上のように、本変形例に係る液晶表示装置（画像表示装置の一例）の制御部３０は、連続するｎ（ｎは２以上の整数）本の画素行からなる画素行群２２ｃごとに、複数のデータ信号線ＳＬに供給するデータ電圧の極性を異ならせる行ライン反転駆動を行うようにソースドライバ２４を制御する。書き込みライン（第一画素行の一例）は、画素行群２２ｃごとに配置される。そして、制御部３０は、書き込みラインと、当該書き込みラインが配置される画素行群２２ｃに含まれる１以上の非書き込みラインのそれぞれとにおいて、画像における相関性があるか否かを判定する。

これにより、制御部３０が行ライン反転駆動を行う場合であっても、液晶パネルで消費される電力を削減することができる。

（実施の形態１の変形例２）
上記実施の形態１及び実施の形態１の変形例１に係る液晶表示装置においては、フレーム反転駆動が１フレームごとにデータ電圧の極性を反転させる駆動である場合、画素行群２２ｃを構成する画素行の数（言い換えると、データ電圧を書き込まない画素行である非書き込みラインの数）に制約が設けられたが、本変形例では、当該制約を受けない液晶表示装置について説明する。

以下、本変形例に係る液晶表示装置１０ａについて、図７及び図８を参照しながら説明する。図７は、本変形例に係る液晶表示装置１０ａの機能構成を示すブロック図である。

図７に示すように、本変形例に係る液晶表示装置１０ａは、実施の形態１に係る液晶表示装置１０が備える制御部３０に替えて制御部３０ａを備える。そして、本変形例に係る制御部３０ａは、実施の形態１に係る制御部３０に加えて、さらに位相反転制御部３７を有する。以下においては、主に位相反転制御部３７について説明する。

ソースドライバ２４に供給される極性制御信号（ＰＯＬ）は、１フレーム又は複数ラインごとに反転制御されるＮ行ライン反転駆動においては、フレーム単位で表示開始ラインの開始極性が反転し、さらに、Ｎ行単位で極性が反転するように制御されている。

位相反転制御部３７は、極性反転信号の開始極性と最初のＮ行のライン数をフレーム単位で制御を行い、ソース駆動制御部３５から極性制御信号をソースドライバ２４に供給させる。ソースドライバ２４は、ソース駆動制御部３５から出力されたデータ電圧の極性を決定するための制御信号である極性制御信号に基づいてデータ電圧の極性を切り替える。

位相反転制御部３７による位相反転制御の一例について、図８を参照しながら説明する。図８は、本変形例に係る液晶表示装置１０ａにおける位相反転制御の一例を示す図である。図８では、画像表示領域２１の画素行が１６行であり、画素列が７列である例について図示している。また、画像表示領域２１の横に図示している「＋」及び「−」は画素Ｐごとのデータ電圧の位相を示している。

図８の（ａ）に示すように、第１フレームでは、画素行１、５、９、及び、１３が書き込みラインである。ここでは、４画素行ごと（画素行群２２ｃごと）にデータ電圧の極性が異なる例を示している。つまり、４画素行ごとに極性が反転する反転位置Ｉが存在する。第１フレームでは、反転位置Ｉは、画素行４及び５の境界、画素行８、９の境界、並びに、画素行１２及び１３の境界に位置する。

図８の（ｂ）に示すように、第２フレームでは、画素行２、６、１０、及び、１４が書き込みラインである。また、第２フレームでは、反転位置Ｉは、画素行１及び２の境界、画素行５及び６の境界、画素行９、１０の境界、並びに、画素行１３及び１４の境界に位置する。つまり、位相反転制御部３７は、例えば、図８の（ａ）及び（ｂ）に示すように、１又は複数フレームごとに反転位置Ｉを１画素行ずつシフトさせる。本変形例では、位相反転制御部３７は、１フレームごとに反転位置Ｉをシフトさせる。言い換えると、位相反転制御部３７は、１フレームごとに反転位置Ｉがシフトするように、ソース駆動制御部３５に極性制御信号を出力させる。

図８の（ｃ）〜図８の（ｈ）に示すように、第３フレーム以降においても、位相反転制御部３７は、フレームごとに、反転位置Ｉを順次シフトさせる。そして、第８フレームの次のフレームにおいては、データ電圧の極性は、第１フレームと同じとなる。

なお、図８では、位相反転制御部３７は、１フレームごとに、位相が反転する反転位置Ｉを１画素行ずつシフトさせていたが、シフトさせる画素行は１画素行に限定されない。位相反転制御部３７は、１フレームごとに、奇数画素行（例えば、３ライン）ずつ反転位置Ｉをシフトさせてもよい。また、図８では、４画素行ごとにデータ電圧の極性が異なる例について説明したが、データ電圧の極性が異なる画素行の数はこれに限定されない。なお、極性が同じ画素行がＮラインとしたら、消費電力削減の観点から、Ｎラインの数（図８では、４ライン）は大きいとよい。例えば、Ｎラインは、４ライン以上であるとよい。

なお、Ｎラインの数を大きくすると、反転位置Ｉにおいて同極時の書き込みと極性反転時の書き込みの差異（書き込み過不足など）により横スジ（輝度ムラ）が目立つようになるが、上記のように位相反転制御部３７が反転位置Ｉをシフトさせることで当該横スジが視認されることを抑制することができる。

なお、図８では、位相反転制御部３７は、フレームごとに反転位置Ｉをシフトさせる例について説明したが、２以上のフレームごとに反転位置Ｉをシフトさせてもよい。

以上のように、本変形例に係る液晶表示装置１０ａ（画像表示装置の一例）の位相反転制御部３７は、ｍ（ｍは１以上の整数）画素行単位でデータ電圧の極性の位相を反転させ、かつデータ電圧の極性の位相が反転する画素行２２の位置のそれぞれを所定フレームごとに所定画素行ずつシフトさせる。

これにより、フレーム反転駆動が１フレームごとにデータ電圧の極性を反転させる駆動であり、かつｍ（Ｎライン数）が偶数であったとしても、画素行に同じ極性のデータが供給されることを抑制することができるので、画質劣化の発生をさらに抑制することができる。

（実施の形態２）
以下、本実施の形態に係る液晶表示装置について、図９〜図１３を参照しながら説明する。

［２−１．液晶表示装置の構成］
まず、本実施の形態に係る液晶表示装置１０ｂの概略構成について、図９を参照しながら説明する。図９は、本実施の形態に係る液晶表示装置１０ｂの機能構成を示すブロック図である。

図９に示すように、本実施の形態に係る液晶表示装置１０ｂは、実施の形態１に係る液晶表示装置１０が備える制御部３０に替えて制御部３０ｂを備える。また、液晶表示装置１０ｂは、実施の形態１の制御部３０が有するメモリ３３に替えて、メモリ４０を備える。

図９に示すように、制御部３０ｂは、画像入力部３１、判定部３２、駆動ライン切り替え部３４、ソース駆動制御部３５、ゲート駆動制御部３６、及び、メモリ制御部３８を有する。画像入力部３１、判定部３２、駆動ライン切り替え部３４、ソース駆動制御部３５、及び、ゲート駆動制御部３６の構成は、実施の形態１の制御部３０と同様であり、説明を省略する。以下においては、主にメモリ制御部３８及びメモリ４０について説明する。なお、本実施の形態に係る制御部３０ｂは、複数のフレームのそれぞれにおいて複数の画素行２２のそれぞれにデータ電圧を書き込むようにゲートドライバ２５及びソースドライバ２４を制御する。

メモリ制御部３８は、メモリ４０への画像データ等の書き込み及び読み出しを制御する制御装置である。メモリ制御部３８は、少なくとも１フレーム分の画像データをメモリ４０に格納する。さらに、メモリ制御部３８は、判定部３２が行った相関性の判定結果のメモリ４０への書き込み及び読み出しを制御してもよい。

メモリ制御部３８は、例えば、判定部３２から出力された画像データ及び判定結果をメモリ４０に書き込み、かつメモリ４０から読み出した画像データ及び判定結果を判定部３２に出力する。

メモリ４０は、判定部３２が相関性の判定に用いる画像データを格納する記憶容量を有する。メモリ４０は、少なくとも１フレーム分の画像データを格納可能な記憶容量を有する。

［２−２．液晶表示装置の動作］
次に、上記の液晶表示装置１０ｂの動作について、図１０〜図１３を参照しながら説明する。図１０は、本実施の形態に係る液晶表示装置１０ｂの動作を示すフローチャートである。図１１は、本実施の形態に係る液晶表示装置１０ｂにおける相関性を比較しない場合を説明するための図である。

図１０に示すように、まず、制御部３０ｂは、他の画素行２２との相関性を比較する基準となる画素行２２である基準ラインを選択する（Ｓ１１０）。判定部３２は、複数の画素行２２の中から、フレームごとに当該フレームにおける基準ラインを選択する。基準ラインを１０行選択する制御の一例を説明する。判定部３２は、基準ラインとして、予め先頭ライン（図１１に示す画素行１）を含み、図１１に示す画素行２２のＮ列から任意に９行を選択し、連続する１０フレームのそれぞれで互いに異なる基準ラインを選択する。なお、基準ラインは、第一画素行の一例である。また、図１１では、１０行選択される基準ラインのうち、１つの基準ラインのみを図示している。また、後述する図１３においても、同様である。

次に、判定部３２は、ステップＳ１１０で選択された基準ラインが先頭ラインであるか否かの判定を行う（Ｓ１２０）。先頭ラインは、予め定められた所定画素行の一例である。以下では、所定画素行が先頭ライン（最も上方に位置する画素行２２）である例について説明するが、所定画素行は、複数の画素行２２の中から予め選択された画素行２２であれば、先頭に位置する画素行２２でなくてもよい。また、所定画素行は、１つに限定されず、２以上選択されてもよい。

次に、判定部３２が基準ラインに選択した画素行２２が先頭ラインであると判定した場合（Ｓ１２０でＹｅｓ）、制御部３０ｂは、全画面表示を行うように、ソースドライバ２４及びゲートドライバ２５を制御する（Ｓ１３０）。つまり、ステップＳ１２０でＹｅｓである場合、判定部３２は、ステップＳ１１０で選択された基準ラインと他の画素行２２との相関性の判定を行わない。例えば、図１１に示すように、ドットハッチがある画素行１が基準ラインであった場合、判定部３２は、基準ラインが先頭ラインであると判定する。図１１では、あるフレームにおける基準ラインが画素行１である例を示している。また、図１１では、ドットハッチがある画素行が基準ラインを示している。

ステップＳ１３０では、ソース駆動制御部３５は、画素行２２ごとに画像データをソースドライバ２４に出力する。ソースドライバ２４は、画素行２２ごとに当該画素行２２の画像データに対応したデータ電圧を書き込む。これにより、１フレーム分の画像が表示される。

一方、判定部３２が基準ラインを先頭ラインではないと判定した場合（Ｓ１２０でＮｏ）、制御部３０ｂは、低電力駆動を行うようにソースドライバ２４及びゲートドライバ２５を制御する（Ｓ１４０）。つまり、ステップＳ１２０でＮｏである場合、判定部３２は、ステップＳ１１０で選択された基準ラインと他の画素行２２との相関性の判定を行う。

ここで、ステップＳ１４０の詳細について、図１２及び図１３を参照しながら説明する。図１２は、本実施の形態に係る液晶表示装置１０ｂの動作を示すフローチャートである。図１３は、本実施の形態に係る液晶表示装置１０ｂにおける相関性の比較を説明するための図である。なお、図１３では、制御部３０ｂは、列ライン反転駆動によりソースドライバ２４を制御している場合を示している。図１３では、２つのドットハッチを図示しており、密度が高いドットハッチがある画素行２２は基準ラインであり、密度が低いドットハッチがある画素行２２は相関性ラインである例を示している。

図１２に示すように、判定部３２は、当該フレームごとに選択された基準ラインに対して、先頭ラインから順に走査方向に１ラインごとに、基準ラインと相関性があるか否かを判定する。判定部３２は、まず、先頭ラインが基準ラインと相関性があるか否かを判定する（Ｓ１４１）。図１３の（ａ）では、基準ラインは、画素行２であり、画素行１（先頭ライン）から相関性があるか否かが判定される。判定部３２は、先頭ラインが基準ラインと相関性があると判定する（Ｓ１４１でＹｅｓ）と、先頭ラインに基準ラインのデータ電圧を書き込むための制御を行う。すなわち、先頭ラインを相関性ラインに設定する（Ｓ１４２）。また、判定部３２は、先頭ラインが基準ラインと相関性がないと判定する（Ｓ１４１でＮｏ）と、先頭ラインを基準ラインに設定する（Ｓ１４３）。

続いて、列方向に相関性判断を順次行う。判定部３２は、先頭ラインの１つ下のライン（画素行２２）が基準ラインと相関性があるか否かを判定する（Ｓ１４４）。本実施の形態では、先頭ラインの１つ下のラインがステップＳ１１０で選択された基準ライン（画素行２）である。ステップＳ１４１でＮｏであった場合、例えば、当該フレームの初期の基準ライン（ステップＳ１１０で選択された基準ラインであり、図１３の（ａ）では画素行２）の走査位置になった場合、相関性の判定を行わず、初期の基準ライン（画素行２）を再度、基準ラインに設定し、再度設定された基準ラインに対し以降のラインと相関性があるか否かを順次判定する。この場合、例えば、ステップＳ１４４では、再度設定された基準ラインの１つ下のライン（画素行３）が再度設定された基準ラインと相関性があるか否かの判定が行われる。

画素行３を基準ラインである画素行２と相関性があると判定した場合（Ｓ１４４でＹｅｓ）、画素行３を画素行２に対する相関性ラインに設定する（Ｓ１４５）。そして、判定部３２は、さらに１つ下の画素行が基準ラインと相関性があるか否かを判定する（Ｓ１４６）。具体的には、判定部３２は、画素行３の１つ下の画素行である画素行４が基準ラインである画素行２と相関性があるか否かの判定を行う。なお、この場合、画素行２は、第一画素行及び第一比較基準ラインの一例であり、画素行３を含む画素行２より下方に位置する画素行（例えば、画素行３〜画素行Ｎ）は第二画素行の一例である。

判定部３２は、画素行４を画素行２と相関性があると判定した場合（Ｓ１４６でＹｅｓ）、画素行４を画素行２に対する相関性ラインに設定する（Ｓ１４５）。そして、判定部３２は、さらに１つ下の画素行が基準ラインと相関性があるか否かを判定する（Ｓ１４６）。このように、判定部３２は、ゲートドライバ２５の走査方向に沿って、基準ラインと画素行２２との相関性を順次判定していく。判定部３２は、ステップＳ１４６でＮｏと判定されるまで、ステップＳ１４５及びＳ１４６の処理を繰り返し実行する。これにより、基準ライン以外の画素行は、ステップＳ１１０で選択された基準ラインである画素行２と相関がある限り、画素行２に対する相関性ラインに設定される。

そして、判定部３２は、画素行が基準ラインと相関性がないと判定した場合（Ｓ１４６でＮｏ）、相関性がないと判定された画素行を、新たに基準ラインに設定する（Ｓ１４７）。図１３の（ａ）では、画素行７まではステップＳ１１０で選択された基準ラインである画素行２と相関性があり、かつ画素行８が当該画素行２と相関性がない場合を示している。画素行８は、順次相関性を判定した中で、基準ラインである画素行２と相関性がないと判定された最初の画素行である。このとき、基準ラインである画素行２に対する相関性ラインは、画素行３〜画素行７となる（図１３の（ａ）に示す第２ラインに対する相関性ラインを参照）。判定部３２は、図１３の（ｂ）に示すように、相関性がないと判定された最初の画素行である画素行８を新たに基準ラインに設定する。

なお、ステップＳ１４４でＮｏであった場合、ステップＳ１４７に進み上記の処理が行われる。

次に、判定部３２は、全てのライン（画素行）に対して上記の判定が行われたか否かを判定する（Ｓ１４８）。判定部３２は、全てのラインに対して上記の判定が行われたと判定した場合（Ｓ１４８でＹｅｓ）、ステップＳ１４９に進む。ステップＳ１４９の処理は、図４に示すステップＳ５０と同様であり、説明を省略する。

また、判定部３２は、全てのラインに対して上記の判定が行われていないと判定した場合（Ｓ１４８でＮｏ）、ステップＳ１４４に進み、判定処理を継続する。図１３の（ｂ）の例では、判定部３２は、画素行８の下には判定処理が行われていない画素行９以降の画素が存在するので、ステップＳ１４８でＮｏと判定され、ステップＳ１４４の処理が行われる。具体的には、判定部３２は、基準ラインである画素行８の１つ下の画素行である画素行９がステップＳ１４７で設定された基準ラインである画素行８と相関性があるか否かを判定する（Ｓ１４４）。以降、ステップＳ１４８でＹｅｓと判定されるまで、ステップＳ１４４〜Ｓ１４７までの処理が繰り返し実行される。

図１３の（ｂ）では、画素行９〜１２までがステップＳ１４７で選択された基準ラインである画素行８と相関性がある場合を示している。このとき、基準ラインである画素行８に対する相関性ラインは、画素行９〜画素行１２となる（図１３の（ｂ）に示す第８ラインに対する相関性ラインを参照）。なお、この場合、画素行８は、第二比較基準ラインの一例であり、画素行９を含む画素行８より下方に位置する画素行（例えば、画素行９〜画素行Ｎ）は第三画素行の一例である。

このように、液晶表示装置１０ｂがメモリ４０（フレームメモリ）を備えていることで、全ラインの相関性の比較が可能となる。なお、ステップＳ１４７及びＳ１４８の処理は行われなくてもよい。例えば、判定部３２は、ステップＳ１１０で選択された基準ラインにおいてのみ、相関性の判定を行ってもよい。ただし、この場合、当該フレームの基準ラインより走査方向で上方の画素行に対しては、図３に示す処理が行われてもよい。

次のフレームでは、画素行１及び２以外の画素行が基準ラインに設定される。なお、基準ラインとなる画素行の選択は、フレームごとにランダムに行われる。基準ラインは、画素行の並び方向に順次選択されなくてもよいし、順次選択されてもよい。

なお、上記では、制御部３０ｂは列ライン反転駆動を行うようにソースドライバ２４を制御する例について説明したが、行ライン反転駆動を行うようにソースドライバ２４を制御する場合は、データ電圧の極性が同じ画素行群（図６の画素行群２２ｃを参照）ごとに上記の処理が行われる。

なお、判定部３２は、表示する画像に応じて、図１０に示す動作を行う否かを判定してもよい。判定部３２は、例えば、１フレーム分の画像データの解析結果に基づいて、図１０に示す動作を行うか否かを判定してもよい。判定部３２は、１つの画素行と相関性のある画素行の数が所定数以上である場合に、図１０に示す動作を行うと判定してもよい。また、判定部３２は、さらに、１つの画素行と相関性のある画素行の数が所定数未満である場合に、図４に示す動作を行うと判定してもよい。このように、判定部３２は、さらに、表示される画像に応じて、消費電力の削減効果が高くなる動作を行うことを判定してもよい。

［２−３．効果など］
以上のように、本変形例に係る液晶表示装置１０ｂ（画像表示装置の一例）の制御部３０ｂは、複数のフレームのそれぞれにおいて複数の画素行２２のそれぞれにデータ電圧を書き込むようにゲートドライバ２５及びソースドライバ２４を制御する。液晶表示装置１０ｂは、さらに、１フレーム分の画像データを格納可能なメモリ４０を備える。そして、制御部３０ｂは、基準ライン（第一画素行の一例）が予め定められた先頭ライン（所定画素行の一例）である場合、１フレームにおいて複数の画素行２２のそれぞれに当該画素行２２に対応したデータ電圧を書き込むようにゲートドライバ２５及びソースドライバ２４を制御する。また、制御部３０ｂは、基準ラインが先頭ラインではない場合、１フレームにおいて、基準ラインを第一比較基準ラインとし、当該第一比較基準ラインと当該第一比較基準ラインより列方向の一方側に配置された１以上の画素行（第二画素行の一例）との画像における相関性を順次判定し、相関性があると判定した画素行２２のそれぞれに第一比較基準ラインに対応したデータ電圧を書き込むようにゲートドライバ２５及びソースドライバ２４を制御する。

これにより、例えば、全白パターンなどの画素行２２ごとの画像における相関性が高い表示を行う場合、効果的に消費電力を削減することができる。

よって、液晶表示装置１０ｂによれば、画質劣化の発生を抑制しつつ、かつ液晶パネルにおいて消費される電力を効果的に削減することができる。

また、制御部３０ｂは、さらに、画像表示領域２１（表示部の一例）における先頭ラインが第一比較基準ラインと相関性があると判定した場合、先頭ラインに第一比較基準ラインに対応したデータ電圧を書き込むようにゲートドライバ２５及びソースドライバ２４を制御し、画像表示領域２１における先頭ラインが第一比較基準ラインと相関性がないと判定した場合、先頭ラインを第一比較基準ラインとし、先頭ラインに当該先頭ラインに対応したデータ電圧を書き込むようにゲートドライバ２５及びソースドライバ２４を制御する。

これにより、第一比較基準ラインとの相関性の判定に応じて、先頭ラインに適切なデータ電圧を書き込むことができる。

また、制御部３０ｂは、第一画素行を含む画素行２２ごとに当該画素行２２が第一比較基準ラインと相関性があるか否かを順次判定し、さらに、第一画素行が相関性を判定する画素行２２となった場合、第一画素行に対する相関性の判定を停止し、かつ、第一画素行を第一比較基準ラインに設定しなおす。

これにより、当該フレームにおいて、本来第一比較基準ラインに設定される第一画素行が、先頭ラインが第一比較基準ラインに設定されたことにより、第一比較基準ラインに設定されなくなることを抑制することができる。よって、第一比較基準ラインが適切に設定されないことで生じる画質劣化を抑制することができる。

また、制御部３０ｂは、さらに、複数の第二画素行のうち最初に第一比較基準ラインと相関性がないと判定された第二画素行を第二比較基準ラインとし、当該第二比較基準ラインと当該第二比較基準ラインより一方側に配置された１以上の画素行（第三画素行の一例）との画像における相関性を順次判定し、相関性があると判定した第三画素行のそれぞれに第二比較基準ラインに対応したデータ電圧を書き込むようにゲートドライバ２５及びソースドライバ２４を制御する。制御部３０ｂは、さらに、走査方向の最終ラインまで、前述の相関性の判定処理の制御を行ってもよい。

これにより、液晶表示装置１０ｃは、液晶パネルにおいて消費される電力をさらに効果的に削減することができる。

（実施の形態３）
［３−１．液晶表示装置の構成］
以下、本実施の形態に係る液晶表示装置１０ｃについて、図１４を参照しながら説明する。図１４は、本実施の形態に係る液晶表示装置１０ｃの機能構成を示すブロック図である。

図１４に示すように、液晶表示装置１０ｃは、液晶パネル２０と制御部３０ｃとを備える。制御部３０ｃは、画像入力部３１、駆動ライン切り替え部３４、ソース駆動制御部３５、ゲート駆動制御部３６、及び、位相反転制御部３７を有する。言い換えると、制御部３０ｃは、第一画素行と第二画素行との相関性を比較する判定部（例えば、実施の形態１に係る判定部３２）を有しない。液晶表示装置１０ｃは、例えば、フレームごとに複数の画素行２２のそれぞれにデータ電圧を書き込む。つまり、液晶表示装置１０ｃは、フレームごとに複数の画素行２２のそれぞれが書き込みラインであり、全画面表示を行う。

このような判定部を有さず、かつ全画面表示を行う液晶表示装置１０ｃにおいても、実施の形態１の変形例２に示すような効果を奏する。

［３−２．効果など］
液晶パネルにおいて、列ライン反転駆動では、パネル構造上、シャドウイング（画像の周囲の影、縦横のスジが見える現象）が発生しやすい。前述のシャドウイングを低減するため、Ｎライン反転駆動をもちいる場合がある。Ｎライン反転駆動は、前述したデータ電圧の極性の位相が反転する反転位置Ｉにおいて、同極時の書き込みと極性反転時の書き込みの差異（書き込み過不足など）があり、横スジが発生する課題がある。

以上の課題を改善するため、本実施の形態に係る液晶表示装置（画像表示装置の一例）は、複数の画素Ｐがマトリクス状に配置されて構成される画像表示領域２１（表示部の一例）と、画像表示領域２１における画素行２２ごとに配置され、画像データに対応したデータ電圧を書き込む画素行２２を選択するための複数のゲート信号線ＧＬと、複数のゲート信号線ＧＬにゲート信号を供給するゲートドライバ２５と、画像表示領域２１における画素列２３ごとに配置され、選択された画素行２２の画素Ｐにデータ電圧を書き込むための複数のデータ信号線ＳＬと、複数のデータ信号線ＳＬにデータ電圧を供給するソースドライバ２４と、ゲートドライバ２５及びソースドライバ２４を制御する制御部３０ｃとを備える。そして、制御部３０ｃは、ｍ（ｍは１以上の整数）画素行単位でデータ電圧の極性の位相を反転させ、かつデータ電圧の極性の位相が反転する１以上の反転位置Ｉ（画素行２２の位置の一例）をフレームごとに所定画素行ずつシフトさせる位相反転制御部３７を備える。

これにより、制御部３０ｃが位相反転制御部３７を有していることで、実施の形態１の変形例２で説明したように、Ｎライン反転駆動において、データ電圧の極性が反転する反転位置Ｉをシフトさせることで、反転位置Ｉにおける横スジが視認されることを抑制することができ、画質を向上させることができる。

さらに、位相反転制御部３７により横スジが視認されることが抑制されるので、同じ極性のデータ電圧が供給される画素行の集まりである画素行群を構成する画素行の数（Ｎライン）を大きくすることができる。言い換えると、データ電圧の極性が反転する反転位置Ｉの数を減らすことができる。これにより、消費電力を削減する効果が得られる。

よって、液晶表示装置１０ｃによれば、画質劣化の発生を抑制しつつ、かつ液晶パネルにおいて消費される電力を削減することができる。

また、以上のように、本実施の形態に係る液晶表示装置１０ｃの表示方法は、複数の画素Ｐがマトリクス状に配置されて構成される液晶表示装置１０ｃの表示方法であって、ｍ（ｍは１以上の整数）画素行単位でデータ電圧の極性の位相を反転させ、かつデータ電圧の極性の位相が反転する画素行の位置（例えば、反転位置Ｉ）をフレームごとに所定画素行ずつシフトさせる。

これにより、上記の液晶表示装置１０ｃと同様の効果を奏する。

（その他の実施の形態）
以上、実施の態様に係る液晶表示装置及び液晶表示装置の表示方法について、実施の形態に基づいて説明したが、本開示は、この実施の形態等に限定されるものではない。

したがって、添付図面および詳細な説明に記載された構成要素の中には、課題解決のために必須な構成要素だけでなく、上記技術を例示するために、課題解決のためには必須でない構成要素も含まれ得る。そのため、それらの必須ではない構成要素が添付図面や詳細な説明に記載されていることをもって、直ちに、それらの必須ではない構成要素が必須であるとの認定をするべきではない。

例えば、上記実施の形態における液晶表示装置は、間引き駆動等の低電力駆動を行う例について説明したが、低電力駆動と通常駆動とを切り替えてもよい。通常駆動では、ソースドライバ及びゲートドライバにより、複数のゲート信号線に対するゲート信号の供給が上から下まで完了する（つまり、複数のゲート信号線が並び順に走査される）ことによって、画像データに対応するデータ電圧が１回、全ての画素に対して書き込まれる。通常駆動では、全画素に対する画像データの書き込みによって、１フレームの画像が生成される。

また、上記実施の形態では、表示パネルとして液晶パネルを備える例について説明したが、これに限定されない。例えば、表示パネルとして有機ＥＬパネルを備える画像表示装置においても、本発明は適用可能である。

また、上記実施の形態では、液晶表示装置が備える液晶パネルは１枚である例について説明したが、これに限定されない。液晶表示装置は、複数の液晶パネルが重ね合わされて構成され、当該複数のパネルを用いて１つの画像を表示する表示装置であってもよい。

また、上記実施の形態では、判定部は、入力画像信号に所定の画像処理を実行した画像データを用いて相関性の判定を行う例について説明したが、これに限定されない。判定部は、例えば、所定の画像処理を行う前の入力画像信号に基づいて、相関性の判定を行ってもよい。

また、上記実施の形態では、制御部は、列ライン反転駆動又は行ライン反転駆動によりソースドライバを制御して画像を表示する例について説明したが、駆動方式はこれに限定されない。制御部は、例えば、間引き駆動において、フレーム反転駆動を行いつつ、かつ隣接する画素間でデータ電圧の極性を反転させるドット反転駆動によりソースドライバを制御して画像を表示してもよいし、その他の駆動方式によりソースドライバを制御して画像を表示してもよい。

上記のような制御部の画像入力部、判定部、駆動ライン切り替え部、ソース駆動制御部、ゲート駆動制御部、位相反転制御部、及び、メモリ制御部等の各構成要素は、専用のハードウェアで構成されてもよく、各構成要素に適したソフトウェアプログラムを実行することによって実現されてもよい。この場合、各構成要素は、例えば、演算処理部（図示せず）と、制御プログラムを記憶する記憶部（図示せず）とを備えてもよい。演算処理部としては、ＭＰＵ（Ｍｉｃｒｏ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）等が例示される。記憶部としては、半導体メモリなどのメモリ等が例示される。なお、各構成要素は、集中制御を行う単独の要素で構成されてもよく、互いに協働して分散制御を行う複数の要素で構成されてもよい。ソフトウェアプログラムは、アプリケーションとして、インターネット等の通信網を介した通信、モバイル通信規格による通信等で提供されるものであってもよい。

また、各構成要素は、ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ：大規模集積回路）、システムＬＳＩ等の回路でもよい。複数の構成要素が、全体として１つの回路を構成してもよく、それぞれ別々の回路を構成してもよい。また、回路は、それぞれ、汎用的な回路でもよく、専用の回路でもよい。

システムＬＳＩは、複数の構成部を１つのチップ上に集積して製造された超多機能ＬＳＩであり、具体的には、マイクロプロセッサ、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等を含んで構成されるコンピュータシステムである。ＲＡＭには、コンピュータプログラムが記憶されている。マイクロプロセッサが、コンピュータプログラムにしたがって動作することにより、システムＬＳＩは、その機能を達成する。システムＬＳＩ及びＬＳＩは、ＬＳＩ製造後にプログラムすることが可能なＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）であってもよく、ＬＳＩ内部の回路セルの接続及び設定を再構成可能なリコンフィギュラブルプロセッサを含んでもよい。

また、上記構成要素の一部又は全部は、脱着可能なＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）カード又は単体のモジュールから構成されてもよい。ＩＣカード又はモジュールは、マイクロプロセッサ、ＲＯＭ、ＲＡＭ等から構成されるコンピュータシステムである。ＩＣカード又はモジュールは、上記のＬＳＩ又はシステムＬＳＩを含むとしてもよい。マイクロプロセッサが、コンピュータプログラムにしたがって動作することにより、ＩＣカード又はモジュールは、その機能を達成する。これらＩＣカード及びモジュールは、耐タンパ性を有するとしてもよい。

また、ブロック図における機能ブロックの分割は一例であり、複数の機能ブロックを一つの機能ブロックとして実現したり、一つの機能ブロックを複数に分割したり、一部の機能を他の機能ブロックに移してもよい。また、類似する機能を有する複数の機能ブロックの機能を単一のハードウェア又はソフトウェアが並列又は時分割に処理してもよい。

また、フローチャートにおける各ステップが実行される順序は、本開示を具体的に説明するために例示するためのものであり、上記以外の順序であってもよい。また、上記ステップの一部が、他のステップと同時（並列）に実行されてもよい。

その他、上記実施の形態等に対して当業者が思いつく各種変形を施して得られる形態や、本開示の趣旨を逸脱しない範囲で各実施の形態における構成要素および機能を任意に組み合わせることで実現される形態も本開示に含まれる。

１０、１０ａ、１０ｂ、１０ｃ 液晶表示装置（画像表示装置）
２０ 液晶パネル
２１ 画像表示領域（表示部）
２２ 画素行
２２ａ１〜２２ａ４ 画素行（第一画素行、書き込みライン）
２２ｂ１、２２ｂ２１〜２５、２２ｂ３１〜２２ｂ３５、２２ｂ４１〜２２ｂ４５、２２ｂ５ 画素行（第二画素行、非書き込みライン）
２２ｂ２、２２ｂ３、２２ｂ４ 非書き込みライン群
２２ｃ 画素行群
２３ 画素列
２４ ソースドライバ
２５ ゲートドライバ
３０、３０ａ、３０ｂ、３０ｃ 制御部
３１ 画像入力部
３２ 判定部
３３ メモリ
３４ 駆動ライン切り替え部
３５ ソース駆動制御部
３６ ゲート駆動制御部
３７ 位相反転制御部
３８ メモリ制御部
４０ メモリ（フレームメモリ）
Ｉ 反転位置
ＧＬ ゲート信号線
Ｐ 画素
Ｐ_Ｒ 赤色サブ画素
Ｐ_Ｇ 緑色サブ画素
Ｐ_Ｂ 青色サブ画素
ＳＬ データ信号線
ＴＦＴ 薄膜トランジスタ

Claims (15)

1. 複数の画素がマトリクス状に配置されて構成される表示部と、
   前記表示部における互いに異なる第一画素行及び第二画素行を含む画素行ごとに配置され、画像データに対応したデータ電圧を書き込む画素行を選択するための複数のゲート信号線と、
   前記複数のゲート信号線にゲート信号を供給するゲートドライバと、
   前記表示部における画素列ごとに配置され、選択された画素行の画素に前記データ電圧を書き込むための複数のデータ信号線と、
   前記複数のデータ信号線に前記データ電圧を供給するソースドライバと、
   前記第二画素行が前記第一画素行と画像における相関性があるか否かを判定し、判定した結果に基づいて、前記ゲートドライバ及び前記ソースドライバを制御する制御部とを備え、
   前記制御部は、前記第二画素行が前記第一画素行と前記相関性があると判定した場合、前記第一画素行に対応した前記データ電圧を前記ソースドライバに供給させ、当該第一画素行に当該データ電圧を書き込むための前記ゲート信号を前記ゲートドライバに供給させ、さらに、前記第二画素行に前記第一画素行に対応したデータ電圧を書き込むための前記ゲート信号を前記ゲートドライバに供給させる制御をする
   画像表示装置。
2. 前記制御部は、複数のフレームのうちの１のフレームにおいて複数の画素行のうち所定の画素行ごとに前記データ電圧を書き込み、かつ前記複数のフレームにおいて前記複数の画素行のそれぞれに前記データ電圧を書き込むように前記ゲートドライバ及び前記ソースドライバを制御し、
   前記第一画素行は、前記１のフレームにおいて、前記データ電圧が書き込まれる画素行であり、
   前記第二画素行は、前記１のフレームにおいて、前記制御部により前記相関性がないと判定された場合、前記データ電圧が書き込まれない画素行である
   請求項１に記載の画像表示装置。
3. 前記制御部は、隣り合う２本の前記データ信号線に供給する前記データ電圧の極性を互いに異ならせる列ライン反転駆動を行うように前記ソースドライバを制御し、
   前記１のフレームにおいて、前記第一画素行は複数あり、
   前記制御部は、並んで配置された３つの前記第一画素行のうち、列方向における中央に位置する前記第一画素行と、当該第一画素行及び当該第一画素行以外の２つの前記第一画素行の間に配置される２以上の前記第二画素行のそれぞれとにおいて、前記相関性があるか否かを判定する
   請求項２に記載の画像表示装置。
4. 前記制御部は、連続するｎ（ｎは２以上の整数）本の画素行からなる画素行群ごとに、前記複数のデータ信号線に供給する前記データ電圧の極性を異ならせる行ライン反転駆動を行うように前記ソースドライバを制御し、
   前記第一画素行は、前記画素行群ごとに配置され、
   前記制御部は、当該第一画素行と、当該第一画素行が配置される前記画素行群に含まれる１以上の前記第二画素行のそれぞれとにおいて、前記相関性があるか否かを判定する
   請求項２に記載の画像表示装置。
5. 前記ゲートドライバは、前記複数の画素行に対して列方向の一方側に向けて順次前記ゲート信号を供給し、
   前記制御部は、さらに、前記第一画素行と相関性がある１以上の前記第二画素行が前記第一画素行に対して前記列方向の他方側に位置している場合、前記第一画素行に対応した前記データ電圧を前記ソースドライバに供給させ、最も他方側に位置する第二画素行に当該データ電圧を書き込むための前記ゲート信号を前記ゲートドライバに供給させ、さらに、前記第一画素行に当該第一画素行に対応したデータ電圧を書き込むための前記ゲート信号を前記ゲートドライバに供給させる制御をする
   請求項２〜４のいずれか１項に記載の画像表示装置。
6. さらに、ｍ（ｍは１以上の整数）画素行単位で前記データ電圧の極性の位相を反転させ、かつ前記データ電圧の極性の位相が反転する画素行の位置を所定フレームごとに所定画素行ずつシフトさせる位相反転制御部を備える
   請求項１〜５のいずれか１項に記載の画像表示装置。
7. 前記制御部は、複数のフレームのそれぞれにおいて複数の画素行のそれぞれに前記データ電圧を書き込むように前記ゲートドライバ及び前記ソースドライバを制御し、
   前記画像表示装置は、さらに、１フレーム分の画像データを格納可能なメモリを備え、
   前記制御部は、前記第一画素行が予め定められた所定画素行である場合、前記１フレームにおいて複数の画素行のそれぞれに当該画素行に対応した前記データ電圧を書き込むように前記ゲートドライバ及び前記ソースドライバを制御し、前記第一画素行が前記所定画素行ではない場合、前記１フレームにおいて、前記第一画素行を第一比較基準ラインとし、当該第一比較基準ラインと当該第一比較基準ラインより列方向の一方側に配置された１以上の第二画素行との前記相関性を順次判定し、相関性があると判定した前記第二画素行のそれぞれに前記第一比較基準ラインに対応した前記データ電圧を書き込むように前記ゲートドライバ及び前記ソースドライバを制御する
   請求項１に記載の画像表示装置。
8. 前記制御部は、さらに、前記表示部における先頭ラインが前記第一比較基準ラインと相関性があると判定した場合、前記先頭ラインに前記第一比較基準ラインに対応した前記データ電圧を書き込むように前記ゲートドライバ及び前記ソースドライバを制御し、前記表示部における先頭ラインが前記第一比較基準ラインと相関性がないと判定した場合、前記先頭ラインを前記第一比較基準ラインとし、前記先頭ラインに当該先頭ラインに対応した前記データ電圧を書き込むように前記ゲートドライバ及び前記ソースドライバを制御する
   請求項７に記載の画像表示装置。
9. 前記制御部は、前記第一画素行を含む画素行ごとに当該画素行が前記第一比較基準ラインと前記相関性があるか否かを順次判定し、さらに、前記第一画素行が前記相関性を判定する画素行となった場合、前記第一画素行に対する前記相関性の判定を停止し、かつ前記第一画素行を前記第一比較基準ラインに設定しなおす
   請求項８に記載の画像表示装置。
10. 前記制御部は、さらに、前記複数の第二画素行のうち最初に前記第一画素行と相関性がないと判定された第二画素行を第二比較基準ラインとし、当該第二比較基準ラインと当該第二比較基準ラインより前記一方側に配置された１以上の第三画素行との前記相関性を順次判定し、相関性があると判定した前記第三画素行のそれぞれに前記第二比較基準ラインに対応した前記データ電圧を書き込むように前記ゲートドライバ及び前記ソースドライバを制御する
    請求項７〜９のいずれか１項に記載の画像表示装置。
11. 前記制御部は、前記第一画素行を構成する１以上の第一画素と、前記第二画素行を構成する１以上の第二画素とにおいて、同じ画素列に配置される第一画素及び第二画素の画素値の差が所定値以内であるか否かを判定し、さらに画素値の差が前記所定値以内である第二画素の数が所定数以上である場合に、当該第二画素行が前記第一画素行と相関性があると判定する
    請求項１〜１０のいずれか１項に記載の画像表示装置。
12. 前記制御部は、前記第一画素行を構成する１以上の第一画素と、前記第二画素行を構成する１以上の第二画素とにおいて、同じ画素列に配置される第一画素及び第二画素ごとに画素値の差に応じた点数を算出し、算出した点数に基づく前記第二画素行の前記第一画素行に対する前記相関性の度合いを示す相関値が所定値以上である場合に、当該第二画素行が前記第一画素行と相関性があると判定する
    請求項１〜１０のいずれか１項に記載の画像表示装置。
13. 複数の画素がマトリクス状に配置されて構成される表示部と、
    前記表示部における画素行ごとに配置され、画像データに対応したデータ電圧を書き込む画素行を選択するための複数のゲート信号線と、
    前記複数のゲート信号線にゲート信号を供給するゲートドライバと、
    前記表示部における画素列ごとに配置され、選択された画素行の画素に前記データ電圧を書き込むための複数のデータ信号線と、
    前記複数のデータ信号線に前記データ電圧を供給するソースドライバと、
    前記ゲートドライバ及び前記ソースドライバを制御する制御部とを備え、
    前記制御部は、ｍ（ｍは１以上の整数）画素行単位で前記データ電圧の極性の位相を反転させ、かつ前記データ電圧の極性の位相が反転する画素行の位置をフレームごとに所定画素行ずつシフトさせる位相反転制御部を備える
    画像表示装置。
14. 複数の画素がマトリクス状に配置されて構成される表示部を有する画像表示装置の表示方法であって、
    前記表示部における互いに異なる第一画素行及び第二画素行において、前記第二画素行が前記第一画素行と画像における相関性があるか否かを判定し、
    前記相関性があると判定した場合に、前記第一画素行に対応したデータ電圧をソースドライバに供給させ、当該第一画素行に当該データ電圧を書き込むためのゲート信号をゲートドライバに供給させ、さらに、前記第二画素行に前記第一画素行に対応したデータ電圧を書き込むためのゲート信号を前記ゲートドライバに供給させる
    画像表示装置の表示方法。
15. 複数の画素がマトリクス状に配置されて構成される画像表示装置の表示方法であって、
    ｍ（ｍは１以上の整数）画素行単位でデータ電圧の極性の位相を反転させ、かつ前記データ電圧の極性の位相が反転する画素行の位置をフレームごとに所定画素行ずつシフトさせる
    画像表示装置の表示方法。

Images