JP2020140489A - インセルタッチパネル - Google Patents

Abstract

【課題】額縁領域を広げることなくタッチ線を端子部に容易に接続できるインセルタッチパネルを提供する。【解決手段】複数のタッチ線６０に接続された複数のタッチ端子電極６ｂを含む端子部を備えるインセルタッチパネル１であって、複数のタッチ線６０は、第１タッチ線６１と第２タッチ線６２とを含み、複数のタッチ端子電極６ｂは、第１タッチ中継配線６１０を介して第１タッチ線６１に接続された第１タッチ端子電極６ｂ１と、第２タッチ中継配線６２０を介して第２タッチ線６２に接続された第２タッチ端子電極６ｂ２とを含み、第１タッチ中継配線６１０は、第１タッチ線６１及び第１タッチ端子電極６ｂ１とは異なる層に形成された第１中継配線部６１１を有し、第２タッチ中継配線６２０は、第２タッチ線６２及び第２タッチ端子電極６ｂ２とは異なる層に形成されるとともに第１中継配線部６１１とは異なる層に形成された第１中継配線部６２１を有する。【選択図】図９

Description

本開示は、インセルタッチパネルに関する。

近年、タッチ機能及び表示機能の両機能を有する液晶表示装置の開発が進められている。タッチ機能を有する液晶表示装置では、例えば、静電容量方式によってタッチセンシングを行う。この場合、ユーザの指やペン等のポインタが表示画面に接触又は近接したときに発生する静電容量の変化をタッチ電極によって検出することで、ユーザがタッチした位置を検知する。

静電容量方式によるタッチセンシングには、指やペン等のタッチ物が液晶表示装置にタッチされたときに、タッチ物とタッチ電極（Ｒｘ電極）との静電容量の変化を検出する自己容量方式と、２つのタッチ電極（Ｒｘ電極、Ｔｘ電極）の間の静電容量の変化を検出する相互容量方式とが知られている。

また、タッチ機能を有する液晶表示装置の構造としては、タッチ機能を備えたタッチパネルを液晶表示パネルの表面に貼り付けるアウトセル方式と、液晶表示装置自体がタッチ機能を備えるインセル方式とが知られている。

例えば、特許文献１に、タッチ機能を有するインセル方式の液晶表示装置が開示されている。特許文献１に開示された液晶表示装置は、行方向に延在する複数のゲート線と列方向に延在する複数のデータ線と、複数の画素の各々に設けられた画素電極と、複数の画素電極に対向して設けられた複数の共通電極（対向電極）と、タッチ線として共通電極に接続された信号線とを備える。特許文献１に開示された液晶表示装置では、タッチ位置を検出するためのタッチ駆動信号を対向電極に供給することで信号線を介してタッチ検出信号を受信して、対向電極の位置における静電容量の変化を検出してタッチ位置を検知している。

国際公開第２０１７／２１３１７３号

タッチ機能を有するインセル方式の液晶表示装置であるインセルタッチパネルでは、複数のゲート線及び複数のデータ線に加えて、複数の共通電極に接続された複数のタッチ線が設けられる。複数のゲート線、複数のデータ線及び複数のタッチ線は、インセルタッチパネルの額縁領域の端子電極に接続する必要がある。このため、インセルタッチパネルでは、複数のゲート線及び複数のデータ線を額縁領域の端部に集約させるだけではなく、複数のタッチ線についても額縁領域の端部に集約させる必要がある。この場合、これらの配線は、画像表示領域から額縁領域に引き出したときに、端子部に向かって斜めに形成される。また、これらの配線は、額縁領域で集約されて混雑する中で、ショートしないように引き回す必要がある。この結果、配線レイアウトの設計尤度が低くなり、額縁領域が大きくなってしまう。

特に、共通電極に接続されたタッチ線は、データ線と同じ方向に沿って形成することが考えられる。例えば、データ線とタッチ線とをいずれも列方向に延在させることが考えられる。これにより、データ線及びタッチ線を、額縁領域における列方向側の端部に実装されたタッチ機能付きソースドライバに容易に接続することができる。

この場合、複数のデータ線と複数のタッチ線とを額縁領域に集約してタッチ機能付きソースドライバが実装される１つの端子部に接続する。このため、複数のデータ線及び複数のタッチ線の各配線がショートしないように引き回そうとすると、額縁領域が大きくなってしまう。

本開示は、このような課題を解決するためになされたものであり、額縁領域を広げることなく複数のタッチ線を端子部に容易に接続することができるインセルタッチパネルを提供することを目的とする。

上記目的を達成するために、本開示に係るインセルタッチパネルの一態様は、第１方向と前記第１方向に直交する第２方向とに配列された複数の画素によって構成された画像表示領域及び前記画像表示領域を囲む額縁領域を有するインセルタッチパネルであって、前記複数の画素の各々に設けられたトランジスタ及び画素電極と、前記第１方向及び前記第２方向の各々に配列され、各々が１つ以上の前記画素電極に対向するとともに互いに分離して設けられた複数の共通電極と、前記第１方向に沿って延在し、前記複数の画素の各々における前記トランジスタにゲート信号を供給する複数のゲート線と、前記第２方向に沿って延在し、前記複数の画素の各々における前記トランジスタにデータ信号を供給する複数のデータ線と、前記第２方向に沿って延在し、各々に対応する共通電極に接続された複数のタッチ線と、前記額縁領域に設けられ、前記複数のタッチ線と電気的に接続された複数のタッチ端子電極を含む端子部とを備え、前記複数のタッチ線は、第１タッチ線と第２タッチ線とを含み、前記複数のタッチ端子電極は、第１タッチ中継配線を介して前記第１タッチ線と電気的に接続された第１タッチ端子電極と、第２タッチ中継配線を介して前記第２タッチ線と電気的に接続された第２タッチ端子電極とを含み、前記第１タッチ中継配線は、前記第１タッチ線及び前記第１タッチ端子電極とは異なる層に形成された第１中継配線部を有し、前記第２タッチ中継配線は、前記第２タッチ線及び前記第２タッチ端子電極とは異なる層に形成されるとともに前記第１タッチ中継配線の前記第１タッチ中継配線とは異なる層に形成された第１中継配線部を有する。

本開示に係るインセルタッチパネルによれば、額縁領域を広げることなく複数のタッチ線を端子部に容易に接続することができる。

実施の形態に係るインセルタッチパネルの概略構成を模式的に示す図である。 実施の形態に係る画像表示装置に用いられるインセルタッチパネルの画素回路を示す図である。 実施の形態に係るインセルタッチパネルの画素の構成の一例を示す平面図である。 実施の形態に係るインセルタッチパネルにおける共通電極の配置の一例を示す図である。 インセルタッチパネルにおける画像表示駆動とタッチ位置検出駆動との一例を示す図である。 インセルタッチパネルにおける画像表示駆動とタッチ位置検出駆動との他の一例を示す図である。 図３のVI−VI線における実施の形態１に係るインセルタッチパネルの断面図である。 図３のVII−VII線における実施の形態１に係るインセルタッチパネルの断面図である。 実施の形態に係るインセルタッチパネルにおけるソース端子部側の額縁領域周辺の構造を模式的に示す拡大平面図である。 実施の形態に係るインセルタッチパネルにおけるソース端子部側の額縁領域周辺の断面図（第１タッチ中継配線を通る断面図）である。 実施の形態に係るインセルタッチパネルにおけるソース端子部側の額縁領域周辺の断面図（第２タッチ中継配線を通る断面図）である。 実施の形態に係るインセルタッチパネルにおけるソース端子部側の額縁領域周辺の断面図（第１ソース中継配線を通る断面図）である。 実施の形態に係るインセルタッチパネルにおけるソース端子部側の額縁領域周辺の断面図（第２ソース中継配線を通る断面図）である。 実施の形態に係るインセルタッチパネルにおけるゲート端子部側の額縁領域周辺の断面図（ゲート中継配線を通る断面図）である。 変形例１に係るインセルタッチパネルにおけるソース端子部側の額縁領域周辺の断面図である。 変形例２に係るインセルタッチパネルにおけるソース端子部側の額縁領域周辺の断面図である。 変形例３に係るインセルタッチパネルにおけるソース端子部側の額縁領域周辺の断面図である。

以下、本開示の実施の形態について説明する。なお、以下に説明する実施の形態は、いずれも本開示の一具体例を示すものである。したがって、以下の実施の形態で示される、数値、形状、材料、構成要素、及び、構成要素の配置位置や接続形態などは、一例であって本開示を限定する主旨ではない。よって、以下の実施の形態における構成要素のうち、本開示の最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。

各図は模式図であり、必ずしも厳密に図示されたものではない。したがって、各図において縮尺等は必ずしも一致していない。また、各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略又は簡略化する。

（実施の形態）
実施の形態に係るインセルタッチパネル１を用いた画像表示装置２の概略構成について、図１〜図４を用いて説明する。図１は、実施の形態１に係る画像表示装置２の概略構成を模式的に示す図である。図２は、同画像表示装置２に用いられるインセルタッチパネル１の画素回路を示す図である。図３は、同インセルタッチパネル１の画素ＰＸの構成の一例を示す平面図である。図４は、同インセルタッチパネル１における共通電極３０の配置の一例を示す図である。なお、図２において、「Ｇ」はゲート線４０を示し、「Ｄ」はデータ線５０を示し、「Ｔ」はタッチ線６０を示している。また、図４において、黒丸は、各共通電極３０とタッチ線６０とのコンタクト部を示している。

画像表示装置２は、静止画像又は動画像の画像（映像）を表示する表示装置の一例である。図１に示すように、画像表示装置２は、インセルタッチパネル１と、バックライト３と、画像処理部４とを備える。

インセルタッチパネル１は、画像が表示される液晶表示パネルである。インセルタッチパネル１は、第１基板１００と、第１基板１００に対向する第２基板２００と、第１基板１００と第２基板２００との間に配置された液晶層（不図示）とを含む液晶セルを備える。なお、インセルタッチパネル１は、一対の偏光板（不図示）を有する。一対の偏光板は、液晶セルに貼り合わされている。例えば、一対の偏光板の一方が第１基板１００の外面に形成され、一対の偏光板の他方が第２基板２００の外面に形成される。一対の偏光板は、偏光方向が互いに直交するように配置されている。また、一対の偏光板には、位相差板が貼り合わされていてもよい。

インセルタッチパネル１は、バックライト３の光出射側に配置される。したがって、インセルタッチパネル１には、バックライト３から出射した光が入射する。本実施の形態では、第１基板１００がバックライト３側に位置し、第２基板２００が観察者側に位置する。

インセルタッチパネル１の液晶駆動方式は、例えばＩＰＳ（Ｉｎ−Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）方式及びＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）方式等の横電界方式である。また、インセルタッチパネル１は、例えば、ノーマリーブラック方式により電圧の制御が行われるが、電圧制御の方式は、ノーマリーブラック方式に限らない。

図１及び図２に示すように、インセルタッチパネル１は、画像表示領域１ａ（アクティブ領域）と、画像表示領域１ａを囲む額縁領域１ｂとを有する。画像表示領域１ａには、カラー画像又はモノクロ画像が表示される。

画像表示領域１ａは、画像が表示される表示領域（有効領域）であり、例えば、第１方向と第１方向に交差する第２方向とに配列された複数の画素ＰＸによって構成されている。本実施の形態において、第１方向と第２方向とは直交している。具体的には、第１方向は、行方向であり、第２方向は、行方向に直交する列方向である。したがって、画像表示領域１ａは、行方向と列方向とに配列された複数の画素ＰＸによって構成されている。つまり、複数の画素ＰＸは、マトリクス状に配列されている。

額縁領域１ｂは、インセルタッチパネル１の周辺領域であって、画像表示領域１ａの外側に位置する領域である。また、額縁領域１ｂは、画像が表示されない非表示領域（無効領域）である。本実施の形態において、インセルタッチパネル１の平面視形状は、矩形状である。したがって、画像表示領域１ａの平面視形状は、矩形状であり、額縁領域１ｂの平面視形状は、矩形枠状である。

複数の画素ＰＸは、行方向に沿って周期的に繰り返して配列された複数種の画素によって構成されている。具体的には、複数の画素ＰＸは、赤色画素ＰＸＲ、緑色画素ＰＸＧ及び青色画素ＰＸＢの３種類の画素によって構成されている。この場合、本実施の形態では、赤色画素ＰＸＲ、緑色画素ＰＸＧ及び青色画素ＰＸＢの３つの画素がこの順で１組となって行方向に沿って繰り返して配列されている。また、列方向には、同一種類の画素ＰＸが配列されている。なお、赤色画素ＰＸＲ、緑色画素ＰＸＧ及び青色画素ＰＸＢの配列順序はこれに限らない。

図２に示すように、インセルタッチパネル１は、複数の画素ＰＸの各々に設けられたトランジスタ１０及び画素電極２０と、画素電極２０に対向する共通電極３０とを備える。

また、インセルタッチパネル１は、第１方向である行方向に延在する複数のゲート線４０（走査線）と、第１方向に直交する第２方向である列方向に延在する複数のデータ線５０（映像信号線）とを備える。各画素ＰＸは、行方向に延在するゲート線４０と列方向に延在するデータ線５０とによって囲まれる領域である。

本実施の形態におけるインセルタッチパネル１は、表示機能だけではなく、タッチ機能を有するインセル型の液晶表示パネルである。したがって、インセルタッチパネル１は、さらに、ユーザがインセルタッチパネル１をタッチしたときのタッチ位置を検出するための複数のタッチ線６０を備える。複数のタッチ線６０は、複数のデータ線５０と同じ方向に延在している。具体的には、複数のタッチ線６０は、列方向に延在している。

トランジスタ１０は、薄膜トランジスタであり、図２に示すように、ゲート電極１０Ｇ、ソース電極１０Ｓ及びドレイン電極１０Ｄを有する。なお、本明細書において、ソース電極１０Ｓ及びドレイン電極１０Ｄは、まとめてソースドレイン電極と記載することもあり、ソースドレイン電極とは、ソース電極１０Ｓ及びドレイン電極１０Ｄの少なくとも一方のこと、ソース電極１０Ｓ及びドレイン電極１０Ｄのいずれかのみのこと、あるいは、ソース電極１０Ｓ及びドレイン電極１０Ｄの両方のことを意味する。

画素電極２０は、複数の画素ＰＸの各々に設けられている。画素電極２０は、例えば、ゲート線４０とデータ線５０との交差部に設けられる。画素電極２０は、複数の画素ＰＸの各々において、当該画素ＰＸに対応するトランジスタ１０を介して当該画素ＰＸに対応するゲート線４０及びデータ線５０と接続されている。

本実施の形態において、トランジスタ１０及び画素電極２０は、各画素ＰＸに１つずつ設けられている。なお、トランジスタ１０及び画素電極２０は、各画素ＰＸに複数ずつ設けられていてもよい。

図３に示すように、各画素ＰＸにおける画素電極２０は、列方向にストライプ状に延在する複数本のライン電極を有する櫛歯状の電極である。各画素電極２０において、全てのライン電極は、略平行に形成されており、隣り合う２本のライン電極の間隔（スリット幅）は一定である。また、画素電極２０のライン電極は、各画素ＰＸ内において、行方向及び列方向に対して傾斜している。この場合、本実施の形態では、列方向に隣り合う２つの画素ＰＸでライン電極の向きを反転させており、ライン電極は、列方向の２画素分で略「く」の字状となるように形成されている。つまり、列方向に配列された複数の画素電極２０は、列方向に沿ってジグサグ状となるように形成されている。なお、ライン電極は、傾斜せずに、列方向と平行に形成されていてもよい。

共通電極３０は、画素電極２０に対向する対向電極である。図４に示すように、本実施の形態において、共通電極３０は、複数設けられている。複数の共通電極３０は、行方向及び列方向の各々に配列されている。つまり、複数の共通電極３０は、マトリクス状に配列されている。複数の共通電極３０の各々には、同一の共通電圧（Ｖｃｏｍ）が印加される。

複数の共通電極３０の各々は、矩形状であり、１つ以上の画素電極２０に対向している。本実施の形態において、複数の共通電極３０の各々は、複数の画素ＰＸにわたって設けられた矩形状であり、矩形領域に存在する複数の画素ＰＸに対応する複数の画素電極２０に対向している。例えば、複数の共通電極３０は、一辺が数十〜数十個の複数の画素ＰＸからなる矩形状に形成されている。

本実施の形態におけるインセルタッチパネル１は、自己容量方式の静電容量方式によるタッチセンシング機能を有する液晶表示パネルである。したがって、共通電極３０は、画素電極２０との間で容量を形成するタッチ電極でもある。つまり、共通電極３０は、画素電極２０と対になって、画像表示駆動の際に用いられるだけではなく、タッチ位置検出駆動の際にも用いられる。複数の共通電極３０の各々は、タッチ位置を検出するための単位電極（タッチ電極）である。

例えば、１つの共通電極３０のサイズは、４０×４０画素分である。つまり、１つの共通電極３０の行方向及び列方向の長さが画素４０個分の長さである。この場合、１つの共通電極３０における１本のタッチ線６０とのコンタクト部は、４０ヵ所となる。なお、１つの共通電極３０のサイズは、これに限るものではなく、３２×３２画素分であってもよし、また、正方形に限らず、長方形であってもよい。

行方向に延在する複数のゲート線４０の各々は、複数の画素ＰＸの各々におけるトランジスタ１０にゲート信号を供給する。図２に示すように、複数のゲート線４０の各々は、画像表示領域１ａ内において、列方向に隣り合う２つの画素ＰＸの境界部に設けられている。具体的には、各ゲート線４０は、列方向に隣り合う２の画素列の間に設けられている。図３に示すように、本実施の形態において、複数のゲート線４０は、直線状に行方向に延在している。

各ゲート線４０は、行方向に配列された複数の画素ＰＸの各々のトランジスタ１０と接続されている。つまり、各ゲート線４０は、各画素ＰＸにおいて、１つのトランジスタ１０と接続されている。具体的には、図２に示すように、各ゲート線４０は、各トランジスタ１０のゲート電極１０Ｇと接続されている。

本実施の形態において、インセルタッチパネル１は、デュアルゲート構造であり、２Ｇ１Ｄの配線接続構造を有している。したがって、複数のゲート線４０は、列方向に隣り合う２つの画素ＰＸの境界部ごとに２本ずつ設けられている。つまり、列方向に隣り合う２つの画素列の境界部ごとに、ゲート線４０が２本ずつ設けられている。

列方向に延在する複数のデータ線５０の各々は、複数の画素ＰＸの各々におけるトランジスタ１０にデータ信号（映像信号）を供給する。複数のデータ線５０の各々は、画像表示領域１ａ内において、行方向に隣り合う２つの画素ＰＸの境界部に設けられている。具体的には、各データ線５０は、行方向に隣り合う２つの画素列の間に設けられている。

図３に示すように、本実施の形態において、複数のデータ線５０は、画素電極２０のライン電極の形状に沿って列方向に延在している。具体的には、各データ線５０は、列方向に隣り合う２つの画素ＰＸで向きを反転させており、列方向の２画素分で略「く」の字状となるように形成されている。つまり、各データ線５０は、画素電極２０と同様に、列方向に沿ってジグサグ状となるように形成されている。なお、複数のデータ線５０は、直線状に列方向に延在していてもよい。

各データ線５０は、列方向に配列された複数の画素ＰＸの各々のトランジスタ１０と接続されている。つまり、各データ線５０は、各画素ＰＸにおいて、１つのトランジスタ１０と接続されている。具体的には、図２に示すように、各データ線５０は、各トランジスタ１０のドレイン電極１０Ｄと接続されている。つまり、本実施の形態において、データ線５０は、ドレイン線である。

列方向に延在する複数のタッチ線６０の各々は、データ線５０と同様に、画像表示領域１ａ内において、行方向に隣り合う２つの画素ＰＸの境界部に設けられている。具体的には、タッチ線６０は、行方向に隣り合う２つの画素列の間に設けられている。

図４に示すように、複数のタッチ線６０は、複数の共通電極３０のうち列方向に配列された複数の共通電極３０と一対一で接続されている。具体的には、列方向に配列された複数の共通電極３０の各列における複数のタッチ線６０（列タッチ線群）の各々は、当該列に含まれる複数の共通電極３０の全てを横断するように設けられているが、当該列に含まれる複数の共通電極３０のいずれか１つのみに接続されている。したがって、各共通電極３０は、当該共通電極３０を横断する複数のタッチ線６０のうちのいずれか１つと接続されているが、他の残りのタッチ線６０とは接続されておらず絶縁されている。詳細は後述するが、タッチ線６０と共通電極３０とは絶縁膜を介して形成されており、タッチ線６０と当該タッチ線６０に対応する共通電極３０とは絶縁膜に形成されたコンタクトホールを介して接続されている。

図３に示すように、本実施の形態において、複数のタッチ線６０は、データ線５０と同様に、画素電極２０のライン電極の形状に沿って列方向に延在している。具体的には、各タッチ線６０は、列方向に隣り合う２つの画素ＰＸで向きを反転させており、列方向の２画素分で略「く」の字状となるように形成されている。つまり、各タッチ線６０は、列方向に沿ってジグサグ状となるように形成されている。なお、複数のタッチ線６０は、直線状に列方向に延在していてもよい。

図２及び図３に示すように、複数のデータ線５０と複数のタッチ線６０とは、行方向に隣り合う２つの画素ＰＸの境界部ごとに１本ずつ交互に繰り返して設けられている。具体的には、データ線５０及びタッチ線６０の各々は、画素列ごとに間引いて設けられており、互い違いとなるように行方向に隣り合う２つの画素列ごと（２列ごと）に設けられている。例えば、データ線５０が画素ＰＸの奇数列に設けられている場合、タッチ線６０は画素ＰＸの偶数列に設けられる。逆に、データ線５０が画素ＰＸの偶数行に設けられている場合、タッチ線６０は画素ＰＸの奇数行に設けられる。

図１に示すように、インセルタッチパネル１は、入力された映像信号に応じた画像を表示するために、ゲートドライバ５及びソースドライバ６を有する。ゲートドライバ５及びソースドライバ６は、例えばドライバＩＣ（ＩＣパッケージ）である。ゲートドライバ５及びソースドライバ６は、インセルタッチパネル１の額縁領域１ｂに実装される。

具体的には、ゲートドライバ５は、第１基板１００の額縁領域１ｂに設けられたゲート端子部ＧＴＰに実装される。ゲート端子部ＧＴＰは、ゲートドライバ５が実装される実装部である。ゲート端子部ＧＴＰは、額縁領域１ｂの１ヵ所に設けられていてもよいし、複数箇所に設けられていてもよい。ゲートドライバ５は、例えば、ＣＯＦ（Ｃｈｉｐ ｏｎ Ｆｉｌｍ）方式又はＣＯＧ（Ｃｈｉｐ ｏｎ Ｇｌａｓｓ）方式によって第１基板１００のゲート端子部ＧＴＰに実装される。

ゲート端子部ＧＴＰは、複数のゲート線４０と電気的に接続された複数のゲート端子電極５ａを含む。ゲート端子部ＧＴＰの複数のゲート端子電極５ａにゲートドライバ５が接続されることで、ゲートドライバ５からのゲート信号がゲート端子電極５ａを介してゲート線４０に供給される。

また、ソースドライバ６は、第１基板１００の額縁領域１ｂに設けられたソース端子部ＳＴＰに実装される。ソース端子部ＳＴＰは、ソースドライバ６が実装される実装部である。ソース端子部ＳＴＰは、額縁領域１ｂの１ヵ所に設けられていてもよいし、複数箇所に設けられていてもよい。ソースドライバ６は、例えば、ＣＯＦ方式又はＣＯＧ方式によって第１基板１００のソース端子部ＳＴＰに実装される。

ソース端子部ＳＴＰは、複数のデータ線５０と電気的に接続された複数のソース端子電極６ａを含む。ソース端子部ＳＴＰの複数のソース端子電極６ａにソースドライバ６が接続されることで、ソースドライバ６からのデータ信号がソース端子電極６ａを介してデータ線５０に供給される。

本実施の形態において、ソース端子部ＳＴＰは、さらに、複数のタッチ線６０と電気的に接続された複数のタッチ端子電極６ｂを含む。つまり、ソース端子部ＳＴＰは、ソース端子電極６ａだけではなく、タッチ端子電極６ｂを含む。なお、タッチ端子電極６ｂは、ソース端子部ＳＴＰとは別に設けられた端子部に設けられていてもよい。

ゲート端子部ＧＴＰとソース端子部ＳＴＰとは、矩形状のインセルタッチパネル１の異なる辺に設けられているが、同じ辺に設けられていてもよい。

ゲートドライバ５及びソースドライバ６をＣＯＦ方式によって実装する場合、ＦＦＣ（Ｆｌｅｘｉｂｌｅ Ｆｌａｔ Ｃａｂｌｅ）又はＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃａｂｌｅ）等のフレキシブル配線基板にゲートドライバ５又はソースドライバ６が実装された異方性導電性フィルム（ＡＣＦ；Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）からなるＣＯＦを、熱圧着によってインセルタッチパネル１の端部に設けられた電極端子に接続する。

一方、ゲートドライバ５及びソースドライバ６をＣＯＧ方式によって実装する場合、インセルタッチパネル１のアクティブマトリクス基板にゲートドライバ５及びソースドライバ６を直接実装する。

なお、ゲートドライバ５及びソースドライバ６の両方をＣＯＦ方式又はＣＯＧ方式によって実装することに限らず、ゲートドライバ５及びソースドライバ６の一方をＣＯＦ方式で実装し、他方をＣＯＧ方式によって実装してもよい。

図２に示すように、ゲートドライバ５は、ゲート線４０に接続されている。ゲートドライバ５は、画像処理部４から入力されるタイミング信号に応じてデータ信号を書き込む画素ＰＸを選択し、選択した画素ＰＸのトランジスタ１０をオンする電圧（ゲートオン電圧；Ｖｇｏｎ）をゲート線４０に供給する。これにより、選択された画素ＰＸの画素電極２０には、トランジスタ１０を介してデータ電圧が供給される。

ソースドライバ６は、インセルタッチパネル１のデータ線５０に接続されている。ソースドライバ６は、ゲートドライバ５によるゲート線４０の選択に合わせて、画像処理部４から入力される映像信号に応じた電圧（データ電圧）をデータ線５０に供給する。

本実施の形態では、ソースドライバ６として、タッチ機能付きソースドライバを用いている。タッチ機能付きソースドライバは、画像表示駆動を行う際に必要な画像表示回路とタッチ位置検出駆動を行う際に必要なタッチ位置検出回路とが共用化されたドライバである。本実施の形態において、複数のデータ線５０と複数のタッチ線６０とは、タッチ機能付きソースドライバであるソースドライバ６に接続されている。また、タッチ機能付きソースドライバは、共通電極３０に共通電圧（Ｖｃｏｍ）を供給する。

ゲートドライバ５は、例えば、インセルタッチパネル１の行方向側の端部に実装される。また、ソースドライバ６は、例えば、インセルタッチパネル１の列方向側の端部に実装される。なお、ゲートドライバ５とソースドライバ６の実装箇所はこれに限るものではなく、ゲートドライバ５及びソースドライバ６の両方が、インセルタッチパネル１の列方向側の同じ端部に実装されていてもよいし、インセルタッチパネル１の行方向側の同じ端部に実装されていてもよい。

バックライト３は、図１に示すように、インセルタッチパネル１の背面側に配置されており、インセルタッチパネル１に向けて光を照射する。本実施の形態において、バックライト３は、ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を光源とするＬＥＤバックライトであるが、これに限るものではない。また、バックライト３は、インセルタッチパネル１に対面するようにＬＥＤが基板上に二次元状に配列された直下型のＬＥＤバックライトであるが、エッジ型のバックライトであってもよい。バックライト３は、平面状の均一な散乱光（拡散光）を照射する面発光ユニットである。なお、バックライト３は、光源からの光を拡散させるために拡散板（拡散シート）等の光学部材を有していてもよい。

画像処理部４は、ＣＰＵ等の演算処理回路と、ＲＯＭやＲＡＭ等のメモリとを備える制御装置である。画像処理部４には、インセルタッチパネル１に表示するための映像データが入力される。画像処理部４は、ＣＰＵがメモリに格納されたプログラムを読み出して実行することにより各種の処理を実行する。具体的には、画像処理部４は、外部のシステム（図示せず）から入力された映像データに対して色調整等の各種の画像信号処理を行って各画素ＰＸの階調値を示す映像信号と、各画素ＰＸに映像信号を書き込むタイミングを示すタイミング信号とを生成するタイミングコントローラ等を含む。画像処理部４は、映像信号をソースドライバ６に出力するとともにタイミング信号をゲートドライバ５に出力する。

本実施の形態におけるインセルタッチパネル１は、表示機能及びタッチ機能を有する。つまり、インセルタッチパネル１は、画像表示駆動とタッチ位置検出駆動とを行う。この場合、インセルタッチパネル１では、タッチ線６０を利用して、時分割によって画像表示駆動とタッチ位置検出駆動とを行う。例えば、図５Ａ及び図５Ｂに示すように、１フレーム期間（１６．６ｍｓ）内に画像表示駆動とタッチ位置検出駆動とを交互に複数回繰り返して行う。この場合、タッチ位置検出駆動は、例えばブランキング期間を利用して行うことができる。

インセルタッチパネル１が画像表示駆動を行う際、ゲートドライバ５からゲートオン電圧がゲート線４０に供給される。これにより、選択された画素ＰＸのトランジスタ１０がオンし、このトランジスタ１０に接続されたデータ線５０からデータ電圧が画素電極２０に供給される。そして、画素電極２０に供給されたデータ電圧と共通電極３０に供給された共通電圧との差により液晶層に電界が生じる。この電界により各画素ＰＸにおける液晶層の液晶分子の配向状態が変化し、インセルタッチパネル１を通過するバックライト３の光の透過率が画素ＰＸごとに制御される。これにより、インセルタッチパネル１の画像表示領域１ａに所望の画像が表示される。

また、インセルタッチパネル１がタッチ位置検出駆動を行う際は、タッチ機能付きソースドライバであるソースドライバ６によって、タッチ線６０を介して複数の共通電極３０の各々の静電容量の変化をタッチ検出信号として検出する。これにより、タッチされた位置の共通電極３０を特定することができ、ユーザがタッチした位置を検知することができる。

なお、図５Ｂに示される制御は、図５Ａに示される制御と比べて、画像表示駆動及びタッチ位置検出駆動の１回あたりの駆動期間が長い。本実施の形態では、図５Ｂに示される制御と図５Ａに示される制御とのいずれを用いてもよい。ただし、図５Ｂに示される制御は、図５Ａに示される制御と比べて、タッチ位置検出駆動中の画像データをメモリに蓄える量が多くなるため、ＩＣドライバのチップサイズが大きくなる。

次に、インセルタッチパネル１の画像表示領域１ａにおける断面構造について、図６及び図７を用いて説明する。図６は、図３のVI−VI線における同インセルタッチパネル１の断面図である。図７は、図３のVII−VII線における同インセルタッチパネル１の断面図である。

図６及び図７に示すように、インセルタッチパネル１は、第１基板１００と、第１基板１００に対向する第２基板２００と、第１基板１００と第２基板２００との間に配置された液晶層３００とを備えている。液晶層３００は、枠状の封止部材によって第１基板１００と第２基板２００との間に封止されている。

第１基板１００は、トランジスタ１０としてＴＦＴを有するＴＦＴ基板である。具体的には、第１基板１００は、複数のトランジスタ１０がマトリクス状に配列されたアクティブマトリクス基板である。また、第１基板１００には、トランジスタ１０だけではなく、ゲート線４０、データ線５０及びタッチ線６０等の各種配線、これらの配線間を絶縁する絶縁膜、画素電極２０及び共通電極３０等が設けられている。これらの部材は、第１透明基材１１０の上に形成される。第１透明基材１１０は、例えば、ガラス基板等の透明基板である。

図６に示すように、第１透明基材１１０に形成されたトランジスタ１０は、ゲート電極１０Ｇと、ソース電極１０Ｓと、ドレイン電極１０Ｄと、チャネル層となる半導体層１０ＳＣとによって構成されている。本実施の形態において、トランジスタ１０は、ボトムゲート構造のＴＦＴであり、第１透明基材１１０の上に形成されたゲート電極１０Ｇと、ゲート電極１０Ｇの上に形成されたゲート絶縁膜（ＧＩ）である第１絶縁膜１２１と、第１絶縁膜１２１を介してゲート電極１０Ｇの上方に形成された半導体層１０ＳＣとを備える。ソース電極１０Ｓ及びドレイン電極１０Ｄは、半導体層１０ＳＣの一部を覆うように形成されている。第１絶縁膜１２１は、ゲート電極１０Ｇを覆うように第１透明基材１１０の全面にわたって形成されている。

ゲート電極１０Ｇは、例えば、モリブデン膜と銅膜との２層構造からなる金属膜によって構成されていてもよいし、銅膜等からなる１層の金属膜によって構成されていてもよい。第１絶縁膜１２１は、例えば、酸化シリコン膜と窒化シリコン膜との２層構造の絶縁膜によって構成されていてもよいし、酸化シリコン膜又は窒化シリコン膜の１層の絶縁膜によって構成されていてもよい。半導体層１０ＳＣは、例えば、ｉ−アモルファスシリコン膜とｎ−アモルファスシリコン膜との２層構造からなる半導体膜によって構成されていてもよいし、ｉ−アモルファスシリコン膜の１層のみの半導体膜によって構成されていてもよい。ソース電極１０Ｓ及びドレイン電極１０Ｄは、例えば、モリブデン膜と銅膜との２層構造からなる金属膜によって構成されていてもよいし、銅膜等からなる１層の金属膜によって構成されていてもよい。

なお、ゲート電極１０Ｇ、ソース電極１０Ｓ、ドレイン電極１０Ｄ、半導体層１０ＳＣ及び第１絶縁膜１２１の材料は、これらに限定されるものではない。例えば、半導体層１０ＳＣの材料としては、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体等を用いてもよい。

図６に示すように、第１基板１００には、ゲート線４０及びデータ線５０が形成されている。ゲート線４０及びデータ線５０は、第１透明基材１１０の上に形成される。

ゲート線４０は、ゲート電極１０Ｇと同層に形成されている。つまり、ゲート線４０とゲート電極１０Ｇとは、同じ金属膜をパターニングすることによって形成される。ゲート線４０とゲート電極１０Ｇとは、メタル層である第１配線層（ＧＡＬ層）に形成されている。

データ線５０は、ソース電極１０Ｓ及びドレイン電極１０Ｄと同層に形成されている。つまり、データ線５０とソース電極１０Ｓ及びドレイン電極１０Ｄとは、同じ金属膜をパターニングすることによって形成される。データ線５０とソース電極１０Ｓ及びドレイン電極１０Ｄとは、第１配線層の上のメタル層である第２配線層（ＳＤ層）に形成されている。

第１配線層（ＧＡＬ層）と第２配線層（ＳＤ層）との間には、第１絶縁層（ＧＩ層）として第１絶縁膜１２１が形成されている。第１絶縁膜１２１は、ゲート線４０及びゲート電極１０Ｇを覆うように第１透明基材１１０の全面にわたって形成されている。第１配線層、第１絶縁膜１２１及び第２配線層は、ＴＦＴであるトランジスタ１０が形成されたＴＦＴ層である。

なお、トランジスタ１０のソース電極１０Ｓは、コンタクトホールを介して画素電極２０に接続されている。一方、トランジスタ１０のドレイン電極１０Ｄは、データ線５０に接続されている。具体的には、データ線５０の一部がドレイン電極１０Ｄとなっている。

また、第１絶縁膜１２１の上には、データ線５０及びトランジスタ１０のソースドレイン電極を覆うように、第２絶縁層（ＰＡＳ層）として第２絶縁膜１２２が形成されている。つまり、データ線５０及びトランジスタ１０のソースドレイン電極は、第１絶縁膜１２１と第２絶縁膜１２２との間に形成されている。第２絶縁膜１２２は、第１絶縁膜１２１の全面にわたって形成されている。第２絶縁膜１２２は、例えば、窒化シリコン膜等の無機材料からなる無機絶縁膜によって構成されている。無機絶縁膜である第２絶縁膜１２２は、例えばＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によって成膜することができる。

さらに、第２絶縁膜１２２の上には、第３絶縁層（ＯＰＡＳ層）として第３絶縁膜１２３が形成されている。第３絶縁膜１２３は、第２絶縁膜１２２の全面にわたって形成されている。本実施の形態において、第３絶縁膜１２３の厚さは、第２絶縁膜１２２の厚さよりも厚い。具体的には、第３絶縁膜１２３の厚さは、第２絶縁膜１２２の厚さの１０倍以上であり、一例として、３０００ｎｍである。これにより、ゲート線４０及びデータ線５０等の配線と共通電極３０との間の厚み方向の距離を大きくすることができるので、ゲート線４０及びデータ線５０等の配線と共通電極３０とで形成される寄生容量を軽減することができる。しかも、第３絶縁膜１２３を厚くすることで、トランジスタ１０、ゲート線４０及びデータ線５０を形成することで生じるＴＦＴ層の凹凸差を軽減してＴＦＴ層を平坦化することもできる。これにより、表面が平坦化された第３絶縁膜１２３を形成することができるので、第３絶縁膜１２３の直上の共通電極３０を平坦な平面状に形成することができる。つまり、第３絶縁膜１２３は、平坦化層として機能している。

また、第３絶縁膜１２３は、炭素を含む有機材料からなる有機絶縁膜によって構成されている。有機絶縁膜である第３絶縁膜１２３は、例えば液状の有機材料を塗布して硬化することによって形成することができる。これにより、第３絶縁膜１２３を容易に厚膜化することができるので、全ての画素ＰＸにわたって第３絶縁膜１２３の表面を容易に平坦にすることができる。

第３絶縁膜１２３の上には、タッチ線６０が形成されている。タッチ線６０は、金属等の低抵抗材料によって構成されている。例えば、タッチ線６０は、銅等によって構成された金属膜である。本実施の形態において、タッチ線６０は、銅膜からなる銅線である。タッチ線６０は、第２配線層の上のメタル層である第３配線層（ＣＭＴ層）に形成されている。したがって、タッチ線６０は、ゲート線４０及びデータ線５０とは異なる層に設けられている。

第３絶縁膜１２３及びタッチ線６０の上には、第４絶縁層（ＴＰＳ層）として第４絶縁膜１２４が形成されている。第４絶縁膜１２４は、タッチ線６０を覆うように第３絶縁膜１２３の全面にわたって形成されている。したがって、タッチ線６０は、第３絶縁膜１２３と第４絶縁膜１２４との間に形成されている。第４絶縁膜１２４は、例えば、窒化シリコン膜等の無機材料からなる無機絶縁膜によって構成されている。

第４絶縁膜１２４の上には、共通電極３０が形成されている。共通電極３０は、例えば、インジウム錫酸化物（ＩＴＯ：Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）等の透明金属酸化物によって構成された透明電極である。本実施の形態において、共通電極３０は、ＩＴＯ膜である。共通電極３０は、第３配線層の上の第４配線層（ＭＩＴ層）に形成されている。

本実施の形態において、共通電極３０は複数形成されている。具体的には、図４に示すように、共通電極３０は、行方向及び列方向に互いに分離した状態でマトリクス状に配置されている。この場合、列方向に隣り合う２つの共通電極３０は、ゲート線４０上を分離領域として互いに分離されている。また、行方向に隣り合う２つの共通電極３０は、データ線５０上を分離領域として互いに分離されている。

また、複数の共通電極３０は、画像表示領域１ａ内の全ての画素ＰＸにわたって形成されている。これにより、ゲート線４０及びデータ線５０等の配線が共通電極３０によって覆われるので、ゲート線４０及びデータ線５０等の配線で発生する電界を共通電極３０によって遮蔽することができる。つまり、ＴＦＴ層で発生する電界を共通電極３０によってシールドすることができる。したがって、共通電極３０の上に形成される画素電極２０の形状及び大きさの設計の自由度が向上するので、画素ＰＸの光透過率及び開口率を容易に向上させることができる。

図７に示すように、共通電極３０は、第４絶縁膜１２４に形成されたコンタクトホール１２４ａを介して１本のタッチ線６０に接続されている。これにより、タッチ位置検出駆動を行う際に、ユーザがタッチした位置の共通電極３０の容量変化を、当該共通電極３０に接続されたタッチ線６０を介して検出することができる。共通電極３０とタッチ線６０とを接続するコンタクトホール１２４ａは、例えば、第４絶縁膜１２４にドライエッチング又はウェットエッチングを施すことで形成することができる。なお、このコンタクトホール１２４ａには、共通電極３０を構成する材料（本実施の形態ではＩＴＯ）が埋め込まれる。

また、ＩＴＯ膜は比較的に抵抗値が高いが、このように低抵抗の金属膜からなるタッチ線６０を共通電極３０に接続することによって、ＩＴＯ膜からなる共通電極３０を低抵抗化することができ、共通電極３０の時定数を下げることができる。つまり、画像表示駆動を行う際に、タッチ線６０をコモン線として利用することができる。

さらに、タッチ線６０の上に共通電極３０を設けることで、共通電極３０によってタッチ線６０を覆うことができる。これにより、共通電極３０上にタッチ線６０を設ける場合と比べて、腐食しやすい金属材料からなるタッチ線６０の腐食を抑制することができる。

第４絶縁膜１２４及び共通電極３０の上には、第５絶縁層（ＵＰＳ層）として第５絶縁膜１２５が形成されている。第５絶縁膜１２５は、共通電極３０を覆うように第４絶縁膜１２４の全面にわたって形成されている。第５絶縁膜１２５は、例えば、窒化シリコン膜等の無機材料からなる無機絶縁膜によって構成されている。

第５絶縁膜１２５の上には、画素電極２０が形成されている。画素電極２０は、第５絶縁膜１２５を介して共通電極３０に対向している。画素電極２０は、例えば、インジウム錫酸化物等の透明金属酸化物によって構成された透明電極である。本実施の形態において、画素電極２０は、共通電極３０と同様に、ＩＴＯ膜である。画素電極２０は、第４配線層の上の第５配線層（ＰＩＴ層）に形成されている。

なお、図示しないが、画素電極２０を覆うように第５絶縁膜１２５の全面にわたって配向膜が形成されていてもよい。液晶分子の初期配向角度を一定方向に揃えるために、配向膜にはラビング処理が施されている。

次に、第２基板２００について説明する。第２基板２００は、第１基板１００に対向する対向基板である。図７及び図８に示すように、第２基板２００は、第２透明基材２１０と、第２透明基材２１０に形成されたブラックマトリクス２２０と、カラーフィルタ２３０とを有する。したがって、第２基板２００は、カラーフィルタ２３０を有するカラーフィルタ基板（ＣＦ基板）となる。

第２透明基材２１０は、第１透明基材１１０と同様に、例えば、ガラス基板等の透明基板である。

ブラックマトリクス２２０は、黒色層の遮光層であり、例えばカーボンブラックによって構成されている。ブラックマトリクス２２０は、第２透明基材２１０の液晶層３００側の面に形成される。ブラックマトリクス２２０は、ゲート線４０を覆うように形成されている。なお、ブラックマトリクス２２０は、ゲート線４０だけではなく、データ線５０及びタッチ線６０も覆うように形成されていてもよい。この場合、ブラックマトリクス２２０は、全体として格子状に形成される。

カラーフィルタ２３０は、複数の画素ＰＸごとに形成されている。具体的には、カラーフィルタ２３０は、赤色画素ＰＸＲ、緑色画素ＰＸＧ及び青色画素ＰＸＢの各々に対応して、赤色カラーフィルタ、青色カラーフィルタ及び緑色カラーフィルタが形成される。各カラーフィルタは、ブラックマトリクス２２０の間の領域（つまりブラックマトリクス２２０の開口部）に形成される。

また、第２基板２００は、複数のスペーサ２４０を有する。スペーサ２４０は、第１基板１００に向かって突出するように第２透明基材２１０に形成されている。スペーサ２４０は、第１基板１００と第２基板２００との間隔（セルギャップ）を一定に維持するための柱状部材である。スペーサ２４０を設けることで、液晶層３００の厚さを容易に一定に維持することができる。一例として、スペーサ２４０は、円柱台形状であり、上端部及び下端部の平面視形状は円形である。スペーサ２４０は、アクリル樹脂等の樹脂材料によって構成されており、弾性変形することができる。スペーサ２４０は、例えばフォトリソグラフィ等によって所定のパターンに形成することができる。

次に、インセルタッチパネル１の額縁領域１ｂにおけるソース端子部ＳＴＰ及びゲート端子部ＧＴＰの周辺部分の構成について、図８〜図１３を用いて説明する。図８は、実施の形態に係るインセルタッチパネル１におけるソース端子部ＳＴＰ側の額縁領域１ｂ周辺の構造を模式的に示す拡大平面図である。図９〜図１３は、同インセルタッチパネル１におけるソース端子部ＳＴＰ側の額縁領域１ｂ周辺の断面図である。図９は、第１タッチ中継配線６１０を通る断面図であり、図１０は、第２タッチ中継配線６２０を通る断面図である。また、図１１は、第１ソース中継配線５１０を通る断面図であり、図１２は、第２ソース中継配線５２０を通る断面図であり、図１３は、ゲート中継配線４１０を通る断面図である。なお、図９〜図１３と図６及び図７とでは各層の厚さが異なるように図示されているが、図９〜図１３と図６及び図７とにおける各層の厚さは同じである。なお、図９〜図１３は、各配線に沿って切断したときの断面を模式的に示している。

図８に示すように、画像表示領域１ａの複数のデータ線５０及び複数のタッチ線６０は、額縁領域１ｂにまで延ばされてソース端子部ＳＴＰに接続される。複数のデータ線５０及び複数のタッチ線６０は、ソース端子部ＳＴＰに集約されるので、シール部の内外で斜め配線となる。シール部は、液晶層３００を封止するために第１基板１００と第２基板２００とを貼り合わせる封止部材が形成された領域である。

ソース端子部ＳＴＰにおいて、複数のタッチ線６０の各々は、当該タッチ線６０に対応する各タッチ端子電極６ｂに接続される。

本実施の形態において、複数のタッチ線６０は、異なる配線層を通る第１タッチ線６１と第２タッチ線６２とを含んでいる。したがって、複数のタッチ端子電極６ｂは、第１タッチ線６１に接続される第１タッチ端子電極６ｂ１と、第２タッチ線６２に接続される第２タッチ端子電極６ｂ２とを含む。

図８及び図９に示すように、第１タッチ線６１は、斜め配線部に形成された第１タッチ中継配線６１０を経由して第１タッチ端子電極６ｂ１に接続されている。つまり、第１タッチ線６１と第１タッチ端子電極６ｂ１とは、第１タッチ中継配線６１０を介して電気的に接続されている。

図９に示すように、第１タッチ中継配線６１０は、第１タッチ線６１及び第１タッチ端子電極６ｂ１とは異なる層に形成された第１中継配線部６１１を有する。本実施の形態において、第１タッチ線６１は、ＣＭＴ層に形成されており、第１タッチ端子電極６ｂ１は、ＰＩＴ層に形成された画素電極２０と同層に形成されている。したがって、第１中継配線部６１１は、ＣＭＴ層に形成された第１タッチ線６１とは別の層に形成されているとともに、ＰＩＴ層に形成された第１タッチ端子電極６ｂ１とは別の層に形成されている。

本実施の形態において、第１タッチ中継配線６１０の第１中継配線部６１１は、ＧＡＬ層に形成されたゲート線４０と同層に形成されている。したがって、第１タッチ中継配線６１０は、第１タッチ線６１がＣＭＴ層よりも下層のＧＡＬ層を経由してから第１タッチ端子電極６ｂ１に接続されるように引き回されている。

第１タッチ中継配線６１０は、さらに、第１タッチ線６１と当該第１タッチ中継配線６１０における第１中継配線部６１１との間の配線経路中に設けられた第２中継配線部６１２を有する。

本実施の形態において、第１タッチ中継配線６１０の第２中継配線部６１２は、ＰＩＴ層に形成された画素電極２０と同層に形成されている。したがって、第１タッチ中継配線６１０は、第１タッチ線６１がＣＭＴ層よりも上層のＰＩＴ層を経由してから第１タッチ端子電極６ｂ１に接続されるように引き回されている。

第１タッチ中継配線６１０は、さらに、当該第１タッチ中継配線６１０における第２中継配線部６１２と第１中継配線部６１１との間の配線経路中に設けられた第３中継配線部６１３と、当該第１タッチ中継配線６１０における第１中継配線部６１１と第１タッチ端子電極６ｂ１との配線経路中に設けられた第４中継配線部６１４とを有する。

本実施の形態において、第３中継配線部６１３及び第４中継配線部６１４は、ＳＤ層に形成されたデータ線５０と同層に形成されている。したがって、第１タッチ中継配線６１０は、第１タッチ線６１が最下層のＧＡＬ層に直接接続されるのでなく、ＣＭＴ層とＧＡＬ層との間のＳＤ層を経由してからＧＡＬ層に接続されるように引き回されている。また、第１タッチ中継配線６１０は、最下層のＧＡＬ層に引き回された第１タッチ線６１がＰＩＴ層の第１タッチ端子電極６ｂ１に直接接続されるように引き回されるのでなく、最下層のＧＡＬ層に引き回された第１タッチ線６１がＣＭＴ層とＧＡＬ層との間のＳＤ層を経由してからＰＩＴ層の第１タッチ端子電極６ｂ１に接続されるように引き回されている。

このように、画像表示領域１ａ内でＣＭＴ層に形成された第１タッチ線６１は、接続部の内側では画素部及び斜め配線部でＣＭＴ層に形成されているが、接続部の外側ではＣＭＴ層よりも上層及び下層の配線層に乗り換えて第１タッチ端子電極６ｂ１に接続されている。具体的には、第１タッチ線６１は、シール部の内側では画素部及び斜め配線部ではＣＭＴ層に→ＰＩＴ層（第２中継配線部）→ＳＤ層（第３中継配線部）→ＧＡＬ層（第１中継配線部）→ＳＤ層（第４中継配線部）→ＰＩＴ層（第１タッチ端子電極６ｂ１）の順で配線層を乗り換えている。

一方、図８及び図１０に示すように、第２タッチ線６２は、斜め配線部に形成された第２タッチ中継配線６２０を経由して第２タッチ端子電極６ｂ２に接続されている。つまり、第２タッチ線６２と第２タッチ端子電極６ｂ２とは、第２タッチ中継配線６２０を介して電気的に接続されている。

図１０に示すように、第２タッチ中継配線６２０は、第２タッチ線６２及び第２タッチ端子電極６ｂ２とは異なる層に形成された第１中継配線部６２１を有する。本実施の形態において、第２タッチ線６２は、ＣＭＴ層に形成されており、第２タッチ端子電極６ｂ２は、ＰＩＴ層に形成された画素電極２０と同層に形成されている。したがって、第１中継配線部６２１は、ＣＭＴ層に形成された第２タッチ線６２とは別の層に形成されているとともに、ＰＩＴ層に形成された第２タッチ端子電極６ｂ２とは別の層に形成されている。第２タッチ中継配線６２０の第１中継配線部６２１は、さらに、第１タッチ中継配線６１０の第１中継配線部６１１とは異なる層に形成されている。

本実施の形態において、第２タッチ中継配線６２０の第１中継配線部６２１は、ＳＤ層に形成されたデータ線５０と同層に形成されている、したがって、第２タッチ中継配線６２０は、第２タッチ線６２がＣＭＴ層よりも下層のＳＤ層を経由してから第２タッチ端子電極６ｂ２に接続されるように引き回されている。

第２タッチ中継配線６２０は、さらに、当該第２タッチ中継配線６２０における第２タッチ線６２と第１中継配線部６２１との間の配線経路中に設けられた第２中継配線部６２２を有する。

本実施の形態において、第２タッチ中継配線６２０の第２中継配線部６２２は、ＰＩＴ層に形成された画素電極２０と同層に形成されている。したがって、第２タッチ中継配線６２０は、第２タッチ線６２がＣＭＴ層よりも上層のＰＩＴ層を経由してから第２タッチ端子電極６ｂ２に接続されるように引き回されている。

このように、ＣＭＴ層に形成された第２タッチ線６２は、第１タッチ線６１と同様に、接続部の内側では画素部及び斜め配線部でＣＭＴ層に形成されているが、接続部の外側ではＣＭＴ層よりも上層及び下層の配線層に乗り換えて第２タッチ端子電極６ｂ２に接続されている。ただし、第２タッチ線６２は、第１タッチ線６１とは異なる配線経路になっている。具体的には、第２タッチ線６２は、ＣＭＴ層→ＰＩＴ層（第２中継配線部）→ＳＤ層（第１中継配線部）→ＰＩＴ層（第２タッチ端子電極６ｂ２）の順で配線層を乗り換えている。

なお、第１タッチ線６１及び第２タッチ線６２が配線層間を乗り換える部分（接続部及び実装部）では、上下の配線層の間に存在する１層又は複数の層間絶縁膜（第１絶縁膜１２１、第２絶縁膜１２２、第３絶縁膜１２３、第４絶縁膜１２４、第５絶縁膜１２５）にコンタクトホールが形成されている。このコンタクトホールを形成することで上下の配線層同士を接続することができる。したがって、コンタクトホールには、上の配線層の導電材料が埋め込まれることになる。このことは、後述する第１データ線５１及び第２データ線５２についても同様である。

また、本実施の形態において、第１タッチ線６１と第１タッチ端子電極６ｂ１とを接続する第１タッチ中継配線６１０と、第２タッチ線６２と第２タッチ端子電極６ｂ２とを接続する第２タッチ中継配線６２０とが、いずれもソース端子部ＳＴＰ（実装部）まで延在されている。具体的には、第１タッチ中継配線６１０の外側の端部と第２タッチ中継配線６２０の外側の端部とは、ソース端子部ＳＴＰの下方に位置している。そして、第１タッチ中継配線６１０の外側の端部と第１タッチ端子電極６ｂ１とは、第１コンタクトホールＣＨ１を介して接続されており、第２タッチ中継配線６２０の外側の端部と第２タッチ端子電極６ｂ２とは、第２コンタクトホールＣＨ２を介して接続されている。

さらに、本実施の形態において、第１タッチ線６１及び第２タッチ線６２は、いずれもタッチ端子電極６ｂに接続される直前の配線層がＳＤ層になっている。つまり、第１コンタクトホールＣＨ１を介して第１タッチ端子電極６ｂ１に接続される第１タッチ中継配線６１０の外側の端部は、ＳＤ層に位置する。また、第２コンタクトホールＣＨ２を介して第２タッチ端子電極６ｂ２に接続される第２タッチ中継配線６２０の外側の端部も、ＳＤ層に位置する。

以上、本実施の形態に係るインセルタッチパネル１によれば、複数のタッチ端子電極６ｂは、第１タッチ中継配線６１０を介して第１タッチ線６１と電気的に接続された第１タッチ端子電極６ｂ１と、第２タッチ中継配線６２０を介して第２タッチ線６２と電気的に接続された第２タッチ端子電極６ｂ２とを含む。そして、第１タッチ中継配線６１０は、第１タッチ線６１及び第１タッチ端子電極６ｂ１とは異なる層に形成された第１中継配線部６１１を有し、第２タッチ中継配線６２０は、第２タッチ線６２及び第２タッチ端子電極６ｂ２とは異なる層に形成されるとともに第１タッチ中継配線６１０の第１中継配線部６１１とは異なる層に形成された第１中継配線部６２１を有する。

つまり、第１タッチ線６１と第２タッチ線６２とは、異なる配線層を経由して、タッチ端子電極６ｂに接続されている。これにより、第１タッチ線６１と第２タッチ線６２とを途中で立体交差させることができるので、額縁領域１ｂにおける第１タッチ線６１と第２タッチ線６２との配線レイアウトの設計尤度を高めることができる。したがって、ゲート線４０及びデータ線５０に加えてタッチ線６０を形成したとしても、額縁領域１ｂを大きくすることなく、複数のタッチ線６０を額縁領域１ｂに集約させてタッチ端子電極６ｂに容易に接続することができる。

また、上述のとおり、ソース端子部ＳＴＰには、複数のタッチ線６０だけではなく、複数のデータ線５０も接続される。複数のデータ線５０の各々は、当該データ線５０に対応する各ソース端子電極６ａに接続される。

本実施の形態において、複数のデータ線５０は、異なる配線層を通る第１データ線５１と第２データ線５２とを含んでいる。したがって、複数のソース端子電極６ａは、第１データ線５１に接続される第１ソース端子電極６ａ１と、第２データ線５２に接続される第２ソース端子電極６ａ２とを含む。

図８及び図１１に示すように、第１データ線５１は、斜め配線部に形成された第１ソース中継配線５１０を経由して第１ソース端子電極６ａ１に接続されている。つまり、第１データ線５１と第１ソース端子電極６ａ１とは、第１ソース中継配線５１０を介して電気的に接続されている。

図１１に示すように、第１ソース中継配線５１０は、第１データ線５１及び第１ソース端子電極６ａ１とは異なる層に形成された第１中継配線部５１１を有する。本実施の形態において、第１データ線５１は、ＳＤ層に形成されており、第１ソース端子電極６ａ１は、ＰＩＴ層に形成された画素電極２０と同層に形成されている。したがって、第１中継配線部５１１は、ＳＤ層に形成された第１データ線５１とは別の層に形成されているとともに、ＰＩＴ層に形成された第１ソース端子電極６ａ１とは別の層に形成されている。

本実施の形態において、第１ソース中継配線５１０の第１中継配線部５１１は、ＧＡＬ層に形成されたゲート線４０と同層に形成されている、したがって、第１ソース中継配線５１０は、第１データ線５１がＳＤ層よりも下層のＧＡＬ層を経由してから第１ソース端子電極６ａ１に接続されるように引き回されている。

第１ソース中継配線５１０は、さらに、当該第１ソース中継配線５１０における第１データ線５１と第１中継配線部５１１との間の配線経路中に設けられた第２中継配線部５１２を有する。

本実施の形態において、第１ソース中継配線５１０の第２中継配線部５１２は、ＳＤ層に形成されている。したがって、第１ソース中継配線５１０は、第１データ線５１がＳＤ層よりも下層のＧＡＬ層を経由してから再びＳＤ層に戻ってから第１ソース端子電極６ａ１に接続されるように引き回されている。

このように、ＳＤ層に形成された第１データ線５１は、接続部の内側では画素部及び斜め配線部でＳＤ層に形成されているが、接続部の外側ではＳＤ層よりも下層の配線層に乗り換えて第１ソース端子電極６ａ１に接続されている。具体的には、第１データ線５１は、ＳＤ層→ＧＡＬ層（第１中継配線部）→ＳＤ層（第２中継配線部）→ＰＩＴ層（第１ソース端子電極６ａ１）の順で配線層を乗り換えている。

一方、図８及び図１２に示すように、第２データ線５２は、斜め配線部に形成された第２ソース中継配線５２０を経由して第２ソース端子電極６ａ２に接続されている。つまり、第２データ線５２と第２ソース端子電極６ａ２とは、第２ソース中継配線５２０を介して電気的に接続されている。

図１２に示すように、第２ソース中継配線５２０は、第２データ線５２と同層に形成されている。そして、第２ソース中継配線５２０は、ＰＩＴ層に形成された第２ソース端子電極６ａ２に接続されている。つまり、第２ソース中継配線５２０は、上下の配線層に乗り換えることなく、ソース端子部ＳＴＰの下方まで延在されている。

このように、ＳＤ層に形成された第２データ線５２は、第１データ線５１と同様に、接続部の内側では画素部及び斜め配線部でＳＤ層に形成されているが、第１データ線５１とは異なり、上下の配線層に乗り換えることなく、第２ソース端子電極６ａ２に接続されている。具体的には、第２データ線５２は、ＳＤ層→ＳＤ層（第２ソース中継配線）→ＰＩＴ層（第２ソース端子電極６ａ２）の順で配線層を乗り換えている。

なお、第１データ線５１及び第２データ線５２についても、第１タッチ線６１及び第２タッチ線６２と同様に、いずれもソース端子電極６ａに接続される直前の配線層がＳＤ層になっている。

このように、第１データ線５１と第２データ線５２とは、異なる配線層を経由して、ソース端子電極６ａに接続されている。これにより、第１データ線５１と第２データ線５２とを途中で立体交差させることができるので、額縁領域１ｂにおける第１データ線５１と第２データ線５２との配線レイアウトの設計尤度を向上させることができる。したがって、額縁領域１ｂを大きくすることなく、複数のデータ線５０を額縁領域１ｂに集約させてソース端子電極６ａに容易に接続することができる。

また、本実施の形態では、タッチ機能付きソースドライバがソース端子部ＳＴＰに接続されるため、複数のデータ線５０と複数のタッチ線６０とが同じソース端子部ＳＴＰに集約されるが、第１タッチ線６１、第２タッチ線６２、第１データ線５１及び第２データ線５２が、互いに異なる配線層を経由して、１つのソース端子部ＳＴＰに集約されている。これにより、第１タッチ線６１、第２タッチ線６２、第１データ線５１及び第２データ線５２を途中で立体交差させることができるので、第１タッチ線６１、第２タッチ線６２、第１データ線５１及び第２データ線５２の配線レイアウトの設計尤度を向上させることができる。したがって、額縁領域１ｂを広げることなく、複数のデータ線５０及び複数のタッチ線６０を１つの端子部に容易に接続することができる。

なお、ゲート線４０は、図１３に示される配線経路で、ゲート端子部ＧＴＰのゲート端子電極５ａに接続される。具体的には、ゲート線４０は、ゲート中継配線４１０を経由してゲート端子電極５ａに接続されている。つまり、ゲート線４０とゲート端子電極５ａとは、ゲート中継配線４１０を介して電気的に接続されている。

図１３に示すように、ゲート中継配線４１０は、ゲート線４０と同層のＧＡＬ層に形成された第１中継配線部４１１と、ＳＤ層に形成された第２中継配線部４１２とを有する。具体的には、第１中継配線部４１１は、ゲート端子部ＧＴＰの下方にまで延在されて、第２中継配線部４１２と接続されている。第２中継配線部４１２は、ゲート端子部ＧＴＰの下方に形成されており、ゲート端子電極５ａに接続されている。なお、ゲート線４０についても、第１タッチ線６１及び第２タッチ線６２と同様に、いずれもゲート端子電極５ａに接続される直前の配線層がＳＤ層になっている。

（変形例）
以上、本開示に係るインセルタッチパネル及び画像表示装置等について、実施の形態に基づいて説明したが、本開示は、上記実施の形態に限定されるものではない。

例えば、図９に示すように、上記実施の形態では、第１タッチ中継配線６１０の端部と第１タッチ端子電極６ｂ１とは、１つの第１コンタクトホールＣＨ１を介して接続されていたが、これに限らない。具体的には、図１４に示すように、第１タッチ中継配線６１０の端部と第１タッチ端子電極６ｂ１とは、複数の第１コンタクトホールＣＨ１を介して接続されていてもよい。つまり、第１タッチ中継配線６１０の端部と第１タッチ端子電極６ｂ１とを接続するための第１コンタクトホールＣＨ１は、複数であってもよい。また、図１０に示される第２コンタクトホールＣＨ２についても同様に、第２コンタクトホールＣＨ２は、１つではなく、複数であってもよい。つまり、タッチ線６０とタッチ端子電極６ｂとのコンタクト部は、複数であってもよい。

このように、ソース端子部ＳＴＰにおいて、タッチ線６０とタッチ端子電極６ｂとを複数のコンタクトホールによって接続することで、腐食等による断線を抑制することができる。なお、端子部において複数のコンタクトホールを形成することは、データ線５０及びゲート線４０についても適用することができる。

また、図９に示すように、上記実施の形態では、第１タッチ線６１における第１タッチ中継配線６１０の端部とＰＩＴ層の第１タッチ端子電極６ｂ１とは直接接続されていたが、これに限らない。具体的には、図１５に示すように、第１タッチ中継配線６１０の端部と第１タッチ端子電極６ｂ１とは、第１コンタクトホールＣＨ１に形成された第１中継電極３０Ａを介して接続されていてもよい。第１中継電極３０Ａは、ＰＩＴ層の画素電極２０よりも下層に位置するＭＩＴ層の共通電極３０と同層に形成されている。また、図示しないが、図１０においても同様に、第２タッチ線６２における第２タッチ中継配線６２０の端部とＰＩＴ層の第２タッチ端子電極６ｂ２とは、第２コンタクトホールＣＨ２に形成された第２中継電極を介して接続されていてもよい。この場合も、第２中継電極は、ＰＩＴ層の画素電極２０よりも下層に位置するＭＩＴ層の共通電極３０と同層に形成されているとよい。

このように、タッチ線６０とタッチ端子電極６ｂとを接続するためのコンタクトホールに中継電極を形成することで、腐食耐性を向上させることができる。この点について、以下説明する。

上記実施の形態におけるインセルタッチパネルである液晶表示装置では、タッチ機能を持たせるために複数の共通電極３０とタッチ線６０とを絶縁する必要があるので、タッチ機能を持たない液晶表示装置に比べて、複数の共通電極３０とタッチ線６０との間に第４絶縁膜１２４（ＴＰＳ層）が追加されている。このため、端子部でのメタル層（ＳＤ層）の上の絶縁膜の数が多くなる。したがって、絶縁膜のエッチングにおけるメタル層の表面の雰囲気暴露時間が増えることとなり、メタル層の腐食の起点になりやすい。そこで、図１５に示すように、第４絶縁膜１２４（ＴＰＳ層）にコンタクトホールを形成するときのフォトリソグラフィ及びエッチングを利用して、ＭＩＴ層の中継配線を形成して端子部におけるＳＤ層とＭＩＴ層とを接続し、第５絶縁膜１２５（ＵＰＳ層）のフォトリソグラフィ及びエッチングによってＭＩＴ層とＰＩＴ層とを接続している。このように、ＭＩＴ層による中継電極を挿入することで、腐食耐性を向上させることができる。また、端子部における絶縁膜の数を３つから２つに減少させることができるので、エッチングによるダメージが減少する。このことによっても、腐食耐性が向上する。

また、図１６に示すように、第１タッチ線６１における第１タッチ中継配線６１０の端部と第１タッチ端子電極６ｂ１とを接続するための第１コンタクトホールＣＨ１を複数形成した上で、第１コンタクトホールＣＨ１にＭＩＴ層の第１中継電極３０Ａを形成してもよい。これにより、腐食耐性を一層向上させることができる。なお、図示しないが、第２タッチ中継配線６２０の端部と第２タッチ端子電極６ｂ２とを接続するための第２コンタクトホールＣＨ２についても同様に、第２コンタクトホールＣＨ２を複数形成した上で第２コンタクトホールＣＨ２にＭＩＴ層の第２中継電極を形成してもよい。

また、上記実施の形態では、データ線５０とトランジスタ１０のドレイン電極１０Ｄとが接続され、画素電極２０とトランジスタ１０のソース電極１０Ｓとが接続されていたが、これに限らない。データ線５０とトランジスタ１０のソース電極１０Ｓとが接続され、画素電極２０とトランジスタ１０のドレイン電極１０Ｄとが接続されていてもよい。

また、上記実施の形態では、ゲート線４０が行方向に延在し、データ線５０及びタッチ線６０が列方向に延在していたが、これに限らない。ゲート線４０が列方向に延在し、データ線５０及びタッチ線６０が行方向に延在していてもよい。つまり、第１方向が列方向で、第１方向に直交する方向が行方向であってもよい。この場合、赤色画素ＰＸＲ、緑色画素ＰＸＧ及び青色画素ＰＸＢの３種の画素は、所定の配列で列方向に周期的に配列されていればよい。

その他、上記実施の形態及び変形例に対して当業者が思いつく各種変形を施して得られる形態や、本開示の趣旨を逸脱しない範囲で実施の形態及び変形例における構成要素及び機能を任意に組み合わせることで実現される形態も本開示に含まれる。

１ インセルタッチパネル
１ａ 画像表示領域
１ｂ 額縁領域
２ 画像表示装置
３ バックライト
４ 画像処理部
５ ゲートドライバ
５ａ ゲート端子電極
６ ソースドライバ
６ａ ソース端子電極
６ａ１ 第１ソース端子電極
６ａ２ 第２ソース端子電極
６ｂ タッチ端子電極
６ｂ１ 第１タッチ端子電極
６ｂ２ 第２タッチ端子電極
１０ トランジスタ
１０Ｇ ゲート電極
１０Ｓ ソース電極
１０Ｄ ドレイン電極
１０ＳＣ 半導体層
２０ 画素電極
３０ 共通電極
３０Ａ 第１中継電極
４０ ゲート線
５０ データ線
５１ 第１データ線
５２ 第２データ線
６０ タッチ線
６１ 第１タッチ線
６２ 第２タッチ線
１００ 第１基板
１１０ 第１透明基材
１２１ 第１絶縁膜
１２２ 第２絶縁膜
１２３ 第３絶縁膜
１２４ 第４絶縁膜
１２４ａ コンタクトホール
１２５ 第５絶縁膜
２００ 第２基板
２１０ 第２透明基材
２２０ ブラックマトリクス
２３０ カラーフィルタ
２４０ スペーサ
３００ 液晶層
４１０ ゲート中継配線
４１１、５１１、６１１、６２１ 第１中継配線部
４１２、５１２、６１２、６２２ 第２中継配線部
５１０ 第１ソース中継配線
５２０ 第２ソース中継配線
６１０ 第１タッチ中継配線
６２０ 第２タッチ中継配線
６１３ 第３中継配線部
６１４ 第４中継配線部
ＰＸ 画素
ＰＸＲ 赤色画素
ＰＸＧ 緑色画素
ＰＸＢ 青色画素
ＳＴＰ ソース端子部
ＧＴＰ ゲート端子部
ＣＨ１ 第１コンタクトホール
ＣＨ２ 第２コンタクトホール

Claims (9)

1. 第１方向と前記第１方向に直交する第２方向とに配列された複数の画素によって構成された画像表示領域及び前記画像表示領域を囲む額縁領域を有するインセルタッチパネルであって、
   前記複数の画素の各々に設けられたトランジスタ及び画素電極と、
   前記第１方向及び前記第２方向の各々に配列され、各々が１つ以上の前記画素電極に対向するとともに互いに分離して設けられた複数の共通電極と、
   前記第１方向に沿って延在し、前記複数の画素の各々における前記トランジスタにゲート信号を供給する複数のゲート線と、
   前記第２方向に沿って延在し、前記複数の画素の各々における前記トランジスタにデータ信号を供給する複数のデータ線と、
   前記第２方向に沿って延在し、各々に対応する共通電極に接続された複数のタッチ線と、
   前記額縁領域に設けられ、前記複数のタッチ線と電気的に接続された複数のタッチ端子電極を含む端子部とを備え、
   前記複数のタッチ線は、第１タッチ線と第２タッチ線とを含み、
   前記複数のタッチ端子電極は、第１タッチ中継配線を介して前記第１タッチ線と電気的に接続された第１タッチ端子電極と、第２タッチ中継配線を介して前記第２タッチ線と電気的に接続された第２タッチ端子電極とを含み、
   前記第１タッチ中継配線は、前記第１タッチ線及び前記第１タッチ端子電極とは異なる層に形成された第１中継配線部を有し、
   前記第２タッチ中継配線は、前記第２タッチ線及び前記第２タッチ端子電極とは異なる層に形成されるとともに前記第１タッチ中継配線の前記第１タッチ中継配線とは異なる層に形成された第１中継配線部を有する、
   インセルタッチパネル。
2. 前記第１タッチ中継配線の前記第１中継配線部は、前記ゲート線と同層に形成されており、
   前記第２タッチ中継配線の前記第１中継配線部は、前記データ線と同層に形成されている、
   請求項１に記載のインセルタッチパネル。
3. 前記第１タッチ中継配線は、前記第１タッチ線と当該第１タッチ中継配線における前記第１中継配線部との間の配線経路中に設けられた第２中継配線部を有し、
   前記第２タッチ中継配線は、前記第２タッチ線と当該第２タッチ中継配線における前記第１中継配線部との間の配線経路中に設けられた第２中継配線部を有し、
   前記第１タッチ中継配線の前記第２中継配線部及び前記第２タッチ中継配線の前記第２中継配線部は、前記画素電極と同層に形成されている、
   請求項２に記載のインセルタッチパネル。
4. 前記第１タッチ中継配線は、当該第１タッチ中継配線における前記第２中継配線部と前記第１中継配線部との間の配線経路中に設けられた第３中継配線部と、当該第１タッチ中継配線における前記第１中継配線部と前記第１タッチ端子電極との配線経路中に設けられた第４中継配線部とを有し、
   前記第３中継配線部及び前記第４中継配線部は、前記データ線と同層に形成されている、
   請求項３に記載のインセルタッチパネル。
5. 前記第１タッチ中継配線の端部と前記第２タッチ中継配線の端部とは、前記端子部の下方に位置し、
   前記第１タッチ中継配線の端部と前記第１タッチ端子電極とは、第１コンタクトホールを介して接続されており、
   前記第２タッチ中継配線の端部と前記第２タッチ端子電極とは、第２コンタクトホールを介して接続されている、
   請求項４に記載のインセルタッチパネル。
6. 前記第１コンタクトホール及び前記第２コンタクトホールは、複数である、
   請求項５に記載のインセルタッチパネル。
7. 前記第１タッチ端子電極及び前記第２タッチ端子電極とは、前記画素電極と同層に形成されている、
   請求項５又は６に記載のインセルタッチパネル。
8. 前記第１タッチ中継配線の端部と前記第１タッチ端子電極とは、前記第１コンタクトホールに形成された第１中継電極を介して接続されており、
   前記第２タッチ中継配線の端部と前記第２タッチ端子電極とは、前記第２コンタクトホールに形成された第２中継電極を介して接続されており、
   前記第１中継電極と前記第２中継電極とは、前記画素電極よりも下層の前記共通電極と同層に形成されている、
   請求項７に記載のインセルタッチパネル。
9. さらに、前記端子部は、前記複数のデータ線と電気的に接続された複数のソース端子電極を含み、
   前記複数のソース端子電極の各々は、ソース中継配線を介して前記複数のデータ線の各々と電気的に接続され、
   前記ソース中継配線は、前記データ線とは異なる層に形成されている、
   インセルタッチパネル。

Images