JP2020086827A - Stabilized power supply device with current limiting function - Google Patents
Stabilized power supply device with current limiting function Download PDFInfo
- Publication number
- JP2020086827A JP2020086827A JP2018219126A JP2018219126A JP2020086827A JP 2020086827 A JP2020086827 A JP 2020086827A JP 2018219126 A JP2018219126 A JP 2018219126A JP 2018219126 A JP2018219126 A JP 2018219126A JP 2020086827 A JP2020086827 A JP 2020086827A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- source
- voltage
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
Description
この発明は、出力電圧を一定電圧に維持する機能および出力電流を一定電流以内に制限する機能を有する電流制限機能付き安定化電源装置に関する。 The present invention relates to a stabilized power supply device with a current limiting function having a function of maintaining an output voltage at a constant voltage and a function of limiting an output current within a constant current.
この種の電流制限機能付き安定化電源装置に関する文献として、例えば特許文献1〜3がある。特許文献1および2に開示の電流制限機能付き安定化電源装置は、出力トランジスタと同様な電圧状態を再現するセンス用トランジスタを有する。また、この電流制限機能付き安定化電源装置は、このセンス用トランジスタを用いて、出力トランジスタに流れる電流に比例する比例電流を取得し、この比例電流が一定電流値を越えると、出力トランジスタに流れる電流を制限する電流制限回路を有する。特許文献2に開示の電流制限機能付き安定化電源装置は、利得の異なるフィードバックループを持つ2個の電流制限回路を有する。 Examples of documents relating to this type of stabilized power supply device with a current limiting function include Patent Documents 1 to 3. The stabilized power supply device with a current limiting function disclosed in Patent Documents 1 and 2 has a sensing transistor that reproduces a voltage state similar to that of the output transistor. Further, the stabilized power supply device with the current limiting function uses the sensing transistor to acquire a proportional current proportional to the current flowing through the output transistor, and when the proportional current exceeds a constant current value, the current flows through the output transistor. It has a current limiting circuit for limiting the current. The stabilized power supply device with a current limiting function disclosed in Patent Document 2 has two current limiting circuits having feedback loops with different gains.
特許文献1および2に開示の電流制限機能付き安定化電源装置は、フィードバック制御により出力トランジスタに流れる電流を制限するため、電流制限に起因する発振が発生するおそれがあり、安定性に欠ける問題がある。特許文献3に開示の電流制限機能付き安定化電源装置は、利得の異なる2個の電流制限回路を有するため、安定性が向上しているが、電流制限に起因する発振の可能性が依然として残っている。 Since the stabilized power supply device with a current limiting function disclosed in Patent Documents 1 and 2 limits the current flowing through the output transistor by feedback control, there is a possibility that oscillation due to the current limitation may occur, resulting in lack of stability. is there. Since the stabilized power supply device with a current limiting function disclosed in Patent Document 3 has two current limiting circuits having different gains, the stability is improved, but the possibility of oscillation due to the current limitation still remains. ing.
この発明は、以上説明した事情に鑑みてなされたものであり、電流制限に起因した発振が防止され、安定性に優れた電流制限機能付き安定化電源装置を提供することを目的とする。 The present invention has been made in view of the circumstances described above, and an object of the present invention is to provide a stabilized power supply device with a current limiting function, in which oscillation due to current limitation is prevented and which is excellent in stability.
この発明は、出力電圧を発生する出力トランジスタと、前記出力電圧または当該出力電圧に比例した電圧と基準電圧とを比較する比較回路とを含み、前記比較回路の比較結果に応じて、前記出力トランジスタの出力電流を制御する電流制御信号を発生し、前記出力電圧を一定電圧に維持する定電圧制御部を有し、前記定電圧制御部が、前記電流制御信号を所定の上限値以内に制限するリミタを含むことを特徴とする電流制限機能付き安定化電源装置を提供する。 The present invention includes an output transistor for generating an output voltage, and a comparison circuit for comparing the output voltage or a voltage proportional to the output voltage with a reference voltage, and the output transistor according to a comparison result of the comparison circuit. Generating a current control signal for controlling the output current and maintaining the output voltage at a constant voltage, the constant voltage control unit limiting the current control signal within a predetermined upper limit value. Provided is a stabilized power supply device with a current limiting function, which includes a limiter.
この発明によれば、リミタにより電流制御信号が上限値以内に制限されるので、定電圧制御を行いつつ、出力トランジスタに流れる電流を上限値以内に制限することができる。また、この発明によれば、フィードバック制御による電流制限を行わないので、電流制限に起因した発振を防止することができる。 According to the present invention, the current control signal is limited within the upper limit value by the limiter, so that the current flowing through the output transistor can be limited within the upper limit value while performing constant voltage control. Further, according to the present invention, since the current limitation by the feedback control is not performed, the oscillation due to the current limitation can be prevented.
好ましい態様において、前記リミタは、前記電流制御信号を発生する電流制御抵抗と、前記比較回路の比較結果に応じて電流が制御される制御トランジスタと、電流源とを直列接続してなり、前記電流源の電流値を所定の上限電流値以内に制限する定電流制御部を有する。 In a preferred aspect, the limiter includes a current control resistor that generates the current control signal, a control transistor whose current is controlled according to a comparison result of the comparison circuit, and a current source, which are connected in series. It has a constant current control unit for limiting the current value of the source within a predetermined upper limit current value.
この態様によれば、電流源の電流値を上限電流値以内に制限することにより電流制御信号を上限値以内に制限することができる。 According to this aspect, the current control signal can be limited within the upper limit value by limiting the current value of the current source within the upper limit current value.
好ましい態様において、前記制御トランジスタは、ソースが前記電流制御抵抗に接続され、ドレインが前記電流源に接続され、前記比較回路の比較結果を示す信号がゲートに与えられる電界効果トランジスタである。 In a preferred aspect, the control transistor is a field effect transistor in which a source is connected to the current control resistor, a drain is connected to the current source, and a signal indicating a comparison result of the comparison circuit is given to a gate.
具体的には、前記制御トランジスタは、前記比較回路の比較結果を示す信号と連動する前記電流制御信号をソースから出力するソースフォロアとして機能する。 Specifically, the control transistor functions as a source follower that outputs the current control signal that is interlocked with the signal indicating the comparison result of the comparison circuit from the source.
好ましい態様において、前記リミタの電流源は、ソースが基準電源に接続され、ドレインが前記制御トランジスタのドレインに接続された電界効果トランジスタであり、前記定電流制御部は、定電流源と、前記定電流源に直列接続され、ゲート−ソース間に基準抵抗が接続された基準電圧発生用電界効果トランジスタと、前記基準抵抗に直列接続され、前記リミタの電流源とともにカレントミラーを構成する基準電流発生用電界効果トランジスタとを有する。 In a preferred aspect, the current source of the limiter is a field effect transistor having a source connected to a reference power source and a drain connected to a drain of the control transistor, and the constant current control unit includes a constant current source and the constant current source. A reference voltage generating field effect transistor connected in series with a current source and having a reference resistor connected between the gate and source, and a reference current generating transistor connected in series with the reference resistor and forming a current mirror together with the current source of the limiter. A field effect transistor.
この態様によれば、基準電圧発生用電界効果トランジスタと基準抵抗と定電流源の電流の関係が、出力トランジスタと電流制御抵抗と出力トランジスタに流れる電流の関係に対応しているので、出力トランジスタに上限電流値を流すゲート−ソース間電圧を基準抵抗に発生させるための条件を定めるのが容易であり、回路設計が容易であるという利点がある。 According to this aspect, the relation between the reference voltage generating field effect transistor, the reference resistor, and the current of the constant current source corresponds to the relation between the output transistor, the current control resistor, and the current flowing through the output transistor. There is an advantage that it is easy to determine the condition for generating the gate-source voltage that causes the upper limit current value to flow in the reference resistance, and the circuit design is easy.
好ましい態様において、前記定電流制御部は、前記基準抵抗および前記基準電流発生用電界効果トランジスタ間に介挿され、前記定電流源および前記基準電圧発生用電界効果トランジスタ間の中間ノードにゲートが接続されたバイアス用電界効果トランジスタを有する。 In a preferred aspect, the constant current control unit is interposed between the reference resistor and the reference current generating field effect transistor, and a gate is connected to an intermediate node between the constant current source and the reference voltage generating field effect transistor. Bias field effect transistor.
この態様によれば、基準電圧発生用電界効果トランジスタを飽和領域において動作させ、基準電圧発生用電界効果トランジスタに流れる電流を安定化させることができる。 According to this aspect, the reference voltage generating field effect transistor can be operated in the saturation region, and the current flowing through the reference voltage generating field effect transistor can be stabilized.
以下、図面を参照し、この発明の実施形態について説明する。 An embodiment of the present invention will be described below with reference to the drawings.
<第1実施形態>
図1はこの発明の第1実施形態である電流制限機能付き安定化電源装置1の構成を示す回路図である。図1に示すように、安定化電源装置1は、定電圧制御部10と、定電流制御部20とを有する。
<First Embodiment>
FIG. 1 is a circuit diagram showing the configuration of a stabilized power supply device 1 with a current limiting function according to a first embodiment of the present invention. As shown in FIG. 1, the stabilized power supply device 1 includes a constant voltage control unit 10 and a constant current control unit 20.
定電圧制御部10において、出力トランジスタM1は、ソースが正電圧源VCCに接続され、ドレインが出力端子11に接続されたPチャネルMOSFET(Metal Oxide Semiconductor Field Effect Transistor;金属−酸化膜−半導体構造の電界効果トランジスタであり、以下、単にトランジスタという)である。出力端子11には、電流制限機能付き安定化電源装置1から出力電圧VOUTの供給を受ける負荷(図示略)が接続される。定電圧制御部10は、出力トランジスタM1が出力する出力電圧VOUTを一定電圧に維持する回路である。
In the constant voltage controller 10, the output transistor M1 has a source connected to the positive voltage source VCC and a drain connected to the
出力トランジスタM1のドレインと接地線との間には抵抗R3およびR4が直列接続されている。抵抗R3およびR4は、出力電圧VOUTを分圧する分圧回路として機能する。 Resistors R3 and R4 are connected in series between the drain of the output transistor M1 and the ground line. The resistors R3 and R4 function as a voltage dividing circuit that divides the output voltage VOUT.
比較回路12は、反転入力端子に基準電圧REFが与えられ、非反転入力端子に抵抗R3およびR4間の中間ノードの電圧(すなわち、出力電圧VOUTに比例した電圧)が与えられるオペアンプである。比較回路12は、抵抗R3およびR4間の中間ノードの電圧と基準電圧REFとを比較し、比較結果を示す信号を出力する。
The
定電圧制御部10は、比較回路12の比較結果に応じて、出力トランジスタM1の出力電流を制御する電流制御信号を発生し、出力トランジスタM1のゲートおよびソース間に与え、出力電圧VOUTを一定電圧に維持する。そして、定電圧制御部10は、出力トランジスタM1のゲートおよびソース間に与える電流制御信号を所定の上限値以内に制限するリミタ13を含む。
The constant voltage control unit 10 generates a current control signal for controlling the output current of the output transistor M1 according to the comparison result of the
リミタ13は、電流制御信号を発生する電流制御抵抗R1と、比較回路12の比較結果を示す信号に応じて電流が制御される制御トランジスタM4と、電流源M5とを正電圧源VCCおよび接地線間に直列接続してなるものである。
The limiter 13 includes a current control resistor R1 that generates a current control signal, a control transistor M4 whose current is controlled according to a signal indicating a comparison result of the
制御トランジスタM4は、ソースが電流制御抵抗R1を介して正電圧源VCCに接続され、ドレインが電流源M5に接続され、比較回路12の比較結果を示す信号がゲートに与えられるPチャネルトランジスタである。この制御トランジスタM4は、比較回路12の比較結果を示す信号に連動した電流制御信号をソースから出力するソースフォロアとして機能する。
The control transistor M4 is a P-channel transistor whose source is connected to the positive voltage source VCC through the current control resistor R1 and whose drain is connected to the current source M5 and whose gate is supplied with a signal indicating the comparison result of the
電流源M5は、ソースが基準電源である接地線に接続され、ドレインが制御トランジスタM4のドレインに接続されたNチャネルトランジスタである。この電流源M5に流れる電流は、定電流制御部20により、所定の上限電流値以内に制限される。 The current source M5 is an N-channel transistor whose source is connected to the ground line which is the reference power source and whose drain is connected to the drain of the control transistor M4. The constant current control unit 20 limits the current flowing through the current source M5 within a predetermined upper limit current value.
以上説明したリミタ13において、電流制御抵抗R1に発生する電流制御信号は、比較回路12の比較結果を示す信号に連動する。しかし、電流制御抵抗R1、制御トランジスタM4および電流源M5を流れる電流は、定電流制御部20により所定の上限電流値以内に制限される。このため、電流制御抵抗R1に発生する電流制御信号もこの上限電流値に対応した上限電圧値以内に制限される。
In the limiter 13 described above, the current control signal generated in the current control resistor R1 is interlocked with the signal indicating the comparison result of the
定電流制御部20において、基準電圧発生用トランジスタM2は、ソースが正電圧源VCCに接続され、ゲートおよびソース間に基準抵抗R2が接続され、ドレインが定電流源21を介して接地されたPチャネルトランジスタである。
In the constant current controller 20, in the reference voltage generating transistor M2, the source is connected to the positive voltage source VCC, the reference resistor R2 is connected between the gate and the source, and the drain is grounded via the constant
バイアス用トランジスタM3は、ソースが基準電圧発生用トランジスタM2のゲートと基準抵抗R2との接続点に接続され、ゲートが基準電圧発生用トランジスタM2のドレインと定電流源21との接続点に接続されている。
The bias transistor M3 has a source connected to the connection point between the gate of the reference voltage generation transistor M2 and the reference resistor R2, and a gate connected to the connection point between the drain of the reference voltage generation transistor M2 and the constant
バイアス用トランジスタM3のゲートおよびソース間には、バイアス用トランジスタM3をONさせるに足るゲート−ソース間電圧が発生する。基準電圧発生用トランジスタM2のドレイン−ソース間電圧は、基準電圧発生用トランジスタM2のゲート−ソース間電圧に対して、バイアス用トランジスタM3のゲート−ソース間電圧を加えた電圧となる。このため、基準電圧発生用トランジスタM2は飽和領域において動作する。このようにバイアス用トランジスタM3は、基準電圧発生用トランジスタM2を飽和領域において動作させ、基準電圧発生用トランジスタM2に流れる電流を安定化させる役割を果たす。 A gate-source voltage sufficient to turn on the bias transistor M3 is generated between the gate and the source of the bias transistor M3. The drain-source voltage of the reference voltage generating transistor M2 is a voltage obtained by adding the gate-source voltage of the biasing transistor M3 to the gate-source voltage of the reference voltage generating transistor M2. Therefore, the reference voltage generating transistor M2 operates in the saturation region. In this way, the biasing transistor M3 plays a role of operating the reference voltage generating transistor M2 in the saturation region and stabilizing the current flowing through the reference voltage generating transistor M2.
基準電流発生用トランジスタM6は、ソースが接地され、ドレインがバイアス用トランジスタM3を介して基準抵抗R2に接続されたNチャネルトランジスタである。この基準電流発生用トランジスタM6は、ドレインおよびゲートが、リミタ13の電流源M5を構成するNチャネルトランジスタのゲートに接続されており、同Nチャネルトランジスタとともに、カレントミラーを構成している。 The reference current generating transistor M6 is an N-channel transistor whose source is grounded and whose drain is connected to the reference resistor R2 via the biasing transistor M3. The drain and the gate of the reference current generating transistor M6 are connected to the gate of an N-channel transistor that forms the current source M5 of the limiter 13, and together with the N-channel transistor, a current mirror is formed.
定電流制御部20では、基準電圧発生用トランジスタM2のゲート−ソース間電圧Vgs2が、同トランジスタM2に電流I1を流すのに必要なゲート−ソース間電圧Vgs2aとなり、この電圧Vgs2aを基準抵抗R2により除算した電流Vgs2a/R2が基準抵抗R2、バイアス用トランジスタM3および基準電流発生用トランジスタM6に流れる。 In the constant current control unit 20, the gate-source voltage Vgs2 of the reference voltage generating transistor M2 becomes the gate-source voltage Vgs2a required to pass the current I1 through the transistor M2, and this voltage Vgs2a is changed by the reference resistor R2. The divided current Vgs2a/R2 flows through the reference resistor R2, the bias transistor M3, and the reference current generating transistor M6.
そして、基準電流発生用トランジスタM6および電流源M5からなるカレントミラーの作用により、電流制御抵抗R1に流れる電流は、電流Vgs2a/R2に比例した上限電流値以内に制限され、出力トランジスタM1のゲートおよびソース間に与えられる電流制御信号が、基準電圧発生用トランジスタM2のゲート−ソース間電圧Vgs2に対応した上限電圧値以内に制限される。このため、出力トランジスタM1の出力電流は、この上限電圧値に対応した上限電流値Ilimit1以内に制限される。
以上が本実施形態による電流制限機能付き安定化電源装置1の構成である。
Then, due to the action of the current mirror including the reference current generating transistor M6 and the current source M5, the current flowing through the current control resistor R1 is limited within the upper limit current value proportional to the current Vgs2a/R2, and the gate of the output transistor M1 and The current control signal applied between the sources is limited within the upper limit voltage value corresponding to the gate-source voltage Vgs2 of the reference voltage generating transistor M2. Therefore, the output current of the output transistor M1 is limited within the upper limit current value Ilimit1 corresponding to this upper limit voltage value.
The above is the configuration of the stabilized power supply device 1 with a current limiting function according to the present embodiment.
次に本実施形態の動作を説明する。本実施形態において、出力電圧VOUTが上昇することにより抵抗R3およびR4間の中間ノードの電圧が上昇して基準電圧REFを越えると、比較回路12の出力信号が正方向に変化する。この結果、電流制御抵抗R1に発生する電流制御信号が減少して、出力トランジスタM1の飽和電流値が減少し、出力電圧VOUTが低下する。これにより抵抗R3およびR4間の中間ノードの電圧が低下する。
Next, the operation of this embodiment will be described. In the present embodiment, when the output voltage VOUT rises and the voltage of the intermediate node between the resistors R3 and R4 rises and exceeds the reference voltage REF, the output signal of the
逆に出力電圧VOUTが低下することにより抵抗R3およびR4間の中間ノードの電圧が低下して基準電圧REFを下回ると、比較回路12の出力信号が負方向に変化する。この結果、電流制御抵抗R1に発生する電流制御信号が増加して、出力トランジスタM1の飽和電流値が増加し、出力電圧VOUTが上昇する。これにより抵抗R3およびR4間の中間ノードの電圧が上昇する。
Conversely, when the output voltage VOUT drops and the voltage at the intermediate node between the resistors R3 and R4 drops below the reference voltage REF, the output signal of the
このように定電圧制御部10では、比較回路12の比較結果に応じて、電流制御抵抗R1に発生する電流制御信号を増減させることにより出力トランジスタM1の飽和電流値を増減させる負帰還制御が行われる。このような負帰還制御が行われることにより出力電圧VOUTが一定値に維持される。具体的には、出力電圧VOUTは、VOUT・R4/(R3+R4)=REFの関係を満たす電圧に維持される。
As described above, the constant voltage control unit 10 performs negative feedback control for increasing or decreasing the saturation current value of the output transistor M1 by increasing or decreasing the current control signal generated in the current control resistor R1 according to the comparison result of the
ここで、出力端子11に接続された負荷の変動等により出力トランジスタM1に流れる電流が過大に増加し、出力電圧VOUTが低下したとする。出力電圧VOUTを抵抗R3およびR4により分圧した電圧が基準電圧REFを下回ると、上述したように、電流制御信号を増加させる制御が行われる。
Here, it is assumed that the current flowing in the output transistor M1 excessively increases due to the fluctuation of the load connected to the
しかしながら、本実施形態では、電流制御抵抗R1に流れる電流が電流源M5の上限電流値以内に制限されるため、電流制御抵抗R1に発生する電流制御信号も、この上限電流値に対応した上限電圧値以内に制限される。従って、出力トランジスタM1に流れる電流も、この電流制御信号の上限電圧値に対応した上限電流値以内に制限される。 However, in the present embodiment, since the current flowing through the current control resistor R1 is limited within the upper limit current value of the current source M5, the current control signal generated in the current control resistor R1 also has an upper limit voltage corresponding to this upper limit current value. Limited to values. Therefore, the current flowing through the output transistor M1 is also limited within the upper limit current value corresponding to the upper limit voltage value of the current control signal.
次に本実施形態の設計例を説明する。まず、電流制御抵抗R1と基準抵抗R2の抵抗比は1:1、電流源M5と基準電流発生用トランジスタM6は、電流比が1:1となるトランジスタサイズ比となっている。出力トランジスタM1と基準電圧発生用トランジスタM2のトランジスタサイズ比は、出力トランジスタM1の上限電流値Ilimit1と、定電流源21の電流値I1との電流比を得るトランジスタサイズ比となっている。
Next, a design example of this embodiment will be described. First, the resistance ratio between the current control resistor R1 and the reference resistor R2 is 1:1, and the current source M5 and the reference current generating transistor M6 have a transistor size ratio in which the current ratio is 1:1. The transistor size ratio between the output transistor M1 and the reference voltage generating transistor M2 is a transistor size ratio that obtains a current ratio between the upper limit current value Ilimit1 of the output transistor M1 and the current value I1 of the constant
出力トランジスタM1に流す上限電流値がIlimit1である場合、出力トランジスタM1の飽和電流値がIlimit1となる出力トランジスタM1のゲート−ソース間電圧Vgslimitを求め、これと同じ基準電圧Vgslimitが基準抵抗R2に発生するように出力トランジスタM1と基準電圧発生用トランジスタM2のトランジスタサイズ比を定める。 When the upper limit current value flowing in the output transistor M1 is Ilimit1, the gate-source voltage Vgslimit of the output transistor M1 at which the saturation current value of the output transistor M1 becomes Ilimit1 is obtained, and the same reference voltage Vgslimit is generated in the reference resistor R2. Thus, the transistor size ratio between the output transistor M1 and the reference voltage generating transistor M2 is determined.
具体的には、出力トランジスタM1の上限電流値Ilimit1に対する定電流源21の電流値I1の比がa=I1/Ilimit1である場合、出力トランジスタM1に対する基準電圧発生用トランジスタM2のトランジスタサイズ比をaとする。このようにすると、定電流源21の電流I1を基準電圧発生用トランジスタM2に流すことにより、基準電圧Vgslimitが基準抵抗R2に発生する。
Specifically, when the ratio of the current value I1 of the constant
この場合、基準抵抗R2に流れる電流IR2は、IR2=Vgslimit/R2となる。従って、電流源M5の上限電流値は電流値IR2となり、電流制御抵抗R1に発生する電流制御信号VR1はVR1<IR2・R1=(Vgslimit/R2)・R1となり、R1=R2のため、VR1<Vgslimitとなる。ゆえに、出力トランジスタM1のゲート−ソース間電圧Vgs1はVgs1<Vgslimitに制限され、出力トランジスタM1に流れる上限電流値をIlimit1とすることができる。 In this case, the current IR2 flowing through the reference resistor R2 is IR2=Vgslimit/R2. Therefore, the upper limit current value of the current source M5 becomes the current value IR2, and the current control signal VR1 generated in the current control resistor R1 becomes VR1<IR2.R1=(Vgslimit/R2).R1. Since R1=R2, VR1<R2 It becomes Vgslimit. Therefore, the gate-source voltage Vgs1 of the output transistor M1 is limited to Vgs1<Vgslimit, and the upper limit current value flowing in the output transistor M1 can be set to Ilimit1.
以上のように、本実施形態によれば、フィードバック制御による電流制限を行わず、出力トランジスタである出力トランジスタM1に与える電流制御信号を所定の上限値以内に制限することにより電流制限を行うので、電流制限に起因した発振を防止し、安定性に優れた電流制限機能付き安定化電源装置を実現することができる。また、本実施形態によれば、特許文献3のように、電流制限回路を2個設ける必要がないので、安定性向上のための回路面積の増加を回避することができる。 As described above, according to the present embodiment, current limitation is not performed by feedback control, but current limitation is performed by limiting the current control signal given to the output transistor M1, which is an output transistor, within a predetermined upper limit value. It is possible to realize a stabilized power supply device with a current limiting function, which prevents oscillation due to current limitation and is excellent in stability. Further, according to the present embodiment, it is not necessary to provide two current limiting circuits as in Patent Document 3, so it is possible to avoid an increase in circuit area for improving stability.
<第2実施形態>
図2はこの発明の第2実施形態である電流制限機能付き安定化電源装置1’の構成を示す回路図である。
<Second Embodiment>
FIG. 2 is a circuit diagram showing the configuration of a stabilized power supply device 1′ with a current limiting function according to a second embodiment of the present invention.
本実施形態による電流制限機能付き安定化電源装置1’は、上記第1実施形態の定電圧制御部10および定電流制御部20と同様な定電圧制御部10’および定電流制御部20’を含む。また、定電圧制御部10’は、上記第1実施形態のリミタ13と同様なリミタ13’を含む。 The stabilized power supply device 1'with a current limiting function according to the present embodiment includes a constant voltage control unit 10' and a constant current control unit 20' similar to the constant voltage control unit 10 and the constant current control unit 20 of the first embodiment. Including. The constant voltage control unit 10' also includes a limiter 13' similar to the limiter 13 of the first embodiment.
本実施形態において、定電圧制御部10’および定電流制御部20’の正電圧源VCCおよび接地に対する関係は、上記第1実施形態における定電圧制御部10および定電流制御部20の正電圧源VCCおよび接地に対する関係と逆になっている。 In the present embodiment, the relationship between the constant voltage control unit 10 ′ and the constant current control unit 20 ′ with respect to the positive voltage source VCC and the ground is as to the positive voltage sources of the constant voltage control unit 10 and the constant current control unit 20 in the first embodiment. It is the opposite of the relationship to VCC and ground.
また、定電圧制御部10’では、上記第1実施形態におけるPチャネルの出力トランジスタM1、制御トランジスタM4、Nチャネルトランジスタからなる電流源M5が、Nチャネルの出力トランジスタM1’、制御トランジスタM4’、Pチャネルトランジスタからなる電流源M5’に置き換えられている。 Further, in the constant voltage control unit 10′, the P-channel output transistor M1, the control transistor M4, and the current source M5 including the N-channel transistor in the first embodiment are the N-channel output transistor M1′ and the control transistor M4′, It is replaced by a current source M5' composed of a P-channel transistor.
また、定電流制御部20’では、Pチャネルの基準電圧発生用トランジスタM2、バイアス用トランジスタM3およびNチャネルの基準電流発生用トランジスタM6が、Nチャネルの基準電圧発生用トランジスタM2’、バイアス用トランジスタM3’およびPチャネルの基準電流発生用トランジスタM6’に置き換えられている。他の点は上記第1実施形態と同様である。本実施形態においても上記第1実施形態と同様な効果が得られる。 In the constant current control unit 20′, the P-channel reference voltage generating transistor M2, the bias transistor M3, and the N-channel reference current generating transistor M6 are the N-channel reference voltage generating transistor M2′ and the bias transistor. It is replaced by M3′ and a P-channel reference current generating transistor M6′. Other points are the same as those in the first embodiment. In this embodiment, the same effect as that of the first embodiment can be obtained.
<他の実施形態>
以上、この発明の第1および第2実施形態を説明したが、この発明には他にも実施形態が考えられる。例えば次の通りである。
<Other Embodiments>
The first and second embodiments of the present invention have been described above, but other embodiments can be considered for the present invention. For example:
(1)上記各実施形態では、電圧駆動素子である電界効果トランジスタにより電流制限機能付き安定化電源装置を構成したが、電流制限機能付き安定化電源装置の一部または全部を電流駆動素子であるバイポーラトランジスタにより構成してもよい。 (1) In each of the above-described embodiments, the stabilized power supply device with the current limiting function is configured by the field effect transistor that is the voltage driving element. You may comprise a bipolar transistor.
(2)電流制限機能付き安定化電源装置は、モノリシック集積回路により構成してもよく、ディスクリート部品を回路基板上に配置することにより構成してもよい。 (2) The stabilized power supply device with a current limiting function may be configured by a monolithic integrated circuit or may be configured by disposing discrete components on a circuit board.
(3)上記各実施形態では、出力電圧VOUTを抵抗R3およびR4により分圧した電圧と基準電圧REFとを比較したが、出力電圧VOUTを基準電圧REFと比較するようにしてもよい。 (3) In each of the above embodiments, the voltage obtained by dividing the output voltage VOUT by the resistors R3 and R4 is compared with the reference voltage REF, but the output voltage VOUT may be compared with the reference voltage REF.
(4)上記第1実施形態では、制御トランジスタM4をソースフォロアとして機能させたが、制御トランジスタM4をNチャネルトランジスタに置き換えるとともに、比較回路12の反転入力端子に抵抗R3およびR4間の中間ノードの電圧を与え、非反転入力端子に基準電圧REFを与えてもよい。上記第2実施形態についても同様な変形が可能である。
(4) In the first embodiment, the control transistor M4 functions as a source follower. However, the control transistor M4 is replaced with an N-channel transistor, and the inverting input terminal of the
(5)上記第1実施形態において示した各トランジスタのトランジスタサイズ比、各部の電流比は、あくまでも一例である。これらのトランジスタサイズ比、電流比は、電流制限機能付き安定化電源装置に要求される特性に応じて、適宜決定すればよい。 (5) The transistor size ratio of each transistor and the current ratio of each part shown in the first embodiment are merely examples. The transistor size ratio and the current ratio may be appropriately determined according to the characteristics required for the stabilized power supply device with a current limiting function.
1,1’……電流制限機能付き安定化電源装置、10,10’……定電圧制御部、20,20’……定電流制御部、13,13’……リミタ、11……出力端子、12……比較回路、21……定電流源、M1,M1’……出力トランジスタ、R3,R4……抵抗、R1……電流制御抵抗、M4,M4’……制御トランジスタ、M5,M5’……電流源、M2,M2’……基準電圧発生用トランジスタ、R2,R2’……基準抵抗、M3,M3’……バイアス用抵抗、M6,M6’……基準電流発生用トランジスタ。 1, 1'... Stabilized power supply device with current limiting function 10, 10'... Constant voltage control unit, 20, 20'... Constant current control unit, 13, 13'... Limiter, 11... Output terminal , 12... Comparison circuit, 21... Constant current source, M1, M1'... Output transistor, R3, R4... Resistor, R1... Current control resistor, M4, M4'... Control transistor, M5, M5' ... current source, M2, M2'... reference voltage generating transistor, R2, R2'... reference resistance, M3, M3'... biasing resistor, M6, M6'... reference current generating transistor.
Claims (6)
前記定電圧制御部が、前記電流制御信号を所定の上限値以内に制限するリミタを含むことを特徴とする電流制限機能付き安定化電源装置。 An output transistor that generates an output voltage, and a comparison circuit that compares the output voltage or a voltage proportional to the output voltage with a reference voltage, and outputs an output current of the output transistor according to a comparison result of the comparison circuit. A constant voltage controller for generating a current control signal for controlling and maintaining the output voltage at a constant voltage,
The stabilized power supply device with a current limiting function, wherein the constant voltage control unit includes a limiter that limits the current control signal within a predetermined upper limit value.
前記電流源の電流値を所定の上限電流値以内に制限する定電流制御部を有することを特徴とする請求項1に記載の電流制限機能付き安定化電源装置。 The limiter comprises a current control resistor for generating the current control signal, a control transistor whose current is controlled according to the comparison result of the comparison circuit, and a current source connected in series.
The stabilized power supply device with a current limiting function according to claim 1, further comprising a constant current control unit that limits a current value of the current source to be within a predetermined upper limit current value.
前記定電流制御部は、
定電流源と、
前記定電流源に直列接続され、ゲート−ソース間に基準抵抗が接続された基準電圧発生用電界効果トランジスタと、
前記基準抵抗に直列接続され、前記リミタの電流源とともにカレントミラーを構成する基準電流発生用電界効果トランジスタと
を有することを特徴とする請求項3または4に記載の電流制限機能付き安定化電源装置。 The current source of the limiter is a field effect transistor having a source connected to a reference power source and a drain connected to the drain of the control transistor,
The constant current control unit,
A constant current source,
A field effect transistor for generating a reference voltage, which is connected in series to the constant current source, and a reference resistance is connected between the gate and the source,
5. A stabilized power supply device with a current limiting function according to claim 3, further comprising: a reference current generating field effect transistor which is connected in series to the reference resistor and constitutes a current mirror together with the current source of the limiter. ..
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018219126A JP7193777B2 (en) | 2018-11-22 | 2018-11-22 | Stabilized power supply with current limiting function |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018219126A JP7193777B2 (en) | 2018-11-22 | 2018-11-22 | Stabilized power supply with current limiting function |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020086827A true JP2020086827A (en) | 2020-06-04 |
JP7193777B2 JP7193777B2 (en) | 2022-12-21 |
Family
ID=70908209
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018219126A Active JP7193777B2 (en) | 2018-11-22 | 2018-11-22 | Stabilized power supply with current limiting function |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7193777B2 (en) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0366584U (en) * | 1989-09-22 | 1991-06-27 | ||
JP2002501648A (en) * | 1997-06-18 | 2002-01-15 | シーメンス アクチエンゲゼルシヤフト | Control circuit device |
JP2004038831A (en) * | 2002-07-08 | 2004-02-05 | Rohm Co Ltd | Stabilized power supply with current limiting function |
JP2004038832A (en) * | 2002-07-08 | 2004-02-05 | Rohm Co Ltd | Stabilized power supply with current limiting function |
JP2005235932A (en) * | 2004-02-18 | 2005-09-02 | Seiko Instruments Inc | Voltage regulator and method of manufacturing the same |
JP2006260193A (en) * | 2005-03-17 | 2006-09-28 | Ricoh Co Ltd | Voltage regulator circuit |
US20160349774A1 (en) * | 2015-05-27 | 2016-12-01 | Texas Instruments Incorporated | Dynamic biasing circuits for low drop out (ldo) regulators |
JP2016218639A (en) * | 2015-05-18 | 2016-12-22 | ローム株式会社 | Output circuit, linear regulator using the same, audio amplifier, and semiconductor device |
-
2018
- 2018-11-22 JP JP2018219126A patent/JP7193777B2/en active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0366584U (en) * | 1989-09-22 | 1991-06-27 | ||
JP2002501648A (en) * | 1997-06-18 | 2002-01-15 | シーメンス アクチエンゲゼルシヤフト | Control circuit device |
JP2004038831A (en) * | 2002-07-08 | 2004-02-05 | Rohm Co Ltd | Stabilized power supply with current limiting function |
JP2004038832A (en) * | 2002-07-08 | 2004-02-05 | Rohm Co Ltd | Stabilized power supply with current limiting function |
JP2005235932A (en) * | 2004-02-18 | 2005-09-02 | Seiko Instruments Inc | Voltage regulator and method of manufacturing the same |
JP2006260193A (en) * | 2005-03-17 | 2006-09-28 | Ricoh Co Ltd | Voltage regulator circuit |
JP2016218639A (en) * | 2015-05-18 | 2016-12-22 | ローム株式会社 | Output circuit, linear regulator using the same, audio amplifier, and semiconductor device |
US20160349774A1 (en) * | 2015-05-27 | 2016-12-01 | Texas Instruments Incorporated | Dynamic biasing circuits for low drop out (ldo) regulators |
Also Published As
Publication number | Publication date |
---|---|
JP7193777B2 (en) | 2022-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5516320B2 (en) | Semiconductor integrated circuit for regulator | |
KR101012566B1 (en) | Voltage regulator | |
JP5097664B2 (en) | Constant voltage power circuit | |
JP5008472B2 (en) | Voltage regulator | |
JP4878243B2 (en) | Constant current circuit | |
US9411345B2 (en) | Voltage regulator | |
JP6316632B2 (en) | Voltage regulator | |
US7863874B2 (en) | Linear voltage regulator with a transistor in series with the feedback voltage divider | |
KR102174295B1 (en) | Voltage regulator | |
TW200846862A (en) | Voltage regulator | |
JP2008052516A (en) | Constant voltage circuit | |
TWI819007B (en) | voltage regulator | |
JP2018073288A (en) | Voltage Regulator | |
JP2017134557A (en) | Semiconductor integrated circuit for regulator | |
JP6564691B2 (en) | Stabilized power circuit | |
US10503197B2 (en) | Current generation circuit | |
JP2012064009A (en) | Voltage output circuit | |
JP6624979B2 (en) | Voltage regulator | |
JP4374388B2 (en) | Voltage control circuit | |
JP7193777B2 (en) | Stabilized power supply with current limiting function | |
US7358713B2 (en) | Constant voltage source with output current limitation | |
JP2013097505A (en) | Semiconductor integrated circuit for regulator | |
JP5666694B2 (en) | Load current detection circuit | |
JP6549008B2 (en) | Voltage regulator | |
JP7203581B2 (en) | power circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211020 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220830 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220831 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221025 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221109 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221122 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7193777 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |