JP2020085959A - Pixel circuit, display device, method for driving pixel circuit, and electronic apparatus - Google Patents
Pixel circuit, display device, method for driving pixel circuit, and electronic apparatus Download PDFInfo
- Publication number
- JP2020085959A JP2020085959A JP2018215525A JP2018215525A JP2020085959A JP 2020085959 A JP2020085959 A JP 2020085959A JP 2018215525 A JP2018215525 A JP 2018215525A JP 2018215525 A JP2018215525 A JP 2018215525A JP 2020085959 A JP2020085959 A JP 2020085959A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- terminal
- pixel circuit
- signal
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title description 29
- 238000012937 correction Methods 0.000 claims abstract description 32
- 238000005070 sampling Methods 0.000 claims abstract description 29
- 238000005401 electroluminescence Methods 0.000 description 68
- 238000010586 diagram Methods 0.000 description 24
- 239000008186 active pharmaceutical agent Substances 0.000 description 22
- 230000008878 coupling Effects 0.000 description 15
- 238000010168 coupling process Methods 0.000 description 15
- 238000005859 coupling reaction Methods 0.000 description 15
- 230000007704 transition Effects 0.000 description 14
- 239000003990 capacitor Substances 0.000 description 12
- 230000000052 comparative effect Effects 0.000 description 12
- 230000002123 temporal effect Effects 0.000 description 10
- 239000011159 matrix material Substances 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 6
- 230000008033 biological extinction Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000007667 floating Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 206010047571 Visual impairment Diseases 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of El Displays (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
Description
本開示は、画素回路、表示装置、画素回路の駆動方法および電子機器に関する。 The present disclosure relates to a pixel circuit, a display device, a pixel circuit driving method, and an electronic device.
近年、表示装置の分野では、発光部を含む画素が行列状(マトリクス状)に配置されて成る平面型(フラットパネル型)の表示装置が主流となっている。平面型の表示装置の一つとして、発光部に流れる電流値に応じて発光輝度が変化する、所謂、電流駆動型の電気光学素子、例えば、有機エレクトロルミネッセンス(Electro Luminescence:EL)素子を用いる有機EL表示装置がある。 In recent years, in the field of display devices, flat-panel (flat-panel) display devices in which pixels including light-emitting portions are arranged in a matrix form have become mainstream. As one of flat display devices, a so-called current-driven electro-optical element whose emission luminance changes according to a current value flowing in a light emitting portion, for example, an organic electroluminescence (EL) element is used. There is an EL display device.
この有機EL表示装置に代表される平面型の表示装置にあっては、電気光学素子を駆動する駆動トランジスタのトランジスタ特性(例えば、閾値電圧)が、プロセスの変動などによって画素毎にばらつく場合がある。その駆動トランジスタの特性の補正動作を行うに当たって、駆動トランジスタのゲートノードに対する初期化電圧の書込み時間の短縮化を可能にした表示装置の技術が、例えば特許文献1に開示されている。
In a flat-panel display device typified by this organic EL display device, the transistor characteristics (eg, threshold voltage) of the drive transistor that drives the electro-optical element may vary from pixel to pixel due to process variations and the like. .. For example,
しかし、特定のパターンを有する画像を表示しようとする際に、例えば上記特許文献1などで開示されている技術を用いて駆動トランジスタの特性の補正動作を行うと、横クロストークと呼ばれる、白表示部分に輝度差が発生する現象が生じうる。
However, when an image having a specific pattern is to be displayed, if a correction operation of the characteristic of the driving transistor is performed using the technique disclosed in
そこで、本開示では、特定のパターンを有する画像を表示しようとする際に横クロストークの発生を防ぐことが可能な、新規かつ改良された画素回路、表示装置、画素回路の駆動方法および電子機器を提案する。 Therefore, in the present disclosure, a new and improved pixel circuit, a display device, a pixel circuit driving method, and an electronic device capable of preventing the occurrence of lateral crosstalk when an image having a specific pattern is displayed. To propose.
本開示によれば、発光素子と、前記発光素子のアノードに第1端子が接続される駆動トランジスタと、前記駆動トランジスタのゲートに第2端子が接続され、前記駆動トランジスタへ書き込まれる信号電圧をサンプリングするサンプリングトランジスタと、前記駆動トランジスタの第2端子に第1端子が接続され、第2端子に電源電圧を供給する電源線が接続される発光制御トランジスタと、所定のタイミングで前記発光素子のアノードを所定の電位にリセットするリセットトランジスタと、を備え、前記信号電圧が、前フレームの映像信号から前記駆動トランジスタの閾値補正基準電位に切り替わる前に前記発光制御トランジスタをオンさせて、前記駆動トランジスタの第2端子に前記電源電圧を書き込む、画素回路が提供される。 According to the present disclosure, a light emitting element, a drive transistor having a first terminal connected to an anode of the light emitting element, a second terminal connected to a gate of the drive transistor, and a signal voltage written to the drive transistor are sampled. A sampling transistor, a light emission control transistor having a first terminal connected to the second terminal of the drive transistor and a power supply line supplying a power supply voltage to the second terminal, and an anode of the light emitting element at a predetermined timing. A reset transistor for resetting to a predetermined potential, and turning on the light emission control transistor before the signal voltage is switched from the video signal of the previous frame to the threshold correction reference potential of the drive transistor to turn on the light emission control transistor. A pixel circuit for writing the power supply voltage to two terminals is provided.
また本開示によれば、発光素子と、前記発光素子のアノードに第1端子が接続される駆動トランジスタと、前記駆動トランジスタのゲートに第2端子が接続され、前記駆動トランジスタへ書き込まれる信号電圧をサンプリングするサンプリングトランジスタと、前記駆動トランジスタの第2端子に第1端子が接続され、第2端子に電源電圧を供給する電源線が接続される発光制御トランジスタと、所定のタイミングで前記発光素子のアノードを所定の電位にリセットするリセットトランジスタと、を備える画素回路において、前記信号電圧が、前フレームの映像信号から前記駆動トランジスタの閾値補正基準電位に切り替わる前に前記発光制御トランジスタをオンさせて、前記駆動トランジスタの第2端子に前記電源電圧を書き込むことを含む、画素回路の駆動方法が提供される。 Further, according to the present disclosure, a light emitting element, a driving transistor having a first terminal connected to an anode of the light emitting element, a second terminal connected to a gate of the driving transistor, and a signal voltage written to the driving transistor are provided. A sampling transistor for sampling, a light emitting control transistor having a first terminal connected to the second terminal of the drive transistor and a power supply line supplying a power supply voltage to the second terminal, and an anode of the light emitting element at a predetermined timing. And a reset transistor for resetting to a predetermined potential, the signal voltage, the light emission control transistor is turned on before switching from the video signal of the previous frame to the threshold correction reference potential of the drive transistor, A method for driving a pixel circuit is provided, which includes writing the power supply voltage to a second terminal of a drive transistor.
以下に添付図面を参照しながら、本開示の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。 Hereinafter, preferred embodiments of the present disclosure will be described in detail with reference to the accompanying drawings. In the present specification and the drawings, constituent elements having substantially the same functional configuration are designated by the same reference numerals, and a duplicate description will be omitted.
なお、説明は以下の順序で行うものとする。
1.本開示の実施の形態
1.1.本開示の表示装置、表示装置の駆動方法、及び、電子機器、全般に関する説明
1.2.構成例および動作例
1.3.変形例
2.まとめ
The description will be given in the following order.
1. Embodiment of the present disclosure 1.1. Description of Display Device, Display Device Driving Method, and Electronic Device of Present Disclosure 1.2. Configuration example and operation example 1.3.
<1.本開示の実施の形態>
[1.1.本開示の表示装置、表示装置の駆動方法、及び、電子機器、全般に関する説明]
本開示の表示装置は、発光部を駆動する駆動トランジスタの他に、サンプリングトランジスタ及び保持容量を有する画素回路が配置されて成る平面型(フラットパネル型)の表示装置である。平面型の表示装置としては、有機EL表示装置、液晶表示装置、プラズマ表示装置などを例示することができる。これらの表示装置のうち、有機EL表示装置は、有機材料のエレクトロルミネッセンスを利用し、有機薄膜に電界をかけると発光する現象を用いた有機EL素子を画素の発光素子(電気光学素子)として用いている。
<1. Embodiment of the present disclosure>
[1.1. Description of Display Device, Display Device Driving Method, and Electronic Device of the Present Disclosure]
The display device of the present disclosure is a flat panel display device in which a pixel circuit having a sampling transistor and a storage capacitor is arranged in addition to a drive transistor that drives a light emitting unit. Examples of the flat display device include an organic EL display device, a liquid crystal display device, a plasma display device, and the like. Among these display devices, the organic EL display device uses electroluminescence of an organic material and uses an organic EL element that uses a phenomenon of emitting light when an electric field is applied to an organic thin film as a light emitting element (electro-optical element) of a pixel. ing.
画素の発光部として有機EL素子を用いた有機EL表示装置は次のような特長を持っている。すなわち、有機EL素子が10V以下の印加電圧で駆動できるために、有機EL表示装置は低消費電力である。有機EL素子が自発光型の素子であるために、有機EL表示装置は、同じ平面型の表示装置である液晶表示装置に比べて、画像の視認性が高く、しかも、バックライト等の照明部材を必要としないために軽量化及び薄型化が容易である。更に、有機EL素子の応答速度が数マイクロ秒程度と非常に高速であるために、有機EL表示装置は動画表示時の残像が発生しない。 An organic EL display device using an organic EL element as a light emitting portion of a pixel has the following features. That is, since the organic EL element can be driven with an applied voltage of 10 V or less, the organic EL display device has low power consumption. Since the organic EL element is a self-luminous element, the organic EL display device has higher image visibility than a liquid crystal display device which is the same flat display device, and moreover, an illumination member such as a backlight. Since it is not necessary, the weight and thickness can be easily reduced. Furthermore, since the response speed of the organic EL element is extremely high, about several microseconds, the organic EL display device does not produce an afterimage when a moving image is displayed.
有機EL素子は、自発光型の素子であるとともに、電流駆動型の電気光学素子である。電流駆動型の電気光学素子としては、有機EL素子の他に、無機EL素子、LED素子、半導体レーザー素子などを例示することができる。 The organic EL element is a self-luminous element and a current-driven electro-optical element. Examples of the current-driven electro-optical element include an inorganic EL element, an LED element, a semiconductor laser element, and the like, in addition to the organic EL element.
有機EL表示装置等の平面型の表示装置は、表示部を備える各種の電子機器において、その表示部(表示装置)として用いることができる。各種の電子機器としては、テレビジョンシステムの他、ヘッドマウントディスプレイ、デジタルカメラ、ビデオカメラ、ゲーム機、ノート型パーソナルコンピュータ、電子書籍等の携帯情報機器、PDA(Personal Digital Assistant)や携帯電話機等の携帯通信機器などを例示することができる。 A flat-panel display device such as an organic EL display device can be used as a display unit (display device) in various electronic devices including a display unit. Examples of various electronic devices include a television system, a head mounted display, a digital camera, a video camera, a game machine, a laptop personal computer, a portable information device such as an electronic book, a PDA (Personal Digital Assistant), a mobile phone, and the like. A mobile communication device etc. can be illustrated.
本開示の表示装置、表示装置の駆動方法、及び、電子機器にあっては、駆動部について、駆動トランジスタのゲートノードをフローティング状態にした後ソースノードをフローティング状態にする構成とすることができる。また、駆動部について、駆動トランジスタのソースノードをフローティング状態にしたままサンプリングトランジスタによる信号電圧の書込みを行う構成とすることができる。初期化電圧については、信号電圧と異なるタイミングで信号線に供給され、信号線からサンプリングトランジスタによるサンプリングによって駆動トランジスタのゲートノードに書き込まれる構成とすることができる。 In the display device, the display device driving method, and the electronic device according to the present disclosure, the driving unit may have a configuration in which the gate node of the driving transistor is in a floating state and then the source node is in a floating state. Further, the driving unit can be configured such that the signal voltage is written by the sampling transistor while the source node of the driving transistor is in a floating state. The initialization voltage may be supplied to the signal line at a timing different from that of the signal voltage and written to the gate node of the drive transistor by sampling from the signal line by the sampling transistor.
上述した好ましい構成を含む本開示の表示装置、表示装置の駆動方法、及び、電子機器にあっては、画素回路について、シリコンのような半導体上に形成する構成とすることができる。また、駆動トランジスタについて、Pチャネル型のトランジスタから成る構成とすることができる。駆動トランジスタとして、Nチャネル型のトランジスタではなく、Pチャネル型のトランジスタを用いるのは次の理由による。 In the display device, the display device driving method, and the electronic device of the present disclosure including the above-described preferable configuration, the pixel circuit may be formed on a semiconductor such as silicon. Further, the drive transistor can be configured by a P-channel type transistor. The reason why the P-channel type transistor is used as the driving transistor instead of the N-channel type transistor is as follows.
トランジスタをガラス基板のような絶縁体上ではなく、シリコンのような半導体上に形成する場合、トランジスタは、ソース/ゲート/ドレインの3端子ではなく、ソース/ゲート/ドレイン/バックゲート(ベース)の4端子となる。そして、駆動トランジスタとしてNチャネル型のトランジスタを用いた場合、バックゲート(基板)電圧が0Vとなり、駆動トランジスタの閾値電圧の画素毎のばらつきを補正する動作などに悪影響を及ぼすことになる。 When the transistor is formed on a semiconductor such as silicon, not on an insulator such as a glass substrate, the transistor has a source/gate/drain/back gate (base) instead of a source/gate/drain three terminal. It has 4 terminals. When an N-channel type transistor is used as the driving transistor, the back gate (substrate) voltage becomes 0V, which adversely affects the operation of correcting the variation in the threshold voltage of the driving transistor for each pixel.
また、トランジスタの特性ばらつきは、LDD(Lightly Doped Drain)領域を持つNチャネル型のトランジスタに比べて、LDD領域を持たないPチャネル型のトランジスタの方が小さく、画素の微細化、ひいては、表示装置の高精細化を図る上で有利である。このような理由などから、シリコンのような半導体上への形成を想定した場合、駆動トランジスタとして、Nチャネル型のトランジスタではなく、Pチャネル型のトランジスタを用いるのが好ましい。 In addition, the characteristic variation of the transistor is smaller in the P-channel type transistor having no LDD region than in the N-channel type transistor having an LDD (Lightly Doped Drain) region, which leads to pixel miniaturization and eventually to a display device. This is advantageous in achieving higher definition. For this reason, when it is supposed to be formed on a semiconductor such as silicon, it is preferable to use a P-channel type transistor as the driving transistor instead of the N-channel type transistor.
上述した好ましい構成を含む本開示の表示装置、表示装置の駆動方法、及び、電子機器にあっては、サンプリングトランジスタについても、Pチャネル型のトランジスタから成る構成とすることができる。 In the display device, the display device driving method, and the electronic device of the present disclosure including the above-described preferable configuration, the sampling transistor may also be configured by a P-channel transistor.
あるいは又、上述した好ましい構成を含む本開示の表示装置、表示装置の駆動方法、及び、電子機器にあっては、画素回路について、発光部の発光/非発光を制御する発光制御トランジスタを有する構成とすることができる。このとき、発光制御トランジスタについても、Pチャネル型のトランジスタから成る構成とすることができる。 Alternatively, in the display device, the display device driving method, and the electronic device of the present disclosure including the above-described preferable configuration, the pixel circuit includes a light emission control transistor that controls light emission/non-light emission of the light emitting portion. Can be At this time, the light emission control transistor can also be configured by a P-channel type transistor.
あるいは又、上述した好ましい構成を含む本開示の表示装置、表示装置の駆動方法、及び、電子機器にあっては、保持容量について、駆動トランジスタのゲートノードとソースノードとの間に接続された構成とすることができる。また、画素回路について、駆動トランジスタのソースノードと固定電位のノードとの間に接続された補助容量を有する構成とすることができる。 Alternatively, in the display device, the display device driving method, and the electronic device of the present disclosure including the above-described preferable configuration, the storage capacitor is connected between the gate node and the source node of the drive transistor. Can be Further, the pixel circuit can be configured to have an auxiliary capacitor connected between the source node of the driving transistor and the node of the fixed potential.
あるいは又、上述した好ましい構成を含む本開示の表示装置、表示装置の駆動方法、及び、電子機器にあっては、画素回路について、駆動トランジスタのドレインノードと発光部のカソードノードとの間に接続されたスイッチングトランジスタを有する構成とすることができる。このとき、スイッチングトランジスタについても、Pチャネル型のトランジスタから成る構成とすることができる。また、駆動部について、発光部の非発光期間にスイッチングトランジスタを導通状態にする構成とすることができる。 Alternatively, in the display device, the display device driving method, and the electronic device of the present disclosure including the above-described preferable configuration, the pixel circuit is connected between the drain node of the driving transistor and the cathode node of the light emitting unit. It is possible to adopt a configuration including a switching transistor that is set. At this time, the switching transistor can also be configured by a P-channel type transistor. Further, the driving unit can be configured to make the switching transistor conductive during the non-light emitting period of the light emitting unit.
あるいは又、上述した好ましい構成を含む本開示の表示装置、表示装置の駆動方法、及び、電子機器にあっては、駆動部は、スイッチングトランジスタを駆動する信号を、サンプリングトランジスタによる初期化電圧のサンプリングタイミングよりも前にアクティブ状態にする。そして、発光制御トランジスタを駆動する信号をアクティブ状態にした後に非アクティブ状態にする構成とすることができる。このとき、駆動部について、発光制御トランジスタを駆動する信号を非アクティブ状態にする前に、サンプリングトランジスタによる初期化電圧のサンプリングを完了する構成とすることができる。 Alternatively, in the display device, the method for driving the display device, and the electronic device of the present disclosure including the above-described preferred configuration, the drive unit causes the signal for driving the switching transistor to sample the initialization voltage by the sampling transistor. Make it active before timing. In addition, a configuration can be employed in which the signal for driving the light emission control transistor is set to the active state and then to the inactive state. At this time, the driving unit may be configured to complete sampling of the initialization voltage by the sampling transistor before the signal for driving the light emission control transistor is made inactive.
[1.2.構成例および動作例]
続いて、本開示の実施の形態に係る表示装置の構成例を説明する。図1は、本開示の実施の形態に係る表示装置100の構成例を示す説明図である。以下、図1を用いて本開示の実施の形態に係る表示装置100の構成例を説明する。
[1.2. Configuration example and operation example]
Subsequently, a configuration example of the display device according to the embodiment of the present disclosure will be described. FIG. 1 is an explanatory diagram illustrating a configuration example of a
画素部110は、有機EL素子その他の自発光素子がそれぞれ設けられた画素がマトリクス状に配置された構成を有する。画素部110は、マトリックス状に配置した画素に対して、走査線がライン単位で水平方向に設けられ、また走査線と直交するように信号線が列毎に設けられる。
The
水平セレクタ120は、所定のサンプリングパルスを順次転送し、このサンプリングパルスで画像データを順次ラッチすることにより、この画像データを各信号線に振り分ける。また水平セレクタ120は、各信号線に振り分けた画像データをそれぞれアナログディジタル変換処理し、これにより各信号線に接続された各画素の発光輝度を時分割により示す駆動信号を生成する。水平セレクタ120は、この駆動信号を対応する信号線に出力する。
The
垂直スキャナ130は、この水平セレクタ120による信号線の駆動に応動して、各画素の駆動信号を生成して走査線SCNに出力する。これにより表示装置100は、垂直スキャナ130により画素部110に配置された各画素を順次駆動し、水平セレクタ120より設定される各信号線の信号レベルで各画素を発光させ、所望の画像を画素部110で表示する。
In response to the driving of the signal line by the
図2は、本開示の実施の形態に係る表示装置100のより詳細な構成例を示す説明図である。以下、図2を用いて本開示の実施の形態に係る表示装置100の構成例を説明する。
FIG. 2 is an explanatory diagram illustrating a more detailed configuration example of the
画素部110には、赤色を表示する画素111R、緑色を表示する画素111G、青色を表示する画素111Bがマトリクス状に配置されている。
In the
そして垂直スキャナ130は、オートゼロスキャナ131、駆動スキャナ132及び書き込みスキャナ133を有する。それぞれのスキャナから信号が画素部110にマトリクス状に配置された画素に供給されることで、それぞれの画素に設けられるTFTのオン、オフ動作が行われる。
The
図3は、本開示の実施の形態に係る表示装置100のより詳細な構成例を示す説明図である。以下、図3を用いて本開示の実施の形態に係る表示装置100の構成例を説明する。
FIG. 3 is an explanatory diagram illustrating a more detailed configuration example of the
図3には、画素部110にマトリクス状に配置された1つの画素に対する画素回路を図示している。画素回路は、トランジスタT1〜T4と、キャパシタC1、C2と、有機EL素子ELと、を含んで構成される。図4は、図3に示した画素回路を抜き出して示した説明図である。
FIG. 3 illustrates a pixel circuit for one pixel arranged in a matrix in the
トランジスタT1は有機EL素子ELの発光を制御する発光制御トランジスタである。トランジスタT1は、電源電圧VCCPの電源ノードと、トランジスタT2のソースノード(ソース電極)との間に接続され、駆動スキャナ132から出力される発光制御信号による駆動の下に、有機EL素子ELの発光/非発光を制御する。
The transistor T1 is a light emission control transistor that controls the light emission of the organic EL element EL. The transistor T1 is connected between the power supply node of the power supply voltage VCCP and the source node (source electrode) of the transistor T2, and is driven by the light emission control signal output from the
トランジスタT2は、キャパシタC2の保持電圧に応じた駆動電流を有機EL素子ELに流すことによって有機EL素子ELを駆動する駆動トランジスタである。 The transistor T2 is a drive transistor that drives the organic EL element EL by causing a drive current according to the holding voltage of the capacitor C2 to flow in the organic EL element EL.
トランジスタT3は、書き込みスキャナ133から供給される信号電圧Vsigをサンプリングすることによって、トランジスタT2のゲートノード(ゲート電極)に信号電圧Vsigを書き込む。
The transistor T3 writes the signal voltage Vsig to the gate node (gate electrode) of the transistor T2 by sampling the signal voltage Vsig supplied from the
トランジスタT4は、トランジスタT2のドレインノード(ドレイン電極)と電流排出先ノード(例えば、電源VSS)との間に接続されるリセットトランジスタである。トランジスタT4は、オートゼロスキャナ131からの駆動信号による駆動の下に、有機EL素子ELの非発光期間に有機EL素子ELが発光しないように制御する。トランジスタT1〜T4は、いずれもPチャネル型のトランジスタから成る構成とすることができる。
The transistor T4 is a reset transistor connected between the drain node (drain electrode) of the transistor T2 and the current discharge destination node (for example, the power supply VSS). The transistor T4 is controlled by the drive signal from the auto-zero
キャパシタC2は、トランジスタT2のゲートノードとソースノードとの間に接続されており、トランジスタT3によるサンプリングによって書き込まれた信号電圧Vsigを保持する。キャパシタC1は、トランジスタT2のソースノードと、固定電位のノード(例えば、電源電圧VCCPの電源ノード)との間に接続されている。このキャパシタC1は、信号電圧を書き込んだときにトランジスタT2のソース電圧が変動するのを抑制するとともに、トランジスタT2のゲートソース間電圧VgsをトランジスタT2の閾値電圧Vthにする作用をなす。また、Cpは、信号線Dataと電源電圧Vccp間の寄生容量である。 The capacitor C2 is connected between the gate node and the source node of the transistor T2, and holds the signal voltage Vsig written by the sampling by the transistor T3. The capacitor C1 is connected between the source node of the transistor T2 and a fixed potential node (for example, the power supply node of the power supply voltage VCCP). The capacitor C1 suppresses the source voltage of the transistor T2 from changing when a signal voltage is written, and acts to set the gate-source voltage Vgs of the transistor T2 to the threshold voltage Vth of the transistor T2. Cp is a parasitic capacitance between the signal line Data and the power supply voltage Vccp.
この種の表示装置100では、ポリシリコンTFTを用いてガラス基板等による透明絶縁基板上に画素部110、水平セレクタ120、垂直スキャナ130等がまとめて形成される。ポリシリコンTFTは、しきい値電圧、移動度にばらつきを避け得ず、有機EL素子を用いたディスプレイ装置では、これらのばらつきにより画質が劣化する問題がある。
In this type of
そこで、例えば図4に示す回路構成により画素回路を構成し、駆動用トランジスタのしきい値電圧、移動度のばらつきを補正することが考えられる。 Therefore, for example, a pixel circuit may be configured by the circuit configuration shown in FIG. 4 to correct variations in threshold voltage and mobility of driving transistors.
上記の構成の表示装置100の駆動方法に関して、まず、本開示の技術(即ち、実施形態に係る駆動方法)よりも前の技術について、比較例に係る駆動方法を説明ずる。
Regarding the driving method of the
図5は、本開示の実施の形態に係る表示装置100の駆動方法の比較例を示す説明図である。図5には、水平同期信号XVD、信号電圧Vdata、駆動スキャナ132からの信号DS、書き込みスキャナ133からの信号WS、オートゼロスキャナ131からの信号AZの時間的推移が示されている。また図5には、トランジスタT2のソース電位Sourceおよびゲート電位Gate、ならびに有機EL素子ELのアノード電位Anodeの時間的推移も示されている。
FIG. 5 is an explanatory diagram showing a comparative example of the driving method of the
時刻t1までが前フレームの発光期間である。この時刻t1になる前に、信号DSがハイからローになり、トランジスタT1がオフからオンとなる。時刻t1において信号AZがハイからローになり、発光期間が終了し、消光期間が始まる。信号AZをハイからローに遷移させるのは、後述のVth補正期間中に有機EL素子ELに電流が流れ込み、有機EL素子ELが発光することを防ぐためである。 The light emission period of the previous frame is up to time t1. Before this time t1, the signal DS changes from high to low, and the transistor T1 changes from off to on. At time t1, the signal AZ changes from high to low, the light emission period ends, and the extinction period starts. The reason why the signal AZ is changed from high to low is to prevent the organic EL element EL from emitting light due to a current flowing into the organic EL element EL during a Vth correction period described later.
時刻t1からt2になるまでの間、信号電圧Vdataがオフセット電圧Vofsに変化する。このオフセット電圧Vofsは、Vth補正の基準電位である。その後、時刻t2になり、消光期間が終わり、Vth準備期間が始まると信号WSがハイからローになり、トランジスタT3がオフからオンとなる。トランジスタT3がオンになることで、トランジスタT2のゲートが信号線Dataと接続され、トランジスタT2のゲート電圧がオフセット電圧Vofsまで低下する。 During the period from time t1 to t2, the signal voltage Vdata changes to the offset voltage Vofs. This offset voltage Vofs is a reference potential for Vth correction. After that, at time t2, the extinction period ends, and when the Vth preparation period starts, the signal WS changes from high to low, and the transistor T3 changes from off to on. When the transistor T3 is turned on, the gate of the transistor T2 is connected to the signal line Data, and the gate voltage of the transistor T2 drops to the offset voltage Vofs.
時刻t3になると、信号WSがローからハイになり、トランジスタT3がオンからオフとなる。トランジスタT3がオンからオフとなるとトランジスタT2のゲートが信号線Dataから切り離される。 At time t3, the signal WS changes from low to high, and the transistor T3 changes from on to off. When the transistor T3 is turned off, the gate of the transistor T2 is disconnected from the signal line Data.
その後、時刻t4になると、信号DSがローからハイになり、トランジスタT1がオンからオフとなる。信号DSがハイになることでVth補正期間に入る。Vth補正期間において、トランジスタT2のゲートソース間電圧VgsがトランジスタT2の閾値電圧Vthに設定される。また、Vth補正期間の間の時刻t5において信号AZがローからハイになる。 After that, at time t4, the signal DS changes from low to high, and the transistor T1 changes from on to off. When the signal DS becomes high, the Vth correction period starts. In the Vth correction period, the gate-source voltage Vgs of the transistor T2 is set to the threshold voltage Vth of the transistor T2. Further, the signal AZ changes from low to high at time t5 during the Vth correction period.
その後、時刻t6において信号WSがハイからローになり、信号電圧VsigのトランジスタT2への書き込み期間となる。この書き込み期間において、トランジスタT2のゲート電位がVsigになる。時刻t7において信号WSがローからハイになり、信号電圧VsigのトランジスタT2への書き込み期間が終了する。そして時刻t8において信号DSがハイからローになり、トランジスタT1がオンになることで有機EL素子ELが発光する発光期間となる。発光期間では、トランジスタT2のソース電位が画素回路の電源電圧VCCPとなる。 After that, the signal WS changes from high to low at time t6, which is a period for writing the signal voltage Vsig to the transistor T2. In this writing period, the gate potential of the transistor T2 becomes Vsig. At time t7, the signal WS changes from low to high, and the writing period of the signal voltage Vsig to the transistor T2 ends. Then, at time t8, the signal DS changes from high to low and the transistor T1 is turned on, whereby the light emitting period in which the organic EL element EL emits light starts. In the light emission period, the source potential of the transistor T2 becomes the power supply voltage VCCP of the pixel circuit.
図6は、表示装置100に表示させる表示パターンの例を示す説明図である。図6の様に、背景を白(高階調)とし、その中に2つの黒ウインドウがある表示パターンを考える。ここで、黒ウインドウの前段(上段)の白(高階調)表示画素のみのラインをnライン目とし、黒ウインドウの1段目をn+1ライン目、黒ウインドウの2段目をn+2ライン目と定義する。
FIG. 6 is an explanatory diagram showing an example of a display pattern displayed on the
図7は、上記比較例における、nライン目、n+1ライン目、n+2ライン目の信号線Dataの電位Vdata、電源電圧を供給する信号線Vccp及び各ラインの信号WS、AZ、DSの駆動タイミング例を示す説明図である。 FIG. 7 is a drive timing example of the potential Vdata of the signal line Data of the nth line, the n+1th line, and the n+2th line, the signal line Vccp that supplies the power supply voltage, and the signals WS, AZ, and DS of each line in the above comparative example. FIG.
ここで信号線Dataの電位Vdataの変動に着目する。nライン目の前段は白階調で、VsigとVofsとの関係がVsig<Vofsとすると、電位VdataがVofsに切り替わる際に、寄生容量Cpを介して信号線Vccpに正の電位方向にカップリングが入り、その瞬間、信号線Vccpの電位は、カップリング分だけ高くなる。 Here, attention is paid to the fluctuation of the potential Vdata of the signal line Data. If the relationship between Vsig and Vofs is Vsig<Vofs, the preceding stage of the n-th line is white gradation, and when the potential Vdata is switched to Vofs, the coupling to the signal line Vccp in the positive potential direction is performed via the parasitic capacitance Cp. Is entered, and at that moment, the potential of the signal line Vccp is increased by the coupling amount.
信号線Vccpで供給される電位は、メタル給電線によって常に全画素に供給されているので、信号線Vccpの電位はVccpに戻ろうとするが、画素領域の拡大や高精細化により、配線インピーダンスが増加するとスルーレートが遅くなる。この時、画素回路はトランジスタT1がオン状態となっており、トランジスタT2のソースに電位Vccpを書き込む動作が行われている。 Since the potential supplied by the signal line Vccp is always supplied to all pixels by the metal power supply line, the potential of the signal line Vccp tries to return to Vccp, but the wiring impedance is increased due to the expansion of the pixel area and high definition. As it increases, the slew rate slows down. At this time, in the pixel circuit, the transistor T1 is on, and the potential Vccp is written to the source of the transistor T2.
しかし、トランジスタT1がオフになった時点でも、まだ電位Vccpに戻りきらず、信号線Vccpの電位がVccp+α[V]の状態になっていると、Vth補正開始時のトランジスタT2のゲートソース間電圧Vgsがより広くなる。 However, if the potential of the signal line Vccp is in the state of Vccp+α [V] even when the transistor T1 is turned off and the potential of the signal line Vccp is still in the state of Vccp+α[V], the gate-source voltage Vgs of the transistor T2 at the start of Vth correction Will be wider.
黒ウインドウの先頭ラインであるn+1ライン目に関しても、1ライン前のnライン目が白階調であることから、Vth補正時のトランジスタT2のソース電圧はVccp+α[V]になる。 As for the n+1th line, which is the first line of the black window, the nth line that is one line before is a white gradation, so the source voltage of the transistor T2 at the time of Vth correction is Vccp+α [V].
一方、n+2ライン目は、前ラインに黒信号(=Vsig>Vofs)が含まれており、黒信号画素が多いほど(すなわち、黒ウインドウの幅が大きいほど)、Vofsへの切り替わりの際に、信号線Vccpに負の電位方向にカップリングが入る。すなわち、Vth補正時のトランジスタT2のゲートソース間電圧Vgsが小さくなる傾向にある。 On the other hand, in the (n+2)th line, the black signal (=Vsig>Vofs) is included in the previous line, and as the number of black signal pixels increases (that is, as the width of the black window increases), when switching to Vofs, Coupling enters the signal line Vccp in the negative potential direction. That is, the gate-source voltage Vgs of the transistor T2 at the time of Vth correction tends to be small.
上記比較例における、nライン目、n+1ライン目、n+2ライン目の白画素の駆動を、図8、9、10に示す。図8、9に示したnライン目、n+1ライン目の駆動に対し、図10のn+2ライン目の駆動では、前述の通り、Vth補正前のトランジスタT2のゲートソース間電圧Vgsが小さくなる。 Driving of white pixels on the n-th line, the n+1-th line, and the n+2-th line in the above comparative example is shown in FIGS. In contrast to the driving of the nth line and the n+1th line shown in FIGS. 8 and 9, in the driving of the n+2th line of FIG. 10, as described above, the gate-source voltage Vgs of the transistor T2 before Vth correction becomes small.
よって補正後のトランジスタT2のゲート電位Vg、ソース電位Vsは、nライン目、n+1ライン目よりもn+2ライン目の方が高くなり、映像信号書き込み後のトランジスタT2のゲートソース間電圧Vgsは、nライン目、n+1ライン目よりもn+2ライン目の方が小さくなる。すなわち、nライン目、n+1ライン目の電流よりもn+2ライン目の電流の方が小さくなり、n+2ライン目の白表示が、nライン目、n+1ライン目より暗くなる。つまり、図5のような比較例の駆動を行うと、黒ウインドウのエッジの1ライン下のラインから暗くなり、図6の様にクロストークとして視認されてしまう。 Therefore, the corrected gate potential Vg and source potential Vs of the transistor T2 are higher in the n+2 line than in the nth line and the n+1th line, and the gate-source voltage Vgs of the transistor T2 after writing the video signal is n. The n+2th line is smaller than the nth+nth line. That is, the current on the n+2th line is smaller than the currents on the nth and n+1th lines, and the white display on the n+2th line is darker than that on the nth and n+1th lines. That is, when the driving of the comparative example as shown in FIG. 5 is performed, the line becomes darker than the line one line below the edge of the black window, and is visually recognized as crosstalk as shown in FIG.
そこで本開示の実施の形態では、図6のような黒ウインドウを表示する場合にクロストークを発生させないようにする表示装置100の駆動方法を提供する。
Therefore, the embodiment of the present disclosure provides a driving method of the
図11は、本開示の実施の形態に係る表示装置100の駆動方法を示す説明図である。本開示の実施の形態に係る表示装置100は、上述した比較例と比べ、駆動スキャナ132からの信号DSの状態の遷移タイミングが異なる。上述の比較例では、前フレームの発光期間で信号DSがハイからローになり、信号線Dataの電位がVofsに切り替わった後に信号DSがローからハイになっていた。
FIG. 11 is an explanatory diagram illustrating a driving method of the
しかし、本開示の実施の形態に係る表示装置100は、前フレームの発光期間で信号DSがハイからローになり、その後、信号線Dataの電位がVofsに切り替わる前に信号DSがローからハイに変化する。すなわち、本開示の実施の形態に係る表示装置100は、信号線Dataの電位がVofsに切り替わる前にトランジスタT1をオフにしている。
However, in the
本開示の実施の形態に係る表示装置100は、このように信号DSの状態の切り替わりを制御することで、カップリングの影響なく、トランジスタT2のソースに電位Vccpを書き込むことを特徴としている。
The
図12〜14は、本開示の実施の形態に係る表示装置100に係る、図6に示す画像のnライン目、n+1ライン目、n+2ライン目の駆動について、それぞれ示す説明図である。
12 to 14 are explanatory diagrams showing driving of the n-th line, the n+1-th line, and the n+2-th line of the image shown in FIG. 6 according to the
まず、図12を用いて、本開示の実施の形態に係る表示装置100に係る、図6に示す画像のnライン目の駆動を説明する。図12には、水平同期信号XVD、信号電圧Vdata、駆動スキャナ132からの信号DS、書き込みスキャナ133からの信号WS、オートゼロスキャナ131からの信号AZの時間的推移が示されている。また図12には、トランジスタT2のソース電位Sourceおよびゲート電位Gate、ならびに有機EL素子ELのアノード電位Anodeの時間的推移も示されている。
First, with reference to FIG. 12, driving of the n-th line of the image shown in FIG. 6 according to the
時刻t1までが前フレームの発光期間である。この時刻t1になる前に、信号DSがハイからローになり、トランジスタT1がオフからオンとなる。時刻t1において信号AZがハイからローになり、発光期間が終了し、消光期間が始まる。信号AZをハイからローに遷移させるのは、後述のVth補正期間中に有機EL素子ELに電流が流れ込み、有機EL素子ELが発光することを防ぐためである。 The light emission period of the previous frame is up to time t1. Before this time t1, the signal DS changes from high to low, and the transistor T1 changes from off to on. At time t1, the signal AZ changes from high to low, the light emission period ends, and the extinction period starts. The reason why the signal AZ is changed from high to low is to prevent the organic EL element EL from emitting light due to a current flowing into the organic EL element EL during a Vth correction period described later.
続く時刻t2の時点で、信号DSがローからハイになり、トランジスタT1がオンからオフとなる。 At the subsequent time t2, the signal DS changes from low to high, and the transistor T1 changes from on to off.
その後、時刻t2より後、時刻t3より前の時点で、信号線Dataの電位がVsigより高いVofsに変化すると、信号線Vccpに正の電位方向にカップリングが入り、その瞬間、信号線Vccpの電位は、カップリング分だけ高くなる。しかし、この時点でトランジスタT1はオフとなっているため、信号線Vccpの電位の変化の影響がトランジスタT2のソース電位に影響を及ぼすことは無い。従って、信号線Dataの電位がVofsに変化しても、トランジスタT2のソース電位はVccp=Vrefのままである。 Then, after the time t2 and before the time t3, when the potential of the signal line Data changes to Vofs higher than Vsig, the coupling enters the signal line Vccp in the positive potential direction, and at that moment, the signal line Vccp The potential becomes higher by the coupling amount. However, since the transistor T1 is off at this time, the influence of the change in the potential of the signal line Vccp does not affect the source potential of the transistor T2. Therefore, even if the potential of the signal line Data changes to Vofs, the source potential of the transistor T2 remains Vccp=Vref.
その後、時刻t3になり、消光期間が終わり、Vth準備期間が始まると信号WSがハイからローになり、トランジスタT3がオフからオンとなる。トランジスタT3がオンになることで、トランジスタT2のゲートが信号線Dataと接続され、トランジスタT2のゲート電圧がオフセット電圧Vofsまで低下する。 After that, at time t3, when the extinction period ends and the Vth preparation period starts, the signal WS changes from high to low, and the transistor T3 changes from off to on. When the transistor T3 is turned on, the gate of the transistor T2 is connected to the signal line Data, and the gate voltage of the transistor T2 drops to the offset voltage Vofs.
時刻t4になると、信号WSがローからハイになり、トランジスタT3がオンからオフとなる。トランジスタT3がオンからオフとなるとトランジスタT2のゲートが信号線Dataから切り離される。時刻t4からVth補正期間に入り、トランジスタT2のゲートソース間電圧VgsがトランジスタT2の閾値電圧Vthに設定される。また、Vth補正期間の間の時刻t5において信号AZがローからハイになる。 At time t4, the signal WS changes from low to high, and the transistor T3 changes from on to off. When the transistor T3 is turned off, the gate of the transistor T2 is disconnected from the signal line Data. In the Vth correction period from time t4, the gate-source voltage Vgs of the transistor T2 is set to the threshold voltage Vth of the transistor T2. Further, the signal AZ changes from low to high at time t5 during the Vth correction period.
その後、時刻t6において信号WSがハイからローになり、信号電圧VsigのトランジスタT2への書き込み期間となる。この書き込み期間において、トランジスタT2のゲート電位がVsigになる。時刻t7において信号WSがローからハイになり、信号電圧VsigのトランジスタT2への書き込み期間が終了する。そして時刻t8において信号DSがハイからローになり、トランジスタT1がオンになることで有機EL素子ELが発光する発光期間となる。発光期間では、トランジスタT2のソース電位が電源電圧Vccp=Vrefとなる。 After that, the signal WS changes from high to low at time t6, which is a period for writing the signal voltage Vsig to the transistor T2. In this writing period, the gate potential of the transistor T2 becomes Vsig. At time t7, the signal WS changes from low to high, and the writing period of the signal voltage Vsig to the transistor T2 ends. Then, at time t8, the signal DS changes from high to low and the transistor T1 is turned on, whereby the light emitting period in which the organic EL element EL emits light is started. In the light emission period, the source potential of the transistor T2 becomes the power supply voltage Vccp=Vref.
図13に示したn+1ライン目、図14に示したn+2ライン目の駆動についても同様である。すなわち、本実施形態では、信号DSがハイであり、トランジスタT1がオフとなっているタイミングで信号線Dataの電位を変化させることで、カップリングの影響をトランジスタT2のソース電位に与えない。 The same applies to the driving of the (n+1)th line shown in FIG. 13 and the (n+2)th line shown in FIG. That is, in the present embodiment, the potential of the signal line Data is changed at the timing when the signal DS is high and the transistor T1 is off, so that the influence of coupling does not affect the source potential of the transistor T2.
以上より、本開示の実施の形態に係る表示装置100は、このように信号DSの状態の切り替わりを制御することで白背景に黒ウインドウなどの特殊なパターンを表示する際に、クロストークの発生を防ぎ、高品質の画像の表示を実現することができる。
As described above, the
本開示の実施の形態に係る表示装置100は、Vth補正を行う水平期間より1水平期間以上前に、あらかじめトランジスタT2のゲートに電位Vofsを書き込むようにしてもよい。図15は、本開示の実施の形態に係る表示装置100の駆動方法を示す説明図である。図15では、n+1ライン目、n+2ライン目において、Vth補正を行う水平期間の1つ前の水平期間に、あらかじめトランジスタT2のゲートに電位Vofsを書き込むため、信号線WSの状態を変化させている様子が示されている。
In the
Vth補正を行う水平期間より1水平期間以上前に、あらかじめトランジスタT2のゲートに電位Vofsを書き込むことにより、本開示の実施の形態に係る表示装置100は、前フレームの映像信号の影響を受けることなく、Vth補正開始時のトランジスタT2のゲートソース間電圧を設定する事が出来る。
By writing the potential Vofs to the gate of the transistor T2 in advance at least one horizontal period before performing the Vth correction, the
ここまでは、画素回路がP型MOSFETで構成されている例を示したが、画素回路がN型MOSFETで構成されている場合であっても、同様にクロストークの発生を防ぎ、高品質の画像の表示を実現することができる。 Up to this point, the example in which the pixel circuit is configured by the P-type MOSFET has been described, but even when the pixel circuit is configured by the N-type MOSFET, the occurrence of crosstalk is similarly prevented and high quality is achieved. Image display can be realized.
図16は、本開示の実施の形態に係る表示装置100における画素回路の変形例を示す説明図である。図16には、4つのN型MOSFETからなる画素回路が示されている。
FIG. 16 is an explanatory diagram illustrating a modified example of the pixel circuit in the
トランジスタT11は有機EL素子ELの発光を制御する発光制御トランジスタである。トランジスタT11は、電源電圧VCCPの電源ノードと、トランジスタT12のソースノード(ソース電極)との間に接続され、駆動スキャナ132から出力される発光制御信号による駆動の下に、有機EL素子ELの発光/非発光を制御する。
The transistor T11 is a light emission control transistor that controls the light emission of the organic EL element EL. The transistor T11 is connected between the power supply node of the power supply voltage VCCP and the source node (source electrode) of the transistor T12, and is driven by the light emission control signal output from the
トランジスタT12は、キャパシタC12の保持電圧に応じた駆動電流を有機EL素子ELに流すことによって有機EL素子ELを駆動する駆動トランジスタである。 The transistor T12 is a drive transistor that drives the organic EL element EL by causing a drive current according to the holding voltage of the capacitor C12 to flow through the organic EL element EL.
トランジスタT13は、書き込みスキャナ133から供給される信号電圧Vsigをサンプリングすることによって、トランジスタT12のゲートノード(ゲート電極)に信号電圧Vsigを書き込む。
The transistor T13 writes the signal voltage Vsig to the gate node (gate electrode) of the transistor T12 by sampling the signal voltage Vsig supplied from the
トランジスタT14は、トランジスタT12のドレインノード(ドレイン電極)と電流排出先ノード(例えば、電源VSS)との間に接続されるリセットトランジスタである。トランジスタT14は、オートゼロスキャナ131からの駆動信号による駆動の下に、有機EL素子ELの非発光期間に有機EL素子ELが発光しないように制御する。トランジスタT11〜T14は、いずれもNチャネル型のトランジスタから成る構成とすることができる。
The transistor T14 is a reset transistor connected between the drain node (drain electrode) of the transistor T12 and the current discharge destination node (for example, the power supply VSS). The transistor T14 is controlled by the drive signal from the auto-zero
図16に示した画素回路を備える表示装置100で、図6に示したような黒ウインドウを有する画像を表示する場合を考える。上述したように、黒ウインドウの前段(上段)の白(高階調)表示画素のみのラインをnライン目とし、黒ウインドウの1段目をn+1ライン目、黒ウインドウの2段目をn+2ライン目と定義する。
Consider a case where the
図17は、図16に示した画素回路を備える表示装置100におけるn+1ライン目の駆動例を示す説明図である。また図18は、図16に示した画素回路を備える表示装置100におけるn+2ライン目の駆動例を示す説明図である。図17、図18には、信号電圧Vdata、駆動スキャナ132からの信号DS、書き込みスキャナ133からの信号WS、オートゼロスキャナ131からの信号AZの時間的推移が示されている。また図17、18には、トランジスタT12のソース電位Vsおよびゲート電位Vgの時間的推移も示されている。また図17、18には、トランジスタT14のソース電位Vsの時間的推移も示されている。
FIG. 17 is an explanatory diagram showing a driving example of the (n+1)th line in the
時刻t1において、信号WS、AZがローからハイになる。これにより、トランジスタT13、T14がオフからオンに切り替わる。トランジスタT13がオンになることで、トランジスタT12のゲート電位はVofsとなり、ソース電位はVssまで低下していく。 At time t1, the signals WS and AZ change from low to high. As a result, the transistors T13 and T14 are switched from off to on. When the transistor T13 is turned on, the gate potential of the transistor T12 becomes Vofs and the source potential thereof drops to Vss.
時刻t2において、信号AZがハイからローになる。これにより、トランジスタT14がオンからオフに切り替わる。トランジスタT14がオフになることで、トランジスタT12のソース電位Vsは、電源電位Vssから切り離されるとともに、キャパシタC12に蓄えられた電荷により上昇を始める。 At time t2, the signal AZ changes from high to low. This causes the transistor T14 to switch from on to off. When the transistor T14 is turned off, the source potential Vs of the transistor T12 is separated from the power source potential Vss and starts rising due to the electric charge stored in the capacitor C12.
その後、時刻t3において信号WSがハイからローになる。これにより、トランジスタT13がオンからオフに切り替わる。トランジスタT13がオフになることでトランジスタT12のゲートは信号線Dataから切り離される。またこの時刻t3の時点で、信号線Dataの電位がVsigに変化する。 Then, at time t3, the signal WS changes from high to low. This causes the transistor T13 to switch from on to off. When the transistor T13 is turned off, the gate of the transistor T12 is separated from the signal line Data. Further, at time t3, the potential of the signal line Data changes to Vsig.
その後、時刻t4になると再び信号WSがローからハイになる。これにより、トランジスタT13がオフからオンに切り替わる。トランジスタT13がオンになることで、トランジスタT12のゲート電位はVsigとなる。 Then, at time t4, the signal WS changes from low to high again. This causes the transistor T13 to switch from off to on. When the transistor T13 is turned on, the gate potential of the transistor T12 becomes Vsig.
その後、時刻t5において信号WSがハイからローになる。これにより、トランジスタT13がオンからオフに切り替わる。そして、時刻t6の時点で信号DSがハイからローになる。これにより、トランジスタT11がオンからオフに切り替わり、有機EL素子ELに電流が流れて有機EL素子ELが発光する。 Then, at time t5, the signal WS changes from high to low. This causes the transistor T13 to switch from on to off. Then, at time t6, the signal DS changes from high to low. As a result, the transistor T11 is switched from on to off, a current flows through the organic EL element EL, and the organic EL element EL emits light.
このように図16に示した画素回路が駆動する際、時刻t1において、信号電圧VdataがVsigからVofsに切り替わる際、カップリングの影響が無ければ、トランジスタT12のソース電位は破線で示したように変化する。しかし、上述したようPチャネル型の画素回路において指摘したように、寄生容量を介したカップリングの影響で、トランジスタT12のソースに書き込むVssの電位が変動してしまう。 As described above, when the pixel circuit shown in FIG. 16 is driven, at the time t1, when the signal voltage Vdata is switched from Vsig to Vofs, if there is no influence of coupling, the source potential of the transistor T12 is as shown by the broken line. Change. However, as pointed out in the P-channel type pixel circuit as described above, the potential of Vss written to the source of the transistor T12 fluctuates due to the influence of coupling through the parasitic capacitance.
図17に示したn+1ライン目の画素回路と、図18に示したn+2ライン目の画素回路とでは、カップリングの電位方向が変わり、時刻t3からt4におけるVth補正期間で、Vth補正開始時のトランジスタT12のゲートソース間電圧Vgsが変動する。そして、時刻t4からt5における映像信号書き込み期間が終了した後の、トランジスタT12のゲートソース間電圧Vgsも、n+1ライン目の画素回路と、n+2ライン目の画素回路とで異なってしまい、その結果、表示装置100は、図17や図18に示したような駆動を行うと、クロストークが発生する。
The potential direction of the coupling changes between the pixel circuit on the (n+1)th line shown in FIG. 17 and the pixel circuit on the (n+2)th line shown in FIG. 18, and the Vth correction period from the time t3 to t4 The gate-source voltage Vgs of the transistor T12 changes. Further, the gate-source voltage Vgs of the transistor T12 after the video signal writing period from time t4 to t5 is also different between the pixel circuit on the (n+1)th line and the pixel circuit on the (n+2)th line, and as a result, When the
そこで、本実施形態では、Vth補正開始時のトランジスタT12のソースノードを決めるトランジスタT14のオン、オフのタイミングを、信号線の電位Vdataが、前段のVsigからVofsに切り替わる前とする。本実施形態は、このように駆動することで、寄生容量を介したカップリングの影響無く、トランジスタT12のVth補正を行うことが出来る。そして本実施形態では、寄生容量を介したカップリングの影響が無くなることで、クロストークの発生を防ぐことが出来る。 Therefore, in the present embodiment, the on/off timing of the transistor T14 that determines the source node of the transistor T12 at the start of Vth correction is set before the potential Vdata of the signal line is switched from Vsig in the previous stage to Vofs. In this embodiment, by driving in this way, Vth correction of the transistor T12 can be performed without the influence of coupling through the parasitic capacitance. Further, in the present embodiment, the influence of coupling via the parasitic capacitance is eliminated, so that the occurrence of crosstalk can be prevented.
図19は、本実施形態に係る、図16に示した画素回路を備える表示装置100におけるn+1ライン目の駆動方法を示す説明図である。図19には、信号電圧Vdata、駆動スキャナ132からの信号DS、書き込みスキャナ133からの信号WS、オートゼロスキャナ131からの信号AZの時間的推移が示されている。また図19には、トランジスタT12のソース電位Vsおよびゲート電位Vgの時間的推移も示されている。また図19には、トランジスタT14のソース電位Vsの時間的推移も示されている。
FIG. 19 is an explanatory diagram showing a driving method of the (n+1)th line in the
本実施形態では、図19に示したように、信号線の電位Vdataが、前段のVsigからVofsに切り替わる前の時刻t1の時点で、信号AZをローからハイに切り替える。時刻t1の時点で、信号AZをローからハイに切り替えることでトランジスタT14がオンからオフに切り替わる。トランジスタT14がオフになることで、信号電圧VdataがVsigからVofsに切り替わる際のカップリングがソース電位Vsに入っても、トランジスタT12のソース電位Vsに影響を及ぼすことが無くなる。 In the present embodiment, as shown in FIG. 19, the signal AZ is switched from low to high at time t1 before the potential Vdata of the signal line is switched from Vsig in the previous stage to Vofs. At time t1, the transistor T14 is switched from on to off by switching the signal AZ from low to high. By turning off the transistor T14, even if the coupling when the signal voltage Vdata switches from Vsig to Vofs enters the source potential Vs, the source potential Vs of the transistor T12 is not affected.
従って、本実施形態に係る表示装置100は、図19に示したような駆動を実行することで、寄生容量を介したカップリングの影響が無くなり、クロストークの発生を防ぐことが出来る。
Therefore, the
本開示の実施の形態に係る表示装置100は、Vth補正を行う水平期間より1水平期間以上前に、あらかじめトランジスタT12のゲートに電位Vofsを書き込むようにしてもよい。
In the
図20は、本実施形態に係る、図16に示した画素回路を備える表示装置100におけるn+1ライン目の駆動方法を示す説明図である。図20には、信号電圧Vdata、駆動スキャナ132からの信号DS、書き込みスキャナ133からの信号WS、オートゼロスキャナ131からの信号AZの時間的推移が示されている。また図20には、トランジスタT12のソース電位Vsおよびゲート電位Vgの時間的推移も示されている。また図20には、トランジスタT14のソース電位Vsの時間的推移も示されている。
FIG. 20 is an explanatory diagram showing a driving method of the (n+1)th line in the
図20に示した駆動方法では、Vth補正を行う水平期間の1つ前の水平期間における時刻t1の時点で信号WSをローからハイにしている。信号WSがローからハイになることでトランジスタT13がオンとなる。トランジスタT13がオンとなることで、トランジスタT12のゲートに電位Vofsが書き込まれる。そして時刻t2の時点で信号線Dataの電位がVsigになるとともに信号WSがハイからローになり、トランジスタT13がオフとなる。 In the driving method shown in FIG. 20, the signal WS is changed from low to high at time t1 in the horizontal period immediately preceding the horizontal period in which Vth correction is performed. When the signal WS changes from low to high, the transistor T13 is turned on. When the transistor T13 is turned on, the potential Vofs is written in the gate of the transistor T12. Then, at time t2, the potential of the signal line Data becomes Vsig, the signal WS goes from high to low, and the transistor T13 is turned off.
その後、前段のVsigからVofsに切り替わる前の時刻t3の時点で、信号AZをローからハイに切り替える。時刻t3の時点で、信号AZをローからハイに切り替えることでトランジスタT14がオンからオフに切り替わる。トランジスタT14がオフになることで、信号電圧VdataがVsigからVofsに切り替わる際のカップリングがソース電位Vsに入っても、トランジスタT12のソース電位Vsに影響を及ぼすことが無くなる。その後は、図19に示した駆動と同じ駆動が行われる。 After that, the signal AZ is switched from low to high at time t3 before switching from Vsig in the previous stage to Vofs. At time t3, the signal AZ is switched from low to high, thereby switching the transistor T14 from on to off. By turning off the transistor T14, even if the coupling when the signal voltage Vdata switches from Vsig to Vofs enters the source potential Vs, the source potential Vs of the transistor T12 is not affected. After that, the same drive as that shown in FIG. 19 is performed.
これにより、本開示の実施の形態に係る表示装置100は、前フレームの映像信号の影響を受けることなく、Vth補正開始時のトランジスタT12のゲートソース間電圧を設定する事が出来る。
Accordingly, the
<2.まとめ>
以上説明したように、本開示の実施の形態によれば、白背景に黒ウインドウなどの特殊なパターンを表示する際に、クロストークの発生を防ぎ、高品質の画像の表示を実現することが可能な表示装置100を提供することが出来る。
<2. Summary>
As described above, according to the embodiment of the present disclosure, when a special pattern such as a black window is displayed on a white background, the occurrence of crosstalk can be prevented and a high-quality image can be displayed. It is possible to provide the
そして、本開示の実施の形態に係る表示装置を備えた電子機器も同様に提供される。本開示の実施の形態に係る表示装置を備えた電子機器は、コントラストの良化と横クロストークの防止の2つの効果を奏する。そのような電子機器には、テレビ、スマートフォン等の携帯電話、タブレット型携帯端末、パーソナルコンピュータ、携帯型ゲーム機、携帯型音楽再生装置、デジタルスチルカメラ、デジタルビデオカメラ、腕時計型携帯端末、ウェアラブルデバイスなどがある。 Then, an electronic device including the display device according to the embodiment of the present disclosure is also provided. The electronic device including the display device according to the embodiment of the present disclosure has two effects of improving contrast and preventing lateral crosstalk. Such electronic devices include televisions, mobile phones such as smartphones, tablet type portable terminals, personal computers, portable game machines, portable music playback devices, digital still cameras, digital video cameras, wristwatch type portable terminals, wearable devices. and so on.
以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、本開示の技術的範囲はかかる例に限定されない。本開示の技術分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。 The preferred embodiments of the present disclosure have been described above in detail with reference to the accompanying drawings, but the technical scope of the present disclosure is not limited to such examples. It is obvious that a person having ordinary knowledge in the technical field of the present disclosure can come up with various changes or modifications within the scope of the technical idea described in the claims. It is understood that the above also naturally belongs to the technical scope of the present disclosure.
また、本明細書に記載された効果は、あくまで説明的または例示的なものであって限定的ではない。つまり、本開示に係る技術は、上記の効果とともに、または上記の効果に代えて、本明細書の記載から当業者には明らかな他の効果を奏しうる。 Further, the effects described in the present specification are merely illustrative or exemplary, and are not limiting. That is, the technology according to the present disclosure may have other effects that are apparent to those skilled in the art from the description of the present specification, in addition to or instead of the above effects.
なお、以下のような構成も本開示の技術的範囲に属する。
(1)
発光素子と、
前記発光素子のアノードに第1端子が接続される駆動トランジスタと、
前記駆動トランジスタのゲートに第2端子が接続され、前記駆動トランジスタへ書き込まれる信号電圧をサンプリングするサンプリングトランジスタと、
前記駆動トランジスタの第2端子に第1端子が接続され、第2端子に電源電圧を供給する電源線が接続される発光制御トランジスタと、
所定のタイミングで前記発光素子のアノードを所定の電位にリセットするリセットトランジスタと、
を備え、
前記信号電圧が、前フレームの映像信号から前記駆動トランジスタの閾値補正基準電位に切り替わる前に前記発光制御トランジスタをオンさせて、前記駆動トランジスタの第2端子に前記電源電圧を書き込む、画素回路。
(2)
前記駆動トランジスタの閾値補正を行う水平期間の1以上前の水平期間に前記駆動トランジスタのゲートに閾値補正基準電位を設定するよう前記サンプリングトランジスタをオンさせる、前記(1)に記載の画素回路。
(3)
前記発光制御トランジスタは、Pチャネル型のトランジスタであり、前記第1端子はドレインである、前記(1)または(2)に記載の画素回路。
(4)
前記リセットトランジスタは、Pチャネル型のトランジスタである、前記(1)〜(3)のいずれかに記載の画素回路。
(5)
前記駆動トランジスタは、Pチャネル型のトランジスタであり、前記第1端子はドレインであり、前記第2端子はソースである、前記(1)〜(4)のいずれかに記載の画素回路。
(6)
前記発光制御トランジスタは、Nチャネル型のトランジスタであり、前記第1端子はソースである、前記(1)または(2)に記載の画素回路。
(7)
前記リセットトランジスタは、Nチャネル型のトランジスタである、前記(1)、(2)または(6)のいずれかに記載の画素回路。
(8)
前記駆動トランジスタは、Nチャネル型のトランジスタであり、前記第1端子はソースであり、前記第2端子はドレインである、前記(1)、(2)、(6)または(7)のいずれかに記載の画素回路。
(9)
前記(1)〜(8)のいずれかに記載の画素回路が配置される画素アレイ部と、
前記画素アレイ部を駆動させる駆動回路と、
を備える、表示装置。
(10)
前記(9)に記載の表示装置を備える、電子機器。
(11)
発光素子と、
前記発光素子のアノードに第1端子が接続される駆動トランジスタと、
前記駆動トランジスタのゲートに第2端子が接続され、前記駆動トランジスタへ書き込まれる信号電圧をサンプリングするサンプリングトランジスタと、
前記駆動トランジスタの第2端子に第1端子が接続され、第2端子に電源電圧を供給する電源線が接続される発光制御トランジスタと、
所定のタイミングで前記発光素子のアノードを所定の電位にリセットするリセットトランジスタと、
を備える画素回路において、
前記信号電圧が、前フレームの映像信号から前記駆動トランジスタの閾値補正基準電位に切り替わる前に前記発光制御トランジスタをオンさせて、前記駆動トランジスタの第2端子に前記電源電圧を書き込むことを含む、画素回路の駆動方法。
The following configurations also belong to the technical scope of the present disclosure.
(1)
A light emitting element,
A drive transistor having a first terminal connected to the anode of the light emitting device;
A sampling transistor having a second terminal connected to the gate of the driving transistor and sampling a signal voltage written to the driving transistor;
A light emission control transistor having a first terminal connected to a second terminal of the drive transistor and a power supply line supplying a power supply voltage connected to a second terminal;
A reset transistor that resets the anode of the light emitting element to a predetermined potential at a predetermined timing,
Equipped with
A pixel circuit, wherein the light emission control transistor is turned on before the signal voltage is switched from the video signal of the previous frame to the threshold correction reference potential of the drive transistor, and the power supply voltage is written to the second terminal of the drive transistor.
(2)
The pixel circuit according to (1), wherein the sampling transistor is turned on so as to set a threshold correction reference potential to the gate of the drive transistor in a horizontal period that is one or more horizontal periods before the threshold period of the drive transistor is corrected.
(3)
The pixel circuit according to (1) or (2), wherein the light emission control transistor is a P-channel type transistor, and the first terminal is a drain.
(4)
The pixel circuit according to any one of (1) to (3) above, wherein the reset transistor is a P-channel type transistor.
(5)
The pixel circuit according to any one of (1) to (4), wherein the driving transistor is a P-channel type transistor, the first terminal is a drain, and the second terminal is a source.
(6)
The pixel circuit according to (1) or (2), wherein the light emission control transistor is an N-channel type transistor, and the first terminal is a source.
(7)
The pixel circuit according to any one of (1), (2), or (6), wherein the reset transistor is an N-channel type transistor.
(8)
Any one of (1), (2), (6) or (7) above, wherein the drive transistor is an N-channel type transistor, the first terminal is a source, and the second terminal is a drain. The pixel circuit according to 1.
(9)
A pixel array section in which the pixel circuit according to any one of (1) to (8) is arranged;
A drive circuit for driving the pixel array section,
And a display device.
(10)
An electronic device comprising the display device according to (9).
(11)
A light emitting element,
A drive transistor having a first terminal connected to the anode of the light emitting device;
A sampling transistor having a second terminal connected to the gate of the driving transistor and sampling a signal voltage written to the driving transistor;
A light emission control transistor having a first terminal connected to a second terminal of the drive transistor and a power supply line supplying a power supply voltage connected to a second terminal;
A reset transistor that resets the anode of the light emitting element to a predetermined potential at a predetermined timing,
In a pixel circuit including
A pixel including turning on the light emission control transistor before the signal voltage switches from the video signal of the previous frame to the threshold correction reference potential of the drive transistor, and writing the power supply voltage to the second terminal of the drive transistor; How to drive a circuit.
100 :表示装置
110 :画素部
111B :画素
111G :画素
111R :画素
120 :水平セレクタ
130 :垂直スキャナ
131 :オートゼロスキャナ
132 :駆動スキャナ
133 :書き込みスキャナ
C1 :キャパシタ
C2 :キャパシタ
T1 :トランジスタ
T2 :トランジスタ
T3 :トランジスタ
T4 :トランジスタ
100: Display device 110:
Claims (11)
前記発光素子のアノードに第1端子が接続される駆動トランジスタと、
前記駆動トランジスタのゲートに第2端子が接続され、前記駆動トランジスタへ書き込まれる信号電圧をサンプリングするサンプリングトランジスタと、
前記駆動トランジスタの第2端子に第1端子が接続され、第2端子に電源電圧を供給する電源線が接続される発光制御トランジスタと、
所定のタイミングで前記発光素子のアノードを所定の電位にリセットするリセットトランジスタと、
を備え、
前記信号電圧が、前フレームの映像信号から前記駆動トランジスタの閾値補正基準電位に切り替わる前に前記発光制御トランジスタをオンさせて、前記駆動トランジスタの第2端子に前記電源電圧を書き込む、画素回路。 A light emitting element,
A drive transistor having a first terminal connected to the anode of the light emitting device;
A sampling transistor having a second terminal connected to the gate of the driving transistor and sampling a signal voltage written to the driving transistor;
A light emission control transistor having a first terminal connected to a second terminal of the drive transistor and a power supply line supplying a power supply voltage connected to a second terminal;
A reset transistor that resets the anode of the light emitting element to a predetermined potential at a predetermined timing,
Equipped with
A pixel circuit, wherein the light emission control transistor is turned on before the signal voltage is switched from the video signal of the previous frame to the threshold correction reference potential of the drive transistor, and the power supply voltage is written to the second terminal of the drive transistor.
前記画素アレイ部を駆動させる駆動回路と、
を備える、表示装置。 A pixel array section in which the pixel circuit according to claim 1 is arranged;
A drive circuit for driving the pixel array section,
And a display device.
前記発光素子のアノードに第1端子が接続される駆動トランジスタと、
前記駆動トランジスタのゲートに第2端子が接続され、前記駆動トランジスタへ書き込まれる信号電圧をサンプリングするサンプリングトランジスタと、
前記駆動トランジスタの第2端子に第1端子が接続され、第2端子に電源電圧を供給する電源線が接続される発光制御トランジスタと、
所定のタイミングで前記発光素子のアノードを所定の電位にリセットするリセットトランジスタと、
を備える画素回路において、
前記信号電圧が、前フレームの映像信号から前記駆動トランジスタの閾値補正基準電位に切り替わる前に前記発光制御トランジスタをオンさせて、前記駆動トランジスタの第2端子に前記電源電圧を書き込むことを含む、画素回路の駆動方法。
A light emitting element,
A drive transistor having a first terminal connected to the anode of the light emitting device;
A sampling transistor having a second terminal connected to the gate of the driving transistor and sampling a signal voltage written to the driving transistor;
A light emission control transistor having a first terminal connected to a second terminal of the drive transistor and a power supply line supplying a power supply voltage connected to a second terminal;
A reset transistor that resets the anode of the light emitting element to a predetermined potential at a predetermined timing,
In a pixel circuit including
A pixel including turning on the light emission control transistor before the signal voltage switches from the video signal of the previous frame to the threshold correction reference potential of the drive transistor, and writing the power supply voltage to the second terminal of the drive transistor; How to drive a circuit.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018215525A JP2020085959A (en) | 2018-11-16 | 2018-11-16 | Pixel circuit, display device, method for driving pixel circuit, and electronic apparatus |
PCT/JP2019/042826 WO2020100616A1 (en) | 2018-11-16 | 2019-10-31 | Pixel circuit, display device, drive method for pixel circuit, and electronic device |
CN201980072974.1A CN112970055A (en) | 2018-11-16 | 2019-10-31 | Pixel circuit, display device, driving method of pixel circuit, and electronic apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018215525A JP2020085959A (en) | 2018-11-16 | 2018-11-16 | Pixel circuit, display device, method for driving pixel circuit, and electronic apparatus |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020085959A true JP2020085959A (en) | 2020-06-04 |
Family
ID=70730513
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018215525A Pending JP2020085959A (en) | 2018-11-16 | 2018-11-16 | Pixel circuit, display device, method for driving pixel circuit, and electronic apparatus |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP2020085959A (en) |
CN (1) | CN112970055A (en) |
WO (1) | WO2020100616A1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023182097A1 (en) * | 2022-03-25 | 2023-09-28 | ソニーセミコンダクタソリューションズ株式会社 | Display device and method for driving same |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022230578A1 (en) * | 2021-04-26 | 2022-11-03 | ソニーセミコンダクタソリューションズ株式会社 | Display device, and electronic instrument |
TWI818605B (en) * | 2021-07-08 | 2023-10-11 | 南韓商Lg顯示器股份有限公司 | Pixel circuit and display device including the same |
CN115101011A (en) * | 2021-07-21 | 2022-09-23 | 武汉天马微电子有限公司 | Pixel circuit configured to control light emitting element |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008241948A (en) * | 2007-03-27 | 2008-10-09 | Sony Corp | Display device and its driving method |
JP5287210B2 (en) * | 2008-12-17 | 2013-09-11 | ソニー株式会社 | Display device and electronic device |
JP2013092674A (en) * | 2011-10-26 | 2013-05-16 | Sony Corp | Drive circuit, drive method, display device, and electronic device |
KR102141238B1 (en) * | 2013-05-22 | 2020-08-06 | 삼성디스플레이 주식회사 | Pixel and Organic Light Emitting Display Device |
JP6201465B2 (en) * | 2013-07-08 | 2017-09-27 | ソニー株式会社 | Display device, driving method of display device, and electronic apparatus |
JP6658680B2 (en) * | 2017-06-22 | 2020-03-04 | ソニー株式会社 | Display device |
JP6690614B2 (en) * | 2017-08-30 | 2020-04-28 | ソニー株式会社 | Display device |
JP7090412B2 (en) * | 2017-10-30 | 2022-06-24 | ソニーセミコンダクタソリューションズ株式会社 | Pixel circuits, display devices, pixel circuit drive methods and electronic devices |
-
2018
- 2018-11-16 JP JP2018215525A patent/JP2020085959A/en active Pending
-
2019
- 2019-10-31 CN CN201980072974.1A patent/CN112970055A/en active Pending
- 2019-10-31 WO PCT/JP2019/042826 patent/WO2020100616A1/en active Application Filing
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023182097A1 (en) * | 2022-03-25 | 2023-09-28 | ソニーセミコンダクタソリューションズ株式会社 | Display device and method for driving same |
Also Published As
Publication number | Publication date |
---|---|
WO2020100616A1 (en) | 2020-05-22 |
CN112970055A (en) | 2021-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10909919B2 (en) | Display device, method for driving display device, and electronic apparatus | |
US11881164B2 (en) | Pixel circuit and driving method thereof, and display panel | |
US11620942B2 (en) | Pixel circuit, driving method thereof and display device | |
CN113838419B (en) | Pixel circuit, driving method thereof and display panel | |
US11222587B2 (en) | Pixel circuit, display device, driving method of pixel circuit, and electronic apparatus | |
JP6201465B2 (en) | Display device, driving method of display device, and electronic apparatus | |
WO2020100616A1 (en) | Pixel circuit, display device, drive method for pixel circuit, and electronic device | |
JP2015034861A (en) | Display device, driving method of display device, and electronic apparatus | |
US11398186B2 (en) | Pixel circuit, display device, driving method of pixel circuit, and electronic apparatus | |
CN108597445B (en) | Display device, driving method for display device, and electronic apparatus | |
US11289019B2 (en) | Pixel circuit, display device, method for driving pixel circuit, and electronic apparatus | |
JP6690614B2 (en) | Display device | |
WO2022124165A1 (en) | Display device | |
US20140218270A1 (en) | Display device, driving method of display device, and electronic apparatus | |
CN112785983B (en) | Display device | |
JP2010026119A (en) | Display and method of driving the same, and electronic equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20190208 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20190515 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20190522 |