JP2020064970A - トレンチキャパシタおよびトレンチキャパシタの製造方法 - Google Patents
トレンチキャパシタおよびトレンチキャパシタの製造方法 Download PDFInfo
- Publication number
- JP2020064970A JP2020064970A JP2018195738A JP2018195738A JP2020064970A JP 2020064970 A JP2020064970 A JP 2020064970A JP 2018195738 A JP2018195738 A JP 2018195738A JP 2018195738 A JP2018195738 A JP 2018195738A JP 2020064970 A JP2020064970 A JP 2020064970A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- base material
- trench capacitor
- trench
- trenches
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 89
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000000463 material Substances 0.000 claims abstract description 108
- 229910052751 metal Inorganic materials 0.000 claims abstract description 101
- 239000002184 metal Substances 0.000 claims abstract description 99
- 238000010030 laminating Methods 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 40
- 238000001039 wet etching Methods 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 180
- 239000011241 protective layer Substances 0.000 description 47
- 238000005530 etching Methods 0.000 description 22
- 239000010408 film Substances 0.000 description 19
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 12
- 230000004888 barrier function Effects 0.000 description 11
- 238000000605 extraction Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 229910052718 tin Inorganic materials 0.000 description 9
- 238000000231 atomic layer deposition Methods 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 239000010409 thin film Substances 0.000 description 7
- 239000007769 metal material Substances 0.000 description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 5
- 238000007747 plating Methods 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 239000002243 precursor Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- -1 polysilicon Chemical class 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910004121 SrRuO Inorganic materials 0.000 description 1
- 229910002353 SrRuO3 Inorganic materials 0.000 description 1
- SEQDDYPDSLOBDC-UHFFFAOYSA-N Temazepam Chemical compound N=1C(O)C(=O)N(C)C2=CC=C(Cl)C=C2C=1C1=CC=CC=C1 SEQDDYPDSLOBDC-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- SRLSISLWUNZOOB-UHFFFAOYSA-N ethyl(methyl)azanide;zirconium(4+) Chemical compound [Zr+4].CC[N-]C.CC[N-]C.CC[N-]C.CC[N-]C SRLSISLWUNZOOB-UHFFFAOYSA-N 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000006104 solid solution Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/33—Thin- or thick-film capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
【課題】単位面積あたりの発生容量を向上させることができるキャパシタを提供する。【解決手段】トレンチキャパシタ1において、一又は複数の第1金属層22a1〜22a4と、一又は複数の第1金属層と積層方向に交互に積層された一又は複数の第2金属層22b1〜22b3と、を有し、上面から積層方向に延びる一又は複数のトレンチが設けられた導電性基材22と、導電性基材の上面及び一又は複数のトレンチを画定する壁面を被覆する誘電体層21と、誘電体層を被覆する上部電極層23と、を備える。一又は複数のトレンチの各々には、積層方向と垂直な方向に凹む一又は複数の凹部が設けられている。【選択図】図3
Description
本発明は、新規のトレンチキャパシタおよび当該トレンチキャパシタの製造方法に関する。
キャパシタの一種として薄膜キャパシタが知られている。薄膜キャパシタは、薄膜プロセスにより形成されたMIM構造体を備え、このMIM構造体により容量を発生させる。MIM構造体は、誘電体からなる誘電体層と導体からなる電極層とが交互に積層された積層体である。薄膜キャパシタにおいては、小型化又は高容量化のために、単位面積あたりの発生容量を向上させることが求められている。
単位面積あたりの発生容量を向上させることが可能な薄膜キャパシタとして、トレンチキャパシタが知られている。トレンチキャパシタは、トレンチと呼ばれる凹凸構造が多数形成された絶縁性の基材と、その一部がトレンチに沿って延伸するように設けられたMIM構造体と、を備えている。トレンチキャパシタにおいては、基材の厚さ方向に伸びるトレンチ内にもMIM構造体が設けられるため、単位面積あたりの容量を向上させることができる。
従来のトレンチキャパシタとして、特開平6−204403号公報及び特開2008−251972号公報が知られている。
トレンチキャパシタにおいては、MIM構造体が基材の厚さ方向にも延伸していることからMIM構造体の電極層における電流経路が長くなる。その結果、トレンチキャパシタでは、等価直列抵抗(ESR)が大きくなるという問題がある。この問題に対処するために、導電性材料から成る基材を有するキャパシタが特開2003−045739号公報及び国際公開第2017/026316号により提案されている。これらのキャパシタにおいては、絶縁性の基材の表面に薄い下部電極層を設ける代わりに基材自体を導電性とすることで電流経路の断面積が大きくなるためESRを低減することができる。
導電性基材を有するキャパシタにおいても単位面積あたりの発生容量のさらなる向上が求められる。
本開示の目的の一つは、導電性基材を有するキャパシタにおいて単位面積あたりの発生容量を向上させることである。
一実施形態によるトレンチキャパシタは、一又は複数の第1金属層と、前記一又は複数の第1金属層と積層方向に交互に積層された一又は複数の第2金属層と、を有し、上面から積層方向に延びる一又は複数のトレンチが設けられた導電性基材と、前記導電性基材の前記上面及び前記一又は複数のトレンチを画定する壁面を被覆する誘電体層と、前記誘電体層を被覆する電極層と、を備える。当該実施形態において、前記一又は複数のトレンチの各々には、前記積層方向と垂直な方向に凹む一又は複数の凹部が設けられている。
一実施形態において、前記一又は複数の凹部は、前記一又は複数の第2金属層に設けられる。
一実施形態において、前記第1金属層は、前記第2金属層とは異なる材料から成る。
一実施形態において、前記一又は複数の第1金属層は、前記導電性基材の最下層となる最下層第1金属層を含む。
一実施形態によるトレンチキャパシタは、前記導電性基材の下に設けられた絶縁基材をさらに備える。当該実施形態において、前記一又は複数のトレンチと前記絶縁基材との間に、前記最下層第1金属層が設けられる。
一実施形態において、前記一又は複数の第1金属層は、前記導電性基材の最上層となる最上層第1金属層を含む。
一実施形態によるトレンチキャパシタは、前記電極層を被覆する他の誘電体層と、前記他の誘電体層を被覆する他の電極層と、をさらに備える。
一実施形態による電子部品は、上記のトレンチキャパシタの少なくとも一つを含む。
一実施形態によるトレンチキャパシタの製造方法は、絶縁基材の上に一又は複数の第1金属層と一又は複数の第2金属層とを積層方向において交互に積層して積層体を作成する工程と、前記積層体に前記積層方向に延びる一又は複数のトレンチを設ける工程と、前記トレンチに前記積層方向と垂直な方向に凹む一又は複数の凹部を設けることにより導電性基材を形成する工程と、前記導電性基材の上面及び前記一又は複数のトレンチを画定する壁面に誘電体層を形成する工程と、前記誘電体層の上に電極層を形成する工程と、を備える。
一実施形態において、前記一又は複数の凹部を設ける工程は、ウェットエッチングにより前記第2金属層を選択的に除去する工程を含む。
本発明の実施形態によれば、導電性基材を有するキャパシタにおいて単位面積あたりの発生容量を向上させることであるができる。
以下、適宜図面を参照し、本発明の様々な実施形態を説明する。なお、複数の図面において共通する構成要素には当該複数の図面を通じて同一の参照符号が付されている。各図面は、説明の便宜上、必ずしも正確な縮尺で記載されているとは限らない点に留意されたい。特に、後述する電極層や誘電体層は、実際には非常に薄い膜であるが、各図面においては、説明の便宜のために視認できる程度の厚さを有するように記載されている。
図1から図3を参照して一実施形態によるキャパシタ1について説明する。これらの図に示されているキャパシタ1は、MIM構造体を有するトレンチキャパシタである。このMIM構造体が容量を発生させる。図1は、トレンチキャパシタ1の模式的な斜視図であり、図2は、トレンチキャパシタ1の模式的な平面図であり、図3は、トレンチキャパシタ1をI−I線で切断した断面を模式的に示す断面図である。
図示のように、一実施形態によるトレンチキャパシタ1は、絶縁性基材10と、絶縁性基材10の上に設けられたMIM構造体20と、MIM構造体20を覆うように設けられた保護層40と、を備える。保護層40の外側には、外部電極2及び外部電極3が設けられる。外部電極2及び外部電極3は、詳しくは後述するように、MIM構造体20を構成する電極層と電気的に接続される。
トレンチキャパシタ1は、外部電極2及び外部電極3を回路基板に設けられたランドに接合することにより、当該回路基板に実装される。この回路基板は、様々な電子機器に搭載され得る。トレンチキャパシタ1が実装された回路基板を備える電子機器には、スマートフォン、携帯電話、タブレット端末、ゲームコンソール、及びこれら以外のトレンチキャパシタ1が実装された回路基板を備えることができる任意の電子機器が含まれる。
図1から図3には、互いに直交するX方向、Y方向、及びZ方向が示されている。本明細書においては、これらの図に示されているX方向、Y方向、及びZ方向を基準としてトレンチキャパシタ1の構成部材の向きや配置を説明することがある。具体的には、文脈上別に解される場合を除き、トレンチキャパシタ1の「幅」方向、「長さ」方向、及び「厚さ」方向はそれぞれ、図1のX軸に沿う方向、Y軸に沿う方向、及びZ軸に沿う方向とする。本明細書においてトレンチキャパシタ1及びその構成部材の上下方向に言及する際には、図3の上下方向を基準とする。つまり、文脈上別に解される場合を除き、Z軸の正方向がトレンチキャパシタ1の上方向とされ、Z軸の負方向がトレンチキャパシタ1の下方向とされる。
一実施形態において、絶縁性基材10は、Siなどの絶縁材料から成る。一実施形態において、絶縁性基材10は、概ね板状に形成されており、その幅方向(X軸方向)の寸法は例えば50μm〜5000μmとされ、その長さ方向(Y軸方向)の寸法は例えば50μm〜5000μmとされ、その厚さ方向(Z軸方向)の寸法は例えば5μm〜500μmとされる。本明細書において具体的に示される絶縁性基材10の寸法は例示に過ぎず、絶縁性基材10は任意の寸法をとることができる。
図3に示されているように、絶縁性基材10の上面には、MIM構造体20が設けられている。MIM構造体20は、導電性基材22と、誘電体層21、電極層23と、を備える。MIM構造体20は、2層以上のMIM層を含んでもよい。例えば、MIM構造体20が2層のMIM層を有する場合には、導電性基材22、誘電体層21、及び電極層23から構成される第1層目のMIM層の上に第2層目のMIM層が形成される。例えば、第2層目のMIM層は、電極層23の上に設けられた誘電体層21とは別の誘電体層と、この誘電体層の上に設けられた電極層23とは別の電極層と、を備えることができる。この場合、電極層23は、第1層目のMIM層の上側の電極層としての機能と、第2層目のMIM層の下側の電極層としての機能を兼ねる。MIM層の数は特に限定されない。本明細書においてMIM構造体20における上下方向に言及する場合には、下部電極及び上部電極という慣用されている名称と整合性をとるために、Z軸方向に沿う上下方向ではなく、導電性基材22により近い側を「下」とし、導電性基材22からより遠い側を「上」として説明がなされることがある。
導電性基材22は、一又は複数の第1金属層と、この一又は複数の第1金属層と積層方向に交互に積層された一又は複数の第2金属層とを有する。図示の実施形態では、4層の第1金属層22a1〜22a4と3層の第2金属層22b1〜22b3とが交互に積層されている。図示の実施形態においては、積層方向はZ方向である。この導電性基材22において、第1金属層22a1が最下層に設けられており、第1金属層22a4が最上層に設けられている。第1金属層22a1〜22a4のうち最下層に設けられる層を最下層第1金属層ということがある。第1金属層22a1は、最下層第1金属層の例である。第1金属層22a1〜22a4のうち最上層に設けられる層を最上層第1金属層ということがある。第1金属層22a4は、最上層第1金属層の例である。第1金属層は4層より多い数または少なく数だけ積層されてもよい。第2金属層は3層よりも多い数または少ない数だけ積層されてもよい。第1金属層22a1〜22a4を互いに区別する必要がない場合には、これらを総称して第1金属層22aと呼ぶことがある。第2金属層22b1〜22b3を互いに区別する必要がない場合には、これらを総称して第2金属層22bと呼ぶことがある。第1金属層22a1〜22a4及び第2金属層22b1〜22b3の厚さ(Z方向寸法)は、例えば、0.01μm〜100μmとされる。
第1金属層22a及び第2金属層22bは、いずれも導電性に優れた金属材料からなる。第1金属層22aは、第2金属層22bの材料とは異なる材料から形成される。後述するように、導電性基材22に形成されるトレンチの壁面は、ウェットエッチングによりエッチングされる。第1金属層22aのウェットエッチング速度(以下、「第1エッチング速度」ということがある。)は、第2金属層22bのウェットエッチング速度(以下、「第2エッチング速度」ということがある。)と異なる。一実施形態においては、第2エッチング速度が第1エッチング速度よりも大きい。一実施形態において、第2エッチング速度の第1エッチング速度に対する比は、5:1以上が望ましく、20:1以上がさらに望ましく、100:1以上であることがさらに望ましい。第1金属層22a及び第2金属層22bの材料は、(1)Au、Ag、Pt、Cu、W、Ru、Co、Ni、Sn、Cr、Zn、Ti、Al、及びこれら以外の金属材料、(2)ポリシリコン等のSi化合物、(3)TiN、ZrN、及びこれら以外の窒化物、並びに(4)ITO、SrRuO3、及びこれら以外の酸化物から成る群より、第2エッチング速度が第1エッチング速度よりも大きいという条件を満たすように選択されてもよい。
第1金属層22a及び第2金属層22bは、メッキ法、スパッタリング法、真空蒸着法、CVD法、ALD法、PLD法、MBE法、及びこれら以外の公知の成膜手法を用いて絶縁性基材10の上に設けられる。
導電性基材22には、その上面22cから第1金属層22a及び第2金属層22bの積層方向に延びる一又は複数のトレンチ11が設けられる。図示の実施形態では、9つのトレンチ11が設けられている。複数のトレンチ11の各々は、Z軸方向に所定の深さを有するように形成される。本明細書においては、Z軸方向をトレンチ11の深さ方向と呼ぶことがある。図1に示されているように、複数のトレンチ11の各々は、その平面視の形状が、X軸方向に沿って伸びる辺とY軸方向に沿って伸びる辺とで画定されるほぼ正方形となるように形成されている。トレンチ11の数及び形状には制限がない。
一実施形態において、複数のトレンチ11の各々は、単位面積あたりの高容量化を実現するために、高アスペクト比を有するように形成される。つまり、複数のトレンチ11の各々は、その幅(例えば、X軸方向又はY軸方向の辺の長さ)に対する深さ(Z軸方向の深さ)の比が大きくなるように形成される。複数のトレンチ11の各々の幅(X軸方向における寸法)は例えば0.1μm〜5μmとされ、その深さ(Z軸方向における寸法)は例えば1μm〜100μmとされる。本明細書において具体的に示されるトレンチ11の寸法は例示に過ぎず、トレンチ11は任意の寸法をとることができる。また、トレンチ11の平面視における形状は長方形形状に限られず、トレンチ11は任意の形状を取ることができる。一実施形態において、トレンチ11は、その深さ(Z軸方向における寸法)が40μmであり、その幅(X軸方向における寸法)が1.0μmとなるように構成される。一実施形態において、トレンチ11のZ方向における底面と絶縁性基材10との間には最下層第1金属層22a1が設けられる。他の実施形態において、トレンチ11は、導電性基材22を上面22cから下面(符号省略)まで貫通している。
トレンチ11は、例えば導電性基材22の上面22cにトレンチ11のパターンに対応する開口が形成されたマスクを形成した後、エッチングにより当該導電性基材22をエッチングすることで形成され得る。導電性基材22のエッチング加工は、深掘りRIE(深掘り反応性エッチング)などの反応性イオンエッチング法により行われ得る。
図示の実施形態において、9つのトレンチの各々には、積層方向と垂直な方向(すなわち、XY平面に延びる方向)に凹む凹部11aが設けられている。この凹部11aは、その深さが1nm〜10μmとされる。トレンチ11に形成された凹部11aの深さは、当該トレンチ11を画定する積層方向に延びる壁面から凹部11aの最も深い位置までの距離とすることができる。
一実施形態において、凹部11aは、トレンチ11に露出している第2金属層22bをウェットエッチングでエッチングすることにより形成される。上記のように、第2金属層22bのウェットエッチング速度である第2エッチング速度は第1金属層22aのウェットエッチング速度である第1エッチング速度よりも大きいので、トレンチ11を画定するZ方向に延びる壁面から第22金属層22bが選択的に除去される。
一実施形態においては、図示のように、導電性基材22の上面22c及び導電性基材22に設けられたトレンチ11内に誘電体層21が設けられる。誘電体層21は、トレンチ11内において、当該トレンチ11を画定する壁面に沿って延びる。誘電体層21は、トレンチ11内の積層方向に延びる壁面及び凹部11aを画定する壁面の両方に設けられる。誘電体層21は、導電性基材22の上面22c及びトレンチ11及び凹部11aに追従する形状を有するように設けられる。
一実施形態において、誘電体層21は、例えばジルコニア(ZrO2)を主成分とする。誘電体層21は、ジルコニアと第2成分(例えば、H,C,N,F,P,Clなどプリカーサ由来の不純物)との固溶体であってもよい。
誘電体層21は、例えば、ALD(原子層堆積)法、スパッタ法、CVD法、又はこれら以外の公知の方法により形成される。一実施形態において、誘電体層21の膜厚は、絶縁耐性を確保するために10nm以上とされる。誘電体層21の膜厚が大きくなると、キャパシタ1の単位面積あたりの発生容量が低下してしまう。そこで、一実施形態において、誘電体層21の膜厚は、500nm以下とされる。
電極層23は、誘電体層21を被覆するように設けられる。電極層23は、例えば、ALD(原子層堆積)法、スパッタ法、蒸着法、めっき法、又はこれら以外の公知の方法により形成される。電極層23は、その膜厚が例えば5nm〜1000nmとなるように形成される。電極層23の膜厚が1000nmを越えると、大きな残留応力が生じるため、電極層23の厚さの上限は例えば1000nmとされる。
電極層23の材料は、導電性基材22の材料と同じであってもよい。例えば、電極層23の材料は、(1)Au、Ag、Pt、Cu、W、Ru、Co、Ni、Sn、Cr、Zn、Ti、Al、及びこれら以外の金属材料、(2)ポリシリコン等のSi化合物、(3)TiN、ZrN、及びこれら以外の窒化物、(4)並びにITO、SrRuO3、及びこれら以外の酸化物から成る群より選択される。
続いて、保護層40について説明する。保護層40は、外部から受ける衝撃などの機械的ダメージからMIM構造体20を保護するため、また、トレンチ11が設けられている導電性基材22の機械的強度を保つためにMIM構造体20を覆うように設けられる。保護層40は、第1保護層40aと第2保護層40bとを有する。
第1保護層40aは、MIM構造体20を被覆するように設けられる。第1保護層40aは、導電性基材22の表面にある電極層30を被覆するように設けられる。第1保護層40aは、トレンチ11及び凹部11aの内部にも設けられているので、MIM構造体20の機械的強度を向上させることができる。
第2保護層40bは、第1保護層40aの上面及び導電性基材22の側面22dに設けられる。第2保護層40bは、導電性基材22及び第1保護層40aを被覆するように設けられる。
第1保護層40a及び第2保護層40bの材料として、ポリイミド等の樹脂材料、酸化シリコン(SiO2)、窒化シリコン(SiN)、酸窒化シリコン(SiON)、及びこれら以外の絶縁材料を用いることができる。第1保護層40aは、例えば、CVD法により、導電性基材22の上面22c、トレンチ11内、及び凹部11a内に充填される。トレンチ11及び凹部11aは、第1保護層40aによって完全に充填される必要はなく、トレンチ11内及び凹部11a内には空隙があってもよい。第2保護層40bは、例えば、CVD法により導電性基材22、第1保護層40a、及び絶縁性基材10を被覆するように設けられる。第2保護層40bは、例えば、スピンコート法により感光性ポリイミドを塗布し、この塗布されたポリイミドを露光、現像、及びキュアすることにより形成されてもよい。第2保護層40bは、これ以外の任意の公知の方法により形成され得る。第2保護層40bのうち第1保護層40aの上面に設けられている部位は、その膜厚が例えば200nm〜5000nmとなるように形成される。一実施形態において、第2保護層40bのうち第1保護層40aの上面に設けられている部位の膜厚は3000nmとされる。保護層40の材料、膜厚、及び製法は、本明細書で明示的に説明されたものには限定されない。
第1保護層40aと第2保護層40bとの間、第1保護層40aとMIM構造体20との間、第2保護層40bと導電性基材22との間には、不図示のバリア層が設けられてもよい。バリア層は、トレンチキャパシタ1の耐候性を向上させるために、主にMIM構造体20の上に設けられる。一実施形態において、バリア層は、第2保護層40bから放出される水分や大気中の水分がMIM構造体20に到達しないように、MIM構造体20と第2保護層40bとの間に設けられる。バリア層は、水素ガスバリア性に優れた薄膜であってもよい。バリア層の材料として、アルミナ(Al2O3)、酸化シリコン(SiO2)、酸窒化シリコン(SiON)、ジルコニア(ZrO2)、及びこれら以外の絶縁材料を用いることができる。バリア層は、例えば、スパッタ法、CVD法、又はこれら以外の公知の方法により形成される。バリア層は、その膜厚が例えば5nm〜500nmとなるように形成される。一実施形態において、バリア層の膜厚は50nmとされる。バリア層の材料及び膜厚は、本明細書で明示的に説明されたものには限定されない。
続いて、外部電極2及び外部電極3について説明する。外部電極2及び外部電極3は、第2保護層40bの上側に、Y軸方向において互いから離間するように設けられる。外部電極2及び外部電極3は、第2保護層40bの上側に、金属材料を含む導体ペーストを塗布することにより形成される。外部電極2及び外部電極3は、めっき法により形成されてもよい。外部電極2及び外部電極3の材料として、Cu、Ni、Sn、Pd、Pt、Ag、Auもしくはこれら以外の金属材料、または、これらの金属元素の一または複数を含む合金材料を用いることができる。外部電極2及び外部電極3には、必要に応じて、半田バリア層及び半田濡れ層の少なくとも一方が形成されてもよい。
第1保護層40a及び第2保護層40bのY軸負方向の端の近くには貫通孔41が設けられており、Y軸正方向の端の近くには貫通孔42が設けられている。貫通孔41及び貫通孔42はいずれも、X軸方向に沿って延伸するとともに保護層40をZ軸方向に貫通するように設けられている。貫通孔41には引出電極2aが設けられ、貫通孔42には引出電極3aが設けられている。
引出電極2aは、その上端が外部電極2に接続され、その下端がMIM構造体20の電極層23に接続される。引出電極3aは、その上端が外部電極3に接続され、その下端が導電性基材22に接続される。
引出電極2a,3aの材料として、Cu、Ni、Sn、Pd、Pt、Ag、Auもしくはこれら以外の金属材料、または、これらの金属元素の一または複数を含む合金材料を用いることができる。引出電極2a,3aは、蒸着法、スパッタ法、めっき法、又はこれら以外の公知の方法により形成される。上記の外部電極2及び外部電極3に代えて引出電極2a及び引出電極3aを外部電極として用いてもよい。
続いて、図4a〜図4jを参照して、一実施形態によるトレンチキャパシタの製造方法について説明する。まず、図4aに示されているように、Siなどの絶縁材料から成る絶縁性基材10を準備する。次に、図4bに示すように、絶縁性基材10の上に第1金属層22aと第2金属層22bとを交互に積層することで積層体122を作成する。図示の積層体122は、4層の第1金属層22a(第1金属層22a1〜第4金属層22a4)と3層の第2金属層22bとを有している。積層体122の最下層が第1金属層22aであり、積層体122の最上層が第1金属層22a4である。
次に、この積層体122の上面122aにトレンチ11のパターンに対応する開口が形成されたマスクを設ける。このマスクは、図1に示されているトレンチ11に対応する開口パターンを有する。当該マスクに形成されている複数の開口は、平面視において概ね正方形の形状に形成される。次に、このマスクが設けられた積層体122にエッチングを行うことにより、当該積層体122に複数のトレンチが形成される。このエッチングは、深掘りRIEにより行われても良い。このようにして、積層体122に複数のトレンチ11が形成される。トレンチ11は、積層方向(Z方向)に延びる壁面により画定されている。
次に、絶縁性基材10からマスクを除去した後、このトレンチ11が形成された積層体122をウェットエッチング溶液に浸漬させる。このウェットエッチング溶液を用いた場合に第2金属層22bの第2エッチング速度は、第1金属層22aの第1エッチング速度よりも速くなるように、第1金属層22a及び第2金属層22bの材料が選択されている。これにより、図4dに示されているように、トレンチ11の壁面11bから第2金属層22b(第2金属層22b1〜第2金属層22b3が)選択的に除去され、トレンチ11の壁面11bに凹部11aが形成された導電性基材22が得られる。この凹部11aは、積層方向(Z方向)に対して垂直な方向に沿って延びている。すなわち、凹部11aは、XY平面に沿って延びている。
次に、図4eに示されているように、導電性基材22の上面22c、複数のトレンチ11の各々の内部、及び複数の凹部11aの各々の内部に誘電体層21となるのジルコニア膜を成膜する。ジルコニア膜は、例えば、ALD法により成膜される。ジルコニア膜の成膜のために、プリカーサとしてTEMAZ(Tetrakis(ethylmethylamino)zirconium)を使用し、反応ガスとしてO3を使用することができる。一実施形態において、成膜温度は、100℃から350℃とされる。別の実施形態において、成膜温度は、150℃から275℃とされる。次に、誘電体層21の上に電極層23となるTiN膜を成膜する。この電極層23となるTiN膜は、例えば、ALD法により成膜される。TiN膜の成膜のために、プリカーサとしてTiCl4を使用し、反応ガスとしてNH3を使用することができる。一実施形態において、成膜温度は、100℃から400℃とされる。次に、誘電体層21の上に電極層23を成膜する。電極層23は、例えば、ALD法により成膜される。このようにして、導電性基材22、当該導電性基材22を被覆する誘電体層21、当該誘電体層21を被覆する電極層23が積層されたMIM構造体20が作成される。
次に、図4fに示されているように、導電性基材22の上面22c、トレンチ11内、及び凹部11a内に設けられているMIM構造体20を被覆するように、CVD法により、酸化シリコン(SiO2)から成る第1保護層40aが設けられる。
次に、図4gに示されているように、Z軸方向から視た平面視における絶縁性基材10の周縁部において、絶縁性基材10の上に積層されている導電性基材22、誘電体層21、電極層23、及び第1保護層40aが除去される。これらの各層が除去されることにより、絶縁性基材10の上面10aの一部(平面視における周縁部)が露出する。この各層の除去は、ドライエッチング及びウェットエッチングにより行うことができる。
次に、図4hに示されているように、露出している絶縁性基材10の上面10a及び第1保護層40aの上に第2保護層40bが例えばCVD法により設けられる。
次に、図4iに示されているように、第2保護層40bのY軸方向の両端の各々の近くに、第1保護層40a及び第2保護層40bを貫通する貫通孔41,42がそれぞれ設けられる。貫通孔41,42は、例えば、ドライエッチングにより形成される。
次に、図4jに示されているように、めっき法により貫通孔41,42の内部に引出電極2a,3aがそれぞれ形成され、保護層40の表面に外部電極2及び外部電極3が形成される。以上により、トレンチキャパシタ1が得られる。
図5を参照して、別の実施形態によるトレンチキャパシタ1について説明する。図5に示されているトレンチキャパシタ1は、図1〜図3に示されているトレンチキャパシタ1と、トレンチの形状が異なっている。図5に示されているトレンチキャパシタ1は、導電性基材22に、平面視においてX軸方向に長い長方形形状のトレンチ111が3つ設けられている。トレンチ111の数は任意である。
図6を参照して、別の実施形態によるトレンチキャパシタ1について説明する。図6に示されているトレンチキャパシタ1は、図5に示されているトレンチキャパシタ1と、トレンチの形状が異なっている。図6に示されているトレンチキャパシタ1は、導電性基材22に、平面視においてY軸方向に長い長方形形状のトレンチ211が5つ設けられている。トレンチ211の数は任意である。
図7を参照して、別の実施形態によるトレンチキャパシタ1について説明する。図7に示されているトレンチキャパシタ1は、図1〜図3に示されているトレンチキャパシタ1と、トレンチ11の壁面に設けられている凹部が異なっている。図7に示されているトレンチキャパシタ1は、凹部311aの積層方向に垂直な方向における深さが、図2及び図3に示されている凹部11aよりも深くなるように構成されている。エッチング溶液への浸漬時間を長くすること、又は、第2金属層22bの材料として使用されるエッチング溶液におけるエッチング速度が速い材料を選択することで、凹部311aの深さを凹部11aの深さよりも深くすることができる。図7の実施形態においては、あるトレンチ11からX方向の一方に延びる凹部11aが、当該トレンチ11にX方向おいて隣接するトレンチ11からX方向の他方に延びる凹部11aと接続されている。言い換えると、凹部11aは、X方向において導電性基材22を貫通する貫通孔となっている。
続いて、上記の実施形態が奏する作用効果について説明する。上記の一実施形態によるトレンチキャパシタ1においては、第1金属層22aと第2金属層22bとが積層方向において積層された導電性基材22に当該積層方向に延びるトレンチ11が設けられており、このトレンチ11の壁面11bに当該積層方向と垂直な方向に延びる凹部11aが設けられている。これにより、トレンチ11が延びる方向だけでなく、トレンチ11が延びる方向と垂直な方向においても容量発生に寄与する部位の面積を大きくすることができる。従来のトレンチキャパシタにおいては、トレンチは一方向に延伸しているだけなので、トレンチの延伸方向以外の方向での面積の拡大はなされていない。上記の実施形態によれば、トレンチが一方向に延びている従来のトレンチキャパシタに比べて単位面積あたりの発生容量を大きくすることができる。
上記の一実施形態において、凹部11aは、第2金属層22bに設けられている。トレンチキャパシタ1において、第1金属層22aと第2金属層22bとが交互に積層されているので、凹部11aを第2金属層22bに設けることにより、トレンチ11の壁面11bに凹凸構造を設けることができる。この凹凸構造により、容量を発生させるトレンチ11の壁面11bの面積を大きくすることができる。
上記の一実施形態において、第1金属層22a1が導電性基材22の最下層であり、この最下層第1金属層22a1が絶縁性基材10とトレンチ11(の底面)との間に設けられている。これにより、導電性基材12の下端付近の領域においてXY平面に沿う方向においても、導電性基材22を流れる電流経路の断面積を大きくすることができ、その結果、ESRを低減できる。
上記の一実施形態において、第1金属層22a4が導電性基材22の最上層となることから、引出電極2a及び引出電極3aと導電性基材22との接続面積を増やすことができる。これにより、引出電極2a及び引出電極3aと導電性基材22との間の電流経路において電流の流れる断面積を増やすことができ、その結果、ESRを低減できる。
上記の一実施形態において、ウェットエッチングにより第2金属層22bを選択的に除去することができる。これにより、簡便な手法で、導電性基材を有するトレンチキャパシタの単位面積あたりの発生容量を向上させることができる。
本明細書で説明された各構成要素の寸法、材料、及び配置は、実施形態中で明示的に説明されたものに限定されず、この各構成要素は、本発明の範囲に含まれうる任意の寸法、材料、及び配置を有するように変形することができる。また、本明細書において明示的に説明していない構成要素を、説明した実施形態に付加することもできるし、各実施形態において説明した構成要素の一部を省略することもできる。
本明細書において、一の物体が他の物体の「上」、「上面」、「下」、又は「下面」に設けられると説明される場合には、当該一の物体は当該他の物体と直接接していても良く、別の層や膜を介して間接的に接していても良い。
1 トレンチキャパシタ
2,3 外部電極
10 絶縁性基材
11,111,211 トレンチ
11a,311a 凹部
11b 壁面
20 MIM構造体
21 誘電体層
22 導電性基材
22a1〜22a4 第1金属層
22b1〜22b3 第2金属層
23 上部電極層
40a 第1保護層
40b 第2保護層
2,3 外部電極
10 絶縁性基材
11,111,211 トレンチ
11a,311a 凹部
11b 壁面
20 MIM構造体
21 誘電体層
22 導電性基材
22a1〜22a4 第1金属層
22b1〜22b3 第2金属層
23 上部電極層
40a 第1保護層
40b 第2保護層
Claims (10)
- 一又は複数の第1金属層と、前記一又は複数の第1金属層と積層方向に交互に積層された一又は複数の第2金属層と、を有し、上面から積層方向に延びる一又は複数のトレンチが設けられた導電性基材と、
前記導電性基材の前記上面及び前記一又は複数のトレンチを画定する壁面を被覆する誘電体層と、
前記誘電体層を被覆する電極層と、
を備え、
前記一又は複数のトレンチの各々には、前記積層方向と垂直な方向に凹む一又は複数の凹部が設けられている、
トレンチキャパシタ。 - 前記一又は複数の凹部は、前記一又は複数の第2金属層に設けられる、
請求項1に記載のトレンチキャパシタ。 - 前記第1金属層は、前記第2金属層とは異なる材料から成る、
請求項1に記載のトレンチキャパシタ。 - 前記一又は複数の第1金属層は、前記導電性基材の最下層となる最下層第1金属層を含む、
請求項1から請求項3のいずれか1項に記載のトレンチキャパシタ。 - 前記導電性基材の下に設けられた絶縁基材をさらに備え、
前記一又は複数のトレンチと前記絶縁基材との間に、前記最下層第1金属層が設けられる、
請求項1から請求項4のいずれか1項に記載のトレンチキャパシタ。 - 前記一又は複数の第1金属層は、前記導電性基材の最上層となる最上層第1金属層を含む、
請求項1から請求項5のいずれか1項に記載のトレンチキャパシタ。 - 前記電極層を被覆する他の誘電体層と、
前記他の誘電体層を被覆する他の電極層と、
をさらに備える、
請求項1から請求項6のいずれか1項に記載のトレンチキャパシタ。 - 請求項1から請求項7のいずれか1項に記載のトレンチキャパシタを含む電子部品。
- 絶縁基材の上に一又は複数の第1金属層と一又は複数の第2金属層とを積層方向において交互に積層して積層体を作成する工程と、
前記積層体に前記積層方向に延びる一又は複数のトレンチを設ける工程と、
前記トレンチに前記積層方向と垂直な方向に凹む一又は複数の凹部を設けることにより導電性基材を形成する工程と、
前記導電性基材の上面及び前記一又は複数のトレンチを画定する壁面に誘電体層を形成する工程と、
前記誘電体層の上に電極層を形成する工程と、
を備えるトレンチキャパシタの製造方法。 - 前記一又は複数の凹部を設ける工程は、ウェットエッチングにより前記第2金属層を選択的に除去する工程を含む、
請求項9に記載のトレンチキャパシタの製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018195738A JP2020064970A (ja) | 2018-10-17 | 2018-10-17 | トレンチキャパシタおよびトレンチキャパシタの製造方法 |
PCT/JP2019/040236 WO2020080291A1 (ja) | 2018-10-17 | 2019-10-11 | トレンチキャパシタおよびトレンチキャパシタの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018195738A JP2020064970A (ja) | 2018-10-17 | 2018-10-17 | トレンチキャパシタおよびトレンチキャパシタの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020064970A true JP2020064970A (ja) | 2020-04-23 |
Family
ID=70284646
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018195738A Pending JP2020064970A (ja) | 2018-10-17 | 2018-10-17 | トレンチキャパシタおよびトレンチキャパシタの製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2020064970A (ja) |
WO (1) | WO2020080291A1 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0469964A (ja) * | 1990-07-10 | 1992-03-05 | Fujitsu Ltd | 半導体装置の製造方法 |
US5153813A (en) * | 1991-10-31 | 1992-10-06 | International Business Machines Corporation | High area capacitor formation using dry etching |
JPH06310675A (ja) * | 1993-04-23 | 1994-11-04 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
DE19536528A1 (de) * | 1995-09-29 | 1997-04-03 | Siemens Ag | Integrierbarer Kondensator und Verfahren zu seiner Herstellung |
-
2018
- 2018-10-17 JP JP2018195738A patent/JP2020064970A/ja active Pending
-
2019
- 2019-10-11 WO PCT/JP2019/040236 patent/WO2020080291A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2020080291A1 (ja) | 2020-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7358692B2 (ja) | キャパシタ部品及びキャパシタ部品の製造方法 | |
KR100642633B1 (ko) | 엠아이엠 캐패시터들 및 그의 제조 방법 | |
KR101760999B1 (ko) | 금속-절연체-금속(mim) 커패시터 및 형성 방법 | |
CN108735719B (zh) | 电容器及制造该电容器的方法 | |
JP7160594B2 (ja) | キャパシタ | |
JP7427400B2 (ja) | キャパシタ | |
WO2018003445A1 (ja) | キャパシタ | |
JPWO2016158228A1 (ja) | 薄膜キャパシタ | |
JP2019021898A (ja) | キャパシタ及びこれを含む実装基板 | |
EP3780098A1 (en) | Capacitor and preparation method therefor | |
CN107579037B (zh) | 电容器结构及其制造方法 | |
US11158456B2 (en) | Trench capacitor | |
JP5128851B2 (ja) | 半導体装置及びその製造方法 | |
WO2020080291A1 (ja) | トレンチキャパシタおよびトレンチキャパシタの製造方法 | |
WO2021020322A1 (ja) | トレンチキャパシタ | |
WO2021085573A1 (ja) | トレンチキャパシタ及びトレンチキャパシタの製造方法 | |
EP3758067B1 (en) | Capacitor and manufacturing method therefor | |
US10199166B2 (en) | Capacitor | |
US20160233026A1 (en) | Capacitor | |
JP2011082301A (ja) | 配線基板、その製造方法および電子機器 | |
CN111199956A (zh) | 一种半导体器件及其形成方法 | |
JP5040188B2 (ja) | 薄膜デバイスの製造方法 | |
JP6399270B1 (ja) | 薄膜デバイスおよび薄膜デバイスの製造方法 | |
JP7197311B2 (ja) | キャパシタおよびキャパシタの製造方法 | |
WO2020170825A1 (ja) | トレンチキャパシタ及びトレンチキャパシタの製造方法 |