JP2020052181A - Microcomputer - Google Patents

Abstract

To suppress the unauthorized acquisition of data and shorten data write and read processing time.SOLUTION: A microcomputer 1 comprises a flash memory 3, a flash controller 6, and a CPU 2. The flash memory 3 is a nonvolatile memory the storage content of which is rewritable and is constituted so that information which is not a data value and indicates whether being a blank state or not can be set and stored as non-value information for each of a plurality of stored storage data. The flash controller 6 specifies the non-value information that is set to the storage data, for each of the plurality of storage data stored in the flash memory 3. The CPU 2 converts each of the plurality of specified non-value information to a 0 when the non-value information is a "blank state" and to a 1 when the non-value information is not the "blank state."SELECTED DRAWING: Figure 1

Description

本開示は、データ書き換え可能な不揮発性メモリを有するマイクロコンピュータに関する。   The present disclosure relates to a microcomputer having a data rewritable nonvolatile memory.

特許文献１には、メモリに格納された秘密データの漏洩を抑制するために、メモリに格納されたデータを暗号化することが記載されている。
電子制御装置に不正機器が接続されると、電子制御装置に搭載されたフラッシュメモリに記憶されているデータが不正に取得されてしまうおそれがある。このようなデータ不正取得を抑制するために、一般に、特許文献１に記載のようにデータを暗号化する技術が利用されている。 Patent Literature 1 discloses that data stored in a memory is encrypted in order to suppress leakage of secret data stored in the memory.
If an unauthorized device is connected to the electronic control unit, data stored in the flash memory mounted on the electronic control unit may be obtained illegally. In order to suppress such illegal data acquisition, generally, a technique for encrypting data as described in Patent Document 1 is used.

特開２０１６−２２４８２９号公報JP-A-2006-224829

しかし、電子制御装置に搭載されたフラッシュメモリに記憶されるデータを暗号化するためには、フラッシュメモリにデータを書き込む度に暗号処理を実行し、フラッシュメモリからデータを読み出す度に復号処理を実行する必要がある。このため、データの書き込みと読み込みにおいて、処理時間が長くなってしまうという問題があった。   However, in order to encrypt data stored in the flash memory mounted on the electronic control unit, an encryption process is executed each time data is written to the flash memory, and a decryption process is executed each time data is read from the flash memory. There is a need to. For this reason, there has been a problem that the processing time becomes longer in writing and reading data.

本開示は、データの不正取得を抑制するとともに、データの書き込みと読み込みの処理時間を短縮することを目的とする。   An object of the present disclosure is to suppress unauthorized acquisition of data and to shorten the processing time for writing and reading data.

本開示の一態様は、データ記憶部（３）と、特定部（６）と、変換部（Ｓ２５０〜Ｓ２７０）とを備えるマイクロコンピュータ（１）である。
データ記憶部は、記憶内容の書き換えが可能な不揮発性メモリであり、且つ、記憶された複数の記憶データのそれぞれに対して、データ値ではない情報である非値情報を設定して記憶可能に構成される。 One embodiment of the present disclosure is a microcomputer (1) including a data storage unit (3), a specification unit (6), and a conversion unit (S250 to S270).
The data storage unit is a rewritable non-volatile memory, and can store and store non-value information, which is information other than a data value, for each of a plurality of stored storage data. Be composed.

特定部は、データ記憶部に記憶された複数の記憶データのそれぞれについて、記憶データに設定されている非値情報を特定するように構成される。
変換部は、特定部により特定された複数の非値情報のそれぞれについて、非値情報を、非値情報に応じて予め設定された変換値に変換するように構成される。 The specifying unit is configured to specify, for each of the plurality of storage data stored in the data storage unit, non-value information set in the storage data.
The conversion unit is configured to convert the non-value information for each of the plurality of non-value information specified by the specifying unit into a conversion value set in advance according to the non-value information.

このように構成された本開示のマイクロコンピュータは、データ値ではない情報である非値情報を、非値情報に応じて予め設定された変換値に変換することにより、データ記憶部に隠蔽された隠蔽データを復元することができる。そして、本開示のマイクロコンピュータは、隠蔽データを復元するための情報を、データ値ではない情報で記憶する。このため、本開示のマイクロコンピュータに不正機器が接続された場合に、不正機器は、データ記憶部に記憶された複数の記憶データを取得することができても、データ値ではない情報である非値情報を取得することができない。これにより、本開示のマイクロコンピュータは、データの不正取得を抑制することができる。   The microcomputer of the present disclosure configured as described above converts the non-value information, which is information that is not a data value, into a conversion value that is set in advance according to the non-value information, thereby being hidden in the data storage unit. The hidden data can be restored. Then, the microcomputer of the present disclosure stores information for restoring hidden data as information that is not a data value. For this reason, when an unauthorized device is connected to the microcomputer of the present disclosure, even if the unauthorized device can acquire a plurality of stored data stored in the data storage unit, the unauthorized device is information that is not a data value. Value information cannot be obtained. Thereby, the microcomputer of the present disclosure can suppress unauthorized acquisition of data.

さらに、本開示のマイクロコンピュータは、非値情報を変換値に変換することにより隠蔽データを復元することができるため、暗号処理および復号処理を実行する必要がない。これにより、本開示のマイクロコンピュータは、隠蔽データをデータ記憶部に隠蔽するために行われるデータの書き込みと読み込みの処理時間を短縮することができる。
なお、暗号・復号方式では、元データを計算して暗号データを作るため、時間をかければ、不正取得したデータから解読が可能である。これに対し、本開示のマイクロコンピュータでは、不正取得したデータと、隠蔽したデータとの間に関係がないため、不正取得したデータから解読が不可能である。 Furthermore, since the microcomputer of the present disclosure can restore the hidden data by converting the non-value information into the converted value, there is no need to execute the encryption processing and the decryption processing. Accordingly, the microcomputer of the present disclosure can reduce the processing time for writing and reading data that is performed to hide the hidden data in the data storage unit.
In the encryption / decryption method, since the original data is calculated to generate the encrypted data, it is possible to decrypt the illegally acquired data if it takes time. On the other hand, in the microcomputer of the present disclosure, since there is no relation between the illegally acquired data and the concealed data, it is impossible to decrypt the illegally acquired data.

マイコンの構成を示すブロック図である。FIG. 2 is a block diagram illustrating a configuration of a microcomputer. ブランクチェックの原理を説明する図である。It is a figure explaining the principle of a blank check. データ書込処理を示すフローチャートである。It is a flowchart which shows a data write process. 隠蔽データの書き込みを説明する図である。FIG. 4 is a diagram illustrating writing of concealment data. データ読出処理を示すフローチャートである。It is a flowchart which shows a data reading process. 隠蔽データの読み出しを説明する図である。It is a figure explaining reading of concealment data.

以下に本開示の実施形態を図面とともに説明する。
本実施形態のマイクロコンピュータ１（以下、マイコン１）は、図１に示すように、ＣＰＵ２と、フラッシュメモリ３と、ＲＡＭ４と、入出力インターフェース５（以下、Ｉ／Ｏ５）と、フラッシュコントローラ６と、これらの構成を接続するバスライン７とを備える。 Hereinafter, embodiments of the present disclosure will be described with reference to the drawings.
As shown in FIG. 1, a microcomputer 1 (hereinafter, a microcomputer 1) of the present embodiment includes a CPU 2, a flash memory 3, a RAM 4, an input / output interface 5 (hereinafter, an I / O 5), a flash controller 6, And a bus line 7 for connecting these components.

マイクロコンピュータの各種機能は、ＣＰＵ２が非遷移的実体的記録媒体に格納されたプログラムを実行することにより実現される。この例では、フラッシュメモリ３が、プログラムを格納した非遷移的実体的記録媒体に該当する。また、このプログラムの実行により、プログラムに対応する方法が実行される。なお、ＣＰＵ２が実行する機能の一部または全部を、一つあるいは複数のＩＣ等によりハードウェア的に構成してもよい。   Various functions of the microcomputer are realized by the CPU 2 executing a program stored in a non-transitional substantial recording medium. In this example, the flash memory 3 corresponds to a non-transitional substantive recording medium storing a program. In addition, by executing this program, a method corresponding to the program is executed. Note that part or all of the functions executed by the CPU 2 may be configured in hardware by one or a plurality of ICs or the like.

フラッシュメモリ３は、データ書き換え可能な不揮発性メモリである。フラッシュメモリ３の記憶領域は、所定データサイズ（例えば４Ｋ〜６４Ｋバイト程度）を有する複数のブロックに分割されており、ブロック毎にデータの書き換えと消去とを実行するように構成されている。以下、このブロックをセクタという。   The flash memory 3 is a data rewritable nonvolatile memory. The storage area of the flash memory 3 is divided into a plurality of blocks having a predetermined data size (for example, about 4K to 64K bytes), and is configured to execute data rewriting and erasing for each block. Hereinafter, this block is called a sector.

ＲＡＭ４は、揮発性メモリであり、ＣＰＵ２の演算結果等を一時的に記憶する。またＲＡＭ４は、フラッシュメモリ３から読み出されたデータと、フラッシュメモリ３に書き込むデータとを一時的に記憶する。   The RAM 4 is a volatile memory, and temporarily stores calculation results of the CPU 2 and the like. The RAM 4 temporarily stores data read from the flash memory 3 and data to be written to the flash memory 3.

Ｉ／Ｏ５は、マイコン１の外部とマイコン１との間で信号の入出力を行わせるための回路である。
フラッシュコントローラ６は、ＣＰＵ２から与えられる指令に基づいて、フラッシュメモリ３にデータを書き込む処理と、フラッシュメモリ３に記憶されているデータを消去する処理と、後述のブランクチェックとを実行する。 The I / O 5 is a circuit for inputting and outputting signals between the outside of the microcomputer 1 and the microcomputer 1.
The flash controller 6 executes a process of writing data to the flash memory 3, a process of erasing data stored in the flash memory 3, and a blank check described later, based on a command given from the CPU 2.

フラッシュメモリ３は、複数のメモリセルを備え、１ビットのデータの記憶のために、２個のメモリセルを用いる。以下、１ビットのデータを構成する２個のメモリセルのうち、一方のメモリセルを第１メモリセル、他方のメモリセルを第２メモリセルという。   The flash memory 3 includes a plurality of memory cells, and uses two memory cells for storing 1-bit data. Hereinafter, of the two memory cells forming 1-bit data, one memory cell is referred to as a first memory cell, and the other memory cell is referred to as a second memory cell.

各メモリセルは、フローティングゲートを備える。そしてフラッシュメモリ３は、フローティングゲートに電子を注入したり、フローティングゲートから電子を抜き取ったりすることにより、メモリセルの電位を、電位Ｖ_Ｌと電位Ｖ_Ｈの間で変化させる。 Each memory cell has a floating gate. The flash memory 3, or by injecting electrons into the floating gate, by or withdrawn electrons from the floating gate, the potential of the memory cell is varied between the potential V _L and the potential V _H.

図２に示すように、１を記憶させる場合には、第１メモリセルの電位Ｖ１（以下、第１セル電位Ｖ１）を、電位Ｖ_Ｈ付近に設定し、第２メモリセルの電位Ｖ２（以下、第２セル電位Ｖ２）を、電位Ｖ_Ｌ付近に設定する。この場合には、第１セル電位Ｖ１が第２セル電位Ｖ２よりも高くなるため、１が記憶されていると判断することができる。 As shown in FIG. 2, the case of storing the 1, the first potential of the memory cell V1 (hereinafter, the first cell potential V1), and is set in the vicinity of potential V _H, the potential of the second memory cell V2 (hereinafter , The second cell potential V2) is set near the potential _VL . In this case, since the first cell potential V1 becomes higher than the second cell potential V2, it can be determined that 1 is stored.

また、０を記憶させる場合には、第１セル電位Ｖ１を、電位Ｖ_Ｌ付近に設定し、第２セル電位Ｖ２を、電位Ｖ_Ｈ付近に設定する。この場合には、第２セル電位Ｖ２が第１セル電位Ｖ１よりも高くなるため、０が記憶されていると判断することができる。 Further, in the case of storing 0, the first cell potential V1, is set in the vicinity of potential V _L, the second cell potential V2, set in the vicinity of potential V _H. In this case, since the second cell potential V2 is higher than the first cell potential V1, it can be determined that 0 is stored.

また、データを消去する場合には、第１セル電位Ｖ１を、電位Ｖ_Ｌ付近に設定し、第２メモリセルの電位Ｖ２を、電位Ｖ_Ｌ付近に設定する。この場合には、第１メモリセルの電位Ｖ１と第２メモリセルの電位Ｖ２が予め設定されたブランク判定電位Ｖ_ＢＣ未満となるため、データが消去されている状態（以下、ブランク状態）であると判断することができる。ブランク状態である場合において、第１セル電位Ｖ１が第２セル電位Ｖ２より高い場合には、１が記憶されていると判断することができる。一方、ブランク状態である場合において、第２セル電位Ｖ２が第１セル電位Ｖ１より高い場合には、０が記憶されていると判断することができる。すなわち、ブランク状態において記憶されている値は、第１セル電位Ｖ１および第２セル電位Ｖ２に応じて変動し、不定である。 When erasing data, the first cell potential V1 is set near the potential _VL , and the potential V2 of the second memory cell is set near the potential _VL . In this case, since the potential V1 of the first memory cell and the potential V2 of the second memory cell are lower than a preset blank determination potential _VBC , the data is erased (hereinafter, a blank state). Can be determined. In the blank state, when the first cell potential V1 is higher than the second cell potential V2, it can be determined that 1 is stored. On the other hand, in the blank state, if the second cell potential V2 is higher than the first cell potential V1, it can be determined that 0 is stored. That is, the value stored in the blank state varies according to the first cell potential V1 and the second cell potential V2, and is indefinite.

このように、第１セル電位Ｖ１と第２セル電位Ｖ２とに基づいて、ブランク状態であるか否かを判断するブランクチェックは、ＣＰＵ２から与えられる指令に基づいてフラッシュコントローラ６が実行することにより実現される。すなわち、マイコン１の外部からマイコン１のフラッシュメモリ３にアクセスしても、ブランク状態であるか否かを検出することはできない。   In this way, the flash controller 6 executes the blank check for determining whether or not a blank state is present based on the first cell potential V1 and the second cell potential V2 based on a command given from the CPU 2. Is achieved. That is, even if the flash memory 3 of the microcomputer 1 is accessed from outside the microcomputer 1, it is not possible to detect whether the flash memory 3 is in a blank state.

次に、ＣＰＵ２が実行するデータ書込処理の手順を説明する。データ書込処理は、隠蔽する必要があるデータ（以下、隠蔽データ）を書き込むときに実行される。
データ書込処理が実行されると、ＣＰＵ２は、図３に示すように、まずＳ１０にて、隠蔽データを書き込むセクタ（以下、対象セクタ）に記憶されている全データを消去する。 Next, the procedure of the data writing process executed by the CPU 2 will be described. The data writing process is executed when writing data that needs to be hidden (hereinafter, hidden data).
When the data writing process is performed, as shown in FIG. 3, first, in S10, the CPU 2 erases all data stored in a sector (hereinafter, a target sector) in which hidden data is to be written.

次にＳ２０にて、１６進数で表されている隠蔽データを２進数に変換する。例えば、隠蔽データが「ＡＡ」である場合には、隠蔽データは、「１０１０１０１０」に変換される。以下、２進数に変換されたデータを２進数変換データという。また、２進数変換データを構成する複数のビットのそれぞれを１ビット変換データという。例えば、上記の「１０１０１０１０」は２進数変換データである。また、「１０１０１０１０」を構成する「１」，「０」，「１」，「０」，「１」，「０」，「１」，「０」はそれぞれ、１ビット変換データである。   Next, in S20, the concealment data represented by a hexadecimal number is converted into a binary number. For example, if the concealment data is “AA”, the concealment data is converted to “10101010”. Hereinafter, the data converted into a binary number is referred to as binary converted data. Each of a plurality of bits forming the binary conversion data is referred to as 1-bit conversion data. For example, the above “10101010” is binary conversion data. “1”, “0”, “1”, “0”, “1”, “0”, “1”, and “0” that constitute “10101010” are 1-bit converted data.

さらにＳ３０にて、対象セクタにおいて、１ビット変換データを最初に書き込む先頭アドレスを設定する。具体的には、ＲＡＭ４に設けられた書込指示アドレスＡＤｗに、上記先頭アドレスに対応する値を格納する。   Further, in S30, the head address for writing the 1-bit conversion data first in the target sector is set. Specifically, a value corresponding to the above-mentioned head address is stored in the write instruction address ADw provided in the RAM 4.

そしてＳ４０にて、Ｓ２０で２進数に変換された１ビット変換データの全てが対象セクタに書き込まれたか否かを判断する。ここで、全ての１ビット変換データが書き込まれていない場合には、Ｓ５０にて、対象セクタに書き込まれていない１ビット変換データの中から、最も上位のビットの１ビット変換データを選択する。例えば、上記の「１０１０１０１０」では、左端の「１」が最も上位のビットであり、右端の「０」が最も下位のビットである。   Then, in S40, it is determined whether or not all of the 1-bit converted data converted into binary numbers in S20 has been written in the target sector. Here, if all the 1-bit converted data has not been written, in S50, the 1-bit converted data of the most significant bit is selected from the 1-bit converted data not written in the target sector. For example, in the above “10101010”, the leftmost “1” is the most significant bit, and the rightmost “0” is the least significant bit.

さらにＳ６０にて、Ｓ５０で選択された１ビット変換データが「１」であるか否かを判断する。ここで、１ビット変換データが「１」である場合には、Ｓ７０にて、書込指示アドレスＡＤｗが示すアドレスにより特定される２バイト分の記憶領域から２バイトのデータを読み出し、読み出したデータを、読み出した時と同じ記憶領域に書き込み、Ｓ８０に移行する。一方、Ｓ５０で選択された１ビット変換データが「０」である場合には、Ｓ８０に移行する。   Further, in S60, it is determined whether or not the 1-bit conversion data selected in S50 is “1”. If the 1-bit conversion data is “1”, 2-byte data is read from the 2-byte storage area specified by the address indicated by the write instruction address ADw in S70, and the read data is read. Is written in the same storage area as when the data was read out, and the routine goes to S80. On the other hand, if the one-bit conversion data selected in S50 is "0", the flow shifts to S80.

そしてＳ８０に移行すると、書込指示アドレスＡＤｗに格納されている値に、２バイトに相当する値を加算して、この加算値を書込指示アドレスＡＤｗに格納し、Ｓ４０に移行する。これにより、書込指示アドレスＡＤｗが示すアドレスは、２バイトだけ大きくなるように更新される。   Then, when the flow shifts to S80, a value corresponding to 2 bytes is added to the value stored in the write instruction address ADw, the added value is stored in the write instruction address ADw, and the flow shifts to S40. Thereby, the address indicated by the write instruction address ADw is updated so as to be increased by 2 bytes.

またＳ４０にて、１ビット変換データの全てが対象セクタに書き込まれた場合には、データ書込処理を終了する。
例えば、図４に示すように、対象セクタに記憶されているデータを消去した場合に、対象セクタのデータは、アドレスが小さい順に、１６進数で、「０１３７」，「９７１Ｆ」，「１２９Ａ」，「８７ＢＤ」，「８４６１」，「０１ＡＡ」，「ＢＡ１７」，「３Ｃ８９」，「ＡＡＤＢ」，・・・となっているとする。なお、これらの「０１３７」，「９７１Ｆ」，「１２９Ａ」，「８７ＢＤ」，「８４６１」，「０１ＡＡ」，「ＢＡ１７」，「３Ｃ８９」，「ＡＡＤＢ」，・・・のデータに対してブランクチェックを実行すると、全てブランク状態であると判断される。 If all of the 1-bit converted data has been written to the target sector in S40, the data writing process ends.
For example, as shown in FIG. 4, when the data stored in the target sector is erased, the data of the target sector is “0137”, “971F”, “129A”, It is assumed that “87BD”, “8461”, “01AA”, “BA17”, “3C89”, “AADB”,. Note that these "0137", "971F", "129A", "87BD", "8461", "01AA", "BA17", "3C89", "AADB",. Is executed, it is determined that all the blocks are in the blank state.

そして、隠蔽データが「ＡＡ」である場合には、隠蔽データは、「１０１０１０１０」に変換される。このため、「０１３７」，「１２９Ａ」，「８４６１」，「ＢＡ１７」となっている領域は、同一のデータが書き込まれる。これにより、「０１３７」，「１２９Ａ」，「８４６１」，「ＢＡ１７」が書き込まれている領域に対してブランクチェックを実行すると、ブランク状態でないと判断される。   If the concealed data is “AA”, the concealed data is converted to “10101010”. Therefore, the same data is written in the areas “0137”, “129A”, “8461”, and “BA17”. As a result, when a blank check is performed on an area in which “0137”, “129A”, “8461”, and “BA17” are written, it is determined that the area is not a blank state.

一方、「９７１Ｆ」，「８７ＢＤ」，「０１ＡＡ」，「３Ｃ８９」となっている領域は、同一データの書き込みが行われない。これにより、「９７１Ｆ」，「８７ＢＤ」，「０１ＡＡ」，「３Ｃ８９」となっている領域に対してブランクチェックを実行すると、ブランク状態であると判断される。   On the other hand, in the areas “971F”, “87BD”, “01AA”, and “3C89”, the same data is not written. As a result, when a blank check is performed on the areas of "971F", "87BD", "01AA", and "3C89", it is determined that the area is in the blank state.

次に、ＣＰＵ２が実行するデータ読出処理の手順を説明する。データ読出処理は、隠蔽データを読み出すときに実行される。
データ読出処理が実行されると、ＣＰＵ２は、図５に示すように、まずＳ２１０にて、対象セクタにおいて、ブランクチェックを実行する先頭アドレスを設定する。具体的には、ＲＡＭ４に設けられたチェック指示アドレスＡＤｃに、上記先頭アドレスに対応する値を格納する。 Next, a procedure of a data reading process executed by the CPU 2 will be described. The data reading process is executed when the hidden data is read.
When the data reading process is performed, as shown in FIG. 5, first, in S210, the CPU 2 sets a head address for performing a blank check in the target sector. Specifically, a value corresponding to the above-mentioned head address is stored in the check instruction address ADc provided in the RAM 4.

次にＳ２２０にて、対象セクタにおいて、読み出す隠蔽データが書き込まれている領域（以下、隠蔽データ書込領域）の全てについてブランクチェックが行われたか否かを判断する。ここで、隠蔽データ書込領域の全てについてブランクチェックが行われていない場合には、Ｓ２３０にて、チェック指示アドレスＡＤｃが示すアドレスにより特定される２バイト分の記憶領域を選択する。   Next, in S220, it is determined whether or not a blank check has been performed on all of the area where the hidden data to be read is written in the target sector (hereinafter, the hidden data writing area). If the blank check has not been performed for all of the hidden data writing areas, a storage area of 2 bytes specified by the address indicated by the check instruction address ADc is selected in S230.

次にＳ２４０にて、Ｓ２３０で選択した記憶領域に対して、フラッシュコントローラ６にブランクチェックを実行させる。そしてＳ２５０にて、Ｓ２４０の判断結果が「ブランク状態」であるか否かを判断する。ここで、「ブランク状態」である場合には、Ｓ２６０にて、ＲＡＭ４に設けられたブランクチェックバッファに、「０」を格納し、Ｓ２８０に移行する。一方、「ブランク状態」でない場合には、Ｓ２６０にて、ＲＡＭ４に設けられたブランクチェックバッファに、「１」を格納し、Ｓ２８０に移行する。なお、ブランクチェックバッファは、ブランクチェックバッファに格納された時刻が早い順にデータを格納する。   Next, in step S240, the flash controller 6 executes a blank check on the storage area selected in step S230. Then, in S250, it is determined whether or not the determination result in S240 is “blank state”. Here, in the case of the "blank state", "0" is stored in the blank check buffer provided in the RAM 4 in S260, and the flow shifts to S280. On the other hand, if the state is not “blank state”, “1” is stored in the blank check buffer provided in the RAM 4 in S260, and the flow shifts to S280. It should be noted that the blank check buffer stores data in order of earlier time stored in the blank check buffer.

そしてＳ２８０に移行すると、チェック指示アドレスＡＤｃに格納されている値に、２バイトに相当する値を加算して、この加算値をチェック指示アドレスＡＤｃに格納し、Ｓ２２０に移行する。これにより、チェック指示アドレスＡＤｃが示すアドレスは、２バイトだけ大きくなるように更新される。   Then, when the flow shifts to S280, a value corresponding to 2 bytes is added to the value stored in the check instruction address ADc, the added value is stored in the check instruction address ADc, and the flow shifts to S220. Thereby, the address indicated by the check instruction address ADc is updated so as to be increased by 2 bytes.

またＳ２２０にて、隠蔽データ書込領域の全てについてブランクチェックが行われた場合には、Ｓ２９０にて、ブランクチェックバッファに格納されている２進数のデータを１６進数に変換して、データ読出処理を終了する。   If a blank check has been performed for all of the hidden data writing area in S220, the binary data stored in the blank check buffer is converted to hexadecimal in S290, and the data read processing is performed. To end.

例えば、図６に示すように、データ書込処理が実行された後の対象セクタには、アドレスが小さい順に、１６進数で、「０１３７」，「９７１Ｆ」，「１２９Ａ」，「８７ＢＤ」，「８４６１」，「０１ＡＡ」，「ＢＡ１７」，「３Ｃ８９」，「ＡＡＤＢ」，・・・が記憶されているとする。なお、図６に示す対象セクタは、図４においてデータ書込処理が実行された後の対象セクタである。   For example, as shown in FIG. 6, in the target sectors after the data write process has been executed, “0137”, “971F”, “129A”, “87BD”, “87BD”, in hexadecimal notation, in ascending order of address 8461, "01AA", "BA17", "3C89", "AADB",... Note that the target sector shown in FIG. 6 is the target sector after the data writing process is executed in FIG.

その後、データ読出処理を実行すると、まず、「０１３７」に対してブランクチェックが実行されて、「ブランク状態」でないと判断される。これにより、ブランクチェックバッファに「１」が格納される。次に、「９７１Ｆ」に対してブランクチェックが実行されて、「ブランク状態」であると判断される。これにより、ブランクチェックバッファに「０」が格納される。同様に、「１２９Ａ」，「８７ＢＤ」，「８４６１」，「０１ＡＡ」，「ＢＡ１７」，「３Ｃ８９」に対して順次ブランクチェックが実行されて、ブランクチェックの結果に応じて、ブランクチェックバッファに「１」，「０」，「１」，「０」，「１」，「０」が順次格納される。   Thereafter, when the data reading process is performed, first, a blank check is performed on “0137”, and it is determined that the data is not “blank state”. As a result, “1” is stored in the blank check buffer. Next, a blank check is performed on “971F”, and it is determined that the state is “blank state”. As a result, “0” is stored in the blank check buffer. Similarly, a blank check is sequentially performed on “129A”, “87BD”, “8461”, “01AA”, “BA17”, and “3C89”. "1", "0", "1", "0", "1", "0" are sequentially stored.

これにより、ブランクチェックバッファに格納されている２進数のデータは、「１０１０１０１０」となる。そして、「１０１０１０１０」を１６進数に変換すると、「ＡＡ」が得られる。   As a result, the binary data stored in the blank check buffer becomes “10101010”. Then, when "10101010" is converted into a hexadecimal number, "AA" is obtained.

このように構成されたマイコン１は、フラッシュメモリ３と、フラッシュコントローラ６と、ＣＰＵ２とを備える。
フラッシュメモリ３は、記憶内容の書き換えが可能な不揮発性メモリであり、且つ、記憶された複数の記憶データのそれぞれに対して、ブランク状態であるか否かを、データ値ではない情報である非値情報として設定して記憶可能に構成される。 The microcomputer 1 configured as described above includes a flash memory 3, a flash controller 6, and a CPU 2.
The flash memory 3 is a rewritable non-volatile memory, and determines whether or not each of a plurality of stored data is in a blank state, as non-data value information. It can be set and stored as value information.

フラッシュコントローラ６は、フラッシュメモリ３に記憶された複数の記憶データのそれぞれについて、記憶データに設定されている非値情報を特定する。
ＣＰＵ２は、特定された複数の非値情報のそれぞれについて、非値情報が「ブランク状態」である場合には「０」に変換し、非値情報が「ブランク状態」でない場合には「１」に変換する。 The flash controller 6 specifies non-value information set in the storage data for each of the plurality of storage data stored in the flash memory 3.
The CPU 2 converts each of the specified plurality of non-value information into “0” when the non-value information is “blank state” and “1” when the non-value information is not “blank state”. Convert to

このようにマイコン１は、データ値ではない情報である非値情報を、非値情報に応じて「０」または「１」に変換することにより、フラッシュメモリ３に隠蔽された隠蔽データを復元することができる。そしてマイコン１は、隠蔽データを復元するための情報を、「ブランク状態」であるか否かというデータ値ではない情報で記憶する。このため、マイコン１に不正機器が接続された場合に、不正機器は、フラッシュメモリ３に記憶された複数の記憶データを取得することができても、データ値ではない情報である非値情報を取得することができない。これにより、マイコン１は、データの不正取得を抑制することができる。   In this manner, the microcomputer 1 restores the hidden data hidden in the flash memory 3 by converting the non-value information, which is information that is not a data value, into “0” or “1” according to the non-value information. be able to. Then, the microcomputer 1 stores the information for restoring the hidden data as information that is not a data value indicating whether or not the data is in the “blank state”. For this reason, when an unauthorized device is connected to the microcomputer 1, even if the unauthorized device can acquire a plurality of storage data stored in the flash memory 3, the unauthorized device transmits non-value information that is information that is not a data value. Can not get. Thereby, the microcomputer 1 can suppress unauthorized acquisition of data.

さらに、マイコン１は、非値情報を変換値に変換することにより隠蔽データを復元することができるため、暗号処理および復号処理を実行する必要がない。これにより、マイコン１は、隠蔽データをフラッシュメモリ３に隠蔽するために行われるデータの書き込みと読み込みの処理時間を短縮することができる。
なお、暗号・復号方式では、元データを計算して暗号データを作るため、時間をかければ、不正取得したデータから解読が可能である。これに対し、マイコン１では、不正取得したデータと、隠蔽したデータとの間に関係がないため、不正取得したデータから解読が不可能である。 Further, since the microcomputer 1 can restore the hidden data by converting the non-value information into the converted value, there is no need to execute the encryption processing and the decryption processing. As a result, the microcomputer 1 can reduce the processing time for writing and reading data, which is performed to hide the hidden data in the flash memory 3.
In the encryption / decryption method, since the original data is calculated to generate the encrypted data, it is possible to decrypt the illegally acquired data if it takes time. On the other hand, in the microcomputer 1, since there is no relationship between the illegally acquired data and the concealed data, it is impossible to decrypt the illegally acquired data.

またＣＰＵ２は、フラッシュメモリ３に記憶されている複数の記憶データを消去して、複数の記憶データのそれぞれをブランク状態にする。そしてＣＰＵ２は、消去された複数の記憶データの中から、フラッシュメモリ３に隠蔽する隠蔽データの値に基づいて、ブランク状態ではない状態（以下、非ブランク状態）を示す非値情報を割り当てられた記憶データを読み出し、読み出した記憶データが示す値を、読み出した記憶データを記憶していた領域に再度書き込む。   Further, the CPU 2 erases the plurality of storage data stored in the flash memory 3 and makes each of the plurality of storage data blank. Then, the CPU 2 is assigned non-value information indicating a non-blank state (hereinafter, non-blank state) based on the value of the concealed data to be concealed in the flash memory 3 from among the plurality of erased storage data. The storage data is read, and the value indicated by the read storage data is written again to the area storing the read storage data.

これにより、マイコン１は、新たな隠蔽データをフラッシュメモリ３に隠蔽する前と後とで、フラッシュメモリ３に記憶されている記憶データの値を同一にすることができる。このため、マイコン１は、マイコン１に接続された不正機器が、新たな隠蔽データがフラッシュメモリ３に隠蔽される前と後との両方において、フラッシュメモリ３に記憶されている記憶データを取得したとしても、隠蔽データが更新されたことを不正機器側で認識できないようにすることができる。   Thereby, the microcomputer 1 can make the value of the storage data stored in the flash memory 3 the same before and after the new hidden data is hidden in the flash memory 3. For this reason, the microcomputer 1 acquires the storage data stored in the flash memory 3 both before and after the new hidden data is hidden in the flash memory 3 by the unauthorized device connected to the microcomputer 1. However, it is possible to prevent the unauthorized device from recognizing that the hidden data has been updated.

以上説明した実施形態において、フラッシュメモリ３はデータ記憶部に相当し、ブランク状態であるか否かを示す情報が非値情報に相当し、フラッシュコントローラ６は特定部に相当し、Ｓ２５０〜Ｓ２７０は変換部としての処理に相当する。   In the embodiment described above, the flash memory 3 corresponds to a data storage unit, information indicating whether or not a blank state corresponds to non-value information, the flash controller 6 corresponds to a specifying unit, and S250 to S270 This corresponds to processing as a conversion unit.

また、Ｓ１０は消去部としての処理に相当し、Ｓ６０，Ｓ７０は書込部としての処理に相当する。
以上、本開示の一実施形態について説明したが、本開示は上記実施形態に限定されるものではなく、種々変形して実施することができる。 S10 corresponds to processing as an erasing unit, and S60 and S70 correspond to processing as writing units.
As described above, one embodiment of the present disclosure has been described, but the present disclosure is not limited to the above embodiment, and can be implemented with various modifications.

また、上記実施形態における１つの構成要素が有する機能を複数の構成要素に分担させたり、複数の構成要素が有する機能を１つの構成要素に発揮させたりしてもよい。また、上記実施形態の構成の一部を省略してもよい。また、上記実施形態の構成の少なくとも一部を、他の上記実施形態の構成に対して付加、置換等してもよい。   Further, the function of one component in the above embodiment may be shared between a plurality of components, or the function of a plurality of components may be exhibited by one component. Further, a part of the configuration of the above embodiment may be omitted. Further, at least a part of the configuration of the above-described embodiment may be added to or replaced with the configuration of another above-described embodiment.

上述したマイコン１の他、当該マイコン１を構成要素とするシステム、当該マイコン１としてコンピュータを機能させるためのプログラム、このプログラムを記録した媒体、データ隠蔽方法など、種々の形態で本開示を実現することもできる。   In addition to the microcomputer 1 described above, the present disclosure is realized in various forms, such as a system including the microcomputer 1 as a component, a program for causing a computer to function as the microcomputer 1, a medium on which the program is recorded, and a data hiding method. You can also.

１…マイコン、２…ＣＰＵ、３…フラッシュメモリ、６…フラッシュコントローラ   1 microcomputer, 2 CPU, 3 flash memory, 6 flash controller

Claims (3)

記憶内容の書き換えが可能な不揮発性メモリであり、且つ、記憶された複数の記憶データのそれぞれに対して、データ値ではない情報である非値情報を設定して記憶可能に構成されたデータ記憶部（３）と、
前記データ記憶部に記憶された複数の前記記憶データのそれぞれについて、前記記憶データに設定されている前記非値情報を特定するように構成された特定部（６）と、
前記特定部により特定された複数の前記非値情報のそれぞれについて、前記非値情報を、前記非値情報に応じて予め設定された変換値に変換するように構成された変換部（Ｓ２５０〜Ｓ２７０）と
を備えるマイクロコンピュータ（１）。 Data storage, which is a non-volatile memory with rewritable storage contents and configured to be able to store by setting non-value information, which is information that is not a data value, for each of a plurality of stored storage data. Part (3),
A specifying unit (6) configured to specify the non-value information set in the storage data for each of the plurality of storage data stored in the data storage unit;
For each of the plurality of non-value information specified by the specifying unit, a conversion unit (S250 to S270) configured to convert the non-value information into a conversion value set in advance according to the non-value information A microcomputer (1) comprising: 請求項１に記載のマイクロコンピュータであって、
前記非値情報は、対応する前記記憶データが消去されているブランク状態であるか、前記ブランク状態ではない非ブランク状態であるかを示す情報であるマイクロコンピュータ。 The microcomputer according to claim 1, wherein
The microcomputer, wherein the non-value information is information indicating whether the corresponding storage data is in a blank state in which the storage data has been erased or in a non-blank state other than the blank state. 請求項２に記載のマイクロコンピュータであって、
前記データ記憶部に記憶されている複数の前記記憶データを消去して、複数の前記記憶データのそれぞれを前記ブランク状態にするように構成された消去部（Ｓ１０）と、
前記消去部により消去された複数の前記記憶データの中から、前記データ記憶部に隠蔽する隠蔽データの値に基づいて、前記非ブランク状態を示す前記非値情報を割り当てられた前記記憶データを読み出し、読み出した前記記憶データが示す値を、読み出した前記記憶データを記憶していた領域に再度書き込むように構成された書込部（Ｓ６０，Ｓ７０）と
を備えるマイクロコンピュータ。 The microcomputer according to claim 2, wherein
An erasing unit (S10) configured to erase the plurality of storage data stored in the data storage unit and set each of the plurality of storage data to the blank state;
From among the plurality of storage data erased by the erasure unit, the storage data to which the non-value information indicating the non-blank state is assigned is read based on a value of concealment data to be concealed in the data storage unit. And a writing unit (S60, S70) configured to rewrite the value indicated by the read storage data into an area storing the read storage data.