JP2020052157A - 表示ドライバー、電子機器及び移動体 - Google Patents

Abstract

【課題】アナログ回路の動作設定が禁止設定となることを防止できる表示ドライバー、電子機器及び移動体等を提供すること。【解決手段】表示ドライバー１０は、少なくとも１つの電源電圧を生成する電源回路６０と、少なくとも１つの電源電圧に基づいて、電気光学パネル１５０を駆動する駆動回路２０と、制御信号に基づいて電源回路６０を制御する制御回路５０と、制御回路５０側において制御信号をモニターする第１モニター回路Ｍ１と、電源回路６０側において制御信号をモニターする第２モニター回路Ｍ２と、を含む。【選択図】 図１

Description

本発明は、表示ドライバー、電子機器及び移動体等に関する。

表示ドライバーにおいて、電源回路或いは駆動回路等のアナログ回路の動作を設定するための制御信号が、レジスターに格納される。このレジスターに格納された制御信号に基づいて、例えば内蔵電源が生成する電源電圧、或いは表示ドライバーが駆動するパネルサイズ等の種々の動作設定が行われる。この動作設定が、設計上或いは仕様上において禁止された設定となった場合、表示ドライバーの動作が異常となったり、或いは表示ドライバーのＩＣが故障したりする可能性がある。このような異常又は故障から表示ドライバーを保護するために、レジスターに格納された制御信号をロジック回路内でモニターすることで、動作設定が禁止設定となっていないかを検出する。動作設定が禁止設定となっていた場合には、ロジック回路がレジスター内の制御信号を初期値に変更すると共に、エラー情報をホスト装置に送信する。

異常又は故障から表示ドライバーを保護する技術は、例えば特許文献１に開示されている。特許文献１では、表示ドライバーの電源遮断やデータ遮断による表示画素の劣化を防ぐために、電源遮断検出回路及びデータ遮断検出回路を設けて、電源遮断検出回路及びデータ遮断検出回路が適切なシャットダウン制御を行う。

特開２０１６−１４３０２９号公報

上記のように、従来はロジック回路内で禁止設定をモニターしているため、アナログ回路側において本当に禁止設定となっていないかをモニターすることができないという課題がある。即ち、レジスターからアナログ回路へ制御信号を出力する制御信号線に異常があった場合には、ロジック回路側において制御信号が正常であるにも関わらず、アナログ回路側において制御信号が禁止設定となっている可能性がある。例えば、制御信号線が断線し、アナログ回路側において制御信号線が電源等にショートしていた場合には、ロジック回路側とアナログ回路側とで、制御信号が異なる可能性がある。このように、ロジック回路内で禁止設定をモニターしただけでは、アナログ回路側において禁止設定となる可能性があるという課題がある。

本発明の一態様は、少なくとも１つの電源電圧を生成する電源回路と、前記少なくとも１つの電源電圧に基づいて、電気光学パネルを駆動する駆動回路と、制御信号に基づいて前記電源回路を制御する制御回路と、前記制御回路側において前記制御信号をモニターする第１モニター回路と、前記電源回路側において前記制御信号をモニターする第２モニター回路と、を含む表示ドライバーに関係する。

本実施形態の表示ドライバーの第１構成例。 モニター回路の詳細な構成例及び第１接続例。 モニター回路の第２接続例。 駆動回路及び電源回路の詳細な構成例。 走査線駆動回路のバッファー回路の構成例。 電源回路が生成する電圧の一例。 電源電圧がトランジスターの耐圧を超える禁止設定を説明する図。 本実施形態の表示ドライバーの第２構成例。 走査線駆動回路の詳細な構成例、及びモニター回路の第３接続例。 走査線を指定するアドレスの例。 アドレスの禁止設定の例。 電子機器の構成例。 移動体の構成例。

以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。

１．第１構成例
図１に本実施形態の表示ドライバー１０の第１構成例を示す。表示ドライバー１０は、駆動回路２０と、制御回路５０と、電源回路６０と、制御信号線ＬＰＷ１〜ＬＰＷ３と、モニター回路Ｍ１、Ｍ２を含む。また表示ドライバー１０は、インターフェース回路８０を含むことができる。表示ドライバー１０と電気光学パネル１５０とにより、後述の図１２に示すように電気光学装置１６０が構成される。

電源回路６０は少なくとも１つの電源電圧を生成する。即ち電源回路６０は、１又は複数の電源電圧を生成する。例えば電気光学パネル１５０の駆動に必要な種々の電源電圧を生成する。具体的には電源回路６０は、外部から入力された電源電圧に基づいて、電圧の昇圧動作や降圧動作を行って、駆動回路２０が使用する複数の電源電圧を生成して、駆動回路２０に供給する。例えば電気光学パネル１５０のデータ線の駆動や走査線の駆動に必要な電源電圧を生成して駆動回路２０に供給する。この電源回路６０は、例えばＤＣＤＣコンバーターとリニアレギュレーターなどにより実現できる。具体的にはチャージポンプ用のキャパシターを用いて昇圧動作などのチャージポンプ動作を行うチャージポンプ回路などにより実現できる。

制御回路５０は、例えば電気光学パネル１５０の表示制御や、表示ドライバー１０内の各回路の制御や、外部デバイスとのインターフェース処理などの各種の制御処理を行うロジック回路である。制御回路５０は、制御信号を出力することでこれらの制御処理を実行する。制御回路５０は、例えばゲートアレイなどの自動配置配線により実現できる。制御回路５０は、制御信号に基づいて電源回路６０を制御する。例えば制御回路５０は、電源回路６０により生成される電源電圧の電圧値を設定する。例えば制御回路５０は、ＤＣＤＣコンバーターの昇圧倍率を設定したり、リニアレギュレーターの出力電圧値を設定したりする。制御信号は、複数ビットの信号又は１ビットの信号により構成される。制御信号が複数ビットの信号により構成される場合、制御信号はパラレル信号であってもよいし、シリアル信号であってもよい。制御信号がパラレル信号である場合、各ビットの信号が、それぞれ１本の制御信号線により伝送される。制御信号がシリアル信号である場合、複数ビットの信号が時分割信号として１本の制御信号線により伝送される。なお以下では制御回路５０が３ビットの制御データを制御信号として電源回路６０を制御し、且つ３ビットの制御データがパラレル信号として３本の制御信号線で伝送される場合を例に説明するが、これに限定されない。即ち、制御回路５０は複数ビットの信号又は１ビットの信号に基づいて電源回路６０を制御すればよい。また、制御回路５０は、複数ビットの制御データをシリアル信号として電源回路６０へ出力してもよい。この場合、制御信号線の本数は、制御データのビット数よりも少なくなる。

制御信号線ＬＰＷ１〜ＬＰＷ３は、制御回路５０からの制御信号を電源回路６０へ伝送する。制御回路５０は、１本の制御信号線に対して１ビットの信号を出力する。即ち、制御信号線ＬＰＷ１〜ＬＰＷ３の各々には、ハイレベル又はローレベルの信号が出力されている。制御信号線ＬＰＷ１〜ＬＰＷ３は、パラレル信号の制御信号を伝送する信号バスである。制御信号線ＬＰＷ１〜ＬＰＷ３は、半導体チップである表示ドライバー１０の半導体基板に形成されるアルミ配線層などにより実現される。なお、制御信号線の本数は３に限定されず、表示ドライバー１０には、少なくとも１つの制御信号線が設けられていればよい。

電気光学パネル１５０は、画像を表示するためのパネルであり、例えば液晶パネルや有機ＥＬパネルなどにより実現できる。液晶パネルとしては、薄膜トランジスター（ＴＦＴ）などのスイッチ素子を用いたアクティブマトリクス方式のパネルを採用できる。具体的には電気光学パネル１５０である表示パネルは、複数の画素を有する。例えばマトリクス状に配置された複数の画素を有する。また電気光学パネル１５０は、複数のデータ線と、複数のデータ線に交差する方向に配線される複数の走査線を有する。データ線はソース線とも呼ばれ、走査線はゲート線とも呼ばれる。そして電気光学パネル１５０では、各データ線と各走査線が交差する領域に、複数の画素の各画素が設けられる。またアクティブマトリクス方式のパネルの場合には、各画素の領域に、薄膜トランジスターなどのスイッチ素子が設けられる。そして電気光学パネル１５０は、各画素の領域における電気光学素子の光学特性を変化させることで表示動作を実現する。電気光学素子は液晶素子、ＥＬ素子等である。なお有機ＥＬパネルの場合には、各画素の領域にＥＬ素子を電流駆動するための画素回路が設けられる。

駆動回路２０は、電源電圧に基づいて、電気光学パネル１５０を駆動する。例えば駆動回路２０は、電源回路６０から供給されるデータ線駆動用の電源電圧に基づいて電気光学パネル１５０のデータ線を駆動する。例えば駆動回路２０は、表示データに対応するデータ電圧をデータ線に出力することで、電気光学パネル１５０のデータ線を駆動する。例えば駆動回路２０は、階調電圧生成回路から供給される複数の階調電圧の中から、表示データに応じた電圧を選択し、選択した電圧をデータ電圧としてデータ線に出力する。なお電気光学パネル１５０にデマルチプレクス用のスイッチ素子を設け、駆動回路２０が有する各アンプ回路が電気光学パネル１５０の複数のデータ線に対応するデータ電圧を時分割に出力してもよい。また駆動回路２０は、電源回路６０から供給される走査線駆動用の電源電圧に基づいて電気光学パネル１５０の走査線を駆動する。例えば駆動回路２０は、走査線駆動用の電源電圧に対応する走査線選択電圧を用いて、走査線を選択する駆動を行う。例えば複数の走査線を線順次で選択する動作を行う。

モニター回路Ｍ１は、制御回路５０側において制御信号をモニターする回路である。モニター回路Ｍ２は、電源回路６０側において制御信号をモニターする回路である。制御信号線ＬＰＷ１〜ＬＰＷ３には、３ビットの信号が出力されている。モニター回路Ｍ１、Ｍ２は、その３ビットの論理レベルの組み合わせが禁止設定であるか否かを判定することで、制御信号をモニターする。モニター回路Ｍ１は第１モニター回路であり、モニター回路Ｍ２は第２モニター回路である。

具体的には、モニター回路Ｍ１は、制御信号線ＬＰＷ１〜ＬＰＷ３において電源回路６０よりも制御回路５０に近い側のノードＮ１１〜Ｎ１３の電圧をモニターする。そしてモニター結果を制御回路５０に出力する。例えばモニター回路Ｍ１は、モニター結果を検出信号Ｑ１として制御回路５０に出力する。制御信号線ＬＰＷ１〜ＬＰＷ３において電源回路６０よりも制御回路５０に近い側のノードとは、制御信号線ＬＰＷ１〜ＬＰＷ３を辿る経路上において、電源回路６０よりも制御回路５０に近い距離にあるノードである。即ち図１に示すように、制御信号線ＬＰＷ１〜ＬＰＷ３の経路上において、ノードＮ１１〜Ｎ１３と制御回路５０との間の距離は、ノードＮ１１〜Ｎ１３と電源回路６０との間の距離よりも短い。

例えばモニター回路Ｍ１は、制御回路５０内に設けられる。即ち制御回路５０の配置領域にモニター回路Ｍ１が配置される。そしてモニター回路Ｍ１は、制御回路５０における制御信号線ＬＰＷ１〜ＬＰＷ３の出力ノードＮ１１〜Ｎ１３において、制御信号をモニターする。即ち制御回路５０内で制御信号線ＬＰＷ１〜ＬＰＷ３の制御信号をモニターする。

モニター回路Ｍ２は、制御信号線ＬＰＷ１〜ＬＰＷ３において制御回路５０よりも電源回路６０に近い側のノードＮ２１〜Ｎ２３の電圧をモニターする。そしてモニター結果を制御回路５０に出力する。例えばモニター回路Ｍ２は、モニター結果を検出信号Ｑ２として制御回路５０に出力する。制御信号線ＬＰＷ１〜ＬＰＷ３において制御回路５０よりも電源回路６０に近い側のノードとは、制御信号線ＬＰＷ１〜ＬＰＷ３を辿る経路上において、制御回路５０よりも電源回路６０に近い距離にあるノードである。即ち図１に示すように、制御信号線ＬＰＷ１〜ＬＰＷ３の経路上において、ノードＮ２１〜Ｎ２３と電源回路６０との間の距離は、ノードＮ２１〜Ｎ２３と制御回路５０との間の距離よりも短い。

例えばモニター回路Ｍ２は、電源回路６０内に設けられる。即ち電源回路６０の配置領域にモニター回路Ｍ２が配置される。そしてモニター回路Ｍ２は、電源回路６０における制御信号線ＬＰＷ１〜ＬＰＷ３の入力ノードＮ２１〜Ｎ２３において、制御信号をモニターする。即ち電源回路６０内で制御信号線ＬＰＷ１〜ＬＰＷ３の制御信号をモニターする。

このように本実施形態では、制御信号線ＬＰＷ１〜ＬＰＷ３の制御信号をモニターする回路として、２つのモニター回路Ｍ１、Ｍ２を設けている。このようにモニター回路Ｍ１、Ｍ２を設けて、制御信号線ＬＰＷ１〜ＬＰＷ３の制御信号をモニターすることで、制御信号線ＬＰＷ１〜ＬＰＷ３の断線等に起因する禁止設定を防止したり、禁止設定の発生時の解析の容易化を図れたりするようになる。禁止設定とは、その設定によりアナログ回路の動作異常又は故障、破壊等を招くおそれがあるため、仕様上又は設計上において禁止された設定のことである。

例えば本実施形態の比較例の手法として、制御回路５０側にだけモニター回路を設ける手法が考えられる。この比較例の手法によれば、制御回路５０が出力した制御信号が禁止設定である場合に、これを検出して対処できるようになる。例えば、モニター回路が禁止設定を検出したときに、制御回路５０が設定を初期化することで、その初期値に対応した制御信号を出力する。これにより、禁止設定に起因する動作異常又は故障、破壊等を防止できる。

しかしながら、この比較例の手法では、制御信号線ＬＰＷ１〜ＬＰＷ３の断線等の異常が発生した場合に、これを検出することができない。例えば図１のＡ１に示すように制御信号線ＬＰＷ３が断線した場合、電源回路６０側のノードＮ２３における制御信号がハイレベル又はローレベルに固定される可能性がある。例えば制御回路５０が制御信号線ＬＰＷ１〜ＬＰＷ３にＨＨＬを出力しているにも関わらず、電源回路６０にはＨＨＨが入力された状態となる可能性がある。このとき、ＨＨＨが禁止設定であったとしても、制御回路５０においてＨＨＬとなっているので、制御回路５０側に設けられたモニター回路が電源回路６０側の禁止設定を検出できない。特に表示ドライバー１０が車載機器に搭載される場合には、高い信頼性が要求されるが、比較例の手法ではこの信頼性の要求に応えるのが難しいおそれがある。

これに対して本実施形態の表示ドライバー１０によれば、制御信号線ＬＰＷ１〜ＬＰＷ３の断線等の異常が発生した場合には、電源回路６０側に設けられたモニター回路Ｍ２によりノードＮ２１〜Ｎ２３の制御信号をモニターすることで、当該異常の発生を検出できる。即ち制御回路５０側での異常のみならず、電源回路６０側での異常も検出できる。そして検出信号Ｑ２を用いて、異常の発生を制御回路５０に通知できるようになり、禁止設定による動作異常等を事前に防止したり、信頼性の向上等を図れたりするようになる。また制御回路５０が適正な制御信号を出力しない異常が発生した場合には、制御回路５０側に設けられたモニター回路Ｍ１によりノードＮ１１〜Ｎ１３の制御信号をモニターすることで、当該異常の発生を検出できる。そして検出信号Ｑ１を用いて、異常の発生を制御回路５０に通知できるようになり、禁止設定による動作異常等を事前に防止したり、信頼性の向上等を図れたりするようになる。従って、高い信頼性が要求される車載機器等の電子機器への搭載に好適な表示ドライバー１０の提供が可能になる。

また本実施形態の表示ドライバー１０によれば、アナログ回路の動作異常等が発生した場合に、当該動作異常等が、制御回路５０から不適切な制電信号が出力されたことに起因する異常なのか、制御信号線ＬＰＷ１〜ＬＰＷ３の断線等に起因する異常なのかを、容易に解析することが可能になる。例えばモニター回路Ｍ１からの検出信号Ｑ１が異常を示す信号になっていた場合には、制御回路５０から不適切な制御信号が出力されたことに起因する異常であると解析できる。一方、モニター回路Ｍ２からの検出信号Ｑ２が異常を示す信号になっていた場合には、制御信号線ＬＰＷ１〜ＬＰＷ３の断線等に起因する異常であると解析できる。従って、異常の発生時の解析を容易化できるようになる。

図１に示すように、表示ドライバー１０はインターフェース回路８０を含む。また制御回路５０はレジスター部５２を含む。以下、これらについて説明する。

インターフェース回路８０は、表示ドライバー１０の外部デバイスとのインターフェースとなる回路である。インターフェース回路８０は、集積回路装置である表示ドライバー１０のＩ／Ｏ回路であり、複数のＩ／Ｏセルが設けられている。各Ｉ／Ｏセルには、パッドである端子や、入力バッファー、出力バッファー又は入出力バッファーや、静電気保護回路などの保護回路が設けられている。

レジスター部５２は、インターフェース回路８０を介して、ホスト等の外部デバイスがアクセス可能なレジスターを有する。例えばレジスター部５２は、検出信号Ｑ１に基づくエラー検出結果が格納されるレジスターＲＧ１と、検出信号Ｑ２に基づくエラー検出結果が格納されるレジスターＲＧ２と、を有する。

制御回路５０は、モニター回路Ｍ１のモニター結果及びモニター回路Ｍ２のモニター結果のいずれか一方においてエラーが検出された場合に、エラーを外部デバイスに通知する処理を行う。例えば制御回路５０は、モニター回路Ｍ１からの検出信号Ｑ１に基づいて、モニター回路Ｍ１のモニター結果におけるエラーを検出する。即ち、制御回路５０は、検出信号Ｑ１に基づいて、ノードＮ１１〜Ｎ１３における制御信号のエラー情報を検出する。またモニター回路Ｍ２からの検出信号Ｑ２に基づいて、モニター回路Ｍ２のモニター結果におけるエラーを検出する。即ち、制御回路５０は、検出信号Ｑ２に基づいて、ノードＮ２１〜Ｎ２３における制御信号のエラー情報を検出する。例えば制御回路５０において適正な制御信号が出力されない異常であるエラーが発生すると、検出信号Ｑ１を用いて制御回路５０に通知される。また制御信号線ＬＰＷ１〜ＬＰＷ３の断線等の異常であるエラーが発生すると、検出信号Ｑ２を用いて制御回路５０に通知される。そして制御回路５０は、このエラーの発生を、ホスト等の外部デバイスに通知する処理を行う。このようにすることで、外部デバイスは、発生したエラーに対応する適切な処理を実行できるようになる。例えばホスト等の外部デバイスは、モニター回路Ｍ１のモニター結果に基づいて制御信号の出力にエラーが発生したと判断された場合には、インターフェース回路８０を介してレジスター部５２のレジスターに記憶された設定を初期化する。ここでの設定は、制御信号線ＬＰＷ１〜ＬＰＷ３の制御信号に対応した設定である。またホスト等の外部デバイスは、モニター回路Ｍ２のモニター結果に基づいて制御信号線ＬＰＷ１〜ＬＰＷ３の断線等のエラーが発生したと判断された場合には、例えば電気光学パネル１５０を表示オフにすると共に、電源回路６０の動作をオフにする指示を行う。

また本実施形態の表示ドライバー１０は、エラーの検出信号ＥＲＤを外部デバイスに出力するための端子ＴＥＲを含む。例えば図１では、端子ＴＥＲはインターフェース回路８０に設けられている。例えば端子ＴＥＲは、インターフェース回路８０の信号出力用のＩ／Ｏセルに設けられるパッドである。そしてこの端子ＴＥＲを介して、エラーの検出信号ＥＲＤが外部デバイスに出力される。これにより、ホスト等の外部デバイスは、モニター回路Ｍ１、Ｍ２においてエラーが検出されたことを、端子ＴＥＲから出力されるエラーの検出信号ＥＲＤを用いて判断できるようになる。このエラーの検出信号ＥＲＤは、ホスト等の外部デバイスに出力される割り込み信号であってもよい。例えば表示ドライバー１０に対して、モニター回路Ｍ１、Ｍ２を含む複数のエラー検出回路を設ける。そして、これらの複数のエラー検出回路のいずれか１つにおいてエラーが検出された場合に、当該エラーの発生を、割り込み信号である検出信号ＥＲＤを用いて外部デバイスに通知して、外部デバイスに割り込み処理を実行させる。

またレジスターＲＧ１には、モニター回路Ｍ１のモニター結果での検出フラグが設定され、レジスターＲＧ２には、モニター回路Ｍ２のモニター結果での検出フラグが設定される。レジスターＲＧ１は第１レジスターであり、レジスターＲＧ２は第２レジスターである。レジスターＲＧ１、ＲＧ２は例えばフリップフロップ回路などにより実現できる。レジスターＲＧ１、ＲＧ２をＲＡＭ等の半導体メモリーにより実現してもよい。例えばモニター回路Ｍ１においてエラーが検出されると、レジスターＲＧ１の検出フラグが例えば１にセットされる。モニター回路Ｍ２においてエラーが検出されると、レジスターＲＧ２の検出フラグが例えば１にセットされる。そして外部デバイスは、インターフェース回路８０を介してレジスターＲＧ１、ＲＧ２にアクセス可能になっている。従って、外部デバイスは、レジスターＲＧ１、ＲＧ２の検出フラグを読み出すことで、モニター回路Ｍ１、Ｍ２においてエラーが検出されたことを判断できるようになる。具体的には、モニター回路Ｍ１、Ｍ２を含む複数のエラー検出回路のいずれかにおいてエラーが検出されると、エラーの検出信号ＥＲＤが、外部デバイスへの割り込み信号として端子ＴＥＲから出力される。即ちエラーの検出信号ＥＲＤがアクティブになる。このように検出信号ＥＲＤがアクティブになると、外部デバイスは、レジスター部５２にアクセスして、エラーの要因を解析する。そして外部デバイスは、レジスターＲＧ１の検出フラグが１にセットされていた場合には、モニター回路Ｍ１においてエラーが検出されたと判断する。レジスターＲＧ２の検出フラグが１にセットされていた場合には、モニター回路Ｍ２においてエラーが検出されたと判断する。これにより外部デバイスは、検出されたエラーに対応した適切な処理を実行できるようになる。

２．詳細構成例
図２は、モニター回路Ｍ１、Ｍ２の詳細な構成例及び第１接続例である。モニター回路Ｍ１、Ｍ２は、ロジック素子の組み合わせ回路によって構成される。ロジック素子は、例えばＡＮＤ回路、ＮＡＮＤ回路、ＯＲ回路、ＮＯＲ回路、ＥＸＯＲ回路、ＥＸＮＯＲ回路、インバーター等である。モニター回路Ｍ１、Ｍ２は、同一構成の組み合わせ回路である。即ち、モニター回路Ｍ１、Ｍ２に入力される制御信号が同一の論理レベルであれば、検出信号Ｑ１、Ｑ２は同じ論理レベルである。

図２には、モニター回路Ｍ１、Ｍ２の構成の一例として、禁止設定がＨＨＨである場合の構成を示す。モニター回路Ｍ１は、ノードＮ１１〜Ｎ１３におけるビットの論理レベルの組み合わせがＨＨＨである場合にＱ１＝Ｈを出力し、ノードＮ１１〜Ｎ１３におけるビットの論理レベルの組み合わせがＨＨＨでない場合にＱ１＝Ｌを出力する。モニター回路Ｍ２は、ノードＮ２１〜Ｎ２３におけるビットの論理レベルの組み合わせがＨＨＨである場合にＱ２＝Ｈを出力し、ノードＮ２１〜Ｎ２３におけるビットの論理レベルの組み合わせがＨＨＨでない場合にＱ２＝Ｌを出力する。

例えば、制御信号線ＬＰＷ１〜ＬＰＷ３の一端はレジスター部５２に接続され、制御信号線ＬＰＷ１〜ＬＰＷ３の他端は電源回路６０のレギュレーター６２に接続される。即ち、レジスター部５２のレジスターから制御信号線ＬＰＷ１〜ＬＰＷ３に制御信号が出力されており、その制御信号が制御信号線ＬＰＷ１〜ＬＰＷ３によりレギュレーター６２に入力される。レギュレーター６２は、入力された制御信号に対応した電圧値の電源電圧を出力する。例えば、ノードＮ１１〜Ｎ１３は、レジスター部５２における制御信号線ＬＰＷ１〜ＬＰＷ３の出力ノードであり、ノードＮ２１〜Ｎ２３は、レギュレーター６２における制御信号線ＬＰＷ１〜ＬＰＷ３の入力ノードである。

図３は、モニター回路Ｍ１、Ｍ２の第２接続例である。

図３では、電源回路６０がレジスター部６１を更に含む。そして制御信号線ＬＰＷ１〜ＬＰＷ３の他端はレジスター部６１に接続される。即ち、レジスター部５２のレジスターから制御信号線ＬＰＷ１〜ＬＰＷ３に出力された制御信号は、レジスター部６１に入力される。レジスター部６１は、入力された制御信号を記憶する。レジスター部６１は、記憶した制御信号を制御信号線ＬＰＷ１’〜ＬＰＷ３’によりレギュレーター６２へ出力する。レギュレーター６２は、制御信号線ＬＰＷ１’〜ＬＰＷ３’から入力された制御信号に対応した電圧値の電源電圧を出力する。ノードＮ２１〜Ｎ２３は、レジスター部６１とレギュレーター６２とを接続する制御信号線ＬＰＷ１’〜ＬＰＷ３’のノードである。

本接続例では、レジスター部６１を介して制御信号が伝送されているが、制御信号線ＬＰＷ１〜ＬＰＷ３の制御信号と制御信号線ＬＰＷ１’〜ＬＰＷ３’の制御信号とは同じ制御信号である。即ち、本接続例においても、モニター回路Ｍ１は制御回路５０側において制御信号をモニターし、モニター回路Ｍ２は電源回路６０側において制御信号をモニターしている。

例えば、レジスター部６１に記憶された制御信号が、ノイズ等の異常により書き替えられ、禁止設定となったとする。本接続例によれば、レジスター部６１から制御信号線ＬＰＷ１’〜ＬＰＷ３’に出力される制御信号を、モニター回路Ｍ２がモニターするので、レジスター部６１に記憶された制御信号が禁止設定となる異常を検出できる。また、制御信号線ＬＰＷ１〜ＬＰＷ３の断線等によってレジスター部６１に禁止設定が格納されるおそれがある。本接続例によれば、このような場合にも、レジスター部６１に記憶された制御信号が禁止設定となる異常を検出できる。

なお、制御回路５０が制御信号としてシリアル信号を出力する場合、例えば以下のように構成できる。即ち、制御回路５０は、レジスター部５２からの制御信号をパラレルシリアル変換するパラレルシリアル変換回路を含む。また電源回路６０は、パラレルシリアル変換回路からのシリアル信号をシリアルパラレル変換するシリアルパラレル変換回路を含む。レジスター部６１は、シリアルパラレル変換回路からのパラレル信号を制御信号として記憶する。パラレルシリアル変換回路とシリアルパラレル変換回路との間は、例えば１本の制御信号線により接続される。

図４は、駆動回路２０及び電源回路６０の詳細な構成例である。

駆動回路２０は、電気光学パネル１５０の走査線を駆動する走査線駆動回路２１と、電気光学パネル１５０のデータ線を駆動するデータ線駆動回路２２と、を含む。電源回路６０は、電源電圧ＶＥＥ、ＶＤＤＨＧを生成し、走査線駆動回路２１は、電源電圧ＶＥＥ、ＶＤＤＨＧにより動作する。電源電圧ＶＥＥは第１電源電圧であり、電源電圧ＶＤＤＨＧは第２電源電圧である。制御回路５０は、電源電圧ＶＥＥ、ＶＤＤＨＧの電圧値を設定する制御信号を電源回路６０へ出力する。モニター回路Ｍ１、Ｍ２は、電源電圧ＶＥＥ、ＶＤＤＨＧの電圧値を設定する制御信号をモニターする。

具体的には、電源回路６０は、レギュレーターＲＲ１〜ＲＲ３と、ＤＣＤＣコンバーターＤＣＣ１、ＤＣＣ２と、を含む。制御回路５０は、制御データＰＢ［１：０］をレギュレーターＲＲ１へ出力し、制御データＰＡ［３：０］をレギュレーターＲＲ２へ出力し、制御データＰＣ［４：０］をレギュレーターＲＲ３へ出力する。ここで、制御データＰＢ［１：０］、ＰＡ［３：０］、ＰＣ［４：０］とは、後述する図６記載のように、１６進数で表した電圧ＶＯＮＲＥＧ、ＶＯＦＲＥＧ、ＶＧＬを指定する設定値である。レギュレーターＲＲ１は、制御データＰＢ［１：０］によって指定される電圧値の電圧ＶＯＦＲＥＧを生成する。レギュレーターＲＲ２は、制御データＰＡ［３：０］によって指定される電圧値の電圧ＶＯＮＲＥＧを生成する。レギュレーターＲＲ３は、制御データＰＣ［４：０］によって指定される電圧値の電圧ＶＧＬを生成する。ＤＣＤＣコンバーターＤＣＣ１は、０Ｖを基準として電圧ＶＯＦＲＥＧを−３倍に昇圧することで、電源電圧ＶＥＥを生成する。即ちＶＥＥ＝−３×ＶＯＦＲＥＧである。ＤＣＤＣコンバーターＤＣＣ２は、電圧ＶＯＮＲＥＧを基準として電圧ＶＧＬを反転昇圧することで、電源電圧ＶＤＤＨＧを生成する。即ち、ＶＤＤＨＧ＝ＶＯＮＲＥＧ＋（ＶＯＮＲＥＧ−ＶＧＬ）＝２×ＶＯＮＲＥＧ−ＶＧＬである。

制御データＰＢ［１：０］、ＰＡ［３：０］、ＰＣ［４：０］の各ビット信号は、上述した制御信号に相当する。即ち、図４において１１本の制御信号線ＬＰＷ１〜ＬＰＷ１１により制御信号が伝送される。例えばＰＡ［３：０］の４ビットの信号が、制御信号線ＬＰＷ１〜ＬＰＷ４により伝送され、ＰＢ［１：０］の２ビットの信号が、制御信号線ＬＰＷ５、ＬＰＷ６により伝送され、ＰＣ［４：０］の５ビットの信号が、制御信号線ＬＰＷ７〜ＬＰＷ１１により伝送される。モニター回路Ｍ１、Ｍ２は、その１１本の制御信号線におけるビットの論理レベルの組み合わせが禁止設定であるか否かをモニターする。ここでの禁止設定は、電源電圧ＶＥＥと電源電圧ＶＤＤＨＧの電圧差がトランジスターの耐圧を超える設定のことである。モニター回路Ｍ１は、制御回路５０側において、制御信号の設定が禁止設定であるか否かをモニターする。モニター回路Ｍ２は、電源回路６０側において、制御信号の設定が禁止設定であるか否かをモニターする。

トランジスターの耐圧とは、走査線駆動回路２１に含まれるトランジスターの耐圧である。具体的には、図５に示すように、走査線駆動回路２１は、走査線に駆動信号を出力するバッファー回路ＢＦＣを含んでいる。バッファー回路ＢＦＣは、Ｐ型トランジスターＴＲＰとＮ型トランジスターＴＲＮとを含んでいる。Ｐ型トランジスターＴＲＰのソースは電源電圧ＶＤＤＨＧのノードに接続され、ドレインは出力ノードＱＧ１に接続され、ゲートは入力ノードＩＧ１に接続される。Ｎ型トランジスターＴＲＮのソースは電源電圧ＶＥＥのノードに接続され、ドレインは出力ノードＱＧ１に接続され、ゲートは入力ノードＩＧ１に接続される。トランジスターＴＲＰ、ＴＲＮの端子間には、電圧ＶＤＤＨＧ−ＶＥＥの電圧が印加され得る。例えば、トランジスターＴＲＰがオンであり、トランジスターＴＲＮがオフであるとき、トランジスターＴＲＰのゲート−ソース間には電圧ＶＤＤＨＧ−ＶＥＥが印加される。即ち、ＶＤＤＨＧ−ＶＥＥがトランジスターＴＲＰ、ＴＲＮの耐圧を超える制御信号の設定が禁止設定である。

なお図５には１本の走査線を駆動する１つのバッファー回路を例として図示しているが、実際には、走査線駆動回路２１は、複数の走査線を駆動する複数のバッファー回路を含んでいる。

図６は、制御データＰＢ［１：０］、ＰＡ［３：０］、ＰＣ［４：０］により指定される電圧ＶＯＮＲＥＧ、ＶＯＦＲＥＧ、ＶＧＬの一例である。また図７は、電源電圧ＶＥＥ、ＶＤＤＨＧがトランジスターの耐圧を超える禁止設定を説明する図である。

図６において、制御データＰＢ［１：０］、ＰＡ［３：０］、ＰＣ［４：０］を１６進数で表す。図６に示すように、制御データＰＡ［３：０］の各設定値に対応して電圧ＶＯＮＲＥＧの電圧値が設定され、制御データＰＢ［１：０］の各設定値に対応して電圧ＶＯＦＲＥＧの電圧値が設定され、制御データＰＣ［４：０］の各設定値に対応して電圧ＶＧＬの電圧値が設定される。

図７には、電圧ＶＧＬ、ＶＤＤＨＧの各電圧値に対する電源電圧ＶＤＤＨＧの電圧値を示す。電源電圧ＶＥＥ＝−３×ＶＯＦＲＥＧなので、ＰＢ［１：０］に対応する電源電圧ＶＥＥは−１３．５Ｖ、−１４Ｖ、−１４．５Ｖ、−１５Ｖの４値を取りうる。例えばトランジスターの耐圧がＶＤＤＨＧ−ＶＥＥ≦３２Ｖであるとする。ＶＥＥ＝−１５Ｖのとき、ＶＤＤＨＧ≦１７Ｖが許容されるので、ＶＤＤＨＧ＞１７Ｖは禁止設定となる。図７において、太実線で囲まれた領域の外部が、ＶＥＥ＝−１５ＶのときのＶＤＤＨＧの禁止設定である。ＶＤＤＨＧは、ＶＯＮＲＥＧ及びＶＧＬから生成されるので、ＶＤＤＨＧの禁止設定とは、ＶＤＤＨＧ＞１７ＶとなるようなＰＡ［３：０］、ＰＣ［４：０］の設定値が禁止設定という意味である。同様に、ＶＥＥ＝−１４．５Ｖのとき、ＶＤＤＨＧ＞１７．５Ｖが禁止設定となり、ＶＥＥ＝−１４Ｖのとき、ＶＤＤＨＧ＞１８Ｖが禁止設定となり、ＶＥＥ＝−１３．５Ｖのとき、ＶＤＤＨＧ＞１８．５Ｖが禁止設定となる。なお、ＶＤＤＨＧの低電圧側は、例えば仕様上の理由等によって禁止設定が定められている。

以上のようにして、トランジスターの耐圧を超える制御データＰＢ［１：０］、ＰＡ［３：０］、ＰＣ［４：０］の設定が、禁止設定として定められている。モニター回路Ｍ１、Ｍ２は、このような禁止設定を検出するロジック素子の組み合わせ回路によって構成されている。

本実施形態によれば、トランジスターの耐圧を超えるような設定を禁止設定として検出できるので、トランジスターの耐圧を超える電圧がトランジスターに印加されることを防止できる。即ち、制御信号線が断線等した場合には、制御回路５０が適切な制御信号を出力しているにも関わらず、電源回路６０に入力される制御信号が禁止設定となる可能性がある。本実施形態によれば、このような場合であってもモニター回路Ｍ２が電源回路６０側において制御信号をモニターするので、トランジスターの耐圧を超える電圧がトランジスターに印加されることを防止できる。

３．第２構成例
図８に本実施形態の表示ドライバー１０の第２構成例を示す。表示ドライバー１０は、駆動回路２０と、制御回路５０と、電源回路６０と、制御信号線ＬＰＷＢ１〜ＬＰＷＢ３と、モニター回路ＭＢ１、ＭＢ２を含む。また表示ドライバー１０は、インターフェース回路８０を含むことができる。なお、図１で説明した構成要素については適宜に説明を省略する。また図１と図８の構成を組み合わせてもよい。即ち、図８の表示ドライバー１０が更にモニター回路ＭＢ１、ＭＢ２と制御信号線ＬＰＷＢ１〜ＬＰＷＢ３とレジスターＲＧＢ１、ＲＧＢ２とを含んでもよい。

制御回路５０は、制御信号に基づいて駆動回路２０を制御する。例えば制御回路５０は、駆動回路２０の駆動シーケンスなどの動作シーケンスを制御する。例えば制御回路５０は、駆動回路２０のデータ線の駆動シーケンスを制御したり、駆動回路２０の走査線の選択シーケンスを制御したりする。なお図１で説明したように、制御信号はパラレル信号であってもよいし、シリアル信号であってもよい。以下では制御回路５０が３ビットの制御データを制御信号として駆動回路２０を制御し、且つ３ビットの制御データがパラレル信号として３本の制御信号線で伝送される場合を例に説明するが、これに限定されない。即ち、制御回路５０は複数ビットの信号又は１ビットの信号に基づいて駆動回路２０を制御すればよい。また、制御回路５０は、複数ビットの制御データをシリアル信号として駆動回路２０へ出力してもよい。この場合、制御信号線の本数は、制御データのビット数よりも少なくなる。

制御信号線ＬＰＷＢ１〜ＬＰＷＢ３は、制御回路５０からの制御信号を駆動回路２０へ伝送する。制御回路５０は、１本の制御信号線に対して１ビットの信号を出力する。即ち、制御信号線ＬＰＷＢ１〜ＬＰＷＢ３の各々には、ハイレベル又はローレベルの信号が出力されている。制御信号線ＬＰＷＢ１〜ＬＰＷＢ３は、パラレル信号の制御信号を伝送する信号バスである。制御信号線ＬＰＷＢ１〜ＬＰＷＢ３は、半導体チップである表示ドライバー１０の半導体基板に形成されるアルミ配線層などにより実現される。なお、制御信号線の本数は３に限定されず、表示ドライバー１０には、少なくとも１つの制御信号線が設けられていればよい。

モニター回路ＭＢ１は、制御回路５０側において制御信号をモニターする回路である。モニター回路ＭＢ２は、駆動回路２０側において制御信号をモニターする回路である。制御信号線ＬＰＷＢ１〜ＬＰＷＢ３には、３ビットの信号が出力されている。モニター回路ＭＢ１、ＭＢ２は、その３ビットの論理レベルの組み合わせが禁止設定であるか否かを判定することで、制御信号をモニターする。モニター回路ＭＢ１は第１モニター回路であり、モニター回路ＭＢ２は第２モニター回路である。

具体的には、モニター回路ＭＢ１は、制御信号線ＬＰＷＢ１〜ＬＰＷＢ３において駆動回路２０よりも制御回路５０に近い側のノードＮＢ１１〜ＮＢ１３の電圧をモニターする。そしてモニター結果を制御回路５０に出力する。例えばモニター回路ＭＢ１は、モニター結果を検出信号ＱＢ１として制御回路５０に出力する。制御信号線ＬＰＷＢ１〜ＬＰＷＢ３において駆動回路２０よりも制御回路５０に近い側のノードとは、制御信号線ＬＰＷＢ１〜ＬＰＷＢ３を辿る経路上において、駆動回路２０よりも制御回路５０に近い距離にあるノードである。即ち図８に示すように、制御信号線ＬＰＷＢ１〜ＬＰＷＢ３の経路上において、ノードＮＢ１１〜ＮＢ１３と制御回路５０との間の距離は、ノードＮＢ１１〜ＮＢ１３と駆動回路２０との間の距離よりも短い。

例えばモニター回路ＭＢ１は、制御回路５０内に設けられる。即ち制御回路５０の配置領域にモニター回路ＭＢ１が配置される。そしてモニター回路ＭＢ１は、制御回路５０における制御信号線ＬＰＷＢ１〜ＬＰＷＢ３の出力ノードＮＢ１１〜ＮＢ１３において、制御信号をモニターする。即ち制御回路５０内で制御信号線ＬＰＷＢ１〜ＬＰＷＢ３の制御信号をモニターする。

モニター回路ＭＢ２は、制御信号線ＬＰＷＢ１〜ＬＰＷＢ３において制御回路５０よりも駆動回路２０に近い側のノードＮＢ２１〜ＮＢ２３の電圧をモニターする。そしてモニター結果を制御回路５０に出力する。例えばモニター回路ＭＢ２は、モニター結果を検出信号ＱＢ２として制御回路５０に出力する。制御信号線ＬＰＷＢ１〜ＬＰＷＢ３において制御回路５０よりも駆動回路２０に近い側のノードとは、制御信号線ＬＰＷＢ１〜ＬＰＷＢ３を辿る経路上において、制御回路５０よりも駆動回路２０に近い距離にあるノードである。即ち図８に示すように、制御信号線ＬＰＷＢ１〜ＬＰＷＢ３の経路上において、ノードＮＢ２１〜ＮＢ２３と駆動回路２０との間の距離は、ノードＮＢ２１〜ＮＢ２３と制御回路５０との間の距離よりも短い。

例えばモニター回路ＭＢ２は、駆動回路２０内に設けられる。即ち駆動回路２０の配置領域にモニター回路ＭＢ２が配置される。そしてモニター回路ＭＢ２は、駆動回路２０における制御信号線ＬＰＷＢ１〜ＬＰＷＢ３の入口のノードＮＢ２１〜ＮＢ２３において、制御信号をモニターする。即ち駆動回路２０内で制御信号線ＬＰＷＢ１〜ＬＰＷＢ３の制御信号をモニターする。

なお、モニター回路ＭＢ１、ＭＢ２は、図２のモニター回路Ｍ１、Ｍ２と同様に、ロジック素子の組み合わせ回路によって実現できる。モニター回路ＭＢ１、ＭＢ２は、同一構成の組み合わせ回路である。即ち、モニター回路ＭＢ１、ＭＢ２に入力される制御信号が同一の論理レベルであれば、検出信号ＱＢ１、ＱＢ２は同じ論理レベルである。

本実施形態によれば、制御信号線ＬＰＷＢ１〜ＬＰＷＢ３の断線等の異常が発生した場合には、駆動回路２０側に設けられたモニター回路ＭＢ２によりノードＮＢ２１〜ＮＢ２３の制御信号をモニターすることで、当該異常の発生を検出できる。即ち制御回路５０側での異常のみならず、駆動回路２０側での異常も検出できる。そして検出信号ＱＢ２を用いて、異常の発生を制御回路５０に通知できるようになり、禁止設定による動作異常等を事前に防止したり、信頼性の向上等を図れたりするようになる。また制御回路５０が適正な制御信号を出力しない異常が発生した場合には、制御回路５０側に設けられたモニター回路ＭＢ１によりノードＮＢ１１〜ＮＢ１３の制御信号をモニターすることで、当該異常の発生を検出できる。そして検出信号ＱＢ１を用いて、異常の発生を制御回路５０に通知できるようになり、禁止設定による動作異常等を事前に防止したり、信頼性の向上等を図れたりするようになる。従って、高い信頼性が要求される車載機器等の電子機器への搭載に好適な表示ドライバー１０の提供が可能になる。

また本実施形態によれば、アナログ回路の動作異常等が発生した場合に、当該動作異常等が、制御回路５０から不適切な制電信号が出力されたことに起因する異常なのか、制御信号線ＬＰＷＢ１〜ＬＰＷＢ３の断線等に起因する異常なのかを、容易に解析することが可能になる。例えばモニター回路ＭＢ１からの検出信号ＱＢ１が異常を示す信号になっていた場合には、制御回路５０から不適切な制御信号が出力されたことに起因する異常であると解析できる。一方、モニター回路ＭＢ２からの検出信号ＱＢ２が異常を示す信号になっていた場合には、制御信号線ＬＰＷＢ１〜ＬＰＷＢ３の断線等に起因する異常であると解析できる。従って、異常の発生時の解析を容易化できるようになる。

図８に示すように、表示ドライバー１０はインターフェース回路８０を含む。また制御回路５０はレジスター部５２を含む。以下、これらについて説明する。

レジスター部５２は、検出信号ＱＢ１に基づくエラー検出結果が格納されるレジスターＲＧＢ１と、検出信号ＱＢ２に基づくエラー検出結果が格納されるレジスターＲＧＢ２と、を有する。

制御回路５０は、モニター回路ＭＢ１のモニター結果及びモニター回路ＭＢ２のモニター結果のいずれか一方においてエラーが検出された場合に、エラーを外部デバイスに通知する処理を行う。例えば制御回路５０は、モニター回路ＭＢ１からの検出信号ＱＢ１に基づいて、モニター回路ＭＢ１のモニター結果におけるエラーを検出する。即ち、制御回路５０は、検出信号ＱＢ１に基づいて、ノードＮＢ１１〜ＮＢ１３における制御信号のエラー情報を検出する。またモニター回路ＭＢ２からの検出信号ＱＢ２に基づいて、モニター回路ＭＢ２のモニター結果におけるエラーを検出する。即ち、制御回路５０は、検出信号ＱＢ２に基づいて、ノードＮＢ２１〜ＮＢ２３における制御信号のエラー情報を検出する。例えば制御回路５０において適正な制御信号が出力されない異常であるエラーが発生すると、検出信号ＱＢ１を用いて制御回路５０に通知される。また制御信号線ＬＰＷＢ１〜ＬＰＷＢ３の断線等の異常であるエラーが発生すると、検出信号ＱＢ２を用いて制御回路５０に通知される。そして制御回路５０は、このエラーの発生を、ホスト等の外部デバイスに通知する処理を行う。このようにすることで、外部デバイスは、発生したエラーに対応する適切な処理を実行できるようになる。例えばホスト等の外部デバイスは、モニター回路ＭＢ１のモニター結果に基づいて制御信号の出力にエラーが発生したと判断された場合には、インターフェース回路８０を介してレジスター部５２のレジスターに記憶された設定を初期化する。ここでの設定は、制御信号線ＬＰＷＢ１〜ＬＰＷＢ３の制御信号に対応した設定である。またホスト等の外部デバイスは、モニター回路ＭＢ２のモニター結果に基づいて制御信号線ＬＰＷＢ１〜ＬＰＷＢ３の断線等のエラーが発生したと判断された場合には、例えば駆動回路２０の動作をオフにする指示を行う。

また本実施形態の表示ドライバー１０は、エラーの検出信号ＥＲＤを外部デバイスに出力するための端子ＴＥＲを含む。ホスト等の外部デバイスは、モニター回路ＭＢ１、ＭＢ２においてエラーが検出されたことを、端子ＴＥＲから出力されるエラーの検出信号ＥＲＤを用いて判断できるようになる。

またレジスターＲＧＢ１には、モニター回路ＭＢ１のモニター結果での検出フラグが設定され、レジスターＲＧＢ２には、モニター回路ＭＢ２のモニター結果での検出フラグが設定される。レジスターＲＧＢ１は第１レジスターであり、レジスターＲＧＢ２は第２レジスターである。レジスターＲＧＢ１、ＲＧＢ２は例えばフリップフロップ回路などにより実現できる。レジスターＲＧＢ１、ＲＧＢ２をＲＡＭ等の半導体メモリーにより実現してもよい。例えばモニター回路ＭＢ１においてエラーが検出されると、レジスターＲＧＢ１の検出フラグが例えば１にセットされる。モニター回路ＭＢ２においてエラーが検出されると、レジスターＲＧＢ２の検出フラグが例えば１にセットされる。そして外部デバイスは、インターフェース回路８０を介してレジスターＲＧＢ１、ＲＧＢ２にアクセス可能になっている。従って、外部デバイスは、レジスターＲＧＢ１、ＲＧＢ２の検出フラグを読み出すことで、モニター回路ＭＢ１、ＭＢ２においてエラーが検出されたことを判断できるようになる。具体的には、モニター回路ＭＢ１、ＭＢ２を含む複数のエラー検出回路のいずれかにおいてエラーが検出されると、エラーの検出信号ＥＲＤが、外部デバイスへの割り込み信号として端子ＴＥＲから出力される。即ちエラーの検出信号ＥＲＤがアクティブになる。このように検出信号ＥＲＤがアクティブになると、外部デバイスは、レジスター部５２にアクセスして、エラーの要因を解析する。そして外部デバイスは、レジスターＲＧＢ１の検出フラグが１にセットされていた場合には、モニター回路ＭＢ１においてエラーが検出されたと判断する。レジスターＲＧＢ２の検出フラグが１にセットされていた場合には、モニター回路ＭＢ２においてエラーが検出されたと判断する。これにより外部デバイスは、検出されたエラーに対応した適切な処理を実行できるようになる。

４．詳細構成例
図９は、走査線駆動回路２１の詳細な構成例、及びモニター回路ＭＢ１、ＭＢ２の第３接続例である。

走査線駆動回路２１は、電気光学パネル１５０の複数の走査線を駆動する複数のバッファー回路を含む。バッファー回路ＢＦＣｉは、走査線Ｇｉを駆動する。即ちバッファー回路ＢＦＣｉは、走査線Ｇｉへ駆動信号を出力することで走査線Ｇｉを選択する。ｉは１以上５１２以下の整数である。なお、ここでは走査線駆動回路２１が複数のバッファー回路として５１２個のバッファー回路ＢＦＣ１〜ＢＦＣ５１２を含む場合を例に説明するが、走査線駆動回路２１が含むバッファー回路の数は任意である。

制御回路５０は、選択される走査線を指定するアドレスＡＤ［９：０］を走査線駆動回路２１へ出力する。図１０に示すように、ＡＤ［８：０］の値によって走査線が指定される。即ち、ＡＤ［８：０］＝ｉのとき、走査線駆動回路２１がバッファー回路ＢＦＣｉをイネーブルにし、バッファー回路ＢＦＣｉが走査線Ｇｉを駆動する。通常動作時、即ち非テストモードにおいて、ＡＤ［９］＝０である。

図１１に示すように、テストモードにおいてはＡＤ［９］＝１である。このテストモードは例えば表示ドライバー１０の出荷検査等に用いられるものであり、通常動作時には用いられない。即ち、通常動作時においてＡＤ［９］＝１は禁止される。ここでの禁止設定は、バッファー回路ＢＦＣ１〜ＢＦＣ５１２のいずれをイネーブルにするかを指定するアドレスＡＤ［９：０］が、テストモードを示す設定である。具体的には、ＡＤ［９］＝１が禁止設定であり、ＡＤ［８：０］は任意の値が許可される。

アドレスＡＤ［９：０］の各ビット信号は、上述した制御信号に相当する。即ち、図９において、ＡＤ［９：０］の１０ビットの信号が１０本の制御信号線ＬＰＷＢ１〜ＬＰＷＢ１０により伝送される。モニター回路ＭＢ１、ＭＢ２は、ＡＤ［９］を伝送する制御信号線における制御信号をモニターする。即ち、モニター回路ＭＢ１、ＭＢ２は、ＡＤ［９］の論理レベルをモニターする。モニター回路ＭＢ１は、制御回路５０側において、制御信号の設定が禁止設定であるか否かをモニターする。モニター回路ＭＢ２は、駆動回路２０側において、制御信号の設定が禁止設定であるか否かをモニターする。本接続例では、モニター回路ＭＢ１、ＭＢ２は、例えば直列に接続された２段のインバーターにより実現される。２段のインバーターはＡＤ［９］をバッファリングして検出信号を出力する。ＡＤ［９］＝１の場合、検出信号が１となり、禁止設定が検出される。

５．電子機器、移動体
図１２に本実施形態の表示ドライバー１０を含む電子機器３００の構成例を示す。電子機器３００は、表示ドライバー１０、電気光学パネル１５０、表示コントローラー１１０、処理装置３１０、メモリー３２０、操作インターフェース３３０、通信インターフェース３４０を含む。回路装置である表示ドライバー１０と電気光学パネル１５０とにより、電気光学装置１６０が構成される。電子機器３００の具体例としては、例えばメーターパネルなどのパネル機器やカーナビゲーションシステム等の車載機器、プロジェクター、ヘッドマウントディスプレイ、印刷装置、携帯情報端末、携帯型ゲーム端末、ロボット、或いは情報処理装置などの種々の電子機器がある。

処理装置３１０は、電子機器３００の制御処理や、種々の信号処理等を行う。処理装置３１０は例えば外部デバイスであるホストである。処理装置３１０は、例えばＣＰＵやＭＰＵ等のプロセッサー、或いはＡＳＩＣ等により実現できる。メモリー３２０は、例えば操作インターフェース３３０や通信インターフェース３４０からのデータを記憶したり、或いは、処理装置３１０のワークメモリーとして機能したりする。メモリー３２０は、例えばＲＡＭやＲＯＭ等の半導体メモリー、或いはハードディスクドライブ等の磁気記憶装置により実現できる。操作インターフェース３３０は、ユーザーからの種々の操作を受け付けるユーザーインターフェースである。例えば操作インターフェース３３０は、ボタンやマウスやキーボード、或いは電気光学パネル１５０に装着されたタッチパネル等により実現できる。通信インターフェース３４０は、画像データや制御データの通信を行うインターフェースである。通信インターフェース３４０の通信処理は、有線の通信処理であってもよいし、無線の通信処理であってもよい。

図１３に、本実施形態の表示ドライバー１０を含む移動体の構成例を示す。移動体は、例えばエンジンやモーター等の駆動機構、ハンドルや舵等の操舵機構、各種の電子機器を備えて、地上や空や海上を移動する機器又は装置である。本実施形態の移動体として、例えば、車、飛行機、バイク、船舶、或いはロボット等を想定できる。図１３は移動体の具体例としての自動車２０６を概略的に示している。自動車２０６は、車体２０７や車輪２０９を有する。自動車２０６には、表示ドライバー１０を有する表示装置２２０と、自動車２０６の各部を制御する制御装置２１０が組み込まれている。制御装置２１０は例えばＥＣＵ（Electronic Control Unit）などを含むことができる。表示装置２２０は電気光学装置１６０により実現されるものであり、例えばメーターパネル等のパネル機器である。制御装置２１０は、ユーザーに提示するための画像を生成し、その画像を表示装置２２０に送信する。表示装置２２０は、受信した画像を表示装置２２０の表示部に表示する。例えば車速や燃料残量、走行距離、各種装置の設定等の情報が画像として表示される。

以上に説明したように本実施形態の表示ドライバーは、少なくとも１つの電源電圧を生成する電源回路と、少なくとも１つの電源電圧に基づいて、電気光学パネルを駆動する駆動回路と、制御信号に基づいて電源回路を制御する制御回路と、を含む。また表示ドライバーは、制御回路側において制御信号をモニターする第１モニター回路と、電源回路側において制御信号をモニターする第２モニター回路と、を含む。

本実施形態によれば、制御回路により出力された制御信号が電源回路に供給され、電源回路は、制御回路からの制御信号に基づいて電源電圧を生成する。そして第１モニター回路が、制御回路側において制御信号をモニターし、第２モニター回路が、電源回路側において制御信号をモニターする。このようにすれば、制御回路により出力された制御信号自体の異常などを第１モニター回路によりモニターできるのに加えて、電源回路側における制御信号の異常を第２モニター回路によりモニターできるようになる。これにより、電源回路を制御する制御信号が禁止設定となる異常を防止したり、その異常の発生時の解析の容易化を実現したりできる。

また本実施形態では、表示ドライバーは、制御信号を伝送する制御信号線を含んでもよい。第１モニター回路は、制御信号線において電源回路よりも制御回路に近い側のノードにおいて制御信号をモニターしてもよい。第２モニター回路は、制御信号線において制御回路よりも電源回路に近い側のノードにおいて制御信号をモニターしてもよい。

本実施形態によれば、第１モニター回路が、制御信号線において制御回路に近い側のノードの制御信号をモニターし、第２モニター回路が、制御信号線において電源回路に近い側のノードの制御信号をモニターする。このようにすれば、制御回路により制御信号線に出力された制御信号自体の異常などを第１モニター回路によりモニターできるのに加えて、制御信号線の断線等の異常を第２モニター回路によりモニターできるようになる。

また本実施形態では、制御回路は、制御信号として複数ビットの制御データを用いて電源回路を制御してもよい。第１モニター回路は、制御回路側において、複数ビットの論理レベルの組み合わせが禁止設定であるか否かをモニターしてもよい。第２モニター回路は、電源回路側において、複数ビットの論理レベルの組み合わせが禁止設定であるか否かをモニターしてもよい。

本実施形態によれば、第１モニター回路及び第２モニター回路が、制御データにおける複数ビットの論理レベルの組み合わせが禁止設定であるか否かをモニターすることで、電源回路の動作設定が禁止設定となる異常を防止できる。禁止設定とは、電源回路の動作異常又は故障、破壊を招くおそれがある設定であり、仕様上又は設計上において禁止されている設定である。

また本実施形態では、電源回路は、少なくとも１つの電源電圧として第１電源電圧及び第２電源電圧を生成してもよい。第１モニター回路は、制御回路側において、制御信号の設定が、第１電源電圧と第２電源電圧の電圧差がトランジスターの耐圧を超える禁止設定であるか否かをモニターしてもよい。第２モニター回路は、電源回路側において、制御信号の設定が、第１電源電圧と第２電源電圧の電圧差がトランジスターの耐圧を超える禁止設定であるか否かをモニターしてもよい。

本実施形態によれば、第１モニター回路及び第２モニター回路が、制御信号の設定が、第１電源電圧と第２電源電圧の電圧差がトランジスターの耐圧を超える禁止設定であるか否かをモニターすることで、耐圧を超える電圧が駆動回路のトランジスターに印加される異常を防止できる。

また本実施形態では、表示ドライバーは、電気光学パネルを駆動する駆動回路と、制御信号に基づいて駆動回路を制御する制御回路と、を含む。また表示ドライバーは、制御回路側において制御信号をモニターする第１モニター回路と、駆動回路側において制御信号をモニターする第２モニター回路と、を含む。

本実施形態によれば、制御回路により出力された制御信号が駆動回路に供給され、駆動回路は、制御回路からの制御信号に基づいて電気光学パネルを駆動する。そして第１モニター回路が、制御回路側において制御信号をモニターし、第２モニター回路が、駆動回路側において制御信号をモニターする。このようにすれば、制御回路により出力された制御信号自体の異常などを第１モニター回路によりモニターできるのに加えて、駆動回路側における制御信号の異常を第２モニター回路によりモニターできるようになる。これにより、駆動回路を制御する制御信号が禁止設定となる異常を防止したり、その異常の発生時の解析の容易化を実現したりできる。

また本実施形態では、表示ドライバーは、制御信号を伝送する制御信号線を含んでもよい。第１モニター回路は、制御信号線において駆動回路よりも制御回路に近い側のノードにおいて制御信号をモニターしてもよい。第２モニター回路は、制御信号線において制御回路よりも駆動回路に近い側のノードにおいて制御信号をモニターしてもよい。

本実施形態によれば、第１モニター回路が、制御信号線において制御回路に近い側のノードの制御信号をモニターし、第２モニター回路が、制御信号線において駆動回路に近い側のノードの制御信号をモニターする。このようにすれば、制御回路により制御信号線に出力された制御信号自体の異常などを第１モニター回路によりモニターできるのに加えて、制御信号線の断線等の異常を第２モニター回路によりモニターできるようになる。

また本実施形態では、制御回路は、制御信号として複数ビットの制御データを用いて駆動回路を制御してもよい。第１モニター回路は、制御回路側において、複数ビットの論理レベルの組み合わせが禁止設定であるか否かをモニターしてもよい。第２モニター回路は、駆動回路側において、複数ビットの論理レベルの組み合わせが禁止設定であるか否かをモニターしてもよい。

本実施形態によれば、第１モニター回路及び第２モニター回路が、制御データにおける複数ビットの論理レベルの組み合わせが禁止設定であるか否かをモニターすることで、駆動回路の動作設定が禁止設定となる異常を防止できる。禁止設定とは、駆動回路の動作異常又は故障、破壊を招くおそれがある設定であり、仕様上又は設計上において禁止されている設定である。

また本実施形態では、駆動回路は、電気光学パネルの複数の走査線を駆動する複数のバッファー回路を含んでもよい。制御信号は、複数のバッファー回路のいずれをイネーブルにするかを指定するアドレスの信号であってもよい。第１モニター回路は、制御回路側において、アドレスが禁止設定であるか否かをモニターしてもよい。第２モニター回路は、駆動回路側において、アドレスが禁止設定であるか否かをモニターしてもよい。

本実施形態によれば、第１モニター回路及び第２モニター回路が、複数のバッファー回路のいずれをイネーブルにするかを指定するアドレスの設定が、禁止設定であるか否かをモニターすることで、複数の走査線を駆動する複数のバッファー回路の動作異常を防止できる。

また本実施形態では、制御回路は、第１モニター回路のモニター結果及び第２モニター回路のモニター結果のいずれか一方においてエラーが検出された場合に、エラーを外部デバイスに通知する処理を行ってもよい。

このようにすることで、外部デバイスは、発生したエラーに対応する適切な処理を実行できるようになる。

また本実施形態では、表示ドライバーは、エラーの検出信号を外部デバイスに出力するための端子を含んでもよい。

このようにすることで、外部デバイスは、第１モニター回路又は第２モニター回路においてエラーが検出されたことを、端子から出力されるエラーの検出信号を用いて判断できるようになる。

また本実施形態では、表示ドライバーは、第１モニター回路のモニター結果でのエラー検出フラグが設定される第１レジスターと、第２モニター回路のモニター結果でのエラー検出フラグが設定される第２レジスターと、を含んでもよい。

このようにすれば、第１モニター回路又は第２モニター回路においてエラーが検出された場合に、エラー検出フラグを用いて、エラーの要因を適切に通知できるようになる。

また本実施形態は上記に記載の表示ドライバーを含む電子機器に関係する。

また本実施形態は上記に記載の表示ドライバーを含む移動体に関係する。

なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本発明の範囲に含まれる。また表示ドライバー、電気光学パネル、電気光学装置、電子機器及び移動体の構成及び動作等も、本実施形態で説明したものに限定されず、種々の変形実施が可能である。

１０…表示ドライバー、２０…駆動回路、２１…走査線駆動回路、２２…データ線駆動回路、５０…制御回路、５２…レジスター部、６０…電源回路、６１…レジスター、６２…レギュレーター、８０…インターフェース回路、１１０…表示コントローラー、１５０…電気光学パネル、１６０…電気光学装置、２０６…自動車、２０７…車体、２０９…車輪、２１０…制御装置、２２０…表示装置、３００…電子機器、３１０…処理装置、３２０…メモリー、３３０…操作インターフェース、３４０…通信インターフェース、ＢＦＣ…バッファー回路、ＢＦＣ１〜ＢＦＣ５１２…バッファー回路、ＤＣＣ１，ＤＣＣ２…ＤＣＤＣコンバーター、ＬＰＷ１〜ＬＰＷ３…制御信号線、ＬＰＷＢ１〜ＬＰＷＢ３…制御信号線、Ｍ１，Ｍ２…モニター回路、ＭＢ１，ＭＢ２…モニター回路、Ｑ１，Ｑ２…検出信号、ＱＢ１，ＱＢ２…検出信号、ＲＧ１，ＲＧ２…レジスター、ＲＧＢ１，ＲＧＢ２…レジスター、ＲＲ１〜ＲＲ３…レギュレーター、ＴＥＲ…端子、ＴＲＮ，ＴＲＰ…トランジスター、ＶＤＤＨＧ，ＶＥＥ…電源電圧

Claims (13)

1. 少なくとも１つの電源電圧を生成する電源回路と、
   前記少なくとも１つの電源電圧に基づいて、電気光学パネルを駆動する駆動回路と、
   制御信号に基づいて前記電源回路を制御する制御回路と、
   前記制御回路側において前記制御信号をモニターする第１モニター回路と、
   前記電源回路側において前記制御信号をモニターする第２モニター回路と、
   を含むことを特徴とする表示ドライバー。
2. 請求項１に記載の表示ドライバーにおいて、
   前記制御信号を伝送する制御信号線を含み、
   前記第１モニター回路は、
   前記制御信号線において前記電源回路よりも前記制御回路に近い側のノードにおいて前記制御信号をモニターし、
   前記第２モニター回路は、
   前記制御信号線において前記制御回路よりも前記電源回路に近い側のノードにおいて前記制御信号をモニターすることを特徴とする表示ドライバー。
3. 請求項１又は２に記載の表示ドライバーにおいて、
   前記制御回路は、
   前記制御信号として、複数ビットの制御データを用いて前記電源回路を制御し、
   前記第１モニター回路は、
   前記制御回路側において、前記複数ビットの論理レベルの組み合わせが禁止設定であるか否かをモニターし、
   前記第２モニター回路は、
   前記電源回路側において、前記複数ビットの論理レベルの組み合わせが前記禁止設定であるか否かをモニターすることを特徴とする表示ドライバー。
4. 請求項１又は２に記載の表示ドライバーにおいて、
   前記電源回路は、
   前記少なくとも１つの電源電圧として第１電源電圧及び第２電源電圧を生成し、
   前記第１モニター回路は、
   前記制御回路側において、前記制御信号の設定が、前記第１電源電圧と前記第２電源電圧の電圧差がトランジスターの耐圧を超える禁止設定であるか否かをモニターし、
   前記第２モニター回路は、
   前記電源回路側において、前記制御信号の設定が、前記第１電源電圧と前記第２電源電圧の電圧差がトランジスターの耐圧を超える前記禁止設定であるか否かをモニターすることを特徴とする表示ドライバー。
5. 電気光学パネルを駆動する駆動回路と、
   制御信号に基づいて前記駆動回路を制御する制御回路と、
   前記制御回路側において前記制御信号をモニターする第１モニター回路と、
   前記駆動回路側において前記制御信号をモニターする第２モニター回路と、
   を含むことを特徴とする表示ドライバー。
6. 請求項５に記載の表示ドライバーにおいて、
   前記制御信号を伝送する制御信号線を含み、
   前記第１モニター回路は、
   前記制御信号線において前記駆動回路よりも前記制御回路に近い側のノードにおいて前記制御信号をモニターし、
   前記第２モニター回路は、
   前記制御信号線において前記制御回路よりも前記駆動回路に近い側のノードにおいて前記制御信号をモニターすることを特徴とする表示ドライバー。
7. 請求項５又は６に記載の表示ドライバーにおいて、
   前記制御回路は、
   前記制御信号として複数ビットの制御データを用いて前記駆動回路を制御し、
   前記第１モニター回路は、
   前記制御回路側において、前記複数ビットの論理レベルの組み合わせが禁止設定であるか否かをモニターし、
   前記第２モニター回路は、
   前記駆動回路側において、前記複数ビットの論理レベルの組み合わせが前記禁止設定であるか否かをモニターすることを特徴とする表示ドライバー。
8. 請求項５又は６に記載の表示ドライバーにおいて、
   前記駆動回路は、
   前記電気光学パネルの複数の走査線を駆動する複数のバッファー回路を含み、
   前記制御信号は、
   前記複数のバッファー回路のいずれをイネーブルにするかを指定するアドレスの信号であり、
   前記第１モニター回路は、
   前記制御回路側において、前記アドレスが禁止設定であるか否かをモニターし、
   前記第２モニター回路は、
   前記駆動回路側において、前記アドレスが前記禁止設定であるか否かをモニターすることを特徴とする表示ドライバー。
9. 請求項１乃至８のいずれか一項に記載の表示ドライバーにおいて、
   前記制御回路は、
   前記第１モニター回路のモニター結果及び前記第２モニター回路のモニター結果のいずれか一方においてエラーが検出された場合に、前記エラーを外部デバイスに通知する処理を行うことを特徴とする表示ドライバー。
10. 請求項９に記載の表示ドライバーにおいて、
    前記エラーの検出信号を前記外部デバイスに出力するための端子を含むことを特徴とする表示ドライバー。
11. 請求項９又は１０に記載の表示ドライバーにおいて、
    前記第１モニター回路のモニター結果でのエラー検出フラグが設定される第１レジスターと、
    前記第２モニター回路のモニター結果でのエラー検出フラグが設定される第２レジスターと、
    を含むことを特徴とする表示ドライバー。
12. 請求項１乃至１１のいずれか一項に記載の表示ドライバーを含むことを特徴とする電子機器。
13. 請求項１乃至１１のいずれか一項に記載の表示ドライバーを含むことを特徴とする移動体。

Images