JP2020043427A - 発振回路、それを用いた信号発生装置及び信号分析装置、並びに内部周波数設定方法 - Google Patents
発振回路、それを用いた信号発生装置及び信号分析装置、並びに内部周波数設定方法 Download PDFInfo
- Publication number
- JP2020043427A JP2020043427A JP2018168185A JP2018168185A JP2020043427A JP 2020043427 A JP2020043427 A JP 2020043427A JP 2018168185 A JP2018168185 A JP 2018168185A JP 2018168185 A JP2018168185 A JP 2018168185A JP 2020043427 A JP2020043427 A JP 2020043427A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- output
- unit
- controlled oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【課題】ユーザが希望する周波数及び品質の出力信号を出力することができる発振回路、それを用いた信号発生装置及び信号分析装置、並びに内部周波数設定方法を提供する。【解決手段】発振回路10において、操作部23により入力されたVCO12の出力信号の周波数に応じて、基準信号発生回路11から出力される基準信号の周波数、分周器13の分周比N及びループフィルタ18のループ帯域幅の組み合わせを複数決定する内部周波数決定部24aと、内部周波数決定部により決定された各組み合わせに対応する、VCOの出力信号の品質に関わるパラメータを選択可能に表示部22に表示させる表示制御部24bと、操作部により選択されたパラメータに基づいて、基準信号の周波数、分周器の分周比N及びループフィルタ18のループ帯域幅の設定処理を行う設定処理部24cと、を備える。【選択図】図1
Description
本発明は、発振回路、それを用いた信号発生装置及び信号分析装置、並びに内部周波数設定方法に関する。
従来より、信号発生装置やスペクトラムアナライザなどの信号分析装置には、発振回路として位相同期回路(Phase Locked Loop:PLL)が使用されている(例えば、特許文献1参照)。
従来のPLL回路70は、図11に示すように、基準信号Rを出力する基準信号発生回路71と、電圧制御発振器(Voltage Controlled Oscillator:VCO)72と、VCO72の出力を分周する分周器73と、分周器73の出力と基準信号Rとの位相差に応じた信号を出力する位相比較器(Phase Frequency Detector:PFD)74と、PFD74の出力を所定のループ帯域幅で通過させてVCO72に入力するループフィルタ75と、を備え、基準信号RにVCOの出力信号を位相同期させる構成を有している。
特許文献1に開示された従来のスペクトラムアナライザでは、分数型の分周器に起因するフラクショナルスプリアスを分解能帯域幅RBWの内側にして、スペクトラム波形として表示されないようにする処理が行われている。
このため、このスペクトラムアナライザは、ループフィルタの帯域及び基準信号の周波数を可変できる構成となっており、分析対象周波数範囲の幅値(スパン)の大きさと分解能帯域幅RBWとの関係に応じて、ループフィルタの帯域制限によるスプリアス抑圧作用と基準信号の周波数のシフトによって、VCOの出力信号の主信号とスプリアスとの周波数差を拡大させる機能とを使い分けている。
しかしながら、特許文献1に開示されたような従来のスペクトラムアナライザのPLL回路においては、VCOの出力信号の周波数がユーザにより設定されると、分析対象周波数範囲の幅値の大きさと分解能帯域幅RBWとの関係に応じて、ループ帯域幅と基準信号の周波数があらかじめ定められた値に一意的に設定されてしまう。
このため、従来のPLL回路においては、例えば、VCOの出力信号のスプリアスレベルや、VCOの出力信号の周波数の切換時間などをユーザが指定することができず、ユーザが希望する品質の信号をVCOから出力できない場合があるという問題があった。
本発明は、このような従来の課題を解決するためになされたものであって、ユーザが希望する周波数及び品質の出力信号を出力することができる発振回路、それを用いた信号発生装置及び信号分析装置、並びに内部周波数設定方法を提供することを目的とする。
上記課題を解決するために、本発明に係る発振回路は、基準信号を出力する基準信号発生回路と、入力電圧に応じた周波数の出力信号を出力する電圧制御発振器と、前記電圧制御発振器の前記出力信号を所定の周波数変換比又は周波数変換量で周波数変換する周波数変換部と、前記周波数変換部の出力と前記基準信号との位相差に応じた信号を出力する位相比較器と、前記位相比較器の出力を所定のループ帯域幅で通過させて前記電圧制御発振器に入力するループフィルタと、操作入力を受け付ける操作部と、前記操作部により入力された前記電圧制御発振器の前記出力信号の周波数に応じて、前記基準信号の周波数、前記周波数変換部の前記周波数変換比又は前記周波数変換量、及び、前記ループフィルタの前記ループ帯域幅の組み合わせを複数決定する内部周波数決定部と、前記内部周波数決定部により決定された各前記組み合わせに対応する、前記電圧制御発振器の前記出力信号の品質に関わるパラメータを選択可能に表示部に表示させる表示制御部と、前記操作部により選択された前記パラメータに基づいて、前記基準信号の周波数、前記周波数変換部の前記周波数変換比又は前記周波数変換量、及び、前記ループフィルタの前記ループ帯域幅の設定処理を行う設定処理部と、を備え、前記パラメータは、前記出力信号のスプリアスレベル、及び、前記出力信号の周波数の切換時間のうちの少なくともいずれかを含む構成である。
この構成により、本発明に係る発振回路は、ユーザが希望する周波数及び品質の出力信号を出力することができる。
また、本発明に係る発振回路は、前記周波数変換部が前記電圧制御発振器の前記出力信号を分周する分周器を含む構成であってもよい。
この構成により、本発明に係る発振回路は、ユーザが希望する周波数及び品質の出力信号を出力することができるシングルループ方式の発振回路を実現できる。
また、本発明に係る発振回路は、第1基準信号を出力する第1基準信号発生回路と、第1ローカル信号を出力する第1ローカル信号源と、入力電圧に応じた周波数の出力信号を出力する第1電圧制御発振器と、前記第1ローカル信号と前記第1電圧制御発振器の前記出力信号とを混合して得られた信号を出力する第1ミキサと、前記第1ミキサの出力と前記第1基準信号との位相差に応じた信号を出力する第1位相比較器と、前記第1位相比較器の出力を所定のループ帯域幅で通過させて前記第1電圧制御発振器に入力する第1ループフィルタと、操作入力を受け付ける操作部と、前記操作部により入力された前記第1電圧制御発振器の前記出力信号の周波数に応じて、前記第1基準信号の周波数、前記第1ローカル信号の周波数、及び、前記第1ループフィルタの前記ループ帯域幅の組み合わせを複数決定する内部周波数決定部と、前記内部周波数決定部により決定された各前記組み合わせに対応する、前記第1電圧制御発振器の前記出力信号の品質に関わるパラメータを選択可能に表示部に表示させる表示制御部と、前記操作部により選択された前記パラメータに基づいて、前記第1基準信号の周波数、前記第1ローカル信号の周波数、及び、前記第1ループフィルタの前記ループ帯域幅の設定処理を行う設定処理部と、を備え、前記パラメータは、前記出力信号のスプリアスレベル、及び、前記出力信号の周波数の切換時間のうちの少なくともいずれかを含む構成である。
この構成により、本発明に係る発振回路は、ユーザが希望する周波数及び品質の出力信号を出力することができるマルチループ方式の発振回路を実現できる。
また、本発明に係る発振回路においては、第m(mは1以上の整数)ローカル信号源は、第m+1基準信号を出力する第m+1基準信号発生回路と、入力電圧に応じた周波数の出力信号を出力する第m+1電圧制御発振器と、第m+1ローカル信号源から出力された第m+1ローカル信号と前記第m+1電圧制御発振器の前記出力信号とを混合して得られた信号を出力する第m+1ミキサと、前記第m+1ミキサの出力と前記第m+1基準信号との位相差に応じた信号を出力する第m+1位相比較器と、前記第m+1位相比較器の出力を所定のループ帯域幅で通過させて前記第m+1電圧制御発振器に入力する第m+1ループフィルタと、を備え、前記内部周波数決定部は、前記操作部により入力された前記第1電圧制御発振器の前記出力信号の周波数に応じて、前記第m+1電圧制御発振器の前記出力信号の周波数、前記第m+1基準信号の周波数、前記第m+1ローカル信号の周波数、及び、前記第m+1ループフィルタの前記ループ帯域幅の組み合わせを更に複数決定し、前記表示制御部は、前記内部周波数決定部により決定された各前記組み合わせに対応する、前記第m+1電圧制御発振器の前記出力信号の品質に関わるパラメータを選択可能に前記表示部に更に表示させ、前記設定処理部は、前記操作部により選択された前記パラメータに基づいて、前記第m+1電圧制御発振器の前記出力信号の周波数、前記第m+1基準信号の周波数、前記第m+1ローカル信号の周波数、及び、前記第m+1ループフィルタの前記ループ帯域幅の設定処理を更に行う構成であってもよい。
第1基準信号を出力する第1基準信号発生回路と、入力電圧に応じた周波数の出力信号を出力する第1電圧制御発振器と、前記第1電圧制御発振器の前記出力信号を分周する分周器と、第1ローカル信号を出力する第1ローカル信号源であって、第2基準信号を出力する第2基準信号発生回路と、入力電圧に応じた周波数の出力信号を出力する第2電圧制御発振器と、前記第2基準信号と前記第1電圧制御発振器の前記出力信号とを混合して得られた信号を出力する第2ミキサと、前記第2ミキサの出力と前記第2基準信号との位相差に応じた信号を出力する第2位相比較器と、前記第2位相比較器の出力を所定のループ帯域幅で通過させて前記第2電圧制御発振器に入力する第2ループフィルタと、を含む前記第1ローカル信号源と、前記第1ローカル信号と前記第1電圧制御発振器の前記出力信号とを混合して得られた信号を出力する第1ミキサと、前記分周器の出力又は前記第1ミキサの出力と、前記第1基準信号との位相差に応じた信号を出力する第1位相比較器と、前記第1位相比較器の出力を所定のループ帯域幅で通過させて前記第1電圧制御発振器に入力する第1ループフィルタと、操作入力を受け付ける操作部と、前記操作部により入力された前記第1電圧制御発振器の前記出力信号の周波数に応じて、前記第2ループフィルタの前記ループ帯域幅を複数決定する内部周波数決定部と、前記内部周波数決定部により決定された各前記ループ帯域幅に対応する、前記第1電圧制御発振器の前記出力信号の品質に関わるパラメータを選択可能に表示部に表示させる表示制御部と、前記操作部により選択された前記パラメータに基づいて、前記第2ループフィルタの前記ループ帯域幅の設定処理を行う設定処理部と、を備え、前記パラメータは、前記出力信号のスプリアスレベル、及び、前記出力信号の周波数の切換時間のうちの少なくともいずれかを含む構成である。
また、本発明に係る信号発生装置は、互いに直交するI相成分及びQ相成分の波形データを出力する波形データ発生部と、前記I相成分及びQ相成分の波形データをそれぞれI相成分及びQ相成分のアナログ信号に変換するD/A変換器と、所望の周波数の局部発振信号を出力する局部発振器と、前記局部発振信号を前記I相成分及びQ相成分のアナログ信号で直交変調して直交変調信号として出力する直交変調器と、を備え、前記局部発振器が、上記のいずれかに記載の発振回路を含む構成である。
この構成により、本発明に係る信号発生装置は、ユーザが希望する周波数及び品質の出力信号を局部発振器から出力することができる。
また、本発明に係る信号分析装置は、周波数掃引される局部発振信号を出力する局部発振器と、被測定信号と前記局部発振信号とを混合して得られた所定の中間周波数帯の信号を抽出する信号抽出部と、前記信号抽出部の出力をサンプリングしてディジタルの時系列データに変換するA/D変換器と、前記局部発振信号が周波数掃引されている間に前記A/D変換器から出力される前記時系列データのスペクトラム波形を取得する信号処理部と、を備え、前記局部発振器が、上記のいずれかに記載の発振回路を含む構成である。
この構成により、本発明に係る信号分析装置は、ユーザが希望する周波数及び品質の出力信号を局部発振器から出力することができる。
また、本発明に係る内部周波数設定方法は、基準信号を出力する基準信号発生回路と、入力電圧に応じた周波数の出力信号を出力する電圧制御発振器と、前記電圧制御発振器の前記出力信号を所定の周波数変換比又は周波数変換量で周波数変換する周波数変換部と、前記周波数変換部の出力と前記基準信号との位相差に応じた信号を出力する位相比較器と、前記位相比較器の出力を所定のループ帯域幅で通過させて前記電圧制御発振器に入力するループフィルタと、操作入力を受け付ける操作部と、を備える発振回路を用いる内部周波数設定方法であって、前記操作部により入力された前記電圧制御発振器の前記出力信号の周波数に応じて、前記基準信号の周波数、前記周波数変換部の前記周波数変換比又は前記周波数変換量、及び、前記ループフィルタの前記ループ帯域幅の組み合わせを複数決定する内部周波数決定ステップと、前記内部周波数決定ステップにより決定された各前記組み合わせに対応する、前記電圧制御発振器の前記出力信号の品質に関わるパラメータを選択可能に表示部に表示させる表示制御ステップと、前記操作部により選択された前記パラメータに基づいて、前記基準信号の周波数、前記周波数変換部の前記周波数変換比又は前記周波数変換量、及び、前記ループフィルタの前記ループ帯域幅の設定処理を行う設定処理ステップと、を含み、前記パラメータは、前記出力信号のスプリアスレベル、及び、前記出力信号の周波数の切換時間のうちの少なくともいずれかを含む。
この構成により、本発明に係る内部周波数設定方法は、ユーザが希望する周波数及び品質の出力信号を出力することができる。
本発明は、ユーザが希望する周波数及び品質の出力信号を出力することができる発振回路、それを用いた信号発生装置及び信号分析装置、並びに内部周波数設定方法を提供するものである。
以下、本発明に係る発振回路、それを用いた信号発生装置及び信号分析装置、並びに内部周波数設定方法の実施形態について、図面を用いて説明する。
(第1の実施形態)
まず、本発明の第1の実施形態に係る発振回路10の構成について説明する。
まず、本発明の第1の実施形態に係る発振回路10の構成について説明する。
図1に示すように、本実施形態の発振回路10は、基準信号発生回路11と、VCO12と、周波数変換部としての分周器13と、PFD17と、ループフィルタ18と、SW19と、入力電圧記憶部20と、電圧入力部としてのD/A変換器(DAC)21と、表示部22と、操作部23と、制御部24と、を備える。
基準信号発生回路11は、例えばDDS(Direct Digital Synthesizer)で構成され、所定の周波数の基準信号を出力するようになっている。
VCO12は、入力電圧Vtに応じた周波数(以下、「VCO発振周波数」とも称する)の信号を出力するものであり、具体的には入力電圧Vtにほぼ比例したVCO発振周波数f(Vt)の信号を出力信号として出力するようになっている。
分周器13は、VCO発振周波数を低減するものであり、VCO12の出力信号を所定の周波数変換比(分周比N)で周波数変換する周波数変換部を構成する。例えば、分周器13は、VCO12の出力信号の周波数を分周比Nで分周した信号をPFD17に出力するようになっている。ここで、Nは1以上の実数である。
PFD17は、分周器13の出力と、基準信号発生回路11の基準信号との位相差を検出し、その位相差に比例したパルス幅の電圧信号を出力するようになっている。なお、PFD17は、位相差に比例したパルス幅の電圧信号を出力するためのチャージポンプを内部に有している。
ループフィルタ18は、PFD17の出力を所定のループ帯域幅で通過させてVCO12に入力するようになっている。ループフィルタ18は、ループ帯域幅が可変であるものであってもよく、あるいは、ループ帯域幅が異なる複数のループフィルタのいずれかをスイッチによって選択可能な構成であってもよい。
SW19は、ループフィルタ18の出力側をDAC21に接続する状態、又は、ループフィルタ18の出力側をDAC21から切断する状態のいずれかの状態を取るように構成されている。
入力電圧記憶部20は、VCO12の入力電圧Vt、すなわちVCOチューニング電圧VtのディジタルデータをVCO発振周波数に対応付けて記憶している。
DAC21は、SW19によりループフィルタ18の出力側とDAC21が接続された状態で、入力電圧記憶部20に記憶されたVCOチューニング電圧Vtのディジタルデータをアナログの電圧信号に変換するとともに、変換されたアナログの電圧信号をVCO12に入力するようになっている。
表示部22は、例えばLCDやCRTなどの表示機器で構成され、制御部24からの制御信号に応じて各種表示内容を表示するようになっている。さらに、表示部22は、各種条件を設定するためのソフトキー、プルダウンメニュー、テキストボックスなどの操作対象の表示を行うようになっている。
操作部23は、ユーザによる操作入力を受け付けるためのものであり、例えば表示部22の表示画面の表面に設けられたタッチパネルで構成される。あるいは、操作部23は、キーボード又はマウスのような入力デバイスを含んで構成されてもよい。また、操作部23は、リモートコマンドなどによる遠隔制御を行う外部制御装置で構成されてもよい。
操作部23への操作入力は、制御部24により検知されるようになっている。例えば、操作部23により、所望のVCO発振周波数f(Vt)をユーザが指定することができる。
制御部24は、例えばCPU、入力電圧記憶部20を構成するROM、RAM、HDDなどを含むマイクロコンピュータ又はパーソナルコンピュータ等で構成され、発振回路10を構成する上記各部の動作を制御する。また、制御部24は、所定のプログラムを実行することにより、後述する内部周波数決定部24a、表示制御部24b、及び設定処理部24cをソフトウェア的に構成することが可能である。
なお、内部周波数決定部24a、表示制御部24b、及び設定処理部24cは、FPGA(Field Programmable Gate Array)やASIC(Application Specific Integrated Circuit)などのディジタル回路で構成することも可能である。あるいは、内部周波数決定部24a、表示制御部24b、及び設定処理部24cは、ディジタル回路によるハードウェア処理と所定のプログラムによるソフトウェア処理とを適宜組み合わせて構成することも可能である。
図2は表示部22の表示内容の一例である。図2中の「出力周波数」の項目では、VCO発振周波数の値を操作部23により設定することが可能になっている。
内部周波数決定部24aは、操作部23により指定されたVCO発振周波数に応じて、基準信号の周波数、分周器13の分周比N、及び、ループフィルタ18のループ帯域幅の組み合わせを複数決定するようになっている。
表示制御部24bは、内部周波数決定部24aにより決定された各組み合わせに対応する、VCO12の出力信号の品質に関わるパラメータを選択可能に表示部22に表示させるようになっている。図2の例では上記のパラメータとして、発振回路10の各部に対する設定処理の可否を示す「設定可否」、VCO12の出力信号のスプリアスレベルを示す「スプリアスレベル」、VCO発振周波数の切り換えに掛かる時間を示す「切換時間」が表示されている。なお、パラメータの他の例としては、VCO12の出力信号のオフセット周波数ごとの位相雑音の値やジッタの値などが挙げられる。
設定処理部24cは、操作部23により選択されたパラメータに基づいて、基準信号の周波数、分周器13の分周比N、及び、ループフィルタ18のループ帯域幅の設定処理を行うようになっている。例えば、設定処理部24cは、スプリアスレベルが比較的低く(−80dBc)、切換時間が比較的長い(10msec)」パラメータAが選択された場合は、スプリアスレベルが比較的高く(−60dBc)、切換時間が比較的短い(2msec)パラメータCが選択された場合よりも、ループフィルタの帯域を狭くする、などの設定処理を行う。
以下、本実施形態に係る発振回路10を用いる内部周波数設定方法について、図3のフローチャートを参照しながらその処理の一例を説明する。
まず、ユーザによる操作部23の操作により、所望のVCO発振周波数又はその周波数範囲が入力される(ステップS1)。
次に、内部周波数決定部24aは、ステップS1で操作部23により入力されたVCO発振周波数に応じて、基準信号の周波数、ループフィルタ18のループ帯域幅、及び、分周器13の分周比Nの組み合わせを複数決定する(内部周波数決定ステップS2)。
次に、表示制御部24bは、内部周波数決定ステップS2により決定された各組み合わせに対応する、VCO12の出力信号の品質に関わるパラメータを選択可能に表示部22に表示させる(表示制御ステップS3)。
次に、ユーザによる操作部23の操作により、表示部22に表示されたいずれかのパラメータが選択される(ステップS4)。
次に、設定処理部24cは、ステップS4で操作部23により選択されたパラメータに基づいて、基準信号の周波数、ループフィルタ18のループ帯域幅、分周器13の分周比Nの設定処理を行う(設定処理ステップS5)。
次に、制御部24は、ループフィルタ18の出力側とDAC21を接続する方向にSW19をオンにする(ステップS6)。これにより、ループフィルタ18の出力に加えてDAC21の出力がVCO12に入力可能な状態になる。
次に、制御部24は、ステップS1で入力されたVCO発振周波数のVCOチューニング電圧Vtのディジタルデータを入力電圧記憶部20から取得する(ステップS7)。
次に、制御部24は、ステップS7で取得したVCOチューニング電圧VtのディジタルデータをDAC21に入力する(ステップS8)。
次に、制御部24は、ステップS4で操作部23により選択されたパラメータに含まれる切換時間を待機する(ステップS9)。すなわち、切換時間は、VCO発振周波数がロックするまでの時間である。
次に、制御部24は、SW19をオフとして、ループフィルタ18の出力側をDAC21から切断する(ステップS10)。
これらのステップS1〜S10の処理によって、所望のVCO発振周波数の出力信号が発振回路10から出力される。
以上説明したように、本実施形態に係る発振回路10は、所望のVCO発振周波数について、VCO12の出力信号の品質に関わるパラメータを操作部23により選択可能な構成であるため、ユーザが希望する周波数及び品質の出力信号を出力することができる。
また、本実施形態に係る発振回路10は、周波数変換部が分周器13で構成される場合には、ユーザが希望する周波数及び品質の出力信号を出力することができるシングルループ方式の発振回路を実現できる。
(第2の実施形態)
続いて、本発明の第2の実施形態に係る発振回路30について図面を参照しながら説明する。なお、第1の実施形態と同様の構成については適宜説明を省略する。また、第1の実施形態と同様の動作についても適宜説明を省略する。
続いて、本発明の第2の実施形態に係る発振回路30について図面を参照しながら説明する。なお、第1の実施形態と同様の構成については適宜説明を省略する。また、第1の実施形態と同様の動作についても適宜説明を省略する。
図4に示すように、本実施形態の発振回路30は、第1基準信号を出力する第1基準信号発生回路11−1と、入力電圧Vtに応じた第1VCO発振周波数の出力信号を出力する第1VCO12−1と、周波数変換部としての第1ローカル信号源14−1、第1ミキサ15−1、及び第1LPF16−1と、第1PFD17−1と、第1PFD17−1の出力を所定のループ帯域幅で通過させて第1VCO12−1に入力する第1ループフィルタ18−1と、SW19と、入力電圧記憶部20と、電圧入力部としてのD/A変換器(DAC)21と、表示部22と、操作部23と、制御部24と、を備える。
なお、第1基準信号発生回路11−1、第1VCO12−1、第1ループフィルタ18−1、SW19、入力電圧記憶部20、DAC21、表示部22、操作部23、及び制御部24の動作は、第1の実施形態における基準信号発生回路11、VCO12、ループフィルタ18、SW19、入力電圧記憶部20、DAC21、表示部22、操作部23、及び制御部24と同様である。
第1ローカル信号源14−1は、所定の周波数の第1ローカル信号を出力するようになっている。
第1ミキサ15−1は、第1ローカル信号源14−1から出力された第1ローカル信号と、第1VCO12−1の出力信号とを混合し、これら2つの信号の和及び差の周波数成分を含む信号を生成するものである。さらに、第1ミキサ15−1は、上記の混合により得られた信号を第1LPF16−1を介して第1PFD17−1に出力するようになっている。
第1LPF16−1は、第1ミキサ15−1から出力された上記の和及び差の周波数成分を含む信号のうち、差の周波数成分を含む信号を通過させるようになっている。例えば、第1VCO発振周波数が5100MHz〜5200MHzの範囲の周波数であり、かつ第1ローカル信号の周波数が4.0GHzである場合には、第1LPF16−1の出力の周波数範囲は1100MHz〜1200MHzとなる。
すなわち、第1ローカル信号源14−1、第1ミキサ15−1、及び第1LPF16−1により構成される周波数変換部は、第1VCO12−1の出力信号を所定の周波数変換量で周波数変換するようになっている。ここで、周波数変換量は、第1ローカル信号の周波数である。
第1PFD17−1は、第1ミキサ15−1の出力と、第1基準信号発生回路11−1の第1基準信号との位相差を検出し、その位相差に比例したパルス幅の電圧信号を出力するようになっている。なお、第1PFD17−1は、位相差に比例したパルス幅の電圧信号を出力するためのチャージポンプを内部に有している。
内部周波数決定部24aは、操作部23により入力された第1VCO12−1の第1VCO発振周波数に応じて、第1基準信号の周波数、第1ローカル信号の周波数、及び、第1ループフィルタ18−1のループ帯域幅の組み合わせを複数決定するようになっている。
表示制御部24bは、内部周波数決定部24aにより決定された各組み合わせに対応する、第1VCO12−1の出力信号の品質に関わるパラメータを選択可能に表示部22に表示させるようになっている。上記のパラメータの例としては、発振回路30の各部に対する設定処理の可否を示す「設定可否」、第1VCO12−1の出力信号のスプリアスレベルを示す「スプリアスレベル」、第1VCO発振周波数の切り換えに掛かる時間を示す「切換時間」、第1VCO12−1の出力信号のオフセット周波数ごとの位相雑音の値やジッタの値などが挙げられる。
設定処理部24cは、操作部23により選択されたパラメータに基づいて、第1基準信号の周波数、第1ローカル信号の周波数、及び、第1ループフィルタ18−1のループ帯域幅の設定処理を行うようになっている。
第1ローカル信号源14−1は、内部に複数のローカル信号源を備えるものであってもよい。例えば図5に示すように、第1ローカル信号源14−1は、第2ローカル信号源14−2から第Mローカル信号源14−Mまでの複数のローカル信号源を備えていてもよい。なお、図5の例ではMは4以上の整数である。
図5において、第1ローカル信号源14−1は、第2基準信号を出力する第2基準信号発生回路11−2と、第2ローカル信号を出力する第2ローカル信号源14−2と、入力電圧に応じた第2VCO発振周波数の出力信号を出力する第2VCO12−2と、第2ローカル信号と第2VCO12−2の出力信号とを混合して得られた信号を第2LPF16−2を介して出力する第2ミキサ15−2と、第2LPF16−2の出力と第2基準信号との位相差に応じた信号を出力する第2PFD17−2と、第2PFD17−2の出力を所定のループ帯域幅で通過させて第2VCO12−2に入力する第2ループフィルタ18−2と、を備える。
さらに、Mが3以上の場合には、第2ローカル信号源14−2には、第3ローカル信号源からの第3ローカル信号が入力されるようになっている。
すなわち、第mローカル信号源14−mは、第m+1基準信号を出力する第m+1基準信号発生回路11−(m+1)と、入力電圧に応じた第m+1VCO発振周波数の出力信号を出力する第m+1VCO12−(m+1)と、第m+1ローカル信号源14−(m+1)から出力された第m+1ローカル信号と第m+1VCO12−(m+1)の出力信号とを混合して得られた信号を第m+1LPF16−(m+1)を介して出力する第m+1ミキサ15−(m+1)と、第m+1ミキサ15−(m+1)の出力と第m+1基準信号との位相差に応じた信号を出力する第m+1PFD17−(m+1)と、第m+1PFD17−(m+1)の出力を所定のループ帯域幅で通過させて第m+1VCO12−(m+1)に入力する第m+1ループフィルタ18−(m+1)と、を備える。なお、mは1以上かつM−1以下の整数である。
なお、第m+1基準信号発生回路11−(m+1)、第m+1VCO12−(m+1)、第m+1LPF16−(m+1)、第m+1ミキサ15−(m+1)、第m+1PFD17−(m+1)、及び第m+1ループフィルタ18−(m+1)の動作は、第1基準信号発生回路11−1、第1VCO12−1、第1LPF16−1、第1ミキサ15−1、第1PFD17−1、及び第1ループフィルタ18−1と同様である。
なお、図5では、各ローカル信号源が備える、SW19、入力電圧記憶部20、及びDAC21の図示を省略している。
第1ローカル信号源14−1が複数のローカル信号源を備える場合、内部周波数決定部24a、表示制御部24b、及び設定処理部24cの構成は以下のようになる。
すなわち、内部周波数決定部24aは、操作部23により入力された第1VCO12−1の第1VCO発振周波数に応じて、第m+1VCO12−(m+1)の第m+1VCO発振周波数、第m+1基準信号の周波数、第m+1ローカル信号の周波数、及び、第m+1ループフィルタ18−(m+1)のループ帯域幅の組み合わせを更に複数決定するようになっている。
表示制御部24bは、内部周波数決定部24aにより決定された各組み合わせに対応する、第m+1VCO12−(m+1)の出力信号の品質に関わるパラメータを選択可能に表示部22に更に表示させるようになっている。上記のパラメータの例としては、第mローカル信号源14−mの各部に対する設定処理の可否を示す「設定可否」、第m+1VCO12−(m+1)の出力信号のスプリアスレベルを示す「スプリアスレベル」、第m+1VCO発振周波数の切り換えに掛かる時間を示す「切換時間」、第m+1VCO12−(m+1)の出力信号のオフセット周波数ごとの位相雑音の値やジッタの値などが挙げられる。
設定処理部24cは、操作部23により選択されたパラメータに基づいて、第m+1VCO12−(m+1)の第m+1VCO発振周波数、第m+1基準信号の周波数、第m+1ローカル信号の周波数、及び、第m+1ループフィルタ18−(m+1)のループ帯域幅の設定処理を更に行うようになっている。
以下、本実施形態に係る発振回路30を用いる内部周波数設定方法について、再び図3のフローチャートを参照しながらその処理の一例を説明する。
まず、ユーザによる操作部23の操作により、第1VCO12−1の所望のVCO発振周波数又はその周波数範囲が入力される(ステップS1)。
次に、内部周波数決定部24aは、ステップS1で操作部23により入力されたVCO発振周波数に応じて、第m+1VCO12−(m+1)の第m+1VCO発振周波数、第n基準信号の周波数、第nローカル信号の周波数、第nループフィルタ18−nのループ帯域幅の組み合わせを複数決定する(内部周波数決定ステップS2)。なお、mは1以上かつM−1以下の整数であり、nは1以上かつM以下の整数である。
次に、表示制御部24bは、内部周波数決定ステップS2により決定された各組み合わせに対応する、第nVCO12−n(nは1以上かつM以下の整数)の出力信号の品質に関わるパラメータを選択可能に表示部22に表示させる(表示制御ステップS3)。
次に、ユーザによる操作部23の操作により、表示部22に表示されたいずれかのパラメータが選択される(ステップS4)。
次に、設定処理部24cは、ステップS4で操作部23により選択されたパラメータに基づいて、第m+1VCO12−(m+1)の第m+1VCO発振周波数、第n基準信号の周波数、第nローカル信号の周波数、第nループフィルタ18−nのループ帯域幅の設定処理を行う(設定処理ステップS5)。なお、mは1以上かつM−1以下の整数であり、nは1以上かつM以下の整数である。
次に、制御部24は、第nループフィルタ18−nの出力側と各DAC21を接続する方向に各SW19をオンにする(ステップS6)。これにより、第nループフィルタ18−nの出力に加えてDAC21の出力が第nVCO12−nに入力可能な状態になる。
次に、制御部24は、ステップS1で入力されたVCO発振周波数のVCOチューニング電圧Vtのディジタルデータを入力電圧記憶部20から取得する(ステップS7)。さらに、制御部24は、第n+1VCO12−(n+1)の第n+1VCO発振周波数のVCOチューニング電圧Vtのディジタルデータを各入力電圧記憶部20から取得する。なお、nは1以上かつM−1以下の整数である。
次に、制御部24は、ステップS7で取得したVCOチューニング電圧Vtのディジタルデータを各DAC21に入力する(ステップS8)。
次に、制御部24は、ステップS4で操作部23により選択されたパラメータに含まれる切換時間を待機する(ステップS9)。
次に、制御部24は、各SW19をオフとして、第nループフィルタ18−nの出力側を各DAC21から切断する(ステップS10)。なお、nは1以上かつM以下の整数である。
これらのステップS1〜S10の処理によって、所望の第1VCO発振周波数の出力信号が発振回路30から出力される。
以上説明したように、本実施形態に係る発振回路30は、所望の第1VCO発振周波数について、第nVCO12−n(nは1以上かつM以下の整数)の出力信号の品質に関わるパラメータを操作部23により選択可能な構成であるため、ユーザが希望する周波数及び品質の出力信号を出力することができるマルチループ方式の発振回路を実現できる。
(第3の実施形態)
続いて、本発明の第3の実施形態に係る発振回路80について図面を参照しながら説明する。なお、第1の実施形態と同様の構成については適宜説明を省略する。また、第1の実施形態と同様の動作についても適宜説明を省略する。
続いて、本発明の第3の実施形態に係る発振回路80について図面を参照しながら説明する。なお、第1の実施形態と同様の構成については適宜説明を省略する。また、第1の実施形態と同様の動作についても適宜説明を省略する。
図6に示すように、本実施形態の発振回路80は、第1基準信号を出力する第1基準信号発生回路81−1と、入力電圧Vtに応じた第1VCO発振周波数の出力信号を出力する第1VCO82−1と、第1VCO82−1の出力信号を分周する分周器83と、第1ローカル信号を出力する第1ローカル信号源84−1と、第1ローカル信号と前記第1VCO82−1の出力信号とを混合して得られた信号を第1LPF86−1を介して出力する第1ミキサ85−1と、分周器83の出力又は第1ミキサ85−1の出力と第1基準信号との位相差に応じた信号を出力する第1PFD87−1と、第1PFD87−1の出力を所定のループ帯域幅で通過させて第1VCO82−1に入力する第1ループフィルタ88−1と、SW89a,89bと、を備える。
SW89a,89bは、分周器83の出力と第1LPF86−1の出力とのいずれかを選択して、第1PFD87−1に入力するようになっている。すなわち、SW89a,89bが分周器83の出力を第1PFD87−1に入力する場合は、発振回路80はシングルループ方式の発振回路として動作する。一方、SW89a,89bが第1LPF86−1の出力を第1PFD87−1に入力する場合は、発振回路80はマルチループ方式の発振回路として動作する。
第1ローカル信号源84−1は、第1ローカル信号を出力するものであって、第2基準信号を出力する第2基準信号発生回路81−2と、入力電圧に応じた周波数の出力信号を出力する第2VCO82−2と、第2基準信号と第2VCO82−2の出力信号とを混合して得られた信号を第2LPF86−2を介して出力する第2ミキサ85−2と、第2基準信号を分周する分周器90と、第2ミキサ85−2の出力と分周器90の出力との位相差に応じた信号を出力する第2PFD87−2と、第2PFD87−2の出力を所定のループ帯域幅で通過させて第2VCO82−2に入力する第2ループフィルタ88−2と、を含む。
第2ループフィルタ88−2は、例えば、ループ帯域幅が異なる複数のループフィルタのいずれかをスイッチによって選択可能な構成となっている。また、第2ループフィルタ88−2を構成する各ループフィルタのループ帯域幅は、第2PFD87−2が有するチャージポンプのチャージポンプ電流を変化させることにより調整することが可能である。第2ループフィルタ88−2を構成する各ループフィルタの選択や、第2PFD87−2が有するチャージポンプのチャージポンプ電流の制御は、後述する設定処理部24cにより行われる。
内部周波数決定部24aは、操作部23により入力された第1VCO82−1の第1VCO発振周波数に応じて、第1基準信号の周波数、分周器83の分周比N、第1ローカル信号の周波数、第1ループフィルタ88−1のループ帯域幅、第2基準信号の周波数、及び、第2ループフィルタ18−2のループ帯域幅などの組み合わせを複数決定するようになっている。
表示制御部24bは、内部周波数決定部24aにより決定された各組み合わせに対応する、第1VCO82−1の出力信号の品質に関わるパラメータを選択可能に表示部22に表示させるようになっている。図7の例では、上記のパラメータとして、発振回路10の各部に対する設定処理の可否を示す「設定可否」、第1VCO82−1の出力信号のスプリアスレベルを示す「スプリアスレベル」、第1VCO発振周波数の切り換えに掛かる時間を示す「切換時間」、第1VCO82−1の出力信号のオフセット周波数ごとの位相雑音を示す「位相雑音」、第1VCO82−1の出力信号のジッタを示す「ジッタ」が表示されている。
設定処理部24cは、操作部23により選択されたパラメータに基づいて、第1基準信号の周波数、分周器83の分周比N、第1ローカル信号の周波数、第1ループフィルタ18−1のループ帯域幅、第2基準信号の周波数、及び、第2ループフィルタ18−2のループ帯域幅の設定処理や、SW89a,89bの切換制御を行うようになっている。
ユーザは、操作部23により、例えば図7に示されたようなパラメータを直接選択することが可能である。
図8(a)は、操作部23によりパラメータA又はパラメータBのいずれかが選択された場合に、第1ローカル信号源84−1の第2VCO82−2から出力される第1ローカル信号の位相雑音の一例をそれぞれ示すグラフである。また、図8(b)は、操作部23によりパラメータA、パラメータB、又はパラメータCのいずれかが選択された場合に、第1VCO82−1の出力信号の位相雑音の一例をそれぞれ示すグラフである。
ここで、操作部23によりパラメータA又はパラメータBが選択された場合は、SW89a,89bは第1LPF86−1の出力を第1PFD87−1に入力するように切り換えられる。一方、操作部23によりパラメータCが選択された場合は、SW89a,89bは分周器83の出力を第1PFD87−1に入力するように切り換えられる。
なお、特定のパラメータについての所望の上限値や下限値などの条件が操作部23により入力可能になっており、設定処理部24cが、それらの条件を満たすパラメータを選択する構成であってもよい。例えば、「切換時間」が10msec未満、かつ、「ジッタ」が200fsec未満との条件が操作部23により入力されると、図7及び図8の例であればパラメータBが選択されることになる。
(第4の実施形態)
続いて、本発明の第4の実施形態に係る信号発生装置40について図面を参照しながら説明する。なお、第1〜第3の実施形態と同様の構成については同一の符号を付して適宜説明を省略する。また、第1〜第3の実施形態と同様の動作についても適宜説明を省略する。
続いて、本発明の第4の実施形態に係る信号発生装置40について図面を参照しながら説明する。なお、第1〜第3の実施形態と同様の構成については同一の符号を付して適宜説明を省略する。また、第1〜第3の実施形態と同様の動作についても適宜説明を省略する。
図9に示すように、信号発生装置40は、波形データ発生部41と、DAC42と、LPF43と、局部発振器を構成する第1〜第3の実施形態に係る発振回路10,30,80と、直交変調器44と、増幅器45と、表示部46と、操作部47と、制御部48と、を備える。
波形データ発生部41は、直交変調器44から出力される直交変調信号のベースバンド信号として、互いに直交するI相成分(同相成分)及びQ相成分(直交成分)のベースバンドの波形データ(ディジタル値)を出力するようになっている。なお、以降では、I相成分のベースバンドの波形データを「I波形データ」、Q相成分のベースバンドの波形データを「Q波形データ」ともいう。
I波形データ及びQ波形データが対応する通信規格としては、例えば、セルラ(LTE、LTE−A、W−CDMA(登録商標)、GSM(登録商標)、CDMA2000、1xEV−DO、TD−SCDMA等)、無線LAN(IEEE802.11b/g/a/n/ac/ad等)、Bluetooth(登録商標)、GNSS(GPS、Galileo、GLONASS、BeiDou等)、FM、及びディジタル放送(DVB−H、ISDB−T等)が挙げられる。
例えば、波形データ発生部41は、様々な通信規格に対応したI波形データ及びQ波形データを個別の波形ファイルとして記憶しており、操作部47により選択された通信規格に対応した波形ファイルからI波形データ及びQ波形データを展開して、後段のDAC42に出力するようになっている。あるいは、波形データ発生部41は、操作部47により選択された通信規格に対応したI波形データ及びQ波形データを、DSP(Digital Signal Processor)により逐次生成して出力するものであってもよい。
DAC42は、ディジタル信号であるI波形データ及びQ波形データをそれぞれI相成分及びQ相成分のアナログ信号に変換するようになっている。なお、以降では、I相成分のアナログ信号を「I波形アナログ信号」、Q相成分のアナログ信号を「Q波形アナログ信号」ともいう。
LPF43は、DAC42から出力されたI波形アナログ信号及びQ波形アナログ信号の出力信号の高周波成分を除去するようになっている。
発振回路10,30,80は、制御部48からの制御信号に基づいた所望の周波数の局部発振信号(ローカル信号)を直交変調器44に出力するようになっている。
直交変調器44は、発振回路10,30,80から入力されたローカル信号を、LPF43を通過したI波形アナログ信号及びQ波形アナログ信号で直交変調して直交変調信号として出力するようになっており、移相器44aと、乗算器44b,44cと、加算器44dと、を備える。
発振回路10,30,80からのローカル信号は、直接乗算器44bへ入力されるとともに、移相器44aで位相が90°移相された後、乗算器44cへ入力される。また、乗算器44b,44cには、それぞれLPF43を通過したI波形アナログ信号及びQ波形アナログ信号が入力される。
乗算器44bは、ローカル信号とI波形アナログ信号とを乗算して加算器44dへ出力する。乗算器44cは、90°移相されたローカル信号とQ波形アナログ信号とを乗算して加算器44dへ出力する。加算器44dは、各乗算器44b,44cの出力を加算して直交変調信号として出力する。直交変調器44から出力された直交変調信号は、増幅器45で増幅される。
表示部46は、例えばLCDやCRTなどの表示機器で構成され、制御部48からの制御信号に応じて各種表示内容を表示するようになっている。この表示内容には、複数の通信規格や、複数の波形データの一覧などが含まれる。
操作部47は、ユーザによる操作入力を行うためのものであり、例えば、ユーザは、操作部47を用いて、信号発生装置40から出力される直交変調信号の通信規格を複数の通信規格の中から選択することができる。また、操作部47により、発振回路10,30,80からの出力信号の周波数を設定することなども可能である。
制御部48は、信号発生装置40を構成する上記各部の動作を制御する。なお、操作部47と制御部48は、それぞれ第1〜第3の実施形態の操作部23と制御部24と共通であってもよい。
以上説明したように、本実施形態に係る信号発生装置40は、第1〜第3の実施形態の発振回路10,30,80を局部発振器として用いることにより、ユーザが希望する周波数及び品質の出力信号を局部発振器から出力することができる。
(第5の実施形態)
続いて、本発明の第5の実施形態に係る信号分析装置50について図面を参照しながら説明する。なお、第1〜第3の実施形態と同様の構成については同一の符号を付して適宜説明を省略する。また、第1〜第3の実施形態と同様の動作についても適宜説明を省略する。
続いて、本発明の第5の実施形態に係る信号分析装置50について図面を参照しながら説明する。なお、第1〜第3の実施形態と同様の構成については同一の符号を付して適宜説明を省略する。また、第1〜第3の実施形態と同様の動作についても適宜説明を省略する。
図10に示すように、信号分析装置50は、アッテネータ(ATT)51と、局部発振器を構成する第1〜第3の実施形態に係る発振回路10,30,80と、ミキサ52と、IFフィルタ53と、検波器54と、ビデオ・フィルタ55と、A/D変換器(ADC)56,57と、掃引部58と、信号処理部59と、操作部60と、表示部61と、制御部62と、を備え、DUT1から出力される被測定信号Sの解析処理を行うものである。
ATT51は、内部に抵抗を有し、DUT1からの高周波の被測定信号Sを後段の信号処理部59において処理可能な信号レベルに減衰させるためのもので、インピーダンスを変化させない電子部品である。
本実施形態においては、発振回路10,30,80から発振される局部発振信号(ローカル信号)の周波数fLが、掃引部58から出力される掃引ランプ信号により所定の周波数範囲にわたって掃引される。発振回路10,30,80から発振されるローカル信号の周波数は、所望の解析帯域に応じて制御部62により設定される。
ミキサ52は、ATT51で減衰された周波数fSの被測定信号Sと、発振回路10,30,80から発振された周波数fLのローカル信号とを混合し、2つの信号の和及び差の周波数成分を含む出力信号を生成するものである。
IFフィルタ53は、ミキサ52からの出力信号をフィルタリングするようになっている。IFフィルタ53は、ミキサ52によって被測定信号Sとローカル信号とを混合させた中間周波数|fL−fS|又はfL+fSの中間周波数信号が所定の中間周波数帯にあるときに、これらの中間周波数信号を出力する。
IFフィルタ53は、アナログのバンドパス・フィルタなどで構成されるRBW(Resolution Band Width)フィルタ及び対数増幅器(ログアンプ)によって構成されている。
IFフィルタ53が備える対数増幅器は、被測定信号Sの対数に対応する増幅信号を出力する増幅器なので、IFフィルタ53に被測定信号Sを通過させると、被測定信号Sを対数圧縮した大きなダイナミック・レンジの信号として一括して扱うことができるようになる。このため、信号分析装置50は、リニアな表示デバイスを用いてデシベルに対応した表示を行うことができるようになる。
本実施形態においては、ミキサ52からの出力信号が掃引動作に同期して変化する。このため、その変化に応じて、IFフィルタ53によって、1掃引時間(掃引期間)内において、時間経過とともに中間周波数信号に変換された被測定信号Sの各周波数成分における時系列波形である信号が抽出される。
なお、発振回路10,30,80、ミキサ52、及びIFフィルタ53は、ローカル信号と被測定信号Sとを混合して得られた所定の中間周波数帯の信号を抽出する信号抽出部を構成する。
検波器54は、例えば包絡線検波器であり、IFフィルタ53で抽出された信号を直流に変換するようになっている。
検波器54は、IFフィルタ53から出力されたアナログの周波数スペクトラム波形における各時間軸位置のピーク値を検出し、包絡線検波された状態の周波数スペクトラム波形を出力する。
検波器54によって掃引期間内において検波された信号は、掃引された周波数における時系列波形の大きさを示す。この場合、表示部61において、横軸を周波数、縦軸を振幅レベル(デシベル)としてグラフを表示すると、その表示されるグラフは周波数スペクトラム波形になる。
ビデオ・フィルタ55は、ビデオ帯域幅(VBW)フィルタであり、検波器54によって検波された信号のスペクトラムに対してではなく、検波された信号の時間変動に対するフィルタとして機能する。この機能により、ビデオ・フィルタ55は、被測定信号Sの周波数ごとの強度を求め、周波数スペクトラム波形を表示するための信号を出力する。
ADC56は、ビデオ・フィルタ55から出力された信号を所定のサンプリングレートでサンプリングして、ディジタルデータとしての時系列データに変換する。ここでの時系列データは、被測定信号Sの振幅の周波数特性を示すものになっている。
掃引部58は、発振回路10,30,80から発振されるローカル信号の周波数fLを所定の周波数範囲にわたって掃引させるための掃引ランプ信号を生成するもので、設定される掃引時間に応じて掃引ランプ信号の生成を制御するものである。
ADC57は、掃引部58において生成される掃引ランプ信号をディジタルデータに変換して制御部62に出力する。
これにより、制御部62は、ADC57からのディジタルデータを基準として、掃引部58における掃引ランプ信号を生成するための掃引期間などを制御する。
信号処理部59は、ローカル信号が周波数掃引されている間にADC56から出力される時系列データから、あらかじめ定められた周波数範囲の周波数スペクトラム波形を取得するようになっている。また、信号処理部59は、取得した周波数スペクトラム波形のデータを表示部61に出力するようになっている。
表示部61は、例えばLCDやCRTなどの表示機器で構成され、信号処理部59が出力する周波数スペクトラム波形のデータを、周波数ドメイン(横軸を周波数、縦軸を振幅)で表示するようになっている。
操作部60は、ユーザによる操作入力を行うためのものであり、例えば、ユーザは、操作部60を用いて、測定結果の表示周波数範囲や、発振回路10,30,80からの出力信号の周波数などを設定することができる。
制御部62は、信号発生装置40を構成する上記各部の動作を制御する。なお、操作部60と制御部62は、それぞれ第1〜第3の実施形態の操作部23と制御部24と共通であってもよい。
以上説明したように、本実施形態に係る信号分析装置50は、第1〜第3の実施形態の発振回路10,30,80を局部発振器として用いることにより、ユーザが希望する周波数及び品質の出力信号を局部発振器から出力することができる。
10,30,80 発振回路
11,11−1〜11−M 基準信号発生回路
12,12−1〜12−M VCO
13 分周器
14−1〜14−M ローカル信号源
15−1〜15−M ミキサ
16−1〜16−M LPF
17,17−1〜17−M PFD
18,18−1〜18−M ループフィルタ
19 SW
20 入力電圧記憶部
21,42 DAC
22 表示部
23 操作部
24 制御部
24a 内部周波数決定部
24b 表示制御部
24c 設定処理部
40 信号発生装置
41 波形データ発生部
44 直交変調器
50 信号分析装置
52 ミキサ
53 IFフィルタ
56,57 ADC
59 信号処理部
11,11−1〜11−M 基準信号発生回路
12,12−1〜12−M VCO
13 分周器
14−1〜14−M ローカル信号源
15−1〜15−M ミキサ
16−1〜16−M LPF
17,17−1〜17−M PFD
18,18−1〜18−M ループフィルタ
19 SW
20 入力電圧記憶部
21,42 DAC
22 表示部
23 操作部
24 制御部
24a 内部周波数決定部
24b 表示制御部
24c 設定処理部
40 信号発生装置
41 波形データ発生部
44 直交変調器
50 信号分析装置
52 ミキサ
53 IFフィルタ
56,57 ADC
59 信号処理部
Claims (8)
- 基準信号を出力する基準信号発生回路(11,11−1〜11−M)と、
入力電圧に応じた周波数の出力信号を出力する電圧制御発振器(12,12−1〜12−M)と、
前記電圧制御発振器の前記出力信号を所定の周波数変換比又は周波数変換量で周波数変換する周波数変換部(13,14,14−1〜14−M,15,15−1〜15−M)と、
前記周波数変換部の出力と前記基準信号との位相差に応じた信号を出力する位相比較器(17,17−1〜17−M)と、
前記位相比較器の出力を所定のループ帯域幅で通過させて前記電圧制御発振器に入力するループフィルタ(18,18−1〜18−M)と、
操作入力を受け付ける操作部(23)と、
前記操作部により入力された前記電圧制御発振器の前記出力信号の周波数に応じて、前記基準信号の周波数、前記周波数変換部の前記周波数変換比又は前記周波数変換量、及び、前記ループフィルタの前記ループ帯域幅の組み合わせを複数決定する内部周波数決定部(24a)と、
前記内部周波数決定部により決定された各前記組み合わせに対応する、前記電圧制御発振器の前記出力信号の品質に関わるパラメータを選択可能に表示部(22)に表示させる表示制御部(24b)と、
前記操作部により選択された前記パラメータに基づいて、前記基準信号の周波数、前記周波数変換部の前記周波数変換比又は前記周波数変換量、及び、前記ループフィルタの前記ループ帯域幅の設定処理を行う設定処理部(24c)と、を備え、
前記パラメータは、前記出力信号のスプリアスレベル、及び、前記出力信号の周波数の切換時間のうちの少なくともいずれかを含むことを特徴とする発振回路。 - 前記周波数変換部が前記電圧制御発振器の前記出力信号を分周する分周器(13)を含むことを特徴とする請求項1に記載の発振回路。
- 第1基準信号を出力する第1基準信号発生回路(11−1)と、
第1ローカル信号を出力する第1ローカル信号源(14−1)と、
入力電圧に応じた周波数の出力信号を出力する第1電圧制御発振器(12−1)と、
前記第1ローカル信号と前記第1電圧制御発振器の前記出力信号とを混合して得られた信号を出力する第1ミキサ(15−1)と、
前記第1ミキサの出力と前記第1基準信号との位相差に応じた信号を出力する第1位相比較器(17−1)と、
前記第1位相比較器の出力を所定のループ帯域幅で通過させて前記第1電圧制御発振器に入力する第1ループフィルタ(18−1)と、
操作入力を受け付ける操作部(23)と、
前記操作部により入力された前記第1電圧制御発振器の前記出力信号の周波数に応じて、前記第1基準信号の周波数、前記第1ローカル信号の周波数、及び、前記第1ループフィルタの前記ループ帯域幅の組み合わせを複数決定する内部周波数決定部(24a)と、
前記内部周波数決定部により決定された各前記組み合わせに対応する、前記第1電圧制御発振器の前記出力信号の品質に関わるパラメータを選択可能に表示部(22)に表示させる表示制御部(24b)と、
前記操作部により選択された前記パラメータに基づいて、前記第1基準信号の周波数、前記第1ローカル信号の周波数、及び、前記第1ループフィルタの前記ループ帯域幅の設定処理を行う設定処理部(24c)と、を備え、
前記パラメータは、前記出力信号のスプリアスレベル、及び、前記出力信号の周波数の切換時間のうちの少なくともいずれかを含むことを特徴とする発振回路。 - 第m(mは1以上の整数)ローカル信号源(14−m)は、
第m+1基準信号を出力する第m+1基準信号発生回路(11−(m+1))と、
入力電圧に応じた周波数の出力信号を出力する第m+1電圧制御発振器(12−(m+1))と、
第m+1ローカル信号源(14−(m+1))から出力された第m+1ローカル信号と前記第m+1電圧制御発振器の前記出力信号とを混合して得られた信号を出力する第m+1ミキサ(15−(m+1))と、
前記第m+1ミキサの出力と前記第m+1基準信号との位相差に応じた信号を出力する第m+1位相比較器(17−(m+1))と、
前記第m+1位相比較器の出力を所定のループ帯域幅で通過させて前記第m+1電圧制御発振器に入力する第m+1ループフィルタ(18−(m+1))と、を備え、
前記内部周波数決定部は、前記操作部により入力された前記第1電圧制御発振器の前記出力信号の周波数に応じて、前記第m+1電圧制御発振器の前記出力信号の周波数、前記第m+1基準信号の周波数、前記第m+1ローカル信号の周波数、及び、前記第m+1ループフィルタの前記ループ帯域幅の組み合わせを更に複数決定し、
前記表示制御部は、前記内部周波数決定部により決定された各前記組み合わせに対応する、前記第m+1電圧制御発振器の前記出力信号の品質に関わるパラメータを選択可能に前記表示部に更に表示させ、
前記設定処理部は、前記操作部により選択された前記パラメータに基づいて、前記第m+1電圧制御発振器の前記出力信号の周波数、前記第m+1基準信号の周波数、前記第m+1ローカル信号の周波数、及び、前記第m+1ループフィルタの前記ループ帯域幅の設定処理を更に行うことを特徴とする請求項3に記載の発振回路。 - 第1基準信号を出力する第1基準信号発生回路(81−1)と、
入力電圧に応じた周波数の出力信号を出力する第1電圧制御発振器(82−1)と、
前記第1電圧制御発振器の前記出力信号を分周する分周器(83)と、
第1ローカル信号を出力する第1ローカル信号源(84−1)であって、第2基準信号を出力する第2基準信号発生回路(81−2)と、入力電圧に応じた周波数の出力信号を出力する第2電圧制御発振器(82−2)と、前記第2基準信号と前記第1電圧制御発振器の前記出力信号とを混合して得られた信号を出力する第2ミキサ(85−2)と、前記第2ミキサの出力と前記第2基準信号との位相差に応じた信号を出力する第2位相比較器(87−2)と、前記第2位相比較器の出力を所定のループ帯域幅で通過させて前記第2電圧制御発振器に入力する第2ループフィルタ(88−2)と、を含む前記第1ローカル信号源と、
前記第1ローカル信号と前記第1電圧制御発振器の前記出力信号とを混合して得られた信号を出力する第1ミキサ(85−1)と、
前記分周器の出力又は前記第1ミキサの出力と、前記第1基準信号との位相差に応じた信号を出力する第1位相比較器(87−1)と、
前記第1位相比較器の出力を所定のループ帯域幅で通過させて前記第1電圧制御発振器に入力する第1ループフィルタ(88−1)と、
操作入力を受け付ける操作部(23)と、
前記操作部により入力された前記第1電圧制御発振器の前記出力信号の周波数に応じて、前記第2ループフィルタの前記ループ帯域幅を複数決定する内部周波数決定部(24a)と、
前記内部周波数決定部により決定された各前記ループ帯域幅に対応する、前記第1電圧制御発振器の前記出力信号の品質に関わるパラメータを選択可能に表示部(22)に表示させる表示制御部(24b)と、
前記操作部により選択された前記パラメータに基づいて、前記第2ループフィルタの前記ループ帯域幅の設定処理を行う設定処理部(24c)と、を備え、
前記パラメータは、前記出力信号のスプリアスレベル、及び、前記出力信号の周波数の切換時間のうちの少なくともいずれかを含むことを特徴とする発振回路。 - 互いに直交するI相成分及びQ相成分の波形データを出力する波形データ発生部(41)と、
前記I相成分及びQ相成分の波形データをそれぞれI相成分及びQ相成分のアナログ信号に変換するD/A変換器(42)と、
所望の周波数の局部発振信号を出力する局部発振器(10,30,80)と、
前記局部発振信号を前記I相成分及びQ相成分のアナログ信号で直交変調して直交変調信号として出力する直交変調器(44)と、を備え、
前記局部発振器が、請求項1から請求項5のいずれかに記載の発振回路を含むことを特徴とする信号発生装置。 - 周波数掃引される局部発振信号を出力する局部発振器(10,30,80)と、
被測定信号と前記局部発振信号とを混合して得られた所定の中間周波数帯の信号を抽出する信号抽出部(10,30,52,53,80)と、
前記信号抽出部の出力をサンプリングしてディジタルの時系列データに変換するA/D変換器(56)と、
前記局部発振信号が周波数掃引されている間に前記A/D変換器から出力される前記時系列データのスペクトラム波形を取得する信号処理部(59)と、を備え、
前記局部発振器が、請求項1から請求項5のいずれかに記載の発振回路を含むことを特徴とする信号分析装置。 - 基準信号を出力する基準信号発生回路(11,11−1〜11−M)と、
入力電圧に応じた周波数の出力信号を出力する電圧制御発振器(12,12−1〜12−M)と、
前記電圧制御発振器の前記出力信号を所定の周波数変換比又は周波数変換量で周波数変換する周波数変換部(13,14,14−1〜14−M,15,15−1〜15−M)と、
前記周波数変換部の出力と前記基準信号との位相差に応じた信号を出力する位相比較器(17,17−1〜17−M)と、
前記位相比較器の出力を所定のループ帯域幅で通過させて前記電圧制御発振器に入力するループフィルタ(18,18−1〜18−M)と、
操作入力を受け付ける操作部(23)と、を備える発振回路(10,30,80)を用いる内部周波数設定方法であって、
前記操作部により入力された前記電圧制御発振器の前記出力信号の周波数に応じて、前記基準信号の周波数、前記周波数変換部の前記周波数変換比又は前記周波数変換量、及び、前記ループフィルタの前記ループ帯域幅の組み合わせを複数決定する内部周波数決定ステップ(S2)と、
前記内部周波数決定ステップにより決定された各前記組み合わせに対応する、前記電圧制御発振器の前記出力信号の品質に関わるパラメータを選択可能に表示部(22)に表示させる表示制御ステップ(S3)と、
前記操作部により選択された前記パラメータに基づいて、前記基準信号の周波数、前記周波数変換部の前記周波数変換比又は前記周波数変換量、及び、前記ループフィルタの前記ループ帯域幅の設定処理を行う設定処理ステップ(S5)と、を含み、
前記パラメータは、前記出力信号のスプリアスレベル、及び、前記出力信号の周波数の切換時間のうちの少なくともいずれかを含むことを特徴とする内部周波数設定方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018168185A JP2020043427A (ja) | 2018-09-07 | 2018-09-07 | 発振回路、それを用いた信号発生装置及び信号分析装置、並びに内部周波数設定方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018168185A JP2020043427A (ja) | 2018-09-07 | 2018-09-07 | 発振回路、それを用いた信号発生装置及び信号分析装置、並びに内部周波数設定方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020043427A true JP2020043427A (ja) | 2020-03-19 |
Family
ID=69798782
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018168185A Pending JP2020043427A (ja) | 2018-09-07 | 2018-09-07 | 発振回路、それを用いた信号発生装置及び信号分析装置、並びに内部周波数設定方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2020043427A (ja) |
-
2018
- 2018-09-07 JP JP2018168185A patent/JP2020043427A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10564198B2 (en) | Spectrum analyzer using multiple intermediate frequencies and multiple clock configurations for residual, spurious and image signal reduction | |
JP5085105B2 (ja) | シグナル・アナライザ | |
US5952834A (en) | Low noise signal synthesizer and phase noise measurement system | |
EP3540449B1 (en) | Multi-channel frequency domain test and measurement | |
JP2005204304A (ja) | 広帯域の信号発生器、測定装置、信号発生の方法、及び信号解析の方法 | |
JP2012120178A (ja) | 周波数シンセサイザ及び周波数合成方法 | |
US8509296B2 (en) | Spectrum analyzer and spectrum analysis method | |
US6480006B1 (en) | Method for measuring phase noise using a low noise synthesizer | |
WO2007132660A1 (ja) | 周波数成分測定装置 | |
US7747403B2 (en) | Method for measuring the phase jitter of a high-frequency signal and a measuring device for the implementation of this method | |
JP4782502B2 (ja) | 周波数成分測定装置 | |
JP2020043427A (ja) | 発振回路、それを用いた信号発生装置及び信号分析装置、並びに内部周波数設定方法 | |
JP2019087843A (ja) | 発振回路、それを用いた信号発生装置及び信号分析装置、並びに周波数切替方法 | |
US11463285B2 (en) | Signal analysis apparatus and signal analysis method | |
JP5956383B2 (ja) | Pllシンセサイザ、それを用いた信号分析装置及び信号発生装置、並びに校正方法 | |
JP2019050499A (ja) | 発振回路、それを用いた信号発生装置及び信号分析装置、並びに電圧測定方法 | |
JP2011127994A (ja) | 測定装置及び周波数切替方法 | |
JP2019087772A (ja) | 発振回路、それを用いた信号発生装置及び信号分析装置、並びにテーブル更新方法 | |
JP7177865B2 (ja) | 測定装置とその補間方法 | |
JPH0247563A (ja) | スペクトラムアナライザ | |
JP2019057773A (ja) | Pll回路及びそれを備えた測定装置並びにpll回路の制御方法 | |
JP6034850B2 (ja) | 電圧設定装置、それを備えたpllシンセサイザ、信号分析装置及び信号発生装置並びに電圧設定方法 | |
JP6209233B2 (ja) | 信号解析装置及び信号解析方法 | |
JP2019057772A (ja) | Pll回路及びそれを備えた測定装置並びにpll回路の制御方法 | |
JP2019087910A (ja) | Pll回路及びそれを備えた測定装置並びにpll回路の制御方法 |