JP2020043427A - 発振回路、それを用いた信号発生装置及び信号分析装置、並びに内部周波数設定方法 - Google Patents

Abstract

【課題】ユーザが希望する周波数及び品質の出力信号を出力することができる発振回路、それを用いた信号発生装置及び信号分析装置、並びに内部周波数設定方法を提供する。【解決手段】発振回路１０において、操作部２３により入力されたＶＣＯ１２の出力信号の周波数に応じて、基準信号発生回路１１から出力される基準信号の周波数、分周器１３の分周比Ｎ及びループフィルタ１８のループ帯域幅の組み合わせを複数決定する内部周波数決定部２４ａと、内部周波数決定部により決定された各組み合わせに対応する、ＶＣＯの出力信号の品質に関わるパラメータを選択可能に表示部２２に表示させる表示制御部２４ｂと、操作部により選択されたパラメータに基づいて、基準信号の周波数、分周器の分周比Ｎ及びループフィルタ１８のループ帯域幅の設定処理を行う設定処理部２４ｃと、を備える。【選択図】図１

Description

本発明は、発振回路、それを用いた信号発生装置及び信号分析装置、並びに内部周波数設定方法に関する。

従来より、信号発生装置やスペクトラムアナライザなどの信号分析装置には、発振回路として位相同期回路（Phase Locked Loop：ＰＬＬ）が使用されている（例えば、特許文献１参照）。

従来のＰＬＬ回路７０は、図１１に示すように、基準信号Ｒを出力する基準信号発生回路７１と、電圧制御発振器（Voltage Controlled Oscillator：ＶＣＯ）７２と、ＶＣＯ７２の出力を分周する分周器７３と、分周器７３の出力と基準信号Ｒとの位相差に応じた信号を出力する位相比較器（Phase Frequency Detector：ＰＦＤ）７４と、ＰＦＤ７４の出力を所定のループ帯域幅で通過させてＶＣＯ７２に入力するループフィルタ７５と、を備え、基準信号ＲにＶＣＯの出力信号を位相同期させる構成を有している。

特許文献１に開示された従来のスペクトラムアナライザでは、分数型の分周器に起因するフラクショナルスプリアスを分解能帯域幅ＲＢＷの内側にして、スペクトラム波形として表示されないようにする処理が行われている。

このため、このスペクトラムアナライザは、ループフィルタの帯域及び基準信号の周波数を可変できる構成となっており、分析対象周波数範囲の幅値（スパン）の大きさと分解能帯域幅ＲＢＷとの関係に応じて、ループフィルタの帯域制限によるスプリアス抑圧作用と基準信号の周波数のシフトによって、ＶＣＯの出力信号の主信号とスプリアスとの周波数差を拡大させる機能とを使い分けている。

特許第４８８１９９７号公報

しかしながら、特許文献１に開示されたような従来のスペクトラムアナライザのＰＬＬ回路においては、ＶＣＯの出力信号の周波数がユーザにより設定されると、分析対象周波数範囲の幅値の大きさと分解能帯域幅ＲＢＷとの関係に応じて、ループ帯域幅と基準信号の周波数があらかじめ定められた値に一意的に設定されてしまう。

このため、従来のＰＬＬ回路においては、例えば、ＶＣＯの出力信号のスプリアスレベルや、ＶＣＯの出力信号の周波数の切換時間などをユーザが指定することができず、ユーザが希望する品質の信号をＶＣＯから出力できない場合があるという問題があった。

本発明は、このような従来の課題を解決するためになされたものであって、ユーザが希望する周波数及び品質の出力信号を出力することができる発振回路、それを用いた信号発生装置及び信号分析装置、並びに内部周波数設定方法を提供することを目的とする。

上記課題を解決するために、本発明に係る発振回路は、基準信号を出力する基準信号発生回路と、入力電圧に応じた周波数の出力信号を出力する電圧制御発振器と、前記電圧制御発振器の前記出力信号を所定の周波数変換比又は周波数変換量で周波数変換する周波数変換部と、前記周波数変換部の出力と前記基準信号との位相差に応じた信号を出力する位相比較器と、前記位相比較器の出力を所定のループ帯域幅で通過させて前記電圧制御発振器に入力するループフィルタと、操作入力を受け付ける操作部と、前記操作部により入力された前記電圧制御発振器の前記出力信号の周波数に応じて、前記基準信号の周波数、前記周波数変換部の前記周波数変換比又は前記周波数変換量、及び、前記ループフィルタの前記ループ帯域幅の組み合わせを複数決定する内部周波数決定部と、前記内部周波数決定部により決定された各前記組み合わせに対応する、前記電圧制御発振器の前記出力信号の品質に関わるパラメータを選択可能に表示部に表示させる表示制御部と、前記操作部により選択された前記パラメータに基づいて、前記基準信号の周波数、前記周波数変換部の前記周波数変換比又は前記周波数変換量、及び、前記ループフィルタの前記ループ帯域幅の設定処理を行う設定処理部と、を備え、前記パラメータは、前記出力信号のスプリアスレベル、及び、前記出力信号の周波数の切換時間のうちの少なくともいずれかを含む構成である。

この構成により、本発明に係る発振回路は、ユーザが希望する周波数及び品質の出力信号を出力することができる。

また、本発明に係る発振回路は、前記周波数変換部が前記電圧制御発振器の前記出力信号を分周する分周器を含む構成であってもよい。

この構成により、本発明に係る発振回路は、ユーザが希望する周波数及び品質の出力信号を出力することができるシングルループ方式の発振回路を実現できる。

また、本発明に係る発振回路は、第１基準信号を出力する第１基準信号発生回路と、第１ローカル信号を出力する第１ローカル信号源と、入力電圧に応じた周波数の出力信号を出力する第１電圧制御発振器と、前記第１ローカル信号と前記第１電圧制御発振器の前記出力信号とを混合して得られた信号を出力する第１ミキサと、前記第１ミキサの出力と前記第１基準信号との位相差に応じた信号を出力する第１位相比較器と、前記第１位相比較器の出力を所定のループ帯域幅で通過させて前記第１電圧制御発振器に入力する第１ループフィルタと、操作入力を受け付ける操作部と、前記操作部により入力された前記第１電圧制御発振器の前記出力信号の周波数に応じて、前記第１基準信号の周波数、前記第１ローカル信号の周波数、及び、前記第１ループフィルタの前記ループ帯域幅の組み合わせを複数決定する内部周波数決定部と、前記内部周波数決定部により決定された各前記組み合わせに対応する、前記第１電圧制御発振器の前記出力信号の品質に関わるパラメータを選択可能に表示部に表示させる表示制御部と、前記操作部により選択された前記パラメータに基づいて、前記第１基準信号の周波数、前記第１ローカル信号の周波数、及び、前記第１ループフィルタの前記ループ帯域幅の設定処理を行う設定処理部と、を備え、前記パラメータは、前記出力信号のスプリアスレベル、及び、前記出力信号の周波数の切換時間のうちの少なくともいずれかを含む構成である。

この構成により、本発明に係る発振回路は、ユーザが希望する周波数及び品質の出力信号を出力することができるマルチループ方式の発振回路を実現できる。

また、本発明に係る発振回路においては、第ｍ（ｍは１以上の整数）ローカル信号源は、第ｍ＋１基準信号を出力する第ｍ＋１基準信号発生回路と、入力電圧に応じた周波数の出力信号を出力する第ｍ＋１電圧制御発振器と、第ｍ＋１ローカル信号源から出力された第ｍ＋１ローカル信号と前記第ｍ＋１電圧制御発振器の前記出力信号とを混合して得られた信号を出力する第ｍ＋１ミキサと、前記第ｍ＋１ミキサの出力と前記第ｍ＋１基準信号との位相差に応じた信号を出力する第ｍ＋１位相比較器と、前記第ｍ＋１位相比較器の出力を所定のループ帯域幅で通過させて前記第ｍ＋１電圧制御発振器に入力する第ｍ＋１ループフィルタと、を備え、前記内部周波数決定部は、前記操作部により入力された前記第１電圧制御発振器の前記出力信号の周波数に応じて、前記第ｍ＋１電圧制御発振器の前記出力信号の周波数、前記第ｍ＋１基準信号の周波数、前記第ｍ＋１ローカル信号の周波数、及び、前記第ｍ＋１ループフィルタの前記ループ帯域幅の組み合わせを更に複数決定し、前記表示制御部は、前記内部周波数決定部により決定された各前記組み合わせに対応する、前記第ｍ＋１電圧制御発振器の前記出力信号の品質に関わるパラメータを選択可能に前記表示部に更に表示させ、前記設定処理部は、前記操作部により選択された前記パラメータに基づいて、前記第ｍ＋１電圧制御発振器の前記出力信号の周波数、前記第ｍ＋１基準信号の周波数、前記第ｍ＋１ローカル信号の周波数、及び、前記第ｍ＋１ループフィルタの前記ループ帯域幅の設定処理を更に行う構成であってもよい。

第１基準信号を出力する第１基準信号発生回路と、入力電圧に応じた周波数の出力信号を出力する第１電圧制御発振器と、前記第１電圧制御発振器の前記出力信号を分周する分周器と、第１ローカル信号を出力する第１ローカル信号源であって、第２基準信号を出力する第２基準信号発生回路と、入力電圧に応じた周波数の出力信号を出力する第２電圧制御発振器と、前記第２基準信号と前記第１電圧制御発振器の前記出力信号とを混合して得られた信号を出力する第２ミキサと、前記第２ミキサの出力と前記第２基準信号との位相差に応じた信号を出力する第２位相比較器と、前記第２位相比較器の出力を所定のループ帯域幅で通過させて前記第２電圧制御発振器に入力する第２ループフィルタと、を含む前記第１ローカル信号源と、前記第１ローカル信号と前記第１電圧制御発振器の前記出力信号とを混合して得られた信号を出力する第１ミキサと、前記分周器の出力又は前記第１ミキサの出力と、前記第１基準信号との位相差に応じた信号を出力する第１位相比較器と、前記第１位相比較器の出力を所定のループ帯域幅で通過させて前記第１電圧制御発振器に入力する第１ループフィルタと、操作入力を受け付ける操作部と、前記操作部により入力された前記第１電圧制御発振器の前記出力信号の周波数に応じて、前記第２ループフィルタの前記ループ帯域幅を複数決定する内部周波数決定部と、前記内部周波数決定部により決定された各前記ループ帯域幅に対応する、前記第１電圧制御発振器の前記出力信号の品質に関わるパラメータを選択可能に表示部に表示させる表示制御部と、前記操作部により選択された前記パラメータに基づいて、前記第２ループフィルタの前記ループ帯域幅の設定処理を行う設定処理部と、を備え、前記パラメータは、前記出力信号のスプリアスレベル、及び、前記出力信号の周波数の切換時間のうちの少なくともいずれかを含む構成である。

また、本発明に係る信号発生装置は、互いに直交するＩ相成分及びＱ相成分の波形データを出力する波形データ発生部と、前記Ｉ相成分及びＱ相成分の波形データをそれぞれＩ相成分及びＱ相成分のアナログ信号に変換するＤ／Ａ変換器と、所望の周波数の局部発振信号を出力する局部発振器と、前記局部発振信号を前記Ｉ相成分及びＱ相成分のアナログ信号で直交変調して直交変調信号として出力する直交変調器と、を備え、前記局部発振器が、上記のいずれかに記載の発振回路を含む構成である。

この構成により、本発明に係る信号発生装置は、ユーザが希望する周波数及び品質の出力信号を局部発振器から出力することができる。

また、本発明に係る信号分析装置は、周波数掃引される局部発振信号を出力する局部発振器と、被測定信号と前記局部発振信号とを混合して得られた所定の中間周波数帯の信号を抽出する信号抽出部と、前記信号抽出部の出力をサンプリングしてディジタルの時系列データに変換するＡ／Ｄ変換器と、前記局部発振信号が周波数掃引されている間に前記Ａ／Ｄ変換器から出力される前記時系列データのスペクトラム波形を取得する信号処理部と、を備え、前記局部発振器が、上記のいずれかに記載の発振回路を含む構成である。

この構成により、本発明に係る信号分析装置は、ユーザが希望する周波数及び品質の出力信号を局部発振器から出力することができる。

また、本発明に係る内部周波数設定方法は、基準信号を出力する基準信号発生回路と、入力電圧に応じた周波数の出力信号を出力する電圧制御発振器と、前記電圧制御発振器の前記出力信号を所定の周波数変換比又は周波数変換量で周波数変換する周波数変換部と、前記周波数変換部の出力と前記基準信号との位相差に応じた信号を出力する位相比較器と、前記位相比較器の出力を所定のループ帯域幅で通過させて前記電圧制御発振器に入力するループフィルタと、操作入力を受け付ける操作部と、を備える発振回路を用いる内部周波数設定方法であって、前記操作部により入力された前記電圧制御発振器の前記出力信号の周波数に応じて、前記基準信号の周波数、前記周波数変換部の前記周波数変換比又は前記周波数変換量、及び、前記ループフィルタの前記ループ帯域幅の組み合わせを複数決定する内部周波数決定ステップと、前記内部周波数決定ステップにより決定された各前記組み合わせに対応する、前記電圧制御発振器の前記出力信号の品質に関わるパラメータを選択可能に表示部に表示させる表示制御ステップと、前記操作部により選択された前記パラメータに基づいて、前記基準信号の周波数、前記周波数変換部の前記周波数変換比又は前記周波数変換量、及び、前記ループフィルタの前記ループ帯域幅の設定処理を行う設定処理ステップと、を含み、前記パラメータは、前記出力信号のスプリアスレベル、及び、前記出力信号の周波数の切換時間のうちの少なくともいずれかを含む。

この構成により、本発明に係る内部周波数設定方法は、ユーザが希望する周波数及び品質の出力信号を出力することができる。

本発明は、ユーザが希望する周波数及び品質の出力信号を出力することができる発振回路、それを用いた信号発生装置及び信号分析装置、並びに内部周波数設定方法を提供するものである。

本発明の第１の実施形態に係る発振回路の構成を示すブロック図である。 本発明の第１の実施形態に係る発振回路における表示部の表示例である。 本発明の第１及び第２の実施形態に係る発振回路を用いる内部周波数設定方法の処理を説明するためのフローチャートである。 本発明の第２の実施形態に係る発振回路の構成を示すブロック図である。 本発明の第２の実施形態に係る発振回路における第１ローカル信号源の構成を示すブロック図である。 本発明の第３の実施形態に係る発振回路の構成を示すブロック図である。 本発明の第３の実施形態に係る発振回路における表示部の表示例である。 本発明の第３の実施形態に係る発振回路における各部の出力信号の位相雑音を示すグラフである。 本発明の第４の実施形態に係る信号発生装置の構成を示すブロック図である。 本発明の第５の実施形態に係る信号分析装置の構成を示すブロック図である。 従来の発振回路の構成を示すブロック図である。

以下、本発明に係る発振回路、それを用いた信号発生装置及び信号分析装置、並びに内部周波数設定方法の実施形態について、図面を用いて説明する。

（第１の実施形態）
まず、本発明の第１の実施形態に係る発振回路１０の構成について説明する。

図１に示すように、本実施形態の発振回路１０は、基準信号発生回路１１と、ＶＣＯ１２と、周波数変換部としての分周器１３と、ＰＦＤ１７と、ループフィルタ１８と、ＳＷ１９と、入力電圧記憶部２０と、電圧入力部としてのＤ／Ａ変換器（ＤＡＣ）２１と、表示部２２と、操作部２３と、制御部２４と、を備える。

基準信号発生回路１１は、例えばＤＤＳ（Direct Digital Synthesizer）で構成され、所定の周波数の基準信号を出力するようになっている。

ＶＣＯ１２は、入力電圧Ｖｔに応じた周波数（以下、「ＶＣＯ発振周波数」とも称する）の信号を出力するものであり、具体的には入力電圧Ｖｔにほぼ比例したＶＣＯ発振周波数ｆ（Ｖｔ）の信号を出力信号として出力するようになっている。

分周器１３は、ＶＣＯ発振周波数を低減するものであり、ＶＣＯ１２の出力信号を所定の周波数変換比（分周比Ｎ）で周波数変換する周波数変換部を構成する。例えば、分周器１３は、ＶＣＯ１２の出力信号の周波数を分周比Ｎで分周した信号をＰＦＤ１７に出力するようになっている。ここで、Ｎは１以上の実数である。

ＰＦＤ１７は、分周器１３の出力と、基準信号発生回路１１の基準信号との位相差を検出し、その位相差に比例したパルス幅の電圧信号を出力するようになっている。なお、ＰＦＤ１７は、位相差に比例したパルス幅の電圧信号を出力するためのチャージポンプを内部に有している。

ループフィルタ１８は、ＰＦＤ１７の出力を所定のループ帯域幅で通過させてＶＣＯ１２に入力するようになっている。ループフィルタ１８は、ループ帯域幅が可変であるものであってもよく、あるいは、ループ帯域幅が異なる複数のループフィルタのいずれかをスイッチによって選択可能な構成であってもよい。

ＳＷ１９は、ループフィルタ１８の出力側をＤＡＣ２１に接続する状態、又は、ループフィルタ１８の出力側をＤＡＣ２１から切断する状態のいずれかの状態を取るように構成されている。

入力電圧記憶部２０は、ＶＣＯ１２の入力電圧Ｖｔ、すなわちＶＣＯチューニング電圧ＶｔのディジタルデータをＶＣＯ発振周波数に対応付けて記憶している。

ＤＡＣ２１は、ＳＷ１９によりループフィルタ１８の出力側とＤＡＣ２１が接続された状態で、入力電圧記憶部２０に記憶されたＶＣＯチューニング電圧Ｖｔのディジタルデータをアナログの電圧信号に変換するとともに、変換されたアナログの電圧信号をＶＣＯ１２に入力するようになっている。

表示部２２は、例えばＬＣＤやＣＲＴなどの表示機器で構成され、制御部２４からの制御信号に応じて各種表示内容を表示するようになっている。さらに、表示部２２は、各種条件を設定するためのソフトキー、プルダウンメニュー、テキストボックスなどの操作対象の表示を行うようになっている。

操作部２３は、ユーザによる操作入力を受け付けるためのものであり、例えば表示部２２の表示画面の表面に設けられたタッチパネルで構成される。あるいは、操作部２３は、キーボード又はマウスのような入力デバイスを含んで構成されてもよい。また、操作部２３は、リモートコマンドなどによる遠隔制御を行う外部制御装置で構成されてもよい。

操作部２３への操作入力は、制御部２４により検知されるようになっている。例えば、操作部２３により、所望のＶＣＯ発振周波数ｆ（Ｖｔ）をユーザが指定することができる。

制御部２４は、例えばＣＰＵ、入力電圧記憶部２０を構成するＲＯＭ、ＲＡＭ、ＨＤＤなどを含むマイクロコンピュータ又はパーソナルコンピュータ等で構成され、発振回路１０を構成する上記各部の動作を制御する。また、制御部２４は、所定のプログラムを実行することにより、後述する内部周波数決定部２４ａ、表示制御部２４ｂ、及び設定処理部２４ｃをソフトウェア的に構成することが可能である。

なお、内部周波数決定部２４ａ、表示制御部２４ｂ、及び設定処理部２４ｃは、ＦＰＧＡ（Field Programmable Gate Array）やＡＳＩＣ（Application Specific Integrated Circuit）などのディジタル回路で構成することも可能である。あるいは、内部周波数決定部２４ａ、表示制御部２４ｂ、及び設定処理部２４ｃは、ディジタル回路によるハードウェア処理と所定のプログラムによるソフトウェア処理とを適宜組み合わせて構成することも可能である。

図２は表示部２２の表示内容の一例である。図２中の「出力周波数」の項目では、ＶＣＯ発振周波数の値を操作部２３により設定することが可能になっている。

内部周波数決定部２４ａは、操作部２３により指定されたＶＣＯ発振周波数に応じて、基準信号の周波数、分周器１３の分周比Ｎ、及び、ループフィルタ１８のループ帯域幅の組み合わせを複数決定するようになっている。

表示制御部２４ｂは、内部周波数決定部２４ａにより決定された各組み合わせに対応する、ＶＣＯ１２の出力信号の品質に関わるパラメータを選択可能に表示部２２に表示させるようになっている。図２の例では上記のパラメータとして、発振回路１０の各部に対する設定処理の可否を示す「設定可否」、ＶＣＯ１２の出力信号のスプリアスレベルを示す「スプリアスレベル」、ＶＣＯ発振周波数の切り換えに掛かる時間を示す「切換時間」が表示されている。なお、パラメータの他の例としては、ＶＣＯ１２の出力信号のオフセット周波数ごとの位相雑音の値やジッタの値などが挙げられる。

設定処理部２４ｃは、操作部２３により選択されたパラメータに基づいて、基準信号の周波数、分周器１３の分周比Ｎ、及び、ループフィルタ１８のループ帯域幅の設定処理を行うようになっている。例えば、設定処理部２４ｃは、スプリアスレベルが比較的低く（−８０ｄＢｃ）、切換時間が比較的長い（１０ｍｓｅｃ）」パラメータＡが選択された場合は、スプリアスレベルが比較的高く（−６０ｄＢｃ）、切換時間が比較的短い（２ｍｓｅｃ）パラメータＣが選択された場合よりも、ループフィルタの帯域を狭くする、などの設定処理を行う。

以下、本実施形態に係る発振回路１０を用いる内部周波数設定方法について、図３のフローチャートを参照しながらその処理の一例を説明する。

まず、ユーザによる操作部２３の操作により、所望のＶＣＯ発振周波数又はその周波数範囲が入力される（ステップＳ１）。

次に、内部周波数決定部２４ａは、ステップＳ１で操作部２３により入力されたＶＣＯ発振周波数に応じて、基準信号の周波数、ループフィルタ１８のループ帯域幅、及び、分周器１３の分周比Ｎの組み合わせを複数決定する（内部周波数決定ステップＳ２）。

次に、表示制御部２４ｂは、内部周波数決定ステップＳ２により決定された各組み合わせに対応する、ＶＣＯ１２の出力信号の品質に関わるパラメータを選択可能に表示部２２に表示させる（表示制御ステップＳ３）。

次に、ユーザによる操作部２３の操作により、表示部２２に表示されたいずれかのパラメータが選択される（ステップＳ４）。

次に、設定処理部２４ｃは、ステップＳ４で操作部２３により選択されたパラメータに基づいて、基準信号の周波数、ループフィルタ１８のループ帯域幅、分周器１３の分周比Ｎの設定処理を行う（設定処理ステップＳ５）。

次に、制御部２４は、ループフィルタ１８の出力側とＤＡＣ２１を接続する方向にＳＷ１９をオンにする（ステップＳ６）。これにより、ループフィルタ１８の出力に加えてＤＡＣ２１の出力がＶＣＯ１２に入力可能な状態になる。

次に、制御部２４は、ステップＳ１で入力されたＶＣＯ発振周波数のＶＣＯチューニング電圧Ｖｔのディジタルデータを入力電圧記憶部２０から取得する（ステップＳ７）。

次に、制御部２４は、ステップＳ７で取得したＶＣＯチューニング電圧ＶｔのディジタルデータをＤＡＣ２１に入力する（ステップＳ８）。

次に、制御部２４は、ステップＳ４で操作部２３により選択されたパラメータに含まれる切換時間を待機する（ステップＳ９）。すなわち、切換時間は、ＶＣＯ発振周波数がロックするまでの時間である。

次に、制御部２４は、ＳＷ１９をオフとして、ループフィルタ１８の出力側をＤＡＣ２１から切断する（ステップＳ１０）。

これらのステップＳ１〜Ｓ１０の処理によって、所望のＶＣＯ発振周波数の出力信号が発振回路１０から出力される。

以上説明したように、本実施形態に係る発振回路１０は、所望のＶＣＯ発振周波数について、ＶＣＯ１２の出力信号の品質に関わるパラメータを操作部２３により選択可能な構成であるため、ユーザが希望する周波数及び品質の出力信号を出力することができる。

また、本実施形態に係る発振回路１０は、周波数変換部が分周器１３で構成される場合には、ユーザが希望する周波数及び品質の出力信号を出力することができるシングルループ方式の発振回路を実現できる。

（第２の実施形態）
続いて、本発明の第２の実施形態に係る発振回路３０について図面を参照しながら説明する。なお、第１の実施形態と同様の構成については適宜説明を省略する。また、第１の実施形態と同様の動作についても適宜説明を省略する。

図４に示すように、本実施形態の発振回路３０は、第１基準信号を出力する第１基準信号発生回路１１−１と、入力電圧Ｖｔに応じた第１ＶＣＯ発振周波数の出力信号を出力する第１ＶＣＯ１２−１と、周波数変換部としての第１ローカル信号源１４−１、第１ミキサ１５−１、及び第１ＬＰＦ１６−１と、第１ＰＦＤ１７−１と、第１ＰＦＤ１７−１の出力を所定のループ帯域幅で通過させて第１ＶＣＯ１２−１に入力する第１ループフィルタ１８−１と、ＳＷ１９と、入力電圧記憶部２０と、電圧入力部としてのＤ／Ａ変換器（ＤＡＣ）２１と、表示部２２と、操作部２３と、制御部２４と、を備える。

なお、第１基準信号発生回路１１−１、第１ＶＣＯ１２−１、第１ループフィルタ１８−１、ＳＷ１９、入力電圧記憶部２０、ＤＡＣ２１、表示部２２、操作部２３、及び制御部２４の動作は、第１の実施形態における基準信号発生回路１１、ＶＣＯ１２、ループフィルタ１８、ＳＷ１９、入力電圧記憶部２０、ＤＡＣ２１、表示部２２、操作部２３、及び制御部２４と同様である。

第１ローカル信号源１４−１は、所定の周波数の第１ローカル信号を出力するようになっている。

第１ミキサ１５−１は、第１ローカル信号源１４−１から出力された第１ローカル信号と、第１ＶＣＯ１２−１の出力信号とを混合し、これら２つの信号の和及び差の周波数成分を含む信号を生成するものである。さらに、第１ミキサ１５−１は、上記の混合により得られた信号を第１ＬＰＦ１６−１を介して第１ＰＦＤ１７−１に出力するようになっている。

第１ＬＰＦ１６−１は、第１ミキサ１５−１から出力された上記の和及び差の周波数成分を含む信号のうち、差の周波数成分を含む信号を通過させるようになっている。例えば、第１ＶＣＯ発振周波数が５１００ＭＨｚ〜５２００ＭＨｚの範囲の周波数であり、かつ第１ローカル信号の周波数が４．０ＧＨｚである場合には、第１ＬＰＦ１６−１の出力の周波数範囲は１１００ＭＨｚ〜１２００ＭＨｚとなる。

すなわち、第１ローカル信号源１４−１、第１ミキサ１５−１、及び第１ＬＰＦ１６−１により構成される周波数変換部は、第１ＶＣＯ１２−１の出力信号を所定の周波数変換量で周波数変換するようになっている。ここで、周波数変換量は、第１ローカル信号の周波数である。

第１ＰＦＤ１７−１は、第１ミキサ１５−１の出力と、第１基準信号発生回路１１−１の第１基準信号との位相差を検出し、その位相差に比例したパルス幅の電圧信号を出力するようになっている。なお、第１ＰＦＤ１７−１は、位相差に比例したパルス幅の電圧信号を出力するためのチャージポンプを内部に有している。

内部周波数決定部２４ａは、操作部２３により入力された第１ＶＣＯ１２−１の第１ＶＣＯ発振周波数に応じて、第１基準信号の周波数、第１ローカル信号の周波数、及び、第１ループフィルタ１８−１のループ帯域幅の組み合わせを複数決定するようになっている。

表示制御部２４ｂは、内部周波数決定部２４ａにより決定された各組み合わせに対応する、第１ＶＣＯ１２−１の出力信号の品質に関わるパラメータを選択可能に表示部２２に表示させるようになっている。上記のパラメータの例としては、発振回路３０の各部に対する設定処理の可否を示す「設定可否」、第１ＶＣＯ１２−１の出力信号のスプリアスレベルを示す「スプリアスレベル」、第１ＶＣＯ発振周波数の切り換えに掛かる時間を示す「切換時間」、第１ＶＣＯ１２−１の出力信号のオフセット周波数ごとの位相雑音の値やジッタの値などが挙げられる。

設定処理部２４ｃは、操作部２３により選択されたパラメータに基づいて、第１基準信号の周波数、第１ローカル信号の周波数、及び、第１ループフィルタ１８−１のループ帯域幅の設定処理を行うようになっている。

第１ローカル信号源１４−１は、内部に複数のローカル信号源を備えるものであってもよい。例えば図５に示すように、第１ローカル信号源１４−１は、第２ローカル信号源１４−２から第Ｍローカル信号源１４−Ｍまでの複数のローカル信号源を備えていてもよい。なお、図５の例ではＭは４以上の整数である。

図５において、第１ローカル信号源１４−１は、第２基準信号を出力する第２基準信号発生回路１１−２と、第２ローカル信号を出力する第２ローカル信号源１４−２と、入力電圧に応じた第２ＶＣＯ発振周波数の出力信号を出力する第２ＶＣＯ１２−２と、第２ローカル信号と第２ＶＣＯ１２−２の出力信号とを混合して得られた信号を第２ＬＰＦ１６−２を介して出力する第２ミキサ１５−２と、第２ＬＰＦ１６−２の出力と第２基準信号との位相差に応じた信号を出力する第２ＰＦＤ１７−２と、第２ＰＦＤ１７−２の出力を所定のループ帯域幅で通過させて第２ＶＣＯ１２−２に入力する第２ループフィルタ１８−２と、を備える。

さらに、Ｍが３以上の場合には、第２ローカル信号源１４−２には、第３ローカル信号源からの第３ローカル信号が入力されるようになっている。

すなわち、第ｍローカル信号源１４−ｍは、第ｍ＋１基準信号を出力する第ｍ＋１基準信号発生回路１１−（ｍ＋１）と、入力電圧に応じた第ｍ＋１ＶＣＯ発振周波数の出力信号を出力する第ｍ＋１ＶＣＯ１２−（ｍ＋１）と、第ｍ＋１ローカル信号源１４−（ｍ＋１）から出力された第ｍ＋１ローカル信号と第ｍ＋１ＶＣＯ１２−（ｍ＋１）の出力信号とを混合して得られた信号を第ｍ＋１ＬＰＦ１６−（ｍ＋１）を介して出力する第ｍ＋１ミキサ１５−（ｍ＋１）と、第ｍ＋１ミキサ１５−（ｍ＋１）の出力と第ｍ＋１基準信号との位相差に応じた信号を出力する第ｍ＋１ＰＦＤ１７−（ｍ＋１）と、第ｍ＋１ＰＦＤ１７−（ｍ＋１）の出力を所定のループ帯域幅で通過させて第ｍ＋１ＶＣＯ１２−（ｍ＋１）に入力する第ｍ＋１ループフィルタ１８−（ｍ＋１）と、を備える。なお、ｍは１以上かつＭ−１以下の整数である。

なお、第ｍ＋１基準信号発生回路１１−（ｍ＋１）、第ｍ＋１ＶＣＯ１２−（ｍ＋１）、第ｍ＋１ＬＰＦ１６−（ｍ＋１）、第ｍ＋１ミキサ１５−（ｍ＋１）、第ｍ＋１ＰＦＤ１７−（ｍ＋１）、及び第ｍ＋１ループフィルタ１８−（ｍ＋１）の動作は、第１基準信号発生回路１１−１、第１ＶＣＯ１２−１、第１ＬＰＦ１６−１、第１ミキサ１５−１、第１ＰＦＤ１７−１、及び第１ループフィルタ１８−１と同様である。

なお、図５では、各ローカル信号源が備える、ＳＷ１９、入力電圧記憶部２０、及びＤＡＣ２１の図示を省略している。

第１ローカル信号源１４−１が複数のローカル信号源を備える場合、内部周波数決定部２４ａ、表示制御部２４ｂ、及び設定処理部２４ｃの構成は以下のようになる。

すなわち、内部周波数決定部２４ａは、操作部２３により入力された第１ＶＣＯ１２−１の第１ＶＣＯ発振周波数に応じて、第ｍ＋１ＶＣＯ１２−（ｍ＋１）の第ｍ＋１ＶＣＯ発振周波数、第ｍ＋１基準信号の周波数、第ｍ＋１ローカル信号の周波数、及び、第ｍ＋１ループフィルタ１８−（ｍ＋１）のループ帯域幅の組み合わせを更に複数決定するようになっている。

表示制御部２４ｂは、内部周波数決定部２４ａにより決定された各組み合わせに対応する、第ｍ＋１ＶＣＯ１２−（ｍ＋１）の出力信号の品質に関わるパラメータを選択可能に表示部２２に更に表示させるようになっている。上記のパラメータの例としては、第ｍローカル信号源１４−ｍの各部に対する設定処理の可否を示す「設定可否」、第ｍ＋１ＶＣＯ１２−（ｍ＋１）の出力信号のスプリアスレベルを示す「スプリアスレベル」、第ｍ＋１ＶＣＯ発振周波数の切り換えに掛かる時間を示す「切換時間」、第ｍ＋１ＶＣＯ１２−（ｍ＋１）の出力信号のオフセット周波数ごとの位相雑音の値やジッタの値などが挙げられる。

設定処理部２４ｃは、操作部２３により選択されたパラメータに基づいて、第ｍ＋１ＶＣＯ１２−（ｍ＋１）の第ｍ＋１ＶＣＯ発振周波数、第ｍ＋１基準信号の周波数、第ｍ＋１ローカル信号の周波数、及び、第ｍ＋１ループフィルタ１８−（ｍ＋１）のループ帯域幅の設定処理を更に行うようになっている。

以下、本実施形態に係る発振回路３０を用いる内部周波数設定方法について、再び図３のフローチャートを参照しながらその処理の一例を説明する。

まず、ユーザによる操作部２３の操作により、第１ＶＣＯ１２−１の所望のＶＣＯ発振周波数又はその周波数範囲が入力される（ステップＳ１）。

次に、内部周波数決定部２４ａは、ステップＳ１で操作部２３により入力されたＶＣＯ発振周波数に応じて、第ｍ＋１ＶＣＯ１２−（ｍ＋１）の第ｍ＋１ＶＣＯ発振周波数、第ｎ基準信号の周波数、第ｎローカル信号の周波数、第ｎループフィルタ１８−ｎのループ帯域幅の組み合わせを複数決定する（内部周波数決定ステップＳ２）。なお、ｍは１以上かつＭ−１以下の整数であり、ｎは１以上かつＭ以下の整数である。

次に、表示制御部２４ｂは、内部周波数決定ステップＳ２により決定された各組み合わせに対応する、第ｎＶＣＯ１２−ｎ（ｎは１以上かつＭ以下の整数）の出力信号の品質に関わるパラメータを選択可能に表示部２２に表示させる（表示制御ステップＳ３）。

次に、ユーザによる操作部２３の操作により、表示部２２に表示されたいずれかのパラメータが選択される（ステップＳ４）。

次に、設定処理部２４ｃは、ステップＳ４で操作部２３により選択されたパラメータに基づいて、第ｍ＋１ＶＣＯ１２−（ｍ＋１）の第ｍ＋１ＶＣＯ発振周波数、第ｎ基準信号の周波数、第ｎローカル信号の周波数、第ｎループフィルタ１８−ｎのループ帯域幅の設定処理を行う（設定処理ステップＳ５）。なお、ｍは１以上かつＭ−１以下の整数であり、ｎは１以上かつＭ以下の整数である。

次に、制御部２４は、第ｎループフィルタ１８−ｎの出力側と各ＤＡＣ２１を接続する方向に各ＳＷ１９をオンにする（ステップＳ６）。これにより、第ｎループフィルタ１８−ｎの出力に加えてＤＡＣ２１の出力が第ｎＶＣＯ１２−ｎに入力可能な状態になる。

次に、制御部２４は、ステップＳ１で入力されたＶＣＯ発振周波数のＶＣＯチューニング電圧Ｖｔのディジタルデータを入力電圧記憶部２０から取得する（ステップＳ７）。さらに、制御部２４は、第ｎ＋１ＶＣＯ１２−（ｎ＋１）の第ｎ＋１ＶＣＯ発振周波数のＶＣＯチューニング電圧Ｖｔのディジタルデータを各入力電圧記憶部２０から取得する。なお、ｎは１以上かつＭ−１以下の整数である。

次に、制御部２４は、ステップＳ７で取得したＶＣＯチューニング電圧Ｖｔのディジタルデータを各ＤＡＣ２１に入力する（ステップＳ８）。

次に、制御部２４は、ステップＳ４で操作部２３により選択されたパラメータに含まれる切換時間を待機する（ステップＳ９）。

次に、制御部２４は、各ＳＷ１９をオフとして、第ｎループフィルタ１８−ｎの出力側を各ＤＡＣ２１から切断する（ステップＳ１０）。なお、ｎは１以上かつＭ以下の整数である。

これらのステップＳ１〜Ｓ１０の処理によって、所望の第１ＶＣＯ発振周波数の出力信号が発振回路３０から出力される。

以上説明したように、本実施形態に係る発振回路３０は、所望の第１ＶＣＯ発振周波数について、第ｎＶＣＯ１２−ｎ（ｎは１以上かつＭ以下の整数）の出力信号の品質に関わるパラメータを操作部２３により選択可能な構成であるため、ユーザが希望する周波数及び品質の出力信号を出力することができるマルチループ方式の発振回路を実現できる。

（第３の実施形態）
続いて、本発明の第３の実施形態に係る発振回路８０について図面を参照しながら説明する。なお、第１の実施形態と同様の構成については適宜説明を省略する。また、第１の実施形態と同様の動作についても適宜説明を省略する。

図６に示すように、本実施形態の発振回路８０は、第１基準信号を出力する第１基準信号発生回路８１−１と、入力電圧Ｖｔに応じた第１ＶＣＯ発振周波数の出力信号を出力する第１ＶＣＯ８２−１と、第１ＶＣＯ８２−１の出力信号を分周する分周器８３と、第１ローカル信号を出力する第１ローカル信号源８４−１と、第１ローカル信号と前記第１ＶＣＯ８２−１の出力信号とを混合して得られた信号を第１ＬＰＦ８６−１を介して出力する第１ミキサ８５−１と、分周器８３の出力又は第１ミキサ８５−１の出力と第１基準信号との位相差に応じた信号を出力する第１ＰＦＤ８７−１と、第１ＰＦＤ８７−１の出力を所定のループ帯域幅で通過させて第１ＶＣＯ８２−１に入力する第１ループフィルタ８８−１と、ＳＷ８９ａ，８９ｂと、を備える。

ＳＷ８９ａ，８９ｂは、分周器８３の出力と第１ＬＰＦ８６−１の出力とのいずれかを選択して、第１ＰＦＤ８７−１に入力するようになっている。すなわち、ＳＷ８９ａ，８９ｂが分周器８３の出力を第１ＰＦＤ８７−１に入力する場合は、発振回路８０はシングルループ方式の発振回路として動作する。一方、ＳＷ８９ａ，８９ｂが第１ＬＰＦ８６−１の出力を第１ＰＦＤ８７−１に入力する場合は、発振回路８０はマルチループ方式の発振回路として動作する。

第１ローカル信号源８４−１は、第１ローカル信号を出力するものであって、第２基準信号を出力する第２基準信号発生回路８１−２と、入力電圧に応じた周波数の出力信号を出力する第２ＶＣＯ８２−２と、第２基準信号と第２ＶＣＯ８２−２の出力信号とを混合して得られた信号を第２ＬＰＦ８６−２を介して出力する第２ミキサ８５−２と、第２基準信号を分周する分周器９０と、第２ミキサ８５−２の出力と分周器９０の出力との位相差に応じた信号を出力する第２ＰＦＤ８７−２と、第２ＰＦＤ８７−２の出力を所定のループ帯域幅で通過させて第２ＶＣＯ８２−２に入力する第２ループフィルタ８８−２と、を含む。

第２ループフィルタ８８−２は、例えば、ループ帯域幅が異なる複数のループフィルタのいずれかをスイッチによって選択可能な構成となっている。また、第２ループフィルタ８８−２を構成する各ループフィルタのループ帯域幅は、第２ＰＦＤ８７−２が有するチャージポンプのチャージポンプ電流を変化させることにより調整することが可能である。第２ループフィルタ８８−２を構成する各ループフィルタの選択や、第２ＰＦＤ８７−２が有するチャージポンプのチャージポンプ電流の制御は、後述する設定処理部２４ｃにより行われる。

内部周波数決定部２４ａは、操作部２３により入力された第１ＶＣＯ８２−１の第１ＶＣＯ発振周波数に応じて、第１基準信号の周波数、分周器８３の分周比Ｎ、第１ローカル信号の周波数、第１ループフィルタ８８−１のループ帯域幅、第２基準信号の周波数、及び、第２ループフィルタ１８−２のループ帯域幅などの組み合わせを複数決定するようになっている。

表示制御部２４ｂは、内部周波数決定部２４ａにより決定された各組み合わせに対応する、第１ＶＣＯ８２−１の出力信号の品質に関わるパラメータを選択可能に表示部２２に表示させるようになっている。図７の例では、上記のパラメータとして、発振回路１０の各部に対する設定処理の可否を示す「設定可否」、第１ＶＣＯ８２−１の出力信号のスプリアスレベルを示す「スプリアスレベル」、第１ＶＣＯ発振周波数の切り換えに掛かる時間を示す「切換時間」、第１ＶＣＯ８２−１の出力信号のオフセット周波数ごとの位相雑音を示す「位相雑音」、第１ＶＣＯ８２−１の出力信号のジッタを示す「ジッタ」が表示されている。

設定処理部２４ｃは、操作部２３により選択されたパラメータに基づいて、第１基準信号の周波数、分周器８３の分周比Ｎ、第１ローカル信号の周波数、第１ループフィルタ１８−１のループ帯域幅、第２基準信号の周波数、及び、第２ループフィルタ１８−２のループ帯域幅の設定処理や、ＳＷ８９ａ，８９ｂの切換制御を行うようになっている。

ユーザは、操作部２３により、例えば図７に示されたようなパラメータを直接選択することが可能である。

図８（ａ）は、操作部２３によりパラメータＡ又はパラメータＢのいずれかが選択された場合に、第１ローカル信号源８４−１の第２ＶＣＯ８２−２から出力される第１ローカル信号の位相雑音の一例をそれぞれ示すグラフである。また、図８（ｂ）は、操作部２３によりパラメータＡ、パラメータＢ、又はパラメータＣのいずれかが選択された場合に、第１ＶＣＯ８２−１の出力信号の位相雑音の一例をそれぞれ示すグラフである。

ここで、操作部２３によりパラメータＡ又はパラメータＢが選択された場合は、ＳＷ８９ａ，８９ｂは第１ＬＰＦ８６−１の出力を第１ＰＦＤ８７−１に入力するように切り換えられる。一方、操作部２３によりパラメータＣが選択された場合は、ＳＷ８９ａ，８９ｂは分周器８３の出力を第１ＰＦＤ８７−１に入力するように切り換えられる。

なお、特定のパラメータについての所望の上限値や下限値などの条件が操作部２３により入力可能になっており、設定処理部２４ｃが、それらの条件を満たすパラメータを選択する構成であってもよい。例えば、「切換時間」が１０ｍｓｅｃ未満、かつ、「ジッタ」が２００ｆｓｅｃ未満との条件が操作部２３により入力されると、図７及び図８の例であればパラメータＢが選択されることになる。

（第４の実施形態）
続いて、本発明の第４の実施形態に係る信号発生装置４０について図面を参照しながら説明する。なお、第１〜第３の実施形態と同様の構成については同一の符号を付して適宜説明を省略する。また、第１〜第３の実施形態と同様の動作についても適宜説明を省略する。

図９に示すように、信号発生装置４０は、波形データ発生部４１と、ＤＡＣ４２と、ＬＰＦ４３と、局部発振器を構成する第１〜第３の実施形態に係る発振回路１０，３０，８０と、直交変調器４４と、増幅器４５と、表示部４６と、操作部４７と、制御部４８と、を備える。

波形データ発生部４１は、直交変調器４４から出力される直交変調信号のベースバンド信号として、互いに直交するＩ相成分（同相成分）及びＱ相成分（直交成分）のベースバンドの波形データ（ディジタル値）を出力するようになっている。なお、以降では、Ｉ相成分のベースバンドの波形データを「Ｉ波形データ」、Ｑ相成分のベースバンドの波形データを「Ｑ波形データ」ともいう。

Ｉ波形データ及びＱ波形データが対応する通信規格としては、例えば、セルラ（ＬＴＥ、ＬＴＥ−Ａ、Ｗ−ＣＤＭＡ（登録商標）、ＧＳＭ（登録商標）、ＣＤＭＡ２０００、１ｘＥＶ−ＤＯ、ＴＤ−ＳＣＤＭＡ等）、無線ＬＡＮ（ＩＥＥＥ８０２．１１ｂ／ｇ／ａ／ｎ／ａｃ／ａｄ等）、Ｂｌｕｅｔｏｏｔｈ（登録商標）、ＧＮＳＳ（ＧＰＳ、Ｇａｌｉｌｅｏ、ＧＬＯＮＡＳＳ、ＢｅｉＤｏｕ等）、ＦＭ、及びディジタル放送（ＤＶＢ−Ｈ、ＩＳＤＢ−Ｔ等）が挙げられる。

例えば、波形データ発生部４１は、様々な通信規格に対応したＩ波形データ及びＱ波形データを個別の波形ファイルとして記憶しており、操作部４７により選択された通信規格に対応した波形ファイルからＩ波形データ及びＱ波形データを展開して、後段のＤＡＣ４２に出力するようになっている。あるいは、波形データ発生部４１は、操作部４７により選択された通信規格に対応したＩ波形データ及びＱ波形データを、ＤＳＰ（Digital Signal Processor）により逐次生成して出力するものであってもよい。

ＤＡＣ４２は、ディジタル信号であるＩ波形データ及びＱ波形データをそれぞれＩ相成分及びＱ相成分のアナログ信号に変換するようになっている。なお、以降では、Ｉ相成分のアナログ信号を「Ｉ波形アナログ信号」、Ｑ相成分のアナログ信号を「Ｑ波形アナログ信号」ともいう。

ＬＰＦ４３は、ＤＡＣ４２から出力されたＩ波形アナログ信号及びＱ波形アナログ信号の出力信号の高周波成分を除去するようになっている。

発振回路１０，３０，８０は、制御部４８からの制御信号に基づいた所望の周波数の局部発振信号（ローカル信号）を直交変調器４４に出力するようになっている。

直交変調器４４は、発振回路１０，３０，８０から入力されたローカル信号を、ＬＰＦ４３を通過したＩ波形アナログ信号及びＱ波形アナログ信号で直交変調して直交変調信号として出力するようになっており、移相器４４ａと、乗算器４４ｂ，４４ｃと、加算器４４ｄと、を備える。

発振回路１０，３０，８０からのローカル信号は、直接乗算器４４ｂへ入力されるとともに、移相器４４ａで位相が９０°移相された後、乗算器４４ｃへ入力される。また、乗算器４４ｂ，４４ｃには、それぞれＬＰＦ４３を通過したＩ波形アナログ信号及びＱ波形アナログ信号が入力される。

乗算器４４ｂは、ローカル信号とＩ波形アナログ信号とを乗算して加算器４４ｄへ出力する。乗算器４４ｃは、９０°移相されたローカル信号とＱ波形アナログ信号とを乗算して加算器４４ｄへ出力する。加算器４４ｄは、各乗算器４４ｂ，４４ｃの出力を加算して直交変調信号として出力する。直交変調器４４から出力された直交変調信号は、増幅器４５で増幅される。

表示部４６は、例えばＬＣＤやＣＲＴなどの表示機器で構成され、制御部４８からの制御信号に応じて各種表示内容を表示するようになっている。この表示内容には、複数の通信規格や、複数の波形データの一覧などが含まれる。

操作部４７は、ユーザによる操作入力を行うためのものであり、例えば、ユーザは、操作部４７を用いて、信号発生装置４０から出力される直交変調信号の通信規格を複数の通信規格の中から選択することができる。また、操作部４７により、発振回路１０，３０，８０からの出力信号の周波数を設定することなども可能である。

制御部４８は、信号発生装置４０を構成する上記各部の動作を制御する。なお、操作部４７と制御部４８は、それぞれ第１〜第３の実施形態の操作部２３と制御部２４と共通であってもよい。

以上説明したように、本実施形態に係る信号発生装置４０は、第１〜第３の実施形態の発振回路１０，３０，８０を局部発振器として用いることにより、ユーザが希望する周波数及び品質の出力信号を局部発振器から出力することができる。

（第５の実施形態）
続いて、本発明の第５の実施形態に係る信号分析装置５０について図面を参照しながら説明する。なお、第１〜第３の実施形態と同様の構成については同一の符号を付して適宜説明を省略する。また、第１〜第３の実施形態と同様の動作についても適宜説明を省略する。

図１０に示すように、信号分析装置５０は、アッテネータ（ＡＴＴ）５１と、局部発振器を構成する第１〜第３の実施形態に係る発振回路１０，３０，８０と、ミキサ５２と、ＩＦフィルタ５３と、検波器５４と、ビデオ・フィルタ５５と、Ａ／Ｄ変換器（ＡＤＣ）５６，５７と、掃引部５８と、信号処理部５９と、操作部６０と、表示部６１と、制御部６２と、を備え、ＤＵＴ１から出力される被測定信号Ｓの解析処理を行うものである。

ＡＴＴ５１は、内部に抵抗を有し、ＤＵＴ１からの高周波の被測定信号Ｓを後段の信号処理部５９において処理可能な信号レベルに減衰させるためのもので、インピーダンスを変化させない電子部品である。

本実施形態においては、発振回路１０，３０，８０から発振される局部発振信号（ローカル信号）の周波数ｆ_Ｌが、掃引部５８から出力される掃引ランプ信号により所定の周波数範囲にわたって掃引される。発振回路１０，３０，８０から発振されるローカル信号の周波数は、所望の解析帯域に応じて制御部６２により設定される。

ミキサ５２は、ＡＴＴ５１で減衰された周波数ｆ_Ｓの被測定信号Ｓと、発振回路１０，３０，８０から発振された周波数ｆ_Ｌのローカル信号とを混合し、２つの信号の和及び差の周波数成分を含む出力信号を生成するものである。

ＩＦフィルタ５３は、ミキサ５２からの出力信号をフィルタリングするようになっている。ＩＦフィルタ５３は、ミキサ５２によって被測定信号Ｓとローカル信号とを混合させた中間周波数｜ｆ_Ｌ−ｆ_Ｓ｜又はｆ_Ｌ＋ｆ_Ｓの中間周波数信号が所定の中間周波数帯にあるときに、これらの中間周波数信号を出力する。

ＩＦフィルタ５３は、アナログのバンドパス・フィルタなどで構成されるＲＢＷ（Resolution Band Width）フィルタ及び対数増幅器（ログアンプ）によって構成されている。

ＩＦフィルタ５３が備える対数増幅器は、被測定信号Ｓの対数に対応する増幅信号を出力する増幅器なので、ＩＦフィルタ５３に被測定信号Ｓを通過させると、被測定信号Ｓを対数圧縮した大きなダイナミック・レンジの信号として一括して扱うことができるようになる。このため、信号分析装置５０は、リニアな表示デバイスを用いてデシベルに対応した表示を行うことができるようになる。

本実施形態においては、ミキサ５２からの出力信号が掃引動作に同期して変化する。このため、その変化に応じて、ＩＦフィルタ５３によって、１掃引時間（掃引期間）内において、時間経過とともに中間周波数信号に変換された被測定信号Ｓの各周波数成分における時系列波形である信号が抽出される。

なお、発振回路１０，３０，８０、ミキサ５２、及びＩＦフィルタ５３は、ローカル信号と被測定信号Ｓとを混合して得られた所定の中間周波数帯の信号を抽出する信号抽出部を構成する。

検波器５４は、例えば包絡線検波器であり、ＩＦフィルタ５３で抽出された信号を直流に変換するようになっている。

検波器５４は、ＩＦフィルタ５３から出力されたアナログの周波数スペクトラム波形における各時間軸位置のピーク値を検出し、包絡線検波された状態の周波数スペクトラム波形を出力する。

検波器５４によって掃引期間内において検波された信号は、掃引された周波数における時系列波形の大きさを示す。この場合、表示部６１において、横軸を周波数、縦軸を振幅レベル（デシベル）としてグラフを表示すると、その表示されるグラフは周波数スペクトラム波形になる。

ビデオ・フィルタ５５は、ビデオ帯域幅（ＶＢＷ）フィルタであり、検波器５４によって検波された信号のスペクトラムに対してではなく、検波された信号の時間変動に対するフィルタとして機能する。この機能により、ビデオ・フィルタ５５は、被測定信号Ｓの周波数ごとの強度を求め、周波数スペクトラム波形を表示するための信号を出力する。

ＡＤＣ５６は、ビデオ・フィルタ５５から出力された信号を所定のサンプリングレートでサンプリングして、ディジタルデータとしての時系列データに変換する。ここでの時系列データは、被測定信号Ｓの振幅の周波数特性を示すものになっている。

掃引部５８は、発振回路１０，３０，８０から発振されるローカル信号の周波数ｆ_Ｌを所定の周波数範囲にわたって掃引させるための掃引ランプ信号を生成するもので、設定される掃引時間に応じて掃引ランプ信号の生成を制御するものである。

ＡＤＣ５７は、掃引部５８において生成される掃引ランプ信号をディジタルデータに変換して制御部６２に出力する。

これにより、制御部６２は、ＡＤＣ５７からのディジタルデータを基準として、掃引部５８における掃引ランプ信号を生成するための掃引期間などを制御する。

信号処理部５９は、ローカル信号が周波数掃引されている間にＡＤＣ５６から出力される時系列データから、あらかじめ定められた周波数範囲の周波数スペクトラム波形を取得するようになっている。また、信号処理部５９は、取得した周波数スペクトラム波形のデータを表示部６１に出力するようになっている。

表示部６１は、例えばＬＣＤやＣＲＴなどの表示機器で構成され、信号処理部５９が出力する周波数スペクトラム波形のデータを、周波数ドメイン（横軸を周波数、縦軸を振幅）で表示するようになっている。

操作部６０は、ユーザによる操作入力を行うためのものであり、例えば、ユーザは、操作部６０を用いて、測定結果の表示周波数範囲や、発振回路１０，３０，８０からの出力信号の周波数などを設定することができる。

制御部６２は、信号発生装置４０を構成する上記各部の動作を制御する。なお、操作部６０と制御部６２は、それぞれ第１〜第３の実施形態の操作部２３と制御部２４と共通であってもよい。

以上説明したように、本実施形態に係る信号分析装置５０は、第１〜第３の実施形態の発振回路１０，３０，８０を局部発振器として用いることにより、ユーザが希望する周波数及び品質の出力信号を局部発振器から出力することができる。

１０，３０，８０ 発振回路
１１，１１−１〜１１−Ｍ 基準信号発生回路
１２，１２−１〜１２−Ｍ ＶＣＯ
１３ 分周器
１４−１〜１４−Ｍ ローカル信号源
１５−１〜１５−Ｍ ミキサ
１６−１〜１６−Ｍ ＬＰＦ
１７，１７−１〜１７−Ｍ ＰＦＤ
１８，１８−１〜１８−Ｍ ループフィルタ
１９ ＳＷ
２０ 入力電圧記憶部
２１，４２ ＤＡＣ
２２ 表示部
２３ 操作部
２４ 制御部
２４ａ 内部周波数決定部
２４ｂ 表示制御部
２４ｃ 設定処理部
４０ 信号発生装置
４１ 波形データ発生部
４４ 直交変調器
５０ 信号分析装置
５２ ミキサ
５３ ＩＦフィルタ
５６，５７ ＡＤＣ
５９ 信号処理部

Claims (8)

1. 基準信号を出力する基準信号発生回路（１１，１１−１〜１１−Ｍ）と、
   入力電圧に応じた周波数の出力信号を出力する電圧制御発振器（１２，１２−１〜１２−Ｍ）と、
   前記電圧制御発振器の前記出力信号を所定の周波数変換比又は周波数変換量で周波数変換する周波数変換部（１３，１４，１４−１〜１４−Ｍ，１５，１５−１〜１５−Ｍ）と、
   前記周波数変換部の出力と前記基準信号との位相差に応じた信号を出力する位相比較器（１７，１７−１〜１７−Ｍ）と、
   前記位相比較器の出力を所定のループ帯域幅で通過させて前記電圧制御発振器に入力するループフィルタ（１８，１８−１〜１８−Ｍ）と、
   操作入力を受け付ける操作部（２３）と、
   前記操作部により入力された前記電圧制御発振器の前記出力信号の周波数に応じて、前記基準信号の周波数、前記周波数変換部の前記周波数変換比又は前記周波数変換量、及び、前記ループフィルタの前記ループ帯域幅の組み合わせを複数決定する内部周波数決定部（２４ａ）と、
   前記内部周波数決定部により決定された各前記組み合わせに対応する、前記電圧制御発振器の前記出力信号の品質に関わるパラメータを選択可能に表示部（２２）に表示させる表示制御部（２４ｂ）と、
   前記操作部により選択された前記パラメータに基づいて、前記基準信号の周波数、前記周波数変換部の前記周波数変換比又は前記周波数変換量、及び、前記ループフィルタの前記ループ帯域幅の設定処理を行う設定処理部（２４ｃ）と、を備え、
   前記パラメータは、前記出力信号のスプリアスレベル、及び、前記出力信号の周波数の切換時間のうちの少なくともいずれかを含むことを特徴とする発振回路。
2. 前記周波数変換部が前記電圧制御発振器の前記出力信号を分周する分周器（１３）を含むことを特徴とする請求項１に記載の発振回路。
3. 第１基準信号を出力する第１基準信号発生回路（１１−１）と、
   第１ローカル信号を出力する第１ローカル信号源（１４−１）と、
   入力電圧に応じた周波数の出力信号を出力する第１電圧制御発振器（１２−１）と、
   前記第１ローカル信号と前記第１電圧制御発振器の前記出力信号とを混合して得られた信号を出力する第１ミキサ（１５−１）と、
   前記第１ミキサの出力と前記第１基準信号との位相差に応じた信号を出力する第１位相比較器（１７−１）と、
   前記第１位相比較器の出力を所定のループ帯域幅で通過させて前記第１電圧制御発振器に入力する第１ループフィルタ（１８−１）と、
   操作入力を受け付ける操作部（２３）と、
   前記操作部により入力された前記第１電圧制御発振器の前記出力信号の周波数に応じて、前記第１基準信号の周波数、前記第１ローカル信号の周波数、及び、前記第１ループフィルタの前記ループ帯域幅の組み合わせを複数決定する内部周波数決定部（２４ａ）と、
   前記内部周波数決定部により決定された各前記組み合わせに対応する、前記第１電圧制御発振器の前記出力信号の品質に関わるパラメータを選択可能に表示部（２２）に表示させる表示制御部（２４ｂ）と、
   前記操作部により選択された前記パラメータに基づいて、前記第１基準信号の周波数、前記第１ローカル信号の周波数、及び、前記第１ループフィルタの前記ループ帯域幅の設定処理を行う設定処理部（２４ｃ）と、を備え、
   前記パラメータは、前記出力信号のスプリアスレベル、及び、前記出力信号の周波数の切換時間のうちの少なくともいずれかを含むことを特徴とする発振回路。
4. 第ｍ（ｍは１以上の整数）ローカル信号源（１４−ｍ）は、
   第ｍ＋１基準信号を出力する第ｍ＋１基準信号発生回路（１１−（ｍ＋１））と、
   入力電圧に応じた周波数の出力信号を出力する第ｍ＋１電圧制御発振器（１２−（ｍ＋１））と、
   第ｍ＋１ローカル信号源（１４−（ｍ＋１））から出力された第ｍ＋１ローカル信号と前記第ｍ＋１電圧制御発振器の前記出力信号とを混合して得られた信号を出力する第ｍ＋１ミキサ（１５−（ｍ＋１））と、
   前記第ｍ＋１ミキサの出力と前記第ｍ＋１基準信号との位相差に応じた信号を出力する第ｍ＋１位相比較器（１７−（ｍ＋１））と、
   前記第ｍ＋１位相比較器の出力を所定のループ帯域幅で通過させて前記第ｍ＋１電圧制御発振器に入力する第ｍ＋１ループフィルタ（１８−（ｍ＋１））と、を備え、
   前記内部周波数決定部は、前記操作部により入力された前記第１電圧制御発振器の前記出力信号の周波数に応じて、前記第ｍ＋１電圧制御発振器の前記出力信号の周波数、前記第ｍ＋１基準信号の周波数、前記第ｍ＋１ローカル信号の周波数、及び、前記第ｍ＋１ループフィルタの前記ループ帯域幅の組み合わせを更に複数決定し、
   前記表示制御部は、前記内部周波数決定部により決定された各前記組み合わせに対応する、前記第ｍ＋１電圧制御発振器の前記出力信号の品質に関わるパラメータを選択可能に前記表示部に更に表示させ、
   前記設定処理部は、前記操作部により選択された前記パラメータに基づいて、前記第ｍ＋１電圧制御発振器の前記出力信号の周波数、前記第ｍ＋１基準信号の周波数、前記第ｍ＋１ローカル信号の周波数、及び、前記第ｍ＋１ループフィルタの前記ループ帯域幅の設定処理を更に行うことを特徴とする請求項３に記載の発振回路。
5. 第１基準信号を出力する第１基準信号発生回路（８１−１）と、
   入力電圧に応じた周波数の出力信号を出力する第１電圧制御発振器（８２−１）と、
   前記第１電圧制御発振器の前記出力信号を分周する分周器（８３）と、
   第１ローカル信号を出力する第１ローカル信号源（８４−１）であって、第２基準信号を出力する第２基準信号発生回路（８１−２）と、入力電圧に応じた周波数の出力信号を出力する第２電圧制御発振器（８２−２）と、前記第２基準信号と前記第１電圧制御発振器の前記出力信号とを混合して得られた信号を出力する第２ミキサ（８５−２）と、前記第２ミキサの出力と前記第２基準信号との位相差に応じた信号を出力する第２位相比較器（８７−２）と、前記第２位相比較器の出力を所定のループ帯域幅で通過させて前記第２電圧制御発振器に入力する第２ループフィルタ（８８−２）と、を含む前記第１ローカル信号源と、
   前記第１ローカル信号と前記第１電圧制御発振器の前記出力信号とを混合して得られた信号を出力する第１ミキサ（８５−１）と、
   前記分周器の出力又は前記第１ミキサの出力と、前記第１基準信号との位相差に応じた信号を出力する第１位相比較器（８７−１）と、
   前記第１位相比較器の出力を所定のループ帯域幅で通過させて前記第１電圧制御発振器に入力する第１ループフィルタ（８８−１）と、
   操作入力を受け付ける操作部（２３）と、
   前記操作部により入力された前記第１電圧制御発振器の前記出力信号の周波数に応じて、前記第２ループフィルタの前記ループ帯域幅を複数決定する内部周波数決定部（２４ａ）と、
   前記内部周波数決定部により決定された各前記ループ帯域幅に対応する、前記第１電圧制御発振器の前記出力信号の品質に関わるパラメータを選択可能に表示部（２２）に表示させる表示制御部（２４ｂ）と、
   前記操作部により選択された前記パラメータに基づいて、前記第２ループフィルタの前記ループ帯域幅の設定処理を行う設定処理部（２４ｃ）と、を備え、
   前記パラメータは、前記出力信号のスプリアスレベル、及び、前記出力信号の周波数の切換時間のうちの少なくともいずれかを含むことを特徴とする発振回路。
6. 互いに直交するＩ相成分及びＱ相成分の波形データを出力する波形データ発生部（４１）と、
   前記Ｉ相成分及びＱ相成分の波形データをそれぞれＩ相成分及びＱ相成分のアナログ信号に変換するＤ／Ａ変換器（４２）と、
   所望の周波数の局部発振信号を出力する局部発振器（１０，３０，８０）と、
   前記局部発振信号を前記Ｉ相成分及びＱ相成分のアナログ信号で直交変調して直交変調信号として出力する直交変調器（４４）と、を備え、
   前記局部発振器が、請求項１から請求項５のいずれかに記載の発振回路を含むことを特徴とする信号発生装置。
7. 周波数掃引される局部発振信号を出力する局部発振器（１０，３０，８０）と、
   被測定信号と前記局部発振信号とを混合して得られた所定の中間周波数帯の信号を抽出する信号抽出部（１０，３０，５２，５３，８０）と、
   前記信号抽出部の出力をサンプリングしてディジタルの時系列データに変換するＡ／Ｄ変換器（５６）と、
   前記局部発振信号が周波数掃引されている間に前記Ａ／Ｄ変換器から出力される前記時系列データのスペクトラム波形を取得する信号処理部（５９）と、を備え、
   前記局部発振器が、請求項１から請求項５のいずれかに記載の発振回路を含むことを特徴とする信号分析装置。
8. 基準信号を出力する基準信号発生回路（１１，１１−１〜１１−Ｍ）と、
   入力電圧に応じた周波数の出力信号を出力する電圧制御発振器（１２，１２−１〜１２−Ｍ）と、
   前記電圧制御発振器の前記出力信号を所定の周波数変換比又は周波数変換量で周波数変換する周波数変換部（１３，１４，１４−１〜１４−Ｍ，１５，１５−１〜１５−Ｍ）と、
   前記周波数変換部の出力と前記基準信号との位相差に応じた信号を出力する位相比較器（１７，１７−１〜１７−Ｍ）と、
   前記位相比較器の出力を所定のループ帯域幅で通過させて前記電圧制御発振器に入力するループフィルタ（１８，１８−１〜１８−Ｍ）と、
   操作入力を受け付ける操作部（２３）と、を備える発振回路（１０，３０，８０）を用いる内部周波数設定方法であって、
   前記操作部により入力された前記電圧制御発振器の前記出力信号の周波数に応じて、前記基準信号の周波数、前記周波数変換部の前記周波数変換比又は前記周波数変換量、及び、前記ループフィルタの前記ループ帯域幅の組み合わせを複数決定する内部周波数決定ステップ（Ｓ２）と、
   前記内部周波数決定ステップにより決定された各前記組み合わせに対応する、前記電圧制御発振器の前記出力信号の品質に関わるパラメータを選択可能に表示部（２２）に表示させる表示制御ステップ（Ｓ３）と、
   前記操作部により選択された前記パラメータに基づいて、前記基準信号の周波数、前記周波数変換部の前記周波数変換比又は前記周波数変換量、及び、前記ループフィルタの前記ループ帯域幅の設定処理を行う設定処理ステップ（Ｓ５）と、を含み、
   前記パラメータは、前記出力信号のスプリアスレベル、及び、前記出力信号の周波数の切換時間のうちの少なくともいずれかを含むことを特徴とする内部周波数設定方法。

Images