JP2020043262A - 半導体装置の製造方法、基板処理装置、およびプログラム - Google Patents

半導体装置の製造方法、基板処理装置、およびプログラム Download PDF

Info

Publication number
JP2020043262A
JP2020043262A JP2018170681A JP2018170681A JP2020043262A JP 2020043262 A JP2020043262 A JP 2020043262A JP 2018170681 A JP2018170681 A JP 2018170681A JP 2018170681 A JP2018170681 A JP 2018170681A JP 2020043262 A JP2020043262 A JP 2020043262A
Authority
JP
Japan
Prior art keywords
gas
seed layer
film
processing
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018170681A
Other languages
English (en)
Other versions
JP7058575B2 (ja
Inventor
匡史 北村
Tadashi Kitamura
匡史 北村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kokusai Electric Corp
Original Assignee
Kokusai Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Electric Corp filed Critical Kokusai Electric Corp
Priority to JP2018170681A priority Critical patent/JP7058575B2/ja
Priority to CN201910695517.XA priority patent/CN110896052B/zh
Priority to SG10201907969QA priority patent/SG10201907969QA/en
Priority to US16/555,178 priority patent/US11075114B2/en
Priority to KR1020190107242A priority patent/KR102401389B1/ko
Publication of JP2020043262A publication Critical patent/JP2020043262A/ja
Application granted granted Critical
Publication of JP7058575B2 publication Critical patent/JP7058575B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45502—Flow conditions in reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45578—Elongated nozzles, tubes with holes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4584—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally the substrate being rotated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】基板処理装置において、基板上に形成される膜の品質を調整する。【解決手段】基板に対して第１温度下で第１処理ガスを供給し、基板上にシード層を形成する工程と、基板に対して第２温度下で第２処理ガスを供給し、シード層の上に膜を形成する工程と、シード層および膜を第３温度下でアニールする工程と、を有する。シード層形成工程において形成するシード層の厚さを制御することにより、アニール工程においてアニールが施された後の膜の結晶粒径および表面ラフネスのうち少なくともいずれかを調整する。【選択図】図４

Description

本発明は、半導体装置の製造方法、基板処理装置、およびプログラムに関する。
半導体装置の製造工程の一工程として、基板上に膜を形成する処理が行われることがある（例えば特許文献１〜４参照）。
国際公開第２０１２／０２９６６１号パンフレット 特開２０１３−１９７３０７号公報 特開２０１４−０６７７９６号公報 特開２０１４−０６０２２７号公報
本発明の目的は、基板上に形成される膜の品質を調整することが可能な技術を提供することにある。
本発明の一態様によれば、
（ａ）基板に対して第１温度下で第１処理ガスを供給し、前記基板上にシード層を形成する工程と、
（ｂ）前記基板に対して第２温度下で第２処理ガスを供給し、前記シード層の上に膜を形成する工程と、
（ｃ）前記シード層および前記膜を第３温度下でアニールする工程と、
を有し、
（ａ）において形成する前記シード層の厚さを制御することにより、（ｃ）において前記アニールが施された後の前記膜の結晶粒径および表面ラフネスのうち少なくともいずれかを調整する技術が提供される。
本発明によれば、基板上に形成される膜の品質を調整することが可能となる。
本発明の実施形態で好適に用いられる基板処理装置の縦型処理炉の概略構成図であり、処理炉部分を縦断面図で示す図である。 本発明の実施形態で好適に用いられる基板処理装置の縦型処理炉の一部の概略構成図であり、処理炉の一部を図１のＡ−Ａ線断面図で示す図である。 本発明の実施形態で好適に用いられる基板処理装置のコントローラの概略構成図であり、コントローラの制御系をブロック図で示す図である。 本発明の一実施形態の成膜シーケンスを示す図である。 （ａ）、（ｂ）は、それぞれ、縦型処理炉の変形例を示す横断面図であり、反応管、バッファ室およびノズル等を部分的に抜き出して示す図である。 アニールが施されたシリコン膜の結晶粒径および表面ラフネスの測定結果を示す図である。
＜本発明の一実施形態＞
以下、本発明の一実施形態について図１〜図４を参照しながら説明する。
（１）基板処理装置の構成
図１に示すように、処理炉２０２は加熱機構（温度調整部）としてのヒータ２０７を有する。ヒータ２０７は円筒形状であり、保持板に支持されることにより垂直に据え付けられている。ヒータ２０７は、ガスを熱で活性化（励起）させる活性化機構（励起部）としても機能する。
ヒータ２０７の内側には、ヒータ２０７と同心円状に反応管２０３が配設されている。反応管２０３は、例えば石英（ＳｉＯ２）または炭化シリコン（ＳｉＣ）等の耐熱性材料により構成され、上端が閉塞し下端が開口した円筒形状に形成されている。反応管２０３の下方には、反応管２０３と同心円状に、マニホールド２０９が配設されている。マニホールド２０９は、例えばステンレス（ＳＵＳ）等の金属材料により構成され、上端および下端が開口した円筒形状に形成されている。マニホールド２０９の上端部は、反応管２０３の下端部に係合しており、反応管２０３を支持するように構成されている。マニホールド２０９と反応管２０３との間には、シール部材としてのＯリング２２０ａが設けられている。反応管２０３はヒータ２０７と同様に垂直に据え付けられている。主に、反応管２０３とマニホールド２０９とにより処理容器（反応容器）が構成される。処理容器の筒中空部には処理室２０１が形成される。処理室２０１は、基板としてのウエハ２００を収容可能に構成されている。この処理室２０１内でウエハ２００に対する処理が行われる。
処理室２０１内には、第１〜第３供給部としてのノズル２４９ａ〜２４９ｃが、マニホールド２０９の側壁を貫通するようにそれぞれ設けられている。ノズル２４９ａ〜２４９ｃを第１〜第３ノズルとも称する。ノズル２４９ａ〜２４９ｃは、例えば石英またはＳｉＣ等の耐熱性材料により構成されている。ノズル２４９ａ〜２４９ｃには、ガス供給管２３２ａ〜２３２ｃがそれぞれ接続されている。ノズル２４９ａ〜２４９ｃはそれぞれ異なるノズルであり、ノズル２４９ａ，２４９ｃのそれぞれは、ノズル２４９ｂに隣接して設けられている。
ガス供給管２３２ａ〜２３２ｃには、ガス流の上流側から順に、流量制御器（流量制御部）であるマスフローコントローラ（ＭＦＣ）２４１ａ〜２４１ｃおよび開閉弁であるバルブ２４３ａ〜２４３ｃがそれぞれ設けられている。ガス供給管２３２ａ，２３２ｂのバルブ２４３ａ，２４３ｂよりも下流側には、ガス供給管２３２ｄ，２３２ｅがそれぞれ接続されている。ガス供給管２３２ｃのバルブ２４３ｃよりも下流側には、ガス供給管２３２ｆ，２３２ｇがそれぞれ接続されている。ガス供給管２３２ｄ〜２３２ｇには、ガス流の上流側から順に、ＭＦＣ２４１ｄ〜２４１ｇおよびバルブ２４３ｄ〜２４３ｇがそれぞれ設けられている。ガス供給管２３２ａ〜２３２ｇは、例えば、ＳＵＳ等の金属材料により構成されている。
図２に示すように、ノズル２４９ａ〜２４９ｃは、反応管２０３の内壁とウエハ２００との間における平面視において円環状の空間に、反応管２０３の内壁の下部より上部に沿って、ウエハ２００の配列方向上方に向かって立ち上がるようにそれぞれ設けられている。すなわち、ノズル２４９ａ〜２４９ｃは、ウエハ２００が配列されるウエハ配列領域の側方の、ウエハ配列領域を水平に取り囲む領域に、ウエハ配列領域に沿うようにそれぞれ設けられている。平面視において、ノズル２４９ｂは、処理室２０１内に搬入されるウエハ２００の中心を挟んで後述する排気口２３１ａと一直線上に対向するように配置されている。ノズル２４９ａ，２４９ｃは、ノズル２４９ｂと排気口２３１ａの中心とを通る直線Ｌを、反応管２０３の内壁（ウエハ２００の外周部）に沿って両側から挟み込むように配置されている。直線Ｌは、ノズル２４９ｂとウエハ２００の中心とを通る直線でもある。すなわち、ノズル２４９ｃは、直線Ｌを挟んでノズル２４９ａと反対側に設けられているということもできる。ノズル２４９ａ，２４９ｃは、直線Ｌを対称軸として線対称に配置されている。ノズル２４９ａ〜２４９ｃの側面には、ガスを供給するガス供給孔２５０ａ〜２５０ｃがそれぞれ設けられている。ガス供給孔２５０ａ〜２５０ｃは、それぞれが、平面視において排気口２３１ａと対向（対面）するように開口しており、ウエハ２００に向けてガスを供給することが可能となっている。ガス供給孔２５０ａ〜２５０ｃは、反応管２０３の下部から上部にわたって複数設けられている。
ガス供給管２３２ａからは、処理ガス（第１処理ガス）として、例えば、ウエハ２００上に形成される後述するシリコンシード層を構成する主元素としてのシリコン（Ｓｉ）を含むシラン系ガス（第１シラン系ガス）が、ＭＦＣ２４１ａ、バルブ２４３ａ、ノズル２４９ａを介して処理室２０１内へ供給される。第１シラン系ガスとしては、ハロゲン元素非含有の水素化ケイ素ガス（第１水素化ケイ素ガス）を用いることができ、例えば、ジシラン（Ｓｉ２Ｈ６、略称：ＤＳ）ガスを用いることができる。
ガス供給管２３２ｂからは、処理ガス（ハロゲン含有ガス）として、例えば、Ｓｉとハロゲン元素とを含むガス、すなわち、ハロシランガスが、ＭＦＣ２４１ｂ、バルブ２４３ｂ、ノズル２４９ｂを介して処理室２０１内へ供給される。ハロゲン元素には、塩素（Ｃｌ）、フッ素（Ｆ）、臭素（Ｂｒ）、ヨウ素（Ｉ）等が含まれる。ハロシランガスとしては、例えば、ＳｉおよびＣｌを含むクロロシランガスを用いることができ、例えば、ジクロロシラン（ＳｉＨ２Ｃｌ２、略称：ＤＣＳ）ガスを用いることができる。
ガス供給管２３２ｃからは、処理ガス（第２処理ガス）として、例えば、ウエハ２００上に形成される膜を構成する主元素としてのＳｉを含むシラン系ガス（第２シラン系ガス）が、ＭＦＣ２４１ｃ、バルブ２４３ｃ、ノズル２４９ｃを介して処理室２０１内へ供給される。第２シラン系ガスとしては、ハロゲン元素非含有の水素化ケイ素ガス（第２水素化ケイ素ガス）を用いることができ、例えば、モノシラン（ＳｉＨ４、略称：ＭＳ）ガスを用いることができる。
ガス供給管２３２ｄ〜２３２ｆからは、不活性ガスとして、例えば、窒素（Ｎ２）ガスが、それぞれＭＦＣ２４１ｄ〜２４１ｆ、バルブ２４３ｄ〜２４３ｆ、ガス供給管２３２ａ〜２３２ｃ、ノズル２４９ａ〜２４９ｃを介して処理室２０１内へ供給される。Ｎ２ガスは、パージガス、キャリアガス、希釈ガス等として作用する。
ガス供給管２３２ｇからは、ドーパントガスとして、例えば、不純物（ドーパント）を含むガスが、ＭＦＣ２４１ｇ、バルブ２４３ｇ、ガス供給管２３２ｃ、ノズル２４９ｃを介して処理室２０１内へ供給される。ドーパントガスとしては、ＩＩＩ族元素（第１３族元素）およびＶ族元素（第１５族元素）のうちいずれかの元素であって、例えば、Ｖ族元素を含むガスであるホスフィン（ＰＨ３、略称：ＰＨ）ガスを用いることができる。
主に、ガス供給管２３２ａ、ＭＦＣ２４１ａ、バルブ２４３ａにより、第１処理ガス供給系が構成される。主に、ガス供給管２３２ｂ、ＭＦＣ２４１ｂ、バルブ２４３ｂにより、ハロゲン含有ガス供給系が構成される。主に、ガス供給管２３２ｃ、ＭＦＣ２４１ｃ、バルブ２４３ｃにより、第２処理ガス供給系が構成される。主に、ガス供給管２３２ｇ、ＭＦＣ２４１ｇ、バルブ２４３ｇにより、ドーパントガス供給系が構成される。ドーパントガス供給系を第２処理ガス供給系に含めて考えてもよい。主に、ガス供給管２３２ｄ〜２３２ｆ、ＭＦＣ２４１ｄ〜２４１ｆ、バルブ２４３ｄ〜２４３ｆにより、不活性ガス供給系が構成される。
上述の各種供給系のうち、いずれか、或いは、全ての供給系は、バルブ２４３ａ〜２４３ｇやＭＦＣ２４１ａ〜２４１ｇ等が集積されてなる集積型供給システム２４８として構成されていてもよい。集積型供給システム２４８は、ガス供給管２３２ａ〜２３２ｇのそれぞれに対して接続され、ガス供給管２３２ａ〜２３２ｇ内への各種ガスの供給動作、すなわち、バルブ２４３ａ〜２４３ｇの開閉動作やＭＦＣ２４１ａ〜２４１ｇによる流量調整動作等が、後述するコントローラ１２１によって制御されるように構成されている。集積型供給システム２４８は、一体型、或いは、分割型の集積ユニットとして構成されており、ガス供給管２３２ａ〜２３２ｇ等に対して集積ユニット単位で着脱を行うことができ、集積型供給システム２４８のメンテナンス、交換、増設等を、集積ユニット単位で行うことが可能なように構成されている。
反応管２０３の側壁下方には、処理室２０１内の雰囲気を排気する排気口２３１ａが設けられている。図２に示すように、排気口２３１ａは、平面視において、ウエハ２００を挟んでノズル２４９ａ〜２４９ｃ（ガス供給孔２５０ａ〜２５０ｃ）と対向（対面）する位置に設けられている。排気口２３１ａは、反応管２０３の側壁の下部より上部に沿って、すなわち、ウエハ配列領域に沿って設けられていてもよい。排気口２３１ａには排気管２３１が接続されている。排気管２３１には、処理室２０１内の圧力を検出する圧力検出器（圧力検出部）としての圧力センサ２４５および圧力調整器（圧力調整部）としてのＡＰＣ（Ａｕｔｏ Ｐｒｅｓｓｕｒｅ Ｃｏｎｔｒｏｌｌｅｒ）バルブ２４４を介して、真空排気装置としての真空ポンプ２４６が接続されている。ＡＰＣバルブ２４４は、真空ポンプ２４６を作動させた状態で弁を開閉することで、処理室２０１内の真空排気および真空排気停止を行うことができ、更に、真空ポンプ２４６を作動させた状態で、圧力センサ２４５により検出された圧力情報に基づいて弁開度を調節することで、処理室２０１内の圧力を調整することができるように構成されている。主に、排気管２３１、ＡＰＣバルブ２４４、圧力センサ２４５により、排気系が構成される。真空ポンプ２４６を排気系に含めて考えてもよい。
マニホールド２０９の下方には、マニホールド２０９の下端開口を気密に閉塞可能な炉口蓋体としてのシールキャップ２１９が設けられている。シールキャップ２１９は、例えばＳＵＳ等の金属材料により構成され、円盤状に形成されている。シールキャップ２１９の上面には、マニホールド２０９の下端と当接するシール部材としてのＯリング２２０ｂが設けられている。シールキャップ２１９の下方には、後述するボート２１７を回転させる回転機構２６７が設置されている。回転機構２６７の回転軸２５５は、シールキャップ２１９を貫通してボート２１７に接続されている。回転機構２６７は、ボート２１７を回転させることでウエハ２００を回転させるように構成されている。シールキャップ２１９は、反応管２０３の外部に設置された昇降機構としてのボートエレベータ１１５によって垂直方向に昇降されるように構成されている。ボートエレベータ１１５は、シールキャップ２１９を昇降させることで、ウエハ２００を処理室２０１内外に搬入および搬出（搬送）する搬送装置（搬送機構）として構成されている。マニホールド２０９の下方には、シールキャップ２１９を降下させボート２１７を処理室２０１内から搬出した状態で、マニホールド２０９の下端開口を気密に閉塞可能な炉口蓋体としてのシャッタ２１９ｓが設けられている。シャッタ２１９ｓは、例えばＳＵＳ等の金属材料により構成され、円盤状に形成されている。シャッタ２１９ｓの上面には、マニホールド２０９の下端と当接するシール部材としてのＯリング２２０ｃが設けられている。シャッタ２１９ｓの開閉動作（昇降動作や回動動作等）は、シャッタ開閉機構１１５ｓにより制御される。
基板支持具としてのボート２１７は、複数枚、例えば２５〜２００枚のウエハ２００を、水平姿勢で、かつ、互いに中心を揃えた状態で垂直方向に整列させて多段に支持するように、すなわち、間隔を空けて配列させるように構成されている。ボート２１７は、例えば石英やＳｉＣ等の耐熱性材料により構成される。ボート２１７の下部には、例えば石英やＳｉＣ等の耐熱性材料により構成される断熱板２１８が多段に支持されている。
反応管２０３内には、温度検出器としての温度センサ２６３が設置されている。温度センサ２６３により検出された温度情報に基づきヒータ２０７への通電具合を調整することで、処理室２０１内の温度が所望の温度分布となる。温度センサ２６３は、反応管２０３の内壁に沿って設けられている。
図３に示すように、制御部（制御手段）であるコントローラ１２１は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）１２１ａ、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）１２１ｂ、記憶装置１２１ｃ、Ｉ／Ｏポート１２１ｄを備えたコンピュータとして構成されている。ＲＡＭ１２１ｂ、記憶装置１２１ｃ、Ｉ／Ｏポート１２１ｄは、内部バス１２１ｅを介して、ＣＰＵ１２１ａとデータ交換可能なように構成されている。コントローラ１２１には、例えばタッチパネル等として構成された入出力装置１２２が接続されている。
記憶装置１２１ｃは、例えばフラッシュメモリ、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）等で構成されている。記憶装置１２１ｃ内には、基板処理装置の動作を制御する制御プログラムや、後述する基板処理の手順や条件等が記載されたプロセスレシピ等が、読み出し可能に格納されている。プロセスレシピは、後述する基板処理における各手順をコントローラ１２１に実行させ、所定の結果を得ることができるように組み合わされたものであり、プログラムとして機能する。以下、プロセスレシピや制御プログラム等を総称して、単に、プログラムともいう。また、プロセスレシピを、単に、レシピともいう。本明細書においてプログラムという言葉を用いた場合は、レシピ単体のみを含む場合、制御プログラム単体のみを含む場合、または、それらの両方を含む場合がある。ＲＡＭ１２１ｂは、ＣＰＵ１２１ａによって読み出されたプログラムやデータ等が一時的に保持されるメモリ領域（ワークエリア）として構成されている。
Ｉ／Ｏポート１２１ｄは、上述のＭＦＣ２４１ａ〜２４１ｇ、バルブ２４３ａ〜２４３ｇ、圧力センサ２４５、ＡＰＣバルブ２４４、真空ポンプ２４６、温度センサ２６３、ヒータ２０７、回転機構２６７、ボートエレベータ１１５、シャッタ開閉機構１１５ｓ等に接続されている。
ＣＰＵ１２１ａは、記憶装置１２１ｃから制御プログラムを読み出して実行すると共に、入出力装置１２２からの操作コマンドの入力等に応じて記憶装置１２１ｃからレシピを読み出すように構成されている。ＣＰＵ１２１ａは、読み出したレシピの内容に沿うように、ＭＦＣ２４１ａ〜２４１ｇによる各種ガスの流量調整動作、バルブ２４３ａ〜２４３ｇの開閉動作、ＡＰＣバルブ２４４の開閉動作および圧力センサ２４５に基づくＡＰＣバルブ２４４による圧力調整動作、真空ポンプ２４６の起動および停止、温度センサ２６３に基づくヒータ２０７の温度調整動作、回転機構２６７によるボート２１７の回転および回転速度調節動作、ボートエレベータ１１５によるボート２１７の昇降動作、シャッタ開閉機構１１５ｓによるシャッタ２１９ｓの開閉動作等を制御するように構成されている。
コントローラ１２１は、外部記憶装置１２３に格納された上述のプログラムを、コンピュータにインストールすることにより構成することができる。外部記憶装置１２３は、例えば、ＨＤＤ等の磁気ディスク、ＣＤ等の光ディスク、ＭＯ等の光磁気ディスク、ＵＳＢメモリ等の半導体メモリ等を含む。記憶装置１２１ｃや外部記憶装置１２３は、コンピュータ読み取り可能な記録媒体として構成されている。以下、これらを総称して、単に、記録媒体ともいう。本明細書において記録媒体という言葉を用いた場合は、記憶装置１２１ｃ単体のみを含む場合、外部記憶装置１２３単体のみを含む場合、または、それらの両方を含む場合がある。なお、コンピュータへのプログラムの提供は、外部記憶装置１２３を用いず、インターネットや専用回線等の通信手段を用いて行ってもよい。
（２）基板処理工程
上述の基板処理装置を用い、半導体装置の製造工程の一工程として、基板としてのウエハ２００上に膜を形成し、その後、この膜をアニールする基板処理シーケンス例について、主に図４を用いて説明する。以下の説明において、基板処理装置を構成する各部の動作はコントローラ１２１により制御される。
本実施形態の基板処理シーケンスでは、
ウエハ２００に対して第１温度下で第１処理ガスとしてＤＳガスを供給し、ウエハ２００上にシリコンシード層（以下、Ｓｉシード層）を形成するステップ（シード層形成ステップ）と、
ウエハ２００に対して第２温度下で第２処理ガスとしてＭＳガスを供給し、Ｓｉシード層の上にシリコン膜（以下、Ｓｉ膜）を形成するステップ（Ｓｉ膜形成ステップ）と、
Ｓｉシード層およびＳｉ膜を第３温度下でアニールするステップ（アニールステップ）と、
を行い、
シード層形成ステップにおいて形成するＳｉシード層の厚さを制御することにより、アニールステップにおいてアニールが施された後のＳｉ膜の結晶粒径および表面ラフネスのうち少なくともいずれかを調整する。なお、図４は、シード層形成ステップからＳｉ膜形成ステップに至る一連のステップを抜き出して示したものである。
なお、図４に示すシード層形成ステップでは、ウエハ２００に対してハロゲン含有ガスとしてＤＣＳガスを供給するステップ１と、ウエハ２００に対してＤＳガスを供給するステップ２と、を非同時に行うサイクルを所定回数（ｎ回、ｎは１以上の整数）行うことで、Ｓｉシード層を形成する。
また、図４に示すＳｉ膜形成ステップでは、ウエハ２００に対してＭＳガスと一緒にドーパントガスとしてＰＨガスを供給し、ウエハ２００上に形成するＳｉ膜を、Ｐが添加（ドープ）されたＳｉ膜、すなわち、ＰドープＳｉ膜とする。本明細書では、ＰドープＳｉ膜を、単にＳｉ膜とも称する。
本明細書では、上述の基板処理シーケンスを、便宜上、以下のように示すこともある。以下の変形例等の説明においても、同様の表記を用いる。
（ＤＣＳ→ＤＳ）×ｎ→ＭＳ＋ＰＨ→ＡＮＬ ⇒ ＰドープＳｉ／Ｓｉシード
本明細書において「ウエハ」という言葉を用いた場合は、ウエハそのものを意味する場合や、ウエハとその表面に形成された所定の層や膜との積層体を意味する場合がある。本明細書において「ウエハの表面」という言葉を用いた場合は、ウエハそのものの表面を意味する場合や、ウエハ上に形成された所定の層等の表面を意味する場合がある。本明細書において「ウエハ上に所定の層を形成する」と記載した場合は、ウエハそのものの表面上に所定の層を直接形成することを意味する場合や、ウエハ上に形成されている層等の上に所定の層を形成することを意味する場合がある。本明細書において「基板」という言葉を用いた場合も、「ウエハ」という言葉を用いた場合と同義である。
（ウエハチャージおよびボートロード）
複数枚のウエハ２００がボート２１７に装填（ウエハチャージ）されると、シャッタ開閉機構１１５ｓによりシャッタ２１９ｓが移動させられて、マニホールド２０９の下端開口が開放される（シャッタオープン）。その後、図１に示すように、複数枚のウエハ２００を支持したボート２１７は、ボートエレベータ１１５によって持ち上げられて処理室２０１内へ搬入（ボートロード）される。この状態で、シールキャップ２１９は、Ｏリング２２０ｂを介してマニホールド２０９の下端をシールした状態となる。
（圧力調整および温度調整）
処理室２０１内、すなわち、ウエハ２００が存在する空間が所望の圧力（真空度）となるように、真空ポンプ２４６によって真空排気（減圧排気）される。この際、処理室２０１内の圧力は圧力センサ２４５で測定され、この測定された圧力情報に基づきＡＰＣバルブ２４４がフィードバック制御される。また、処理室２０１内のウエハ２００が所望の処理温度となるように、ヒータ２０７によって加熱される。この際、処理室２０１内が所望の温度分布となるように、温度センサ２６３が検出した温度情報に基づきヒータ２０７への通電具合がフィードバック制御される。また、回転機構２６７によるウエハ２００の回転を開始する。処理室２０１内の排気、ウエハ２００の加熱および回転は、いずれも、少なくともウエハ２００に対する処理が終了するまでの間は継続して行われる。
（シード層形成ステップ）
その後、次のステップ１，２を順次実行する。
［ステップ１］
このステップでは、処理室２０１内のウエハ２００に対してＤＣＳガスを供給する。
具体的には、バルブ２４３ｂを開き、ガス供給管２３２ｂ内へＤＣＳガスを流す。ＤＣＳガスは、ＭＦＣ２４１ｂにより流量調整され、ノズル２４９ｂを介して処理室２０１内へ供給され、排気口２３１ａより排気される。このとき、ウエハ２００に対してＤＣＳガスが供給される（ＤＣＳガス供給ステップ）。また、このとき、バルブ２４３ｄ，２４３ｆを開き、ノズル２４９ａ，２４９ｃのそれぞれを介して処理室２０１内へＮ２ガスを供給する。
後述する処理条件下でウエハ２００に対してＤＣＳガスを供給することにより、ＤＣＳガスの持つトリートメント作用（エッチング作用）により、ウエハ２００の表面から自然酸化膜や不純物等を除去することができ、この面を清浄化させることが可能となる。これにより、ウエハ２００の表面を、後述するステップ２において、Ｓｉの吸着、すなわち、Ｓｉシード層の形成が進行しやすい面とすることができる。
ウエハ２００の表面が清浄化された後、バルブ２４３ｂを閉じ、処理室２０１内へのＤＣＳガスの供給を停止する。そして、処理室２０１内を真空排気し、処理室２０１内に残留するガス等を処理室２０１内から排除する。このとき、バルブ２４３ｄ〜２４３ｆを開き、ノズル２４９ａ〜２４９ｃを介して処理室２０１内へＮ２ガスを供給する。ノズル２４９ａ〜２４９ｃより供給されるＮ２ガスは、パージガスとして作用し、これにより、処理室２０１内がパージされる（パージステップ）。
［ステップ２］
ステップ１が終了した後、処理室２０１内のウエハ２００、すなわち、清浄化されたウエハ２００の表面に対してＤＳガスを供給する。
具体的には、バルブ２４３ａを開き、ガス供給管２３２ａ内へＤＳガスを流す。ＤＳガスは、ＭＦＣ２４１ａにより流量調整され、ノズル２４９ａを介して処理室２０１内へ供給され、排気口２３１ａより排気される。このとき、ウエハ２００に対してＤＳガスが供給される（ＤＳガス供給ステップ）。また、このとき、バルブ２４３ｅ，２４３ｆを開き、ノズル２４９ｂ，２４９ｃのそれぞれを介して処理室２０１内へＮ２ガスを供給する。
後述する処理条件下でウエハ２００に対してＤＳガスを供給することにより、ＤＳガスを気相中で分解させて、ステップ１で清浄化されたウエハ２００の表面に、ＤＳに含まれるＳｉを吸着させ、シード（核）を形成することが可能となる。後述する処理条件下では、ウエハ２００の表面に形成される核の結晶構造は、アモルファス（非晶質）となる。
ウエハ２００の表面に核が形成された後、バルブ２４３ａを閉じ、処理室２０１内へのＤＳガスの供給を停止する。そして、ステップ１におけるパージステップと同様の処理手順により、処理室２０１内に残留するガス等を処理室２０１内から排除する。
［所定回数実施］
上述したステップ１，２を交互に、すなわち、同期させることなく非同時に行うサイクルを所定回数（ｎ回、ｎは１以上の整数）行うことにより、ウエハ２００上に、上述の核が高密度に形成されてなるシード層、すなわち、Ｓｉシード層を形成することができる。ウエハ２００上に形成されるＳｉシード層の結晶構造は、アモルファスとなる。
シード層形成ステップでは、以下に示す処理温度および処理時間（ＤＣＳガス供給時間、ＤＳガス供給時間）のうち少なくともいずれかを制御することで、ウエハ２００上に形成されるＳｉシード層の厚さを制御することが可能である。また、シード層形成ステップでは、上述のサイクルの実施回数（サイクル数）を制御することで、ウエハ２００上に形成されるＳｉシード層の厚さを制御することも可能である。例えばサイクル数を１〜１００回、好ましくは３〜１５回の間で変化させることで、Ｓｉシード層の厚さを、０．１〜１０ｎｍ、好ましくは０．４〜３ｎｍの間で制御することができる。
ステップ１における処理条件としては、
ＤＣＳガス供給流量：１０〜１０００ｓｃｃｍ
ＤＣＳガス供給時間：０．５〜１０分
Ｎ２ガス供給流量（ガス供給管毎）：１０〜１００００ｓｃｃｍ
処理温度（第１温度）：３５０〜４４０℃
処理圧力：１００〜１０００Ｐａ
が例示される。
ステップ２における処理条件としては、
ＤＳガス供給流量：１０〜１０００ｓｃｃｍ
ＤＳガス供給時間：０．５〜１０分
が例示される。他の処理条件は、ステップ１における処理条件と同様な処理条件とする。
なお、本明細書における「３５０〜４４０℃」のような数値範囲の表記は、下限値および上限値がその範囲に含まれることを意味する。よって、例えば、「３５０〜４４０℃」とは「３５０℃以上４４０℃以下」を意味する。他の数値範囲についても同様である。
ステップ１では、ハロゲン含有ガスとして、ＤＣＳガスの他、モノクロロシラン（ＳｉＨ３Ｃｌ、略称：ＭＣＳ）ガス、トリクロロシラン（ＳｉＨＣｌ３、略称：ＴＣＳ）ガス、テトラクロロシラン（ＳｉＣｌ４、略称：ＳＴＣ）ガス、ヘキサクロロジシラン（Ｓｉ２Ｃｌ６、略称：ＨＣＤＳ）ガス、オクタクロロトリシラン（Ｓｉ３Ｃｌ８、略称：ＯＣＴＳ）ガス等のクロロシラン系ガスを用いることができる。また、ハロゲン含有ガスとして、テトラフルオロシラン（ＳｉＦ４）ガス、テトラブロモシラン（ＳｉＢｒ４）ガス、テトラヨードシラン（ＳｉＩ４）ガス等を用いることができる。すなわち、ハロゲン含有ガスとして、クロロシラン系ガスの他、フルオロシラン系ガス、ブロモシラン系ガス、ヨードシラン系ガス等のハロシランガスを用いることができる。また、ハロゲン含有ガスとして、塩化水素（ＨＣｌ）ガス、塩素（Ｃｌ２）ガス、トリクロロボラン（ＢＣｌ３）ガス、フッ化塩素（ＣｌＦ３）ガス等のＳｉ非含有のハロゲン系ガスを用いることができる。
ステップ２では、第１処理ガスとして、ＤＳガスの他、トリシラン（Ｓｉ３Ｈ８）ガス、テトラシラン（Ｓｉ４Ｈ１０）ガス、ペンタシラン（Ｓｉ５Ｈ１２）ガス、ヘキサシラン（Ｓｉ６Ｈ１４）ガス等の水素化ケイ素ガスを用いることができる。なお、第１処理ガスとしては、後述するＳｉ膜形成ステップで用いる第２処理ガスよりも、高次の水素化ケイ素ガスを用いるのが好ましい。
不活性ガスとしては、Ｎ２ガスの他、Ａｒガス、Ｈｅガス、Ｎｅガス、Ｘｅガス等の希ガスを用いることができる。この点は、後述する昇温ステップ、Ｓｉ膜形成ステップ、アニールステップ等においても同様である。
（昇温ステップ）
ウエハ２００上にＳｉシード層が形成された後、処理室２０１内の温度、すなわち、ウエハ２００の温度を、上述の第１温度よりも高い第２温度へ変更させるように、ヒータ２０７の出力を調整する。本ステップを行う際、バルブ２４３ｄ〜２４３ｆを開き、ノズル２４９ａ〜２４９ｃを介して処理室２０１内へＮ２ガスを供給し、排気口２３１ａより排気して、処理室２０１内をパージする。ウエハ２００の温度が第２温度に到達して安定した後、後述するＳｉ膜形成ステップを開始する。
本ステップを行うことにより、すなわち、ウエハ２００の温度を第１温度よりも高い第２温度へと昇温させ、かつ、ウエハ２００の温度が安定するまで待機することにより、ウエハ２００上に形成されたＳｉシード層のポリ化（多結晶化）を開始させることが可能となる。なお、このときの処理条件（第２温度、待機時間）によっては、Ｓｉシード層をアモルファス状態に維持することも可能である。
（Ｓｉ膜形成ステップ）
このステップでは、処理室２０１内のウエハ２００、すなわち、ウエハ２００上に形成されたＳｉシード層の表面に対してＭＳガスおよびＰＨガスを供給する。
具体的には、バルブ２４３ｃを開き、ガス供給管２３２ｃ内へＭＳガスを流す。ＭＳガスは、ＭＦＣ２４１ｃにより流量調整され、ノズル２４９ｃを介して処理室２０１内へ供給され、排気口２３１ａより排気される。また、このとき、バルブ２４３ｇを開き、ガス供給管２３２ｇ内へＰＨガスを流す。ＰＨガスは、ＭＦＣ２４１ｇにより流量調整され、ガス供給管２３２ｃ、ノズル２４９ｃを介して処理室２０１内へ供給され、排気口２３１ａより排気される。このとき、ウエハ２００に対してＭＳガスとＰＨガスとが一緒かつ同時に供給される（ＭＳガス＋ＰＨガス供給ステップ）。また、このとき、バルブ２４３ｄ，２４３ｅを開き、ノズル２４９ａ，２４９ｂのそれぞれを介して処理室２０１内へＮ２ガスを供給する。このとき、図４に例示するように、ノズル２４９ａより供給するＮ２ガスの流量と、ノズル２４９ｂより供給するＮ２ガスの流量と、のバランスを制御するようにしてもよい。
後述する処理条件下でウエハ２００に対してＭＳガス、ＰＨガスを供給することにより、少なくともＭＳガスを気相中で分解させて、ウエハ２００の表面上、すなわち、ウエハ２００上に形成されたＳｉシード層上にＳｉを吸着（堆積）させ、ＰドープＳｉ膜を形成することが可能となる。後述する処理条件下では、ウエハ２００上に形成されるＳｉ膜の結晶構造は、アモルファスとなる。
なお、後述する条件下、すなわち、第１温度よりも高い第２温度下で本ステップを行うことにより、昇温ステップでＳｉシード層のポリ化を開始させた場合は、そのポリ化をさらに進行させることが可能となる。また、昇温ステップでＳｉシード層をアモルファス状態に維持した場合は、本ステップにおいて、Ｓｉシード層のポリ化を開始させることが可能となる。いずれの場合も、Ｓｉシード層の少なくとも一部をポリ化させることができ、Ｓｉシード層を、アモルファスとポリとの混晶状態、もしくは、ポリ状態に変化させることが可能となる。なお、昇温ステップでＳｉシード層をアモルファス状態に維持した場合、本ステップにおける処理条件（第２温度、ガス供給時間）によっては、Ｓｉシード層をアモルファス状態に維持することも可能である。ただし、本ステップが完了した時点においてアモルファス状態を維持したＳｉシード層は、その上に形成されたアモルファス状態のＳｉ膜よりもポリ化しやすい状態となる。
ウエハ２００上のＳｉシード層上へのアモルファス状態のＳｉ膜の形成が完了した後、バルブ２４３ｃ，２４３ｇを閉じ、処理室２０１内へのＭＳガス、ＰＨガスの供給をそれぞれ停止する。そして、上述のステップ１におけるパージステップと同様の処理手順により、処理室２０１内に残留するガス等を処理室２０１内から排除する。
Ｓｉ膜形成ステップにおける処理条件としては、
ＭＳガス供給流量：１０〜５０００ｓｃｃｍ
ＰＨガス供給流量：０．１〜５００ｓｃｃｍ
ＭＳガスおよびＰＨガス供給時間：１〜３００分
Ｎ２ガス供給流量（ガス供給管毎）：１０〜２００００ｓｃｃｍ
処理温度（第２温度）：４５０〜６５０℃
処理圧力：３０〜４００Ｐａ
が例示される。
第２処理ガスとしては、ＭＳガスの他、上述の各種水素化ケイ素ガスを用いることかできる。なお、Ｓｉ膜形成ステップの終了時におけるＳｉ膜の結晶状態を確実にアモルファスとするには、第２処理ガスとして、シード層形成ステップで用いる第１処理ガスよりも低次の水素化ケイ素ガスを用いるのが好ましい。本実施形態では、第１処理ガスとしてＤＳガスを用いることから、第２処理ガスとしてＭＳガスを用いるのが好ましい。
ドーパントガスとしては、ＰＨガスの他、アルシン（ＡｓＨ３）ガス等のＶ族元素であってそれ単独で固体となる元素（Ｐ，砒素（Ａｓ）等）を含むガスを用いることができる。また、ドーパントガスとしては、Ｖ族元素を含むガスの他、ジボラン（Ｂ２Ｈ６）ガス、トリクロロボラン（ＢＣｌ３）ガス等のＩＩＩ族元素であってそれ単独で固体となる元素（硼素（Ｂ）等）を含むガス等を用いることもできる。
（アニールステップ）
ウエハ２００上のＳｉシード層上へのＳｉ膜の形成が完了した後、処理室２０１内の温度、すなわち、ウエハ２００の温度を、上述の第２温度よりも高い第３温度へ変更させるように、ヒータ２０７の出力を調整し、Ｓｉシード層およびＳｉ膜をそれぞれ熱処理（アニール処理）する。このステップは、バルブ２４３ｄ〜２４３ｆを開き、処理室２０１内へＮ２ガスを供給しながら行ってもよく、また、バルブ２４３ｄ〜２４３ｆを閉じ、処理室２０１内へのＮ２ガスの供給を停止した状態で行ってもよい。
後述する処理条件下でアニール処理を行うことにより、Ｓｉシード層およびＳｉ膜をポリ化させた状態とすることができる。なお、アニール処理前においては、Ｓｉシード層がアモルファスとポリとの混晶状態である場合と、ポリ状態である場合と、アモルファス状態である場合と、があるが、いずれの場合も、先行してＳｉシード層をポリ化させ、Ｓｉシード層をポリ化させた後に、Ｓｉ膜をポリ化させることができる。これにより、先行してポリ化させたＳｉシード層の結晶粒（グレイン）を核として、Ｓｉ膜をポリ化させることができる。この際、先行してポリ化させたＳｉシード層の結晶構造に基づき、Ｓｉ膜をポリ化させることができる。アニール処理を行うことでポリ化させたＳｉ膜に含まれる結晶粒の粒径（グレインサイズ）は、先行してポリ化させたＳｉシード層に含まれる結晶粒の粒径によって影響を受ける。例えば、先行してポリ化させたＳｉシード層に含まれる結晶粒の粒径が大きいと、アニール処理を行うことでポリ化させたＳｉ膜に含まれる結晶粒の粒径が大きくなる傾向がある。また例えば、先行してポリ化させたＳｉシード層に含まれる結晶粒の粒径が小さいと、アニール処理を行うことでポリ化させたＳｉ膜に含まれる結晶粒の粒径が小さくなる傾向がある。
本ステップにおける処理条件としては、
Ｎ２ガス供給流量（各ガス供給管）：０〜２００００ｓｃｃｍ
処理温度（第３温度）：７００〜１０００℃
処理圧力：０．１〜１０００００Ｐａ
処理時間：１〜３００分
が例示される。
（アフターパージおよび大気圧復帰）
ウエハ２００上に形成されたＳｉ膜のポリ化が完了した後、ノズル２４９ａ〜２４９ｃのそれぞれからパージガスとしてのＮ２ガスを処理室２０１内へ供給し、排気口２３１ａより排気する。これにより、処理室２０１内がパージされ、処理室２０１内に残留するガスや反応副生成物が処理室２０１内から除去される（アフターパージ）。その後、処理室２０１内の雰囲気が不活性ガスに置換され（不活性ガス置換）、処理室２０１内の圧力が常圧に復帰される（大気圧復帰）。
（ボートアンロードおよびウエハディスチャージ）
ボートエレベータ１１５によりシールキャップ２１９が下降され、マニホールド２０９の下端が開口される。そして、処理済のウエハ２００が、ボート２１７に支持された状態でマニホールド２０９の下端から反応管２０３の外部に搬出（ボートアンロード）される。ボートアンロードの後は、シャッタ２１９ｓが移動させられ、マニホールド２０９の下端開口がＯリング２２０ｃを介してシャッタ２１９ｓによりシールされる（シャッタクローズ）。処理済のウエハ２００は、反応管２０３の外部に搬出された後、ボート２１７より取り出される（ウエハディスチャージ）。
（３）本実施形態による効果
本実施形態によれば、以下に示す１つ又は複数の効果が得られる。
（ａ）シード層形成ステップで形成するＳｉシード層の厚さを制御することにより、アニールステップにおいてアニールが施された後のＳｉ膜の結晶粒径および表面ラフネスのうち少なくともいずれかを、間接的に調整することができる。
上述の通り、シード層形成ステップでは、アモルファス状態のＳｉシード層を形成する。その後、Ｓｉ膜形成ステップでは、アモルファス状態のＳｉ膜を形成する。その後、アニールステップを行うことでＳｉ膜をポリ化させる。その過程において、Ｓｉシード層を先行してポリ化させ、その後、Ｓｉ膜をポリ化させる。Ｓｉ膜は、アニールステップにおいて、下地の結晶構造、すなわち、先行してポリ化させたＳｉシード層の結晶構造に基づき、ポリ化する。
ここで、上述のように、シード層形成ステップで形成するＳｉシード層の厚さを増加させることにより、先行してポリ化させたＳｉシード層に含まれる結晶粒の粒径を大きくする方向に調整することが可能となる。その結果、アニールステップを行うことでポリ化させたＳｉ膜に含まれる結晶粒の粒径を、先行してポリ化させたＳｉシード層の結晶粒の粒径に基づき、大きくする方向に調整することが可能となる。また、シード層形成ステップで形成するＳｉシード層の厚さを増加させることにより、アニールステップを行うことでポリ化させたＳｉ膜の表面ラフネス（ＲＭＳ）を小さくする方向に調整することが可能となる。これは、ポリ化させたＳｉ膜に含まれる結晶粒の粒径が大きくなることで、ポリ化させたＳｉ膜の表面の単位面積あたりに存在する結晶粒界（グレインバウンダリ）の密度が低下することが一要因として影響しているものと考えられる。なお、「表面ラフネス」とは、表面の粗さの度合いを意味している。「表面ラフネスが小さい」とは、表面が平滑であることを意味している。
また、上述のように、シード層形成ステップで形成するＳｉシード層の厚さを減少させることにより、先行してポリ化させたＳｉシード層に含まれる結晶粒の粒径を小さくする方向に調整することが可能となる。その結果、アニールステップを行うことでポリ化させたＳｉ膜に含まれる結晶粒の粒径を、先行してポリ化させたＳｉシード層の結晶粒の粒径に基づき、小さくする方向に調整することが可能となる。また、シード層形成ステップで形成するＳｉシード層の厚さを減少させることにより、アニールステップを行うことでポリ化させたＳｉ膜の表面ラフネスを大きくする方向に調整することが可能となる。これは、ポリ化させたＳｉ膜に含まれる結晶粒の粒径が小さくなり、ポリ化させたＳｉ膜の表面の単位面積あたりに存在する結晶粒界の密度が増加したことが一要因として影響しているものと考えられる。
（ｂ）シード層形成ステップで形成するＳｉシード層の厚さを制御することにより、アニールステップにおいてアニールが施された後のＳｉ膜の電気特性を、間接的に調整することができる。
上述のように、シード層形成ステップで形成するＳｉシード層の厚さを増加させることにより、アニールが施された後のＳｉ膜に含まれる結晶粒の粒径を大きくし、Ｓｉ膜の表面の単位面積あたりに存在する結晶粒界の密度を低下させる方向に調整することが可能となる。また、シード層形成ステップで形成するＳｉシード層の厚さを増加させることにより、アニールが施された後のＳｉ膜の表面ラフネスを小さくする方向に調整することも可能となる。これらの結果、アニールが施された後のＳｉ膜のウエハ２００面内方向、すなわち、沿面方向における電気抵抗を低減させる方向に調整することが可能となる。
また、上述のように、シード層形成ステップで形成するＳｉシード層の厚さを減少させることにより、アニールが施された後のＳｉ膜に含まれる結晶粒の粒径を小さくし、Ｓｉ膜の表面の単位面積あたりに存在する結晶粒界の密度を増加させる方向に調整することが可能となる。また、シード層形成ステップで形成するＳｉシード層の厚さを減少させることにより、アニールが施された後のＳｉ膜の表面ラフネスを大きくする方向に調整することも可能となる。これらの結果、アニールが施された後のＳｉ膜の沿面方向における電気抵抗を増加させる方向に調整することが可能となる。
（ｃ）本実施形態によれば、シード層形成ステップで形成するＳｉシード層の厚さを制御することにより、最終的に形成されるＳｉ膜の厚さによらず、この膜の結晶粒径、表面ラフネスおよび電気特性を、自由に調整することが可能となる。これに対し、本実施形態の手法を用いない場合、ウエハ２００上に形成されるＳｉ膜の結晶粒、表面ラフネスおよび電気特性を、この膜の厚さによらずに自由に調整することは困難となる。例えば、本実施形態の手法を用いない場合、Ｓｉ膜の結晶粒径を大きくしたり、表面ラフネスを小さくしたり、沿面方向における電気抵抗を低減したりするには、ウエハ２００上に形成されるＳｉ膜そのものの厚さを大きくする必要がある。
（ｄ）本実施形態では、Ｓｉシード層を先行してポリ化させ、その後、Ｓｉ膜をポリ化させることで、すなわち、Ｓｉシード層およびＳｉ膜のそれぞれのポリ化のタイミングに、所定の時間差を生じさせることで、上述した種々の効果が得られるようになる。
ここで、本実施形態のように、ＭＳガスよりも高次の水素化ケイ素ガスであるＤＳガスを用いて形成されたアモルファス状態のＳｉシード層を、第２温度で加熱することで、少なくとも一部をポリ化させるか、ポリ化させないまでもポリ化させやすい状態にすることができる。これに対し、ＤＳガスよりも低次の水素化ケイ素ガスであるＭＳガスを用いて形成されたＳｉ膜は、第２温度下ではアモルファス状態となり、その後、第２温度よりも高い第３温度に加熱されることで、すなわち、アニールステップを行うことで初めてポリ化する。このように、ＤＳガスを用いて形成した膜（または層）と、ＭＳガスを用いて形成した膜（または層）とでは、ポリ化（多結晶化）する温度が異なる。そのため、本実施形態のように、シード層形成ステップで用いる処理ガス（第１水素化ケイ素ガス）が、Ｓｉ膜形成ステップで用いる処理ガス（第２水素化ケイ素ガス）よりも高次の水素化ケイ素ガスとなるように、各ステップで用いる処理ガスの種類を適正に選択することで、上述の時間差を確実に生じさせ、上述した種々の効果が確実に得られるようになる。
また、本実施形態のように、Ｓｉ膜を形成するステップを開始する前の昇温ステップや、Ｓｉ膜形成ステップにおいて、ウエハ２００上に形成されたＳｉシード層のポリ化を先行して開始させるようにすることで、上述の時間差を確実に生じさせ、上述した種々の効果が確実に得られるようになる。なお、Ｓｉ膜形成ステップを開始する前の昇温ステップにおいて、処理室２０１内の温度が第２温度に到達して安定するまで所定時間待機するようにすれば、Ｓｉシード層のポリ化をより確実に進行させ、上述の時間差をより確実に生じさせ、上述した種々の効果がより確実に得られるようになる。
（ｅ）ウエハ２００を準備した後、Ｓｉ膜形成ステップを行う前に、シード層形成ステップを行うことにより、ウエハ２００上に形成されるＳｉ膜のインキュベーションタイム（成長遅れ）を短縮させることができ、成膜処理の生産性を向上させることが可能となる。
（ｆ）シード層形成ステップでは、ＤＣＳガスの供給とＤＳガスの供給とを交互に行うことにより、Ｓｉシード層の形成効率を高め、また、Ｓｉシード層を緻密化させることが可能となる。これにより、成膜処理の生産性を高め、また、ウエハ２００上に形成されるＳｉ膜を緻密化させることが可能となる。また、ガスの供給を交互に行うことにより、処理室２０１内における過剰な気相反応を抑制し、成膜処理の品質を向上させることが可能となる。
（ｇ）Ｓｉ膜形成ステップにおいて、ノズル２４９ａより供給するＮ２ガスの流量と、ノズル２４９ｂより供給するＮ２ガスの流量と、のバランスを制御することで、ウエハ２００上に形成されるＳｉ膜のウエハ面内膜厚分布を調整することが可能となる。例えば、図４に示すように、ノズル２４９ａより供給するＮ２ガスの流量を、ノズル２４９ｂより供給するＮ２ガスの流量よりも多くすることで、ウエハ２００の表面の中央部で最も薄く、外周部に近づくにつれて徐々に厚くなる傾向にある上述の膜厚分布（中央凹分布）を、ウエハ２００の表面の中央部と外周部とで厚さが同等となる分布（フラット分布）としたり、ウエハ２００の表面の中央部で最も厚く、外周部に近づくにつれて徐々に薄くなる分布（中央凸分布）としたりするように制御することが可能となる。
（ｈ）上述の効果は、ＤＳガス以外の第１処理ガスを用いる場合や、ＤＣＳガス以外のハロゲン含有ガスを用いる場合や、ＭＳガス以外の第２処理ガスを用いる場合や、ＰＨガス以外のドーパントガスを用いる場合や、Ｎ２ガス以外の不活性ガスを用いる場合にも、同様に得ることができる。
（４）変形例
本実施形態における成膜ステップは、図４に示す態様に限定されず、以下に示す変形例のように変更することができる。これらの変形例は任意に組み合わせることができる。特に説明がない限り、各変形例の各ステップにおける処理手順、処理条件は、上述の基板処理シーケンスの各ステップにおける処理手順、処理条件と同様とすることができる。
（変形例１）
以下に示す基板処理シーケンスのように、シード層形成ステップでは、ウエハ２００に対して、テトラキスジメチルアミノシラン（Ｓｉ［Ｎ（ＣＨ３）２］４、略称：４ＤＭＡＳ）ガス、トリスジメチルアミノシラン（Ｓｉ［Ｎ（ＣＨ３）２］３Ｈ、略称：３ＤＭＡＳ）ガス、ビスジエチルアミノシラン（Ｓｉ［Ｎ（Ｃ２Ｈ５）２］２Ｈ２、略称：ＢＤＥＡＳ）ガス、ビスターシャリーブチルアミノシラン（ＳｉＨ２［ＮＨ（Ｃ４Ｈ９）］２、略称：ＢＴＢＡＳ）ガス、ジイソプロピルアミノシラン（ＳｉＨ３Ｎ［ＣＨ（ＣＨ３）２］２、略称：ＤＩＰＡＳ）ガス等のアミノシラン系ガスを所定回数（ｎ回、ｎは１以上の整数）供給することでＳｉシード層を形成するようにしてもよい。本変形例においても、上述の実施形態と同様の効果が得られる。
ＤＩＰＡＳ×ｎ→ＭＳ＋ＰＨ→ＡＮＬ ⇒ ＰドープＳｉ／Ｓｉシード
（変形例２）
以下に示す基板処理シーケンスのように、シード層形成ステップでは、ウエハ２００に対して、ＨＣＤＳガス等のハロシランガスを所定回数（ｎ回、ｎは１以上の整数）供給することでＳｉシード層を形成するようにしてもよい。本変形例においても、上述の実施形態と同様の効果が得られる。
ＨＣＤＳ×ｎ→ＭＳ＋ＰＨ→ＡＮＬ ⇒ ＰドープＳｉ／Ｓｉシード
（変形例３）
以下に示す基板処理シーケンスのように、シード層形成ステップでは、ウエハ２００に対して、ＤＳガス等の水素化ケイ素ガスを所定回数（ｎ回、ｎは１以上の整数）供給することでＳｉシード層を形成するようにしてもよい。本変形例においても、上述の実施形態と同様の効果が得られる。
ＤＳ×ｎ→ＭＳ＋ＰＨ→ＡＮＬ ⇒ ＰドープＳｉ／Ｓｉシード
（変形例４）
以下に示す基板処理シーケンスのように、シード層形成ステップでは、ウエハ２００に対して、ＨＣｌガスやＣｌ２ガス等のＳｉ非含有のハロゲン系ガスと、ＤＳガス等の水素化ケイ素ガスと、を交互に所定回数（ｎ回、ｎは１以上の整数）供給することでＳｉシード層を形成するようにしてもよい。本変形例においても、上述の実施形態と同様の効果が得られる。
（ＨＣｌ→ＤＳ）×ｎ→ＭＳ＋ＰＨ→ＡＮＬ ⇒ ＰドープＳｉ／Ｓｉシード
（Ｃｌ２→ＤＳ）×ｎ→ＭＳ＋ＰＨ→ＡＮＬ ⇒ ＰドープＳｉ／Ｓｉシード
＜他の実施形態＞
以上、本発明の実施形態を具体的に説明した。但し、本発明は上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
上述の実施形態では、シード層形成ステップからアニールステップに至る一連のステップを、同一の処理室２０１内で（ｉｎ−ｓｉｔｕで）行う例について説明した。しかしながら、本発明はこのような態様に限定されない。例えば、シード層形成ステップからＳｉ膜形成ステップに至る一連のステップをｉｎ−ｓｉｔｕで行い、その後、アニールステップを他の処理室内で（ｅｘ−ｓｉｔｕで）行うようにしてもよい。この場合においても上述の実施形態における効果と同様の効果が得られる。
また例えば、Ｓｉ膜形成ステップとアニールステップとの間に、Ｓｉ膜以外の膜（シリコン酸化膜やシリコン窒化膜等）を形成する他の成膜ステップを行うようにしてもよい。この場合、シード層形成ステップからアニールステップに至る一連のステップ、すなわち、他の成膜ステップを含む一連のステップを、同一の処理室（第１処理室）内で行うようにしてもよい。また、シード層形成ステップからＳｉ膜形成ステップに至る一連のステップを同一の処理室（第１処理室）内で行い、他の成膜ステップからアニールステップに至る一連のステップを他の処理室（第２処理室）内で行うようにしてもよい。また、シード層形成ステップからＳｉ膜形成ステップに至る一連のステップを同一の処理室（第１処理室）内で行い、他の成膜ステップを他の処理室（第２処理室）内で行い、アニールステップをさらに他の処理室（第３処理室）内または第１処理室内で行うようにしてもよい。これらの場合においても上述の実施形態における効果と同様の効果が得られる。
上述の種々の場合において、一連のステップをｉｎ−ｓｉｔｕで行えば、途中、ウエハ２００が大気曝露されることはなく、ウエハ２００を真空下に置いたまま一貫して処理を行うことができ、安定した基板処理を行うことができる。また、一部のステップをｅｘ−ｓｉｔｕで行えば、それぞれの処理室内の温度を例えば各ステップでの処理温度又はそれに近い温度に予め設定しておくことができ、温度調整に要する時間を短縮させ、生産効率を高めることができる。
上述の実施形態では、ノズル２４９ａ〜２４９ｃが隣接（近接）して設けられている例について説明したが、本発明はこのような態様に限定されない。例えば、ノズル２４９ａ，２４９ｃは、反応管２０３の内壁とウエハ２００との間における平面視において円環状の空間のうち、ノズル２４９ｂから離れた位置に設けられていてもよい。この場合においても上述の実施形態における効果と同様の効果が得られる。
上述の実施形態では、第１〜第３供給部がノズル２４９ａ〜２４９ｃにより構成され、処理室２０１内に３本のノズルが設けられる例について説明したが、本発明はこのような態様に限定されない。例えば、第１〜第３供給部のうち少なくともいずれかの供給部が２本以上のノズルにより構成されていてもよい。また、処理室２０１内に第１〜第３供給部以外のノズルを新たに設け、このノズルを用いてＮ２ガスや各種処理ガスをさらに供給するようにしてもよい。処理室２０１内にノズル２４９ａ〜２４９ｃ以外のノズルを設ける場合、この新たに設けるノズルは、平面視において排気口２３１ａと対向する位置に設けてもよく、対向しない位置に設けてもよい。すなわち、新たに設けるノズルは、ノズル２４９ａ〜２４９ｃから離れた位置であって、例えば、反応管２０３の内壁とウエハ２００との間における平面視において円環状の空間のうち、ウエハ２００の外周に沿ってノズル２４９ａ〜２４９ｃと排気口２３１ａとの間の中間位置、或いは、その中間位置の近傍の位置に設けてもよい。これらの場合においても上述の実施形態における効果と同様の効果が得られる。
上述の実施形態では、Ｓｉシード層上にＰドープＳｉ膜を形成する例について説明したが、本発明はこのような態様に限定されない。例えば、以下に示す基板処理シーケンスにより、Ｓｉシード層上に、Ｐ等のドーパントがドープされていないＳｉ膜、すなわち、ノンドープＳｉ膜を形成するようにしてもよい。この場合においても上述の実施形態における効果と同様の効果が得られる。
（ＤＣＳ→ＤＳ）×ｎ→ＭＳ→ＡＮＬ ⇒ Ｓｉ／Ｓｉシード
上述の実施形態では、基板上に主元素としてＳｉを含む膜を形成する例について説明したが、本発明はこのような態様に限定されない。すなわち、本発明は、Ｓｉの他、ゲルマニウム（Ｇｅ）等の半金属元素を主元素として含む膜を基板上に形成する場合にも、好適に適用することができる。例えば、Ｇｅを含む膜として、Ｇｅ膜やＳｉＧｅ膜を形成するようにしてもよい。これらの場合、Ｓｉシード層の代わりにＧｅシード層やＳｉＧｅシード層を形成するようにしてもよい。Ｇｅ膜やＳｉＧｅ膜を形成する場合は、例えば、モノゲルマン（ＧｅＨ４、略称：ＭＧ）ガスやＭＳガスを用いることができる。Ｇｅシード層やＳｉＧｅ層を形成する場合は、例えば、ジゲルマン（Ｇｅ２Ｈ６、略称：ＤＧ）ガスやＤＳガスを用いることができる。これらの膜は、例えば、以下に示す基板処理シーケンスにより形成することができ、そのときの処理条件は、上述の実施形態における処理条件と同様とすることができる。これらの場合においても上述の実施形態における効果と同様の効果が得られる。
（ＤＣＳ→ＤＳ）×ｎ→ＭＧ→ＡＮＬ ⇒ Ｇｅ／Ｓｉシード
（ＤＣＳ→ＤＧ）×ｎ→ＭＧ→ＡＮＬ ⇒ Ｇｅ／Ｇｅシード
（ＤＣＳ→ＤＳ→ＤＧ）×ｎ→ＭＧ→ＡＮＬ ⇒ Ｇｅ／ＳｉＧｅシード
（ＤＣＳ→ＤＳ）×ｎ→ＭＳ＋ＭＧ→ＡＮＬ ⇒ ＳｉＧｅ／Ｓｉシード
（ＤＣＳ→ＤＧ）×ｎ→ＭＳ＋ＭＧ→ＡＮＬ ⇒ ＳｉＧｅ／Ｇｅシード
（ＤＣＳ→ＤＳ→ＤＧ）×ｎ→ＭＳ＋ＭＧ→ＡＮＬ ⇒ ＳｉＧｅ／ＳｉＧｅシード
（ＤＣＳ→ＤＳ）×ｎ→ＭＧ＋ＰＨ→ＡＮＬ ⇒ ＰドープＧｅ／Ｓｉシード
（ＤＣＳ→ＤＧ）×ｎ→ＭＧ＋ＰＨ→ＡＮＬ ⇒ ＰドープＧｅ／Ｇｅシード
（ＤＣＳ→ＤＳ→ＤＧ）×ｎ→ＭＧ＋ＰＨ→ＡＮＬ ⇒ ＰドープＧｅ／ＳｉＧｅシード
（ＤＣＳ→ＤＳ）×ｎ→ＭＳ＋ＭＧ＋ＰＨ→ＡＮＬ ⇒ ＰドープＳｉＧｅ／Ｓｉシード
（ＤＣＳ→ＤＧ）×ｎ→ＭＳ＋ＭＧ＋ＰＨ→ＡＮＬ ⇒ ＰドープＳｉＧｅ／Ｇｅシード
（ＤＣＳ→ＤＳ→ＤＧ）×ｎ→ＭＳ＋ＭＧ＋ＰＨ→ＡＮＬ ⇒ ＰドープＳｉＧｅ／ＳｉＧｅシード
基板処理に用いられるレシピは、処理内容に応じて個別に用意し、電気通信回線や外部記憶装置１２３を介して記憶装置１２１ｃ内に格納しておくことが好ましい。そして、処理を開始する際、ＣＰＵ１２１ａが、記憶装置１２１ｃ内に格納された複数のレシピの中から、基板処理の内容に応じて、適正なレシピを適宜選択することが好ましい。これにより、１台の基板処理装置で様々な膜種、組成比、膜質、膜厚の膜を、再現性よく形成することができるようになる。また、オペレータの負担を低減でき、操作ミスを回避しつつ、処理を迅速に開始できるようになる。
上述のレシピは、新たに作成する場合に限らず、例えば、基板処理装置に既にインストールされていた既存のレシピを変更することで用意してもよい。レシピを変更する場合は、変更後のレシピを、電気通信回線や当該レシピを記録した記録媒体を介して、基板処理装置にインストールしてもよい。また、既存の基板処理装置が備える入出力装置１２２を操作し、基板処理装置に既にインストールされていた既存のレシピを直接変更するようにしてもよい。
上述の実施形態では、第１〜第３供給部が反応管の内壁に沿うように処理室内に設けられている例について説明した。しかしながら、本発明は上述の実施形態に限定されない。例えば図５（ａ）に縦型処理炉の断面構造を示すように、反応管の側壁にバッファ室を設け、このバッファ室内に、上述の実施形態と同様の構成の第１〜第３供給部を、上述の実施形態と同様の配置で設けるようにしてもよい。図５（ａ）では、反応管の側壁に供給用のバッファ室と排気用のバッファ室とを設け、それぞれを、ウエハを挟んで対向する位置に配置した例を示している。なお、供給用のバッファ室と排気用のバッファ室のそれぞれは、反応管の側壁の下部より上部に沿って、すなわち、ウエハ配列領域に沿って設けられている。また、図５（ａ）では、供給用のバッファ室を複数（３つ）の空間に仕切り、それぞれの空間に各供給部を配置した例を示している。バッファ室の３つの空間の配置は、第１〜第３供給部の配置と同様となる。また例えば、図５（ｂ）に縦型処理炉の断面構造を示すように、図５（ａ）と同様の配置でバッファ室を設け、バッファ室内に第２供給部を設け、このバッファ室の処理室との連通部を両側から挟むとともに反応管の内壁に沿うように第１、第３供給部を設けるようにしてもよい。なお、図５（ａ）、図５（ｂ）で説明したバッファ室や反応管以外の構成は、図１に示す処理炉の各部の構成と同様である。これらの処理炉を用いた場合であっても、上述の実施形態と同様の効果が得られる。
上述の実施形態では、一度に複数枚の基板を処理するバッチ式の基板処理装置を用いて膜を形成する例について説明した。本発明は上述の実施形態に限定されず、例えば、一度に１枚または数枚の基板を処理する枚葉式の基板処理装置を用いて膜を形成する場合にも、好適に適用できる。また、上述の実施形態では、ホットウォール型の処理炉を有する基板処理装置を用いて膜を形成する例について説明した。本発明は上述の実施形態に限定されず、コールドウォール型の処理炉を有する基板処理装置を用いて膜を形成する場合にも、好適に適用できる。
これらの基板処理装置を用いる場合においても、上述の実施形態や変形例と同様なシーケンス、処理条件にて成膜を行うことができ、これらと同様の効果が得られる。
また、上述の実施形態や変形例等は、適宜組み合わせて用いることができる。このときの処理手順、処理条件は、例えば、上述の実施形態の処理手順、処理条件と同様とすることができる。
図１に示す基板処理装置を用い、図４に示す成膜シーケンスにより、ウエハ上にＳｉシード層、Ｓｉ膜をこの順に形成し、その後、上述のアニールステップを行うことでＳｉ膜をポリ化させた。上述の実施形態と同様に、本実施例では、Ｓｉシード層を先行してポリ化させ、その後、Ｓｉ膜をポリ化させた。各ステップにおける処理条件は、上述の実施形態に記載の処理条件範囲内の所定の条件とした。Ｓｉシード層の厚さは、６．５Å、８Å、１２．２Å、１３Åとした。
そして、ポリ化させた後のＳｉ膜の結晶粒径および表面ラフネスをそれぞれ測定した。図６に、ポリ化させた後のＳｉ膜の結晶粒径（Ｇｒａｉｎ−Ｓｉｚｅ）および表面ラフネス（ＲＭＳ）の測定結果をそれぞれ示す。図６の横軸はＳｉシード層の厚さ（Å）を、左側の縦軸はＳｉ膜を構成する結晶粒のＧｒａｉｎ−Ｓｉｚｅ（μｍ）を、右側の縦軸はＡＦＭ（原子間力顕微鏡）で測定したＳｉ膜の表面のＲＭＳ（ｎｍ）をそれぞれ示している。図中、●印はＧｒａｉｎ−Ｓｉｚｅを、■印はＲＭＳをそれぞれ示している。図６によれば、Ｓｉシード層の厚さを増加させることにより、Ｓｉ膜のＧｒａｉｎ−Ｓｉｚｅを大きくさせ、また、ＲＭＳを小さくさせる方向に調整することが可能であることが分かる。一方、Ｓｉシード層の厚さを減少させることにより、Ｓｉ膜のＧｒａｉｎ−Ｓｉｚｅを小さくさせ、また、ＲＭＳを大きくさせる方向に調整することが可能であることが分かる。
＜本発明の好ましい態様＞
以下、好ましい態様について付記する。
（付記１）
本発明の一態様によれば、
（ａ）基板に対して第１温度下で第１処理ガスを供給し、前記基板上にシード層を形成する工程と、
（ｂ）前記基板に対して第２温度下で第２処理ガスを供給し、前記シード層の上に膜を形成する工程と、
（ｃ）前記シード層および前記膜を第３温度下でアニールする工程と、
を有し、
（ａ）において形成する前記シード層の厚さを制御することにより、（ｃ）において前記アニールが施された後の前記膜の結晶粒径および表面ラフネスのうち少なくともいずれかを調整する半導体装置の製造方法、または、基板処理方法が提供される。
（付記２）
付記１に記載の方法であって、好ましくは、
（ａ）では、アモルファス状態の前記シード層を形成し、
（ｂ）では、アモルファス状態の前記膜を形成する。
（付記３）
付記２に記載の方法であって、好ましくは、
（ｂ）では、前記膜の下地である前記シード層をアモルファス状態に維持するか、前記シード層の少なくとも一部をポリ化させる。
（付記４）
付記２または３に記載の方法であって、好ましくは、
（ｂ）では、前記膜の下地である前記シード層をアモルファス状態に維持するか、前記シード層をアモルファスとポリとの混晶状態、もしくは、ポリ状態に変化させる。
（付記５）
付記２〜４のいずれか１項に記載の方法であって、好ましくは、
（ｂ）または（ｃ）では、前記シード層を先行してポリ化させ、その後、（ｃ）において、前記膜をポリ化させる。
（付記６）
付記５に記載の方法であって、好ましくは、
（ｃ）では、先行してポリ化させた前記シード層の結晶構造に基づき、前記膜をポリ化させる。
（付記７）
付記５または６に記載の方法であって、好ましくは、
（ｃ）では、先行してポリ化させた前記シード層の結晶粒を核として、前記膜をポリ化させる。
（付記８）
付記１〜７のいずれか１項に記載の方法であって、好ましくは、
前記シード層はシリコンシード層を含み、前記膜はシリコン膜を含み、
前記第１処理ガスは第１水素化ケイ素を含み、前記第２処理ガスは第２水素化ケイ素を含み、前記第１水素化ケイ素は、前記第２水素化ケイ素よりも高次の水素化ケイ素である。
（付記９）
付記８に記載の方法であって、好ましくは、
前記第１処理ガスはジシランを含み、前記第２処理ガスはモノシランを含む。
（付記１０）
付記１〜９のいずれか１項に記載の方法であって、好ましくは、
前記第２温度は前記第１温度よりも高く、前記第３温度は前記第２温度よりも高い。
（付記１１）
付記１〜１０のいずれか１項に記載の方法であって、好ましくは、
（ａ）では、処理温度および処理時間のうち少なくともいずれかを制御することで前記シード層の厚さを制御する。
（付記１２）
付記１〜１１のいずれか１項に記載の方法であって、好ましくは、
（ａ）では、前記基板に対してハロゲン含有ガスを供給する工程と、前記基板に対して前記第１処理ガスを供給する工程と、を非同時に行うサイクルを所定回数行うことで、前記シード層を形成し、前記サイクル数を制御することで前記シード層の厚さを制御する。
（付記１３）
付記１〜１２のいずれか１項に記載の方法であって、好ましくは、
（ａ）では、前記基板に対してハロゲン含有ガスを供給する工程と、前記基板に対して前記第１処理ガスを供給する工程と、を非同時に行うサイクルを所定回数行うことで、前記シード層を形成する。前記ハロゲン含有ガスはハロシランガスを含む。前記ハロシランガスはクロロシランガスを含む。
（付記１４）
付記１〜１３のいずれか１項に記載の方法であって、好ましくは、
前記シード層はシリコンシード層を含み、
前記第１処理ガスは、ハロシランガス、アミノシランガス、またはジシランガスを含む。前記ハロゲン含有ガスはハロシランガスを含む。前記ハロシランガスはクロロシランガスを含む。
（付記１５）
付記１〜１４のいずれか１項に記載の方法であって、好ましくは、
（ａ）、（ｂ）、および（ｃ）を、同一の処理室内で（ｉｎ−ｓｉｔｕにて）行う。
（付記１６）
付記１〜１４のいずれか１項に記載の方法であって、好ましくは、
（ａ）と（ｂ）とを同一の処理室内で（ｉｎ−ｓｉｔｕにて）行い、
（ｂ）と（ｃ）とを異なる処理室内で（ｅｘ−ｓｉｔｕにて）行う。
（付記１７）
付記１６に記載の方法であって、好ましくは、
前記膜はシリコン膜であり、
（ｂ）と（ｃ）との間に、前記シリコン膜以外の膜を前記シリコン膜上に形成する工程を更に有する。
（付記１８）
付記１７に記載の方法であって、好ましくは、
前記膜以外の膜は、シリコン酸化膜を含む。
（付記１９）
本発明の他の態様によれば、
基板が処理される処理室と、
前記処理室内の基板に対して第１処理ガスを供給する第１処理ガス供給系と、
前記処理室内の基板に対して第２処理ガスを供給する第２処理ガス供給系と、
前記処理室内の基板の温度を調整する温度調整部と、
前記処理室内において、付記１の各処理（各工程）を行わせるように、前記第１処理ガス供給系、前記第２処理ガス供給系、および前記温度調整部を制御するよう構成される制御部と、
を有する基板処理装置が提供される。
（付記２０）
本発明のさらに他の態様によれば、
基板処理装置の処理室内において、
付記１における各手順（各工程）をコンピュータによって前記基板処理装置に実行させるプログラム、または、該プログラムを記録したコンピュータ読み取り可能な記録媒体が提供される。
２００ ウエハ（基板）
２４９ａ ノズル（第１供給部）
２４９ｂ ノズル（第２供給部）
２４９ｃ ノズル（第３供給部）

Claims (6)

  1. （ａ）基板に対して第１温度下で第１処理ガスを供給し、前記基板上にシード層を形成する工程と、
    （ｂ）前記基板に対して第２温度下で第２処理ガスを供給し、前記シード層の上に膜を形成する工程と、
    （ｃ）前記シード層および前記膜を第３温度下でアニールする工程と、
    を有し、
    （ａ）において形成する前記シード層の厚さを制御することにより、（ｃ）において前記アニールが施された後の前記膜の結晶粒径および表面ラフネスのうち少なくともいずれかを調整する半導体装置の製造方法。
  2. （ａ）では、アモルファス状態の前記シード層を形成し、
    （ｂ）では、アモルファス状態の前記膜を形成する請求項１に記載の半導体装置の製造方法。
  3. （ｂ）では、前記膜の下地である前記シード層の少なくとも一部をポリ化させる請求項２に記載の半導体装置の製造方法。
  4. （ｂ）または（ｃ）では、前記シード層を先行してポリ化させ、その後、（ｃ）において、前記膜をポリ化させる請求項２または３に記載の半導体装置の製造方法。
  5. 基板が処理される処理室と、
    前記処理室内の基板に対して第１処理ガスを供給する第１処理ガス供給系と、
    前記処理室内の基板に対して第２処理ガスを供給する第２処理ガス供給系と、
    前記処理室内の基板の温度を調整する温度調整部と、
    前記処理室内において、（ａ）基板に対して第１温度下で前記第１処理ガスを供給し、前記基板上にシード層を形成する処理と、（ｂ）前記基板に対して第２温度下で前記第２処理ガスを供給し、前記シード層の上に膜を形成する処理と、（ｃ）前記シード層および前記膜を第３温度下でアニールする処理と、を行わせ、（ａ）において形成する前記シード層の厚さを制御することにより、（ｃ）において前記アニールが施された後の前記膜の結晶粒径および表面ラフネスのうち少なくともいずれかを調整するように、前記第１処理ガス供給系、前記第２処理ガス供給系、および前記温度調整部を制御するよう構成される制御部と、
    を有する基板処理装置。
  6. 基板処理装置の処理室内において、
    （ａ）基板に対して第１温度下で第１処理ガスを供給し、前記基板上にシード層を形成する手順と、
    （ｂ）前記基板に対して第２温度下で第２処理ガスを供給し、前記シード層の上に膜を形成する手順と、
    （ｃ）前記シード層および前記膜を第３温度下でアニールする手順と、
    （ａ）において形成する前記シード層の厚さを制御することにより、（ｃ）において前記アニールが施された後の前記膜の結晶粒径および表面ラフネスのうち少なくともいずれかを調整する手順と、
    をコンピュータによって前記基板処理装置に実行させるプログラム。
JP2018170681A 2018-09-12 2018-09-12 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム Active JP7058575B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2018170681A JP7058575B2 (ja) 2018-09-12 2018-09-12 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
CN201910695517.XA CN110896052B (zh) 2018-09-12 2019-07-30 半导体器件的制造方法、衬底处理装置及记录介质
SG10201907969QA SG10201907969QA (en) 2018-09-12 2019-08-29 Method of manufacturing semiconductor device, substrate processing apparatus, and program
US16/555,178 US11075114B2 (en) 2018-09-12 2019-08-29 Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
KR1020190107242A KR102401389B1 (ko) 2018-09-12 2019-08-30 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018170681A JP7058575B2 (ja) 2018-09-12 2018-09-12 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム

Publications (2)

Publication Number Publication Date
JP2020043262A true JP2020043262A (ja) 2020-03-19
JP7058575B2 JP7058575B2 (ja) 2022-04-22

Family

ID=69718901

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018170681A Active JP7058575B2 (ja) 2018-09-12 2018-09-12 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム

Country Status (5)

Country Link
US (1) US11075114B2 (ja)
JP (1) JP7058575B2 (ja)
KR (1) KR102401389B1 (ja)
CN (1) CN110896052B (ja)
SG (1) SG10201907969QA (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022176155A1 (ja) * 2021-02-19 2022-08-25 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、およびプログラム

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7391064B2 (ja) * 2021-03-22 2023-12-04 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理システム、およびプログラム

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06204137A (ja) * 1992-10-19 1994-07-22 Samsung Electron Co Ltd 多結晶シリコン薄膜の製造方法
JP2007013194A (ja) * 2006-08-07 2007-01-18 Junichi Hanna 半導体基材及びその製造方法
US20100112792A1 (en) * 2008-11-03 2010-05-06 International Business Machines Corporation Thick epitaxial silicon by grain reorientation annealing and applications thereof
CN103515200A (zh) * 2012-06-15 2014-01-15 无锡华润上华半导体有限公司 一种厚多晶硅的制备方法
JP2016105457A (ja) * 2014-11-19 2016-06-09 株式会社日立国際電気 三次元フラッシュメモリ、ダイナミックランダムアクセスメモリ、半導体装置、半導体装置の製造方法、基板処理装置、ガス供給システムおよびプログラム
JP2016184754A (ja) * 2016-06-03 2016-10-20 東京エレクトロン株式会社 シード層の形成方法、シリコン膜の成膜方法および成膜装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3156878B2 (ja) 1992-04-30 2001-04-16 株式会社東芝 半導体装置およびその製造方法
JP2004289168A (ja) 1992-04-30 2004-10-14 Toshiba Corp 半導体装置およびその製造方法
JP3965215B2 (ja) * 1995-03-25 2007-08-29 純一 半那 半導体基材の製造方法
US20040067631A1 (en) 2002-10-03 2004-04-08 Haowen Bu Reduction of seed layer roughness for use in forming SiGe gate electrode
JP4982355B2 (ja) 2004-02-27 2012-07-25 エーエスエム アメリカ インコーポレイテッド ゲルマニウム膜の形成方法
JP5495847B2 (ja) 2010-02-24 2014-05-21 株式会社日立国際電気 半導体装置の製造方法、基板処理装置および基板処理方法
JP5393895B2 (ja) 2010-09-01 2014-01-22 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置
JP5864360B2 (ja) * 2011-06-30 2016-02-17 東京エレクトロン株式会社 シリコン膜の形成方法およびその形成装置
JP5741382B2 (ja) 2011-09-30 2015-07-01 東京エレクトロン株式会社 薄膜の形成方法及び成膜装置
JP5815443B2 (ja) 2012-03-19 2015-11-17 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP6022272B2 (ja) 2012-09-14 2016-11-09 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP5902073B2 (ja) 2012-09-25 2016-04-13 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置
JP6068130B2 (ja) * 2012-12-25 2017-01-25 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP5947710B2 (ja) 2012-12-27 2016-07-06 東京エレクトロン株式会社 シード層の形成方法、シリコン膜の成膜方法および成膜装置
WO2015053121A1 (ja) * 2013-10-10 2015-04-16 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及び記録媒体
JP6594768B2 (ja) * 2015-12-25 2019-10-23 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体
JP6560991B2 (ja) 2016-01-29 2019-08-14 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
US11326253B2 (en) 2016-04-27 2022-05-10 Applied Materials, Inc. Atomic layer deposition of protective coatings for semiconductor process chamber components

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06204137A (ja) * 1992-10-19 1994-07-22 Samsung Electron Co Ltd 多結晶シリコン薄膜の製造方法
JP2007013194A (ja) * 2006-08-07 2007-01-18 Junichi Hanna 半導体基材及びその製造方法
US20100112792A1 (en) * 2008-11-03 2010-05-06 International Business Machines Corporation Thick epitaxial silicon by grain reorientation annealing and applications thereof
CN103515200A (zh) * 2012-06-15 2014-01-15 无锡华润上华半导体有限公司 一种厚多晶硅的制备方法
JP2016105457A (ja) * 2014-11-19 2016-06-09 株式会社日立国際電気 三次元フラッシュメモリ、ダイナミックランダムアクセスメモリ、半導体装置、半導体装置の製造方法、基板処理装置、ガス供給システムおよびプログラム
JP2016184754A (ja) * 2016-06-03 2016-10-20 東京エレクトロン株式会社 シード層の形成方法、シリコン膜の成膜方法および成膜装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022176155A1 (ja) * 2021-02-19 2022-08-25 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、およびプログラム

Also Published As

Publication number Publication date
KR20200030451A (ko) 2020-03-20
CN110896052B (zh) 2024-03-22
SG10201907969QA (en) 2020-04-29
US11075114B2 (en) 2021-07-27
US20200083097A1 (en) 2020-03-12
CN110896052A (zh) 2020-03-20
JP7058575B2 (ja) 2022-04-22
KR102401389B1 (ko) 2022-05-24

Similar Documents

Publication Publication Date Title
JP2017224693A (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
US11047048B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
CN107680898B (zh) 半导体装置的制造方法、基板处理装置和存储介质
KR102154412B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP2017162974A (ja) 半導体装置の製造方法、基板処理装置、ガス供給系およびプログラム
KR20230006435A (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램
KR102401389B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP7361911B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP6827573B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
WO2022176155A1 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JP6778139B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
CN118263093A (en) Substrate processing method, semiconductor device manufacturing method, substrate processing apparatus, and recording medium
JP2023137735A (ja) 基板処理方法、半導体装置の製造方法、プログラム、および基板処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200311

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210303

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210309

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220412

R150 Certificate of patent or registration of utility model

Ref document number: 7058575

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150