JP2020027897A - Thin film transistor, manufacturing method thereof, and image display device - Google Patents

Abstract

To provide a thin film transistor which has low electrical contact resistance between a semiconductor layer and source/drain electrodes and has good patterning properties of a semiconductor layer, can be easily manufactured, has good transistor characteristics, a manufacturing method of the thin film transistor, and an image display device including the thin film transistor.SOLUTION: A thin film transistor includes an insulating substrate, a gate electrode, a gate insulating layer, source and drain electrodes, and a semiconductor layer, and the source electrode and the drain electrode each include a first metal layer and a second metal layer stacked on the side surface of the first metal layer.SELECTED DRAWING: Figure 1

Description

本発明は、薄膜トランジスタ、薄膜トランジスタの製造方法および画像表示装置に関する。   The present invention relates to a thin film transistor, a method for manufacturing a thin film transistor, and an image display device.

現在半導体材料の主流はシリコン系（Ｓｉ系）である。シリコン系材料を用いて半導体層を形成する方法としては、シリコンをスパッタやＣＶＤ等のドライ法で成膜した後、フォトリソグラフィー法を用いてパターニングする方法が一般的である。   At present, the mainstream of semiconductor materials is silicon-based (Si-based). As a method for forming a semiconductor layer using a silicon-based material, a method is generally used in which silicon is formed by a dry method such as sputtering or CVD, and then patterned by photolithography.

一方で、フレキシブル化、軽量化、低コスト化などの観点から有機半導体を用いたトランジスタ（有機トランジスタ）の研究が盛んになっている（非特許文献１参照）。一般に有機半導体を用いる場合、ウェット法である印刷プロセスが可能となる。この印刷技術を用いることで、フォトリソグラフィー法よりも装置や製造上のコストが下がり、また、真空や高温を必要としないことから、プラスチック基材が利用できるなどのメリットが挙げられる。   On the other hand, research on transistors using organic semiconductors (organic transistors) has been actively conducted from the viewpoints of flexibility, weight reduction, and cost reduction (see Non-Patent Document 1). In general, when an organic semiconductor is used, a printing process that is a wet method can be performed. By using this printing technique, there are advantages in that the cost for equipment and manufacturing is lower than that of the photolithography method, and that a plastic substrate can be used because no vacuum or high temperature is required.

その応用分野は広く、薄型、軽量の電子ペーパーのようなフレキシブルディスプレイに限らず、ＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）タグやセンサーなどへの応用も見込まれている。   Its application field is wide, and it is expected to be applied not only to flexible displays such as thin and lightweight electronic paper but also to RFID (Radio Frequency Identification) tags and sensors.

このような理由により、現在では有機半導体を用いたトランジスタが注目されている。   For these reasons, transistors using organic semiconductors have attracted attention at present.

有機半導体を有するトランジスタでは、ゲート電極、ゲート絶縁層、ソース・ドレイン電極層が形成されている基板に有機半導体層を形成するボトムコンタクト型トランジスタが用いられる。ボトムコンタクト型トランジスタには、有機半導体層を形成後に、電極層の形成プロセスがないため、有機半導体層が化学的、物理的ダメージを受けにくいという利点がある。   In a transistor including an organic semiconductor, a bottom-contact transistor in which an organic semiconductor layer is formed over a substrate over which a gate electrode, a gate insulating layer, and a source / drain electrode layer are formed is used. The bottom-contact transistor has an advantage that the organic semiconductor layer is less likely to be chemically and physically damaged since there is no electrode layer formation process after the organic semiconductor layer is formed.

しかしながら、有機半導体を用いたトランジスタには、上記のような利点があるが、有機半導体層と電極との間に大きな電気的接触抵抗が介在するためＴＦＴ特性が低いという問題点がある。   However, a transistor using an organic semiconductor has the above advantages, but has a problem that TFT characteristics are low because a large electrical contact resistance is interposed between the organic semiconductor layer and the electrode.

このような問題を解決するため、ソース・ドレイン電極に酸化物層／金属層の積層構成を用いる方法が検討されている。その方法では、酸化物層に電荷注入性のよい材料を用いて、電極層−有機半導体層間の電荷注入障壁を下げようと試みられている（特許文献１）。   In order to solve such a problem, a method of using a stacked structure of an oxide layer / metal layer for a source / drain electrode has been studied. In that method, an attempt is made to lower the charge injection barrier between the electrode layer and the organic semiconductor layer by using a material having a good charge injection property for the oxide layer (Patent Document 1).

さらには、金属電極を例えば末端にチオール基を有する有機化合物で表面修飾して有機薄膜層を形成し、金属電極表面の濡れ性や仕事関数を制御する試みもなされている。特許文献２では、金属と化学的結合を生じる官能基を有する電極表面処理剤を用いたＴＦＴが示されている。   Further, attempts have been made to control the wettability and work function of the metal electrode surface by forming a thin organic layer by modifying the surface of the metal electrode with, for example, an organic compound having a thiol group at the terminal. Patent Literature 2 discloses a TFT using an electrode surface treatment agent having a functional group that forms a chemical bond with a metal.

また、ソース・ドレイン電極の材料としては仕事関数の大きい金（Ａｕ）のような貴金属が使用されてきたが、金はコストが高く、パターニングが困難であり、トランジスタアレイのような大きな面積のものを形成するには不向きである。   In addition, noble metals such as gold (Au) having a large work function have been used as a material for the source / drain electrodes. However, gold is expensive, difficult to pattern, and has a large area such as a transistor array. Not suitable for forming

また、電極層を積層する場合、工程数が増加することや位置あわせの精度が必要となるなど、プロセスの難易度が上がってしまうという問題点もある。   Further, in the case of laminating the electrode layers, there is a problem that the difficulty of the process is increased, for example, the number of steps is increased and the accuracy of alignment is required.

さらには、半導体層に印刷法を用いる場合、ソース・ドレイン電極、絶縁膜層の濡れ性の影響が大きいことからそれぞれの層の濡れ性を制御することが重要となる。   Further, when a printing method is used for the semiconductor layer, it is important to control the wettability of the source / drain electrodes and the insulating film layer because the wettability of each layer is significant.

特開２０１０−００３７４７号公報JP 2010-003747 A 特開２００８−０６０１１７号公報JP 2008-060117 A

Ｆｒａｎｃｉｓ Ｇａｒｎｉｅｒ， ｅｔ ａｌ．， “Ａｌｌ−Ｐｏｌｙｍｅｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ Ｒｅａｌｉｚｅｄ ｂｙ Ｐｒｉｎｔｉｎｇ Ｔｅｃｈｎｉｑｕｅｓ”， Ｓｃｉｅｎｃｅ Ｖｏｌ．２６５、１６８４（１９９４）Francis Garnier, et al. , "All-Polymer Field-Effect Transistor Realized by Printing Technologies", Science Vol. 265, 1684 (1994)

そこで、本発明はこのような問題に鑑みてなされたもので、その目的は、半導体層とソース・ドレイン電極との電気的接触抵抗が低く、半導体層のパターニング性が良いため簡易に作製可能であり、トランジスタ特性が良好である薄膜トランジスタ、薄膜トランジスタの製造方法及び該薄膜トランジスタを備える画像表示装置を提供することにある。   Therefore, the present invention has been made in view of such a problem, and its object is to make it easy to fabricate since the electrical contact resistance between the semiconductor layer and the source / drain electrodes is low and the patterning property of the semiconductor layer is good. An object of the present invention is to provide a thin film transistor having favorable transistor characteristics, a method for manufacturing the thin film transistor, and an image display device including the thin film transistor.

上記の課題を解決するための本発明の一局面は、絶縁性の基板と、ゲート電極と、ゲート絶縁層と、ソース電極およびドレイン電極と、有機半導体層とを含む薄膜トランジスタであって、ソース電極およびドレイン電極は、それぞれ第１の金属層と、第１の金属層の側面に積層された第２の金属層とを含む、薄膜トランジスタである。   One embodiment of the present invention for solving the above problem is a thin film transistor including an insulating substrate, a gate electrode, a gate insulating layer, a source electrode and a drain electrode, and an organic semiconductor layer, Each of the drain electrodes is a thin film transistor including a first metal layer and a second metal layer stacked on a side surface of the first metal layer.

また、第２の金属層が、銀、金、白金、パラジウムのいずれかを含んでもよい。   Further, the second metal layer may include any of silver, gold, platinum, and palladium.

また、第１の金属層が、モリブデンまたはモリブデンの合金を含んでもよい。   Further, the first metal layer may include molybdenum or an alloy of molybdenum.

また、第２の金属層に表面修飾処理がなされていてもよい。   Further, the second metal layer may be subjected to a surface modification treatment.

また、第１の金属層および第２の金属層のそれぞれに、異なる表面修飾処理がなされていてもよい。   Also, different surface modification treatments may be applied to each of the first metal layer and the second metal layer.

また、本発明の他の局面は、絶縁性の基板上にゲート電極を形成する工程と、ゲート絶縁層を形成する工程と、ソース電極およびドレイン電極を形成する工程と、有機半導体層を形成する工程とを有し、ソース電極およびドレイン電極を形成する工程は、第１の金属層が形成された後、第１の金属層の側面に第２の金属層が積層される工程と、第１の金属層および第２の金属層に表面処理を行う工程とを有する、薄膜トランジスタの製造方法である。   Another embodiment of the present invention provides a step of forming a gate electrode over an insulating substrate, a step of forming a gate insulating layer, a step of forming a source electrode and a drain electrode, and forming an organic semiconductor layer. Forming a source electrode and a drain electrode. The step of forming a first metal layer and then stacking a second metal layer on a side surface of the first metal layer includes the steps of: Performing a surface treatment on the metal layer and the second metal layer.

また、本発明の他の局面は、上述の薄膜トランジスタを用いた画像表示媒体を含む、画像表示装置である。   Another aspect of the present invention is an image display device including an image display medium using the above-described thin film transistor.

また、画像表示媒体は、電気泳動方式で表示する電気泳動体であってもよい。   Further, the image display medium may be an electrophoretic body for displaying by an electrophoretic method.

また、本発明の他の局面は、上述の薄膜トランジスタを用いた、センサー装置である。   Another aspect of the present invention is a sensor device using the above thin film transistor.

本発明によれば、半導体層とソース・ドレイン電極間との電気的接触抵抗が低く、半導体層のパターニング性が良いため簡易に作製可能であり、トランジスタ特性が良好である薄膜トランジスタ、薄膜トランジスタの製造方法及び薄膜トランジスタを備える画像表示装置を提供することができる。   According to the present invention, a thin film transistor which has low electric contact resistance between a semiconductor layer and a source / drain electrode, has good patterning properties of a semiconductor layer, can be easily manufactured, and has good transistor characteristics, and a method for manufacturing a thin film transistor And an image display device including the thin film transistor.

本発明の第１の実施形態に係る薄膜トランジスタの断面図Sectional view of the thin film transistor according to the first embodiment of the present invention 本発明の第２の実施形態に係る薄膜トランジスタの断面図Sectional view of a thin film transistor according to a second embodiment of the present invention 本発明の第３の実施形態に係る薄膜トランジスタの断面図Sectional view of a thin film transistor according to a third embodiment of the present invention 本発明の薄膜トランジスタのソース電極、ドレイン電極の形成方法を示す模式図Schematic diagram showing a method for forming a source electrode and a drain electrode of a thin film transistor of the present invention. 比較例に係る薄膜トランジスタの断面図Sectional view of a thin film transistor according to a comparative example

以下、本発明の実施の形態を、図面を用いて詳細に説明するが本発明はこれらに限定されるものではない。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings, but the present invention is not limited thereto.

図１に、本発明の第１の実施形態に係る薄膜トランジスタ１００の断面図を示す。薄膜トランジスタ１００は、基板１と、ゲート電極２と、ゲート絶縁膜３と、ソース電極４と、ドレイン電極５と、ソース電極４とドレイン電極５との間に積層された半導体層６と、半導体層６上に積層された保護層７とを含む。ソース電極４およびドレイン電極５は、それぞれ後述する第１の金属層８と、第１の金属層８の側面に積層して形成された第２の金属層９とを含む。次に、薄膜トランジスタ１００の製造方法及び各構成について説明をする。   FIG. 1 is a sectional view of a thin film transistor 100 according to the first embodiment of the present invention. The thin film transistor 100 includes a substrate 1, a gate electrode 2, a gate insulating film 3, a source electrode 4, a drain electrode 5, a semiconductor layer 6 laminated between the source electrode 4 and the drain electrode 5, 6 and a protective layer 7 laminated on the protective layer 6. Each of the source electrode 4 and the drain electrode 5 includes a first metal layer 8 to be described later and a second metal layer 9 formed on the side surface of the first metal layer 8. Next, a method for manufacturing the thin film transistor 100 and each configuration will be described.

初めに、絶縁性の基板１を準備する。基材１に用いる材料は特に限定されるものではないが、ポリエチレンテレフタレート（ＰＥＴ）やポリイミド、ポリエーテルスルホン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネートなどのフレキシブルなプラスチック材料、石英などのガラス基材やシリコンウェハーなどがある。   First, an insulating substrate 1 is prepared. The material used for the substrate 1 is not particularly limited, but a flexible plastic material such as polyethylene terephthalate (PET), polyimide, polyethersulfone (PES), polyethylene naphthalate (PEN), polycarbonate, and glass such as quartz. There are a base material and a silicon wafer.

次に、基板１上にゲート電極２を形成する。ゲート電極２に用いる材料は特に限定されるものではないが、Ａｌ、Ｃｒ、Ａｕ、Ａｇ、Ｎｉ、Ｃｕ、Ｍｏ等の金属や、ＩＴＯ等の透明導電膜を使用することができる。ゲート電極２の形成方法としては、蒸着やスパッタ成膜後にフォトリソグラフィー法で形成してもよいが、印刷法（スクリーン印刷、フレキソ印刷、グラビア印刷、オフセット印刷、反転オフセット印刷等）を用いることができる。印刷を用いる場合、銀（Ａｇ）インク、ニッケル（Ｎｉ）インク、銅（Ｃｕ）インク等を用いることができる。特に、フレキソ印刷、反転オフセット印刷は、薄膜印刷が可能で平坦性に優れており、ゲート電極２の形成方法として好適である。   Next, a gate electrode 2 is formed on the substrate 1. The material used for the gate electrode 2 is not particularly limited, but a metal such as Al, Cr, Au, Ag, Ni, Cu, or Mo, or a transparent conductive film such as ITO can be used. The gate electrode 2 may be formed by a photolithography method after vapor deposition or sputtering, but a printing method (screen printing, flexo printing, gravure printing, offset printing, reverse offset printing, or the like) may be used. it can. When printing is used, silver (Ag) ink, nickel (Ni) ink, copper (Cu) ink, or the like can be used. In particular, flexographic printing and reverse offset printing are suitable as a method for forming the gate electrode 2 since thin film printing is possible and excellent in flatness.

次に、基板１、ゲート電極２上にゲート絶縁膜３を形成する。ゲート絶縁膜３の材料は酸化珪素（ＳｉＯｘ）、酸化アルミニウム（ＡｌＯｘ）、酸化タンタル（ＴａＯｘ）、酸化イットリウム（ＹＯｘ）、酸化ジルコニウム（ＺｒＯｘ）、酸化ハフニウム（ＨｆＯｘ）などの酸化物系絶縁材料や窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯＮ）や、ポリメチルメタクリレート（ＰＭＭＡ）等のポリアクリレート、ポリビニルアルコール（ＰＶＡ）、ポリビニルフェノール（ＰＶＰ）等の樹脂材料、ポリシルセスキオキサン（ＰＳＱ）のような有機／無機ハイブリッド樹脂を使用することができるが、これらに限定されるものではない。これらは単層であっても、２層以上積層してもよいし、成長方向に向けて組成を傾斜したものでも構わない。   Next, a gate insulating film 3 is formed on the substrate 1 and the gate electrode 2. The gate insulating film 3 is made of an oxide-based insulating material such as silicon oxide (SiOx), aluminum oxide (AlOx), tantalum oxide (TaOx), yttrium oxide (YOx), zirconium oxide (ZrOx), and hafnium oxide (HfOx). Polyacrylates such as silicon nitride (SiNx), silicon oxynitride (SiON) and polymethyl methacrylate (PMMA), resin materials such as polyvinyl alcohol (PVA) and polyvinyl phenol (PVP), and polysilsesquioxane (PSQ) Such organic / inorganic hybrid resins can be used, but are not limited thereto. These may be a single layer, a laminate of two or more layers, or a composition whose composition is inclined toward the growth direction.

ゲート絶縁膜３の形成方法については、真空蒸着法、イオンプレーティング法、スパッタ法、レーザーアブレーション法、プラズマＣＶＤ法、光ＣＶＤ法、ホットワイヤーＣＶＤ法等の真空成膜法や、スピンコート法、ダイコート法、スクリーン印刷法等のウェット成膜法等を適宜材料に応じて用いることが出来る。   The method for forming the gate insulating film 3 includes a vacuum deposition method, an ion plating method, a sputtering method, a laser ablation method, a plasma CVD method, a photo CVD method, a hot wire CVD method, and other vacuum film forming methods, a spin coating method, A wet film formation method such as a die coating method and a screen printing method can be used as appropriate depending on the material.

次に、ゲート絶縁膜３の上に第１の金属層８と第２の金属層９とを含むソース電極４およびドレイン電極５を形成する。第１の金属層８の材料には、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）やその他ＭｏＮｂのようなモリブデン合金などの金属材料を用いることができる。   Next, the source electrode 4 and the drain electrode 5 including the first metal layer 8 and the second metal layer 9 are formed on the gate insulating film 3. As a material of the first metal layer 8, a metal material such as aluminum (Al), molybdenum (Mo), or a molybdenum alloy such as MoNb can be used.

第１の金属層８は、例えばフォトリソグラフィー法により形成することができる。パターン形成部分をレジストにより保護し、エッチングによって不要部分を除去して行う。エッチング工程後に第２の金属層９の形成を行い、その後に第１の金属層８上のレジストを剥離する。   The first metal layer 8 can be formed by, for example, a photolithography method. The pattern formation portion is protected by a resist, and unnecessary portions are removed by etching. After the etching step, the second metal layer 9 is formed, and thereafter, the resist on the first metal layer 8 is stripped.

第２の金属層９の材料には、銀、金、白金、パラジウムを用いることができる。これら貴金属系の金属は仕事関数が大きく、有機半導体への正孔注入障壁が小さくなり、好ましい。また、表面修飾層を形成することでさらに接触抵抗を小さくすることが可能である。第２の金属層９を形成する方法としては、特に限定されるものではないが、第２の金属塩の水溶液に浸漬させる方法が挙げられる。   As a material of the second metal layer 9, silver, gold, platinum, or palladium can be used. These noble metal-based metals are preferable because they have a large work function and a small hole injection barrier to an organic semiconductor. Further, the contact resistance can be further reduced by forming the surface modification layer. The method of forming the second metal layer 9 is not particularly limited, but a method of immersing the second metal layer 9 in an aqueous solution of a second metal salt can be used.

第２の金属層９を側面のみに積層して形成し、特に仕事関数の大きい貴金属系の金属を選択することで有機半導体材料への正孔注入障壁が小さくなることで、接触抵抗が小さくなる。また、上面となる第１の金属層８上に第２の金属層９とは異なる疎水性の大きい表面修飾処理層を形成することができ、その後に形成する半導体層６の印刷性を向上させることが可能となる。   The second metal layer 9 is formed by laminating only on the side surface, and particularly, by selecting a noble metal-based metal having a large work function, the hole injection barrier to the organic semiconductor material is reduced, and the contact resistance is reduced. . In addition, a surface modification treatment layer having high hydrophobicity different from that of the second metal layer 9 can be formed on the first metal layer 8 serving as the upper surface, and the printability of the subsequently formed semiconductor layer 6 is improved. It becomes possible.

第１の金属層８上への表面修飾層１０の形成には、金属層または酸素原子との親和性を有し、表面修飾を施すことのできる各種材料を用いることができる。有機薄膜層に用いることができる材料のなかでも、好ましくは自己組織化単分子膜（ＳＡＭｓ）剤として知られる材料が好適ある。   For forming the surface modification layer 10 on the first metal layer 8, various materials that have affinity for the metal layer or oxygen atoms and can be subjected to surface modification can be used. Among the materials that can be used for the organic thin film layer, preferably, a material known as a self-assembled monolayer (SAMs) agent is suitable.

第１の金属層および第２の金属層のそれぞれに表面修飾層を行ってもよい。図２に、第２の金属層９の側面に表面修飾層１１を設けたソース電極４およびドレイン電極５を備える第２の実施形態に係る薄膜トランジスタ１０１の断面図を示す。また、図３に、第１の金属層８の上面に表面修飾層１０を設けるとともに、第２の金属層９の側面に表面修飾層１１を設けたソース電極４およびドレイン電極５を備える第３の実施形態に係る薄膜トランジスタ１０２の断面図を示す。   A surface modification layer may be provided on each of the first metal layer and the second metal layer. FIG. 2 is a cross-sectional view of a thin film transistor 101 according to the second embodiment including a source electrode 4 and a drain electrode 5 each having a surface modification layer 11 provided on a side surface of a second metal layer 9. Further, FIG. 3 shows a third example in which the surface modification layer 10 is provided on the upper surface of the first metal layer 8 and the source electrode 4 and the drain electrode 5 in which the surface modification layer 11 is provided on the side surface of the second metal layer 9. 1 shows a sectional view of a thin film transistor 102 according to the embodiment.

表面修飾層１０に用いる材料としては、フッ素原子、フェニル基を有するカルボン酸、ホスホン酸類、その他にはシランカップリング剤などが挙げられるが、これらに限定されるものではない。半導体層６の印刷性を制御するためには疎水性の高いフッ素原子が含まれている方が好ましい。   Examples of the material used for the surface modification layer 10 include a fluorine atom, a carboxylic acid having a phenyl group, a phosphonic acid, and a silane coupling agent, but are not limited thereto. In order to control the printability of the semiconductor layer 6, it is preferable that a fluorine atom having high hydrophobicity is contained.

第２の金属層９の側面に形成される表面修飾層１１の材料には、フッ素原子を含むチオール化合物などが挙げられるが、これらに限定されるものではない。このような表面修飾材料を用いることで有機半導体への正孔注入を改善でき、電気的接触抵抗を下げることができる。   Examples of the material of the surface modification layer 11 formed on the side surface of the second metal layer 9 include a thiol compound containing a fluorine atom, but are not limited thereto. By using such a surface modification material, hole injection into an organic semiconductor can be improved, and electrical contact resistance can be reduced.

これら第１の金属層９及び第２の金属層１０上の表面修飾層１０、１１は、上述の有機薄膜層材料の溶液に第１の金属層９及び第２の金属層１０が形成された基板を浸漬させることによって行うことができる。また、その後加熱処理を行っても良い。   The surface modification layers 10 and 11 on the first metal layer 9 and the second metal layer 10 were formed by forming the first metal layer 9 and the second metal layer 10 in a solution of the organic thin film layer material described above. This can be done by immersing the substrate. After that, heat treatment may be performed.

次に、ゲート絶縁膜３、ソース電極４およびドレイン電極５上に、ソース電極４とドレイン電極５とを接続するように半導体層６を形成する。半導体層６の材料としては、ペンタセン、テトラセン、フタロシアニン、ペリレン、チオフェン、ベンゾジチオフェン、アントラジチオフェン、およびそれらの誘導体のような低分子系有機半導体材料および、カーボンナノチューブのような炭素化合物、ポリチオフェン、ポリアリルアミン、フルオレンビチオフェン共重合体、およびそれらの誘導体のような高分子系有機半導体材料を用いることができるが、これらに限定されるものではない。半導体層６の形成方法としては、例えば、凸版印刷法、反転オフセット印刷法、インクジェット印刷法、スクリーン印刷法、スプレーコート法、スピンコート法等公知の方法を好適に用いることができる。また、フレキソ印刷も、大面積化が容易であるので好ましい。また、半導体層６の形状は特に限定されるものではなく、ドットなどの島状形状であっても、ソース配線に平行な向きのストライプ形状であっても良い。   Next, a semiconductor layer 6 is formed on the gate insulating film 3, the source electrode 4, and the drain electrode 5 so as to connect the source electrode 4 and the drain electrode 5. Examples of the material of the semiconductor layer 6 include low molecular organic semiconductor materials such as pentacene, tetracene, phthalocyanine, perylene, thiophene, benzodithiophene, anthradithiophene, and derivatives thereof, carbon compounds such as carbon nanotubes, and polythiophene. However, high molecular organic semiconductor materials such as polyallylamine, fluorenebithiophene copolymer, and derivatives thereof can be used, but are not limited thereto. As a method for forming the semiconductor layer 6, a known method such as a letterpress printing method, a reverse offset printing method, an inkjet printing method, a screen printing method, a spray coating method, and a spin coating method can be suitably used. Also, flexographic printing is preferable because it is easy to increase the area. In addition, the shape of the semiconductor layer 6 is not particularly limited, and may be an island shape such as a dot or a stripe shape parallel to the source wiring.

次に、半導体層６上に保護層７を形成する。保護層７は半導体層６を保護するために形成される。保護層７は少なくとも半導体層６のチャネル部分と重なる領域を覆うように形成される必要がある。   Next, a protective layer 7 is formed on the semiconductor layer 6. The protective layer 7 is formed to protect the semiconductor layer 6. The protective layer 7 needs to be formed so as to cover at least a region overlapping the channel portion of the semiconductor layer 6.

保護層７の材料としては、酸化珪素、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニウム、酸化チタン等の無機材料、または、ＰＭＭＡ（ポリメチルメタクリレート）等のポリアクリレート、ＰＶＡ（ポリビニルアルコール）、ＰＶＰ（ポリビニルフェノール）、フッ素系樹脂等の絶縁材料が挙げられるがこれらに限定されるものではない。   Examples of the material of the protective layer 7 include inorganic materials such as silicon oxide, aluminum oxide, tantalum oxide, yttrium oxide, hafnium oxide, hafnium aluminate, zirconium oxide, and titanium oxide, and polyacrylates such as PMMA (polymethyl methacrylate). Insulating materials such as PVA (polyvinyl alcohol), PVP (polyvinyl phenol), and fluorine-based resin are exemplified, but not limited thereto.

保護層７の形成方法は、凸版印刷法、反転オフセット印刷法、インクジェット印刷法、スクリーン印刷法、スプレーコート法、スピンコート法等公知の方法を好適に用いることができるが、工程が低温で、工程数が少なく、安価な印刷法で形成することが好ましい。特にスクリーン印刷はインク粘度の適用範囲が広く、インク材料選択性が高く、インク使用効率が高く、また、大面積化が容易であり好ましい。また、フレキソ印刷も、大面積化が容易であるので好ましい。また、保護層７の形状は特に限定されるものではなく、ドットなどの島状形状であっても、ソース配線に平行な向きのストライプ形状であっても良い。   As a method for forming the protective layer 7, known methods such as letterpress printing, reverse offset printing, ink jet printing, screen printing, spray coating, and spin coating can be preferably used. It is preferable to use a low-cost printing method with a small number of steps. In particular, screen printing is preferable because the application range of ink viscosity is wide, ink material selectivity is high, ink use efficiency is high, and area enlargement is easy. Also, flexographic printing is preferable because it is easy to increase the area. The shape of the protective layer 7 is not particularly limited, and may be an island shape such as a dot or a stripe shape parallel to the source wiring.

＜画像表示装置＞
複数の薄膜トランジスタ１００、１０１、１０２をマトリクス状に配置することにより、薄膜トランジスタアレイとすることができる。薄膜トランジスタアレイは、画像表示媒体と組み合わせて画像表示装置に用いることができる。画像表示媒体としては、電気泳動型反射表示装置、透過型液晶表示装置、反射型液晶表示装置、半透過型液晶表示装置、有機ＥＬ表示装置及び無機ＥＬ表示装置等の各画像表示媒体を用いることができる。画像表示装置としては電子ペーパー、有機ＥＬ表示装置または液晶表示装置に用いることができる。 <Image display device>
By arranging a plurality of thin film transistors 100, 101, and 102 in a matrix, a thin film transistor array can be obtained. The thin film transistor array can be used for an image display device in combination with an image display medium. As an image display medium, each image display medium such as an electrophoretic reflective display device, a transmissive liquid crystal display device, a reflective liquid crystal display device, a transflective liquid crystal display device, an organic EL display device, and an inorganic EL display device is used. Can be. As an image display device, an electronic paper, an organic EL display device, or a liquid crystal display device can be used.

また、本発明の薄膜トランジスタ１００、１０１、１０２は、圧力センサー、光学センサー、化学センサー、バイオセンサーなどのセンサー装置に用いることができる。以下、実施例を元に説明する。   Further, the thin film transistors 100, 101, and 102 of the present invention can be used for sensor devices such as a pressure sensor, an optical sensor, a chemical sensor, and a biosensor. Hereinafter, description will be made based on embodiments.

本発明の各実施形態に係る薄膜トランジスタアレイ基板を製造し、その評価を行った結果を示す。薄膜トランジスタ１０３の基材１の材料として、ポリイミド（宇部興産製）を用いた。基材１の上にアルミニウムをスパッタ法により１００ｎｍ成膜し、ポジレジストを用いたフォトリソグラフィー、エッチング、レジスト剥離によりゲート電極２を形成した。次にゲート電極２を形成した基材１の上にアクリル系樹脂をダイコーターにより塗布して、１８０℃で１時間乾燥させてゲート絶縁膜３を形成した。   The result of manufacturing the thin film transistor array substrate according to each embodiment of the present invention and evaluating the same is shown. Polyimide (manufactured by Ube Industries) was used as a material of the base material 1 of the thin film transistor 103. A 100 nm aluminum film was formed on the base material 1 by a sputtering method, and a gate electrode 2 was formed by photolithography using a positive resist, etching, and resist peeling. Next, an acrylic resin was applied on the base material 1 on which the gate electrode 2 was formed by a die coater and dried at 180 ° C. for 1 hour to form a gate insulating film 3.

次に、ソース電極４、ドレイン電極５の形成方法について、図４を用いて説明する。
初めに、図４の（ａ）に示すように、ゲート絶縁膜３の上にスパッタリング法によりＭｏＮｂ層３０を１００ｎｍ成膜した。
次に、図４の（ｂ）に示すように、ポジレジスト３１をスピンコートにより塗布した。次に、図４の（ｃ）に示すように、露光、現像を行い、レジスト３１をパターニングして、パターニングされたレジスト層３２を得た。次に、図４の（ｄ）に示すように、ＭｏＮｂ層３０のエッチングを行い、第１の金属層８をパターニングした。次に、図４の（ｅ）に示すように、０．１ｍＭの銀を含む水溶液に浸漬させ、第１の金属層８の側面に第２の金属層９を形成した。次に、図４の（ｆ）に示すように、レジスト３１を剥離した。次に、図４の（ｇ）に示すように、ペンタフルオロチオフェノール溶液（東京化成工業製）に浸漬させ、第２の金属層９の側面に第２の表面修飾層１１を形成した。次に、図４の（ｈ）に示すように、ペルフルオロオクタンホスホン酸をイソプロピルアルコールに溶解させ５ｍｍｏｌ溶液を作製し、１時間浸漬させ、ホットプレート１４０℃で１時間焼成し、第１の表面修飾層１０を形成した。このように、図４の（ａ）〜（ｈ）に示した工程を経て、ソース電極４及びドレイン電極５を形成した。 Next, a method for forming the source electrode 4 and the drain electrode 5 will be described with reference to FIG.
First, as shown in FIG. 4A, a MoNb layer 30 having a thickness of 100 nm was formed on the gate insulating film 3 by a sputtering method.
Next, as shown in FIG. 4B, a positive resist 31 was applied by spin coating. Next, as shown in FIG. 4C, exposure and development were performed, and the resist 31 was patterned to obtain a patterned resist layer 32. Next, as shown in FIG. 4D, the MoNb layer 30 was etched, and the first metal layer 8 was patterned. Next, as shown in FIG. 4E, the second metal layer 9 was formed on the side surface of the first metal layer 8 by immersion in an aqueous solution containing 0.1 mM silver. Next, as shown in FIG. 4F, the resist 31 was peeled off. Next, as shown in (g) of FIG. 4, a second surface modification layer 11 was formed on the side surface of the second metal layer 9 by immersion in a pentafluorothiophenol solution (manufactured by Tokyo Chemical Industry). Next, as shown in FIG. 4H, perfluorooctanephosphonic acid was dissolved in isopropyl alcohol to prepare a 5 mmol solution, immersed for 1 hour, and baked at 140 ° C. for 1 hour on a hot plate to form a first surface modification. Layer 10 was formed. Thus, the source electrode 4 and the drain electrode 5 were formed through the steps shown in FIGS.

次に、半導体材料として、６，１３−ビス（トリイソプロピルシリルエチニル）ペンタセン（ＴＩＰＳ−ペンタセン）（Ａｌｄｒｉｃｈ製）をテトラリン（関東化学製）に２重量％で溶解させたものをインキとして用い、フレキソ印刷法にて半導体６を形成した。第１の表面修飾層１０は疎水性であるため、半導体材料がソース電極４、ドレイン電極５上面に塗れ広がることなく、良好に印刷可能であった。   Next, as a semiconductor material, 6,13-bis (triisopropylsilylethynyl) pentacene (TIPS-pentacene) (manufactured by Aldrich) dissolved in tetralin (manufactured by Kanto Chemical) at 2% by weight was used as an ink. Semiconductor 6 was formed by a printing method. Since the first surface modification layer 10 was hydrophobic, the semiconductor material could be printed well without spreading on the upper surfaces of the source electrode 4 and the drain electrode 5.

次に、半導体層６上にフッ素樹脂をフレキソ印刷法によって塗布し、１００℃で乾燥して、保護層７とした。   Next, a fluororesin was applied on the semiconductor layer 6 by flexographic printing, and dried at 100 ° C. to form a protective layer 7.

製造した薄膜トランジスタ１０３のトランジスタ特性を測定した。測定は半導体パラメータアナライザーＢ１５００Ａ（アジレント製）を用いて行った。   The transistor characteristics of the manufactured thin film transistor 103 were measured. The measurement was performed using a semiconductor parameter analyzer B1500A (manufactured by Agilent).

測定の結果、このようにして作製された実施例１に係る薄膜トランジスタ１００において、トランジスタのＩ_ｏｎとＩ_ｏｆｆ電流値の比であるオンオフ比が１０^４となり、良好なトランジスタ特性を示すことが確認できた。 As a result of the measurement, in the thin film transistor 100 according to the first embodiment was thus produced, on-off ratio is I _on the I _off ratio of the current value of the transistor can be confirmed that indicated 10 ^4, and the good transistor characteristics Was.

ソース電極４及びドレイン電極５の第１の表面修飾層１０がないこと以外は実施例１と同様にして、薄膜トランジスタ１０１を作製した。第１の表面修飾層１０がないため、半導体層６のパターニングが第１の金属層８側に広がってしまったが、オンオフ比が１０^４となり、良好なトランジスタ特性を確認することができた。 A thin film transistor 101 was manufactured in the same manner as in Example 1 except that the first surface modification layer 10 of the source electrode 4 and the drain electrode 5 was not provided. Since there is no first surface modification layer 10, the patterning of the semiconductor layer 6 but had spread to the first metal layer 8 side, the on-off ratio could be confirmed 10 ^4, and the good transistor characteristics.

ソース電極４及びドレイン電極５の第１の表面修飾層１０、第２の表面修飾層１１がないこと以外は実施例１と同様にして、薄膜トランジスタ１０２を作製した。表面修飾層を形成していないため、電気的接触抵抗が高く、オンオフ比が１０^３となったが、良好なトランジスタ特性を確認することができた。 A thin film transistor 102 was manufactured in the same manner as in Example 1 except that the first surface modification layer 10 and the second surface modification layer 11 of the source electrode 4 and the drain electrode 5 were not provided. Because it does not form a surface modification layer, high electrical contact resistance, but the on-off ratio becomes 10 ^3, it was possible to verify the satisfactory transistor characteristics.

比較例Comparative example

比較例として、以下に説明する薄膜トランジスタを作製した。図５に、比較例に係る薄膜トランジスタ５００の断面図を示す。比較例に係る薄膜トランジスタ５００は、ソース電極２１、ドレイン電極２２の形成方法が異なること以外は実施例１と同様である。具体的には、ＭｏＮｂをスパッタリング法により１００ｎｍ成膜し、ポジレジストを用いた露光、現像、エッチング、レジスト剥離し、ソース電極２１、ドレイン電極２２とした。   As a comparative example, a thin film transistor described below was manufactured. FIG. 5 shows a cross-sectional view of a thin film transistor 500 according to a comparative example. The thin film transistor 500 according to the comparative example is the same as the first embodiment except that the method of forming the source electrode 21 and the drain electrode 22 is different. Specifically, MoNb was formed to a thickness of 100 nm by a sputtering method, and was exposed to light using a positive resist, developed, etched, and stripped of resist to form a source electrode 21 and a drain electrode 22.

その結果、半導体層とソース・ドレイン電極間の電気的接触抵抗が大きく、Ｉ_ｏｎが小さく、オンオフ比１０^２となり、良好なトランジスタ特性は得られなかった。 As a result, large electrical contact resistance between the semiconductor layer and the source and drain electrodes, small I _on, off ratio 10 ^2, and good transistor characteristics were not obtained.

＜画像表示装置＞
実施例１、２、３で作製した薄膜トランジスタ１００〜１０２をマトリクス状に配置し、薄膜トランジスタアレイとし、対向電極との間に挟んだ電気泳動方式の画像表示媒体を駆動したところ、表示の切り換えも問題なく良好に表示可能であることが確認された。 <Image display device>
When the thin film transistors 100 to 102 manufactured in Examples 1, 2, and 3 are arranged in a matrix to form a thin film transistor array, and an electrophoretic image display medium sandwiched between the thin film transistors and a counter electrode is driven, display switching is also a problem. It was confirmed that the display was possible without any problem.

比較例で作製した薄膜トランジスタ５００をマトリクス状に配置し、薄膜トランジスタアレイとし、対向電極との間に挟んだ電気泳動方式の画像表示媒体を駆動したところ、オンオフ比が小さく、良好な表示をすることができなかった。   When the thin film transistors 500 manufactured in the comparative example were arranged in a matrix to form a thin film transistor array, and an electrophoretic image display medium sandwiched between the thin film transistor and a counter electrode was driven, the on / off ratio was small, and a favorable display was obtained. could not.

＜電気的接触抵抗評価＞
実施例１、２、３、比較例それぞれの半導体層とソース・ドレイン電極間の接触抵抗の評価を行った。評価は、半導体パラメータアナライザーＢ１５００Ａ（アジレント製）を用いて、出力特性を測定し、その出力特性の結果からＴＬＭ法（Ｔｒａｎｓｆｅｒ Ｌｉｎｅ Ｍｅｔｈｏｄ）を用いて、接触抵抗を算出した。接触抵抗の測定結果は、１０^５Ωｃｍ以下であるものを「＋＋」、１０^５Ωｃｍより大きく〜１０^６Ωｃｍ未満のものを「＋」、１０^６Ωｃｍ以上であるものを「−」として表１に示す。表１にはそれぞれのオンオフ比とその結果の判定を合わせて表記している。オンオフ比について、１０^４以上である場合は良好で安定したトランジスタ特性を有するものとして「＋＋」で示し、オンオフ比が１０^３のトランジスタ特性であったものは「＋」で示し、１０^３未満である場合はトランジスタ特性が良好でないものとして「−」で示した。表１に示すように、第２の金属層９を形成し、表面修飾層を形成したものは最も良好な特性を示した。また、表面修飾層を形成しなかった場合でも、第２の金属層９を形成することにより良好な特性を示した。 <Evaluation of electrical contact resistance>
The contact resistance between the semiconductor layer and the source / drain electrode of each of Examples 1, 2, 3 and Comparative Example was evaluated. In the evaluation, the output characteristics were measured using a semiconductor parameter analyzer B1500A (manufactured by Agilent), and the contact resistance was calculated from the results of the output characteristics by using the TLM method (Transfer Line Method). Contact resistance measurements, ¹⁰⁵ [Omega] cm "++" and not more than "+" and those of less than 10 ⁵ greater than [Omega] cm to 10 ⁶ [Omega] cm, what is 10 ⁶ [Omega] cm or more - Table 1 as "" Shown in Table 1 also shows the respective on / off ratios and the determination of the results. For on-off ratio, if it is 10 ⁴ or more indicated by "++" as having a good and stable transistor characteristics, as on-off ratio was transistor characteristics 10 ³ indicated by "+" in less than 10 ³ In some cases, "-" indicates that the transistor characteristics were not good. As shown in Table 1, the one in which the second metal layer 9 was formed and the surface modification layer was formed showed the best characteristics. Even when the surface modification layer was not formed, good characteristics were exhibited by forming the second metal layer 9.

本発明は、画像表示装置、ＲＦＩＤタグ、センサー等に有用である。   The present invention is useful for an image display device, an RFID tag, a sensor, and the like.

１ 基板
２ ゲート電極
３ 絶縁膜層
４ ソース電極
５ ドレイン電極
６ 半導体層
７ 保護層
８ 第１の金属層
９ 第２の金属層
１０ 第１の表面修飾層
１１ 第２の表面修飾層
２１ ソース電極
２２ ドレイン電極
３０ スパッタ金属膜
３１ レジスト
３２ パターニングされたレジスト
１００、１０１、１０２、５００ 薄膜トランジスタ Reference Signs List 1 substrate 2 gate electrode 3 insulating film layer 4 source electrode 5 drain electrode 6 semiconductor layer 7 protective layer 8 first metal layer 9 second metal layer 10 first surface modification layer 11 second surface modification layer 21 source electrode 22 drain electrode 30 sputtered metal film 31 resist 32 patterned resist 100, 101, 102, 500 thin film transistor

Claims (9)

絶縁性の基板と、ゲート電極と、ゲート絶縁層と、ソース電極およびドレイン電極と、有機半導体層とを含む薄膜トランジスタであって、
前記ソース電極およびドレイン電極は、それぞれ第１の金属層と、前記第１の金属層の側面に積層された第２の金属層とを含む、薄膜トランジスタ。 An insulating substrate, a gate electrode, a gate insulating layer, a source electrode and a drain electrode, a thin film transistor including an organic semiconductor layer,
The thin film transistor, wherein each of the source electrode and the drain electrode includes a first metal layer and a second metal layer stacked on a side surface of the first metal layer. 前記第２の金属層が、銀、金、白金、パラジウム、銅のいずれかを含む、請求項１に記載の薄膜トランジスタ。   The thin film transistor according to claim 1, wherein the second metal layer includes any of silver, gold, platinum, palladium, and copper. 前記第１の金属層が、モリブデンまたはモリブデンの合金を含む、請求項１または２に記載の薄膜トランジスタ。   The thin film transistor according to claim 1, wherein the first metal layer includes molybdenum or an alloy of molybdenum. 前記第２の金属層に表面修飾処理がなされている、請求項１〜３のいずれかに記載の薄膜トランジスタ。   The thin film transistor according to claim 1, wherein a surface modification treatment is performed on the second metal layer. 前記第１の金属層および前記第２の金属層のそれぞれに、異なる表面修飾処理がなされている、請求項４に記載の薄膜トランジスタ。   The thin film transistor according to claim 4, wherein a different surface modification treatment is applied to each of the first metal layer and the second metal layer. 絶縁性の基板上にゲート電極を形成する工程と、ゲート絶縁層を形成する工程と、ソース電極およびドレイン電極を形成する工程と、有機半導体層を形成する工程とを有し、
前記ソース電極およびドレイン電極を形成する工程は、
第１の金属層が形成された後、前記第１の金属層の側面に第２の金属層が積層される工程と、前記第１の金属層および前記第２の金属層に表面処理を行う工程とを有する、薄膜トランジスタの製造方法。 A step of forming a gate electrode on an insulating substrate, a step of forming a gate insulating layer, a step of forming a source electrode and a drain electrode, and a step of forming an organic semiconductor layer,
Forming the source electrode and the drain electrode,
After the first metal layer is formed, a step of laminating a second metal layer on a side surface of the first metal layer, and performing a surface treatment on the first metal layer and the second metal layer And a method for manufacturing a thin film transistor. 請求項１〜５のいずれかに記載の薄膜トランジスタを用いた画像表示媒体を含む、画像表示装置。   An image display device comprising an image display medium using the thin film transistor according to claim 1. 前記画像表示媒体は、電気泳動方式で表示する電気泳動体である、請求項７に記載の画像表示装置。   The image display device according to claim 7, wherein the image display medium is an electrophoretic body for displaying by an electrophoresis method. 請求項１〜５のいずれかに記載の薄膜トランジスタを用いた、センサー装置。   A sensor device using the thin-film transistor according to claim 1.