JP2020017910A - ストリーキング補正回路、撮像装置、及び、電子機器 - Google Patents

Abstract

【課題】撮像画面内の特徴的なオフセットやノイズに対して効果的にノイズ抑制を行うことができるストリーキング補正回路を提供する。【解決手段】本開示のストリーキング補正回路は、受光部を含む画素が行列状に配置されて成る画素アレイ部の端部に設けられた遮光部の遮光画素の信号を基に補正信号を生成する補正信号生成部、及び、補正信号生成部で生成された補正信号を用いて、画素アレイ部の有効画素の信号に対して補正処理を行う補正処理部から成る。そして、補正信号生成部は、撮像画像内の特異点の位置を基準として、撮像画像を複数の領域に分割し、分割した各領域毎に遮光画素の信号を用いて補正信号を生成する。補正処理部は、分割した各領域毎に生成された補正信号を用いて補正処理を行う。【選択図】 図７

Description

本開示は、ストリーキング補正回路、撮像装置、及び、電子機器に関する。

撮像装置では、種々の要因によって、撮像画像に水平方向（即ち、行列状の画素配列の行方向）にストリーキングと称される筋状のノイズが生じる場合がある。このストリーキングに起因する画質の劣化を抑制するために、撮像装置の信号処理部には、ストリーキング補正回路が設けられている。

従来、ストリーキング補正回路では、画素アレイ部の水平方向の両端部に設けられた遮光部の遮光画素の信号から黒レベルやノイズレベルを検出し、この検出したレベルに基づいて、左右平均や線形補間などによって補正値を算出し、この算出した補正値を用いて補正を行うようにしていた（例えば、特許文献１参照）。

特開２００８−２３６２７１号公報

上記の特許文献１に記載の従来技術では、遮光画素の信号から求められる補正値や、εフィルタやメディアンフィルタにより算出される値をベースとして補正値を求めようにしているため、撮像画面内のある領域に限定した補正値を算出することができない。そのため、撮像画面内の特徴的なオフセットやノイズに対して効果的にノイズ抑制を行うことができず、補正残りが発生してしまうことがある。

そこで、本開示は、撮像画面内の特徴的なオフセットやノイズに対して効果的にノイズ抑制を行うことができるストリーキング補正回路、当該ストリーキング補正回路を用いる撮像装置、及び、当該撮像装置を有する電子機器を提供することを目的とする。

上記の目的を達成するための本開示のストリーキング補正回路は、
受光部を含む画素が行列状に配置されて成る画素アレイ部の端部に設けられた遮光部の遮光画素の信号を基に補正信号を生成する補正信号生成部、及び、
補正信号生成部で生成された補正信号を用いて、画素アレイ部の有効画素の信号に対して補正処理を行う補正処理部から成り、
補正信号生成部は、撮像画像内の特異点の位置を基準として、撮像画像を複数の領域に分割し、分割した各領域毎に遮光画素の信号を用いて補正信号を生成し、
補正処理部は、分割した各領域毎に生成された補正信号を用いて補正処理を行うことを特徴としている。

上記の目的を達成するための本開示の撮像装置は、上記の構成のストリーキング補正回路を用いることを特徴としている。また、上記の目的を達成するための本開示の電子機器は、当該撮像装置を有することを特徴としている。

本開示によれば、撮像画面内の特徴的なオフセットやノイズに対して効果的にノイズ抑制を行うことができる。尚、ここに記載された効果に必ずしも限定されるものではなく、本明細書中に記載されたいずれかの効果であってもよい。また、本明細書に記載された効果はあくまで例示であって、これに限定されるものではなく、また付加的な効果があってもよい。

図１は、本開示の撮像装置の一例であるＣＭＯＳイメージセンサの基本的な構成の概略を示すブロック図である。 図２は、画素の回路構成の一例を示す回路図である。 図３は、画素アレイ部に列方向に沿って配線される電源線について説明する図である。 図４Ａは、画素アレイ部内に配線された２本の電源線の一部を示す図であり、図４Ｂは、１つの画素行に属する一部の画素回路の等価回路図であり、図４Ｃは、接地電位ＧＮＤに揺れが無い場合の２つの電源線間での画素トランジスタのバイアス電圧の変化を示す図であり、図４Ｄは、接地電位ＧＮＤに揺れが有る場合の２つの電源線間での画素トランジスタのバイアス電圧の変化を示す図である。 図５は、画素アレイ部の遮光部及び遮光画素について説明する図である。 図６は、実施例１に係るストリーキング補正回路の回路構成の一例を示すブロック図である。 図７は、実施例２に係る領域別補正値算出部の具体的な構成の一例を示すブロック図である。 図８は、１ライン分の画像を複数の均等領域に分割し、補正値を線形補間して算出する場合のイメージ図である。 図９は、１ライン分の画像を複数の不均等領域に分割し、補正値を線形補間して算出する場合のイメージ図である。 図１０は、１ライン分の画像を複数の不均等領域に分割し、補正値を非線形補間して算出する場合のイメージ図である。 図１１は、領域不均等・補正値非線形補間を行う非線形補正部の具体的な構成の一例を示すブロック図である。 図１２は、想定段差：例１の場合の領域均等・補正値線形補間及び領域不均等・補正値線形補間の補正結果を示す図である。 図１３は、想定段差：例２の場合の領域均等・補正値線形補間及び領域不均等・補正値非線形の補正結果を示す図である。 図１４は、本開示の技術の適用例を示す図である。 図１５は、本開示の電子機器の一例である、デジタルスチルカメラやビデオカメラ等のカメラモジュールの構成例を示すブロック図である。

以下、本開示の技術を実施するための形態（以下、「実施形態」と記述する）について図面を用いて詳細に説明する。本開示の技術は実施形態に限定されるものではない。以下の説明において、同一要素又は同一機能を有する要素には同一符号を用いることとし、重複する説明は省略する。尚、説明は以下の順序で行う。
１．本開示のストリーキング補正回路、撮像装置、及び、電子機器、全般に関する説明
２．本開示の撮像装置
２−１．ＣＭＯＳイメージセンサの構成例
２−２．画素の構成例
２−３．チップ構造について
２−４．ストリーキングについて
３．本開示の実施形態
３−１．実施例１（ストリーキング補正回路の基本形）
３−２．実施例２（領域別補正値算出部の具体的な構成例）
４．変形例
５．応用例
６．本開示の電子機器（カメラモジュールの例）
７．本開示がとることができる構成

＜本開示のストリーキング補正回路、撮像装置、及び、電子機器、全般に関する説明＞
本開示のストリーキング補正回路、撮像装置、及び、電子機器にあっては、撮像画像内の特異点について、ノイズ発生源によるノイズである構成とすることができる。そして、ノイズ発生源としては、画素アレイ部に配線された電源線を例示することができる。

上述した好ましい構成を含む本開示のストリーキング補正回路、撮像装置、及び、電子機器にあっては、補正信号生成部について、遮光部の遮光画素のうち、輝度レベルが所定の閾値を超える欠陥画素のデータを除いた遮光画素の画素データの平均値を算出し、この算出した平均値から補正信号を生成する構成とすることができる。また、補正信号生成部について、メディアンフィルタを用いて、欠陥画素のデータを除いた遮光画素の画素データの平均値を算出する構成とすることができる。

また、上述した好ましい構成を含む本開示のストリーキング補正回路、撮像装置、及び、電子機器にあっては、複数の領域に分割するに当たって、分割する領域数及び各領域のサイズについて、任意に設定可能な構成とすることができる。

また、上述した好ましい構成を含む本開示の撮像装置にあっては、補正信号生成部について、予め取得した補正信号を書き込む不揮発性メモリを有する構成とすることができる。そして、補正信号生成部は、撮像装置の起動時に、不揮発性メモリから補正信号を読み出して、補正処理部での補正処理に供するようにする。不揮発性メモリに書き込まれる補正信号については、撮像装置の出荷前の評価測定結果から導き出される構成とすることができる。

＜本開示の撮像装置＞
本開示の技術が適用される撮像装置の基本的な構成について説明する。ここでは、撮像装置として、Ｘ−Ｙアドレス方式の撮像装置の一種であるＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサを例に挙げて説明する。ＣＭＯＳイメージセンサは、ＣＭＯＳプロセスを応用して、又は、部分的に使用して作製されたイメージセンサである。

［ＣＭＯＳイメージセンサの構成例］
図１は、本開示の撮像装置の一例であるＣＭＯＳイメージセンサの基本的な構成の概略を示すブロック図である。

本例に係るＣＭＯＳイメージセンサ１は、受光素子（光電変換部）を含む画素２０が行方向及び列方向に、即ち、行列状に２次元配置されて成る画素アレイ部１１、及び、当該画素アレイ部１１の周辺回路部を有する構成となっている。ここで、行方向とは、画素行の画素２０の配列方向、即ち、画素行に沿った方向（所謂、水平方向）を言う。また、列方向とは、画素列の画素２０の配列方向、即ち、画素列に沿った方向（所謂、垂直方向）を言う。画素２０は、光電変換を行うことにより、受光した光量に応じた電荷量の光電荷を生成し、蓄積する。

画素アレイ部１１の周辺回路部は、例えば、行選択部１２、サンプル＆ホールド部１３、アナログ−デジタル変換部１４、水平転送走査部１５、並び替え部１６、信号処理部１７、切り出し部１８、及び、出力Ｉ／Ｆ（インターフェース）部１９等の各回路部によって構成されている。

画素アレイ部１１において、行列状の画素配列に対し、画素行毎に画素駆動線３１₁〜３１_m（以下、総称して「画素駆動線３１」と記述する場合がある）が行方向に沿って配線されている。また、画素列毎に垂直信号線３２₁〜３２_n（以下、総称して「垂直信号線３２」と記述する場合がある）が列方向に沿って配線されている。画素駆動線３１は、画素２０から信号を読み出す際の駆動を行うための駆動信号を伝送する。図１では、画素駆動線３１について１本の配線として図示しているが、１本に限られるものではない。画素駆動線３１の一端は、行選択部１２の各行に対応した出力端に接続されている。

以下に、画素アレイ部１１の周辺回路部の各回路部、即ち、行選択部１２、サンプル＆ホールド部１３、アナログ−デジタル変換部１４、水平転送走査部１５、並び替え部１６、信号処理部１７、切り出し部１８、及び、出力Ｉ／Ｆ（インターフェース）部１９の各機能について説明する。

行選択部１２は、シフトレジスタやアドレスデコーダなどによって構成され、画素アレイ部１１の各画素２０の選択に際して、画素行の走査や画素行のアドレスを制御する。この行選択部１２は、その具体的な構成については図示を省略するが、一般的に、読出し走査系と掃出し走査系の２つの走査系を有する構成となっている。

読出し走査系は、画素２０から画素信号を読み出すために、画素アレイ部１１の画素２０を行単位で順に選択走査する。画素２０から読み出される画素信号はアナログ信号である。掃出し走査系は、読出し走査系によって読出し走査が行われる読出し行に対して、その読出し走査よりもシャッタスピードの時間分だけ先行して掃出し走査を行う。

この掃出し走査系による掃出し走査により、読出し行の画素２０の光電変換部から不要な電荷が掃き出されることによって当該光電変換部がリセットされる。そして、この掃出し走査系による不要電荷の掃き出す（リセットする）ことにより、所謂、電子シャッタ動作が行われる。ここで、電子シャッタ動作とは、光電変換部の光電荷を捨てて、新たに露光を開始する（光電荷の蓄積を開始する）動作のことを言う。

サンプル＆ホールド部１３は、垂直信号線３２₁〜３２_nの各々を通して供給される画素信号をサンプリングし、保持する（サンプルホールド）。

アナログ−デジタル変換部１４は、画素アレイ部１１の画素列に対応して設けられた、例えば、画素列毎に設けられた複数のアナログ−デジタル変換器の集合から成る。アナログ−デジタル変換部１４は、画素列毎に垂直信号線３２₁〜３２_nの各々を通して出力されるアナログの画素信号をデジタル信号に変換する列並列型のアナログ−デジタル変換部である。

水平転送走査部１５は、シフトレジスタやアドレスデコーダなどによって構成され、画素アレイ部１１の各画素２０の信号の読出しに際して、画素列の走査や画素列のアドレスを制御する。この水平転送走査部１５による制御の下に、アナログ−デジタル変換部１４でデジタル信号に変換された画素データが画素列単位で読み出される。

並び替え部１６は、水平転送走査部１５を通して読み出される画素データを、画素アレイ部１１の画素２０の配列に対応した並びに並び替える処理を行う。

信号処理部１７は、水平転送線１８を通して供給されるデジタルの画素信号に対して、所定の信号処理を行い、２次元の画像データを生成する。所定の信号処理としては、ノイズ除去処理、例えばＣＤＳ（Correlated Double Sampling;相関二重サンプリング）処理などを例示することができる。ＣＤＳ処理では、選択行の各画素２０から出力されるリセットレベルと信号レベルとを取り込み、これらのレベル差を取ることによって１行分の画素の信号を得るとともに、画素２０の固定パターンノイズを除去する処理が行われる。

信号処理部１７は更に、機能部の一つとして、撮像画像に行方向（水平方向）に沿って生じるストリーキングを補正するためのストリーキング補正回路４０を有している。ストリーキング補正回路４０の構成及び動作の詳細については後述する。

切り出し部１８は、信号処理部１７を経た撮像データに対して、必要に応じて、撮像画像の特定の領域のデータを切り出す処理を行う。出力Ｉ／Ｆ部１９は、切り出し部１８を通過した撮像データ、又は、切り出し部１８で切り出された撮像データをセンサ出力として、ＣＭＯＳイメージセンサ１外へ出力する。

以上説明した行選択部１２、サンプル＆ホールド部１３、アナログ−デジタル変換部１４、水平転送走査部１５、並び替え部１６、信号処理部１７、及び、切り出し部１８の各回路部は、システム制御部１０による制御の下に、上述した各機能を実行する。システム制御部１０は、各種のタイミング信号、クロック信号、及び、制御信号等を生成し、これら生成した信号を基に、各回路部の駆動制御を行う。

［画素の回路構成例］
図２は、画素２０の回路構成の一例を示す回路図である。画素２０は、受光素子（光電変換部）として、例えば、フォトダイオード２１を有している。画素２０は、フォトダイオード２１に加えて、転送トランジスタ２２、リセットトランジスタ２３、増幅トランジスタ２４、及び、選択トランジスタ２５を有する画素構成となっている。

尚、ここでは、転送トランジスタ２２、リセットトランジスタ２３、増幅トランジスタ２４、及び、選択トランジスタ２５の４つのトランジスタとして、例えばＮチャネルのＭＯＳ型電界効果トランジスタ（Field effect transistor：ＦＥＴ）を用いている。但し、ここで例示した４つのトランジスタ２２〜２５の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。

この画素２０に対して、先述した画素駆動線３１として、複数の画素駆動線が同一画素行の各画素２０に対して共通に配線されている。これら複数の画素駆動線は、行選択部１２の各画素行に対応した出力端に画素行単位で接続されている。行選択部１２は、複数の画素駆動線に対して転送信号ＴＲＧ、リセット信号ＲＳＴ、及び、選択信号ＳＥＬを適宜出力する。

フォトダイオード２１は、アノード電極が低電位側電源(例えば、グランド)に接続されており、受光した光をその光量に応じた電荷量の光電荷（ここでは、光電子）に光電変換してその光電荷を蓄積する。フォトダイオード２１のカソード電極は、転送トランジスタ２２を介して増幅トランジスタ２４のゲート電極と電気的に接続されている。ここで、増幅トランジスタ２４のゲート電極が電気的に繋がった領域は、フローティングディフュージョン（浮遊拡散領域／不純物拡散領域）ＦＤである。フローティングディフュージョンＦＤは、電荷を電圧に変換する電荷電圧変換部である。

転送トランジスタ２２のゲート電極には、高レベル（例えば、Ｖ_DDレベル）がアクティブとなる転送信号ＴＲＧが行選択部１２から与えられる。転送トランジスタ２２は、転送信号ＴＲＧに応答して導通状態となることで、フォトダイオード２１で光電変換され、当該フォトダイオード２１に蓄積された光電荷をフローティングディフュージョンＦＤに転送する。

リセットトランジスタ２３は、高電位側電源電圧Ｖ_DDのノードとフローティングディフュージョンＦＤとの間に接続されている。リセットトランジスタ２３のゲート電極には、高レベルがアクティブとなるリセット信号ＲＳＴが行選択部１２から与えられる。リセットトランジスタ２３は、リセット信号ＲＳＴに応答して導通状態となり、フローティングディフュージョンＦＤの電荷を電圧Ｖ_DDのノードに捨てることによってフローティングディフュージョンＦＤをリセットする。

増幅トランジスタ２４は、ゲート電極がフローティングディフュージョンＦＤに、ドレイン電極が高電位側電源電圧Ｖ_DDのノードにそれぞれ接続されている。増幅トランジスタ２４は、フォトダイオード２１での光電変換によって得られる信号を読み出すソースフォロワの入力部となる。すなわち、増幅トランジスタ２４は、ソース電極が選択トランジスタ２５を介して垂直信号線３２に接続される。そして、増幅トランジスタ２４と、垂直信号線３２の一端に接続される電流源Ｉとは、フローティングディフュージョンＦＤの電圧を垂直信号線３２の電位に変換するソースフォロワを構成している。

選択トランジスタ２５は、ドレイン電極が増幅トランジスタ２４のソース電極に接続され、ソース電極が垂直信号線３２に接続されている。選択トランジスタ２５のゲート電極には、高レベルがアクティブとなる選択信号ＳＥＬが行選択部１２から与えられる。選択トランジスタ２５は、選択信号ＳＥＬに応答して導通状態となることで、画素２０を選択状態として増幅トランジスタ２４から出力される信号を垂直信号線３２に伝達する。

尚、選択トランジスタ２５については、高電位側電源電圧Ｖ_DDのノードと増幅トランジスタ２４のドレイン電極との間に接続する回路構成を採ることもできる。また、本例では、画素２０の画素回路として、転送トランジスタ２２、リセットトランジスタ２３、増幅トランジスタ２４、及び、選択トランジスタ２５から成る、即ち４つのトランジスタ（Ｔｒ）から成る４Ｔｒ構成を例に挙げたが、これに限られるものではない。例えば、選択トランジスタ２５を省略し、増幅トランジスタ２４に選択トランジスタ２５の機能を持たせる３Ｔｒ構成とすることもできるし、必要に応じて、トランジスタの数を増やした５Ｔｒ以上の構成とすることもできる。

［チップ構造について］
上述したＣＭＯＳイメージセンサ１のチップ構造は、図１から明らかなように、所謂、平置構造となっている。平置構造は、画素アレイ部１１の周辺回路部、即ち、システム制御部１０、行選択部１２、サンプル＆ホールド部１３、アナログ−デジタル変換部１４、水平転送走査部１５、並び替え部１６、信号処理部１７、切り出し部１８、及び、出力Ｉ／Ｆ部１９を、画素アレイ部１１と同じ半導体基板（半導体チップ）に形成したチップ構造である。

ＣＭＯＳイメージセンサ１のチップ構造としては、平置構造に限られるものではなく、所謂、積層構造とすることもできる。積層構造は、画素アレイ部１１が形成された半導体基板とは異なる少なくとも１枚の半導体基板に、画素アレイ部１１の周辺回路部を形成したチップ構造である。この積層構造によれば、１層目の半導体基板として画素アレイ部１１を形成できるだけの大きさ（面積）のもので済むため、１層目の半導体基板のサイズ、ひいては、チップ全体のサイズを小さくできる。更に、１層目の半導体基板には画素２０の作製に適したプロセスを適用でき、他の半導体基板には回路部分の作製に適したプロセスを適用できるため、ＣＭＯＳイメージセンサ１の製造に当たって、プロセスの最適化を図ることができるメリットもある。

［ストリーキングについて］
ところで、ＣＭＯＳイメージセンサ１では、種々の要因によって、撮像画像に筋状のノイズであるストリーキングが生じる場合がある。一例として、高輝度名被写体を撮像した場合に、水平方向（行方向）に沿ってストリーキングが生じる。そして、ストリーキングの発生によって画質が劣化（悪化）する。このストリーキングに起因する画質の劣化を抑制するために、信号処理部１７にストリーキング補正回路４０が設けられている。

ストリーキング補正回路４０では、一般的に、画素アレイ部１１の水平方向の両端部に設けられた遮光部の遮光画素の信号から黒レベルやノイズレベルを検出し、この検出したレベルに基づいて、左右平均や線形補間などによって補正値を算出し、この算出した補正値を用いてストリーキング補正を行うようにしている。

このストリーキング補正において、遮光画素の信号から求められる補正値や、εフィルタやメディアンフィルタにより算出される値をベースとして補正値を求めようとすると、撮像画面内のある領域に限定した補正値を算出することができない。そのため、撮像画像内の特徴的なオフセットやノイズ、即ち、撮像画像内の特異点に対して効果的にノイズ抑制を行うことができず、補正残りが発生してしまうことがある。

以下では、撮像画像内の特徴的なオフセットやノイズを、撮像画像内の特異点とする。そして、撮像画像内の特異点は、ノイズ発生源によるノイズということができる。ノイズ発生源としては、例えば、図３に示すように、画素アレイ部１１内に列方向（即ち、画素列に沿った方向／垂直方向）に沿って配線された電源線３０を例示することができる。画素アレイ部１１内に配線された電源線３０に電流が流れると、当該電流に起因して、行方向（即ち、画素行に沿った方向／水平方向）に筋状のノイズ、即ち、ストリーキングが発生する。

ノイズ発生源となり得る電源線３０は、画素アレイ部１１の複数の画素列を単位として一本ずつ列方向に沿って配線される。従って、画素アレイ部１１内には、電源線３０が列方向に沿って複数本（例えば、数本あるいは十数本）配線されることになる。そして、これらの電源線３０から、各電源線３０に属する複数の画素列の各画素２０に対して、画素行毎に電源電圧Ｖ_DDが振り分けられることになる。

ここで、電源線３０に流れる電流に起因して発生するストリーキングについて、図４を用いて説明する。図４Ａは、画素アレイ部１１内に配線された２本の電源線３０Ａ，３０Ｂの一部を示す図であり、図４Ｂは、１つの画素行に属する一部の画素回路の等価回路図である。

図４Ａの左側の電源線３０Ａのバイアス電圧をバイアスＡとし、右側の電源線３０Ｂのバイアス電圧をバイアスＢとするとき、電源線３０Ａと電源線３０Ｂとの間に電位差が存在しなければ（バイアスＡ＝バイアスＢ）、ストリーキングが発生することがない。

しかし、電源線３０Ａと電源線３０Ｂとの間に電位差（＝バイアスＡ−バイアスＢ）が存在する場合は、当該電位差が抵抗分圧されるため、図４Ｃに示すように、２つの電源線３０Ａ−電源線３０Ｂ間で画素トランジスタのバイアス電圧が傾斜状に変化し、ストリーキングが発生する。画素トランジスタのバイアス電圧は、画素２０の増幅トランジスタ２４（図２参照）のゲート−ソース間電圧Ｖ_GSである。接地電位ＧＮＤに揺れが有る場合の画素トランジスタのバイアス電圧の変化を図４Ｄに示す。そして、このバイアス差起因のストリーキングの形状は、２つの電源線３０Ａ−電源線３０Ｂ間で傾斜状になると想定される。

上述したような撮像画像内の特徴的なオフセットやノイズ、即ち、撮像画像内の特異点については、遮光画素から黒レベルやノイズレベルを検出し、その値を左右平均や線形補間等による補正値を算出する補正処理（例えば、特許文献１参照）では、効果的にノイズ抑制を行うことができない。

＜本開示の実施形態＞
本開示の実施形態では、撮像画像内の特異点をノイズ発生源によるノイズとし、ノイズ発生源を、例えば、画素アレイ部１１に配線された電源線３０をノイズ発生源とする。そして、電源線３０に流れる電流に起因して発生するノイズなど、撮像画面内の特徴的なオフセットやノイズに対して、効果的にノイズ抑制を行うことができるようにする。

具体的には、図５に示すように、画素アレイ部１１の例えば行方向の端部に設けられた遮光部１１Ａの水平遮光画素２０Ａの信号を基に補正信号を生成し、当該補正信号を用いて、有効画素領域の各画素２０の信号に対して補正処理を行うようにする。このとき、撮像画像内の特異点の位置、例えば、ノイズ発生源である電源線３０に流れる電流に起因して発生するノイズの位置を基準として、撮像画像を複数の領域に分割する。例えば、撮像画像を行方向（水平方向）において複数の領域に分割する。具体的には、１画素行（１ライン）分の画像を複数の領域に分割する。そして、分割した各領域毎に水平遮光画素２０Ａの信号を用いて補正信号を生成し、分割した各領域毎に生成された補正信号を用いて補正処理を行うようにする。

複数の領域に分割するに当たって、分割する領域数及び各領域のサイズを任意に設定可能である。具体的には、分割する領域数について、画サイズや補正対象の特異点に応じて可変とすることができる。また、分割した領域のサイズについて、各領域毎に可変とすることができる。

ところで、ノイズ発生源を電源線３０とするとき、例えば図４Ａの電源線３０Ａ−電源線３０Ｂ間で、ストリーキングの原因となる電位差が常に発生するとは限らないし、電位差が発生しない場合もある。これは、撮像装置（本実施形態では、ＣＭＯＳイメージセンサ１）個々の固有の特性である。すなわち、電源線３０に流れる電流に起因してノイズが発生するか否かは撮像装置によって異なる。

従って、撮像画像を複数の領域に分割するに当たっては、撮像装置毎に、領域分割の基準となるノイズの位置情報、即ち、特徴点の位置情報を予め取得しておく必要がある。特徴点の位置情報については、撮像装置の出荷前の検証や評価測定等において予め取得することになる。そして、予め取得した特徴点の位置情報は、信号処理部１７内のストリーキング補正回路４０に与えられ、撮像画像を複数の領域に分割する際の情報として用いられる。

以下に、撮像画面内の特徴的なオフセットやノイズに対して、効果的にノイズ抑制を行うための本実施形態の具体的な実施例について説明する。

［実施例１］
実施例１は、ストリーキングの補正を行うストリーキング補正回路の基本形である。実施例１に係るストリーキング補正回路４０の回路構成の一例を図６に示す。

図６に示すように、実施例１に係るストリーキング補正回路４０は、白点除去部４１、平均値算出部４２、領域別補正値算出部４３、及び、減算部４４を有する構成となっており、図１の並び替え部１６を経た撮像データを入力データとしている。

白点除去部４１は、入力データの水平遮光画素２０Ａの輝度レベルが、任意に設定した所定の閾値を超える画素を欠陥画素（白点）と判断し、当該欠陥画素のデータを、次段の平均値算出部４２での平均値算出から除外する処理を行う。平均値算出部４２は、白点除去部４１で欠陥画素のデータが除去された画素データに対して、例えば周知のメディアンフィルタを用いて平均値を算出する処理を行う。メディアンフィルタは、注目画素を周りの画素の濃度の中央値（メディアン）に変換する処理を行う。

領域別補正値算出部４３は、撮像画像を複数の領域に分割した場合、本実施例にあっては、１ライン（１画素行）分の画像を複数の領域に分割した場合における領域別の補正信号を、平均値算出部４２で算出された平均値に基づいて算出する処理を行う。減算部４４は、画素アレイ部１１の遮光部１１Ａを除く有効画素部の画素２０のデータから、領域別補正値算出部４３で算出された領域別の補正値を減算することによってストリーキングの補正処理を行う。

上記の構成のストリーキング補正回路４０において、白点除去部４１、平均値算出部４２、及び、領域別補正値算出部４３が、遮光部１１Ａの水平遮光画素２０Ａの信号を基に補正信号（以下、「補正値」と記述する場合がある）を生成する補正信号生成部を構成している。また、減算部４４が、補正信号生成部で生成された補正値を用いて、有効画素領域の画素（有効画素）２０の信号に対して補正処理を行う補正処理部を構成している。

［実施例２］
実施例２は、実施例１に係るストリーキング補正回路４０における領域別補正値算出部４３の具体的な構成例である。実施例２に係る領域別補正値算出部４３の具体的な構成の一例を図７に示す。

実施例２に係る領域別補正値算出部４３は、左右平均補正部４３１、左右個別補正部４３２、線形補間補正部４３３、非線形補正部４３４、領域分割処理部４３５、及び、選択部４３６を有する構成となっている。そして、領域別補正値算出部４３は、水平遮光画素２０Ａ（図５参照）の信号（輝度レベル）の平均値を利用し、左右平均補正、左右個別補正、線形補間補正、及び、非線形補正の４種類の補正処理を、選択部４３６によって選択することができるようになっている。

左右平均補正部４３１は、水平遮光画素２０Ａについて、画素アレイ部１１の左右の遮光部１１Ａ（図５参照）を合わせて平均値を算出して補正値とする。左右個別補正部４３２は、有効画素領域を水平方向（行方向）で２分割して、それぞれの領域に対して左右の遮光部１１Ａのそれぞれの水平遮光画素２０Ａの平均値を補正値とする。

線形補間補正部４３３は、１ライン（１画素行）分の画像を複数の領域に分割したときに、左右の遮光部１１Ａのそれぞれの水平遮光画素２０Ａの平均値から、分割した各領域に対して線形的に補間して補正値を算出する。領域分割の処理は、領域分割処理部４３５によって実行される。領域分割処理部４３５は、図１のシステム制御部１０から供給されるタイミング信号、及び、予め取得しておいた特徴点の位置情報に基づいて、１ライン分の画像を複数の領域に分割する。領域分割処理部４３５での領域の分割は、信号処理上での処理となる。領域分割処理部４３５は、信号処理上で領域の分割処理を行い、各領域に関する情報（例えば、アドレス）を、線形補間補正部４３３及び非線形補正部４３４に与える。

線形補間補正部４３３では、１ライン分の画像を複数の均等領域に分割し、補正値を線形補間する、領域均等・補正値線形補間（ａ）、及び、１ライン分の画像を不均等に分割し、補正値を線形補間する、領域不均等・補正値線形補間（ｂ）の２通りの線形補間補正が実施される。

（ａ）領域均等・補正値線形補間の場合
１ライン分の画像を複数の均等領域に分割し、補正値を線形補間して算出する場合のイメージ図を図８に示す。領域均等・補正値線形補間の場合には、１ライン分の画像を均等サイズの複数の領域に分割する。そして、左右の遮光部１１Ａのそれぞれの水平遮光画素２０Ａの平均値（左遮光画素平均値／右遮光画素平均値）の差分を、分割した複数の領域で等分して補正値を算出して線形補間を実施する。

（ｂ）領域不均等・補正値線形補間の場合
１ライン分の画像を複数の不均等領域に分割し、補正値を線形補間して算出する場合のイメージ図を図９に示す。領域不均等・補正値線形補間の場合には、撮像画像内の特異点の位置を基準として、１ライン分の画像を任意サイズの複数の領域に分割する。そして、複数の分割領域よりも外側の領域については、左右の遮光部１１Ａのそれぞれの水平遮光画素２０Ａの平均値（左遮光画素平均値／右遮光画素平均値）を補正値とし、複数の分割領域については、左遮光画素平均値及び右遮光画素平均値の差分を等分して補正値を算出して線形補間を実施する。

このように、撮像画像内の特異点の位置を基準として１ライン分の画像を複数の領域に分割し、各領域毎に任意サイズを設定することで、撮像画面内の任意の特異点に合わせて補正処理を行うことができる。ここで、撮像画像内の特異点の位置を、例えばノイズ発生源である電源線３０の位置とし、当該位置を基準に領域分割を行うことで、複数の電源線３０間での電位差に起因して発生するストリーキングを補正することができる。

図７において、非線形補正部４３４は、線形補間補正部４３３の領域不均等・補正値線形補間（ｂ）の場合と同様に、１ラインの画像を任意サイズの複数の領域に分割したとき、各領域毎に任意の補正値を設定する。すなわち、線形補間補正部４３３の領域不均等・補正値線形補間に対し、非線形補正部４３４では、特異点の位置を基準として、１ライン分の画像を任意サイズの複数の領域に分割し、各領域毎に補正値を非線形に設定する領域不均等・補正値非線形補間が行われる。

１ライン分の画像を複数の不均等領域に分割し、補正値を非線形補間して算出する場合のイメージ図を図１０に示す。領域不均等・補正値線形補間に対し、各領域毎に任意に補正値を設定することにより、左右の遮光部１１Ａのそれぞれの水平遮光画素２０Ａの平均値（左遮光画素平均値／右遮光画素平均値）からは確認することができない撮像画像内の任意の特異点に合わせて補正を実施することができる。

各領域毎に任意に設定する補正値については、撮像装置（本実施形態では、ＣＭＯＳイメージセンサ１）の出荷前の検証や評価測定等において、その評価測定結果から、撮像装置個体に最適な補正値を導き出し、予め取得しておくようにする。具体的には、図１１に示すように、不揮発性メモリ４３４１及びメモリ制御部４３４２によって非線形補正部４３４を構成し、検証や評価測定等で予め取得した最適な補正値を、不揮発性メモリ４３４１に書き込んだ状態で出荷する。そして、出荷後において、センサ起動時（撮像装置の起動時）に、メモリ制御部４３４２による制御の下に、不揮発性メモリ４３４１から、撮像装置個体に最適な補正値を読み出し、補正処理に供するようにする。これにより、撮像装置個体毎のバラつきに対応した、領域不均等・補正値非線形補間による補正を行うことができる。

尚、補正値については、不揮発性メモリ４３４１からレジスタ設定に切り替えて、任意のモードや状態に応じて補正値を設定するようにすることもできる。また、画素信号を所定のゲイン倍して読み出す撮像装置にあっては、当該ゲインに連動させて補正値を調整するようにすることもできる。

図１２に、想定段差：例１の場合の領域均等・補正値線形補間及び領域不均等・補正値線形補間の補正結果を示す。想定段差：例１は、図１２の上段に示すように、撮像画像内に２つの特異点が左右対称に存在する場合の例である。この想定段差：例１に対して、領域均等・補正値線形補間による補正処理を行った場合には、撮像画像内の特異点について効果的にノイズ抑制を行うことができなく、図１２の中段に示すように、補正残りが発生する。これに対し、領域不均等・補正値線形補間による補正処理を行うことで、段差に合わせた線形補間が行われ、撮像画像内の特異点について効果的にノイズ抑制を行うことができるため、図１２の下段に示すように、補正残りは発生しない。

図１３に、想定段差：例２の場合の領域均等・補正値線形補間及び領域不均等・補正値非線形の補正結果を示す。想定段差：例２は、図１３の上段に示すように、撮像画像内の行方向（水平方向）の中央部に特異点が１つ存在し、湾曲状の段差が生じる場合の例である。この想定段差：例２に対して、領域均等・補正値線形補間による補正処理を行った場合には、撮像画像内の特異点について効果的にノイズ抑制を行うことができなく、図１３の中段に示すように、補正残りが発生する。これに対し、領域不均等・補正値非線形による補正処理を行うことで、撮像画像内の特異点について効果的にノイズ抑制を行うことができるため、図１３の下段に示すように、補正残りは発生しない。

＜変形例＞
以上、本開示の技術について、好ましい実施形態に基づき説明したが、本開示の技術は当該実施形態に限定されるものではない。上記の実施形態において説明した撮像装置の構成、構造は例示であり、適宜、変更することができる。

例えば、上記の実施形態では、画素アレイ部１１内に配線された電源線３０をノイズ発生源とし、当該電源線３０に流れる電流に起因して発生するノイズがストリーキングとなる場合を例示したが、これに限られるものではない。例えば、電力を多く消費する回路部分が画素アレイ部１１内のある一部に存在するとき、当該回路部分がノイズ発生源となる場合もある。すなわち、電力を多く消費する回路部分が画素アレイ部１１内のある一部に存在するとき、当該回路部分に電流が多く流れることによってノイズが発生し、ストリーキングとなる場合がある。

また、上記の実施形態では、撮像画像を行方向（水平方向）において複数の領域に分割する、具体的には、１画素行分の画像を複数の領域に分割するとしたが、行方向での領域分割に限られるものではない。撮像画像を列方向（垂直方向）において複数の領域に分割する、具体的には、１画素列分の画像を複数の領域に分割し、画素アレイ部１１の上下両端部に設けられた遮光部の遮光画素の信号を用いて補正値を算出して補正を行うようにすることもできる。また、行方向での領域分割及び列方向での領域分割を組み合わせるようにすることもできる。

また、上記の実施形態では、補正値（補正信号）の算出に、画素アレイ部１１の端部に設けられた遮光画素の信号を用いるとしたが、遮光画素を有効画素領域内に離散的に埋め込み、当該遮光画素の信号を用いるようにすることもできる。この場合、画像レベルに合わせた補正値補間を行うことができる。

＜応用例＞
以上説明した本実施形態に係る撮像装置１は、例えば図１４に示すように、可視光、赤外光、紫外光、Ｘ線等の光をセンシングする様々な装置に使用することができる。様々な装置の具体例について以下に列挙する。

・デジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用途に供される画像を撮影する装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の分野で用いる装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、テレビジョン受像機、冷蔵庫、エアーコンディショナ等の家電の分野で用いる装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの分野で用いる装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの分野で用いる装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の分野で用いる装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの分野で用いる装置
・畑や作物の状態を監視するためのカメラ等の、農業の分野で用いる装置

＜本開示の電子機器＞
本開示の技術は、様々な製品に適用することができる。以下に、より具体的な適用例について説明する。ここでは、デジタルスチルカメラやビデオカメラ等の撮像装置や、携帯電話機などの撮像機能を有する携帯端末装置や、画像読取部にカメラモジュールを用いる複写機などの電子機器に適用する場合について説明する。

［カメラモジュール］
図１５は、本開示の電子機器の一例である、デジタルスチルカメラやビデオカメラ等のカメラモジュールの構成例を示すブロック図である。

図１５に示すように、本例に係るカメラモジュール５０は、レンズ群等を含む撮像光学系５１、撮像部５２、ＤＳＰ回路５３、フレームメモリ５４、表示装置５５、記録装置５６、操作系５７、及び、電源系５８等を有している。そして、ＤＳＰ回路５３、フレームメモリ５４、表示装置５５、記録装置５６、操作系５７、及び、電源系５８がバスライン５９を介して相互に接続された構成となっている。

撮像光学系５１は、被写体からの入射光（像光）を取り込んで撮像部５２の撮像面上に結像する。撮像部５２は、撮像光学系５１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。ＤＳＰ回路５３は、一般的なカメラ信号処理、例えば、ホワイトバランス処理、デモザイク処理、ガンマ補正処理などを行う。

フレームメモリ５４は、ＤＳＰ回路５３での信号処理の過程で適宜データの格納に用いられる。表示装置５５は、液晶表示装置や有機ＥＬ(electro luminescence)表示装置等のパネル型表示装置から成り、撮像部５２で撮像された動画または静止画を表示する。記録装置５６は、撮像部５２で撮像された動画または静止画を、可搬型の半導体メモリや、光ディスク、ＨＤＤ(Hard Disk Drive)等の記録媒体に記録する。

操作系５７は、ユーザによる操作の下に、本撮像装置５０が持つ様々な機能について操作指令を発する。電源系５８は、ＤＳＰ回路５３、フレームメモリ５４、表示装置５５、記録装置５６、及び、操作系５７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。

このようなカメラモジュール５０は、ビデオカメラやデジタルスチルカメラ、更には、スマートフォン、携帯電話機等のモバイル機器向けカメラモジュールとして用いることができる。そして、このカメラモジュール５０において、撮像部５２として、先述した実施形態に係る撮像装置、例えば、撮像画面内の特徴的なオフセットやノイズに対して効果的にノイズ抑制を行うことができるストリーキング補正回路を有する撮像装置を用いることにより、高画質の撮像画像を提供することができる。

＜本開示がとることができる構成＞
尚、本開示は、以下のような構成をとることもできる。

≪Ａ．ストリーキング補正回路≫
［Ａ−１］受光部を含む画素が行列状に配置されて成る画素アレイ部の端部に設けられた遮光部の遮光画素の信号を基に補正信号を生成する補正信号生成部、及び、
補正信号生成部で生成された補正信号を用いて、画素アレイ部の有効画素の信号に対して補正処理を行う補正処理部から成り、
補正信号生成部は、撮像画像内の特異点の位置を基準として、撮像画像を複数の領域に分割し、分割した各領域毎に遮光画素の信号を用いて補正信号を生成し、
補正処理部は、分割した各領域毎に生成された補正信号を用いて補正処理を行う、
ストリーキング補正回路。
［Ａ−２］撮像画像内の特異点は、ノイズ発生源によるノイズである、
上記［Ａ−１］に記載のストリーキング補正回路。
［Ａ−３］ノイズ発生源は、画素アレイ部に配線された電源線である、
上記［Ａ−２］に記載のストリーキング補正回路。
［Ａ−４］補正信号生成部は、遮光部の遮光画素のうち、輝度レベルが所定の閾値を超える欠陥画素のデータを除いた遮光画素の画素データの平均値を算出し、この算出した平均値から補正信号を生成する、
上記［Ａ−１］乃至上記［Ａ−３］のいずれかに記載のストリーキング補正回路。
［Ａ−５］補正信号生成部は、メディアンフィルタを用いて、欠陥画素のデータを除いた遮光画素の画素データの平均値を算出する、
上記［Ａ−４］に記載のストリーキング補正回路。
［Ａ−６］複数の領域に分割するに当たって、分割する領域数及び各領域のサイズを任意に設定可能である、
上記［Ａ−１］乃至上記［Ａ−５］のいずれかに記載のストリーキング補正回路。

≪Ｂ．撮像装置≫
［Ｂ−１］受光部を含む画素が行列状に配置されて成り、端部に遮光部を有する画素アレイ部、及び、画素アレイ部の有効画素の信号に対してストリーキング補正を行うストリーキング補正回路を備え、
ストリーキング補正回路は、
遮光部の遮光画素の信号を基に補正信号を生成する補正信号生成部、及び、
補正信号生成部で生成された補正信号を用いて、画素アレイ部の有効画素の信号に対して補正処理を行う補正処理部から成り、
補正信号生成部は、撮像画像内の特異点の位置を基準として、撮像画像を複数の領域に分割し、分割した各領域毎に遮光画素の信号を用いて補正信号を生成し、
補正処理部は、分割した各領域毎に生成された補正信号を用いて補正処理を行う、
撮像装置。
［Ｂ−２］撮像画像内の特異点は、ノイズ発生源によるノイズである、
上記［Ｂ−１］に記載の撮像装置。
［Ｂ−３］ノイズ発生源は、画素アレイ部に配線された電源線である、
上記［Ｂ−２］に記載の撮像装置。
［Ｂ−４］補正信号生成部は、遮光部の遮光画素のうち、輝度レベルが所定の閾値を超える欠陥画素のデータを除いた遮光画素の画素データの平均値を算出し、この算出した平均値から補正信号を生成する、
上記［Ｂ−１］乃至上記［Ｂ−３］のいずれかに記載の撮像装置。
［Ｂ−５］補正信号生成部は、メディアンフィルタを用いて、欠陥画素のデータを除いた遮光画素の画素データの平均値を算出する、
上記［Ｂ−４］に記載の撮像装置。
［Ｂ−６］複数の領域に分割するに当たって、分割する領域数及び各領域のサイズを任意に設定可能である、
上記［Ｂ−１］乃至上記［Ｂ−５］のいずれかに記載の撮像装置。
［Ｂ−７］補正信号生成部は、予め取得した補正信号を書き込む不揮発性メモリを有しており、
撮像装置の起動時に、不揮発性メモリから補正信号を読み出して、補正処理部での補正処理に供する、
上記［Ｂ−１］乃至上記［Ｂ−６］のいずれかに記載の撮像装置。
［Ｂ−８］不揮発性メモリに書き込まれる補正信号は、撮像装置の出荷前の評価測定結果から導き出される、
上記［Ｂ−７］に記載の撮像装置。

≪Ｃ．電子機器≫
［Ｃ−１］受光部を含む画素が行列状に配置されて成り、端部に遮光部を有する画素アレイ部、及び、画素アレイ部の有効画素の信号に対してストリーキング補正を行うストリーキング補正回路を備え、
ストリーキング補正回路は、
遮光部の遮光画素の信号を基に補正信号を生成する補正信号生成部、及び、
補正信号生成部で生成された補正信号を用いて、画素アレイ部の有効画素の信号に対して補正処理を行う補正処理部から成り、
補正信号生成部は、撮像画像内の特異点の位置を基準として、撮像画像を複数の領域に分割し、分割した各領域毎に遮光画素の信号を用いて補正信号を生成し、
補正処理部は、分割した各領域毎に生成された補正信号を用いて補正処理を行う、
撮像装置を有する電子機器。
［Ｃ−２］撮像画像内の特異点は、ノイズ発生源によるノイズである、
上記［Ｃ−１］に記載の電子機器。
［Ｃ−３］ノイズ発生源は、画素アレイ部に配線された電源線である、
上記［Ｃ−２］に記載の電子機器。
［Ｃ−４］補正信号生成部は、遮光部の遮光画素のうち、輝度レベルが所定の閾値を超える欠陥画素のデータを除いた遮光画素の画素データの平均値を算出し、この算出した平均値から補正信号を生成する、
上記［Ｃ−１］乃至上記［Ｃ−３］のいずれかに記載の電子機器。
［Ｃ−５］補正信号生成部は、メディアンフィルタを用いて、欠陥画素のデータを除いた遮光画素の画素データの平均値を算出する、
上記［Ｃ−４］に記載の電子機器。
［Ｃ−６］複数の領域に分割するに当たって、分割する領域数及び各領域のサイズを任意に設定可能である、
上記［Ｃ−１］乃至上記［Ｃ−５］のいずれかに記載の電子機器。

１・・・ＣＭＯＳイメージセンサ、１０・・・システム制御部、１１・・・画素アレイ部、１１Ａ・・・遮光部、１２・・・行選択部、１３・・・定電流源部、１４・・・アナログ−デジタル変換部、１５・・・水平転送走査部、１６・・・並び替え部、１７・・・信号処理部、１８・・・切り出し部、１９・・・出力Ｉ／Ｆ（インターフェース）部、２０・・・画素、２０Ａ・・・遮光画素、２１・・・フォトダイオード（光電変換部）、２２・・・転送トランジスタ、２３・・・リセットトランジスタ、２４・・・増幅トランジスタ、２５・・・選択トランジスタ、３０，３０Ａ，３０Ｂ・・・電源線、３１（３１₁〜３１_m）・・・画素駆動線、３２（３２₁〜３２_n）・・・垂直信号線、４０・・・ストリーキング補正回路、４１・・・白点除去部、４２・・・平均値算出部、４３・・・領域別補正値算出部、４４・・・減算部

Claims (10)

1. 受光部を含む画素が行列状に配置されて成る画素アレイ部の端部に設けられた遮光部の遮光画素の信号を基に補正信号を生成する補正信号生成部、及び、
   補正信号生成部で生成された補正信号を用いて、画素アレイ部の有効画素の信号に対して補正処理を行う補正処理部から成り、
   補正信号生成部は、撮像画像内の特異点の位置を基準として、撮像画像を複数の領域に分割し、分割した各領域毎に遮光画素の信号を用いて補正信号を生成し、
   補正処理部は、分割した各領域毎に生成された補正信号を用いて補正処理を行う、
   ストリーキング補正回路。
2. 撮像画像内の特異点は、ノイズ発生源によるノイズである、
   請求項１に記載のストリーキング補正回路。
3. ノイズ発生源は、画素アレイ部に配線された電源線である、
   請求項２に記載のストリーキング補正回路。
4. 補正信号生成部は、遮光部の遮光画素のうち、輝度レベルが所定の閾値を超える欠陥画素のデータを除いた遮光画素の画素データの平均値を算出し、この算出した平均値から補正信号を生成する、
   請求項１に記載のストリーキング補正回路。
5. 補正信号生成部は、メディアンフィルタを用いて、欠陥画素のデータを除いた遮光画素の画素データの平均値を算出する、
   請求項４に記載のストリーキング補正回路。
6. 複数の領域に分割するに当たって、分割する領域数及び各領域のサイズを任意に設定可能である、
   請求項１に記載のストリーキング補正回路。
7. 受光部を含む画素が行列状に配置されて成り、端部に遮光部を有する画素アレイ部、及び、画素アレイ部の有効画素の信号に対してストリーキング補正を行うストリーキング補正回路を備え、
   ストリーキング補正回路は、
   遮光部の遮光画素の信号を基に補正信号を生成する補正信号生成部、及び、
   補正信号生成部で生成された補正信号を用いて、画素アレイ部の有効画素の信号に対して補正処理を行う補正処理部から成り、
   補正信号生成部は、撮像画像内の特異点の位置を基準として、撮像画像を複数の領域に分割し、分割した各領域毎に遮光画素の信号を用いて補正信号を生成し、
   補正処理部は、分割した各領域毎に生成された補正信号を用いて補正処理を行う、
   撮像装置。
8. 補正信号生成部は、予め取得した補正信号を書き込む不揮発性メモリを有しており、
   撮像装置の起動時に、不揮発性メモリから補正信号を読み出して、補正処理部での補正処理に供する、
   請求項７に記載の撮像装置。
9. 不揮発性メモリに書き込まれる補正信号は、撮像装置の出荷前の評価測定結果から導き出される、
   請求項８に記載の撮像装置。
10. 受光部を含む画素が行列状に配置されて成り、端部に遮光部を有する画素アレイ部、及び、画素アレイ部の有効画素の信号に対してストリーキング補正を行うストリーキング補正回路を備え、
    ストリーキング補正回路は、
    遮光部の遮光画素の信号を基に補正信号を生成する補正信号生成部、及び、
    補正信号生成部で生成された補正信号を用いて、画素アレイ部の有効画素の信号に対して補正処理を行う補正処理部から成り、
    補正信号生成部は、撮像画像内の特異点の位置を基準として、撮像画像を複数の領域に分割し、分割した各領域毎に遮光画素の信号を用いて補正信号を生成し、
    補正処理部は、分割した各領域毎に生成された補正信号を用いて補正処理を行う、
    撮像装置を有する電子機器。

Images