JP2020016793A - Image forming apparatus and method for controlling image forming apparatus - Google Patents
Image forming apparatus and method for controlling image forming apparatus Download PDFInfo
- Publication number
- JP2020016793A JP2020016793A JP2018140642A JP2018140642A JP2020016793A JP 2020016793 A JP2020016793 A JP 2020016793A JP 2018140642 A JP2018140642 A JP 2018140642A JP 2018140642 A JP2018140642 A JP 2018140642A JP 2020016793 A JP2020016793 A JP 2020016793A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- transistor
- amplification factor
- current amplification
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Control Or Security For Electrophotography (AREA)
Abstract
Description
本発明は、画像形成装置および画像形成装置の制御方法に関する。 The present invention relates to an image forming apparatus and a control method of the image forming apparatus.
電子写真方式を利用した画像形成装置は、例えば、帯電させた感光体に画像情報に応じてレーザ光等を照射して潜像を形成し、感光体の表面電位(帯電電位)と現像バイアス(現像電位)との電位差を用いて感光体上にトナーを付着させることでトナー像を形成する。そして、トナー像を紙媒体等に転写した後に定着させることで、画像情報が紙媒体等に複写される。 An image forming apparatus using an electrophotographic method, for example, forms a latent image by irradiating a charged photoconductor with laser light or the like in accordance with image information, and forms a surface potential (charge potential) of the photoconductor and a developing bias ( A toner image is formed by causing toner to adhere to the photoreceptor using a potential difference between the toner image and the photoconductor. Then, the image information is copied to a paper medium or the like by fixing the toner image after transferring the same to a paper medium or the like.
この種の画像形成装置では、感光体の表面電位が現像バイアスを常に上回るように、感光体用の帯電器の印可電圧を制御することで、画像情報に含まれないゴースト画像が紙媒体等に転写されることが防止される(特許文献1)。 In this type of image forming apparatus, the ghost image not included in the image information is printed on a paper medium or the like by controlling the applied voltage of the charger for the photoconductor so that the surface potential of the photoconductor always exceeds the developing bias. Transfer is prevented (Patent Document 1).
また、フォトトランジスタを含む画素セルと、動作状態が電気的に固定されたリファレンスセルと、画素セルおよびリファレンスセルからのアナログ出力をデジタル出力に変換するアナログデジタル変換器とを有する光電変換装置が知られている。この光電変換装置は、リファレンスセルからの出力値と基準値との差に基づいてデジタル出力に対する補正量を算出する。これにより、フォトトランジスタの電流増幅率の製造ばらつきおよび電流増幅率の温度特性によるデジタル出力の誤差が補正される(特許文献2)。 In addition, a photoelectric conversion device including a pixel cell including a phototransistor, a reference cell whose operation state is electrically fixed, and an analog-to-digital converter that converts an analog output from the pixel cell and the reference cell into a digital output is known. Have been. This photoelectric conversion device calculates a correction amount for a digital output based on a difference between an output value from a reference cell and a reference value. As a result, a digital output error due to the manufacturing variation of the current amplification factor of the phototransistor and the temperature characteristic of the current amplification factor is corrected (Japanese Patent Application Laid-Open No. H10-163873).
例えば、画像形成装置は、帯電電位を生成する電源部および現像電位を生成する電源部を有する。各電源部は、バイポーラトランジスタ等のトランジスタを使用して帯電電位または現像電位を生成する。トランジスタの電流増幅率は、トランジスタの製造条件の変動によりばらつくことがある。また、トランジスタの電流増幅率は、温度依存性があり、トランジスタの周囲温度により変化する。 For example, the image forming apparatus has a power supply unit that generates a charging potential and a power supply unit that generates a developing potential. Each power supply unit generates a charging potential or a developing potential using a transistor such as a bipolar transistor. The current amplification factor of a transistor may vary due to fluctuations in transistor manufacturing conditions. Further, the current amplification factor of a transistor has temperature dependence and changes depending on the ambient temperature of the transistor.
電源部が起動されてから帯電電位および現像電位が所定の電位に到達するまでの時間である起動時間は、トランジスタの電流増幅率の変化に応じて変化する。電流増幅率の変化により、帯電電位と現像電位の起動時間がばらつき、電源部の起動時に帯電電位と現像電位との電位差が所定の閾値を超えた場合、露光により静電潜像を形成する前に、帯電した感光体の表面に画像情報と関係ないトナーが付着するおそれがある。画像情報と関係ないトナーが感光体の表面に付着した場合、紙媒体等に転写された画像等の画質は劣化する。 The startup time, which is the time from when the power supply unit is activated until the charging potential and the development potential reach predetermined potentials, changes according to the change in the current amplification factor of the transistor. When the start-up time of the charging potential and the developing potential varies due to the change in the current amplification factor, and the potential difference between the charging potential and the developing potential exceeds a predetermined threshold when the power supply unit is started, before the electrostatic latent image is formed by exposure. In addition, there is a possibility that toner unrelated to image information may adhere to the surface of the charged photoconductor. When toner unrelated to image information adheres to the surface of the photoconductor, the image quality of an image or the like transferred to a paper medium or the like deteriorates.
本発明は、作像部に出力する電圧を生成する電源部のトランジスタの電流増幅率がばらつく場合にも、電圧の起動時間がずれることを抑止することを目的とする。 SUMMARY OF THE INVENTION It is an object of the present invention to prevent a voltage start time from being shifted even when a current amplification factor of a transistor of a power supply unit that generates a voltage to be output to an image forming unit varies.
上記技術的課題を解決するため、本発明の一形態の画像形成装置は、画像情報に基づいて像を作成する作像部と、トランジスタを含み、前記トランジスタを動作させて前記作像部に出力する電圧を生成する電源部と、前記トランジスタの周囲温度を検出する温度検出部と、前記トランジスタの周囲温度と前記トランジスタの電流増幅率との関係を示す情報を記憶する記憶部と、前記記憶部に記憶された情報に基づいて、前記温度検出部が検出した周囲温度での前記トランジスタの電流増幅率を算出する算出部と、前記算出部が算出した電流増幅率に応じて前記トランジスタの利得を制御する利得制御部とを有することを特徴とする。 In order to solve the above technical problem, an image forming apparatus according to an embodiment of the present invention includes an image forming unit that forms an image based on image information, and a transistor, and operates the transistor to output the image to the image forming unit. A power supply unit that generates a voltage to be applied, a temperature detection unit that detects an ambient temperature of the transistor, a storage unit that stores information indicating a relationship between an ambient temperature of the transistor and a current amplification factor of the transistor, and the storage unit. Based on the information stored in, a calculating unit that calculates the current amplification factor of the transistor at the ambient temperature detected by the temperature detection unit, and the gain of the transistor according to the current amplification factor calculated by the calculating unit And a gain control unit for controlling.
作像部に出力する電圧を生成する電源部のトランジスタの電流増幅率がばらつく場合にも、電圧の起動時間がずれることを抑止することができる。 Even when the current amplification factor of the transistor of the power supply unit that generates the voltage to be output to the image forming unit varies, it is possible to prevent the starting time of the voltage from being shifted.
以下、図面を用いて実施形態を説明する。以下では、信号を示す符号は、信号値を示す符号または信号線を示す符号としても使用される。電圧を示す符号は、電圧値を示す符号または電圧が供給される電圧線を示す符号としても使用される。電流を示す符号は、電流値を示す符号または電流が供給される電流線を示す符号としても使用される。温度を示す符号は、温度値を示す符号または温度値が供給される信号線を示す符号としても使用される。また、2つの量(電圧値、信号値または時間等)を比較する場合であって、2つの量の差が検出可能な最小量より小さい場合、2つの量は同じであるとする。 Hereinafter, embodiments will be described with reference to the drawings. In the following, a code indicating a signal is also used as a code indicating a signal value or a code indicating a signal line. The sign indicating a voltage is also used as a sign indicating a voltage value or a sign indicating a voltage line to which a voltage is supplied. The sign indicating the current is also used as the sign indicating the current value or the sign indicating the current line to which the current is supplied. The sign indicating the temperature is also used as a sign indicating the temperature value or a sign indicating the signal line to which the temperature value is supplied. Also, when comparing two quantities (voltage value, signal value, time, etc.) and the difference between the two quantities is smaller than the minimum detectable quantity, the two quantities are assumed to be the same.
図1は、本発明の一実施形態に係る画像形成装置の全体構成図である。図1に示す画像形成装置1は、例えば、複写機能、プリンタ機能、スキャナ機能およびファクシミリ機能等を有するデジタル複合機である。画像形成装置1は、図示しない操作部のアプリケーション切り替えキーにより、複写機能、プリンタ機能、スキャナ機能およびファクシミリ機能のいずれかに動作モードを切り替えることが可能となっている。なお、画像形成装置1は、複写機またはプリンタでもよい。
FIG. 1 is an overall configuration diagram of an image forming apparatus according to an embodiment of the present invention. The
例えば、画像形成装置1は、自動原稿送り装置(ADF;Auto Document Feeder)2、画像読み取り部3、書き込みユニット4、プリンタユニット5および電源装置10を有する。プリンタユニット5は、感光体ドラム6(感光体)、現像装置7、搬送ベルト8および定着装置9等を有する。プリンタユニット5は、画像情報に基づいて紙媒体等に転写するトナー像を作成する作像部の一例である。以下、画像形成装置1での画像形成の流れの一例として、動作モードが複写モードに設定されている場合について簡単に説明する。
For example, the
複写モードでは、複写の対象である複数枚の原稿が自動原稿送り装置2にセットされる。図示しない操作部のスタートボタンが押されると、自動原稿送り装置2は、原稿を1枚ずつ画像読み取り部3に送る。画像読み取り部3は、自動原稿送り装置2から順に送られる各原稿の画像情報を読み取る。読み取られた画像情報は、図示しない画像処理部により処理される。
In the copy mode, a plurality of documents to be copied are set in the automatic document feeder 2. When a start button of an operation unit (not shown) is pressed, the automatic document feeder 2 sends documents one by one to the
書き込みユニット4は、画像処理部により処理された画像情報を光情報に変換する。感光体ドラム6は、図示しない帯電器により一様に帯電された後、書き込みユニット4により変換された光情報を含むレーザ光により露光される。露光により、感光体ドラム6上には静電潜像が形成される。帯電器は、感光体ドラム6を帯電する帯電部の一例である。書き込みユニット4は、帯電した感光体ドラム6に静電潜像を生成する露光部の一例である。
The
現像装置7は、感光体ドラム6上の静電潜像を現像し、感光体ドラム6上にトナー像を形成する。現像装置7は、静電潜像に対応して感光体ドラム6にトナーを付着させる現像部の一例である。搬送ベルト8は、トナー像を転写紙等の媒体に転写する。定着装置9は、トナー像を転写紙上に定着させる。そして、原稿の画像が複写された転写紙は、排出部から排出される。
The developing
電源装置10は、交流電源である外部電源12から供給される電力を直流電力に変換し、変換した直流電力を画像形成装置1のプリンタユニット5内の各種負荷に供給する。例えば、負荷として、感光体ドラム6を帯電させる帯電器、現像装置7の現像ローラがある。画像形成装置1は、帯電器と現像ローラのそれぞれに対応する複数の電源装置10を有する。
The
図2は、図1の電源装置10の機能ブロック図である。電源装置10は、制御部20および電源部30を有する。電源部30は、バイポーラトランジスタQ1を含む発振部40、昇圧部50、整流部60、電圧検出部70および温度検出部80を有する。以下では、バイポーラトランジスタQ1は、単にトランジスタQ1とも称される。制御部20は、記憶部21、算出部22および利得制御部23を有する。なお、"hfe"は、トランジスタQ1の電流増幅率を示す。
FIG. 2 is a functional block diagram of the
記憶部21は、フラッシュメモリ、ROM(Read Only Memory)、SRAM(Static Random Access Memory)、USB(Universal Serial Bus)メモリまたはハードディスクドライブ等の記憶領域により実現される。記憶部21は、画像形成装置1の電源がオフされている場合にも情報を保持可能であり、かつ、書き換え可能であることが好ましい。なお、制御部20の機能の一部がCPU(Central Processing unit)により実現される場合、記憶部21は、CPUの内蔵メモリにより実現されてもよく、CPUのレジスタにより実現されてもよい。
The
記憶部21には、温度特性記憶領域21aおよび初期特性記憶領域21bが割り当てられる。温度特性記憶領域21aには、発振部40に搭載されるトランジスタQ1の電流増幅率hfeの温度特性仕様hfespecが記憶される。
The
温度特性仕様hfespecは、トランジスタQ1のカタログ(データシート)等に記載された電気的仕様に対応しており、例えば、トランジスタQ1の電流増幅率hfeの温度特性を示す式に含まれるパラメータにより示される。なお、温度特性仕様hfespecは、複数の周囲温度毎に電流増幅率hfeを対応付けたテーブルにより示されてもよい。すなわち、温度特性記憶領域21aには、トランジスタQ1の電流増幅率hfeの温度特性を示す式のパラメータまたは複数の周囲温度と電流増幅率hfeとの関係を表す情報等が格納される。
The temperature characteristic specification hfespec corresponds to an electrical specification described in a catalog (data sheet) of the transistor Q1, and is represented by, for example, a parameter included in an equation indicating a temperature characteristic of the current amplification factor hfe of the transistor Q1. . The temperature characteristic specification hfespec may be indicated by a table in which the current amplification factor hfe is associated with each of a plurality of ambient temperatures. That is, the temperature
なお、カタログ等に記載された電気的仕様は、標準的なトランジスタQ1の特性を示しており、個々のトランジスタQ1の実際の特性に対してずれがある。このため、カタログ等に記載された電気的仕様は、実際のトランジスタQ1の特性に応じて補正する必要がある。 Note that the electrical specifications described in catalogs and the like indicate the characteristics of the standard transistor Q1, and there are deviations from the actual characteristics of the individual transistors Q1. Therefore, it is necessary to correct the electrical specifications described in a catalog or the like according to the actual characteristics of the transistor Q1.
そこで、初期特性記憶領域21bには、例えば、画像形成装置1の出荷前の検査においてトランジスタQ1単体を使用して測定された電流増幅率と、測定時におけるトランジスタQ1の周囲温度と、基準の制御電圧Vgainとが記憶される。以下では、出荷前の検査で測定されたトランジスタQ1の電流増幅率は、初期電流増幅率ihfeと称される。初期電流増幅率ihfeを測定したときの周囲温度は、初期周囲温度iTaと称される。
Therefore, in the initial
基準の制御電圧Vgainは、電源装置10を起動してから電圧Voutが目標値になるまでの時間である起動時間を基準の起動時間に設定するための制御電圧Vgainであり、以下では、初期制御電圧iVgainと称される。なお、制御電圧Vgainは、トランジスタQ1のベース電圧を制御するための電圧である。
The reference control voltage Vgain is a control voltage Vgain for setting a startup time, which is a time from when the
例えば、温度特性仕様hfespec、初期電流増幅率ihfe、初期周囲温度iTaおよび初期制御電圧iVgainは、画像形成装置1の出荷前に記憶部21に予め格納される。なお、記憶部21が揮発性の場合、温度特性仕様hfespec、初期電流増幅率ihfe、初期周囲温度iTaおよび初期制御電圧iVgainは、画像形成装置1に装着されるUSBメモリまたは光ディスク等を介して記憶部21に転送されてもよい。また、記憶部21が揮発性の場合、温度特性仕様hfespec、初期電流増幅率ihfe、初期周囲温度iTaおよび初期制御電圧iVgainは、画像形成装置1に接続されるネットワークを介して記憶部21に転送されてもよい。
For example, the temperature characteristic specification hfespec, the initial current amplification factor ihfe, the initial ambient temperature iTa, and the initial control voltage iVgain are stored in the
算出部22は、温度検出部80により検出されたトランジスタQ1の周囲温度Taと、記憶部21に記憶された温度特性仕様hfespec、初期電流増幅率ihfeおよび初期周囲温度iTaとを示す情報を取得する。算出部22は、取得した情報に基づいて、現在の環境下でのトランジスタQ1の電流増幅率hfe0を算出し、算出した電流増幅率hfe0を利得制御部23に出力する。例えば、算出部22は、電圧Voutを生成するために電源装置10が起動される毎に電流増幅率hfe0を算出し、電源装置10は、画像形成装置1のスタートボタンが押される毎に起動される。
The
例えば、算出部22は、初期周囲温度iTaでの電流増幅率の仕様値と初期電流増幅率ihfeとの差を算出する。また、算出部22は、記憶部21に記憶された温度特性仕様hfespecに基づいて温度検出部80が検出した周囲温度Taでの電流増幅率の仕様値を算出する。そして、算出部22は、算出した差に基づいて周囲温度Taでの電流増幅率の仕様値を補正し、温度検出部80が検出した周囲温度TaでのトランジスタQ1の実際の電流増幅率hfe0を算出する。
For example, the
温度特性仕様hfespecと、初期周囲温度iTaでのトランジスタQ1の実際の初期電流増幅率ihfeを、予め記憶部21に格納することで、算出部22は、任意の周囲温度TaでのトランジスタQ1の実際の電流増幅率hfe0を算出することができる。
By storing the temperature characteristic specification hfespec and the actual initial current amplification factor ihfe of the transistor Q1 at the initial ambient temperature iTa in the
なお、記憶部21には、温度特性仕様hfespecを、初期電流増幅率ihfeと初期周囲温度iTaとで補正した実特性仕様が記憶されてもよい。この場合、温度特性仕様hfespecおよび初期周囲温度iTaは、記憶部21に格納されない。実特性仕様は、トランジスタQ1の実際のデバイス特性を示し、電流増幅率hfe0の温度特性を示す式に含まれるパラメータ、あるいは、複数の周囲温度毎に電流増幅率hfe0を対応付けたテーブルにより示される。
The
すなわち、温度特性記憶領域21aには、トランジスタQ1の電流増幅率hfe0の温度特性を示す式のパラメータまたは複数の周囲温度Taと電流増幅率hfe0との関係を表す情報等が格納される。この場合、算出部22は、温度検出部80が検出した周囲温度Taを式に代入して電流増幅率hfe0を算出し、あるいはテーブルを参照して補間により電流増幅率hfe0を算出する。温度特性仕様hfespecに基づいて、トランジスタQ1の実際の電流増幅率hfe0の温度特性を示す情報を予め記憶部21に格納することで、算出部22は、最小限の演算等により任意の周囲温度Taでの電流増幅率hfe0を算出することができる。
That is, the temperature
利得制御部23は、電圧Voutに対応して電圧検出部70から出力されるフィードバック電圧FBVと、算出部22が算出した電流増幅率hfe0とを受ける。また利得制御部23は、初期特性記憶領域21bから初期電流増幅率ihfeと初期制御電圧iVgainとを取得する。そして、利得制御部23は、電圧Voutの起動時間を基準の起動時間に設定するために、電流増幅率hfe0に応じて制御電圧Vgainを補正する。ここで、起動時間は、電源装置10を起動してから電圧Voutが目標値になるまでの時間である。
例えば、周囲温度Taが上昇し、電流増幅率hfe0が増加した場合、トランジスタQ1の駆動力は大きくなるため、電圧Voutの起動時間は基準の起動時間に対して短くなる。この場合、利得制御部23は、電圧Voutの起動時間を基準の起動時間に合わせるために、制御電圧Vgainを下げることでトランジスタQ1の利得を小さくする。
For example, when the ambient temperature Ta increases and the current amplification factor hfe0 increases, the driving force of the transistor Q1 increases, and the startup time of the voltage Vout becomes shorter than the reference startup time. In this case, the
一方、周囲温度Taが下降し、電流増幅率hfe0が減少した場合、トランジスタQ1の駆動力は小さくなるため、電圧Voutの起動時間は基準の起動時間に対して長くなる。この場合、利得制御部23は、電圧Voutの起動時間を基準の起動時間に合わせるために、制御電圧Vgainを上げることでトランジスタQ1の利得を大きくする。利得制御部23の具体的な動作は、図3で説明される。
On the other hand, when the ambient temperature Ta decreases and the current amplification factor hfe0 decreases, the driving force of the transistor Q1 decreases, and the startup time of the voltage Vout becomes longer than the reference startup time. In this case, the
なお、制御部20は、図示しないCPU、ROM、RAM、A/D(Analog to Digital)変換器、D/A(Digital to Analog)変換器等を有してもよい。この場合、算出部22と利得制御部23の機能の一部とは、ROM等に格納された制御プログラムをCPUが実行することで実現されてもよい。
The
発振部40、昇圧部50および整流部60は、利得制御部23から出力される制御電圧Vgainに基づいて動作し、制御電圧Vgainに応じた起動時間を有する電圧Voutを生成する。発振部40、昇圧部50および整流部60の機能については、図3で説明される。
The oscillating
電圧検出部70は、例えば、電圧Voutを抵抗分割して分割電圧を生成し、生成した分割電圧をフィードバック電圧FBVとして制御部20に出力する。温度検出部80は、トランジスタQ1のパッケージに接触または隣接して配置され、トランジスタQ1の周囲温度Taを検出し、検出した周囲温度Taを制御部20に出力する。
The
図3は、図2の機能ブロック図に適用可能な回路図である。なお、図3示す回路以外の回路、または図3に示す回路の一部を変更した回路が、図2の機能ブロック図に適用されてもよい。負荷90は、電源装置10が生成する電圧Voutを受ける帯電器等であり、電源装置10には含まれない。
FIG. 3 is a circuit diagram applicable to the functional block diagram of FIG. Note that a circuit other than the circuit illustrated in FIG. 3 or a circuit obtained by partially changing the circuit illustrated in FIG. 3 may be applied to the functional block diagram illustrated in FIG. The
図2に示す発振部40は、トランジスタQ1、フィルタ41、コンデンサC4および抵抗R4を含む回路に対応する。図2に示す昇圧部50は、1次巻線NP、副巻線NBおよび2次巻線NSを有するトランスT1を含む回路に対応する。図2に示す整流部60は、ダイオードD1およびコンデンサC5を含む回路に対応する。
The oscillating
電圧検出部70は、出力電圧線Voutと接地線との間に直列に接続された抵抗R5、R6を有する。電圧検出部70は、電圧Voutを抵抗R5、R6により分割してフィードバック電圧FBVを生成し、生成したフィードバック電圧FBVを制御部20に出力する。
The
制御部20は、目標電圧出力部24、フィルタ25、減算器26および誤差演算部27を有する。減算器26および誤差演算部27は、図2に示す算出部22および利得制御部23の機能を含む。
The
目標電圧出力部24は、電源装置10の外部から供給される電圧Voutの目標値を示す情報を受け、電源装置10を起動する起動指示に応答して、目標値に対応するデューティ比を有するPWM(Pulse Width Modulation)信号を生成する。そして、目標電圧出力部24は、生成したPWM信号をフィルタ25に出力する。なお、電圧Voutの目標値が電源装置10毎(すなわち、電圧Voutが供給される負荷90毎)に異なる場合、PWM信号のデューティ比は、電源装置10毎に異なってもよい。
The target
フィルタ25は、目標電圧出力部24の出力と減算器26の+入力との間に配置された抵抗R1と、抵抗R1の+入力側の一端と接地線との間に配置されたコンデンサC1とを有する。フィルタ25は、抵抗R1の他端で受けるPWM信号の電圧波形を平滑化して目標電圧Vrefを生成し、生成した目標電圧Vrefを減算器26に出力する。
The
減算器26は、目標電圧Vrefからフィードバック電圧FBVを減算し、電圧Voutの目標値に対するずれ量を示す誤差値Errを生成する。減算器26の機能は、図2に示す利得制御部23に含まれる。例えば、減算器26は、アナログ回路により実現される。
The
なお、減算器26は、制御部20に含まれるCPUが実行するプログラムにより実現されてもよく、デジタル回路により実現されてもよい。減算器26がプログラムにより実現される場合、CPUは、レジスタ等に格納された目標電圧Vrefおよびフィードバック電圧FBVを用いて減算を実行し、実行結果を誤差値Errとしてレジスタ等に格納する。
The
減算器26がデジタル回路により実現される場合、目標電圧Vrefを示すデジタル値と、フィードバック電圧FBVを示すデジタル値とが、減算器26に供給され、誤差値Errを示すデジタル値が減算器26から出力される。フィードバック電圧FBVおよび目標電圧Vrefは、図示しないA/D変換器によりデジタル値に変換された後、減算器26に供給される。減算器26から出力されるデジタルの誤差値Errは、D/A変換器によりアナログ値に変換された後、誤差演算部27に出力される。
When the
誤差演算部27は、図2に示した算出部22の機能を含み、現在の周囲温度Taでの電流増幅率hfe0を算出する。誤差演算部27は、初期電流増幅率ihfeに対する実際の電流増幅率hfe0の変動量に応じて誤差値Errを補正し、補正した誤差値Errに応じて制御電圧Vgainを生成する。なお、初期制御電圧iVgainは、後述するように誤差値Errの補正に使用される。誤差演算部27は、生成した制御電圧Vgainを、ツェナーダイオードZD1を介して発振部40に出力する。なお、電流増幅率hfe0が初期電流増幅率ihfeと同じ場合、誤差演算部27は、誤差値Errを補正せず、補正しない誤差値Errに応じて制御電圧Vgainを生成する。
The
なお、誤差演算部27は、制御部20に含まれるCPUが実行するプログラムにより実現され、あるいは、デジタル回路により実現される。このため、誤差演算部27は、減算器26から出力される誤差値Err(アナログ信号)をA/D変換器によりデジタル値に変換した誤差値Errを受ける。
The
このように、図2に示す利得制御部23において、初期電流増幅率ihfeに対する実際の電流増幅率hfe0のずれ量に応じて制御電圧Vgainを補正する動作は、誤差演算部27により実行される。制御電圧Vgainを実際の電流増幅率hfe0に応じて補正することで、図5で説明するように、周囲温度Taの変化等により電流増幅率hfeが変化した場合にも、常に一定の起動時間で電圧Voutを生成することができる。
As described above, in the
発振部40では、トランジスタQ1のエミッタ端子は接地され、トランジスタQ1のコレクタ端子は、1次巻線NPを介して直流電源(24V)に接続される。トランジスタQ1のベース端子は、ツェナーダイオードZD1およびフィルタ41の抵抗R2(起動抵抗)を介して制御電圧Vgainを受ける。
In the
フィルタ41は、副巻線NBとトランジスタQ1のベース端子との間に直列に配置された抵抗R3およびコンデンサC3と、トランジスタQ1のベース端子とツェナーダイオードZD1との間に配置された抵抗R2とを有する。抵抗R4およびコンデンサC4は、1次巻線NPとトランジスタQ1のベース端子との間に直列に配置される。
The
トランスT1の1次巻線NPの一端は、直流電源(例えば、24V)に接続され、1次巻線NPの他端は、トランジスタQ1のコレクタ端子に接続される。また、1次巻線NPの他端は、直列に接続された抵抗R4とコンデンサC4を介してトランジスタQ1のベース端子に接続される。トランスT1の副巻線NBの一端は、フィルタ31の抵抗R3に接続され、副巻線NBの他端は接地される。トランスT1の2次巻線NSの一端は、整流部60のダイオードD1のカソードに接続され、2次巻線NSの他端は接地される。整流部60において、ダイオードD1のアノードは、コンデンサC5を介して接地される。
One end of the primary winding NP of the transformer T1 is connected to a DC power supply (for example, 24 V), and the other end of the primary winding NP is connected to the collector terminal of the transistor Q1. The other end of the primary winding NP is connected to the base terminal of the transistor Q1 via a resistor R4 and a capacitor C4 connected in series. One end of the sub winding NB of the transformer T1 is connected to the resistor R3 of the filter 31, and the other end of the sub winding NB is grounded. One end of the secondary winding NS of the transformer T1 is connected to the cathode of the diode D1 of the
トランジスタQ1がオンすると、直流電源(24V)がトランスT1の1次巻線NPからトランジスタQ1のコレクタ−エミッタ間を介して接地線に電流が流れる。トランスT1は、1次巻線NPに流れる電流に応じて、1次巻線NPに励磁エネルギを蓄積する。 When the transistor Q1 is turned on, a current flows from the primary winding NP of the transformer T1 to the ground line via the collector and the emitter of the transistor Q1 when the transistor Q1 is turned on. The transformer T1 accumulates excitation energy in the primary winding NP according to the current flowing through the primary winding NP.
この際、トランスT1の1次巻線NPの励磁エネルギの一部が副巻線NBに転送され、副巻線NBに電圧が発生する。トランジスタQ1は、トランスT1の副巻線NBとの交流結合により副巻線NBから出力される電圧を、直列に接続された抵抗R3とコンデンサC3とを介してベース端子で受ける。トランジスタQ1は、ベース端子に入力された制御電圧Vgainに応じてコレクタ−エミッタ間をオンまたはオフし、昇圧部50を駆動する。
At this time, part of the excitation energy of the primary winding NP of the transformer T1 is transferred to the sub winding NB, and a voltage is generated in the sub winding NB. Transistor Q1 receives at its base terminal a voltage output from sub winding NB by AC coupling with sub winding NB of transformer T1 via a resistor R3 and a capacitor C3 connected in series. The transistor Q1 turns on or off between the collector and the emitter according to the control voltage Vgain input to the base terminal, and drives the
トランジスタQ1がオフすると、1次巻線NPの励磁エネルギが2次巻線NSに放出される。整流部60は、トランスT1の2次巻線NSに放出される励磁エネルギを、ダイオードD1とコンデンサC4により整流し、平滑して負の電圧Voutを生成し、生成した電圧Voutを負荷90に出力する。これにより、発振部40は、自励発振回路として動作する。すなわち、発振部40は、制御電圧Vgainを受けてトランジスタQ1のベース電圧を発振させることで、トランジスタQ1のコレクタ電流を断続させる。
When the transistor Q1 turns off, the excitation energy of the primary winding NP is released to the secondary winding NS. The
例えば、画像形成装置1の動作の全体を制御する上位のCPUは、操作部のスタートボタンが押されたことに基づいて電源装置10に起動を指示する。電源装置10は、起動の指示に基づいて目標電圧出力部24を動作させてPWM信号を生成し、フィルタ25による平滑化で生成された目標電圧Vrefとフィードバック電圧FBVとの差を示す誤差値Errを減算器26により生成する。
For example, a higher-level CPU that controls the entire operation of the
また、電源装置10は、誤差演算部27を動作させて、実際の電流増幅率hfe0を初期電流増幅率ihfeに合わせるために誤差値Errを補正し、補正した誤差値Errに応じた制御電圧Vgainを生成する。そして、電源装置10は、発振部40、昇圧部50および整流部60により、補正された制御電圧Vgainに応じた電圧Vout(負電圧)を生成する。以上の動作により、電源装置10は、誤差値Errが小さくなる方向に制御電圧Vgainを調整するとともに、電流増幅率hfe0の変化にかかわりなく電圧Voutの起動時間が一定になるように、制御電圧Vgainを補正する制御を実行する。
Further, the
なお、トランジスタQ1を含む発振部40、昇圧部50および整流部60は、制御電圧Vgainに応じて電圧Voutを生成する電源回路として機能する。図3に示す回路では、トランスT1の巻き数比により出力可能な電圧Voutの最大値が設定され、PWM信号のデューティ比により最大値に対する電圧Voutの比率が設定される。そして、デューティ比に対応して生成される目標電圧Vrefに基づいて制御電圧Vgainが生成され、目標電圧Vrefに対応する電圧Voutが生成される。
Note that the
図4は、トランジスタQ1の電流増幅率hfeの温度特性の例を示す図である。太い破線は、トランジスタQ1のカタログ等に記載された電気的仕様に基づく電流増幅率hfeの温度特性を示す。太い実線は、画像形成装置1の出荷前の検査等において測定されたトランジスタQ1の初期電流増幅率ihfeと測定時のトランジスタQ1の初期周囲温度iTaとに基づいて補正された温度特性を示す。すなわち、太い実線は、電源装置10に搭載されるトランジスタQ1の実際の電流増幅率hfeの温度特性を示す。
FIG. 4 is a diagram illustrating an example of a temperature characteristic of the current amplification factor hfe of the transistor Q1. A thick broken line indicates a temperature characteristic of the current amplification factor hfe based on the electrical specification described in a catalog or the like of the transistor Q1. A thick solid line indicates a temperature characteristic corrected based on the initial current amplification factor ihfe of the transistor Q1 measured in the inspection before shipping the
カタログ上の温度特性(太い破線)は、標準的なトランジスタQ1の電気的特性を示すため、電源装置10に搭載されているトランジスタQ1の温度特性と異なる場合がある。図2および図3に示した電源装置10は、トランジスタQ1の実際の温度特性(太い実線)を使用して制御電圧Vgainを補正する。このため、カタログ上の温度特性を使用して制御電圧Vgainを補正する場合に比べて、電圧Voutの起動時間を目標値に正確に設定することができる。
The temperature characteristics (thick broken line) in the catalog show the electrical characteristics of the standard transistor Q1, and therefore may differ from the temperature characteristics of the transistor Q1 mounted on the
太い破線上の白丸は、任意の周囲温度での電流増幅率hfe(仕様値)を示し、太い実線上の白丸は、任意の周囲温度での電流増幅率hfe0を示す。太い実線上の黒丸は、画像形成装置1の出荷前の検査において測定した初期周囲温度iTa(この例では30℃)でのトランジスタQ1の初期電流増幅率ihfeを示す。初期周囲温度iTaは、30℃に限定されないが、カタログ上の電流増幅率hfeと初期電流増幅率ihfeとの差を算出しやすいように、カタログ等に記載された電流増幅率hfeの測定温度であることが好ましい。
A white circle on a thick broken line indicates a current amplification factor hfe (specification value) at an arbitrary ambient temperature, and a white circle on a thick solid line indicates a current amplification factor hfe0 at an arbitrary ambient temperature. The black circle on the thick solid line indicates the initial current amplification factor ihfe of the transistor Q1 at the initial ambient temperature iTa (30 ° C. in this example) measured in the inspection before shipping the
例えば、トランジスタQ1のカタログ等に記載された2点以上の温度特性を用いることで、電流増幅率hfeの温度特性の仕様値(太い破線)を示す式(1)を求めることができる。式(1)において、パラメータaは太い破線の傾きを示し、パラメータbは0℃における電流増幅率hfe(仕様値)を示し、Taは周囲温度を示す。図4に示す例では、太い破線では、パラメータaは0.77であり、パラメータbは123である。求めたパラメータa、bは、図2に示した温度特性記憶領域21aに格納され、温度特性仕様hfespecとして温度特性記憶領域21aから読み出される。なお、式(1)に様々な周囲温度Taを代入して求まる電流増幅率hfeと周囲温度Taとがテーブルとして温度特性記憶領域21aに格納されてもよい。
hfe=a・Ta+b ‥‥ (1)
For example, by using two or more temperature characteristics described in a catalog or the like of the transistor Q1, Expression (1) indicating the specification value (thick broken line) of the temperature characteristics of the current amplification factor hfe can be obtained. In equation (1), parameter a indicates the slope of the thick broken line, parameter b indicates the current amplification factor hfe (specification value) at 0 ° C., and Ta indicates the ambient temperature. In the example shown in FIG. 4, the parameter a is 0.77 and the parameter b is 123 in the thick broken line. The determined parameters a and b are stored in the temperature
hfe = a · Ta + b ‥‥ (1)
太い実線で示される電流増幅率hfe0は、初期周囲温度iTaを式(1)に代入して得られる電流増幅率hfeと初期電流増幅率ihfeとの差Dを式(1)に組み入れた式(2)で示される。算出部22は、差Dを算出することで、トランジスタQ1の実際の温度特性に合った電流増幅率hfe0を式(2)から算出することが可能になる。なお、温度特性記憶領域21aには、式(1)に示すパラメータa、bの代わりに、式(2)に示すパラメータa、b、D(または、a、b−D)が格納されてもよい。あるいは、温度特性記憶領域21aには、式(2)に様々な周囲温度Taを代入して求まる電流増幅率hfe0と周囲温度Taとがテーブルとして格納されてもよい。
hfe0=a・Ta+b−D ‥‥ (2)
The current amplification factor hfe0 indicated by the thick solid line is obtained by substituting the initial ambient temperature iTa into the expression (1) into the expression (1) and incorporating the difference D between the current amplification factor hfe and the initial current amplification factor ihfe into the expression (1). Indicated by 2). By calculating the difference D, the
hfe0 = a · Ta + b−D (2)
以降では、説明を分かりやすくするため、温度特性記憶領域21aに格納される温度特性仕様hfespecを使用して電流増幅率hfe0を算出することは、式(1)または式(2)を用いて算出すると称される。例えば、周囲温度Taが40℃の場合、算出部22は、式(1)を用いてカタログベースでの電流増幅率hfe(=153.8)を算出する。また、算出部22は、式(1)を用いて初期周囲温度iTa(=30℃)での電流増幅率hfe(=146)を算出し、算出した電流増幅率hfeから初期電流増幅率ihfe(=150)を引いて差D(=−4)を求める。そして、算出部22は、周囲温度Taが40℃でのカタログベースの電流増幅率hfe(=153.8)から差D(=−4)を引き、実際の電流増幅率hfe0(=157.8)を求める。
Hereinafter, in order to make the description easy to understand, calculating the current amplification factor hfe0 using the temperature characteristic specification hfespec stored in the temperature
式(2)を使用する場合、差D(=−4)は予め算出されているため、算出部22は、式(1)を用いる場合に比べて、周囲温度Taが40℃での実際の電流増幅率hfe0(=157.8)を簡易に求めることができる。
When using the equation (2), the difference D (= −4) is calculated in advance, and therefore, the calculating
図5は、図2および図3の電源装置10の動作の例を示す波形図である。図5に示す動作は、電源装置10が起動の指示を受けたことに基づいて開始される。なお、図5では、フィードバック電圧FBVによる誤差値Errの補正についての説明は省略される。
FIG. 5 is a waveform chart showing an example of the operation of the
電源装置10は、起動の指示に基づいて、目標電圧出力部24にPWM信号を生成させ、フィルタ25は、PWM信号を平滑化して目標電圧Vrefを生成する(図5(a))。減算器26は、目標電圧Vrefとフィードバック電圧FBVとの差に応じて、差がなくなるように(すなわち、電圧Voutが目標値になるように)、誤差値Errを生成する(図示略)。
The
誤差演算部27(すなわち、算出部22)は、記憶部21に保持された電流増幅率hfeに関する情報に基づいて、現在の周囲温度Taでの電流増幅率hfe0を算出する。誤差演算部27(すなわち、利得制御部23)は、電流増幅率hfe0と初期電流増幅率ihfeとを比較し、減算器26から出力される誤差値Errを補正する。
The error calculation unit 27 (that is, the calculation unit 22) calculates the current amplification factor hfe0 at the current ambient temperature Ta based on the information on the current amplification factor hfe held in the
例えば、誤差演算部27は、電流増幅率hfe0が初期電流増幅率ihfeより低いほど、誤差値Errを大きくする補正を行い、電流増幅率hfe0が初期電流増幅率ihfeより高いほど、誤差値Errを小さくする補正を行う。そして、誤差演算部27は、補正した誤差値Errに応じて制御電圧Vgainを生成する。
For example, the
例えば、誤差値Errは、目標電圧Vrefとフィードバック電圧FBVとの差が大きいほど大きく、差が小さいほど小さい。また、制御電圧Vgainを生成する回路の駆動力は、誤差値Errが大きいほど大きく、誤差値Errが小さいほど小さい。このため、制御電圧Vgainは、誤差値Errが大きいほど急峻に立ち上がり、誤差値Errが小さいほど緩やかに立ち上がる。 For example, the error value Err increases as the difference between the target voltage Vref and the feedback voltage FBV increases, and decreases as the difference decreases. In addition, the driving force of the circuit that generates the control voltage Vgain increases as the error value Err increases, and decreases as the error value Err decreases. Therefore, the control voltage Vgain rises steeply as the error value Err increases, and rises more slowly as the error value Err decreases.
したがって、電流増幅率hfe0が初期電流増幅率ihfeより低いほど、制御電圧Vgainは、破線で示す標準値(目標値)に対して高く設定される(図5(b))。電流増幅率hfe0が初期電流増幅率ihfeより高いほど、制御電圧Vgainは、標準値に対して低く設定される(図5(c))。電流増幅率hfe0が初期電流増幅率ihfeと等しい場合、制御電圧Vgainは、標準値に設定される。 Therefore, as the current amplification factor hfe0 is lower than the initial current amplification factor ihfe, the control voltage Vgain is set higher than the standard value (target value) indicated by the broken line (FIG. 5B). As the current gain hfe0 is higher than the initial current gain ihfe, the control voltage Vgain is set lower than the standard value (FIG. 5C). When the current amplification factor hfe0 is equal to the initial current amplification factor ihfe, the control voltage Vgain is set to a standard value.
電流増幅率hfe0が初期電流増幅率ihfeより低い場合、トランジスタQ1の駆動力は目標値より小さいため、電圧Voutの起動時間は目標値より長くなってしまう。この場合、誤差値Errを上げる補正をし、制御電圧Vgainを標準値より高くすることで電圧Voutの起動時間を目標値に設定することができる。 When the current amplification factor hfe0 is lower than the initial current amplification factor ihfe, the driving time of the transistor Q1 is smaller than the target value, and thus the activation time of the voltage Vout becomes longer than the target value. In this case, the start-up time of the voltage Vout can be set to the target value by correcting the error value Err and making the control voltage Vgain higher than the standard value.
同様に、電流増幅率hfe0が初期電流増幅率ihfeより高い場合、トランジスタQ1の駆動力は目標値より大きいため、電圧Voutの起動時間は目標値より短くなってしまう。この場合、誤差値Errを下げる補正をし、制御電圧Vgainを標準値より低くすることで電圧Voutの起動時間を目標値に設定することができる。この結果、周囲温度Taの変動等によりトランジスタQ1の電流増幅率hfe0が変化した場合にも、電圧Voutの起動時間を常に一定にすることができる(図5(d))。 Similarly, when the current amplification factor hfe0 is higher than the initial current amplification factor ihfe, since the driving force of the transistor Q1 is larger than the target value, the activation time of the voltage Vout becomes shorter than the target value. In this case, the start-up time of the voltage Vout can be set to the target value by correcting the error value Err so as to lower the control voltage Vgain below the standard value. As a result, even when the current amplification factor hfe0 of the transistor Q1 changes due to a change in the ambient temperature Ta or the like, the start-up time of the voltage Vout can always be kept constant (FIG. 5D).
図5の下側の括弧内は、画像形成装置1の複数の電源装置10のうちの2つの電源装置(仮に10a、10bとする)によりそれぞれ生成される電圧Vout1、Vout2の波形を示している。例えば、電源装置10aは、起動の指示に基づいて、感光体ドラム6用の帯電器に印可する電圧Vout1を生成し、電源装置10bは、起動の指示に基づいて、現像ローラに印可する電圧Vout2を生成する。
5 indicate waveforms of the voltages Vout1 and Vout2 generated by two of the plurality of power devices 10 (tentatively, 10a and 10b) of the plurality of
画像形成装置1は、電源装置10bが目標電圧Vrefの生成を開始するタイミングを、電源装置10bが目標電圧Vrefの生成を開始するタイミングより遅く設定する。このため、電源装置10bが電圧Vout2の生成を開始するタイミングは、電源装置10aが電圧Vout1の生成を開始するタイミングに比べて遅れる(図5(e))。
The
各電源装置10a、10bは、トランスT1の巻き数比に応じた電圧Vout1、Vout2を生成する(図5(f)、(g))。電源装置10a、10bの各々が、それぞれの電流増幅率hfe0に応じて制御電圧Vgainを補正することで、電圧Vout1、Vout2がそれぞれ目標値になるまでの起動時間は同じすることができる(図5(h))。換言すれば、トランスT1の巻き数比が異なる電源装置10a、10bが、互いに異なる制御電圧Vgainを使用して電圧Vout1、Vout2を独立に生成する場合にも、起動時間を常に揃えることができる。 Each of the power supply devices 10a and 10b generates voltages Vout1 and Vout2 according to the turns ratio of the transformer T1 (FIGS. 5F and 5G). Each of the power supply devices 10a and 10b corrects the control voltage Vgain according to the respective current amplification factor hfe0, so that the start-up time until the voltages Vout1 and Vout2 reach the respective target values can be the same (FIG. 5). (H)). In other words, even when the power supply devices 10a and 10b having different turn ratios of the transformer T1 independently generate the voltages Vout1 and Vout2 using the different control voltages Vgain, the start-up times can always be made uniform.
電圧Vout1、Vout2の波形を、電流増幅率hfe0の変動にかかわりなく、目標の波形と同じにできるため、電圧Vout1、Vout2が目標値になるまでの期間、電圧Vout1、Vout2の差を閾値より常に小さくできる。このため、電圧Vout1、Vout2の起動時間内(露光により静電潜像が形成される前)に現像ローラ上のトナーが感光体ドラム6に付着することはなく、転写紙等にトナー(汚れ)が付着することを防止できる。
Since the waveforms of the voltages Vout1 and Vout2 can be made the same as the target waveform irrespective of the fluctuation of the current amplification factor hfe0, the difference between the voltages Vout1 and Vout2 is always larger than the threshold until the voltages Vout1 and Vout2 reach the target value. Can be smaller. For this reason, the toner on the developing roller does not adhere to the
図5の括弧内は、電源装置10a、10bに搭載されるトランジスタQ1の周囲温度Taが所定の温度の場合の波形を示す。しかしながら、図2および図3に示した構成により、各電源装置10a、10bは、周囲温度Taの変化等により電流増幅率hfe0が変化した場合にも、電圧Vout1、Vout2の起動時間を一定にする制御を実行する。したがって、周囲温度Taが変化した場合にも、電圧Vout1、Vout2の波形は変化せず、電圧Vout1、Vout2の差が閾値電圧以下に維持されるため、転写紙等にトナー(汚れ)が付着することを防止できる。 The parentheses in FIG. 5 show waveforms when the ambient temperature Ta of the transistor Q1 mounted on the power supply devices 10a and 10b is a predetermined temperature. However, with the configuration shown in FIGS. 2 and 3, each of the power supply devices 10a and 10b keeps the startup time of the voltages Vout1 and Vout2 constant even when the current amplification factor hfe0 changes due to a change in the ambient temperature Ta or the like. Execute control. Therefore, even when the ambient temperature Ta changes, the waveforms of the voltages Vout1 and Vout2 do not change, and the difference between the voltages Vout1 and Vout2 is maintained below the threshold voltage, so that toner (dirt) adheres to the transfer paper or the like. Can be prevented.
図6は、制御電圧Vgainを補正しない電源装置10の動作の例を示す波形図である。図5と同様の動作については、詳細な説明は省略される。図6に示す動作も、電源装置10が起動の指示を受けたことに基づいて開始される。目標電圧Vrefの波形は、図5と同じである(図6(a))。
FIG. 6 is a waveform diagram showing an example of the operation of
誤差演算部27は、電流増幅率hfe0の変動による制御電圧Vgainの補正を行わない。このため、制御電圧Vgainの波形は、電流増幅率hfeの変動にかかわりなく常に一定の波形になる(図6(b))。そして、発振部40、昇圧部50および整流部60は、制御電圧Vgainに基づいて電圧Voutを生成する。
The
例えば、周囲温度Taの上昇等により、電流増幅率hfe0が初期電流増幅率ihfeより高くなった場合、トランジスタQ1の駆動力は大きくなるため、電圧Voutが目標値になるまでの起動時間は目標の起動時間より短くなる(図6(c))。一方、電流増幅率hfe0が初期電流増幅率ihfeより低くなった場合、トランジスタQ1の駆動力は小さくなるため、電圧Voutが目標値になるまでの起動時間は目標の起動時間より長くなる(図6(d))。 For example, when the current amplification factor hfe0 becomes higher than the initial current amplification factor ihfe due to an increase in the ambient temperature Ta or the like, the driving force of the transistor Q1 increases, and the startup time until the voltage Vout reaches the target value is equal to the target time. This is shorter than the startup time (FIG. 6C). On the other hand, when the current amplification factor hfe0 is lower than the initial current amplification factor ihfe, the driving force of the transistor Q1 is reduced, and the startup time until the voltage Vout reaches the target value is longer than the target startup time (FIG. 6). (D)).
図6の下側の括弧内は、感光体ドラム6用の帯電器に印可する電圧Vout1の起動時間が目標の起動時間より短くなった場合の電圧Vout1、Vout2の波形を示す。図5と同様に、電圧Vout2は、現像ローラに印可する電圧である。
6 shows waveforms of the voltages Vout1 and Vout2 when the activation time of the voltage Vout1 applied to the charger for the
図6では、電圧Vout1の起動時間が短くなることで、電圧Vout1、Vout2が目標値になるまでの期間に、電圧Vout1、Vout2の差が閾値を超える期間が発生する。これにより、起動時間中(露光により静電潜像が形成される前)に現像ローラ上のトナーが感光体ドラム6に付着し、転写紙等にトナー(汚れ)が付着してしまう。
In FIG. 6, a period in which the difference between the voltages Vout1 and Vout2 exceeds the threshold occurs during a period until the voltages Vout1 and Vout2 reach the target value due to a short startup time of the voltage Vout1. As a result, the toner on the developing roller adheres to the
さらに、図示は省略するが、電圧Vout1、Vout2の起動時間が目標の起動時間より短くなった場合、各電源装置10a、10bの消費電流(ピーク電流)は、起動時間が目標値である場合に比べて増加する。これにより、外部電源の容量が不足する場合、あるいは、画像形成装置1内の各回路に供給される電源電圧は低下する場合、画像形成装置1の正常動作を妨げるおそれがある。これに対して、図5に示した動作を実行する画像形成装置1では、外部電源の容量が不足することはなく、電源電圧が低下することもないため、画像形成装置1を正常に動作させることができる。
Further, although not shown, when the activation time of the voltages Vout1 and Vout2 is shorter than the target activation time, the current consumption (peak current) of each of the power supply devices 10a and 10b is reduced when the activation time is the target value. Increase compared to. As a result, when the capacity of the external power supply is insufficient, or when the power supply voltage supplied to each circuit in the
一方、帯電器に印加する電圧Vout1の起動時間が目標値より長くなり、書き込みユニット4により静電潜像を形成するまでに感光体ドラム6への帯電が十分にできない場合、感光体ドラム6上に形成される静電潜像の品質が劣化するおそれがある。また、現像ローラに印可する電圧Vout2の起動時間が目標値より長くなった場合、静電潜像を現像することで感光体ドラム6上に形成するトナー像の品質が劣化するおそれがある。
On the other hand, when the activation time of the voltage Vout1 applied to the charger becomes longer than the target value and the charging of the
この結果、紙媒体等に転写される画像等の画質は劣化するおそれがある。これに対して、図5に示した動作を実行する画像形成装置1では、電圧Vout1、Vout2の起動時間が目標値からずれないため、画像形成装置1の各機構間のタイミングの精度が低下することはなく、紙媒体等に転写される画像等の画質は劣化することはない。
As a result, the image quality of an image or the like transferred to a paper medium or the like may be deteriorated. On the other hand, in the
図7は、図2および図3の電源装置10の動作の例を示すフローチャートである。すなわち、図7は、電源装置10の制御方法および電源装置10を有する画像形成装置1の制御方法の例を示す。図7に示す動作は、例えば、制御部20のCPUが制御プログラムを実行することにより実現される。また、図7に示す動作は、電源装置10が起動指示を受けたことに基づいて開始される。
FIG. 7 is a flowchart illustrating an example of the operation of the
まず、ステップS10において、制御部20は、温度検出部80により検出された周囲温度Taを取得する。次に、ステップS12において、制御部20は、温度検出部80により検出された現在の周囲温度Taを用いてトランジスタQ1の電流増幅率hfe0を算出する。
First, in step S10, the
次に、ステップS14において、制御部20は、算出した電流増幅率hfe0が初期電流増幅率ihfeと同じか否かを判定し、同じ場合、処理をステップS16に移行し、異なる場合、処理をステップS18に移行する。
Next, in step S14, the
ステップS16において、制御部20は、制御電圧Vgainを補正することなく、図7に示す動作を終了する。すなわち、制御部20は、減算器26から出力される誤差値Errを補正することなく、誤差値Errに応じた制御電圧Vgainを生成する。
In step S16, the
一方、ステップS18において、制御部20は、電流増幅率hfe0に応じて誤差値Errを補正することで、制御電圧Vgainを補正する。例えば、制御部20は、式(3)の両辺が一定になるように、制御電圧Vgainの補正値を算出する。ここで、iVgainは、初期電流増幅率ihfeにおいて電圧Voutの起動時間を目標値にするために設定された制御電圧であり、初期特性記憶領域21bに保持されている。VZDは、ツェナーダイオードZD1のツェナー電圧であり、R2は抵抗R2の抵抗値である。
ihfe×(iVgain−VZD)/R2=hfe0×(Vgain−VZD)/R2 ‥‥ (3)
電圧Voutを生成するために電源装置10を起動してから電圧Voutが目標値になるまでの起動時間は、トランスT1の二次側の電流によるコンデンサC5の充電時間とほぼ等しい。二次側の電流はトランスT1の巻き数比に応じて一次側の電流を増幅しており、一次側の電流はトランジスタQ1のコレクタ電流Icに等しい。トランジスタQ1において、コレクタ電流Icはベース電流Ibと電流増幅率hfeを用いて式(4)で示される。
Ic=Ib×hfe ‥‥ (4)
式(4)は、トランジスタQ1の周囲温度Taの変動等により電流増幅率hfeが変化した場合にも、ベース電流Ibを変えることによりコレクタ電流Icを一定にすることができることを示している。すなわち、周囲温度Taの変動等により電流増幅率hfeが変化した場合にも、ベース電流Ibを制御することで電圧Voutの起動時間がばらつくことを抑制することができる。
On the other hand, in step S18, the
ihfe × (iVgain−VZD) / R2 = hfe0 × (Vgain−VZD) / R2 (3)
The startup time from when the
Ic = Ib × hfe ‥‥ (4)
Equation (4) indicates that the collector current Ic can be kept constant by changing the base current Ib even when the current amplification factor hfe changes due to a change in the ambient temperature Ta of the transistor Q1 or the like. That is, even when the current amplification factor hfe changes due to a change in the ambient temperature Ta or the like, the start-up time of the voltage Vout can be suppressed from being varied by controlling the base current Ib.
トランジスタQ1のベース電流Ibは、"(制御電圧Vgain−ツェナー電圧VZD)/抵抗値R2"で示されるため、ベース電流Ibは、制御電圧Vgainにより制御可能である。制御電圧Vgainは、式(3)が成立する値であって、電圧Voutが基準の波形と同様となるように、波形の傾斜を制御すればよい。なお、実際には、式(3)が成立する制御電圧Vgainを所定の傾斜にするために、誤差値Errが補正される。 Since the base current Ib of the transistor Q1 is represented by "(control voltage Vgain-Zener voltage VZD) / resistance value R2", the base current Ib can be controlled by the control voltage Vgain. The control voltage Vgain is a value that satisfies the expression (3), and the slope of the waveform may be controlled so that the voltage Vout becomes similar to the reference waveform. Note that, in practice, the error value Err is corrected so that the control voltage Vgain that satisfies the expression (3) has a predetermined slope.
例えば、電流増幅率hfe0が初期電流増幅率ihfeの1.5倍になった場合、制御電圧Vgainを、式(3)の右辺の(Vgain−VZD)を0.67倍にする値に設定することで、コレクタ電流Icを一定にでき、電圧Voutの起動時間を一定にできる。また、電流増幅率hfe0が初期電流増幅率ihfeの0.7倍になった場合、制御電圧Vgainを、式(3)の右辺の(Vgain−VZD)を1.43倍にする値に設定することで、コレクタ電流Icを一定にでき、起動時間の起動時間を一定にできる。換言すれば、コレクタ電流Icが変化しないように制御電圧Vgainを補正することで、電圧Voutの起動時間を一定にできる。 For example, when the current amplification factor hfe0 becomes 1.5 times the initial current amplification factor ihfe, the control voltage Vgain is set to a value that makes (Vgain-VZD) on the right side of Expression (3) 0.67 times. Thus, the collector current Ic can be kept constant, and the start-up time of the voltage Vout can be kept constant. When the current amplification factor hfe0 becomes 0.7 times the initial current amplification factor ihfe, the control voltage Vgain is set to a value that makes (Vgain-VZD) on the right side of the equation (3) 1.43 times. Thus, the collector current Ic can be made constant, and the start time of the start time can be made constant. In other words, by correcting the control voltage Vgain so that the collector current Ic does not change, the startup time of the voltage Vout can be made constant.
なお、図3に示した電源装置10が誤差演算部27と発振部40との間に配置されるツェナーダイオードを持たない場合、式(3)の"−VZD"は不要になる。また、式(3)は、制御電圧Vgainの補正値を算出する一例であり、他の式または他の方式により制御電圧Vgainの補正値が算出されてもよい。
When the
感光体ドラム6の帯電器に印可する電圧Vout1を出力する電源装置10と、現像ローラに印可する電圧Vout2を出力する電源装置10とは、画像形成装置1の出荷時に、それぞれ所定の制御電圧Vgainを生成するように設定されている。図7に示すフローチャートにより、各電源装置10が、実際の電流増幅率hfe0に基づいて制御電圧Vgainを補正することで、電圧Voutの起動時間をそれぞれ一定にすることができる。この結果、電流増幅率hfe0の変動によらず、各電源装置10の起動時の電圧Voutの起動波形を一定にすることができる。したがって、例えば、感光体ドラム6用の帯電器に印可する電圧Voutと、現像ローラに印可する電圧Voutとの差が閾値を超えることを防止することができ、転写紙等にトナー(汚れ)が付着することを防止できる。
A
以上、図1から図7に示す実施形態では、制御電圧Vgainを実際の電流増幅率hfe0に応じて補正することで、周囲温度Taの変化等により電流増幅率hfe0が変化した場合にも、電圧Voutの起動時間を常に一定にすることができる。すなわち、プリンタユニット5に出力する電圧Voutを生成する電源部30のトランジスタQ1の電流増幅率hfe0がばらつく場合にも、電圧Voutの起動時間がずれることを抑止することができる。
As described above, in the embodiment shown in FIGS. 1 to 7, the control voltage Vgain is corrected according to the actual current amplification factor hfe0, so that even when the current amplification factor hfe0 changes due to a change in the ambient temperature Ta or the like, the voltage is not changed. The startup time of Vout can always be kept constant. That is, even when the current amplification factor hfe0 of the transistor Q1 of the
起動時間が短くなることがないため、外部電源の容量の不足や、画像形成装置1の電源電圧の低下を防止することができる。また、起動時間が長くなることがないため、静電潜像の品質の劣化またはトナー像の品質の劣化は発生せず、紙媒体等に転写される画像等の画質の劣化を防止することができる。
Since the startup time is not shortened, it is possible to prevent a shortage of the capacity of the external power supply and a decrease in the power supply voltage of the
互いに異なる電源装置10で生成される電圧Vout1、Vout2の波形を、電流増幅率hfe0の変動にかかわりなく、目標の波形と同じにできる。したがって、感光体ドラム6用の帯電器に印可する電圧Voutと、現像ローラに印可する電圧Voutとの差が閾値を超えることを防止することができ、転写紙等にトナー(汚れ)が付着することを防止できる。
The waveforms of the voltages Vout1 and Vout2 generated by the mutually different
図8は、本発明の別の実施形態に係る画像形成装置に設けられる電源装置の機能ブロック図である。図2と同じ要素については同じ符号を付し、詳細な説明は省略される。図8に示す電源装置10Aは、バイポーラトランジスタQ11を有する電源部301およびバイポーラトランジスタQ12を有する電源部302と、電源部301、302を制御する制御部20Aとを有する。以下では、バイポーラトランジスタQ11、Q12は、単にトランジスタQ11、Q12とも称される。なお、電源装置10Aを有する画像形成装置は、図1に示す画像形成装置1と同様の構成を有する。
FIG. 8 is a functional block diagram of a power supply device provided in an image forming apparatus according to another embodiment of the present invention. The same elements as those in FIG. 2 are denoted by the same reference numerals, and detailed description is omitted. A
例えば、電源部301は、感光体ドラム6用の帯電器に印可する電圧Vout1を生成し、電源部302は、現像装置の現像ローラに印可する電圧Vout2を生成する。電圧Vout1は第1電圧の一例であり、感光体ドラム6用の帯電器は第1電圧使用部の一例である。電圧Vout2は第2電圧の一例であり、現像ローラは第2電圧使用部の一例である。電源部301、302は、生成する電圧Vout1、Vout2の値に応じて、昇圧部50のトランスT1(図3)の巻き数比が異なることを除き、図2に示す電源部30と同様の構成を有する。
For example, the
例えば、トランジスタQ11、Q12の型式は同じであり、トランジスタQ11、Q12のカタログ上の電気的特性は互いに同じである。このため、トランジスタQ11、Q12における電流増幅率hfeの温度特性は、図4に示した特性と同様に線形を示す。 For example, the types of the transistors Q11 and Q12 are the same, and the electrical characteristics in the catalog of the transistors Q11 and Q12 are the same. For this reason, the temperature characteristics of the current amplification factor hfe in the transistors Q11 and Q12 are linear as in the characteristics shown in FIG.
制御部20Aは、記憶部21、算出部22Aおよび利得制御部23Aを有する。記憶部21には、温度特性記憶領域21aと、トランジスタQ11、Q12にそれぞれ対応する初期特性記憶領域211b、212bとが割り当てられる。初期特性記憶領域211bには、トランジスタQ11の初期電流増幅率ihfe1、初期周囲温度iTa1および初期制御電圧iVgain1が記憶される。初期特性記憶領域212bには、トランジスタQ12の初期電流増幅率ihfe2、初期周囲温度iTa2および初期制御電圧iVgain2が記憶される。
The
初期制御電圧iVgain1は、電源装置10Aを起動してから電圧Vout1が目標値になるまでの時間である起動時間を基準の起動時間にするための制御電圧Vgain1である。初期制御電圧iVgain2は、電源装置10Aを起動してから電圧Vout2が目標値になるまでの時間である起動時間を基準の起動時間にするための制御電圧Vgain2である。
The initial control voltage iVgain1 is a control voltage Vgain1 for setting a startup time, which is a time from when the
算出部22Aは、図2に示した算出部22と同様の機能を有する。算出部22Aは、トランジスタQ11、Q12毎に、各周囲温度Ta1、Ta2での電流増幅率hfe01、hfe02を算出する。そして、算出部22Aは、算出したトランジスタQ11の電流増幅率hfe01および算出したトランジスタQ12の電流増幅率hfe02を利得制御部23Aに出力する。
The
例えば、算出部22Aは、電源装置10Aが起動する毎に電流増幅率hfe01、hfe02を算出する。電流増幅率hfe01、hfe02は、図1から図7に示した実施形態と同様に、式(1)に基づいて算出された電流増幅率hfeを補正することで求められてもよく、式(2)に基づいて算出されてもよい。
For example, the
利得制御部23Aの機能は、図2に示した利得制御部23と同様に、図3に示した減算器26と、誤差演算部27の一部とにより実現される。利得制御部23Aは、電流増幅率hfe01、hfe02のうち高い方の電流増幅率hfeに合わせて、低い方の電流増幅率hfeに対応する制御電圧Vgain(Vgain1またはVgain2の一方)の補正を行う。利得制御部23Aは、高い方の電流増幅率hfeに対応する制御電圧Vgainの補正は行わない。
The function of the
例えば、電流増幅率hfe02が電流増幅率hfe01より高い場合、利得制御部23Aは、補正しない制御電圧Vgain2の設定値を用いて、電圧Vout1の起動時間が電圧Vout2の起動時間と同じになるように、制御電圧Vgain1を補正する。また、電流増幅率hfe01が電流増幅率hfe02より高い場合、利得制御部23Aは、補正しない制御電圧Vgain1の設定値を用いて、電圧Vout2の起動時間が電圧Vout1の起動時間と同じになるように、制御電圧Vgain2を補正する。
For example, when the current amplification factor hfe02 is higher than the current amplification factor hfe01, the
なお、電流増幅率hfe01、hfe02が互いに同じ場合、利得制御部23Aは、制御電圧Vgain1、Vgain2を補正しない。すなわち、利得制御部23Aは、電流増幅率hfe01、hfe02に基づく誤差値Errの補正を行わず、補正しない誤差値Errをそれぞれ使用して制御電圧Vgain1、Vgain2を生成する。
When the current amplification factors hfe01 and hfe02 are the same, the
なお、利得制御部23Aは、電源部301に対応して利得制御部23A内で生成した目標電圧Vrefと、電圧Vout1に対応するフィードバック電圧FBV1との差を誤差値Err(図示せず)として出力する。そして、利得制御部23Aは、制御電圧Vgain1を補正して電圧Vout1の起動時間を電圧Vout2の起動時間に合わせる場合、電圧Vout1に対応する誤差値Errを補正する。
The
同様に、利得制御部23Aは、電源部302に対応して利得制御部23A内で生成した目標電圧Vrefと、電圧Vout2に対応するフィードバック電圧FBV2との差を誤差値Err(図示せず)として出力する。そして、利得制御部23Aは、制御電圧Vgain2を補正して電圧Vout2の起動時間を電圧Vout1の起動時間に合わせる場合、電圧Vout2に対応する誤差値Errを補正する。
Similarly, gain
電流増幅率hfe01、hfe02の高い方に合わせて制御電圧Vgain1または制御電圧Vgain2の一方のみを補正することで、電圧Vout1、Vout2の起動時間は目標値に比べて短くなる。しかしながら、電圧Vout1、Vout2の起動時間を揃えることができるため、電源装置10Aの起動時に、電圧Vout1、Vout2の差が閾値を超えることを防止することができる。
By correcting only one of the control voltage Vgain1 or the control voltage Vgain2 in accordance with the higher one of the current amplification factors hfe01 and hfe02, the activation time of the voltages Vout1 and Vout2 is shorter than the target value. However, since the start-up times of the voltages Vout1 and Vout2 can be made uniform, it is possible to prevent the difference between the voltages Vout1 and Vout2 from exceeding the threshold when the
なお、利得制御部23Aは、電流増幅率hfe01、hfe02のうち低い方の電流増幅率hfeに合わせて、高い方の電流増幅率hfeに対応する制御電圧Vgain(Vgain1またはVgain2の一方)を補正してもよい。この場合、利得制御部23Aは、低い方の電流増幅率hfeに対応する制御電圧Vgainを補正しない。
The
例えば、電流増幅率hfe02が電流増幅率hfe01より低い場合、利得制御部23Aは、補正しない制御電圧Vgain2の設定値を用いて、電圧Vout1の起動時間が電圧Vout2の起動時間と同じになるように、制御電圧Vgain1を補正する。また、電流増幅率hfe01が電流増幅率hfe02より低い場合、利得制御部23Aは、補正しない制御電圧Vgain1の設定値を用いて、電圧Vout2の起動時間が電圧Vout1の起動時間と同じになるように、制御電圧Vgain2を補正する。
For example, when the current amplification factor hfe02 is lower than the current amplification factor hfe01, the
電流増幅率hfe01、hfe02の低い方に合わせて制御電圧Vgain1または制御電圧Vgain2を補正することで、電圧Vout1、Vout2の起動時間は目標値に比べて長くなる。しかしながら、電圧Vout1、Vout2の起動時間を揃えることができるため、電源装置10Aの起動時に、電圧Vout1、Vout2の差が閾値を超えることを防止することができる。
By correcting the control voltage Vgain1 or the control voltage Vgain2 in accordance with the lower one of the current amplification factors hfe01 and hfe02, the activation time of the voltages Vout1 and Vout2 becomes longer than the target value. However, since the start-up times of the voltages Vout1 and Vout2 can be made uniform, it is possible to prevent the difference between the voltages Vout1 and Vout2 from exceeding the threshold when the
なお、制御部20Aは、図2に示した制御部20と同様に、CPU、ROM、RAM、A/D変換器、D/A変換器等を有してもよい。そして算出部22Aと利得制御部23Aの機能の一部とは、ROMに格納された制御プログラムをCPUが実行することで実現されてもよい。また、図8では、2つの温度検出部80がトランジスタQ11、Q12のそれぞれに対応して配置されるが、トランジスタQ11、Q12の発熱量に顕著な差異がない場合、1つの温度検出部80が電源部301、302に隣接する場所に配置されてもよい。さらに、型式が互いに異なるトランジスタQ11、Q12が使用されてもよい。
The
図9は、図8の電源装置10Aの動作の例を示す波形図である。図5と同様の動作については、詳細な説明は省略される。図9に示す動作は、電源装置10Aが起動の指示を受けたことに基づいて開始される。なお、図9では、フィードバック電圧FBV1、FBV2のそれぞれによる誤差値Errの補正についての説明は省略される。
FIG. 9 is a waveform diagram showing an example of the operation of
図9では、電流増幅率hfe01が電流増幅率hfe02よりも高く、電流増幅率hfe01による電圧Vout1の起動時間に合わせて、電圧Vout2の起動時間が設定される例を示す。制御電圧Vgain1を生成するための目標電圧Vrefの波形は、図5と同じである(図9(a))。 FIG. 9 shows an example in which the current amplification factor hfe01 is higher than the current amplification factor hfe02, and the activation time of the voltage Vout2 is set in accordance with the activation time of the voltage Vout1 based on the current amplification factor hfe01. The waveform of the target voltage Vref for generating the control voltage Vgain1 is the same as that in FIG. 5 (FIG. 9A).
図9において太い破線は、図5の動作と同様に、電流増幅率hfe01が増加した場合に制御電圧Vgain1を小さくする補正を行い、電圧Vout1の起動時間を目標値に合わせる場合を示す(図9(b)、(c))。しかしながら、この実施形態では、利得制御部23Aは、太い実線で示すように、電流増幅率hfe02より高い電流増幅率hfe01に対応する制御電圧Vgain1を補正しない(図9(d))。すなわち、利得制御部23Aは、電流増幅率hfe01に対応するトランジスタQ11の利得を変えない。このため、電圧Vout1の起動時間(実力値)は、太い実線で示すように目標値に比べて短くなる(図9(e))。
In FIG. 9, a thick broken line indicates a case in which the control voltage Vgain1 is corrected to be small when the current amplification factor hfe01 increases, and the startup time of the voltage Vout1 is adjusted to the target value, as in the operation of FIG. (B), (c)). However, in this embodiment, the
一方、図示を略しているが、制御電圧Vgain2は、電圧Vout1、Vout2の起動時間が同じになるように、高い側に補正され、電圧Vout2の起動時間は目標値に比べて短くなる(図9(f))。すなわち、利得制御部23Aは、トランジスタQ12の利得をトランジスタQ11の駆動力に合わせる制御を行う。電圧Vout2の起動時間が電圧Vtout1の起動時間に合わせられることで、電源装置10Aの起動時に、電圧Vout1、Vout2の差を閾値より常に小さくすることができる。この結果、転写紙等にトナー(汚れ)が付着することを防止できる。
On the other hand, although not shown, the control voltage Vgain2 is corrected to a higher side so that the start-up times of the voltages Vout1 and Vout2 are the same, and the start-up time of the voltage Vout2 is shorter than the target value (FIG. 9). (F)). That is, the
図10は、図8の電源装置10Aの動作の例を示すフローチャートである。すなわち、図10は、電源装置10Aの制御方法および電源装置10Aを有する画像形成装置の制御方法の例を示す。画像形成装置は、図1に示した画像形成装置1と同様の構成を有する。図7と同様の動作については、詳細な説明は省略される。
FIG. 10 is a flowchart illustrating an example of the operation of the
図10に示す動作は、例えば、制御部20AのCPUが制御プログラムを実行することにより実現される。また、図10に示す動作は、電源装置10Aが起動指示を受けたことに基づいて開始される。
The operation illustrated in FIG. 10 is realized, for example, by the CPU of the
ステップS20において、制御部20Aの算出部22Aは、電源部301の温度検出部80により検出されたトランジスタQ11の周囲温度Ta1を取得する。次に、ステップS22において、算出部22Aは、取得した周囲温度Ta1を用いてトランジスタQ11の電流増幅率hfe01を算出する。電流増幅率hfe01は、式(1)または式(2)を用いて算出される。
In step S20, the
また、ステップS24において、算出部22Aは、電源部302の温度検出部80により検出されたトランジスタQ12の周囲温度Ta2を取得する。次に、ステップS26において、算出部22Aは、取得した周囲温度Ta2を用いてトランジスタQ12の電流増幅率hfe02を算出する。電流増幅率hfe02は、式(1)または式(2)を用いて算出される。ステップS20、S22の処理と、ステップS24、S26の処理は並列に実行されるが、S20、S22、S24、S26の順で実行されてもよい。
In step S24, the
次に、ステップS28において、制御部20Aの利得制御部23Aは、算出した電流増幅率hfe01、hfe02が互いに同じか否かを判定し、同じ場合、処理をステップS30に移行し、異なる場合、処理をステップS32に移行する。
Next, in step S28, the
ステップS30において、利得制御部23Aは、制御電圧Vgain1、Vgain2を補正せずに、図10に示す動作を終了する。ステップS32において、利得制御部23Aは、算出した電流増幅率hfe01、hfe02を比較する。利得制御部23Aは、電流増幅率hfe02が電流増幅率hfe01より高い場合、処理をステップS34に移行し、電流増幅率hfe02が電流増幅率hfe01より低い場合、処理をステップS38に移行する。
In step S30, the
ステップS34において、利得制御部23Aは、初期特性記憶領域212bが保持する初期制御電圧iVgain2を取得する。次に、ステップS36において、利得制御部23Aは、電流増幅率hfe02を"高い方のhfe0"とし、電流増幅率hfe01を"低い方のhfe0"とし、制御電圧iVgain2を"高い方のVgain"とする。そして、利得制御部23Aは、式(5)の両辺が一定になるように、"低い方のVgain"である制御電圧Vgain1を算出する。
In step S34, the
式(5)に含まれるパラメータは、式(3)に含まれるパラメータと実質的に同じである。VZDは、図3に示したツェナーダイオードZD1のツェナー電圧であり、R2は、図3に示した抵抗R2の抵抗値である。
高い方のhfe0×(高い方のVgain−VZD)/R2=低い方のhfe0×(低い方のVgain−VZD)/R2 ‥‥ (5)
利得制御部23Aは、算出した制御電圧Vgain1を生成するために誤差値Errを補正する。すなわち、利得制御部23Aは、電流増幅率hfe02に対する電流増幅率hfe01のずれ量に応じて制御電圧Vgain1を補正する。これにより、電圧Vout1の起動時間のずれ量は、電圧Vout2の起動時間のずれ量に合わせられる。ステップS36の後、図10に示す動作は終了する。
The parameters included in equation (5) are substantially the same as the parameters included in equation (3). VZD is the Zener voltage of the Zener diode ZD1 shown in FIG. 3, and R2 is the resistance value of the resistor R2 shown in FIG.
Higher hfe0 × (higher Vgain−VZD) / R2 = lower hfe0 × (lower Vgain−VZD) / R2 ‥‥ (5)
The
一方、ステップS38において、利得制御部23Aは、初期特性記憶領域211bが保持する初期制御電圧iVgain1を取得する。次に、ステップS40において、利得制御部23Aは、電流増幅率hfe01を"高い方のhfe0"とし、電流増幅率hfe02を"低い方のhfe0"とし、制御電圧iVgain1を"高い方のVgain"とする。そして、利得制御部23Aは、式(5)の両辺が一定になるように、"低い方のVgain"である制御電圧Vgain2を算出する。
On the other hand, in step S38, the
利得制御部23Aは、算出した制御電圧Vgain2を生成するために誤差値Errを補正する。すなわち、利得制御部23Aは、電流増幅率hfe01に対する電流増幅率hfe02のずれ量に応じて制御電圧Vgain2を補正する。これにより、電圧Vout2の起動時間のずれ量は、電圧Vout1の起動時間のずれ量に合わせられる。ステップS40の後、図10に示す動作は終了する。
The
なお、電流増幅率hfe01、hfe02のうち低い方の電流増幅率hfeに合わせて、高い方の電流増幅率hfeに対応する制御電圧Vgain(Vgain1またはVgain2の一方)の補正を行う場合にも式(5)を使用することができる。但し、ステップS32の処理が変更される。この場合、ステップS32では、電流増幅率hfe02>電流増幅率hfe01の場合、処理はステップS38に移行され、電流増幅率hfe02<電流増幅率hfe01の場合、処理はステップS34に移行される。 It should be noted that even when the control voltage Vgain (one of Vgain1 or Vgain2) corresponding to the higher current gain hfe is corrected in accordance with the lower current gain hfe02 of the current gains hfe01 and hfe02, the equation ( 5) can be used. However, the process of step S32 is changed. In this case, in step S32, if the current amplification factor hfe02> current amplification factor hfe01, the process proceeds to step S38. If the current amplification factor hfe02 <current amplification factor hfe01, the process proceeds to step S34.
なお、式(5)は、制御電圧Vgain1、Vgain2の一方の補正値を算出する一例であり、他の式または他の方式により制御電圧Vgain1、Vgain2の一方の補正値が算出されてもよい。 Equation (5) is an example of calculating one of the control voltages Vgain1 and Vgain2, and one of the control voltages Vgain1 and Vgain2 may be calculated by another equation or another method.
図11は、図8の電源装置10Aの動作の別の例を示す波形図である。図5および図9と同様の動作については、詳細な説明は省略される。図11では、電流増幅率hfe02が電流増幅率hfe01よりも小さく、電流増幅率hfe02による電圧Vout2の起動時間に合わせて、電圧Vout1の起動時間が設定される例を示す。すなわち、図9のフローチャートのステップS32を変更して、電流増幅率hfe02>電流増幅率hfe01の場合、処理をステップS38に移行し、電流増幅率hfe02<電流増幅率hfe01の場合、処理をステップS34に移行する場合を示す。
FIG. 11 is a waveform chart showing another example of the operation of
図11においても、フィードバック電圧FBV1、FBV2のそれぞれによる誤差値Errの補正についての説明は省略される。目標電圧Vrefの波形は、図5および図9と同じである(図11(a))。 Also in FIG. 11, the description of the correction of the error value Err by each of the feedback voltages FBV1 and FBV2 is omitted. The waveform of the target voltage Vref is the same as in FIGS. 5 and 9 (FIG. 11A).
図11において太い破線は、図5の動作と同様に、電流増幅率hfe02が減少した場合に制御電圧Vgain2を大きくする補正を行い、電圧Vout2の起動時間を目標値に合わせる場合を示す(図11(b)、(c))。しかしながら、この実施形態では、利得制御部23Aは、太い実線で示すように、電流増幅率hfe01より低い電流増幅率hfe02に対応する制御電圧Vgain2は補正しない(図11(d))。すなわち、利得制御部23Aは、電流増幅率hfe02に対応するトランジスタQ12の利得を変えない。このため、電圧Vout2の起動時間(実力値)は、太い実線で示すように目標値に比べて長くなる(図11(e))。
In FIG. 11, a thick broken line indicates a case in which, when the current amplification factor hfe02 decreases, the control voltage Vgain2 is corrected to be large and the activation time of the voltage Vout2 is adjusted to the target value, similarly to the operation of FIG. (B), (c)). However, in this embodiment, the
一方、図示を略しているが、制御電圧Vgain1は、電圧Vout1、Vout2の起動時間が同じになるように、低い側に補正され、電圧Vout1の起動時間は目標値に比べて長くなる(図11(f))。すなわち、利得制御部23Aは、トランジスタQ11の利得をトランジスタQ12の駆動力に合わせる制御を行う。電圧Vout1の起動時間が電圧Vtout2の起動時間に合わせられることで、電源装置10Aの起動時に、電圧Vout1、Vout2の差を閾値より常に小さくすることができる。この結果、転写紙等にトナー(汚れ)が付着することを防止できる。
On the other hand, although not shown, the control voltage Vgain1 is corrected to a lower side so that the start-up times of the voltages Vout1 and Vout2 are equal, and the start-up time of the voltage Vout1 is longer than the target value (FIG. 11). (F)). That is, the
以上、図8から図11に示す実施形態では、互いに異なる電源装置10で生成される電圧Vout1、Vout2の波形の変化量を、電流増幅率hfe0の変動にかかわりなく、互いに合わせることができる。すなわち、トランジスタQ11、Q12の電流増幅率hfe01、hfe02がばらつく場合にも、電圧Vout1、Vout2の起動時間がずれることを抑止することができる。したがって、図1から図7に示す実施形態と同様に、感光体ドラム6用の帯電器に印可する電圧Voutと、現像ローラに印可する電圧Voutとの差が閾値を超えることを防止することができ、転写紙等にトナー(汚れ)が付着することを防止できる。
As described above, in the embodiments shown in FIGS. 8 to 11, the amounts of change in the waveforms of the voltages Vout1 and Vout2 generated by the different
さらに、図8から図11に示す実施形態では、電圧Vout1、Vout2の一方に対応する制御電圧Vgain1またはVgain2のみを補正すればよい。このため、制御電圧Vgain1、Vgain2の両方を補正する場合に比べて、制御部20Aに係る負荷を軽減できる。例えば、制御電圧Vgain1、Vgain2を制御部20Aのハードウェアにより補正する場合、制御部20Aの消費電力を削減することができる。制御電圧Vgain1、Vgain2を制御部20Aに搭載されるCPUが実行するプログラムにより補正する場合、CPUに係る負荷を小さくすることができ、CPUの消費電力を削減することができる。あるいは、CPUに他の処理を実行させる余裕を持たせることができる。
Further, in the embodiments shown in FIGS. 8 to 11, only the control voltage Vgain1 or Vgain2 corresponding to one of the voltages Vout1 and Vout2 needs to be corrected. Therefore, the load on the
図12は、本発明の別の実施形態に係る画像形成装置に設けられる電源装置の動作の例を示すフローチャートである。すなわち、図12は、電源装置の制御方法および電源装置を有する画像形成装置の制御方法の例を示す。画像形成装置は、図1に示した画像形成装置1と同様の構成を有する。
FIG. 12 is a flowchart illustrating an example of the operation of the power supply device provided in the image forming apparatus according to another embodiment of the present invention. That is, FIG. 12 illustrates an example of a control method of the power supply device and a control method of the image forming apparatus having the power supply device. The image forming apparatus has the same configuration as the
電源装置は、図2に示す算出部22に新たな機能が追加されたことを除き、図2に示す電源装置10と同様である。あるいは、電源装置は、図8に示す算出部22Aに新たな機能が追加されたことを除き、図8に示す電源装置10Aと同様である。図12に示す動作は、例えば、図2に示す制御部20または図8に示す制御部20AのCPUが制御プログラムを実行することにより実現される。また、図12に示す動作は、電源装置が起動指示を受けたことに基づいて開始される。
The power supply device is the same as the
ステップS50は、図7に示すステップS10と同じであり、制御部は、トランジスタQ1の周囲温度Taを検出する。次に、ステップS52において、制御部は、検出した周囲温度Taと初期周囲温度iTaとの差(すなわち、周囲温度Taの変化量)が所定量以上か否かを判定する。制御部は、差が所定量以上の場合、処理をステップS54に移行し、差が所定量未満の場合、処理をステップS58に移行する。特に限定されないが、例えば、所定値は、10℃である。 Step S50 is the same as step S10 shown in FIG. 7, and the control unit detects the ambient temperature Ta of transistor Q1. Next, in step S52, the control unit determines whether the difference between the detected ambient temperature Ta and the initial ambient temperature iTa (that is, the amount of change in the ambient temperature Ta) is equal to or greater than a predetermined amount. When the difference is equal to or more than the predetermined amount, the control unit shifts the processing to step S54, and when the difference is less than the predetermined amount, shifts the processing to step S58. Although not particularly limited, for example, the predetermined value is 10 ° C.
ステップS54、S56、S58、S60の処理は、図7に示すステップS12、S14、S16、S18のそれぞれの処理と同じである。すなわち、制御部は、検出した周囲温度Taから電流増幅率hfe0を算出し、算出した電流増幅率hfe0が初期電流増幅率ihfeと異なる場合、制御部は、式(3)の両辺が一定になるように、制御電圧Vgainの補正値を算出する。そして、制御部は、補正した制御電圧Vgainを図2に示した発振部40に出力する。
The processes in steps S54, S56, S58, and S60 are the same as the processes in steps S12, S14, S16, and S18 shown in FIG. That is, the control unit calculates the current amplification factor hfe0 from the detected ambient temperature Ta, and when the calculated current amplification factor hfe0 is different from the initial current amplification factor ihfe, the control unit determines that both sides of the equation (3) are constant. Thus, the correction value of the control voltage Vgain is calculated. Then, the control section outputs the corrected control voltage Vgain to the
なお、周囲温度Taと初期周囲温度iTaとの差が所定量未満の場合、または、電流増幅率hfe0が初期電流増幅率ihfeと同じ場合、電源装置は、制御電圧Vgainを補正しない。すなわち、制御部は、誤差値Errを補正することなく、誤差値Errに応じた制御電圧Vgainを生成する。すなわち、制御電圧Vgainは補正されないため、トランジスタQ1の利得は制御されない。 When the difference between the ambient temperature Ta and the initial ambient temperature iTa is less than a predetermined amount, or when the current amplification factor hfe0 is equal to the initial current amplification factor ihfe, the power supply device does not correct the control voltage Vgain. That is, the control unit generates the control voltage Vgain according to the error value Err without correcting the error value Err. That is, since the control voltage Vgain is not corrected, the gain of the transistor Q1 is not controlled.
この実施形態では、周囲温度Taが初期周囲温度iTaに対して所定量以上変化した場合のみ、制御電圧Vgainが補正される。これにより、制御電圧Vgainの補正の頻度を減らすことができ、制御部(すなわち、CPU)による制御電圧Vgainの制御の負荷を下げることができる。 In this embodiment, the control voltage Vgain is corrected only when the ambient temperature Ta has changed by a predetermined amount or more from the initial ambient temperature iTa. Thereby, the frequency of correction of the control voltage Vgain can be reduced, and the load of control of the control voltage Vgain by the control unit (that is, the CPU) can be reduced.
なお、図10のステップS20、S22の間に、ステップS52を挿入してもよく、図10のステップS24、S26の間に、ステップS52を挿入してもよい。そして、図8に示した制御部20Aは、周囲温度Ta1と初期周囲温度iTa1の差、および周囲温度Ta2と初期周囲温度iTa2との差の両方が、所定量以上の場合、制御電圧Vgain1、Vgain2の一方を補正する処理を実行してもよい。あるいは、制御部20Aは、周囲温度Ta1と初期周囲温度iTa1の差、および周囲温度Ta2と初期周囲温度iTa2との差の一方が、所定量以上の場合、制御電圧Vgain1、Vgain2の一方を補正する処理を実行してもよい。
Step S52 may be inserted between steps S20 and S22 in FIG. 10, or step S52 may be inserted between steps S24 and S26 in FIG. Then, when both the difference between the ambient temperature Ta1 and the initial ambient temperature iTa1 and the difference between the ambient temperature Ta2 and the initial ambient temperature iTa2 are equal to or more than a predetermined amount, the
図13は、図12の変形例を示すフローチャートである。図13では、制御部は、図12のステップS52、S54の間に、ステップS53の処理を実行する。なお、ステップS53は、ステップS54、S56の間に挿入されてもよく、ステップS56、S60の間に挿入されてもよい。 FIG. 13 is a flowchart showing a modified example of FIG. In FIG. 13, the control unit executes the process of step S53 between steps S52 and S54 in FIG. Step S53 may be inserted between steps S54 and S56, or may be inserted between steps S56 and S60.
ステップS53では、制御部は、検出した周囲温度Taを初期周囲温度iTaに設定する。なお、制御部は、例えば、図2に示した初期特性記憶領域21bに保持される初期周囲温度iTaをワークメモリやレジスタ等にコピーしてもよい。そして、制御部は、コピーした領域に保持された初期周囲温度iTaを参照し、あるいは、コピーした領域に保持された初期周囲温度iTaを周囲温度Taで上書きしてもよい。
In step S53, the control unit sets the detected ambient temperature Ta to an initial ambient temperature iTa. The control unit may copy, for example, the initial ambient temperature iTa held in the initial
図13に示す動作では、検出した周囲温度Taと初期周囲温度iTaとの差が所定量以上の場合に周囲温度Taを初期周囲温度iTaに設定することで、制御部は、周囲温度Taの変化量を検出する。これにより、周囲温度Taと元の初期周囲温度iTaの差が所定量以上の状態が続く場合に、制御電圧Vgainの補正が繰り返し実行されることを防止することができる。例えば、周囲温度Taが初期周囲温度iTaに対する上昇量が所定量以上になり、その後、周囲温度Taが高い状態に維持される場合に、電源装置の起動毎に制御電圧Vgainが補正されることを防止することができる。 In the operation illustrated in FIG. 13, when the difference between the detected ambient temperature Ta and the initial ambient temperature iTa is equal to or more than a predetermined amount, the controller sets the ambient temperature Ta to the initial ambient temperature iTa. Detect the amount. This can prevent the control voltage Vgain from being repeatedly corrected when the difference between the ambient temperature Ta and the original initial ambient temperature iTa continues to be a predetermined amount or more. For example, when the amount of increase in the ambient temperature Ta with respect to the initial ambient temperature iTa is equal to or more than a predetermined amount and thereafter the ambient temperature Ta is maintained at a high state, the control voltage Vgain is corrected every time the power supply device is started. Can be prevented.
なお、図12での説明と同様に、図10のステップS20、S22の間に、ステップS52、S53を挿入してもよく、図10のステップS24、S26の間に、ステップS52、S53を挿入してもよい。 As in the description of FIG. 12, steps S52 and S53 may be inserted between steps S20 and S22 in FIG. 10, and steps S52 and S53 may be inserted between steps S24 and S26 in FIG. May be.
図14は、本発明の別の実施形態に係る画像形成装置に設けられる電源装置の機能ブロック図である。図2と同じ要素については同じ符号を付し、詳細な説明は省略される。この実施形態の画像形成装置は、負荷90に接続される出力電流検出部92を有することを除き、図1に示した画像形成装置1と同様の構成を有する。出力電流検出部92は、負荷90から接地線に流れる出力電流Ioutを検出する。例えば、出力電流検出部92が接続される負荷90は、感光体ドラム6を帯電する帯電器である。
FIG. 14 is a functional block diagram of a power supply device provided in an image forming apparatus according to another embodiment of the present invention. The same elements as those in FIG. 2 are denoted by the same reference numerals, and detailed description is omitted. The image forming apparatus of this embodiment has the same configuration as the
図14に示す電源装置10Cは、電源部30と、電源部30を制御する制御部20Cとを有する。制御部20Cは、図2に示す制御部20の利得制御部23の代わりに利得制御部23Cを有する。また、記憶部21には、温度特性記憶領域21aおよび初期特性記憶領域21bに加えて、出力電流検出部92が検出した出力電流Ioutを記憶する電流記憶領域21cが割り当てられる。
The
制御部20Cは、電源装置10Cが起動されて電圧Voutを生成した後、複写等が完了し、動作を終了する前であって、主要な回路および負荷の動作が停止しているスタンバイ期間に、出力電流検出部92が検出した出力電流Ioutを取得する。スタンバイ期間に発生する出力電流Ioutは、リーク成分等による電源電流である。
After the
制御部20Cは、出力電流Ioutの増加量が所定量以上であることを検出した場合、利得制御部23Cを制御し、出力電流Ioutの増加量に応じて制御電圧Vgainを増加させる。出力電流Ioutの変化量に応じて制御電圧Vgainを変更することを除き、制御部20Cの機能は、図2から図7で説明した制御部20の機能と同様である。なお、出力電流検出部92は、電源部30からの電圧Voutが印加される負荷90のみの電源電流を検出できる位置に配置されてもよい。
When detecting that the amount of increase in output current Iout is equal to or greater than a predetermined amount, control unit 20C controls
例えば、感光体ドラム6の表面が経年劣化により削れ、表面の電気絶縁体の厚みが薄くなることで、高圧電源から見た厚み方向の負荷抵抗が小さくなり、帯電状態の保持能力が低下した場合に、リーク成分等により電源電流は増加する。これにより、電圧Voutの起動時間は、感光体ドラム6が経年劣化していない場合に比べて長くなる。
For example, when the surface of the
この実施形態では、制御部20Cは、電源装置10Cの起動毎に、動作の終了時のスタンバイ期間での出力電流Ioutの増加量を判定する。制御部20Cは、スタンバイ期間での出力電流Ioutの増加量が所定量以上の場合、感光体ドラム6の経年劣化により電圧Voutの起動時間が基準の起動時間に比べて長くなっていると判断する。そして、制御部20Cは、起動時間を基準の起動時間に戻すために利得制御部23Cに制御電圧Vgainを増加させる。したがって、感光体ドラム6が経年劣化した場合にも、電圧Voutの起動時間を、経年劣化していない初期の状態に補正することができる。
In this embodiment, the control unit 20C determines the amount of increase in the output current Iout in the standby period at the end of the operation every time the
図15は、図14の電源装置10Cの動作の例を示すフローチャートである。すなわち、図15は、電源装置10Cの制御方法および電源装置10Cを有する画像形成装置の制御方法の例を示す。図7と同様の動作については、詳細な説明は省略される。図15に示す動作は、例えば、制御部20CのCPUが制御プログラムを実行することにより実現される。また、図15に示す動作は、電源装置10Cが起動指示を受けたことに基づいて開始される。
FIG. 15 is a flowchart illustrating an example of the operation of the
図15では、電源装置10Cは、図7に示した処理の後に、ステップS70、S72、S74、S76の処理を実行する。ステップS10、S12、S14、S16、S18の処理フローは、図7と同じである。
In FIG. 15, after the process illustrated in FIG. 7, the
なお、図15に示す動作を開始する前に、画像形成装置の動作モードがテストモードに移行され、制御部20は、画像形成装置のスタンバイ期間に出力電流検出部92が検出した出力電流Ioutを電流記憶領域21cに格納する。これにより、後述するステップS72において、比較対象の初期の出力電流Ioutを電流記憶領域21cが保持していないことによる誤動作が防止される。
Before the operation illustrated in FIG. 15 starts, the operation mode of the image forming apparatus is shifted to the test mode, and the
ステップS16またはステップS18の処理の実行後、ステップS70において、電源装置10Cの制御部20Cは、スタンバイ期間において出力電流検出部92が検出した出力電流Ioutを取得する。次に、ステップS72において、制御部20Cは、出力電流検出部92による検出結果である出力電流Ioutが、電流記憶領域21cに保持された初期の出力電流Ioutに対して所定量以上増加したか否かを判定する。出力電流Ioutの増加量が所定量以上の場合、処理はステップS74に移行され、出力電流Ioutの増加量が所定量未満の場合、図15の動作は終了する。
After the execution of the processing in step S16 or step S18, in step S70, the control unit 20C of the
ステップS74において、利得制御部23Cは、制御部20Cから通知される出力電流Ioutの増加量に応じて制御電圧Vgainを増加する。次に、ステップS76において、制御部20Cは、取得した出力電流Ioutを電流記憶領域21cに格納することで、電流記憶領域21cに保持された出力電流Ioutを更新し、図15に示す動作を終了する。なお、ステップS74、S76の処理は、逆の順序で実行されてもよく、並列に実行されてもよい。
In step S74, the
なお、図10のステップS30、S36、S40の処理後に、ステップS70、S72、S74、S76の処理が実行されてもよい。この場合、図8に示した制御部20Aを有する画像形成装置は、電圧Vout1が印加される帯電器(負荷90)に接続される出力電流検出部92を有する。また、制御部20Aの記憶部21には、出力電流検出部92が検出する出力電流Ioutを記憶する電流記憶領域が割り当てられる。そして、制御部20Aは、ステップS70、S72、S74、S76の処理を実行することで、感光体ドラム6の経年劣化を検出した場合、制御電圧Vgain1を増加させる。
Note that the processing of steps S70, S72, S74, and S76 may be performed after the processing of steps S30, S36, and S40 in FIG. In this case, the image forming apparatus including the
この実施形態では、スタンバイ期間での出力電流Ioutが所定量以上増加した場合に、制御電圧Vgainを増加することで、電圧Voutの起動時間を基準の起動時間(目標値)に戻すことができる。これにより、感光体ドラム6の経年劣化により電圧Vout1の起動時間が変動することを防止することができる。この結果、例えば、感光体ドラム6の帯電器に印可する電圧Vout1と現像ローラに印可する電圧Vout2との差が小さくなることを防止することができ、感光体ドラム6にトナーが付着しにくくなることを防止することができる。
In this embodiment, when the output current Iout in the standby period increases by a predetermined amount or more, the startup time of the voltage Vout can be returned to the reference startup time (target value) by increasing the control voltage Vgain. Thus, it is possible to prevent the start-up time of the voltage Vout1 from fluctuating due to the aging of the
以上、各実施形態に基づき本発明の説明を行ってきたが、上記実施形態に示した要件に本発明が限定されるものではない。これらの点に関しては、本発明の主旨をそこなわない範囲で変更することができ、その応用形態に応じて適切に定めることができる。 As described above, the present invention has been described based on the embodiments. However, the present invention is not limited to the requirements described in the above embodiments. Regarding these points, the gist of the present invention can be changed within a range that does not impair the gist, and can be appropriately determined according to the application form.
1 画像形成装置
2 自動原稿送り装置
3 画像読み取り装置
4 書き込みユニット
5 プリンタユニット
6 感光体ドラム
7 現像装置
8 搬送ベルト
9 定着装置
10、10A、10C 電源装置
12 外部電源
20、20A、20C 制御部
21 記憶部
21a 温度特性記憶領域
21b、211b、212b 初期特性記憶領域
21c 電流記憶領域
22、22A 算出部
23、23A、23C 利得制御部
24 目標電圧出力部
25 フィルタ
26 減算器
27 誤差演算部
30、301、302 電源部
40 発振部
フィルタ41
50 昇圧部
60 整流部
70 電圧検出部
80 温度検出部
90 負荷
92 出力電流検出部
Err 誤差値
hfe0、hfe01、hfe02 電流増幅率
hfespec 温度特性仕様
ihfe 初期電流増幅率
Iout 出力電流
iTa 初期周囲温度
Q1、Q11、Q12 バイポーラトランジスタ
T1 トランス
Ta 周囲温度
Vgain、Vgain1、Vgain2 制御電圧
Vout、Vout1、Vout2 電圧
Vref 目標電圧
REFERENCE SIGNS
50 Boosting
Claims (10)
トランジスタを含み、前記トランジスタを動作させて前記作像部に出力する電圧を生成する電源部と、
前記トランジスタの周囲温度を検出する温度検出部と、
前記トランジスタの周囲温度と前記トランジスタの電流増幅率との関係を示す情報を記憶する記憶部と、
前記記憶部に記憶された情報に基づいて、前記温度検出部が検出した周囲温度での前記トランジスタの電流増幅率を算出する算出部と、
前記算出部が算出した電流増幅率に応じて前記トランジスタの利得を制御する利得制御部と
を有することを特徴とする画像形成装置。 An imaging unit that creates an image based on the image information;
A power supply unit that includes a transistor and generates a voltage to be output to the image forming unit by operating the transistor;
A temperature detection unit that detects an ambient temperature of the transistor,
A storage unit that stores information indicating a relationship between an ambient temperature of the transistor and a current amplification factor of the transistor,
A calculation unit that calculates a current amplification factor of the transistor at an ambient temperature detected by the temperature detection unit based on the information stored in the storage unit;
An image forming apparatus comprising: a gain control unit configured to control a gain of the transistor according to a current amplification factor calculated by the calculation unit.
前記算出部は、前記温度特性仕様に基づいて前記温度検出部が検出した周囲温度での電流増幅率の仕様値を算出し、前記初期周囲温度での前記電流増幅率の仕様値と前記初期電流増幅率との差に基づいて、前記温度検出部が検出した周囲温度での前記トランジスタの電流増幅率を算出することを特徴とする請求項1または請求項2に記載の画像形成装置。 The storage unit is a temperature characteristic specification of a current amplification factor of the transistor, an initial current amplification factor which is a previously measured current amplification factor of the transistor, and an ambient temperature of the transistor at the time of measuring the initial current amplification factor. Maintain a certain initial ambient temperature,
The calculation unit calculates a specification value of a current amplification factor at an ambient temperature detected by the temperature detection unit based on the temperature characteristic specification, and calculates a specification value of the current amplification factor at the initial ambient temperature and the initial current. The image forming apparatus according to claim 1, wherein a current amplification factor of the transistor at an ambient temperature detected by the temperature detection unit is calculated based on a difference from the amplification factor.
前記電源部は、前記第1電圧の生成用と前記第2電圧の生成用との各々に設けられ、
前記算出部は、各電源部の前記トランジスタの電流増幅率を算出し、
前記利得制御部は、前記各電源部の前記トランジスタの利得を制御することを特徴とする請求項1ないし請求項3のいずれか1項に記載の画像形成装置。 The image forming unit includes a first voltage using unit that uses a first voltage, and a second voltage using unit that uses a second voltage.
The power supply unit is provided for each of the first voltage generation and the second voltage generation,
The calculation unit calculates a current amplification factor of the transistor of each power supply unit,
4. The image forming apparatus according to claim 1, wherein the gain controller controls a gain of the transistor of each of the power supply units. 5.
前記第1電圧使用部は、前記帯電部であり、
前記第2電圧使用部は、前記現像部であることを特徴とする請求項4ないし請求項6のいずれか1項に記載の画像形成装置。 The image forming unit includes a photoconductor, a charging unit that charges the photoconductor, an exposure unit that generates an electrostatic latent image on the charged photoconductor, and toner on the photoconductor corresponding to the electrostatic latent image. It has a developing unit to attach,
The first voltage using unit is the charging unit,
7. The image forming apparatus according to claim 4, wherein the second voltage using unit is the developing unit. 8.
前記利得制御部は、前記電流検出部による検出結果に基づき、前記スタンバイ期間での電源電流が所定量以上増加した場合、電源電流の増加量に応じて前記トランジスタの利得を増加する制御を行うことを特徴とする請求項1ないし請求項8のいずれか1項に記載の画像形成装置。 A current detection unit that detects a power supply current during a standby period of the image forming unit;
When the power supply current in the standby period increases by a predetermined amount or more based on a detection result by the current detection unit, the gain control unit performs control to increase the gain of the transistor according to the increase amount of the power supply current. The image forming apparatus according to any one of claims 1 to 8, wherein:
前記記憶部に記憶された情報に基づいて、前記温度検出部が検出した周囲温度での前記トランジスタの電流増幅率を算出し、
算出した電流増幅率に応じて前記トランジスタの利得を制御すること
を特徴とする画像形成装置の制御方法。 An image forming unit that forms an image based on image information, a power supply unit that includes a transistor, generates a voltage to be output to the image forming unit by operating the transistor, and a temperature detecting unit that detects an ambient temperature of the transistor And a storage unit that stores information indicating a relationship between an ambient temperature of the transistor and a current amplification factor of the transistor.
Based on the information stored in the storage unit, calculate the current amplification factor of the transistor at the ambient temperature detected by the temperature detection unit,
A method for controlling an image forming apparatus, comprising: controlling a gain of the transistor according to a calculated current amplification factor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018140642A JP2020016793A (en) | 2018-07-26 | 2018-07-26 | Image forming apparatus and method for controlling image forming apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018140642A JP2020016793A (en) | 2018-07-26 | 2018-07-26 | Image forming apparatus and method for controlling image forming apparatus |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020016793A true JP2020016793A (en) | 2020-01-30 |
Family
ID=69580358
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018140642A Pending JP2020016793A (en) | 2018-07-26 | 2018-07-26 | Image forming apparatus and method for controlling image forming apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2020016793A (en) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000112316A (en) * | 1998-10-08 | 2000-04-21 | Canon Inc | Image forming device |
JP2003280333A (en) * | 2002-03-22 | 2003-10-02 | Canon Inc | Control method for image forming apparatus |
JP2005092302A (en) * | 2003-09-12 | 2005-04-07 | Fujitsu Ltd | High-stability oscillator |
JP2006098970A (en) * | 2004-09-30 | 2006-04-13 | Canon Inc | Image forming apparatus |
JP2006208497A (en) * | 2005-01-25 | 2006-08-10 | Konica Minolta Business Technologies Inc | Image forming apparatus |
JP2013207538A (en) * | 2012-03-28 | 2013-10-07 | Seiko Epson Corp | Circuit device, oscillation device and electronic apparatus |
-
2018
- 2018-07-26 JP JP2018140642A patent/JP2020016793A/en active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000112316A (en) * | 1998-10-08 | 2000-04-21 | Canon Inc | Image forming device |
JP2003280333A (en) * | 2002-03-22 | 2003-10-02 | Canon Inc | Control method for image forming apparatus |
JP2005092302A (en) * | 2003-09-12 | 2005-04-07 | Fujitsu Ltd | High-stability oscillator |
JP2006098970A (en) * | 2004-09-30 | 2006-04-13 | Canon Inc | Image forming apparatus |
JP2006208497A (en) * | 2005-01-25 | 2006-08-10 | Konica Minolta Business Technologies Inc | Image forming apparatus |
JP2013207538A (en) * | 2012-03-28 | 2013-10-07 | Seiko Epson Corp | Circuit device, oscillation device and electronic apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6917770B2 (en) | Charging voltage controller of image forming apparatus | |
KR101908217B1 (en) | Power supply apparatus and image forming apparatus | |
US7443704B2 (en) | AC high voltage detecting device | |
US20190149054A1 (en) | Power supply apparatus and image forming apparatus | |
US10890855B2 (en) | Power supply apparatus and image forming apparatus for determining malfunction or load abnormality | |
JP6429496B2 (en) | Image forming apparatus | |
JP2011166856A (en) | Power supply apparatus, and image forming apparatus using the same | |
US8340539B2 (en) | Constant current-type high-voltage power supply apparatus and method of controlling power output from the same | |
US5684685A (en) | High voltage power supply for image transfer and image forming apparatus using the same | |
US20150117891A1 (en) | Power supply apparatus, image forming apparatus having the same, and method thereof | |
US10303091B2 (en) | Voltage detection apparatus and image forming apparatus | |
US10747158B2 (en) | Distinction of causes of errors in image forming apparatus | |
JP2012148508A (en) | Image forming apparatus | |
JP5709547B2 (en) | Image forming apparatus | |
JP2020016793A (en) | Image forming apparatus and method for controlling image forming apparatus | |
JP2007020367A (en) | Power supply device and power adjusting method | |
JP4998808B2 (en) | Light output device and image forming apparatus provided with the light output device | |
KR0174665B1 (en) | Developing voltage control device and method corresponding to environment | |
JP2016061963A (en) | Image forming apparatus | |
US8532516B2 (en) | Fixing device, image forming apparatus, and heating control method | |
WO2021206791A1 (en) | Organic photo conductor charger | |
JP2019115140A (en) | Power supply device and image formation device | |
JP5012846B2 (en) | Power source for image forming apparatus and charger | |
JP2020141458A (en) | Power supply device and image forming apparatus | |
JP2008099372A (en) | Image forming apparatus and piezoelectric transformer type high-voltage power supply apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210520 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220303 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220308 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220428 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20220607 |