JP2020004765A - Manufacturing method of power semiconductor module package and power semiconductor module package - Google Patents

Manufacturing method of power semiconductor module package and power semiconductor module package Download PDF

Info

Publication number
JP2020004765A
JP2020004765A JP2018119867A JP2018119867A JP2020004765A JP 2020004765 A JP2020004765 A JP 2020004765A JP 2018119867 A JP2018119867 A JP 2018119867A JP 2018119867 A JP2018119867 A JP 2018119867A JP 2020004765 A JP2020004765 A JP 2020004765A
Authority
JP
Japan
Prior art keywords
metal layer
power semiconductor
semiconductor module
curable material
gap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018119867A
Other languages
Japanese (ja)
Other versions
JP6813728B2 (en
Inventor
勝好 間瀬
Katsuyoshi Mase
勝好 間瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NSOLUTION CO Ltd
Original Assignee
NSOLUTION CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NSOLUTION CO Ltd filed Critical NSOLUTION CO Ltd
Priority to JP2018119867A priority Critical patent/JP6813728B2/en
Priority to CN201910553364.5A priority patent/CN110634751B/en
Publication of JP2020004765A publication Critical patent/JP2020004765A/en
Application granted granted Critical
Publication of JP6813728B2 publication Critical patent/JP6813728B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

To provide a manufacturing method of a power semiconductor module package, which improves reliability of a dielectric voltage by eliminating bubbles in a thermal conductivity insulation resin.SOLUTION: A manufacturing method of a power semiconductor module package, includes: a step of providing a metal layer in which an electric circuit pattern and a dummy pattern surrounding the electric circuit pattern are formed, and a gap is provided between the patterns; a step of performing a temporary tacking of a metal layer and a resin layer onto a metal base plate under a temperature lower than that of a glass transition point of a thermal conductivity insulation resin via the resin layer made of a thermal conductivity insulation resin; a step of implanting a hardening material into the gap between the patterns and hardening it; and a step of fixing the metal layer and the resin layer, and the resin layer and the metal base plate by applying a prescribed pressure from an upper direction side of the metal layer while increasing the temperature up to a prescribed temperature to transmit the pressure applied via the metal layer and the hardening material hardened to the entire surface of the resin layer.SELECTED DRAWING: Figure 1

Description

本発明は、パワーエレクトロニクス技術分野に関し、特にパワー半導体モジュール用パッケージの製造方法およびパワー半導体モジュール用パッケージに関する。   The present invention relates to the technical field of power electronics, and more particularly to a method of manufacturing a package for a power semiconductor module and a package for a power semiconductor module.

従来より電源およびパワーエレクトロニクスの技術分野では、Ｓｉ，ＳｉＣ，ＧａＮ等を用いたパワー半導体（たとえば、ＩＧＢＴ、ＭＯＳＦＥＴ等）が広く使用されており、大電流を扱う場合では、モジュールタイプのものがよく使用されている。   Conventionally, power semiconductors (for example, IGBTs, MOSFETs, and the like) using Si, SiC, GaN, and the like have been widely used in the technical field of power supplies and power electronics, and when handling large currents, a module type is often used. It is used.

図４は、従来技術において広く使用されているモジュールタイプパワー半導体の構造の一例を示す図である。図に示すように、パワー半導体モジュール（以下、「パワーモジュール」とも称する）は、ケース１、ピンフィン構造を有するベースプレート２、半導体チップ３、ボンディングワイヤ４、ＤＢＣ（Ｄｉｒｅｃｔ Ｂｏｎｄｉｎｇ Ｃｏｐｐｅｒ）基板５、充填用シリコン材料６および半田７などから構成されている。   FIG. 4 is a diagram showing an example of a structure of a module type power semiconductor widely used in the related art. As shown in the figure, a power semiconductor module (hereinafter also referred to as a “power module”) includes a case 1, a base plate 2 having a pin fin structure, a semiconductor chip 3, bonding wires 4, a DBC (Direct Bonding Copper) substrate 5, and a filling board. It is composed of a silicon material 6, solder 7, and the like.

ここで、ＤＢＣ基板５は、たとえば、図５に示されるように、Ａｌ２Ｏ３などのような絶縁材料からなるセラミック層８の両面にＣｕのような金属層を直接接合させて作られる。下部銅層９は、パワーモジュールのベースプレート２と接続する面であり、上部銅層１０は、たとえばケミカルエッチング等により回路化され、必要に応じて隙間１１が形成されている。半導体チップ３で発生した熱は、主にＤＢＣ基板５を経由してベースプレート２からモジュールの外部に放出される。 Here, as shown in FIG. 5, for example, the DBC substrate 5 is formed by directly bonding a metal layer such as Cu to both surfaces of a ceramic layer 8 made of an insulating material such as Al 2 O 3 . The lower copper layer 9 is a surface connected to the base plate 2 of the power module, and the upper copper layer 10 is formed into a circuit by, for example, chemical etching or the like, and a gap 11 is formed as necessary. The heat generated in the semiconductor chip 3 is released from the base plate 2 to the outside of the module mainly via the DBC substrate 5.

なお、パワーモジュールにおいて、図４に示すようなピンフィン構造のベースプレート２は、自動車産業においてよく使用されるが、図６や図７に示されるような構造を有するベースプレートも多用されている。図６に示されるような構造は、一般産業において多用されるもので、底面がフラットな形状を有し、図７に示されるような構造は、電気自動車のモーター駆動用パワーモジュールのような高発熱性なものに使用され、底面がフラットであるが、内部には水または冷却用液体が流れる通路が設けられている。このように、ベースプレート２は、半導体チップ３の発熱量に応じて使い分けされている。   In the power module, a base plate 2 having a pin fin structure as shown in FIG. 4 is often used in the automobile industry, but a base plate having a structure as shown in FIGS. 6 and 7 is also frequently used. The structure as shown in FIG. 6 is frequently used in the general industry, and has a flat bottom surface. The structure as shown in FIG. 7 has a high height such as a power module for driving a motor of an electric vehicle. It has a flat bottom surface and is provided with a passage through which water or a cooling liquid flows. As described above, the base plate 2 is selectively used according to the heat value of the semiconductor chip 3.

しかしながら、上記のようなパワーモジュールの構造では、ＤＢＣ基板とベースプレートとの間における金属のそれよりも熱伝導率が遥かに低い半田層で比較的高い熱抵抗が生じ、モジュールの放熱効果が低下される。また、ＤＢＣ基板の熱膨張係数とベースプレートの熱膨張係数との差異によっても、ＤＢＣ基板やベースプレートが変形されたり、接合される部品に熱疲労が生じてパワーモジュールの寿命が縮められたり、水冷構造を有する場合は、漏水の問題も生じたりする。   However, in the structure of the power module as described above, a relatively high thermal resistance occurs in the solder layer having a much lower thermal conductivity than that of the metal between the DBC substrate and the base plate, and the heat radiation effect of the module is reduced. You. Also, the difference between the coefficient of thermal expansion of the DBC substrate and the coefficient of thermal expansion of the base plate may deform the DBC substrate or the base plate, cause thermal fatigue in the parts to be joined, shorten the life of the power module, or reduce the water cooling structure. In the case of having water leakage, a problem of water leakage may occur.

ＤＢＣ基板における上記問題点に対し、下記特許文献１に記載されている発明では、ＤＢＣ基板に替えて、熱伝導性絶縁樹脂層を採用しており、半田による熱抵抗の悪化を低減できるとともに、熱伝導性絶縁樹脂の材料組成をベースプレートの熱膨張係数に合わせるように最適化すれば接合部品が変形される問題などを解決できる。   In order to solve the above problem in the DBC substrate, the invention described in Patent Document 1 below employs a heat conductive insulating resin layer instead of the DBC substrate, and can reduce the deterioration of thermal resistance due to soldering. By optimizing the material composition of the heat conductive insulating resin so as to match the thermal expansion coefficient of the base plate, it is possible to solve the problem of deformation of the joined parts.

特開２００４−１６５２８１号JP-A-2004-165281

ところが、特許文献１に記載された発明では、依然として、熱伝導性絶縁樹脂層上にパターニングされた上部金属層を介して半導体チップを搭載する必要があり、パワーモジュールの製造時において次のような問題点が生じる。   However, in the invention described in Patent Literature 1, it is still necessary to mount a semiconductor chip via an upper metal layer patterned on a thermally conductive insulating resin layer. Problems arise.

まず、上部金属層を化学的エッチング工程によりパターニングする場合、主に二つの検討事項が生じる。
一つ目の検討事項は、金属層が厚いほど配線抵抗が少なく、電流定格の大きい（たとえば、数十Ａ〜数千Ａ）モジュールでは、その厚さが重要であるが、電流定格によっては、０．３〜３ｍｍとなることがある。一方、電圧定格の高いパワーモジュールでは、その定格電圧に応じて、配線間の絶縁距離を取る必要がある。たとえば６００ＶのＩＧＢＴを３００Ｖで動作させる場合、配線間の絶縁距離として１ｍｍ〜２ｍｍの沿面距離を確保する必要があるが、片面から化学エッチングを行う場合、図８に示すように金属層１０の上部の開口部の幅と熱伝導性絶縁樹脂層１２の表面の幅とは当然異なる。たとえば、厚さ１ｍｍの上部金属層１０を使用する場合、１ｍｍの絶縁距離（隙間）を確保するためには、上部の開口部が１．８ｍｍとなることもあり、上部金属層１０の厚さとモジュールの定格電圧によっては、上部開口部の幅が５．４ｍｍに達することもある。これではパワーモジュール自身が大きくなり、半導体応用装置の小型化を目指したパワーモジュールの開発が出来ず、モジュール化の意味が無くなる。 First, when the upper metal layer is patterned by a chemical etching process, two main considerations arise.
The first consideration is that the thicker the metal layer, the lower the wiring resistance and the module with a large current rating (for example, several tens A to several thousand A). The thickness is important, but depending on the current rating, It may be 0.3 to 3 mm. On the other hand, in a power module having a high voltage rating, it is necessary to provide an insulation distance between wires according to the rated voltage. For example, when operating an IGBT of 600 V at 300 V, it is necessary to secure a creepage distance of 1 mm to 2 mm as an insulation distance between wirings. However, when performing chemical etching from one side, as shown in FIG. Is naturally different from the width of the surface of the heat conductive insulating resin layer 12. For example, when the upper metal layer 10 having a thickness of 1 mm is used, the upper opening may be 1.8 mm in order to secure an insulation distance (gap) of 1 mm. Depending on the rated voltage of the module, the width of the upper opening may reach 5.4 mm. In this case, the power module itself becomes large, and it is impossible to develop a power module aiming at miniaturization of a semiconductor application device, and the meaning of modularization is lost.

二つ目の検討事項は、エッチングプロセスにおいて、エッチングしない領域をエッチング防止膜１３で保護する必要があり、ピンフィン付きのベースプレートの場合、そのピンフィンがあるために、既存のエッチング装置によりピンフィンの構造までエッチング防止膜１３を形成することが極めて困難となる。   The second consideration is that, in the etching process, it is necessary to protect a region not to be etched with the etching prevention film 13, and in the case of a base plate having a pin fin, the pin fin is present. It becomes extremely difficult to form the etching prevention film 13.

次に、上記らの問題点に対し、上部金属層の厚さが厚い場合には、接着してからエッチングするのではなく、予めエッチング、打ち抜きまたは他の方法で形成された上部金属層を利用して、上部金属層と熱伝導性絶縁樹脂とベースプレートとを接着する方法が考えられる。特に打ち抜かれた上部金属層を利用する場合は、上部開口部の幅を、必要な沿面距離を確保した上で、片面エッチングにより小さく保つことができる。   Next, in order to solve the above problems, when the thickness of the upper metal layer is large, use the upper metal layer formed by etching, punching or other methods in advance instead of bonding and etching. Then, a method of bonding the upper metal layer, the heat conductive insulating resin, and the base plate can be considered. In particular, when a punched upper metal layer is used, the width of the upper opening can be kept small by one-sided etching while ensuring a necessary creepage distance.

しかしながら、図９に示すように、プレスして接着する際、上部金属層１０の回路の隙間には金属層がないため、押さえることができず、熱伝導性絶縁樹脂層１２の中に気泡１４が残り、熱伝導性絶縁樹脂の絶縁耐圧が減少し、パワーモジュールの信頼性が低下されてしまう。   However, as shown in FIG. 9, when bonding by pressing, since there is no metal layer in the gap of the circuit of the upper metal layer 10, it cannot be held down, and bubbles 14 are contained in the heat conductive insulating resin layer 12. However, the withstand voltage of the thermally conductive insulating resin is reduced, and the reliability of the power module is reduced.

本願発明は、上記のような事情に鑑みて成されたものであり、熱伝導性絶縁樹脂中の気泡をなくして絶縁耐圧の信頼性を向上させることができるパワー半導体モジュール用パッケージの製造方法およびパワー半導体モジュール用パッケージを提供することを目的とする。   The present invention has been made in view of the above-described circumstances, and has a method of manufacturing a package for a power semiconductor module capable of eliminating the bubbles in the thermally conductive insulating resin and improving the reliability of the withstand voltage. An object of the present invention is to provide a package for a power semiconductor module.

（１）電気回路パターンと、前記電気回路パターンを囲むダミーパターンとが形成され、パターン間に隙間が備えられている金属層を提供するステップと、
熱伝導性絶縁樹脂で構成される樹脂層を介して、前記金属層と前記樹脂層とを、前記熱伝導性絶縁樹脂のガラス転移点よりも低い温度の下において金属ベースプレート上に仮止めするステップと、
前記パターン間の隙間に硬化性材料を注入して硬化させるステップと、
所定の温度まで温度を上昇させるとともに前記金属層の上方側から所定の圧力を加圧して、前記金属層および前記硬化された硬化性材料を介して前記加圧された圧力を前記樹脂層の全面に伝達させることにより、前記金属層と前記樹脂層、および前記樹脂層と前記金属ベースプレートとを固着させるステップと、
を含むパワー半導体モジュール用パッケージの製造方法。 (1) providing a metal layer in which an electric circuit pattern and a dummy pattern surrounding the electric circuit pattern are formed, and a gap is provided between the patterns;
Temporarily fixing the metal layer and the resin layer on a metal base plate at a temperature lower than a glass transition point of the heat conductive insulating resin via a resin layer formed of a heat conductive insulating resin. When,
Injecting a curable material into the gaps between the patterns and curing,
While increasing the temperature to a predetermined temperature and applying a predetermined pressure from above the metal layer, the pressure is applied to the entire surface of the resin layer through the metal layer and the cured curable material. By transmitting to the, the metal layer and the resin layer, and the step of fixing the resin layer and the metal base plate,
A method for manufacturing a package for a power semiconductor module, comprising:

（２）前記隙間は前記硬化性材料が注入される前の前記樹脂層を露出させる側の幅が前記硬化性材料が注入される側の幅より大きい切欠きの形状を有することを特徴とする、上記（１）に記載のパワー半導体モジュール用パッケージの製造方法。   (2) The gap has a notch shape in which the width on the side where the resin layer is exposed before the curable material is injected is larger than the width on the side where the curable material is injected. The method for manufacturing a package for a power semiconductor module according to the above (1).

（３）前記隙間の比較的大きい幅を有する部分の高さが比較的小さい幅を有する部分の高さより高いことを特徴とする、上記（２）に記載のパワー半導体モジュール用パッケージの製造方法。   (3) The method for manufacturing a package for a power semiconductor module according to (2), wherein the height of the portion having a relatively large width of the gap is higher than the height of the portion having a relatively small width.

（４）前記隙間に前記硬化性材料を、該硬化性材料が前記金属層上に流れ込まないように、前記金属層の高さよりわずかに高い高さまで注入し、
前記硬化性材料を硬化させた後、前記金属層より高い部分の硬化性材料を研削して除去するステップをさらに含む、
ことを特徴とする、上記（１）〜（３）のいずれか一つに記載のパワー半導体モジュール用パッケージの製造方法。 (4) injecting the curable material into the gap to a height slightly higher than the height of the metal layer so that the curable material does not flow onto the metal layer;
After curing the curable material, further comprising grinding and removing a portion of the curable material higher than the metal layer,
The method for manufacturing a package for a power semiconductor module according to any one of the above (1) to (3), characterized in that:

（５）前記硬化性材料はエポキシ樹脂、フェノール樹脂またはシリコン樹脂のいずれか一つまたはこれらの組合せであり、前記熱伝導性絶縁樹脂はエポキシ樹脂、ポリイミド樹脂、ポリアミドイミド樹脂または液晶ポリマーのいずれか一つまたはこれらの組合せであることを特徴とする、上記（１）〜（４）のいずれか一つに記載のパワー半導体モジュール用パッケージの製造方法。   (5) The curable material is any one of an epoxy resin, a phenol resin, or a silicon resin or a combination thereof, and the heat conductive insulating resin is any one of an epoxy resin, a polyimide resin, a polyamide imide resin, and a liquid crystal polymer. The method for manufacturing a package for a power semiconductor module according to any one of the above (1) to (4), wherein the method is one or a combination thereof.

（６）前記硬化性材料の硬化は、温度が１００度〜２００度、硬化時間が０．５ｈ〜２ｈの条件において行われ、
前記金属層と前記樹脂層、および前記樹脂層と前記金属ベースプレートとを固着させるステップにおいて、前記所定の温度は１５０度〜２００度、前記所定の圧力は２ＭＰａ〜１０ＭＰａ、固着させるための固着時間は１ｈ〜３ｈである、
ことを特徴とする上記（１）〜（５）のいずれか一つに記載のパワー半導体モジュール用パッケージの製造方法。 (6) The curable material is cured at a temperature of 100 to 200 degrees and a curing time of 0.5 to 2 hours.
In the step of fixing the metal layer and the resin layer, and the resin layer and the metal base plate, the predetermined temperature is 150 to 200 degrees, the predetermined pressure is 2 MPa to 10 MPa, and the fixing time for fixing is: 1h to 3h,
The method for manufacturing a power semiconductor module package according to any one of the above (1) to (5), characterized in that:

（７）前記金属ベースプレートはピンフィンの構造を有するまたは液体が流れる通路が設けられている、ことを特徴とする上記（１）〜（６）のいずれか一つに記載のパワー半導体モジュール用パッケージの製造方法。   (7) The power semiconductor module package according to any one of (1) to (6), wherein the metal base plate has a pin fin structure or is provided with a passage through which a liquid flows. Production method.

（８）前記金属ベースプレートの前記熱伝導性絶縁樹脂層と接する面には前記隙間の位置に対向して前記隙間の前記硬化性材料が注入される前の前記樹脂層を露出させる側の幅と同等またはわずかに広めの溝が形成されており、該溝には硬化性材料が注入され硬化されている、ことを特徴とする上記（１）〜（７）のいずれか一つに記載のパワー半導体モジュール用パッケージの製造方法。   (8) On the surface of the metal base plate that is in contact with the thermally conductive insulating resin layer, the width of the gap on the side that exposes the resin layer before the curable material is injected, facing the position of the gap. The power as described in any one of (1) to (7) above, wherein an equal or slightly wider groove is formed, and a curable material is injected and cured in the groove. A method for manufacturing a package for a semiconductor module.

（９）電気回路パターンと、前記電気回路パターンを囲むダミーパターンとを有し、パターン間の隙間は硬化性材料により充填された金属層と、
上表面が前記金属層の底面に固着された熱伝導性絶縁樹脂層と、
前記熱伝導性絶縁樹脂層の下表面に固着された金属ベースプレートと、
を含み、
前記隙間は前記金属層の底面における幅がその上表面における幅より大きい切欠きの形状を有するパワー半導体モジュール用パッケージ。 (9) an electric circuit pattern, and a dummy pattern surrounding the electric circuit pattern, wherein a gap between the patterns is a metal layer filled with a curable material;
A thermally conductive insulating resin layer having an upper surface fixed to the bottom surface of the metal layer,
A metal base plate fixed to the lower surface of the heat conductive insulating resin layer,
Including
The power semiconductor module package, wherein the gap has a notch shape in which a width at a bottom surface of the metal layer is larger than a width at an upper surface thereof.

（１０）前記金属ベースプレートの前記熱伝導性絶縁樹脂と接する面には前記隙間の位置に対向して前記隙間の前記金属層の底面における幅と同等またはわずかに広めの溝を有し、該溝には硬化性材料により充填されている、ことを特徴とする請求項９に記載のパワー半導体モジュール用パッケージ。   (10) A surface of the metal base plate which is in contact with the thermally conductive insulating resin has a groove facing the position of the gap and having a width equal to or slightly larger than a width of the bottom of the metal layer in the gap. 10. The package for a power semiconductor module according to claim 9, wherein the package is filled with a curable material.

本発明に係るパワー半導体モジュール用パッケージの製造方法およびパワー半導体モジュール用パッケージによれば、金属層のパターン間の隙間の直下の熱伝導性絶縁樹脂中の気泡は製造工程時に排除され、ピンフィン付きのベースプレートを用いても金属層のパターン間の隙間を小さくすることができ、金属層の厚さが厚くても、隙間の狭い電気回路を形成でき、熱抵抗が小さく、変形が少なく、信頼性の高いパワーモジュールを実現できる。   According to the method for manufacturing a package for a power semiconductor module and the package for a power semiconductor module according to the present invention, air bubbles in the thermally conductive insulating resin immediately below the gap between the patterns of the metal layers are eliminated during the manufacturing process, and a pin fin is provided. Even if the base plate is used, the gap between the patterns of the metal layer can be reduced, and even if the thickness of the metal layer is large, an electric circuit with a narrow gap can be formed, and the thermal resistance is small, the deformation is small, and the reliability is low. A high power module can be realized.

実施形態１に係るパワー半導体モジュール用パッケージの製造工程を説明するための図である。FIG. 4 is a diagram for explaining a manufacturing process of the power semiconductor module package according to the first embodiment. 実施形態２に係るパワー半導体モジュール用パッケージの製造工程を説明するための図である。FIG. 9 is a diagram for explaining a manufacturing process of the power semiconductor module package according to the second embodiment. 実施形態３に係るパワー半導体モジュール用パッケージの製造工程を説明するための図である。FIG. 10 is a diagram for explaining a manufacturing process of the power semiconductor module package according to the third embodiment. 従来技術において使用されているモジュールタイプパワー半導体の構造の一例を示す図である。FIG. 3 is a diagram illustrating an example of a structure of a module type power semiconductor used in a conventional technique. 図４におけるＤＢＣ基板の構造を示す図である。FIG. 5 is a diagram illustrating a structure of a DBC substrate in FIG. 4. 従来技術において使用されているモジュールタイプパワー半導体の構造の他の一例を示す図である。FIG. 9 is a diagram showing another example of the structure of the module type power semiconductor used in the conventional technology. 従来技術において使用されているモジュールタイプパワー半導体の構造の他の一例を示す図である。FIG. 9 is a diagram showing another example of the structure of the module type power semiconductor used in the conventional technology. 片面から化学エッチングを行う場合の問題点を説明するための図である。It is a figure for explaining a problem at the time of performing chemical etching from one side. 熱伝導性絶縁樹脂中に気泡が残されている問題点を説明するための図である。It is a figure for explaining a problem that a bubble is left in heat conductive insulating resin.

以下、添付した図面を参照しながら、本発明のパワー半導体モジュール用パッケージの製造方法およびパワー半導体モジュール用パッケージの実施形態を詳細に説明する。   Hereinafter, a method for manufacturing a power semiconductor module package and a power semiconductor module package according to embodiments of the present invention will be described in detail with reference to the accompanying drawings.

〔実施形態１〕
図１は、実施形態１に係るパワー半導体モジュール用パッケージの製造工程を説明するための図である。 [Embodiment 1]
FIG. 1 is a diagram for explaining a manufacturing process of the power semiconductor module package according to the first embodiment.

＜パッケージの構造＞
パワー半導体モジュール用パッケージ１００は、金属層１０１と、熱伝導性絶縁樹脂層１０２と、金属ベースプレート１０３と、硬化性材料１０４と、を含む。 <Package structure>
The power semiconductor module package 100 includes a metal layer 101, a thermally conductive insulating resin layer 102, a metal base plate 103, and a curable material 104.

金属層１０１は、電気回路パターン１０１ａおよびダミーパターン１０１ｂを有する。電気回路パターン１０１ａは、パワー半導体モジュールの機能に応じて必要な電気回路に形成されたパターンであって、その上に半田付されるパワー半導体チップと電気的に接続される。なお、電気回路パターン１０１ａ上に直接またはボンディングワイヤを介してパワー半導体モジュールの外部からアクセスされる電極を構成する。一方、ダミーパターン１０１ｂは、電気回路パターン１０１ａを囲んで形成されたパターンであって、パワー半導体モジュールの機能には寄与しないが、硬化性材料１０４の注入のために使用される。パワー半導体モジュールの動作時、ダミーパターン１０１ｂには電圧が印加されないため、金属ベースプレート１０３からの絶縁距離を考慮する必要はない。図に示されるように、パターン間は隙間を有し、隙間に硬化性材料１０４を注入して硬化させることにより互いに絶縁されている。金属層１０１は、たとえば厚さが０．３ｍｍ〜３ｍｍの銅層であり、パターン間の隙間（すなわち、絶縁距離）は１ｍｍ〜２ｍｍである。   The metal layer 101 has an electric circuit pattern 101a and a dummy pattern 101b. The electric circuit pattern 101a is a pattern formed in an electric circuit required according to the function of the power semiconductor module, and is electrically connected to a power semiconductor chip soldered thereon. In addition, an electrode which is accessed from outside the power semiconductor module directly or via a bonding wire is formed on the electric circuit pattern 101a. On the other hand, the dummy pattern 101b is a pattern formed surrounding the electric circuit pattern 101a and does not contribute to the function of the power semiconductor module, but is used for injecting the curable material 104. During operation of the power semiconductor module, since no voltage is applied to the dummy pattern 101b, it is not necessary to consider the insulation distance from the metal base plate 103. As shown in the drawing, there are gaps between the patterns, and the patterns are insulated from each other by injecting and curing the curable material 104 into the gaps. The metal layer 101 is, for example, a copper layer having a thickness of 0.3 mm to 3 mm, and a gap between patterns (that is, an insulation distance) is 1 mm to 2 mm.

熱伝導性絶縁樹脂層１０２は、上表面が金属層１０１および硬化性材料１０４の底面に固着されており、たとえば、窒化ホウ素（ＢＮ）フィラーを含む熱伝導性絶縁樹脂材料で構成される薄膜を硬化させて形成される。なお、本発明はこれに限らず、熱伝導性絶縁樹脂層１０２は、たとえば、窒化アルミニウム、窒化珪素、窒化ケイ素などのフィラーの材料により構成されてもよい。熱伝導絶縁樹脂層は、温度が１５０度〜２００度、圧力が２ＭＰａ〜１０ＭＰａの条件において、１ｈ〜３ｈの時間で硬化される。   The upper surface of the heat conductive insulating resin layer 102 is fixed to the bottom surface of the metal layer 101 and the curable material 104. For example, a thin film made of a heat conductive insulating resin material containing a boron nitride (BN) filler is used. It is formed by curing. Note that the present invention is not limited to this, and the thermally conductive insulating resin layer 102 may be made of a filler material such as aluminum nitride, silicon nitride, and silicon nitride. The heat conductive insulating resin layer is cured at a temperature of 150 to 200 degrees and a pressure of 2 to 10 MPa for 1 to 3 hours.

金属ベースプレート１０３は、モジュールが動作しているときに主に放熱に使用されるヒートシンクであり、上表面は熱伝導性絶縁樹脂層１０２と固着されており、底面は風冷しやすいピンフィン構造を有している。なお、本発明はこれに限らず、底面が平らな構造を有してもよく、水冷するための構造を有してもよい。金属ベースプレートは、たとえば、ピンフィン部分を除き厚さが２ｍｍ〜４ｍｍの銅ペースプレートである。   The metal base plate 103 is a heat sink mainly used for heat dissipation when the module is operating. The upper surface is fixed to the heat conductive insulating resin layer 102, and the bottom surface has a pin fin structure that is easily cooled by air. are doing. The present invention is not limited to this, and may have a structure with a flat bottom surface or a structure for water cooling. The metal base plate is, for example, a copper pace plate having a thickness of 2 mm to 4 mm except for a pin fin portion.

硬化性材料１０４は、たとえばエポキシ樹脂やフェノール樹脂の材料であり、温度が１００度〜２００度、硬化時間が０．５ｈ〜２ｈの条件において硬化される。   The curable material 104 is, for example, a material such as an epoxy resin or a phenol resin, and is cured at a temperature of 100 to 200 degrees and a curing time of 0.5 to 2 hours.

＜パッケージの製造方法＞
図１の（ａ）〜（ｃ）を参照しながら、実施形態１に係るパワー半導体モジュール用パッケージの製造工程を説明する。 <Package manufacturing method>
The manufacturing process of the power semiconductor module package according to the first embodiment will be described with reference to FIGS.

まず、ケミカルエッチング工程やプレス打ち抜き工程などにより電気回路パターンとダミーパターンとが形成された金属層を提供する。続いて、熱伝導性絶縁樹脂層を介して、金属層と熱伝導性樹脂層とを共に金属ベースプレート上に接着させ、熱伝導性絶縁樹脂のガラス転移点よりも低い温度の下において仮止めする。続いて、パターン間の隙間に硬化性材料を注入して硬化させる。硬化性材料を注入する際は、硬化性材料が金属層上に流れ込まないように、金属層の高さよりわずかに高い高さまで注入するほうが好ましい。こうすることで、隙間内部が完全に硬化性材料により充填される。なお、硬化性材料の硬化は、温度が１００度〜２００度、硬化時間が０．５ｈ〜２ｈの条件において行われる。また、熱伝導性絶縁樹脂を硬化させないように、硬化性材料のガラス転移点は熱伝導性絶縁樹脂のガラス転移点より低いものを選ぶ必要がある。図１の（ａ）には、このように硬化性材料が脱気・硬化された後のパワー半導体モジュール用パッケージの様子が示されている。   First, a metal layer on which an electric circuit pattern and a dummy pattern are formed by a chemical etching process, a press punching process, or the like is provided. Subsequently, the metal layer and the heat conductive resin layer are bonded together on the metal base plate via the heat conductive insulating resin layer, and temporarily fixed at a temperature lower than the glass transition point of the heat conductive insulating resin. . Subsequently, a curable material is injected into gaps between the patterns and cured. When injecting the curable material, it is preferable to inject the curable material to a height slightly higher than the height of the metal layer so that the curable material does not flow onto the metal layer. By doing so, the inside of the gap is completely filled with the curable material. The curing of the curable material is performed under the conditions of a temperature of 100 to 200 degrees and a curing time of 0.5 to 2 hours. Further, it is necessary to select a material whose glass transition point is lower than the glass transition point of the heat conductive insulating resin so that the heat conductive insulating resin is not cured. FIG. 1A shows the state of the power semiconductor module package after the curable material has been degassed and cured in this way.

続いて、金属層より高い部分の硬化性材料を研削して除去する。図１の（ｂ）には、研削された後のパワー半導体モジュール用パッケージの様子が示されている。   Subsequently, a portion of the curable material higher than the metal layer is ground and removed. FIG. 1B shows the state of the power semiconductor module package after the grinding.

続いて、図１の（ｃ）に示すように、温度を１５０度〜２００度まで上昇させるとともに、金属層の上方側から２ＭＰａ〜１０ＭＰａの圧力を１ｈ〜３ｈの時間を加圧して金属層と樹脂層、および樹脂層と金属ベースプレートとを固着させる。   Subsequently, as shown in FIG. 1 (c), the temperature is raised to 150 to 200 degrees, and a pressure of 2 MPa to 10 MPa is applied from the upper side of the metal layer for a time of 1 h to 3 h to form a contact with the metal layer. The resin layer, and the resin layer and the metal base plate are fixed.

以上のようなパワー半導体モジュール用パッケージの製造工程によれば、加圧過程においては、金属層および硬化された硬化性材料を介して金属層側に加圧された圧力が熱伝導性樹脂層の全面に伝達されるため、熱伝導性絶縁樹脂中の気泡がなくされ、パワーモジュールの絶縁耐圧の信頼性が向上される。   According to the manufacturing process of the power semiconductor module package as described above, in the pressing process, the pressure applied to the metal layer side via the metal layer and the hardened curable material is applied to the heat conductive resin layer. Since the heat is transmitted to the entire surface, bubbles in the heat conductive insulating resin are eliminated, and the reliability of the withstand voltage of the power module is improved.

〔実施形態２〕
図２は、実施形態２に係るパワー半導体モジュール用パッケージの製造工程を説明するための図である。 [Embodiment 2]
FIG. 2 is a diagram for explaining a manufacturing process of the power semiconductor module package according to the second embodiment.

＜パッケージの構造＞
パワー半導体モジュール用パッケージ２００は、金属層２０１と、熱伝導性絶縁樹脂層２０２と、金属ベースプレート２０３と、硬化性材料２０４と、を含み、金属層２０１は、電気回路パターン２０１ａおよびダミーパターン２０１ｂを有する。実施形態２に係るパワー半導体モジュール用パッケージと、実施形態１に係るパワー半導体モジュール用パッケージとは、金属層２０１における隙間の形状が異なり、その他の構成部分は同様である。以下、金属層２０１における隙間の形状の異なる点についてのみ説明する。 <Package structure>
The power semiconductor module package 200 includes a metal layer 201, a thermally conductive insulating resin layer 202, a metal base plate 203, and a curable material 204. The metal layer 201 includes an electric circuit pattern 201a and a dummy pattern 201b. Have. The power semiconductor module package according to the second embodiment is different from the power semiconductor module package according to the first embodiment in the shape of the gap in the metal layer 201, and the other components are the same. Hereinafter, only the difference in the shape of the gap in the metal layer 201 will be described.

実施形態２において、隙間は切欠きの形状を有し、具体的には、正方形の形状を有し、熱伝導性絶縁樹脂層２０２側の隙間の幅が金属層２０１の上面側の隙間の幅よりも大きい。また、隙間の比較的大きい幅を有する部分の高さが比較的小さい幅を有する部分の高さより高く設けられている。なお、実施形態２はこれに限らず、切欠きの形状は、金属層２０１に加えられる機械的力を硬化した材料に伝えることができるのであれば、他の形状であってもよい。   In the second embodiment, the gap has a notch shape, specifically, has a square shape, and the width of the gap on the heat conductive insulating resin layer 202 side is the width of the gap on the upper surface side of the metal layer 201. Greater than. Further, the height of the portion having a relatively large width of the gap is provided higher than the height of the portion having a relatively small width. Embodiment 2 is not limited to this, and the shape of the notch may be another shape as long as the mechanical force applied to the metal layer 201 can be transmitted to the cured material.

＜パッケージの製造方法＞
図２の（ａ）〜（ｃ）を参照しながら、実施形態２に係るパワー半導体モジュール用パッケージの製造工程を説明する。 <Package manufacturing method>
The manufacturing process of the power semiconductor module package according to the second embodiment will be described with reference to FIGS.

まず、ケミカルエッチング工程やプレス打ち抜き工程などにより電気回路パターンとダミーパターンとが形成された金属層を提供する。続いて、熱伝導性絶縁樹脂層を介して、金属層と熱伝導性樹脂層とを共に金属ベースプレート上に接着させ、熱伝導性絶縁樹脂のガラス転移点よりも低い温度の下において仮止めする。図２の（ａ）には、仮止めた後のパワー半導体モジュール用パッケージの様子が示されている。   First, a metal layer on which an electric circuit pattern and a dummy pattern are formed by a chemical etching process, a press punching process, or the like is provided. Subsequently, the metal layer and the heat conductive resin layer are bonded together on the metal base plate via the heat conductive insulating resin layer, and temporarily fixed at a temperature lower than the glass transition point of the heat conductive insulating resin. . FIG. 2A shows the state of the power semiconductor module package after the temporary fixing.

続いて、パターン間の隙間に硬化性材料を注入して硬化させる。この際、実施形態１の場合では、金属層の高さよりわずかに高い高さまで硬化性材料を注入したが、実施形態２では切欠きの高さより高い高さまで硬化性材料を注入すればよい。。なお、硬化性材料の硬化は、温度が１００度〜２００度、硬化時間が０．５ｈ〜２ｈの条件において行われる。また、熱伝導性絶縁樹脂を硬化させないように、硬化性材料のガラス転移点は熱伝導性絶縁樹脂のガラス転移点より低いものを選ぶ必要がある。図２の（ｂ）には、このように硬化性材料が脱気・硬化された後のパワー半導体モジュール用パッケージの様子が示されている。   Subsequently, a curable material is injected into gaps between the patterns and cured. At this time, in the case of the first embodiment, the curable material is injected to a height slightly higher than the height of the metal layer, but in the second embodiment, the curable material may be injected to a height higher than the height of the notch. . The curing of the curable material is performed under the conditions of a temperature of 100 to 200 degrees and a curing time of 0.5 to 2 hours. Further, it is necessary to select a material whose glass transition point is lower than the glass transition point of the heat conductive insulating resin so that the heat conductive insulating resin is not cured. FIG. 2B shows the state of the power semiconductor module package after the curable material has been degassed and cured in this way.

続いて、図２の（ｃ）に示すように、温度を１５０度〜２００度まで上昇させるとともに、金属層の上方側から２ＭＰａ〜１０ＭＰａの圧力を１ｈ〜３ｈの時間を加圧して金属層と樹脂層、および樹脂層と金属ベースプレートとを固着させる。   Subsequently, as shown in FIG. 2C, the temperature is increased to 150 to 200 degrees, and a pressure of 2 MPa to 10 MPa is applied from the upper side of the metal layer for a time of 1 h to 3 h to form a contact with the metal layer. The resin layer, and the resin layer and the metal base plate are fixed.

以上のような実施形態２のパワー半導体モジュール用パッケージの製造工程によれば、加圧過程においては、金属層および金属層の切欠きを介して金属層側に加圧された圧力が硬化された硬化性材料に伝達され、さらに熱伝導性樹脂層の全面に伝達されるため、熱伝導性絶縁樹脂中の気泡がなくされ、パワーモジュールの絶縁耐圧の信頼性が向上される。   According to the manufacturing process of the power semiconductor module package of the second embodiment as described above, in the pressing process, the pressure applied to the metal layer through the metal layer and the notch in the metal layer is hardened. Since the heat is transmitted to the curable material and further transmitted to the entire surface of the heat conductive resin layer, bubbles in the heat conductive insulating resin are eliminated, and the reliability of the withstand voltage of the power module is improved.

また、実施形態２のパワー半導体モジュール用パッケージの製造工程は実施形態１のパワー半導体モジュール用パッケージの製造工程に比べて、金属層より高い部分の硬化性材料を研削して除去するステップがないため、製造工程がよりシンプルである。   In addition, the manufacturing process of the power semiconductor module package of the second embodiment is different from the manufacturing process of the power semiconductor module package of the first embodiment because there is no step of grinding and removing a portion of the curable material higher than the metal layer. , The manufacturing process is simpler.

〔実施形態３〕
図３は、実施形態３に係るパワー半導体モジュール用パッケージの製造工程を説明するための図である。 [Embodiment 3]
FIG. 3 is a diagram for explaining a manufacturing process of the power semiconductor module package according to the third embodiment.

＜パッケージの構造＞
実施形態３に係るパワー半導体モジュール用パッケージは、実施形態１および実施形態２係るパワー半導体モジュール用パッケージに比べて、金属ベースプレート３０３の構造が異なり、金属層３０１のパターン間の隙間に硬化性材料を注入して硬化させる必要性がなくてもよい点で異なる。なお、実施形態３はこれに限らず、実施形態１および実施形態２係るパワー半導体モジュール用パッケージと同様に金属層３０１のパターン間の隙間に硬化性材料注入して硬化させてもよいことは言うまでもない。以下では、金属層３０１のパターン間の隙間に硬化性材料が注入されて硬化されていないケースについてのみ説明する。 <Package structure>
The power semiconductor module package according to the third embodiment differs from the power semiconductor module packages according to the first and second embodiments in the structure of the metal base plate 303, and the curable material is filled in the gaps between the patterns of the metal layer 301. The difference is that there is no need to inject and cure. The third embodiment is not limited to this, and it goes without saying that a curable material may be injected into the gap between the patterns of the metal layer 301 and cured, similarly to the power semiconductor module packages according to the first and second embodiments. No. Hereinafter, only the case where the curable material is injected into the gaps between the patterns of the metal layer 301 and is not cured will be described.

金属ベースプレート３０３の熱伝導性絶縁樹脂層と接する面には、金属層３０１のパターン間の隙間の位置に対向して該隙間の熱伝導性絶縁樹脂層側の幅と同等またはわずかに広めの溝が形成されており、該溝には硬化性材料３０４が注入され硬化されている。なお、硬化性材料３０４およびその注入・硬化の条件は実施形態１における硬化性材料１０４と同様の材料、条件であってよい。   On the surface of the metal base plate 303 which is in contact with the heat conductive insulating resin layer, a groove which is equal to or slightly wider than the width of the space between the patterns of the metal layer 301 on the side of the heat conductive insulating resin layer. Are formed, and the curable material 304 is injected into the groove and cured. Note that the curable material 304 and the conditions for its injection and curing may be the same materials and conditions as the curable material 104 in the first embodiment.

＜パッケージの製造方法＞
図３の（ａ）〜（ｃ）を参照しながら、実施形態３に係るパワー半導体モジュール用パッケージの製造工程を説明する。 <Package manufacturing method>
The manufacturing process of the power semiconductor module package according to the third embodiment will be described with reference to FIGS.

まず、ケミカルエッチング工程やプレス打ち抜き工程などにより電気回路パターンとダミーパターンとが形成された金属層を提供する。続いて、ケミカルエッチング工程やプレス打ち抜き工程などにより金属層３０１のパターン間の隙間の位置に対向して該隙間の熱伝導性絶縁樹脂層側の幅と同等またはわずかに広めの溝が形成された金属ベースプレートを提供する。図３の（ａ）には、溝が形成された後の金属ベースプレートの様子が示されている。   First, a metal layer on which an electric circuit pattern and a dummy pattern are formed by a chemical etching process, a press punching process, or the like is provided. Subsequently, a groove having a width equal to or slightly larger than the width of the gap on the side of the heat conductive insulating resin layer was formed facing the position of the gap between the patterns of the metal layer 301 by a chemical etching step, a press punching step, or the like. Provide a metal base plate. FIG. 3A shows the state of the metal base plate after the grooves are formed.

続いて、金属ベースプレートの溝に硬化性材料を注入して硬化させる。硬化性材料の注入および硬化の条件は、実施形態１における金属層のパターン間の隙間に硬化性材料を注入し硬化させる場合と同じであってよい。すなわち、硬化性材料が金属ベースプレート上に流れ込まないように、金属ベースプレートの高さよりわずかに高い高さまで注入するほうが好ましい。続いて、金属ベースプレートより高い部分の硬化性材料を研削して除去する。図３の（ｂ）には、研削された後の金属ベースプレートの様子が示されている。   Subsequently, a curable material is injected into the groove of the metal base plate and cured. The conditions for injecting and curing the curable material may be the same as those in the case of injecting and curing the curable material into the spaces between the patterns of the metal layer in the first embodiment. That is, it is preferable to inject the curable material to a height slightly higher than the height of the metal base plate so that the curable material does not flow onto the metal base plate. Subsequently, a portion of the curable material higher than the metal base plate is removed by grinding. FIG. 3B shows a state of the metal base plate after being ground.

続いて、図３の（ｃ）に示すように、温度を１５０度〜２００度まで上昇させるとともに、金属層の上方側から２ＭＰａ〜１０ＭＰａの圧力を１ｈ〜３ｈの時間を加圧して金属層と樹脂層、および樹脂層と金属ベースプレートとを固着させる。この際、実施形態１および実施形態２の場合と異なって、金属層３０１のパターン間の隙間に硬化性材料が充填されていないため、熱伝導性絶縁樹脂層には気泡が残存される場合があるが、気泡の直下の金属ベースプレートの溝に充填された硬化性材料によってパワーモジュールの絶縁耐圧の信頼性が向上される。   Subsequently, as shown in FIG. 3 (c), the temperature is raised to 150 to 200 degrees, and the pressure of 2 MPa to 10 MPa is pressed from the upper side of the metal layer for a time of 1 h to 3 h to form a contact with the metal layer. The resin layer, and the resin layer and the metal base plate are fixed. At this time, unlike the first and second embodiments, since the curable material is not filled in the gaps between the patterns of the metal layer 301, bubbles may remain in the heat conductive insulating resin layer. However, the curable material filled in the groove of the metal base plate immediately below the bubbles improves the reliability of the dielectric strength of the power module.

以上、本発明の好適な実施形態を説明したが、これらは本発明の説明のための例示であり、本発明の範囲をこれらの実施形態にのみ限定する趣旨ではない。本発明は、その要旨を逸脱しない範囲で、上記実施形態とは異なる種々の態様で実施することができる。   The preferred embodiments of the present invention have been described above, but these are examples for describing the present invention, and are not intended to limit the scope of the present invention only to these embodiments. The present invention can be implemented in various modes different from the above-described embodiment without departing from the gist thereof.

１ ケース、
２ ベースプレート、
３ 半導体チップ、
４ ボンディングワイヤ、
５ ＤＢＣ基板、
６ シリコン材料、
７ 半田、
８ セラミック層、
９ 下部金属層、
１０ 上部金属層、
１１ 隙間、
１２ 熱伝導性絶縁樹脂層、
１３ エッチング防止膜、
１４ 気泡、
１００、２００、３００ パワー半導体モジュール用パッケージ、
１０１、２０１、３０１ 金属層、
１０２、２０２、３０２ 熱伝導性樹脂層、
１０３、２０３、３０３ 金属ベースプレート、
１０４、２０４、３０４ 硬化性材料。 1 case,
2 base plate,
3 semiconductor chips,
4 bonding wires,
5 DBC substrate,
6 Silicon material,
7 Solder,
8 ceramic layers,
9 Lower metal layer,
10 upper metal layer,
11 gaps,
12 thermal conductive insulating resin layer,
13 anti-etching film,
14 bubbles,
100, 200, 300 power semiconductor module package,
101, 201, 301 metal layer,
102, 202, 302 thermal conductive resin layer,
103, 203, 303 metal base plate,
104, 204, 304 curable materials.

Claims (10)

電気回路パターンと、前記電気回路パターンを囲むダミーパターンとが形成され、パターン間に隙間が備えられている金属層を提供するステップと、
熱伝導性絶縁樹脂で構成される樹脂層を介して、前記金属層と前記樹脂層とを、前記熱伝導性絶縁樹脂のガラス転移点よりも低い温度の下において金属ベースプレート上に仮止めするステップと、
前記パターン間の隙間に硬化性材料を注入して硬化させるステップと、
所定の温度まで温度を上昇させるとともに前記金属層の上方側から所定の圧力を加圧して、前記金属層および前記硬化された硬化性材料を介して前記加圧された圧力を前記樹脂層の全面に伝達させることにより、前記金属層と前記樹脂層、および前記樹脂層と前記金属ベースプレートとを固着させるステップと、
を含むパワー半導体モジュール用パッケージの製造方法。 An electric circuit pattern and a dummy pattern surrounding the electric circuit pattern are formed, and providing a metal layer provided with a gap between the patterns,
Temporarily fixing the metal layer and the resin layer on a metal base plate at a temperature lower than a glass transition point of the heat conductive insulating resin via a resin layer formed of a heat conductive insulating resin. When,
Injecting a curable material into the gaps between the patterns and curing,
While increasing the temperature to a predetermined temperature and applying a predetermined pressure from above the metal layer, the pressure is applied to the entire surface of the resin layer through the metal layer and the cured curable material. By transmitting to the, the metal layer and the resin layer, and the step of fixing the resin layer and the metal base plate,
A method for manufacturing a package for a power semiconductor module, comprising: 前記隙間は前記硬化性材料が注入される前の前記樹脂層を露出させる側の幅が前記硬化性材料が注入される側の幅より大きい切欠きの形状を有することを特徴とする、請求項１に記載のパワー半導体モジュール用パッケージの製造方法。   The gap has a notch shape in which a width on a side where the resin layer is exposed before the curable material is injected is larger than a width on a side where the curable material is injected. 2. The method for manufacturing a package for a power semiconductor module according to item 1. 前記隙間の比較的大きい幅を有する部分の高さが比較的小さい幅を有する部分の高さより高いことを特徴とする、請求項２に記載のパワー半導体モジュール用パッケージの製造方法。   3. The method of claim 2, wherein a height of the portion having a relatively large width of the gap is higher than a height of a portion having a relatively small width. 前記隙間に前記硬化性材料を、該硬化性材料が前記金属層上に流れ込まないように、前記金属層の高さよりわずかに高い高さまで注入し、
前記硬化性材料を硬化させた後、前記金属層より高い部分の硬化性材料を研削して除去するステップをさらに含む、
ことを特徴とする、請求項１〜３のいずれか一項に記載のパワー半導体モジュール用パッケージの製造方法。 Injecting the curable material into the gap to a height slightly higher than the height of the metal layer so that the curable material does not flow onto the metal layer,
After curing the curable material, further comprising grinding and removing a portion of the curable material higher than the metal layer,
The method for manufacturing a package for a power semiconductor module according to claim 1, wherein: 前記硬化性材料はエポキシ樹脂、フェノール樹脂またはシリコン樹脂のいずれか一つまたはこれらの組合せであり、前記熱伝導性樹脂はエポキシ樹脂、ポリイミド樹脂、ポリアミドイミド樹脂または液晶ポリマーのいずれか一つまたはこれらの組合せであることを特徴とする、請求項１〜４のいずれか一項に記載のパワー半導体モジュール用パッケージの製造方法。   The curable material is one or a combination of an epoxy resin, a phenol resin or a silicone resin, and the heat conductive resin is an epoxy resin, a polyimide resin, a polyamide imide resin or a liquid crystal polymer or any one of these. The method for manufacturing a package for a power semiconductor module according to any one of claims 1 to 4, wherein: 前記硬化性材料の硬化は、温度が１００度〜２００度、硬化時間が０．５ｈ〜２ｈの条件において行われ、
前記金属層と前記樹脂層、および前記樹脂層と前記金属ベースプレートとを固着させるステップにおいて、前記所定の温度は１５０度〜２００度、前記所定の圧力は２ＭＰａ〜１０ＭＰａ、固着させるための固着時間は１ｈ〜３ｈである、
ことを特徴とする請求項１〜５のいずれか一項に記載のパワー半導体モジュール用パッケージの製造方法。 The curing of the curable material is performed under the conditions of a temperature of 100 to 200 degrees and a curing time of 0.5 to 2 hours.
In the step of fixing the metal layer and the resin layer, and the resin layer and the metal base plate, the predetermined temperature is 150 to 200 degrees, the predetermined pressure is 2 MPa to 10 MPa, and the fixing time for fixing is: 1h to 3h,
A method for manufacturing a power semiconductor module package according to any one of claims 1 to 5, wherein: 前記金属ベースプレートはピンフィンの構造を有するまたは液体が流れる通路が設けられている、ことを特徴とする請求項１〜６のいずれか一項に記載のパワー半導体モジュール用パッケージの製造方法。   The method for manufacturing a power semiconductor module package according to any one of claims 1 to 6, wherein the metal base plate has a pin fin structure or is provided with a passage through which a liquid flows. 前記金属ベースプレートの前記熱伝導性絶縁樹脂層と接する面には前記隙間の位置に対向して前記隙間の前記硬化性材料が注入される前の前記樹脂層を露出させる側の幅と同等またはわずかに広めの溝が形成されており、該溝には硬化性材料が注入され硬化されている、ことを特徴とする請求項１〜７のいずれか一項に記載のパワー半導体モジュール用パッケージの製造方法。   On the surface of the metal base plate in contact with the thermally conductive insulating resin layer, the width of the gap is equal to or slightly smaller than the width of the gap on the side where the resin layer is exposed before the curable material is injected. 8. A manufacturing method for a power semiconductor module package according to claim 1, wherein a wide groove is formed in the groove, and a hardening material is injected into the groove and hardened. Method. 電気回路パターンと、前記電気回路パターンを囲むダミーパターンとを有し、パターン間の隙間は硬化性材料により充填された金属層と、
上表面が前記金属層の底面に固着された熱伝導性絶縁樹脂層と、
前記熱伝導性絶縁樹脂層の下表面に固着された金属ベースプレートと、
を含み、
前記隙間は前記金属層の底面における幅がその上表面における幅より大きい切欠きの形状を有するパワー半導体モジュール用パッケージ。 An electric circuit pattern, having a dummy pattern surrounding the electric circuit pattern, a gap between the patterns, a metal layer filled with a curable material,
A thermally conductive insulating resin layer having an upper surface fixed to the bottom surface of the metal layer,
A metal base plate fixed to the lower surface of the heat conductive insulating resin layer,
Including
The power semiconductor module package, wherein the gap has a notch shape in which a width at a bottom surface of the metal layer is larger than a width at an upper surface thereof. 前記金属ベースプレートの前記熱伝導性絶縁樹脂と接する面には前記隙間の位置に対向して前記隙間の前記金属層の底面における幅と同等またはわずかに広めの溝を有し、該溝には硬化性材料により充填されている、ことを特徴とする請求項９に記載のパワー半導体モジュール用パッケージ。   The surface of the metal base plate that is in contact with the heat conductive insulating resin has a groove that is equal to or slightly wider than the width of the gap at the bottom surface of the metal layer, facing the position of the gap, and the groove is hardened. The package for a power semiconductor module according to claim 9, wherein the package is filled with a conductive material.
JP2018119867A 2018-06-25 2018-06-25 Manufacturing method of packages for power semiconductor modules and packages for power semiconductor modules Active JP6813728B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018119867A JP6813728B2 (en) 2018-06-25 2018-06-25 Manufacturing method of packages for power semiconductor modules and packages for power semiconductor modules
CN201910553364.5A CN110634751B (en) 2018-06-25 2019-06-25 Packaging method and packaging structure of power semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018119867A JP6813728B2 (en) 2018-06-25 2018-06-25 Manufacturing method of packages for power semiconductor modules and packages for power semiconductor modules

Publications (2)

Publication Number Publication Date
JP2020004765A true JP2020004765A (en) 2020-01-09
JP6813728B2 JP6813728B2 (en) 2021-01-13

Family

ID=68968146

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018119867A Active JP6813728B2 (en) 2018-06-25 2018-06-25 Manufacturing method of packages for power semiconductor modules and packages for power semiconductor modules

Country Status (2)

Country Link
JP (1) JP6813728B2 (en)
CN (1) CN110634751B (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7471458B2 (en) * 2020-12-16 2024-04-19 三菱電機株式会社 Semiconductor device, power conversion device, and mobile body

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001203313A (en) * 1999-11-09 2001-07-27 Matsushita Electric Ind Co Ltd Thermal conduction substrate and manufacturing method therefor
JP2001332821A (en) * 2000-05-25 2001-11-30 Matsushita Electric Ind Co Ltd Circuit board and its manufacturing method
US6570099B1 (en) * 1999-11-09 2003-05-27 Matsushita Electric Industrial Co., Ltd. Thermal conductive substrate and the method for manufacturing the same
US20050263880A1 (en) * 2004-05-31 2005-12-01 Yusuke Igarashi Circuit device and manufacturing method thereof
JP2008218617A (en) * 2007-03-02 2008-09-18 Matsushita Electric Ind Co Ltd Heat radiation substrate and circuit module using the same
CN102479910A (en) * 2010-11-26 2012-05-30 株式会社东芝 Led module
JP2012174965A (en) * 2011-02-23 2012-09-10 Mitsubishi Electric Corp Power semiconductor device
JP2015023212A (en) * 2013-07-22 2015-02-02 ローム株式会社 Power module and method for manufacturing the same
JP2017034050A (en) * 2015-07-31 2017-02-09 日立オートモティブシステムズ株式会社 Power module

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108493166B (en) * 2018-04-23 2019-11-26 南通市索新功率电子有限公司 A kind of power semiconductor modular encapsulating structure and packaging method

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001203313A (en) * 1999-11-09 2001-07-27 Matsushita Electric Ind Co Ltd Thermal conduction substrate and manufacturing method therefor
US6570099B1 (en) * 1999-11-09 2003-05-27 Matsushita Electric Industrial Co., Ltd. Thermal conductive substrate and the method for manufacturing the same
JP2001332821A (en) * 2000-05-25 2001-11-30 Matsushita Electric Ind Co Ltd Circuit board and its manufacturing method
US20050263880A1 (en) * 2004-05-31 2005-12-01 Yusuke Igarashi Circuit device and manufacturing method thereof
CN1705105A (en) * 2004-05-31 2005-12-07 三洋电机株式会社 Circuit device and manufacturing method thereof
JP2005347355A (en) * 2004-05-31 2005-12-15 Sanyo Electric Co Ltd Circuit device and its manufacturing method
JP2008218617A (en) * 2007-03-02 2008-09-18 Matsushita Electric Ind Co Ltd Heat radiation substrate and circuit module using the same
CN102479910A (en) * 2010-11-26 2012-05-30 株式会社东芝 Led module
US20120132931A1 (en) * 2010-11-26 2012-05-31 Kabushiki Kaisha Toshiba Led module
JP2012114311A (en) * 2010-11-26 2012-06-14 Toshiba Corp Led module
JP2012174965A (en) * 2011-02-23 2012-09-10 Mitsubishi Electric Corp Power semiconductor device
JP2015023212A (en) * 2013-07-22 2015-02-02 ローム株式会社 Power module and method for manufacturing the same
US20160141224A1 (en) * 2013-07-22 2016-05-19 Rohm Co., Ltd. Power module and fabrication method for the same
JP2017034050A (en) * 2015-07-31 2017-02-09 日立オートモティブシステムズ株式会社 Power module

Also Published As

Publication number Publication date
CN110634751A (en) 2019-12-31
CN110634751B (en) 2024-01-26
JP6813728B2 (en) 2021-01-13

Similar Documents

Publication Publication Date Title
JP4455488B2 (en) Semiconductor device
US10236231B2 (en) Semiconductor device
JP4635564B2 (en) Semiconductor device
US9171773B2 (en) Semiconductor device
JP4146785B2 (en) Power semiconductor device
CN108140621B (en) Semiconductor device and method for manufacturing the same
JP2008263210A (en) Power semiconductor package
CN111987053A (en) Packaging structure
JP2016181536A (en) Power semiconductor device
JP2010192591A (en) Power semiconductor device and method of manufacturing the same
JP2007048889A (en) Semiconductor device
US20220051960A1 (en) Power Semiconductor Module Arrangement and Method for Producing the Same
JP6813728B2 (en) Manufacturing method of packages for power semiconductor modules and packages for power semiconductor modules
JP2012138475A (en) Semiconductor module and method for manufacturing the same
CN112530915A (en) Semiconductor device with a plurality of semiconductor chips
JP5195282B2 (en) Semiconductor device and manufacturing method thereof
JP2018133598A (en) Semiconductor device and manufacturing method of the same
JP7173375B2 (en) semiconductor module
US20160071821A1 (en) Semiconductor device
JP2004281804A (en) Circuit board
CN112640096A (en) Semiconductor device with a plurality of semiconductor chips
US20240105548A1 (en) Printed circuit board assembly and method of manufacturing a printed circuit board assembly
EP4057338A1 (en) Metal substrate structure and method of manufacturing a metal substrate structure for a semiconductor power module and semiconductor power module
KR100260045B1 (en) Heat sink construction for power semiconductor module
WO2021181649A1 (en) Semiconductor module and method for manufacturing same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200923

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200924

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200924

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201013

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20201014

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201014

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20201014

R150 Certificate of patent or registration of utility model

Ref document number: 6813728

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250