JP2019537340A - 改変されたペイロードチェックサムを用いてペイロードをスクランブルすることによって、誤同期を回避する記録デバイス及び再生デバイス - Google Patents
改変されたペイロードチェックサムを用いてペイロードをスクランブルすることによって、誤同期を回避する記録デバイス及び再生デバイス Download PDFInfo
- Publication number
- JP2019537340A JP2019537340A JP2019520115A JP2019520115A JP2019537340A JP 2019537340 A JP2019537340 A JP 2019537340A JP 2019520115 A JP2019520115 A JP 2019520115A JP 2019520115 A JP2019520115 A JP 2019520115A JP 2019537340 A JP2019537340 A JP 2019537340A
- Authority
- JP
- Japan
- Prior art keywords
- checksum
- data words
- data
- extracted
- header
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims description 50
- 239000003607 modifier Substances 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 abstract description 6
- 230000037431 insertion Effects 0.000 abstract 1
- 238000003780 insertion Methods 0.000 abstract 1
- 230000005540 biological transmission Effects 0.000 description 14
- 150000003839 salts Chemical class 0.000 description 13
- 238000001514 detection method Methods 0.000 description 9
- 238000000605 extraction Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 7
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 230000011218 segmentation Effects 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 239000003550 marker Substances 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 125000004122 cyclic group Chemical group 0.000 description 2
- 238000012804 iterative process Methods 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
- H03M13/095—Error detection codes other than CRC and single parity bit codes
- H03M13/096—Checksums
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1108—Hard decision decoding, e.g. bit flipping, modified or weighted bit flipping
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/21—Non-linear codes, e.g. m-bit data word to n-bit code word [mBnB] conversion with error detection or error correction
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2942—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes wherein a block of parity bits is computed only from combined information bits or only from parity bits, e.g. a second block of parity bits is computed from a first block of parity bits obtained by systematic encoding of a block of information bits, or a block of parity bits is obtained by an XOR combination of sub-blocks of information bits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/33—Synchronisation based on error coding or decoding
- H03M13/333—Synchronisation on a multi-bit block basis, e.g. frame synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03828—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties
- H04L25/03866—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties using scrambling
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Nonlinear Science (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Error Detection And Correction (AREA)
Abstract
Description
データブロック内にヘッダーパターンを挿入するように構成されたヘッダー挿入器と、
データワードのセットのチェックサムを計算するように構成されたチェックサム計算器と、
データワードのセットを、このデータワードのセットとチェックサムとの間で排他的論理和演算を適用した結果である難読化データワードのセットに変換するように構成されたデータワード変換器と、
を含む、エンコーダーに関する。
チェックサムの第nのビットを改変することによって第nのチェックサムを生成するチェックサム改変器と、
データワードのセットを、このデータワードのセットと第nのチェックサムとの間で排他的論理和演算を適用した結果である難読化データワードの第nのセットに変換するデータワード変換器と、
難読化データワードの第nのセット内でヘッダーパターンを検出し、ヘッダーパターンが検出されない場合、データブロックのチェックサムセクション内に第nのチェックサムを挿入するとともに、ペイロードセクション内に難読化データワードの第nのセットを挿入するようにペイロード挿入器を制御するヘッダーパターン検出器と、
を含むことを特徴とする。
データブロック内でヘッダーを位置特定するヘッダー検出器と、
データブロックからチェックサムを抽出するチェックサム抽出器と、
データワードのセットを、データブロックのコードワードと抽出されたチェックサムとの間で排他的論理和演算を適用することによって抽出するように構成されたコードワード変換器と、
データワードの抽出されたセットのチェックサムを計算するように構成されたチェックサム計算器と、
計算されたチェックサムを抽出されたチェックサムと比較して、比較の結果に基づいて誤り示唆を提供するように構成されたチェックサム検証器と、
を含む、デコーダーを提供する。
データブロック内にヘッダーパターンを挿入するステップと、
データワードのセットのチェックサムを計算するステップと、
データワードのセットを、データワードのセットとチェックサムとの間に排他的論理和演算を適用した結果である難読化データワードのセットに変換するステップと、
を含み、
方法は、
1からチェックサムのビットの数までの各nについて、ヘッダーパターンが排他的論理和演算の結果において検出される限り、
第nのチェックサムを、チェックサムの第nのビットを改変することによって生成するステップと、
データワードのセットを、データワードのセットと第nのチェックサムとの間で排他的論理和演算を適用した結果である難読化データワードの第nのセットに変換するステップと、
難読化データワードの第nのセット内でヘッダーパターンを検出し、ヘッダーパターンが検出されない場合、データブロックのチェックサムセクション内に第nのチェックサムを挿入するとともに、ペイロードセクション内に難読化データワードの第nのセットを挿入するステップと、
を更に含む、符号化方法を提供する。
データブロック内でヘッダーを位置特定するステップと、
データブロックからチェックサムを抽出するステップと、
データワードのセットを、データブロックのコードワードと抽出されたチェックサムとの間で排他的論理和演算を適用することによって抽出するステップと、
データワードの抽出されたセットのチェックサムを計算するステップと、
計算されたチェックサムを抽出されたチェックサムと比較して、比較の結果に基づいて誤り示唆を提供するステップと、
を含む、復号方法を提供する。
チェックサムの第nのビットを改変することによって第nのチェックサムを生成するチェックサム改変器8と、
データワードのセットを、このデータワードのセットと第nのチェックサムとの間で排他的論理和演算を適用した結果である難読化データワードの第nのセットに変換するデータワード変換器4と、
チェックされるデータアレイ内でヘッダーパターンを検出し、ヘッダーパターンが検出されない場合、データブロックのチェックサムセクション内に第nのチェックサムを挿入するとともに、ペイロードセクション内に難読化データワードの第nのセットを挿入するようにペイロード挿入器6を制御するヘッダーパターン検出器5と、
を含む。
例1:エンコーダー
図1は、エンコーダーの一実施形態を示している。エンコーダー1は、入力2を介してデータワードのセットを受信するとともに、ヘッダーセクション、チェックサムセクション及びペイロードセクションを有するデータブロックが送出される出力7を含む。
図2は、デコーダーの一実施形態を示している。データブロックをデータワードのセットに変換するデコーダー10は、データブロック内のヘッダーを位置特定するヘッダー検出器12と、データブロックからチェックサムを抽出するチェックサム抽出器13と、データブロックから難読化データワードのセットを抽出するペイロード抽出器14とを含む。
図3は、記録デバイスの一実施形態を示している。記録デバイス30は、例えばオーディオ信号又はビデオ信号を受信する入力33を含む。
図4は、再生デバイスの一実施形態を示している。再生デバイス40は、デコーダー、例えば図2において記載したようなデコーダー10の実施形態を含む。
図5は、データブロック例を示している。データブロック50は、ヘッダーセクション51、チェックサムセクション52及びペイロードセクション53を含む。
図6は、符号化プロセスの一実施形態を示している。データワードのセットをデータブロックに変換する符号化方法であって、
データブロック内にヘッダーパターンを挿入するステップ60と、
データワードのセットのチェックサムを計算するステップ61と、
データワードのセットを、データワードのセットとチェックサムとの間に排他的論理和演算を適用した結果である難読化データワードのセットに変換するステップ62と、
を含み、
1からチェックサムのビットの最大数までの各nについて、ヘッダーパターンが排他的論理和演算の結果において検出される限りにおいてのみ、
第nのチェックサムを、チェックサムの第nのビットを改変することによって生成するステップ64と、
データワードのセットを、データワードのセットと第nのチェックサムとの間で排他的論理和演算を適用した結果である難読化データワードの第nのセットに変換するステップ62と、
難読化データワードの第nのセット内でヘッダーパターンを検出するステップ63と、ヘッダーパターンが検出されない場合、データブロックのチェックサムセクション内に第nのチェックサムを挿入するとともに、ペイロードセクション内に難読化データワードの第nのセットを挿入し、ここで、第n+1のビットは、チェックサムの第nのビットに隣接するステップ64(65)と、
を含む。
図7は、復号プロセスの一実施形態を示している。データブロックをデータワードのセットに変換する復号方法は、
データブロック内の他のデータの抽出を可能にするためにデータブロックの開始が必要とされるので、このためにデータブロック内のヘッダーを位置特定するステップ70と、
データブロックからチェックサムを抽出するステップ71と、
データブロックのコードワードと抽出されたチェックサムとの間で排他的論理和演算を適用することによってデータワードのセットを抽出するステップ72と、
データワードの抽出されたセットのチェックサムを計算するステップ73と、
計算されたチェックサムを抽出されたチェックサムと比較するステップ74と、比較の結果に基づいて誤り示唆を提供するステップ75と、データワードの抽出されたセットを提供するステップ76と、
を含む。
この例は、本発明による、エンコーダー、符号化方法及び/又は記録デバイスの1つの実施形態を検討する。
(01)ランレングス符号化を用いてランレングス85(すなわち、blobサイズ)を符号化し、このランレングスをblob 86の前に配置する。これは、第1行81内に示されている。
(02)ランレングス85及びblob 86の連結のチェックサム87を計算する。これは、第2行82内に示されている。
(03)反復カウンターをn=0に設定する。
(04)反復ごとに、演算
(05)ランレングス 85及びblob86の連結を、salt 90とxor演算することによって難読化して、難読化ランレングス及びblob 91を得る。これは、第4行84内に示されている。
(06)SOHシーケンスの存在をチェックする。このチェックのための入力は、少なくともsalt、ランレングス及びblobであるべきである。好ましい一実施形態では、このチェックは、それぞれ、SOH、salt、サイズ及びblobの連結について実行される。このようにして、ヘッダーシーケンスを、符号化データブロック内の最初以外の位置において発見する確率を更に軽減することができる。別の実施形態では、このチェックは、SOH、salt、サイズ、blob及び別のSOHの連結についてチェックを実行することによって、更により「厳格に」行うことができる。このようにして、ヘッダーシーケンスを、「添付された」符号化データブロックのバースト内のそれぞれの符号化データブロックの開始以外の位置において発見する確率も軽減することができる。
(07)SOHが意図されたデータブロックの実際の開始以外の位置において発見され、かつn≦32である場合、nを1だけ増加してステップ(04)に戻る。
(08)SOH 89、salt 90、及び難読化ランレングス及びblob 91のそれぞれの連結として符号化データブロックを生成する。
この例は、本発明による、デコーダー、復号方法及び/又は再生デバイスの1つの実施形態を検討する。この例は、例8において論じた符号化プロシージャの相補部分であることが意図され、対応する表現が用いられる。データワードの符号化セット、又は同等には符号化blobを検出して復号するために、以下の2つのプロセスが実行されるべきである。
SOHの検出。
SOHが検出されたときのデータの復号。
[01]saltバイトを収集することと、
[02]saltを用いて他のバイトを難読化解除することと、
[03]blobサイズを知得するためにランレングス符号化サイズを復号することと、
[04]任意選択で、saltの改変のパターン、すなわち、第nのチェックサムが復号blobに基づいて予想されたパターンと一致することを検証するチェックを実行することと、
からなる。
85 ランレングス
86 元のバイナリデータ
87 チェックサム
88 反転:2n−1
91 難読化サイズ及びデータ
Size サイズ
Claims (16)
- データワードのセットを、ヘッダーセクション、チェックサムセクション及びペイロードセクションを有するデータブロックに変換するエンコーダー(1)であって、該エンコーダー(1)は、
前記データブロック内にヘッダーパターンを挿入するように構成されたヘッダー挿入器(6)と、
前記データワードのセットのチェックサムを計算するように構成されたチェックサム計算器(3)と、
前記データワードのセットを、該データワードのセットと前記チェックサムとの間に排他的論理和演算を適用した結果である難読化データワードのセットに変換するように構成されたデータワード変換器(4)と、
を含み、
該エンコーダー(1)は、
反復の数nにおいて、前記排他的論理和の前記結果においてヘッダーパターンが検出される限り、構成されるヘッダーパターン消去器(9)であって、nは、1から前記チェックサム制御のビットの数までの間である、ヘッダーパターン消去器(9)と、
前記チェックサムの第nのビットを改変することによって第nのチェックサムを生成するチェックサム改変器(8)と、
前記データワードのセットを、該データワードのセットと前記第nのチェックサムとの間で排他的論理和演算を適用した結果である難読化データワードの第nのセットに変換する前記データワード変換器(4)と、
難読化データワードの前記第nのセット内でヘッダーパターンを検出し、ヘッダーパターンが検出されない場合、前記データブロックの前記チェックサムセクション内に前記第nのチェックサムを挿入するとともに、前記ペイロードセクション内に前記難読化データワードの第nのセットを挿入するようにペイロード挿入器(6)を制御するヘッダーパターン検出器(5)と、
を含むことを特徴とする、エンコーダー。 - 第n+1のビットは、前記チェックサムの前記第nのビットに隣接する、請求項1に記載のエンコーダー。
- n=1の場合、前記チェックサムの最下位ビットは、改変される前記ビットである、請求項2に記載のエンコーダー。
- データブロックをデータワードのセットに変換するデコーダーであって、該デコーダーは、
前記データブロック内でヘッダーを位置特定するヘッダー検出器と、
前記データブロックからチェックサムを抽出するチェックサム抽出器と、
前記データワードのセットを、前記データブロックのコードワードと前記抽出されたチェックサムとの間で排他的論理和演算を適用することによって抽出するように構成されたコードワード変換器と、
前記データワードの抽出されたセットのチェックサムを計算するように構成されたチェックサム計算器と、
前記計算されたチェックサムを前記抽出されたチェックサムと比較して、該比較の結果に基づいて誤り示唆を提供するように構成されたチェックサム検証器と、
を含む、デコーダー。 - 前記チェックサム検証器は、前記計算されたチェックサムと比較することによって、前記抽出されたチェックサム内の改変されたビットを位置特定するように構成される、請求項4に記載のデコーダー。
- 前記抽出されたチェックサム内の前記改変されたビットは、隣接することが要求される、請求項5に記載のデコーダー。
- 前記抽出されたチェックサムの最下位ビットは、該抽出されたチェックサムのいずれかのビットが改変された場合、改変されることが要求される、請求項6に記載のデコーダー。
- 請求項1〜3のいずれか1項に記載のエンコーダーを含む、記録デバイス。
- 請求項4〜7のいずれか1項に記載のデコーダーを含む、再生デバイス。
- データワードのセットをデータブロックに変換する符号化方法であって、該方法は、
前記データブロック内にヘッダーパターンを挿入するステップと、
前記データワードのセットのチェックサムを計算するステップと、
前記データワードのセットを、該データワードのセットと前記チェックサムとの間に排他的論理和演算を適用した結果である難読化データワードのセットに変換するステップと、
を含み、
該方法は、
1からチェックサムのビットの数までの各nについて、ヘッダーパターンが前記排他的論理和演算の前記結果において検出される限り、
第nのチェックサムを、前記チェックサムの第nのビットを改変することによって生成するステップと、
前記データワードのセットを、該データワードのセットと前記第nのチェックサムとの間で排他的論理和演算を適用した結果である難読化データワードの第nのセットに変換するステップと、
前記難読化データワードの第nのセット内でヘッダーパターンを検出し、ヘッダーパターンが検出されない場合、前記データブロックの前記チェックサムセクション内に前記第nのチェックサムを挿入するとともに、ペイロードセクション内に前記難読化データワードの第nのセットを挿入するステップと、
を更に含むことを特徴とする、符号化方法。 - 第n+1のビットは、前記チェックサムの前記第nのビットに隣接する、請求項10に記載の符号化方法。
- 前記チェックサムの最下位ビットは、改変される最初のビットである、請求項11に記載の符号化方法。
- データブロックをデータワードのセットに変換する復号方法であって
前記データブロック内でヘッダーを位置特定するステップと、
前記データブロックからチェックサムを抽出するステップと、
前記データワードのセットを、前記データブロックのコードワードと前記抽出されたチェックサムとの間で排他的論理和演算を適用することによって抽出するステップと、
前記データワードの抽出されたセットのチェックサムを計算するステップと、
前記計算されたチェックサムを前記抽出されたチェックサムと比較して、該比較の結果に基づいて誤り示唆を提供するステップと、
を含む、復号方法。 - 前記方法は、前記計算されたチェックサムと比較することによって、前記抽出されたチェックサムにおける改変されたビットを位置特定するステップを含む、請求項13に記載の復号方法。
- 前記抽出されたチェックサム内の前記改変されたビットは、隣接することが要求される、請求項14に記載の復号方法。
- 前記抽出されたチェックサムの最下位ビットは、該抽出されたチェックサムのいずれかのビットが改変された場合、改変されることが要求される、請求項15に記載の復号方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP16002210.9 | 2016-10-14 | ||
EP16002210 | 2016-10-14 | ||
PCT/EP2017/076361 WO2018069550A1 (en) | 2016-10-14 | 2017-10-16 | Recording and playback devices with avoidance of missynchronisation by scrambling a payload with a modified payload checksum |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019537340A true JP2019537340A (ja) | 2019-12-19 |
JP7189868B2 JP7189868B2 (ja) | 2022-12-14 |
Family
ID=57209134
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019520115A Active JP7189868B2 (ja) | 2016-10-14 | 2017-10-16 | 改変されたペイロードチェックサムを用いてペイロードをスクランブルすることによって、誤同期を回避する記録デバイス及び再生デバイス |
Country Status (7)
Country | Link |
---|---|
US (1) | US11398834B2 (ja) |
EP (1) | EP3526901B1 (ja) |
JP (1) | JP7189868B2 (ja) |
CN (1) | CN109997310B (ja) |
BE (1) | BE1025277B1 (ja) |
CA (1) | CA3040196A1 (ja) |
WO (1) | WO2018069550A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7189868B2 (ja) * | 2016-10-14 | 2022-12-14 | アウロ テクノロジーズ エンフェー. | 改変されたペイロードチェックサムを用いてペイロードをスクランブルすることによって、誤同期を回避する記録デバイス及び再生デバイス |
US10728023B2 (en) * | 2018-07-31 | 2020-07-28 | EMC IP Holding Company LLC | Hash function with content based salt |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006325007A (ja) * | 2005-05-19 | 2006-11-30 | Canon Inc | 通信装置、当該装置における受信方法、コーデック、デコーダ、通信モジュール、通信部及びデコード方法 |
JP2008205899A (ja) * | 2007-02-21 | 2008-09-04 | Meidensha Corp | 送受信システムの伝送異常回避方法 |
JP2009542126A (ja) * | 2006-06-23 | 2009-11-26 | クゥアルコム・インコーポレイテッド | 制御チャネルパケットの処理オーバーヘッド削減のシステム及び方法 |
Family Cites Families (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6028454B2 (ja) * | 1980-05-02 | 1985-07-04 | 富士通株式会社 | スクランブル方式 |
JPH03119574A (ja) * | 1989-10-02 | 1991-05-21 | Sony Corp | 記録情報発生方法 |
JPH05219051A (ja) * | 1992-02-04 | 1993-08-27 | Nec Eng Ltd | スクランブル信号多重化方式 |
EP0629067B1 (en) * | 1993-06-11 | 2003-01-22 | STMicroelectronics Limited | 4B6B Coding |
US5583562A (en) * | 1993-12-03 | 1996-12-10 | Scientific-Atlanta, Inc. | System and method for transmitting a plurality of digital services including imaging services |
US5852664A (en) * | 1995-07-10 | 1998-12-22 | Intel Corporation | Decode access control for encoded multimedia signals |
EP0977411B1 (en) * | 1998-07-07 | 2005-04-27 | Agilent Technologies, Inc. (a Delaware corporation) | Block code with limited disparity |
US6912686B1 (en) * | 2000-10-18 | 2005-06-28 | Emc Corporation | Apparatus and methods for detecting errors in data |
BR0109249A (pt) * | 2001-01-17 | 2002-12-17 | Koninkl Philips Electronics Nv | Processo para codificar um sinal digitador de entrada para transmissão sem perda através de um meio e para decodificar um sinal codificado, aparelhos para codificar um sinal digital de entrada e para decodificar um sinal codificado, sinal compreendendo pelo menos um pacote de um primeiro tipo e um pacote de um segundo tipo, e, meio de armazenamento |
US7627121B1 (en) * | 2001-02-15 | 2009-12-01 | At&T Mobility Ii Llc | Apparatus, system and method for detecting a loss of key stream synchronization in a communication system |
US6950517B2 (en) | 2002-07-24 | 2005-09-27 | Qualcomm, Inc. | Efficient encryption and authentication for data processing systems |
US7522689B2 (en) * | 2002-09-23 | 2009-04-21 | Telefonaktiebolaget L M Ericsson (Publ) | Clock recovery in communication systems |
US20080025389A1 (en) * | 2003-06-18 | 2008-01-31 | Ivonete Markman | Method and Apparatus for False Sync Lock Detection in a Digital Media Receiver |
US7292606B2 (en) * | 2003-09-30 | 2007-11-06 | Texas Instruments Incorporated | Two-stage symbol alignment method for ADSL transmission in the presence of TCM-ISDN interferers |
KR20050057698A (ko) * | 2003-12-10 | 2005-06-16 | 삼성전자주식회사 | 체크섬을 생성하는 장치 및 방법 |
US7594159B2 (en) * | 2004-10-26 | 2009-09-22 | Spirent Communications Inc. | Signature field in a latency measurement frame |
JP2006279850A (ja) * | 2005-03-30 | 2006-10-12 | Sanyo Electric Co Ltd | 画像処理装置 |
WO2007126195A1 (en) * | 2006-04-29 | 2007-11-08 | Lg Electronics Inc. | Digital broadcasting system and method of transmitting/receiving data |
BRPI0621943A2 (pt) * | 2006-07-18 | 2011-10-18 | Thomson Licensing | método e sistema para sincronização temporal |
KR101486372B1 (ko) * | 2007-07-25 | 2015-01-26 | 엘지전자 주식회사 | 디지털 방송 시스템 및 데이터 처리 방법 |
US20090157748A1 (en) * | 2007-12-14 | 2009-06-18 | Mckesson Financial Holding Limited | Systems and methods for seekable layer file encoding and decoding |
US8897298B2 (en) * | 2011-11-02 | 2014-11-25 | Qualcomm Incorporated | Systems and methods for compressing headers and payloads |
US9491457B2 (en) * | 2012-09-28 | 2016-11-08 | Qualcomm Incorporated | Signaling of regions of interest and gradual decoding refresh in video coding |
EP3155546A4 (en) * | 2014-08-01 | 2018-02-28 | Sony Corporation | Content format conversion verification |
DE102015209201A1 (de) * | 2014-09-03 | 2016-03-03 | Robert Bosch Gmbh | Verfahren zur seriellen Übertragung eines Rahmens über ein Bussystem von einem Sender zu mindestens einem Empfänger und Teilnehmerstation für ein Bussystem |
KR102200091B1 (ko) * | 2014-10-29 | 2021-01-08 | 한국전자통신연구원 | 프레임 헤더 전송 장치 및 이를 이용한 프레임 헤더 전송 방법 |
US10476634B2 (en) * | 2016-03-04 | 2019-11-12 | Huawei Technologies Co., Ltd. | System and method for polar encoding and decoding |
EP3465974A1 (en) * | 2016-06-06 | 2019-04-10 | Agilepq, Inc. | Data conversion systems and methods |
JP7189868B2 (ja) * | 2016-10-14 | 2022-12-14 | アウロ テクノロジーズ エンフェー. | 改変されたペイロードチェックサムを用いてペイロードをスクランブルすることによって、誤同期を回避する記録デバイス及び再生デバイス |
RU2674316C1 (ru) * | 2017-12-29 | 2018-12-06 | Общество с ограниченной ответственностью "Радио Гигабит" | Способ реализации гибридного автоматического запроса на передачу при использовании многоуровневого кодирования данных |
KR102006634B1 (ko) * | 2019-03-06 | 2019-08-02 | 브이에스아이 주식회사 | 이종의 통신방식들 중 하나로 적응시킴으로써 이종 통신방식의 노드들이 단일 버스를 공유할 수 있게 하는 방법과 그 방법을 위한 기기 |
US11776328B2 (en) * | 2020-08-05 | 2023-10-03 | Samsara Networks Inc. | Variable multiplexer for vehicle communication bus compatibility |
-
2017
- 2017-10-16 JP JP2019520115A patent/JP7189868B2/ja active Active
- 2017-10-16 CN CN201780073361.0A patent/CN109997310B/zh active Active
- 2017-10-16 BE BE2017/5740A patent/BE1025277B1/nl active IP Right Grant
- 2017-10-16 EP EP17794902.1A patent/EP3526901B1/en active Active
- 2017-10-16 CA CA3040196A patent/CA3040196A1/en not_active Abandoned
- 2017-10-16 WO PCT/EP2017/076361 patent/WO2018069550A1/en unknown
- 2017-10-16 US US16/341,577 patent/US11398834B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006325007A (ja) * | 2005-05-19 | 2006-11-30 | Canon Inc | 通信装置、当該装置における受信方法、コーデック、デコーダ、通信モジュール、通信部及びデコード方法 |
JP2009542126A (ja) * | 2006-06-23 | 2009-11-26 | クゥアルコム・インコーポレイテッド | 制御チャネルパケットの処理オーバーヘッド削減のシステム及び方法 |
JP2008205899A (ja) * | 2007-02-21 | 2008-09-04 | Meidensha Corp | 送受信システムの伝送異常回避方法 |
Also Published As
Publication number | Publication date |
---|---|
US11398834B2 (en) | 2022-07-26 |
WO2018069550A1 (en) | 2018-04-19 |
EP3526901A1 (en) | 2019-08-21 |
CN109997310A (zh) | 2019-07-09 |
CA3040196A1 (en) | 2018-04-19 |
JP7189868B2 (ja) | 2022-12-14 |
US20200044664A1 (en) | 2020-02-06 |
CN109997310B (zh) | 2022-12-09 |
BE1025277B1 (nl) | 2019-01-07 |
BE1025277A1 (nl) | 2019-01-03 |
EP3526901B1 (en) | 2020-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0280013B1 (en) | Device for verifying proper operation of a checking code generator | |
JP2009510875A (ja) | エラー管理用の方法及び装置 | |
US6044482A (en) | Digital transmission system for encoding and decoding attribute data into error checking symbols of main data | |
US20050257114A1 (en) | Cyclic redundancy check circuit for use with self-synchronous scramblers | |
JP6318713B2 (ja) | 誤り検出装置、誤り検出方法、および誤り検出プログラム | |
KR101913644B1 (ko) | 메시지 인증이 가능한 부호 기반 암호화 장치 및 방법 | |
JP5246804B2 (ja) | 時間同期化のための方法及びシステム | |
JP7189868B2 (ja) | 改変されたペイロードチェックサムを用いてペイロードをスクランブルすることによって、誤同期を回避する記録デバイス及び再生デバイス | |
US6981200B2 (en) | Interconnect system with error correction | |
KR101852526B1 (ko) | 암호 파일을 관리하는 모바일 장치의 방법 및 그것을 포함하는 암호 파일 관리 시스템 | |
US8910009B1 (en) | Method and apparatus for enhancing error detection in data transmission | |
US9742438B2 (en) | Method and apparatus for cipher detection | |
US10705898B2 (en) | Transmitting surreptitious data on an existing communication channel | |
RU2671989C1 (ru) | Способ передачи многоблочных сообщений каскадным кодом в комплексах связи | |
EP1271828A1 (en) | Apparatus and method for generating a checkbits for error detection using a pseudo-random sequence | |
US6192500B1 (en) | Method and apparatus for enhanced performance in a system employing convolutional decoding | |
Mokara et al. | Design and implementation of hamming code using VHDL & DSCH | |
CN103916139B (zh) | 一种基于里德所罗门码的加强型编码方法、解码方法及解码器 | |
EP0265488A1 (en) | Digital data transmission with detection of errors, including word framing errors | |
CN108833057B (zh) | 一种基于3gpp 5g-nr极化码的分布式crc处理方法 | |
Ayoob et al. | Improving system reliability by joint usage of hash function bits and error correction coding | |
Ur-Rehman et al. | Content based image authentication with error correction | |
CN117494161A (zh) | 一种可恢复错误数据的移动硬盘加密/解密方法、***和介质 | |
Ayoob et al. | Using Ciphers for Failure-Recovery in ITS Systems | |
JP2702049B2 (ja) | 重畳符号の復号方法及び装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200925 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201001 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210820 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210908 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211202 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20220419 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220818 |
|
C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20220818 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20220822 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20221003 |
|
C092 | Termination of reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C092 Effective date: 20221004 |
|
C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20221004 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221122 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221202 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7189868 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |