JP2019527942A - 超伝導デバイスの配線構造 - Google Patents

超伝導デバイスの配線構造 Download PDF

Info

Publication number
JP2019527942A
JP2019527942A JP2019508819A JP2019508819A JP2019527942A JP 2019527942 A JP2019527942 A JP 2019527942A JP 2019508819 A JP2019508819 A JP 2019508819A JP 2019508819 A JP2019508819 A JP 2019508819A JP 2019527942 A JP2019527942 A JP 2019527942A
Authority
JP
Japan
Prior art keywords
layer
dielectric layer
base electrode
contact
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019508819A
Other languages
English (en)
Other versions
JP6765001B2 (ja
Inventor
エフ. カービー、クリストファー
エフ. カービー、クリストファー
レニー、マイケル
ジェイ. オドネル、ダニエル
ジェイ. オドネル、ダニエル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Northrop Grumman Systems Corp
Original Assignee
Northrop Grumman Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Northrop Grumman Systems Corp filed Critical Northrop Grumman Systems Corp
Publication of JP2019527942A publication Critical patent/JP2019527942A/ja
Application granted granted Critical
Publication of JP6765001B2 publication Critical patent/JP6765001B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/01Manufacture or treatment
    • H10N60/0912Manufacture or treatment of Josephson-effect devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/10Junction-based devices
    • H10N60/12Josephson-effect devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/80Constructional details
    • H10N60/805Constructional details for Josephson-effect devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/80Constructional details
    • H10N60/85Superconducting active materials
    • H10N60/855Ceramic superconductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

超伝導デバイスの配線構造を形成するための方法が提供される。方法は、基板を覆う第1の誘電体層を形成するステップと、第1の誘電体層内に第1の誘電体層の上面と整列された上面を有するベース電極を形成するステップとを含む。方法は、さらにベース電極の上にジョセフソン接合(JJ)を形成するステップと、JJ、ベース電極および第1の誘電体層上に第2の誘電体層を堆積するステップと、第2の誘電体層を貫通してベース電極に達する第1のコンタクトを第1のコンタクトがJJの第1の端部に結合するように形成し、第2の誘電体層を貫通してJJの第2の端部に達する第2のコンタクトを形成するステップとを含む。

Description

本発明は、一般に超伝導体に関し、より詳細には超伝導デバイスの配線構造に関する。
超伝導回路は、通信信号の完全性または計算能力が必要とされる国家安全保障のアプリケーションに著しい向上をもたらすことが期待される量子コンピューティングおよび暗号化アプリケーション用に提案されている主要技術の1つである。超伝導回路は、100ケルビン(−173.15°)未満の温度で動作する。超伝導デバイスの製造に関する取り組みは、ほとんどが大学または政府の研究室に限られており、超伝導デバイスの大量生産に関してはほとんど発表されていない。従って、これらの実験室で超伝導デバイスを製造するために使用される多くの方法は、迅速で一貫した製造が不可能なプロセスまたは装置を利用している。さらに、低温処理の必要性は、現在、超伝導デバイスの大量生産に対するより重大な障害の1つを提示している。
超伝導回路に使用される一般的なデバイスの1つはジョセフソン接合(JJ)である。今日の典型的なジョセフソン接合(JJ)は、非常に腐食性の高い電気化学浴を使用して大きなリングの形でJJの周りに保護的な肉厚のパッシベーション層を形成する自己整合陽極酸化プロセスを使用して形成される。酸化された超伝導材料のこの肉厚のリングは、JJの活性部分と上部電極配線との間の絶縁を形成する。さらに、JJを形成するためにレガシーな処理技術を使用すると、大きなトポグラフィ問題が生じ、従ってJJの歩留まりおよび信頼性に問題が生じる。陽極酸化プロセスを使用すると、JJリングからブランケット陽極酸化層をマスキングしてエッチング除去する必要があるため、比較的大きなJJ面積が生じる。これらのプロセスの両方とも、直径1μm程度の最小サイズのJJをもたらし、これは集積チップの密度および機能性を制限する。
一例において、超伝導デバイスの配線構造を形成する方法が提供される。方法は、基板を覆う第1の誘電体層を形成するステップと、第1の誘電体層内にベース電極を形成するステップとを含み、ベース電極は、第1の誘電体層の上面に整列された上面を有する。方法はさらに、ベース電極上にジョセフソン接合(JJ)を形成するステップと、JJ、ベース電極および第1の誘電体層上に第2の誘電体層を堆積するステップと、第2の誘電体層を貫通してベース電極に達する第1のコンタクトを形成して第1のコンタクトをJJの第1の端部に電気的に結合するようにし、第2の誘電体層を貫通してJJの第2の端部に達する第2のコンタクトを形成するステップとを含む。
さらに別の例において、超伝導デバイスの配線構造を形成する方法が提供される。方法は、基板を覆う第1の誘電体層を形成するステップと、第1の誘電体層内にニオブベース電極を形成するステップと、ニオブベース電極は、第1の誘電体層の上面に整列された上面を有し、ベース電極および第1の誘電体層の上にアルミニウム層を堆積するステップと、アルミニウム層を酸化してアルミニウム層の上面に酸化アルミニウム層を形成するステップとを含む。方法はさらに、酸化アルミニウム層上にニオブ層を形成するステップと、ニオブ層の上にフォトレジスト材料層を堆積しパターンニングしてJJの面積を画定するステップと、画定された面積に基づいてニオブ層、酸化アルミニウム層およびアルミニウム層をエッチングしてJJを形成し、従ってニオブ層、酸化アルミニウム層およびアルミニウム層の残りの部分を除去するステップとを含む。方法はさらに、フォトレジスト材料層を剥離するステップと、JJ、ベース電極および第1の誘電体層の上に第2の誘電体層を堆積するステップと、第2の誘電体層を貫通してベース電極に達する第1のコンタクトを形成して第1のコンタクトをJJの第1の端部に電気的に結合するようにし、第2の誘電体を貫通してJJの第2の端部に達する第2のコンタクトを形成するステップと、第1のコンタクトの上にある第1の導電線と、第2のコンタクトの上にある第2の導電線とを形成するステップとを含み、第1および第2の導電線は、第2の誘電体層の上面と整列された上面を有する。
別の例において、超伝導デバイスの配線構造が提供される。構造は、基板を覆う第1の誘電体層と、第1の誘電体層内に配置され、第1の誘電体層の上面と整列された上面を有するニオブベース電極と、ベース電極の上に接触して配置されたJJとを備える。構造はさらに、JJ、ベース電極および第1の誘電体層を覆う第2の誘電体層と、第2の誘電体層の上面からベース電極にまで第2の誘電体層を貫通して延在する第1のコンタクトであって、第1のコンタクトをJJの第1の端部に電気的に結合するための第1のコンタクトと、第2の誘電体層を貫通してJJの第2の端部にまで延在する第2のコンタクトとを備える。
超伝導デバイスの配線構造の断面図である。 製造の初期段階における超伝導構造の一例の概略断面図である。 エッチングプロセスを受けてフォトレジスト材料層が堆積されパターニングされた後の図2の構造の概略断面図である。 エッチング処理後でフォトレジスト材料層が剥離された後の図3の構造の概略断面図である。 コンタクト材料を充填した後の図4の構造の概略断面図である。 化学機械研磨処理後の図5の構造の概略断面図である。 三層の形成処理後の図6の構造の概略断面図である。 エッチングプロセスを受けてフォトレジスト材料層が堆積されパターニングされた後の図7の構造の概略断面図である。 エッチングプロセス後およびフォトレジスト材料層が剥離された後の図8の構造の概略断面図である。 第2の誘電体層の堆積を経た後、エッチングプロセスを受けてフォトレジスト材料層が堆積されパターニングされた後の図9の構造の概略断面図である。 エッチングプロセス後およびフォトレジスト材料層が剥離された後の図10の構造の概略断面図である。 エッチングプロセスを受けてフォトレジスト材料層が堆積されパターニングされた後の図11の構造の概略断面図である。 エッチングプロセス後およびフォトレジスト材料層が剥離された後の図12の構造の概略断面図である。 コンタクト材料を充填した後の図13の構造の概略断面図である。 化学機械研磨処理後の図14の構造の概略断面図である。
本発明は、超伝導デバイス(例えば、ジョセフソン接合(JJ))の配線構造およびその形成方法に関する。この方法は、平坦化された超伝導配線および誘電体にスケーラブルJJプロセスを組み込む。具体的には、この方法は、高密度マルチレベル配線サブミクロン技術へのスケーリングのために、ニオブベースの超伝導JJ(例えば、Nb/Al/AlOx/Nb)をデュアルダマシンプロセスに統合する。この方法は、誘電体表面まで延在する対向電極と共にJJの第1の端部に結合されたベース電極としての超伝導材料のデュアルダマシン形成を採用し、それによって高密度配線のための多層配線スキームに貢献する。また、能動接合領域は、下層の超伝導トレースの上に形成され、余分な絶縁層を必要としない。上部電極は、接合の直径よりも小さいビア(接点)を使用してJJの第2の端部に接続され、したがってJJ密度を増加させる。
図1は、超伝導デバイスJJの配線構造10の断面図を示す。超伝導デバイス構造10は、基板12を覆う活性層14を含む。基板12は、シリコン、ガラスまたは他の基板材料から形成することができる。活性層14は、接地層またはデバイス層とすることができる。第1の誘電体層16が活性層14を覆い、第2の誘電体層20が第1の誘電体層16を覆う。第1および第2の誘電体層の両方は、JJの形成に典型的に利用される低温(例えば、摂氏160度以下)で使用することができる低温誘電体材料から形成される。
ベース電極18が第1の誘電体層に埋め込まれている。JJ30は、ベース電極18の第1の端部の近傍にてベース電極18上に配置され、かつ第2の誘電体層20内に埋め込まれている。酸化された上面を有し、かつニオブ層で覆われた薄いアルミニウム層は、ベース電極18と共に3層スタックを形成して、JJ30が形成されている。第1の導電接点22がベース電極18の第2の端部から第1の導電線26で形成された対向電極まで延在し、対向電極がJJ30の第1の端部に電気的に結合される。第2の導電接点24は、JJ30の第2の端部から第2の導電線28で形成された上部電極まで延在する。第2の導電接点24は、接合の直径よりも小さく、このためJJ密度を増加させる。接点および導電線の各々は、ニオブなどの超伝導材料で形成されている。
次に図2〜図10を参照して、図1の超伝導デバイスにおける配線の形成に関連して製造について説明する。本実施形態は、絶縁誘電体中に超伝導金属のシングルまたはデュアルダマシン層を形成することから開始されるプロセスフローに関して説明されることを理解されたい。JJが最初に形成される場合、以下に示されるようにシングルダマシンであるか、または多層配線内に挿入される場合にはデュアルダマシンであり得る。本実施形態は、下部電極を形成するために誘電体薄膜にエッチングされたシングルダマシントレンチと、それに続く上部電極を形成するためのデュアルダマシンプロセスに関して例示される。
図2は製造の初期段階における超伝導構造50を示す。超伝導構造50は、下層基板52を覆う、接地層またはデバイス層などの活性層54を含む。下層基板52は、例えば、活性層54およびそれに続く上層を機械的に支持するシリコンまたはガラスウェハとすることができる。第1の誘電体層56が活性層54上に形成されている。配線層を提供するのに適した厚さに対する低圧化学気相成長法(LPCVD)、プラズマ化学気相成長法(PECVD)、高密度化学プラズマ気相成長法(HDPCVD)、スパッタリングまたはスピンオン技術のような第1の誘電体層56を形成するための任意の適切な技術が用いられ得る。代替的に、第1の誘電体層56を基板50上に直接形成することができる。
次に、図3に示されるように、フォトレジスト材料層58が構造を覆うように塗布され、次にパターニングされ現像されて、トレンチパターンに従ってフォトレジスト材料層58にトレンチ開口部60が露出される。フォトレジスト材料層58は、フォトレジスト材料層58をパターニングするのに使用される放射線の波長に対応して変化する厚さを有することができる。フォトレジスト材料層58は、スピンコーティングまたはスピンキャスティング堆積技術によって誘電体層56上に形成され、(例えば、深紫外線(DUV)照射によって)選択的に照射され、現像されてトレンチ開口部60が形成される。
図3はまた、フォトレジスト材料層58内のトレンチパターンに基づいて誘電体層56に拡張トレンチ開口部62(図4)を形成するために誘電体層56に対してエッチング110(例えば、異方性反応性イオンエッチング(RIE))を行うことを示す。エッチング工程110は乾式エッチングであり、かつ下層活性層54および上層フォトレジスト材料層58よりも速い速度で下層誘電体層56を選択的にエッチングするエッチング剤を使用することができる。例えば、第1の誘電体層56は、平行平板型RIE装置または代替的に電子サイクロトロン共鳴(ECR)プラズマリアクタなどの市販のエッチャー内で、プラズマガス、ここではフッ素イオンを含有する四フッ化炭素(CF)で異方性エッチングして、フォトレジスト材料層58のパターニングされたマスクパターンを複製して、拡張されたトレンチ開口部62を作成する。その後、フォトレジスト材料層58を剥離し(例えば、Oプラズマ中でアッシングし)、図4に示す構造を得る。
次に、構造は、コンタクト材料充填を経て、ニオブのような超伝導材料64がトレンチ62内に堆積されて、図5の結果として得られた構造が形成される。コンタクト充填材料は標準コンタクト材料堆積を用いて堆積することができる。コンタクト充填材料の堆積に続いて、超伝導材料64が化学機械研磨(CMP)によって誘電体層56の表面レベルまで研磨されてベース電極66が形成され、図6の結果として得られる構造が提供される。
次に、接合の材料が図6の構造の研磨面上に堆積される。図7の例では、薄いアルミニウム層68が堆積され、酸化されて酸化上面69が形成され、ニオブ層70でキャップされて、3層スタック71が形成される。薄い酸化アルミニウムはトンネル障壁を形成し、ニオブ近接効果はギャップ電圧を設定し、これは両方ともJJの臨界電流に影響を与える。JJは、3層スタック71上に深紫外線(DUV)フォトリソグラフィパターニングを使用して画定される。図8に示すように、フォトレジスト材料層72が、構造の一部を覆うように塗布され、次にJJが形成される予定の場所を除くあらゆる場所に3層スタックを露出させるようにパターニングされ、現像される。
図8はまた、3層スタック材料71に対してエッチング120(例えば、異方性反応性イオンエッチング(RIE))を実行して、ベース電極66と重なるJJ74(図9)を形成して最終のJJサイズを画定することを示す。エッチングステップ120は、下層ベース電極66および上層フォトレジスト材料層72よりも速い速度で3層スタック層71を選択的にエッチングするエッチング剤を使用するドライエッチングとすることができる。塩素ベースのプラズマエッチングは、ニオブおよびアルミニウムのような超伝導材料をエッチングするので、エッチング剤として利用される。酸化アルミニウムは非常に薄いので、エッチングは、エッチング化学物質中のアルゴンの存在により停止しない。プラズマエッチングは、下層ベース電極66内に著しく過剰にエッチングされないことが望ましく、これにより、下層構造の良好な平坦性の利点が得られて、JJ74が形成される。その後、フォトレジスト材料層72を剥離し(例えば、Oプラズマ中でアッシングし)、図9に示す構造を得る。
次に、図10に示すように、第2の誘電体層76を図9の構造上に形成してJJ74を封入する。フォトレジスト材料層78が、構造を覆うように塗布され、次いでビアパターンによってフォトレジスト材料層78内の開口領域80を露出するようにパターン化され(例えば、DUVイメージングされ)、現像される。図10はまた、第2の誘電体層76上にエッチング130を行って、フォトレジスト材料層78内のビアパターンに基づいて第2の誘電体層76内に拡張ビア開口部82(図11)を形成することを示す。エッチング130は、ニオブに対して選択的な化学作用を有するエッチング剤を使用する。ベース電極66およびJJ74への接続を提供するために、第1の拡張開口領域はベース電極66まで延在し、第2の拡張開口領域はJJ74まで延在する。その後、フォトレジスト材料層76を剥離し(例えば、Oプラズマ中でアッシングし)、図11に示す構造を得る。
次に、図12に示されるように、フォトレジスト材料層84が構造を覆うように塗布され、続いてパターニングされ現像されて、トレンチパターンによってフォトレジスト材料層84内に開口トレンチ領域86を露出させる。図12はまた、フォトレジスト材料層84内のトレンチパターンに基づいて第2の誘電体層76にエッチング140(例えば、異方性反応性イオンエッチング(RIE))を行って第2の誘電体層76に拡張開口部88(図12)を形成することを示す。その後、フォトレジスト材料層84を剥離し(例えば、Oプラズマ中でアッシングし)、図13に示す構造を得る。
次に、構造は、コンタクト材料充填を経て、ニオブ等の超伝導材料90を標準的なコンタクト材料堆積を用いてビア82およびトレンチ88内に堆積させて図14の結果として得られる構造を提供する。コンタクト材料充填物の堆積に続いて、コンタクト材料は、化学機械研磨(CMP)によって第2の非酸化物ベースの誘電体層76の表面レベルまで研磨されて、図15の結果として得られる構造が提供される。結果として得られる最終構造は、個々の導電線94に結合されたベース電極66およびJJ74まで延在するコンタクトを含むように提供されて、図1に示される構造と同様の構造が提供される。導電線94は、JJ74の第1の端部に結合されたベース電極に結合された対向電極と、JJ74の第2の端部に結合された上部電極とを形成する。
上述の記載内容は本発明の例である。当然のことながら、本発明を説明する目的で構成要素または方法の考えられるすべての組み合わせを説明することは不可能であるが、当業者は本発明の多くのさらなる組み合わせおよび置換が可能であることを認識するであろう。したがって、本発明は、添付の特許請求の範囲を含む本出願の範囲内に含まれるすべての変更、修正、および変形を包含することを意図している。
上述の記載内容は本発明の例である。当然のことながら、本発明を説明する目的で構成要素または方法の考えられるすべての組み合わせを説明することは不可能であるが、当業者は本発明の多くのさらなる組み合わせおよび置換が可能であることを認識するであろう。したがって、本発明は、添付の特許請求の範囲を含む本出願の範囲内に含まれるすべての変更、修正、および変形を包含することを意図している。
以下に、上記実施形態から把握できる技術思想を付記として記載する。
[付記1]
超伝導デバイスの配線構造を形成する方法であって、
基板を覆う第1の誘電体層を形成するステップと、
前記第1の誘電体層内にベース電極を形成するステップと、前記ベース電極は、前記第1の誘電体層の上面に整列された上面を有し、
前記ベース電極上にジョセフソン接合(JJ)を形成するステップと、
前記JJ、前記ベース電極および前記第1の誘電体層上に第2の誘電体層を堆積するステップと、
前記第2の誘電体層を貫通して前記ベース電極に達する第1のコンタクトを形成して前記第1のコンタクトを前記JJの第1の端部に電気的に結合するようにし、前記第2の誘電体層を貫通して前記JJの第2の端部に達する第2のコンタクトを形成するステップとを含み、
前記JJが、前記ベース電極とニオブ層との間に配置されたアルミニウム/酸化アルミニウム層から形成され、
前記ベース電極がニオブから形成される、方法。
[付記2]
超伝導デバイスの配線構造を形成する方法であって、
基板を覆う第1の誘電体層を形成するステップと、
前記第1の誘電体層内にベース電極を形成するステップと、前記ベース電極は、前記第1の誘電体層の上面に整列された上面を有し、
前記ベース電極上にジョセフソン接合(JJ)を形成するステップと、
前記JJ、前記ベース電極および前記第1の誘電体層上に第2の誘電体層を堆積するステップと、
前記第2の誘電体層を貫通して前記ベース電極に達する第1のコンタクトを形成して前記第1のコンタクトを前記JJの第1の端部に電気的に結合するようにし、前記第2の誘電体層を貫通して前記JJの第2の端部に達する第2のコンタクトを形成するステップとを含み、
前記第1の誘電体層および前記第2の誘電体層に用いられる誘電体材料は、約摂氏160℃の温度で誘電体からなる第1および第2の材料層を形成することができる材料である、方法。
[付記3]
超伝導デバイスの配線構造を形成する方法であって、
基板を覆う第1の誘電体層を形成するステップと、
前記第1の誘電体層内にベース電極を形成するステップと、前記ベース電極は、前記第1の誘電体層の上面に整列された上面を有し、
前記ベース電極上にジョセフソン接合(JJ)を形成するステップと、
前記JJ、前記ベース電極および前記第1の誘電体層上に第2の誘電体層を堆積するステップと、
前記第2の誘電体層を貫通して前記ベース電極に達する第1のコンタクトを形成して前記第1のコンタクトを前記JJの第1の端部に電気的に結合するようにし、前記第2の誘電体層を貫通して前記JJの第2の端部に達する第2のコンタクトを形成するステップとを含み、
前記ベース電極がシングルダマシンプロセスによって形成される、方法。

Claims (20)

  1. 超伝導デバイスの配線構造を形成する方法であって、
    基板を覆う第1の誘電体層を形成するステップと、
    前記第1の誘電体層内にベース電極を形成するステップと、前記ベース電極は、前記第1の誘電体層の上面に整列された上面を有し、
    前記ベース電極上にジョセフソン接合(JJ)を形成するステップと、
    前記JJ、前記ベース電極および前記第1の誘電体層上に第2の誘電体層を堆積するステップと、
    前記第2の誘電体層を貫通して前記ベース電極に達する第1のコンタクトを形成して前記第1のコンタクトを前記JJの第1の端部に電気的に結合するようにし、前記第2の誘電体層を貫通して前記JJの第2の端部に達する第2のコンタクトを形成するステップとを含む方法。
  2. 前記JJが、前記ベース電極とニオブ層との間に配置されたアルミニウム/酸化アルミニウム層から形成される、請求項1に記載の方法。
  3. 前記ベース電極がニオブから形成される、請求項2に記載の方法。
  4. 前記第2のコンタクトが、前記JJの直径よりも小さい直径を有する、請求項1に記載の方法。
  5. 前記第1の誘電体層および前記第2の誘電体層に用いられる誘電体材料は、約摂氏160℃の温度で誘電体からなる第1および第2の材料層を形成することができる材料である、請求項1に記載の方法。
  6. 前記第1のコンタクトの上にある第1の導電線と、前記第2のコンタクトの上にある第2の導電線とを形成するステップをさらに含み、前記第1および第2の導電線は前記第2の誘電体層の上面に整列された上面を有する、請求項1に記載の方法。
  7. 前記第1および第2のコンタクトならびに前記第1および第2の導電線は、デュアルダマシンプロセスによって形成される、請求項6に記載の方法。
  8. 前記ベース電極がシングルダマシンプロセスによって形成される、請求項1に記載の方法。
  9. 前記JJの形成が、
    前記ベース電極および前記第1の誘電体層の上にアルミニウム層を堆積するステップと、
    前記アルミニウム層を酸化して前記アルミニウム層の前記上面に酸化アルミニウム層を形成するステップと、
    前記酸化アルミニウム層の上にニオブ層を形成するステップと、
    前記ニオブ層の上にフォトレジスト材料層を堆積しパターンニングしてジョセフソン接合の面積を画定するステップと、
    前記ニオブ層、前記酸化アルミニウム層および前記アルミニウム層をエッチングしてJJを形成し、かつ前記ニオブ層、前記酸化アルミニウム層、および前記アルミニウム層の残りの部分を除去するステップと、
    前記フォトレジスト材料層を剥離するステップとを含む、請求項1に記載の方法。
  10. 前記基板と前記第1の誘電体層との間に1つまたは複数の層を形成することをさらに含む、請求項1に記載の方法。
  11. 超伝導デバイスの配線構造を形成する方法であって、
    基板を覆う第1の誘電体層を形成するステップと、
    前記第1の誘電体層内にニオブベース電極を形成するステップと、前記ニオブベース電極は、前記第1の誘電体層の上面に整列された上面を有し、
    ベース電極および前記第1の誘電体層の上にアルミニウム層を堆積するステップと、
    前記アルミニウム層を酸化して前記アルミニウム層の上面に酸化アルミニウム層を形成するステップと、
    前記酸化アルミニウム層上にニオブ層を形成するステップと、
    前記ニオブ層の上にフォトレジスト材料層を堆積しパターンニングしてジョセフソン接合(JJ)の面積を画定するステップと、
    画定された面積に基づいて前記ニオブ層、前記酸化アルミニウム層および前記アルミニウム層をエッチングしてJJを形成し、前記ニオブ層、前記酸化アルミニウム層および前記アルミニウム層の残りの部分を除去するステップと、
    前記フォトレジスト材料層を剥離するステップと、
    前記JJ、前記ベース電極および前記第1の誘電体層の上に第2の誘電体層を堆積するステップと、
    前記第2の誘電体層を貫通して前記ベース電極に達する第1のコンタクトを形成して前記第1のコンタクトを前記JJの第1の端部に電気的に結合するようにし、前記第2の誘電体層を貫通して前記JJの第2の端部に達する第2のコンタクトを形成するステップと、
    前記第1のコンタクトの上にある第1の導電線と、前記第2のコンタクトの上にある第2の導電線とを形成するステップとを含み、前記第1および第2の導電線は、前記第2の誘電体層の上面と整列された上面を有する、方法。
  12. 前記第2のコンタクトは、前記JJの直径よりも小さい直径を有する、請求項11に記載の方法。
  13. 前記第1の誘電体層および前記第2の誘電体層に使用される誘電体材料は、約摂氏160℃の温度で誘電体の第1および第2の材料層を形成することができる材料である、請求項11に記載の方法。
  14. 前記第1および第2のコンタクトならびに前記第1および第2の導電線は、デュアルダマシンプロセスによって形成される、請求項14に記載の方法。
  15. 前記ベース電極はシングルダマシンプロセスによって形成される、請求項11に記載の方法。
  16. 超伝導デバイスの配線構造であって、
    基板を覆う第1の誘電体層と、
    前記第1の誘電体層内に配置され、前記第1の誘電体層の前記上面と整列された上面を有するニオブベース電極と、
    ベース電極の上に接触して配置されたジョセフソン接合(JJ)と、
    前記JJ、前記ベース電極および前記第1の誘電体層を覆う第2の誘電体層と、
    前記第2の誘電体層の上面から前記ベース電極にまで前記第2の誘電体層を貫通して延在する第1のコンタクトであって、前記第1のコンタクトを前記JJの第1の端部に電気的に結合するための前記第1のコンタクトと、
    前記第2の誘電体層を貫通して前記JJの第2の端部にまで延在する第2のコンタクトとを備える配線構造。
  17. 前記JJが、前記ベース電極とニオブ層との間に配置されたアルミニウム/酸化アルミニウム層から形成される、請求項16に記載の配線構造。
  18. 前記第2のコンタクトが、前記JJの直径よりも小さい直径を有する、請求項16に記載の配線構造。
  19. 前記第1の誘電体層および前記第2の誘電体層に用いられる誘電体材料は、約摂氏160℃の温度で誘電体の第1および第2の層を形成することができる材料である、請求項16に記載の配線構造。
  20. 前記第1のコンタクトを覆う第1の導電線と、前記第2のコンタクトを覆う第2の導電線とをさらに備え、前記第1および第2の導電線は、前記第2の誘電体層の上面と整列された上面を有する、請求項16に記載の配線構造。
JP2019508819A 2016-08-16 2017-07-25 超伝導デバイスの配線構造 Active JP6765001B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/238,375 2016-08-16
US15/238,375 US9780285B1 (en) 2016-08-16 2016-08-16 Superconductor device interconnect structure
PCT/US2017/043669 WO2018075116A2 (en) 2016-08-16 2017-07-25 Superconductor device interconnect structure

Publications (2)

Publication Number Publication Date
JP2019527942A true JP2019527942A (ja) 2019-10-03
JP6765001B2 JP6765001B2 (ja) 2020-10-07

Family

ID=59929198

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019508819A Active JP6765001B2 (ja) 2016-08-16 2017-07-25 超伝導デバイスの配線構造

Country Status (7)

Country Link
US (1) US9780285B1 (ja)
EP (1) EP3485522B1 (ja)
JP (1) JP6765001B2 (ja)
KR (1) KR102230009B1 (ja)
AU (1) AU2017345049B2 (ja)
CA (1) CA3033343C (ja)
WO (1) WO2018075116A2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10003005B2 (en) 2016-08-23 2018-06-19 Northrop Grumman Systems Corporation Superconductor device interconnect
US10608159B2 (en) * 2016-11-15 2020-03-31 Northrop Grumman Systems Corporation Method of making a superconductor device
US10276504B2 (en) 2017-05-17 2019-04-30 Northrop Grumman Systems Corporation Preclean and deposition methodology for superconductor interconnects
US11522118B2 (en) * 2020-01-09 2022-12-06 Northrop Grumman Systems Corporation Superconductor structure with normal metal connection to a resistor and method of making the same
FR3114444B1 (fr) * 2020-09-21 2022-09-30 Commissariat Energie Atomique Puce à routage bifonctionnel et procédé de fabrication associé
US10998486B1 (en) * 2020-11-10 2021-05-04 Quantala LLC Reducing qubit energy decay and correlated errors from cosmic rays in quantum processors

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03190289A (ja) * 1989-12-20 1991-08-20 Fujitsu Ltd ジョセフソン接合素子及びその製造方法
JPH10135527A (ja) * 1996-11-05 1998-05-22 Agency Of Ind Science & Technol 超伝導回路構造とその作製方法
JP2002299705A (ja) * 2001-03-29 2002-10-11 Yamaguchi Technology Licensing Organization Ltd 微小面積トンネル接合の作製方法
JP2009111306A (ja) * 2007-11-01 2009-05-21 Hitachi Ltd ジョセフソン接合を備えた電子デバイスとその製造方法
JP2012519379A (ja) * 2009-02-27 2012-08-23 ディー−ウェイブ システムズ,インコーポレイテッド 超伝導集積回路を製造するためのシステムおよび方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6281075A (ja) * 1985-10-04 1987-04-14 Fujitsu Ltd ジヨセフソン集積回路の製造方法
US5338934A (en) * 1992-07-17 1994-08-16 Fujitsu Limited Radiation detecting device and method for fabricating the same
US5962865A (en) * 1997-04-11 1999-10-05 Trw Inc. Low inductance superconductive integrated circuit and method of fabricating the same
KR100283858B1 (ko) * 1998-10-22 2001-04-02 정명세 초전도 소자 제조방법
US7060508B2 (en) * 2003-02-12 2006-06-13 Northrop Grumman Corporation Self-aligned junction passivation for superconductor integrated circuit
JP4810074B2 (ja) * 2003-06-27 2011-11-09 株式会社日立製作所 超電導デバイス用多層配線の製造方法
US7977668B2 (en) * 2007-05-23 2011-07-12 Northwestern University Multilayer structure with zirconium-oxide tunnel barriers and applications of same
JP5103493B2 (ja) * 2010-02-25 2012-12-19 株式会社日立製作所 半導体装置およびその製造方法
US9780764B2 (en) * 2010-04-05 2017-10-03 Northrop Grumman Systems Corporation Phase quantum bit
WO2012005957A2 (en) * 2010-07-07 2012-01-12 Advanced Technology Materials, Inc. Doping of zro2 for dram applications
WO2013180780A2 (en) * 2012-03-08 2013-12-05 D-Wave Systems Inc. Systems and methods for fabrication of superconducting integrated circuits
US9634224B2 (en) * 2014-02-14 2017-04-25 D-Wave Systems Inc. Systems and methods for fabrication of superconducting circuits
US9929334B2 (en) * 2015-01-15 2018-03-27 International Business Machines Corporation Josephson junction with spacer
US9455391B1 (en) * 2015-05-19 2016-09-27 The United States Of America As Represented By Secretary Of The Navy Advanced process flow for quantum memory devices and josephson junctions with heterogeneous integration

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03190289A (ja) * 1989-12-20 1991-08-20 Fujitsu Ltd ジョセフソン接合素子及びその製造方法
JPH10135527A (ja) * 1996-11-05 1998-05-22 Agency Of Ind Science & Technol 超伝導回路構造とその作製方法
JP2002299705A (ja) * 2001-03-29 2002-10-11 Yamaguchi Technology Licensing Organization Ltd 微小面積トンネル接合の作製方法
JP2009111306A (ja) * 2007-11-01 2009-05-21 Hitachi Ltd ジョセフソン接合を備えた電子デバイスとその製造方法
JP2012519379A (ja) * 2009-02-27 2012-08-23 ディー−ウェイブ システムズ,インコーポレイテッド 超伝導集積回路を製造するためのシステムおよび方法

Also Published As

Publication number Publication date
WO2018075116A2 (en) 2018-04-26
WO2018075116A3 (en) 2018-06-14
KR102230009B1 (ko) 2021-03-19
CA3033343A1 (en) 2018-04-26
US9780285B1 (en) 2017-10-03
JP6765001B2 (ja) 2020-10-07
AU2017345049B2 (en) 2020-02-27
EP3485522A2 (en) 2019-05-22
KR20190033634A (ko) 2019-03-29
EP3485522B1 (en) 2020-10-28
AU2017345049A1 (en) 2019-03-07
CA3033343C (en) 2021-11-02

Similar Documents

Publication Publication Date Title
JP6740472B2 (ja) 超伝導デバイスの製造方法
JP6765001B2 (ja) 超伝導デバイスの配線構造
JP6686230B2 (ja) 超伝導デバイスの相互接続
JP6633754B2 (ja) 超電導デバイス用の非酸化物系誘電体
JP6692995B2 (ja) 超伝導配線構造体において抵抗素子を形成するための方法
US11522118B2 (en) Superconductor structure with normal metal connection to a resistor and method of making the same
KR19980031848A (ko) 반도체 장치의 콘택홀 형성방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190215

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200623

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200729

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200901

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200914

R150 Certificate of patent or registration of utility model

Ref document number: 6765001

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250