JP2019526943A5 - - Google Patents

Claims (15)

1. 高性能コンピューティング環境において高速ハイブリッド再構成をサポートするためのシステムであって、
   １つ以上のマイクロプロセッサと、
   第１のサブネットとを含み、前記第１のサブネットは、
   複数のスイッチを含み、前記複数のスイッチは少なくともリーフスイッチを含み、前記複数のスイッチの各々は複数のスイッチポートを含み、前記第１のサブネットはさらに、
   各々が少なくとも１つのホストチャネルアダプタポートを含む複数のホストチャネルアダプタと、
   複数のエンドノードとを含み、前記複数のエンドノードの各々は、前記複数のホストチャネルアダプタのうち少なくとも１つのホストチャネルアダプタに関連付けられており、
   前記第１のサブネットのうちの前記複数のスイッチは、複数のレベルを有するネットワークアーキテクチャに配置され、前記複数のレベルの各々は、前記複数のスイッチのうち少なくとも１つのスイッチを含み、
   前記複数のスイッチは、最初に第１の構成方法に従って構成され、前記第１の構成方法は、前記複数のエンドノードについての第１の順序付けに関連付けられており、
   前記複数のスイッチのサブセットは前記第１のサブネットのサブ・サブネットとして構成されており、前記第１のサブネットの前記サブ・サブネットは、前記第１のサブネットの前記複数のレベルよりも少ないいくつかのレベルを含み、
   前記第１のサブネットの前記サブ・サブネットは第２の構成方法に従って再構成される、システム。
2. 前記第１のサブネットの前記複数のエンドノードは前記複数のスイッチを介して相互接続される、請求項１に記載のシステム。
3. 前記複数のエンドノードのサブセットは前記第１のサブネットの前記サブ・サブネットに関連付けられており、
   前記第１のサブネットの前記サブ・サブネットは、前記複数のエンドノードのサブセット間のトラフィックが前記第１のサブネットの前記サブ・サブネットとして構成された前記複数のスイッチの前記サブセットに制限されるように構成されている、請求項２に記載のシステム。
4. 前記第２の構成方法は、前記第１のサブネットの前記サブ・サブネットに関連付けられた前記複数のエンドノードの前記サブセットのうち少なくとも２つのエンドノードについての第２の順序付けに関連付けられている、請求項３に記載のシステム。
5. 前記第１のサブネットの前記サブ・サブネットに関連付けられた前記複数のエンドノードの前記サブセットのうち前記少なくとも２つのエンドノードについての前記第２の順序付けは、システムアドミニストレータから受取られる、請求項４に記載のシステム。
6. 前記第１のサブネットの前記サブ・サブネットに関連付けられた前記複数のエンドノードの前記サブセットのうち少なくとも２つのエンドノードについての前記第２の順序付けは、管理エンティティから受取られる、請求項４に記載のシステム。
7. 前記第１のサブネットはインフィニバンドサブネットを含み、
   前記管理エンティティは、
   サブネットマネージャ、
   ファブリックマネージャ、および、
   グローバルファブリックマネージャからなる群から選択される管理エンティティである、請求項６に記載のシステム。
8. 高性能コンピューティング環境において高速ハイブリッド再構成をサポートするための方法であって、
   １つ以上のマイクロプロセッサにおいて第１のサブネットを設けるステップを含み、前記第１のサブネットは、
   複数のスイッチを含み、前記複数のスイッチは少なくともリーフスイッチを含み、前記複数のスイッチの各々は複数のスイッチポートを含み、前記第１のサブネットはさらに、
   各々が少なくとも１つのホストチャネルアダプタポートを含む複数のホストチャネルアダプタと、
   複数のエンドノードとを含み、前記複数のエンドノードの各々は、前記複数のホストチャネルアダプタのうち少なくとも１つのホストチャネルアダプタに関連付けられており、前記方法はさらに、
   複数のレベルを有するネットワークアーキテクチャにおいて、前記第１のサブネットのうちの前記複数のスイッチを配置するステップを含み、前記複数のレベルの各々は、前記複数のスイッチのうち少なくとも１つのスイッチを含み、前記方法はさらに、
   第１の構成方法に従って前記複数のスイッチを構成するステップを含み、前記第１の構成方法は、前記複数のエンドノードについての第１の順序付けに関連付けられており、前記方法はさらに、
   前記複数のスイッチのサブセットを前記第１のサブネットのサブ・サブネットとして構成するステップを含み、前記第１のサブネットの前記サブ・サブネットは、前記第１のサブネットの前記複数のレベルよりも少ないいくつかのレベルを含み、前記方法はさらに、
   第２の構成方法に従って前記第１のサブネットの前記サブ・サブネットを再構成するステップを含む、方法。
9. 前記第１のサブネットの前記複数のエンドノードは前記複数のスイッチを介して相互接続される、請求項８に記載の方法。
10. 前記複数のエンドノードのサブセットは前記第１のサブネットの前記サブ・サブネットに関連付けられており、
    前記第１のサブネットの前記サブ・サブネットは、前記複数のエンドノードのサブセット間のトラフィックが前記第１のサブネットの前記サブ・サブネットとして構成された前記複数のスイッチの前記サブセットに制限されるように構成されている、請求項９に記載の方法。
11. 前記第２の構成方法は、前記第１のサブネットの前記サブ・サブネットに関連付けられた前記複数のエンドノードの前記サブセットのうちの少なくとも２つのエンドノードについての第２の順序付けに関連付けられている、請求項１０に記載の方法。
12. 前記第１のサブネットの前記サブ・サブネットに関連付けられた前記複数のエンドノードの前記サブセットのうちの前記少なくとも２つのエンドノードについての前記第２の順序付けは、システムアドミニストレータから受取られる、請求項１１に記載の方法。
13. 前記第１のサブネットの前記サブ・サブネットに関連付けられた前記複数のエンドノードの前記サブセットのうちの前記少なくとも２つのエンドノードについての前記第２の順序付けは、管理エンティティから受取られる、請求項１１に記載の方法。
14. 前記第１のサブネットはインフィニバンドサブネットを含み、
    前記管理エンティティは、
    サブネットマネージャ、
    ファブリックマネージャ、および、
    グローバルファブリックマネージャからなる群から選択される管理エンティティである、請求項１３に記載の方法。
15. 機械読取り可能なフォーマットのプログラム命令を含むコンピュータプログラムであって、前記プログラム命令がコンピュータシステムによって実行されると、前記コンピュータシステムに請求項８から１３のいずれかに記載の方法を実行させる、コンピュータプログラム。