JP2019525452A - 超伝導チューナブルカプラ - Google Patents
超伝導チューナブルカプラ Download PDFInfo
- Publication number
- JP2019525452A JP2019525452A JP2018566871A JP2018566871A JP2019525452A JP 2019525452 A JP2019525452 A JP 2019525452A JP 2018566871 A JP2018566871 A JP 2018566871A JP 2018566871 A JP2018566871 A JP 2018566871A JP 2019525452 A JP2019525452 A JP 2019525452A
- Authority
- JP
- Japan
- Prior art keywords
- inductor
- port
- ground plane
- coupled
- termination
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010168 coupling process Methods 0.000 claims abstract description 82
- 230000008878 coupling Effects 0.000 claims abstract description 81
- 238000005859 coupling reaction Methods 0.000 claims abstract description 81
- 230000004907 flux Effects 0.000 claims description 52
- 239000002096 quantum dot Substances 0.000 claims description 27
- 238000002955 isolation Methods 0.000 claims description 13
- 238000009413 insulation Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 8
- 241000238366 Cephalopoda Species 0.000 description 7
- 238000013461 design Methods 0.000 description 7
- 230000007246 mechanism Effects 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 230000004075 alteration Effects 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 102100031456 Centriolin Human genes 0.000 description 2
- 101000941711 Homo sapiens Centriolin Proteins 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 239000002887 superconductor Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000013016 damping Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017545—Coupling arrangements; Impedance matching circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0005—Modifications of input or output impedance
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/195—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices
- H03K19/1952—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices with electro-magnetic coupling of the control current
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Data Mining & Analysis (AREA)
- Evolutionary Computation (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Software Systems (AREA)
- Artificial Intelligence (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Logic Circuits (AREA)
Abstract
Description
また、さらなる実施例において、超伝導コプレーナ回路が提供される。超伝導コプレーナ回路は、第1のグランド面領域と、前記超伝導コプレーナ回路の一部によって前記第1のグランド面領域と電気的に絶縁された第2のグランド面領域と、第1のポートと第2のポートとを有するチューナブルカプラとを備える。前記チューナブルカプラは、可変インダクタンス結合素子と、前記可変インダクタンス結合素子の第1端と前記第1のポートとの間に結合された第1端と、前記第1のグランド面領域に結合された第2端とを有する第1の終端インダクタと、前記可変インダクタンス結合素子の第2端と前記第2のポートとの間に結合された第1端と、前記第2のグランド面領域に結合された第2端とを有する第2の終端インダクタと、ジョセフソン接合の第1端と前記第1のポートとの間に結合された第1端と、前記第2のグランド面領域に結合された第2端とを有する第3の終端インダクタと、前記ジョセフソン接合の第2端と前記第2のポートとの間に結合された第1端と、前記第1のグランド面領域に結合された第2端とを有する第4の終端インダクタと、前記ジョセフソン接合に結合された第1端と、前記第1および第3の終端インダクタの間に結合された第2端とを有する第5のインダクタとを含む。前記第1および第3の終端インダクタの等価インダクタンスと、前記ジョセフソン接合と、前記第2および第4の終端インダクタならびに前記第5のインダクタの等価インダクタンスとが組み合わせられてRF−SQUIDが形成される。超伝導コプレーナ回路はさらに、前記第1のポートに結合された量子ビットと、バイアスインダクタとを備える。前記バイアスインダクタは前記RF−SQUIDに誘導結合され、前記バイアスインダクタを流れる電流の量により、前記量子ビットと前記第2のポートに結合された第2のデバイスとの間の結合強度が制御される。
本開示に含まれる技術的思想を以下に記載する。
(付記1)
超伝導システムであって、
コプレーナ超伝導回路を備え、該コプレーナ超伝導回路は、
第1のグランド面領域と、
前記コプレーナ超伝導回路の一部によって前記第1のグランド面領域と電気的に絶縁された第2のグランド面領域と、
第1のポートと第2のポートとを有するチューナブルカプラと、
を含み、前記チューナブルカプラは、
前記第1のポートと前記第2のポートとの間に結合された可変インダクタンス結合素子と、
前記可変インダクタンス結合素子の第1端に結合された第1端と、前記第1のグランド面領域に結合された第2端とを有する第1の終端インダクタと、
前記可変インダクタンス結合素子の第2端に結合された第1端と、前記第2のグランド面領域に結合された第2端とを有する第2の終端インダクタと、
を含む、超伝導システム。
(付記2)
前記可変インダクタンス結合素子は1つまたは複数のジョセフソン接合を含む、付記1に記載の超伝導システム。
(付記3)
前記第1の終端インダクタは前記チューナブルカプラの第1のポートに結合され、前記第2の終端インダクタは前記チューナブルカプラの第2のポートに結合される、付記1に記載の超伝導システム。
(付記4)
前記第1のポートとジョセフソン接合の第1端との間に結合された第1端と、前記第2のグランド面領域に結合された第2端とを有する第3の終端インダクタと、前記第2のポートと前記ジョセフソン接合の第2端との間に結合された第1端と、前記第1のグランド面領域に結合された第2端とを有する第4の終端インダクタとをさらに備え、前記第1および第3の終端インダクタの等価インダクタンスと、前記ジョセフソン接合と、前記第2および第4の終端インダクタの等価インダクタンスとが組み合わせられてRF−SQUIDが形成される、付記3に記載の超伝導システム。
(付記5)
前記ジョセフソン接合に結合された第1端と、前記第2の終端インダクタと前記第4の終端インダクタと前記第2のポートとに結合された第2端とを有する第5のインダクタをさらに備え、前記第1および第3の終端インダクタの等価インダクタンスと、前記ジョセフソン接合と、前記第2および第4の終端インダクタならびに前記第5のインダクタの等価インダクタンスとが組み合わせられてRF−SQUIDが形成される、付記4に記載の超伝導システム。
(付記6)
前記RF−SQUIDに誘導結合されたバイアスインダクタをさらに備え、前記バイアスインダクタを流れる電流の量により第1および第2のデバイス間の結合強度が制御される、付記4に記載の超伝導システム。
(付記7)
バイアスインダクタを流れる電流がゼロ電流のとき第1および第2のデバイス間を結合可能にする正味の磁束は前記RF−SQUIDに誘導されず、前記バイアスインダクタを流れる電流が第1電流のとき約0.4Φ 0 の正味の磁束が前記RF−SQUIDに誘導され、ここで、Φ 0 は前記第1および第2のデバイス間の最大の絶縁を可能にする磁束量子に等しく、前記バイアスインダクタを流れる電流が第2電流のとき0.5Φ 0 の正味の磁束が前記RF−SQUIDに誘導されて、前記第1および第2のデバイス間の最大の結合が可能となる、付記5に記載の超伝導システム。
(付記8)
第1のデバイスが量子ビットである、付記1に記載の超伝導システム。
(付記9)
第2のデバイスが量子ビットである、付記7に記載の超伝導システム。
(付記10)
前記第1のポートに結合された第1のデバイスと前記第2のポートに結合された第2のデバイスとの間に強結合をもたらす低インダクタンス状態と、前記第1のデバイスと前記第2のデバイスとの間に絶縁をもたらす高インダクタンス状態との間で前記可変インダクタンス結合素子のインダクタンスを制御するように構成されたコントローラをさらに備える付記1に記載の超伝導システム。
(付記11)
超伝導システムであって、
コプレーナ回路と、
コントローラと、を備え、
前記コプレーナ回路は、
第1のグランド面領域と、
超伝導回路の一部によって前記第1のグランド面領域と電気的に絶縁された第2のグランド面領域と、
第1のポートと第2のポートとを有するチューナブルカプラと、
を含み、前記チューナブルカプラは、
ジョセフソン接合と、
前記ジョセフソン接合の第1端と前記第1のポートとの間に結合された第1端と、前記第1のグランド面領域に結合された第2端とを有する第1の終端インダクタと、
前記ジョセフソン接合の第2端と前記第2のポートとの間に結合された第1端と、前記第2のグランド面領域に結合された第2端とを有する第2の終端インダクタと、
前記ジョセフソン接合の第1端と前記第1のポートとの間に結合された第1端と、前記第2のグランド面領域に結合された第2端とを有する第3の終端インダクタと、
前記ジョセフソン接合の第2端と前記第2のポートとの間に結合された第1端と、前記第1のグランド面領域に結合された第2端とを有する第4の終端インダクタと、
を含み、
前記第1および第3の終端インダクタの等価インダクタンスと、前記ジョセフソン接合と、前記第2および第4の終端インダクタの等価インダクタンスとが組み合わせられてRF−SQUIDが形成され、
前記コントローラは、前記第1のポートに結合された第1のデバイスと前記第2のポートに結合された第2のデバイスとの間に強結合をもたらす低インダクタンス状態と、前記第1のデバイスと前記第2のデバイスとの間に絶縁をもたらす高インダクタンス状態との間で前記ジョセフソン接合のインダクタンスを制御するように構成されている、超伝導システム。
(付記12)
前記RF−SQUIDに誘導結合されたバイアスインダクタをさらに備え、前記バイアスインダクタを流れる電流の量により前記第1および第2のデバイス間の結合強度が制御される、付記11に記載の超伝導システム。
(付記13)
バイアスインダクタを流れる電流がゼロ電流のとき前記第1および第2のデバイス間を結合可能にする正味の磁束は前記RF−SQUIDに誘導されず、前記バイアスインダクタを流れる電流が第1電流のとき約0.4Φ 0 の正味の磁束が前記RF−SQUIDに誘導され、ここで、Φ 0 は前記第1および第2のデバイス間の最大の絶縁を可能にする磁束量子に等しく、前記バイアスインダクタを流れる電流が第2電流のとき0.5Φ 0 の正味の磁束が前記RF−SQUIDに誘導されて、前記第1および第2のデバイス間の最大の結合が可能となる、付記12に記載の超伝導システム。
(付記14)
前記第1のデバイスが量子ビットである、付記11に記載の超伝導システム。
(付記15)
前記第2のデバイスが量子ビットである、付記14に記載の超伝導システム。
(付記16)
前記ジョセフソン接合に結合された第1端と、前記第1および第3の終端インダクタの間に結合された第2端とを有する第5のインダクタをさらに備え、前記第1および第3の終端インダクタの等価インダクタンスと、前記ジョセフソン接合と、前記第2および第4の終端インダクタならびに前記第5のインダクタの等価インダクタンスとが組み合わせられて前記RF−SQUIDが形成される、付記11に記載の超伝導システム。
(付記17)
超伝導コプレーナ回路であって、
第1のグランド面領域と、
前記超伝導コプレーナ回路の一部によって前記第1のグランド面領域と電気的に絶縁された第2のグランド面領域と、
第1のポートと第2のポートとを有するチューナブルカプラと、
前記第1のポートに結合された量子ビットと、
バイアスインダクタと、
を備え、
前記チューナブルカプラは、
可変インダクタンス結合素子と、
前記可変インダクタンス結合素子の第1端と前記第1のポートとの間に結合された第1端と、前記第1のグランド面領域に結合された第2端とを有する第1の終端インダクタと、
前記可変インダクタンス結合素子の第2端と前記第2のポートとの間に結合された第1端と、前記第2のグランド面領域に結合された第2端とを有する第2の終端インダクタと、
ジョセフソン接合の第1端と前記第1のポートとの間に結合された第1端と、前記第2のグランド面領域に結合された第2端とを有する第3の終端インダクタと、
前記ジョセフソン接合の第2端と前記第2のポートとの間に結合された第1端と、前記第1のグランド面領域に結合された第2端とを有する第4の終端インダクタと、
前記ジョセフソン接合に結合された第1端と、前記第1および第3の終端インダクタの間に結合された第2端とを有する第5のインダクタと、
を含み、
前記第1および第3の終端インダクタの等価インダクタンスと、前記ジョセフソン接合と、前記第2および第4の終端インダクタならびに前記第5のインダクタの等価インダクタンスとが組み合わせられてRF−SQUIDが形成され、
前記バイアスインダクタは前記RF−SQUIDに誘導結合され、前記バイアスインダクタを流れる電流の量により、前記量子ビットと前記第2のポートに結合された第2のデバイスとの間の結合強度が制御される、超伝導コプレーナ回路。
(付記18)
前記第2のデバイスが量子ビットである、付記17に記載の超伝導コプレーナ回路。
(付記19)
前記バイアスインダクタを流れる電流の量を制御して、前記第1のデバイスと前記第2のデバイスとの間に強結合をもたらす低インダクタンス状態と、前記第1のデバイスと前記第2のデバイスとの間に絶縁をもたらす高インダクタンス状態との間で前記ジョセフソン接合を設定するように構成されたコントローラをさらに備える付記17に記載の超伝導コプレーナ回路。
(付記20)
前記バイアスインダクタを流れる電流がゼロ電流のとき前記第1および第2のデバイス間を結合可能にする正味の磁束は前記RF−SQUIDに誘導されず、前記バイアスインダクタを流れる電流が第1電流のとき約0.4Φ 0 の正味の磁束が前記RF−SQUIDに誘導され、ここで、Φ 0 は前記第1および第2のデバイス間の最大の絶縁を可能にする磁束量子に等しく、前記バイアスインダクタを流れる電流が第2電流のとき0.5Φ 0 の正味の磁束が前記RF−SQUIDに誘導されて前記第1および第2のデバイス間の最大の結合が可能となる、付記17に記載の超伝導コプレーナ回路。
Claims (20)
- 超伝導システムであって、
コプレーナ超伝導回路を備え、該コプレーナ超伝導回路は、
第1のグランド面領域と、
前記コプレーナ超伝導回路の一部によって前記第1のグランド面領域と電気的に絶縁された第2のグランド面領域と、
第1のポートと第2のポートとを有するチューナブルカプラと、
を含み、前記チューナブルカプラは、
前記第1のポートと前記第2のポートとの間に結合された可変インダクタンス結合素子と、
前記可変インダクタンス結合素子の第1端に結合された第1端と、前記第1のグランド面領域に結合された第2端とを有する第1の終端インダクタと、
前記可変インダクタンス結合素子の第2端に結合された第1端と、前記第2のグランド面領域に結合された第2端とを有する第2の終端インダクタと、
を含む、超伝導システム。 - 前記可変インダクタンス結合素子は1つまたは複数のジョセフソン接合を含む、請求項1に記載の超伝導システム。
- 前記第1の終端インダクタは前記チューナブルカプラの第1のポートに結合され、前記第2の終端インダクタは前記チューナブルカプラの第2のポートに結合される、請求項1に記載の超伝導システム。
- 前記第1のポートとジョセフソン接合の第1端との間に結合された第1端と、前記第2のグランド面領域に結合された第2端とを有する第3の終端インダクタと、前記第2のポートと前記ジョセフソン接合の第2端との間に結合された第1端と、前記第1のグランド面領域に結合された第2端とを有する第4の終端インダクタとをさらに備え、前記第1および第3の終端インダクタの等価インダクタンスと、前記ジョセフソン接合と、前記第2および第4の終端インダクタの等価インダクタンスとが組み合わせられてRF−SQUIDが形成される、請求項3に記載の超伝導システム。
- 前記ジョセフソン接合に結合された第1端と、前記第2の終端インダクタと前記第4の終端インダクタと前記第2のポートとに結合された第2端とを有する第5のインダクタをさらに備え、前記第1および第3の終端インダクタの等価インダクタンスと、前記ジョセフソン接合と、前記第2および第4の終端インダクタならびに前記第5のインダクタの等価インダクタンスとが組み合わせられてRF−SQUIDが形成される、請求項4に記載の超伝導システム。
- 前記RF−SQUIDに誘導結合されたバイアスインダクタをさらに備え、前記バイアスインダクタを流れる電流の量により第1および第2のデバイス間の結合強度が制御される、請求項4に記載の超伝導システム。
- バイアスインダクタを流れる電流がゼロ電流のとき第1および第2のデバイス間を結合可能にする正味の磁束は前記RF−SQUIDに誘導されず、前記バイアスインダクタを流れる電流が第1電流のとき約0.4Φ0の正味の磁束が前記RF−SQUIDに誘導され、ここで、Φ0は前記第1および第2のデバイス間の最大の絶縁を可能にする磁束量子に等しく、前記バイアスインダクタを流れる電流が第2電流のとき0.5Φ0の正味の磁束が前記RF−SQUIDに誘導されて、前記第1および第2のデバイス間の最大の結合が可能となる、請求項5に記載の超伝導システム。
- 第1のデバイスが量子ビットである、請求項1に記載の超伝導システム。
- 第2のデバイスが量子ビットである、請求項7に記載の超伝導システム。
- 前記第1のポートに結合された第1のデバイスと前記第2のポートに結合された第2のデバイスとの間に強結合をもたらす低インダクタンス状態と、前記第1のデバイスと前記第2のデバイスとの間に絶縁をもたらす高インダクタンス状態との間で前記可変インダクタンス結合素子のインダクタンスを制御するように構成されたコントローラをさらに備える請求項1に記載の超伝導システム。
- 超伝導システムであって、
コプレーナ回路と、
コントローラと、を備え、
前記コプレーナ回路は、
第1のグランド面領域と、
超伝導回路の一部によって前記第1のグランド面領域と電気的に絶縁された第2のグランド面領域と、
第1のポートと第2のポートとを有するチューナブルカプラと、
を含み、前記チューナブルカプラは、
ジョセフソン接合と、
前記ジョセフソン接合の第1端と前記第1のポートとの間に結合された第1端と、前記第1のグランド面領域に結合された第2端とを有する第1の終端インダクタと、
前記ジョセフソン接合の第2端と前記第2のポートとの間に結合された第1端と、前記第2のグランド面領域に結合された第2端とを有する第2の終端インダクタと、
前記ジョセフソン接合の第1端と前記第1のポートとの間に結合された第1端と、前記第2のグランド面領域に結合された第2端とを有する第3の終端インダクタと、
前記ジョセフソン接合の第2端と前記第2のポートとの間に結合された第1端と、前記第1のグランド面領域に結合された第2端とを有する第4の終端インダクタと、
を含み、
前記第1および第3の終端インダクタの等価インダクタンスと、前記ジョセフソン接合と、前記第2および第4の終端インダクタの等価インダクタンスとが組み合わせられてRF−SQUIDが形成され、
前記コントローラは、前記第1のポートに結合された第1のデバイスと前記第2のポートに結合された第2のデバイスとの間に強結合をもたらす低インダクタンス状態と、前記第1のデバイスと前記第2のデバイスとの間に絶縁をもたらす高インダクタンス状態との間で前記ジョセフソン接合のインダクタンスを制御するように構成されている、超伝導システム。 - 前記RF−SQUIDに誘導結合されたバイアスインダクタをさらに備え、前記バイアスインダクタを流れる電流の量により前記第1および第2のデバイス間の結合強度が制御される、請求項11に記載の超伝導システム。
- バイアスインダクタを流れる電流がゼロ電流のとき前記第1および第2のデバイス間を結合可能にする正味の磁束は前記RF−SQUIDに誘導されず、前記バイアスインダクタを流れる電流が第1電流のとき約0.4Φ0の正味の磁束が前記RF−SQUIDに誘導され、ここで、Φ0は前記第1および第2のデバイス間の最大の絶縁を可能にする磁束量子に等しく、前記バイアスインダクタを流れる電流が第2電流のとき0.5Φ0の正味の磁束が前記RF−SQUIDに誘導されて、前記第1および第2のデバイス間の最大の結合が可能となる、請求項12に記載の超伝導システム。
- 前記第1のデバイスが量子ビットである、請求項11に記載の超伝導システム。
- 前記第2のデバイスが量子ビットである、請求項14に記載の超伝導システム。
- 前記ジョセフソン接合に結合された第1端と、前記第1および第3の終端インダクタの間に結合された第2端とを有する第5のインダクタをさらに備え、前記第1および第3の終端インダクタの等価インダクタンスと、前記ジョセフソン接合と、前記第2および第4の終端インダクタならびに前記第5のインダクタの等価インダクタンスとが組み合わせられて前記RF−SQUIDが形成される、請求項11に記載の超伝導システム。
- 超伝導コプレーナ回路であって、
第1のグランド面領域と、
前記超伝導コプレーナ回路の一部によって前記第1のグランド面領域と電気的に絶縁された第2のグランド面領域と、
第1のポートと第2のポートとを有するチューナブルカプラと、
前記第1のポートに結合された量子ビットと、
バイアスインダクタと、
を備え、
前記チューナブルカプラは、
可変インダクタンス結合素子と、
前記可変インダクタンス結合素子の第1端と前記第1のポートとの間に結合された第1端と、前記第1のグランド面領域に結合された第2端とを有する第1の終端インダクタと、
前記可変インダクタンス結合素子の第2端と前記第2のポートとの間に結合された第1端と、前記第2のグランド面領域に結合された第2端とを有する第2の終端インダクタと、
ジョセフソン接合の第1端と前記第1のポートとの間に結合された第1端と、前記第2のグランド面領域に結合された第2端とを有する第3の終端インダクタと、
前記ジョセフソン接合の第2端と前記第2のポートとの間に結合された第1端と、前記第1のグランド面領域に結合された第2端とを有する第4の終端インダクタと、
前記ジョセフソン接合に結合された第1端と、前記第1および第3の終端インダクタの間に結合された第2端とを有する第5のインダクタと、
を含み、
前記第1および第3の終端インダクタの等価インダクタンスと、前記ジョセフソン接合と、前記第2および第4の終端インダクタならびに前記第5のインダクタの等価インダクタンスとが組み合わせられてRF−SQUIDが形成され、
前記バイアスインダクタは前記RF−SQUIDに誘導結合され、前記バイアスインダクタを流れる電流の量により、前記量子ビットと前記第2のポートに結合された第2のデバイスとの間の結合強度が制御される、超伝導コプレーナ回路。 - 前記第2のデバイスが量子ビットである、請求項16に記載の超伝導コプレーナ回路。
- 前記バイアスインダクタを流れる電流の量を制御して、前記第1のデバイスと前記第2のデバイスとの間に強結合をもたらす低インダクタンス状態と、前記第1のデバイスと前記第2のデバイスとの間に絶縁をもたらす高インダクタンス状態との間で前記ジョセフソン接合を設定するように構成されたコントローラをさらに備える請求項16に記載の超伝導コプレーナ回路。
- 前記バイアスインダクタを流れる電流がゼロ電流のとき前記第1および第2のデバイス間を結合可能にする正味の磁束は前記RF−SQUIDに誘導されず、前記バイアスインダクタを流れる電流が第1電流のとき約0.4Φ0の正味の磁束が前記RF−SQUIDに誘導され、ここで、Φ0は前記第1および第2のデバイス間の最大の絶縁を可能にする磁束量子に等しく、前記バイアスインダクタを流れる電流が第2電流のとき0.5Φ0の正味の磁束が前記RF−SQUIDに誘導されて前記第1および第2のデバイス間の最大の結合が可能となる、請求項16に記載の超伝導コプレーナ回路。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/192,756 US9647662B1 (en) | 2016-06-24 | 2016-06-24 | Superconducting tunable coupler |
US15/192,756 | 2016-06-24 | ||
PCT/US2017/036169 WO2017222806A1 (en) | 2016-06-24 | 2017-06-06 | Superconducting tunable coupler |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019525452A true JP2019525452A (ja) | 2019-09-05 |
JP6684366B2 JP6684366B2 (ja) | 2020-04-22 |
Family
ID=58644579
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018566871A Active JP6684366B2 (ja) | 2016-06-24 | 2017-06-06 | 超伝導チューナブルカプラ |
Country Status (7)
Country | Link |
---|---|
US (1) | US9647662B1 (ja) |
EP (1) | EP3476048B1 (ja) |
JP (1) | JP6684366B2 (ja) |
KR (1) | KR102088675B1 (ja) |
AU (1) | AU2017280880B2 (ja) |
CA (1) | CA3026499C (ja) |
WO (1) | WO2017222806A1 (ja) |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10769545B2 (en) | 2014-06-17 | 2020-09-08 | D-Wave Systems Inc. | Systems and methods employing new evolution schedules in an analog computer with applications to determining isomorphic graphs and post-processing solutions |
US10042805B2 (en) * | 2016-01-21 | 2018-08-07 | Northrop Grumman Systems Corporation | Tunable bus-mediated coupling between remote qubits |
US10255557B2 (en) | 2017-02-15 | 2019-04-09 | Northrop Grumman Systems Corporation | XX Coupler for flux qubits |
US10074792B1 (en) | 2017-03-10 | 2018-09-11 | Northrop Grumman Systems Corporation | ZZZ coupler for superconducting qubits |
US11895931B2 (en) | 2017-11-28 | 2024-02-06 | International Business Machines Corporation | Frequency tuning of multi-qubit systems |
US10170681B1 (en) | 2017-11-28 | 2019-01-01 | International Business Machines Corporation | Laser annealing of qubits with structured illumination |
US10418540B2 (en) | 2017-11-28 | 2019-09-17 | International Business Machines Corporation | Adjustment of qubit frequency through annealing |
US10355193B2 (en) | 2017-11-28 | 2019-07-16 | International Business Machines Corporation | Flip chip integration on qubit chips |
US10340438B2 (en) | 2017-11-28 | 2019-07-02 | International Business Machines Corporation | Laser annealing qubits for optimized frequency allocation |
US11108380B2 (en) * | 2018-01-11 | 2021-08-31 | Northrop Grumman Systems Corporation | Capacitively-driven tunable coupling |
US10158343B1 (en) * | 2018-01-11 | 2018-12-18 | Northrop Grumman Systems Corporation | Push-pull tunable coupling |
US10749096B2 (en) * | 2018-02-01 | 2020-08-18 | Northrop Grumman Systems Corporation | Controlling a state of a qubit assembly via tunable coupling |
US10097186B1 (en) * | 2018-03-02 | 2018-10-09 | Northrop Grumman Systems Corporation | Robust tunable coupling between superconductive circuits |
CN118364928A (zh) * | 2018-03-26 | 2024-07-19 | 谷歌有限责任公司 | 减少量子比特***中的寄生电容 |
US10540603B2 (en) | 2018-06-19 | 2020-01-21 | Northrop Grumman Systems Corporation | Reconfigurable quantum routing |
US10852366B2 (en) | 2018-06-26 | 2020-12-01 | Northrop Grumman Systems Corporation | Magnetic flux source system |
TR201809195A2 (tr) * | 2018-06-28 | 2018-07-23 | Tobb Ekonomi Ve Teknoloji Ueniversitesi | Bi̇r nöron devresi̇ |
JP6856592B2 (ja) * | 2018-09-12 | 2021-04-07 | 株式会社東芝 | 電子回路及び計算装置 |
US11102879B2 (en) | 2018-09-20 | 2021-08-24 | International Business Machines Corporation | Printed circuit board to dielectric layer transition with controlled impedance and reduced and/or mitigated crosstalk for quantum applications |
EP3857619A4 (en) * | 2018-10-03 | 2021-12-08 | Anyon Systems Inc. | QUBIT CIRCUIT AND PROCEDURE FOR TOPOLOGICAL PROTECTION |
US10886049B2 (en) | 2018-11-30 | 2021-01-05 | Northrop Grumman Systems Corporation | Coiled coupled-line hybrid coupler |
US10681842B1 (en) | 2019-02-27 | 2020-06-09 | International Business Machines Corporation | Monolithic signal carrier device implemented in cryogenic quantum computing applications |
US11727295B2 (en) * | 2019-04-02 | 2023-08-15 | International Business Machines Corporation | Tunable superconducting resonator for quantum computing devices |
CN114450697A (zh) * | 2019-05-10 | 2022-05-06 | 谷歌有限责任公司 | 频率可调谐量子位控制策略 |
US11790259B2 (en) | 2019-09-06 | 2023-10-17 | D-Wave Systems Inc. | Systems and methods for tuning capacitance in quantum devices |
JP2023507785A (ja) * | 2019-12-20 | 2023-02-27 | ディー-ウェイブ システムズ インコーポレイテッド | 量子ビットの容量をチューニングするためのシステム及び方法 |
US11646734B1 (en) * | 2022-05-16 | 2023-05-09 | Northrop Grumman Systems Corporation | Microwave-based reset of persistent current qubits |
CN115329977B (zh) * | 2022-08-08 | 2023-09-26 | 北京百度网讯科技有限公司 | 应用于量子芯片中的耦合组件、量子芯片和量子计算设备 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008527684A (ja) * | 2004-12-30 | 2008-07-24 | ディー−ウェイブ システムズ,インコーポレイテッド | 情報処理用の結合方法およびアーキテクチャ |
JP2015532806A (ja) * | 2012-08-14 | 2015-11-12 | ノースロップ グラマン システムズ コーポレイションNorthrop Grumman Systems Corporation | 量子干渉超伝導回路に磁束を印加するためのシステム及び方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3806619B2 (ja) * | 2001-06-15 | 2006-08-09 | 株式会社日立製作所 | 超電導単一磁束量子回路 |
US6518673B2 (en) * | 2001-06-15 | 2003-02-11 | Trw Inc. | Capacitor for signal propagation across ground plane boundaries in superconductor integrated circuits |
US6836141B2 (en) * | 2003-04-11 | 2004-12-28 | Northrop Grumman Corporation | Superconductor ballistic RAM |
US7498832B2 (en) | 2007-08-03 | 2009-03-03 | Northrop Grumman Systems Corporation | Arbitrary quantum operations with a common coupled resonator |
WO2009114805A2 (en) * | 2008-03-14 | 2009-09-17 | D-Wave Systems Inc. | System, devices and methods for coupling qubits |
US7969178B2 (en) | 2008-05-29 | 2011-06-28 | Northrop Grumman Systems Corporation | Method and apparatus for controlling qubits with single flux quantum logic |
US8242799B2 (en) | 2010-11-16 | 2012-08-14 | Northrop Grumman Systems Corporation | System and method for phase error reduction in quantum systems |
US8654578B2 (en) | 2011-06-17 | 2014-02-18 | Northrop Grumman Systems Corporation | Phase qubit cell having enhanced coherence |
-
2016
- 2016-06-24 US US15/192,756 patent/US9647662B1/en active Active
-
2017
- 2017-06-06 CA CA3026499A patent/CA3026499C/en active Active
- 2017-06-06 EP EP17731378.0A patent/EP3476048B1/en active Active
- 2017-06-06 KR KR1020187036877A patent/KR102088675B1/ko active IP Right Grant
- 2017-06-06 AU AU2017280880A patent/AU2017280880B2/en active Active
- 2017-06-06 WO PCT/US2017/036169 patent/WO2017222806A1/en unknown
- 2017-06-06 JP JP2018566871A patent/JP6684366B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008527684A (ja) * | 2004-12-30 | 2008-07-24 | ディー−ウェイブ システムズ,インコーポレイテッド | 情報処理用の結合方法およびアーキテクチャ |
JP2015532806A (ja) * | 2012-08-14 | 2015-11-12 | ノースロップ グラマン システムズ コーポレイションNorthrop Grumman Systems Corporation | 量子干渉超伝導回路に磁束を印加するためのシステム及び方法 |
Non-Patent Citations (5)
Title |
---|
EHARA K. ET AL: "Development of Pulse Transfer Circuits for Serially Biased SFQ Circuits Using the Nb 9-Layer 1-μm P", IEEE TRANSACTIONS ON APPLIED SUPERCONDUCTIVITY, vol. 23, no. 3, JPN6020008345, June 2013 (2013-06-01), US, pages 1300504, XP011513813, ISSN: 0004226428, DOI: 10.1109/TASC.2012.2233535 * |
HARRIS R. ET AL.: "Compound Josephson-junction coupler for flux qubits with minimal crosstalk", PHYSICAL REVIEW. B. CONDENSED MATTER AND MATERIALS PHYSICS, vol. 80, no. 5, JPN6020008341, 20 August 2009 (2009-08-20), US, pages 052506 - 1, XP055012344, ISSN: 0004226424, DOI: 10.1103/PhysRevB.80.052506 * |
KANG J. H. ET AL.: "Current Recycling and SFQ Signal Transfer in Large Scale RSFQ Circuits", IEEE TRANSACTIONS ON APPLIED SUPERCONDUCTIVITY, vol. 13, no. 2, JPN6020008344, June 2003 (2003-06-01), US, pages 547 - 550, XP011097824, ISSN: 0004226427, DOI: 10.1109/TASC.2003.813932 * |
SHIMAZU YOSHIHIRO ET AL.: "Characteristics of Switchable Superconducting Flux Transformer with DC Superconducting Quantum Inter", JAPANESE JOURNAL OF APPLIED PHYSICS, vol. Vol.46, No.4A, JPN6020008343, 15 April 2007 (2007-04-15), JP, pages 1478 - 1481, ISSN: 0004226425 * |
YU CHEN ET AL: "Qubit Architecture with High Coherence and Fast Tunable Coupling", PHYSICAL REVIEW LETTERS, vol. 113, no. 22, JPN6020008342, 26 November 2014 (2014-11-26), US, pages 1 - 5, XP055403674, ISSN: 0004226426, DOI: 10.1103/PhysRevLett.113.220502 * |
Also Published As
Publication number | Publication date |
---|---|
AU2017280880B2 (en) | 2019-09-12 |
EP3476048B1 (en) | 2022-04-20 |
EP3476048A1 (en) | 2019-05-01 |
CA3026499C (en) | 2021-07-27 |
US9647662B1 (en) | 2017-05-09 |
KR102088675B1 (ko) | 2020-03-13 |
AU2017280880A1 (en) | 2018-12-20 |
JP6684366B2 (ja) | 2020-04-22 |
CA3026499A1 (en) | 2017-12-28 |
KR20190015330A (ko) | 2019-02-13 |
WO2017222806A1 (en) | 2017-12-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6684366B2 (ja) | 超伝導チューナブルカプラ | |
CA2977780C (en) | Magnetic flux control in superconducting devices | |
JP6553287B2 (ja) | 量子ビット読み出しのためのシステムおよび方法 | |
JP5065242B2 (ja) | オンチップのミリメートル波用途のための集積回路変圧器デバイス | |
US10985308B1 (en) | Substrate materials for quantum processors | |
CN109643980A (zh) | 用于量子信息处理的基于可调滤波器的无损微波开关 | |
JP2013517706A (ja) | 超伝導集積回路のためのシステムおよび方法 | |
JP2004518363A (ja) | 一体型横結合伝送線路素子 | |
JP7077402B2 (ja) | フリップチップ形状の低フットプリント共振器 | |
JP6771660B2 (ja) | 量子信号クロストークを低減させるための多層プリント回路板 | |
JP7064599B2 (ja) | 容量駆動の調整可能な結合 | |
JPH07105642B2 (ja) | 超電導可変位相シフタ | |
US20200091867A1 (en) | Electronic circuit, oscillator, and calculating device | |
Ranzani et al. | A 4: 1 transmission-line impedance transformer for broadband superconducting circuits | |
US20180191325A1 (en) | Transmission line transformers | |
JP6839030B2 (ja) | 集積回路 | |
CN110324018A (zh) | 一种微波信号环形传输结构 | |
US20230127101A1 (en) | Superconducting circuit | |
US11916513B2 (en) | Oscillator | |
US8680935B2 (en) | High frequency coaxial balun and transformer | |
US20220236342A1 (en) | Oscillator | |
Shu et al. | Modeling of planar transformer with a unified CPW model | |
JP2023148206A (ja) | 超伝導量子回路装置 | |
JPS62168401A (ja) | 共平面ハイブリツド回路 | |
Cho et al. | A methodology for design of multilayer microwave circuits |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181220 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181220 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200310 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200327 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6684366 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |