JP2019525452A - 超伝導チューナブルカプラ - Google Patents

超伝導チューナブルカプラ Download PDF

Info

Publication number
JP2019525452A
JP2019525452A JP2018566871A JP2018566871A JP2019525452A JP 2019525452 A JP2019525452 A JP 2019525452A JP 2018566871 A JP2018566871 A JP 2018566871A JP 2018566871 A JP2018566871 A JP 2018566871A JP 2019525452 A JP2019525452 A JP 2019525452A
Authority
JP
Japan
Prior art keywords
inductor
port
ground plane
coupled
termination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018566871A
Other languages
English (en)
Other versions
JP6684366B2 (ja
Inventor
オー. アブターレブ、モハメド
オー. アブターレブ、モハメド
ジョセフ プシビシュ、アンソニー
ジョセフ プシビシュ、アンソニー
ディ. ストランド、ジョエル
ディ. ストランド、ジョエル
ネイアマン、オフェル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Northrop Grumman Systems Corp
Original Assignee
Northrop Grumman Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Northrop Grumman Systems Corp filed Critical Northrop Grumman Systems Corp
Publication of JP2019525452A publication Critical patent/JP2019525452A/ja
Application granted granted Critical
Publication of JP6684366B2 publication Critical patent/JP6684366B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • H03K19/017545Coupling arrangements; Impedance matching circuits
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0005Modifications of input or output impedance
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/195Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices
    • H03K19/1952Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices with electro-magnetic coupling of the control current

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Logic Circuits (AREA)

Abstract

超伝導システムが提供される。超伝導システムは、コプレーナ超伝導回路を備える。コプレーナ超伝導回路は、第1のグランド面領域と、コプレーナ超伝導回路の一部によって第1のグランド面領域と電気的に絶縁された第2のグランド面領域と、第1のポートと第2のポートとを有するチューナブルカプラとを含む。チューナブルカプラは、第1のポートと第2のポートとの間に結合された可変インダクタンス結合素子と、可変インダクタンス結合素子の第1端に結合された第1端と、第1のグランド面領域に結合された第2端とを有する第1の終端インダクタと、可変インダクタンス結合素子の第2端に結合された第1端と、第2のグランド面領域に結合された第2端とを有する第2の終端インダクタとを含む。

Description

本発明は、概して超伝導回路に関し、より詳細には、超伝導チューナブルカプラに関する。
近年、超伝導量子ビットを使用した量子情報処理の実装は有用な統合かつ複雑なシステムに向けて著しい進歩を遂げている。ゲートベース量子計算の標準概念では量子ビットが大部分の時間互いに分離されてゲート動作中に制御可能な方法で選択的に結合されることが重要である。チューナブルカプラはこれを実現する一般的な方法であり、多数の異なる実装で超伝導量子ビットを使用して実証されてきた。文献に報告されているカプラデバイスおよび量子ビット回路の大多数ならびに最長寿命の量子ビットコヒーレンス時間を有するものは同一平面内の2次元配列で設計される。
コプレーナマイクロ波集積回路設計では、2次元の配列の制約のために、信号トレースおよびマイクロ波コンポーネントのルーティングにおいて、グランド面の分離が必要となる。グランド面の分離によりグランド面が異なる電位に維持され得るものとなり、不所望の寄生モードが、グランド電位が等しくない場合にRF信号経路に沿って伝播し得る。これまでのチューナブルカプラでは、カプラにおける不所望のモードの伝搬を抑制するために、エアブリッジまたはワイヤボンドが使用されている。エアブリッジは、主にそのような不所望のモードを抑制するために使用される重要な構成要素であるが、全ての2D回路製造プロセスで利用可能ではない。そのようなモードを抑制するためにグランド部分間のジャンパーとして用いられるワイヤボンドを用いることもできるが、それらの有効性は、連続するグランド面の金属相互接続よりもはるかに高いインダクタンスによって制限される。エアブリッジやワイヤボンドなどの不連続部にて異なる信号伝搬時間が生じるため、回路レイアウト内で構造が対称的に配置されない場合に不所望のモードが伝搬する可能性がある。
一つの実施例において、超伝導システムが提供される。超伝導システムは、コプレーナ超伝導回路を備える。コプレーナ超伝導回路は、第1のグランド面領域と、前記コプレーナ超伝導回路の一部によって前記第1のグランド面領域と電気的に絶縁された第2のグランド面領域と、第1のポートと第2のポートとを有するチューナブルカプラとを含む。前記チューナブルカプラは、前記第1のポートと前記第2のポートとの間に結合された可変インダクタンス結合素子と、前記可変インダクタンス結合素子の第1端に結合された第1端と、前記第1のグランド面領域に結合された第2端とを有する第1の終端インダクタと、前記可変インダクタンス結合素子の第2端に結合された第1端と、前記第2のグランド面領域に結合された第2端とを有する第2の終端インダクタとを含む。
別の実施例において、超伝導システムが提供される。超伝導システムは、コプレーナ回路と、コントローラとを備える。前記コプレーナ回路は、第1のグランド面領域と、超伝導回路の一部によって前記第1のグランド面領域と電気的に絶縁された第2のグランド面領域と、第1のポートと第2のポートとを有するチューナブルカプラとを含む。前記チューナブルカプラは、ジョセフソン接合と、前記ジョセフソン接合の第1端と前記第1のポートとの間に結合された第1端と、前記第1のグランド面領域に結合された第2端とを有する第1の終端インダクタと、前記ジョセフソン接合の第2端と前記第2のポートとの間に結合された第1端と、前記第2のグランド面領域に結合された第2端とを有する第2の終端インダクタとを含む。また、前記チューナブルカプラは、前記ジョセフソン接合の第1端と前記第1のポートとの間に結合された第1端と、前記第2のグランド面領域に結合された第2端とを有する第3の終端インダクタと、前記ジョセフソン接合の第2端と前記第2のポートとの間に結合された第1端と、前記第1のグランド面領域に結合された第2端とを有する第4の終端インダクタとを含む。前記第1および第3の終端インダクタの等価インダクタンスと、前記ジョセフソン接合と、前記第2および第4の終端インダクタの等価インダクタンスとが組み合わせられてRF−SQUIDが形成される。前記コントローラは、前記第1のポートに結合された第1のデバイスと前記第2のポートに結合された第2のデバイスとの間に強結合をもたらす低インダクタンス状態と、前記第1のデバイスと前記第2のデバイスとの間に絶縁をもたらす高インダクタンス状態との間で前記ジョセフソン接合のインダクタンスを制御するように構成されている、
また、さらなる実施例において、超伝導コプレーナ回路が提供される。超伝導コプレーナ回路は、第1のグランド面領域と、前記超伝導コプレーナ回路の一部によって前記第1のグランド面領域と電気的に絶縁された第2のグランド面領域と、第1のポートと第2のポートとを有するチューナブルカプラとを備える。前記チューナブルカプラは、可変インダクタンス結合素子と、前記可変インダクタンス結合素子の第1端と前記第1のポートとの間に結合された第1端と、前記第1のグランド面領域に結合された第2端とを有する第1の終端インダクタと、前記可変インダクタンス結合素子の第2端と前記第2のポートとの間に結合された第1端と、前記第2のグランド面領域に結合された第2端とを有する第2の終端インダクタと、ジョセフソン接合の第1端と前記第1のポートとの間に結合された第1端と、前記第2のグランド面領域に結合された第2端とを有する第3の終端インダクタと、前記ジョセフソン接合の第2端と前記第2のポートとの間に結合された第1端と、前記第1のグランド面領域に結合された第2端とを有する第4の終端インダクタと、前記ジョセフソン接合に結合された第1端と、前記第1および第3の終端インダクタの間に結合された第2端とを有する第5のインダクタとを含む。前記第1および第3の終端インダクタの等価インダクタンスと、前記ジョセフソン接合と、前記第2および第4の終端インダクタならびに前記第5のインダクタの等価インダクタンスとが組み合わせられてRF−SQUIDが形成される。超伝導コプレーナ回路はさらに、前記第1のポートに結合された量子ビットと、バイアスインダクタとを備える。前記バイアスインダクタは前記RF−SQUIDに誘導結合され、前記バイアスインダクタを流れる電流の量により、前記量子ビットと前記第2のポートに結合された第2のデバイスとの間の結合強度が制御される。
同一平面層内に存在するコプレーナ超伝導回路を含む超伝導システムの一例を示すブロック図。 コプレーナチューナブルカプラ回路の一例を示す概略図。 単一のジョセフソン接合(SJJ)カプラと複合ジョセフソン接合(CJJ)カプラを示す概略図。 T回路への変換を示す図。 一般的なカプラから相互接続されたグランド面領域を有するチューナブルカプラへの変換を示す図。 グランド面の対向分離グランド面領域を結合するジャンパー装置を有したコプレーナチューナブルカプラを含むコプレーナ超伝導回路を有する同一平面層の一部を示す平面図。 グランド面の対向分離グランド面領域に結合されたコプレーナチューナブルカプラを含むコプレーナ超伝導回路を備えた同一平面層の一部を示す平面図。 試験下における実験回路の概略を示す図。 モデル化したカプラの実効インダクタンスLeff、共振周波数ωres/2π、および実効相互インダクタンス|M|の大きさを示す図。 適用した磁束による共振周波数の変調を示し、測定データとモデル適合とを示す図。 適用した磁束によるQiの変調を示し、測定データとモデル適合とを示す図。
本開示は、概して超伝導回路に関し、より詳細には、同一平面層でのグランド面領域間の等電位化を容易にする部品グランド面コンタクトを有する超伝導チューナブルカプラに関する。一例では、カプラデバイスの一部を形成する別個の集中素子インダクタンスを使用して、チューナブルカプラの両側にグランド面領域間の直接接続が提供される。カプラは、カプラデバイスの一部を形成する集中素子インダクタンス間に1つ以上の可変インダクタンス結合素子を使用することによって調整可能である。
可変インダクタンス結合素子は、量子ビットと1つ以上の他の超伝導デバイスとの間において、様々な他の中間結合強度の状態に加えて、強結合状態と非結合状態(または絶縁状態)との間で調整され得る。このように、非結合状態において絶縁された量子ビットの状態情報に対する操作を行ったり、あるいは、強結合状態の間にこの状態情報を交換したりすることができる。さらに、状態情報は、中間結合強度の状態にある送信元のデバイスの状態情報を破壊することなく、操作したり受け渡したりすることができる。一例では、可変インダクタンス結合素子はジョセフソン接合とすることができる。可変インダクタンス結合素子は、単一のジョセフソン接合またはN個のジョセフソン接合の直列アレイとして配置することができ、直列アレイの各接合は、元のジョセフソン接合よりもN倍大きい臨界電流を有する。
別の例では、RF−SQUIDチューナブルカプラは、集中インダクタンス素子の中央に埋め込まれたジョセフソン接合を含む。ジョセフソン接合は、SQUIDに電流が誘起されない場合に第1のインダクタンスを有し、対応するSQUIDに約0.4Φ0の磁束を生成または誘導する電流が誘起される場合に第2のインダクタンスを有し得る。ここで、Φ0は磁束量子に等しい。第1のインダクタンス(例えば(η/2e)×(1/Ic)、ηはプランク(Planck)定数を2πで割ったものであり、eは電荷であり、Icはジョセフソン接合の臨界電流である)は、第1の量子ビットと第2の量子ビットとの間の結合をもたらし得る。第2のインダクタンス(例えば大きなインダクタンス値)は、第1の量子ビットと第2の量子ビットとの間の非結合をもたらし得る。
図1は、同一平面層12内に存在するコプレーナ(coplanar)超伝導回路14を含む超伝導システム10の一例のブロック図を示す。コプレーナ超伝導回路14は、誘電体層を覆う金属層により形成され得る。金属層の一部がエッチング除去されるかまたは除去されることで、その金属層のエッチング除去部分によって互いに分離されたグランド面16内に存在するコプレーナ超伝導回路14を形成することができる。コプレーナ超伝導回路14は、第1の超伝導デバイス20(超伝導デバイス#1で示す)と、第2の超伝導デバイス22(超伝導デバイス#2で示す)とを結合および非結合するように構成されたチューナブルカプラ18を含む。チューナブルカプラ18は、そのチューナブルカプラ18の両端間の結合強度を制御するように制御可能な可変インダクタンス結合素子を含む。第1の超伝導デバイス20は第1の導電線24によってチューナブルカプラ18に接続され、第2の超伝導デバイス22は第2の導電線26によってチューナブルカプラ18に接続されている。第1および第2の超伝導デバイス20,22は、量子ビット、共振器、超伝導ゲートもしくは一般的なゲート、他の結合可能デバイス、またはこれらのデバイスの組み合わせのいずれかとすることができる。
チューナブルカプラ18と、第1および第2の超伝導デバイス20,22と、第1および第2の超伝導ライン24,26とがレイアウトされることで、グランド面16が第1のグランド面領域28と第2のグランド面領域30に分離される。このようにグランド面16が別々のグランド面領域28,30に分離されると、第1および第2のグランド面領域28,30の間で電位が等しくなくなりインピーダンスが等しくなくなることで、不所望の寄生モードが生じる。チューナブルカプラ18は、第1のグランド面領域28と第2のグランド面領域30とを等電位化するために、第1のグランド面領域28への第1の直接グランド接続GC#1と、第2のグランド面領域30への第2の直接グランド接続GC#2とを少なくとも含む。一例(図2)では、チューナブルカプラは、カプラデバイスの一部を形成する集中素子インダクタンスを使用して、チューナブルカプラ18の両側でグランド面領域間を直接接続する。チューナブルカプラは、そのカプラの外部構造(例えば、エアブリッジやワイヤボンド)ではなく、そのカプラのサブ構成要素のインダクタンスによりグランド面領域への接続を可能にするカプラ機構を利用する。
さらに、超伝導回路14は、チューナブルカプラ18に誘導される磁束を制御するべくコントローラ34によって制御可能なバイアス素子32を含む。バイアス素子32を流れる電流の量は2つ以上の状態の間で制御され、チューナブルカプラ18に誘導される磁束の量を変化させることができ、これによりチューナブルカプラ18の結合状態を結合状態と絶縁状態の間で変化させることができる。コントローラ34は、コプレーナ回路が存在する層と同じ層の別個の領域内に存在し得るか、またはコプレーナ回路が存在する層とは別個の層またはデバイス内に存在し得る。同様に、第2の超伝導デバイス22は、コプレーナ回路が存在する層と同じ層の別個の領域内に存在し得るか、またはコプレーナ回路が存在する層とは別個の層内に存在し得る。
1つの特定の例では、チューナブルカプラ18は、1つ以上のジョセフソン接合と集中素子インダクタンスとからなる磁束チューナブルインダクタンスを使用して形成される。図2は、コプレーナチューナブルカプラ回路40の一例の概略図を示す。図2の概略図において、金属相互接続回路は集中素子インダクタンスとしてモデル化され、チューナブルカプラ40の構成要素として、および第1のグランド面領域(グランド面領域#1)と第2のグランド面領域(グランド面領域#2)との間の接続点として働く。1つまたは複数のカプラデバイスは第1のピンまたはポートP1において接続可能であり、1つまたは複数の他のカプラデバイスは第2のピンまたはポートP2において接続可能である。第1のポートP1は第1のカップリング容量C1を介して第1のノード42に結合され、第2のポートP2は第2のカップリング容量C2を介して第2のノード44に結合される。簡略化のために、図2の概略図では、チューナブルカプラ40の導電線によって形成されるカプラデバイス間のインダクタンスとそれらカプラデバイスとの結合は省略されている。
また、コプレーナチューナブルカプラ回路40は、第1のグランド面領域#1に結合された第1のグランドコネクタGCAと第1のノード42との間に結合されたインダクタンス2L1を有する第1のインダクタLAと、第2のグランド面領域#2に結合された第2のグランドコネクタGCBと第1のノード42との間に結合されたインダクタンス2L1を有する第2のインダクタLBを含む。これら第1および第2のインダクタを対向するグランド面領域に結合することにより第1のノード42にDCグランドが提供され、これにより、チューナブルカプラ40の第1のポートP1を通過する信号の歪みが軽減される。さらに、第1および第2のインダクタLA,LBを対向するグランド面領域に結合することにより、第1のポートP1に結合されたデバイスに安定したDCグランドが提供されるとともに、チューナブルカプラ40を介した第1および第2のグランド面領域間の等電位化が容易になる。
また、コプレーナチューナブルカプラ回路40は、第1のグランド面領域#1に結合された第3のグランドコネクタGCCと第2のノード44との間に結合されたインダクタンス2L2を有する第3のインダクタLCと、第2のグランド面領域#2に結合された第4のグランドコネクタGCDと第2のノード44との間に結合されたインダクタンス2L2を有する第4のインダクタLDとを含む。これら第3および第4のインダクタを対向するグランド面領域に結合することにより第2のノード44にDCグランドが提供され、これにより、チューナブルカプラ40の第2のポートP2を通過する信号の歪みが軽減される。さらに、第3および第4のインダクタLC,LDを対向するグランド面領域に結合することにより、第1のポートP2に結合されたデバイスに安定したDCグランドが提供されるとともに、チューナブルカプラ40を介した第1および第2のグランド面領域間の等電位化が容易になる。
カプラ40は、単一磁束量子(SFQ:single flux quantum)制御または従来のマイクロ波量子ビット制御に適合している。図2において囲まれた磁束値Φeは、電流Ieを運ぶ相互に結合された磁束線によって供給される。この電流Ieは、外部電流源かまたはSFQコントローラから第1のインダクタLAに相互結合された制御インダクタLCNTRLを介して流れる制御電流ICNTRLの結果として誘起され、第1のインダクタLAと第2のインダクタLBとの並列インダクタンスと、ジョセフソン接合J1と、第3のインダクタLCと第4のインダクタLDとの並列インダクタンスとによって形成されたSQUIDを介して磁束Φeを誘導することができる。SQUIDを通る磁束の量によりジョセフソン接合J1のインダクタンスが制御され、これにより、ポートP1に接続されたデバイスとポートP2に接続されたデバイスとの間の結合強度が制御される。
このような対向グランド面領域の結合技術は、図3に概略的に示す単一のジョセフソン接合(SJJ)カプラ50と複合ジョセフソン接合(CJJ)カプラ52の両方に用いることができる。SJJカプラ50の場合、ループは電流Ieを運ぶ相互結合された磁束線を介して供給される磁束Φeを取り囲む。CJJカプラ52の場合、ループは2つのジョセフソン接合を並列に含み、それらジョセフソン接合のインダクタンスよりも小さな線形インダクタンスを有するループ内に取り囲まれる。CJJループは磁束Φcjjを取り囲み、カプラ本体のループは磁束Φeを取り囲む。これらの磁束は双方、適切な電流を運ぶ相互結合された磁束線を介して供給される。
図3のCJJカプラ52において取り囲まれた磁束の値Φe,Φcjjは、それぞれ電流Ie,Icjjを運ぶ相互結合された磁束線によってそれぞれ供給される。これらの電流は、外部電流源またはSFQコントローラから供給され得る。SJJカプラ50の場合、αとβで表される2つの対象間の結合係数は、式1で与えられる数式で表すことができる。
電流Iαはガルバニック接続を介してカプラに供給され、RF−SQUIDは図5の上部の概略図のように相互インダクタンスMを有する変圧器を介して電流Iβに結合する。結合係数は、磁束線がカプラをゼロ磁束における小さな正結合からゼロ結合を通して半磁束量子における最大の負結合の値Φ0/2まで調整する際に、制御電流を増加させるのに伴ってIβの局所勾配として変化する。ガルバニック接続された2つの量子ビットの特定の場合の結合係数は、式2で与えられる。CJJカプラは同様に動作し、追加の自由度はΦcjjに関して相対的な最小および最大結合点の調整を可能にする。
図2のチューナブルカプラ40および対応するSQUIDは、図3のチューナブルカプラ50と同様の等価回路を有することが理解され得る。このように、図3に示されるようなチューナブルカプラとして使用可能なこれまでのSQUIDの回路構成を、図2のチューナブルカプラ40に示されるように、対向するグランド面領域にグランド接続する回路素子を有する等価なSQUIDの回路構成に変換することができる。この種の回路遷移を図4〜図7において説明する。
図4の等価インダクタンス変換を用いることにより、一般的なSJJまたはCJJカプラ機構を、同一平面層上で互いに分離された相互接続グランド面に適用可能な機構に変換できることが理解され得る。例えば、図5に概略される進行過程において、デバイスは、上部図60に示されるようにカプラの右側に相互に結合されている。この変換を適用することにより、中央図62のように、デバイスとのガルバニック結合を有する等価なカプラ機構が得られる。最後に、グランドシャントインダクタンスを並列等価インダクタンスに変換することで、下部図64に示されるように、グランド面間のガルバニック相互接続がカプラの両側に得られる。
この機構の別の実際的な利点は、Mに関する実際の制限が元の相互インダクタンス設計よりも大きいため、結合をより大きくすることができることである。また、インダクタンスが集中素子として十分に近似される程度にL1-MとL2-Mの一部が接合およびデバイス#2にそれぞれ吸収され得るという点で設計自由度が与えられる。デバイス#2にガルバニック結合された元のカプラ機構に関してグランドシャントインダクタンスを並列等価インダクタンスに変換することで、ガルバニック接続されたグランド面を有するカプラ機構が容易に得られる。したがって、本発明は、カプラにガルバニック結合されかつ相互結合されたデバイスに適用可能である。
図6は、対向する分離されたグランド面領域を互いに結合するジャンパー装置76を有したコプレーナチューナブルカプラ74を含むコプレーナ超伝導回路72を有する同一平面層70の一部の平面図を示す。コプレーナ超伝導回路72は、例えば、誘電体層を覆う金属層の部分をエッチングすることにより、グランド面によって囲まれるように形成される。コプレーナ超伝導回路72は、グランド面を、互いに電気的に絶縁された第1のグランド面領域(グランド面領域#1)と第2のグランド面領域(グランド面領域#2)とに分離する。グランド面領域の分離および絶縁によりグランド面領域が異なる電位に維持され得る。その結果、グランド電位が等しくない場合にRF信号経路に沿って不所望の寄生モードが伝播し得る。
コプレーナチューナブルカプラ74は、第1のポート(ポート1)で結合された第1のインダクタL3と、第2のポート(ポート2)で結合された第2のインダクタL1と、第1のポートと第2のポートとの間に結合されたジョセフソン接合(JJ)76とを含む。第1のインダクタと、第2のインダクタと、JJとにより、RF−SQUIDが形成される。第1のインダクタL3および第2のインダクタL1の両方は第1のグランド面領域で接地される。第1のポートは共振器(図示略)に結合され、第2のポートは量子ビット78に結合される。磁束制御線はRF−SQUIDに結合され、RF−SQUIDに磁束を誘導して共振器と量子ビットとの間のチューナブルカプラの結合強度を制御する。グランド面領域#1とグランド面領域#2とを電気的に接続するためにワイヤボンドジャンパーを追加する必要があり得る。等電位にするためのワイヤボンドの有効性は、連続するグランド面金属相互接続と比べてはるかに高いインダクタンスによって制限される。ジャンパーの不連続部にて異なる信号伝搬時間が生じ得るため、ジャンパーが回路レイアウト内に対称的に配置されない場合に不所望のモードが伝搬する可能性がある。
図7は、グランド面の対向する分離グランド面領域を結合するための別個の集中素子を有するコプレーナチューナブルカプラ84を含むコプレーナ超伝導回路82を備えた同一平面層80の一部の平面図を示す。コプレーナ超伝導回路82は、グランド面を第1のグランド面領域(グランド面領域#1)と第2のグランド面領域(グランド面領域#2)とに分離する。このようなグランド面の分離により第1および第2のグランド面領域が異なる電位に維持され得る。その結果、グランド電位が等しくない場合にRF信号経路に沿って不所望の寄生モードが伝搬する可能性がある。
コプレーナチューナブルカプラ84は、第1のポート(ポート1)と第1のグランド面領域との間に結合されたインダクタンス2L3を有する第1のインダクタ90と、第1のポートと第2のグランド面領域との間に結合されたインダクタンス2L3を有する第2のインダクタ92とを含む。第1および第2のインダクタ90,92の並列インダクタンスは、図5のインダクタンスL3に等しい。また、コプレーナチューナブルカプラ84は、第2のポート(ポート2)と第1のグランド面領域との間に結合されたインダクタンス2Mを有する第3のインダクタ94と、第2のポートと第2のグランド面領域との間に結合されたインダクタンス2Mを有する第4のインダクタ96とを含む。第5のインダクタ98は、第2のポートとジョセフソン接合(JJ)との間に結合されたインダクタンスL1-Mを有する。ジョセフソン接合(JJ)は第1のポートにも結合される。ここで、MはL1とL2との間の相互インダクタンスであり、L2は第3および第4のインダクタ94,96間の結合ノード86から量子ビット88までの導電線のインダクタンスである。第3のインダクタ94、第4のインダクタ96、および第5のインダクタ98は、図5のL1の等価インダクタンスを有する。したがって、第1〜第5のインダクタおよびJJは、図5のRF−SQUIDと同等のRF−SQUIDを形成する。しかしながら、チューナブルカプラ84のインダクタは第1および第2の対向するグランド面領域にDC結合されるので、グランド面領域間が等電位でないことにより生じる影響や、対向するグランド面領域へのジャンパーに関連する問題により生じる影響は軽減される。
一例として、SJJカプラデバイスをモデル化し設計して製作した。カプラは、一方側において1/4波長共振器に接続され、他方側において損失50Ωの環境の送信線に接続された。物理モデルをデバイスに適用することにより、モデル適合パラメータβ=L/Lj=0.83、L3=49pH(設計値50pH)、L1=534pH(設計値540pH)によるデータを得て、M=17pH(設計値20pH)およびジョセフソン接合臨界電流Ic=400nAを得た。結合共振器パラメータは、無負荷共振周波数fres=6.83GHz、共振器インピーダンスZo=50Ω(設計値47Ω)である。
実験結果を図8A〜図8Dに示す。図8Aは、試験下での実験回路の概略図を示す。図8Bは、モデル化したカプラの実効インダクタンスLeffのグラフ100、共振周波数ωres/2πのグラフ110、実効相互インダクタンスの大きさのグラフ120を示し、それらは全て、上記したモデルパラメータを用いてΦe/Φ0と対比している。図8Cは、適用した磁束による共振周波数の変調を示し、測定データとモデル適合とを示す。図8Dは、適用した磁束によるQiの変調を示し、測定データとモデル適合とを示す。
チューナブルカプラは、1/4波長共振器の短縁を誘導的に負荷することで、式3によって示される周波数変調(SJJカプラによって負荷された共振器の周波数変調)をもたらす。ここで、LresとCresは、それぞれ共振器の実効総インダクタンスおよびキャパシタンスである。
カプラの実効インダクタンスLeffは、次式で示される。
実効インダクタンスLeffは、外部磁束をカプラRF−SQUIDループに適用して、接合の実効インダクタンスLJを変調することにより調整される。結合は、ゼロ磁束における小さな正結合およびΦe=0.5Φ0における最大の負結合からΦe=0.4Φ0付近のゼロにまで調整される。モデルの適合はデータとよく一致する。また、共振器Qは、カプラによって、損失50Ω環境に開放された誘導結合チャネルとして変調される。モデルパラメータは単純な周波数変調実験によってQデータよりもさらに制約されるので、周波数変調適合から決定されるモデルパラメータがここでは使用される。Q変調適合には、結合効率κeffおよび内部減衰比νint=1/Qintの2つの自由度が用いられる。Qの変調は、式4(カプラの調整によるQの変調)で与えられる。ここで、実効相互インダクタンスM=L13/(L1+L3+LJ)である。
要約すると、本発明のコプレーナチューナブルカプラは、カプラデバイスの一部を形成する集中素子インダクタンスを使用して、チューナブルカプラの両側にグランド面領域間の直接接続をもたらす。本発明は、エアブリッジやワイヤボンドなどの不連続部を使用することなくグランド面間の直接相互接続によって当該技術分野における改善をもたらす。
上記説明は本発明の例である。本発明を説明する目的で構成要素または方法の考えられるすべての組み合わせを説明することは不可能であるが、当業者であれば本発明の多くのさらなる組み合わせおよび置換が可能であることを認識し得る。したがって、本発明は、特許請求の範囲を含む本出願の範囲に含まれる全てのそのような変更、修正、および変形を包含することが意図される。
上記説明は本発明の例である。本発明を説明する目的で構成要素または方法の考えられるすべての組み合わせを説明することは不可能であるが、当業者であれば本発明の多くのさらなる組み合わせおよび置換が可能であることを認識し得る。したがって、本発明は、特許請求の範囲を含む本出願の範囲に含まれる全てのそのような変更、修正、および変形を包含することが意図される。
本開示に含まれる技術的思想を以下に記載する。
(付記1)
超伝導システムであって、
コプレーナ超伝導回路を備え、該コプレーナ超伝導回路は、
第1のグランド面領域と、
前記コプレーナ超伝導回路の一部によって前記第1のグランド面領域と電気的に絶縁された第2のグランド面領域と、
第1のポートと第2のポートとを有するチューナブルカプラと、
を含み、前記チューナブルカプラは、
前記第1のポートと前記第2のポートとの間に結合された可変インダクタンス結合素子と、
前記可変インダクタンス結合素子の第1端に結合された第1端と、前記第1のグランド面領域に結合された第2端とを有する第1の終端インダクタと、
前記可変インダクタンス結合素子の第2端に結合された第1端と、前記第2のグランド面領域に結合された第2端とを有する第2の終端インダクタと、
を含む、超伝導システム。
(付記2)
前記可変インダクタンス結合素子は1つまたは複数のジョセフソン接合を含む、付記1に記載の超伝導システム。
(付記3)
前記第1の終端インダクタは前記チューナブルカプラの第1のポートに結合され、前記第2の終端インダクタは前記チューナブルカプラの第2のポートに結合される、付記1に記載の超伝導システム。
(付記4)
前記第1のポートとジョセフソン接合の第1端との間に結合された第1端と、前記第2のグランド面領域に結合された第2端とを有する第3の終端インダクタと、前記第2のポートと前記ジョセフソン接合の第2端との間に結合された第1端と、前記第1のグランド面領域に結合された第2端とを有する第4の終端インダクタとをさらに備え、前記第1および第3の終端インダクタの等価インダクタンスと、前記ジョセフソン接合と、前記第2および第4の終端インダクタの等価インダクタンスとが組み合わせられてRF−SQUIDが形成される、付記3に記載の超伝導システム。
(付記5)
前記ジョセフソン接合に結合された第1端と、前記第2の終端インダクタと前記第4の終端インダクタと前記第2のポートとに結合された第2端とを有する第5のインダクタをさらに備え、前記第1および第3の終端インダクタの等価インダクタンスと、前記ジョセフソン接合と、前記第2および第4の終端インダクタならびに前記第5のインダクタの等価インダクタンスとが組み合わせられてRF−SQUIDが形成される、付記4に記載の超伝導システム。
(付記6)
前記RF−SQUIDに誘導結合されたバイアスインダクタをさらに備え、前記バイアスインダクタを流れる電流の量により第1および第2のデバイス間の結合強度が制御される、付記4に記載の超伝導システム。
(付記7)
バイアスインダクタを流れる電流がゼロ電流のとき第1および第2のデバイス間を結合可能にする正味の磁束は前記RF−SQUIDに誘導されず、前記バイアスインダクタを流れる電流が第1電流のとき約0.4Φ 0 の正味の磁束が前記RF−SQUIDに誘導され、ここで、Φ 0 は前記第1および第2のデバイス間の最大の絶縁を可能にする磁束量子に等しく、前記バイアスインダクタを流れる電流が第2電流のとき0.5Φ 0 の正味の磁束が前記RF−SQUIDに誘導されて、前記第1および第2のデバイス間の最大の結合が可能となる、付記5に記載の超伝導システム。
(付記8)
第1のデバイスが量子ビットである、付記1に記載の超伝導システム。
(付記9)
第2のデバイスが量子ビットである、付記7に記載の超伝導システム。
(付記10)
前記第1のポートに結合された第1のデバイスと前記第2のポートに結合された第2のデバイスとの間に強結合をもたらす低インダクタンス状態と、前記第1のデバイスと前記第2のデバイスとの間に絶縁をもたらす高インダクタンス状態との間で前記可変インダクタンス結合素子のインダクタンスを制御するように構成されたコントローラをさらに備える付記1に記載の超伝導システム。
(付記11)
超伝導システムであって、
コプレーナ回路と、
コントローラと、を備え、
前記コプレーナ回路は、
第1のグランド面領域と、
超伝導回路の一部によって前記第1のグランド面領域と電気的に絶縁された第2のグランド面領域と、
第1のポートと第2のポートとを有するチューナブルカプラと、
を含み、前記チューナブルカプラは、
ジョセフソン接合と、
前記ジョセフソン接合の第1端と前記第1のポートとの間に結合された第1端と、前記第1のグランド面領域に結合された第2端とを有する第1の終端インダクタと、
前記ジョセフソン接合の第2端と前記第2のポートとの間に結合された第1端と、前記第2のグランド面領域に結合された第2端とを有する第2の終端インダクタと、
前記ジョセフソン接合の第1端と前記第1のポートとの間に結合された第1端と、前記第2のグランド面領域に結合された第2端とを有する第3の終端インダクタと、
前記ジョセフソン接合の第2端と前記第2のポートとの間に結合された第1端と、前記第1のグランド面領域に結合された第2端とを有する第4の終端インダクタと、
を含み、
前記第1および第3の終端インダクタの等価インダクタンスと、前記ジョセフソン接合と、前記第2および第4の終端インダクタの等価インダクタンスとが組み合わせられてRF−SQUIDが形成され、
前記コントローラは、前記第1のポートに結合された第1のデバイスと前記第2のポートに結合された第2のデバイスとの間に強結合をもたらす低インダクタンス状態と、前記第1のデバイスと前記第2のデバイスとの間に絶縁をもたらす高インダクタンス状態との間で前記ジョセフソン接合のインダクタンスを制御するように構成されている、超伝導システム。
(付記12)
前記RF−SQUIDに誘導結合されたバイアスインダクタをさらに備え、前記バイアスインダクタを流れる電流の量により前記第1および第2のデバイス間の結合強度が制御される、付記11に記載の超伝導システム。
(付記13)
バイアスインダクタを流れる電流がゼロ電流のとき前記第1および第2のデバイス間を結合可能にする正味の磁束は前記RF−SQUIDに誘導されず、前記バイアスインダクタを流れる電流が第1電流のとき約0.4Φ 0 の正味の磁束が前記RF−SQUIDに誘導され、ここで、Φ 0 は前記第1および第2のデバイス間の最大の絶縁を可能にする磁束量子に等しく、前記バイアスインダクタを流れる電流が第2電流のとき0.5Φ 0 の正味の磁束が前記RF−SQUIDに誘導されて、前記第1および第2のデバイス間の最大の結合が可能となる、付記12に記載の超伝導システム。
(付記14)
前記第1のデバイスが量子ビットである、付記11に記載の超伝導システム。
(付記15)
前記第2のデバイスが量子ビットである、付記14に記載の超伝導システム。
(付記16)
前記ジョセフソン接合に結合された第1端と、前記第1および第3の終端インダクタの間に結合された第2端とを有する第5のインダクタをさらに備え、前記第1および第3の終端インダクタの等価インダクタンスと、前記ジョセフソン接合と、前記第2および第4の終端インダクタならびに前記第5のインダクタの等価インダクタンスとが組み合わせられて前記RF−SQUIDが形成される、付記11に記載の超伝導システム。
(付記17)
超伝導コプレーナ回路であって、
第1のグランド面領域と、
前記超伝導コプレーナ回路の一部によって前記第1のグランド面領域と電気的に絶縁された第2のグランド面領域と、
第1のポートと第2のポートとを有するチューナブルカプラと、
前記第1のポートに結合された量子ビットと、
バイアスインダクタと、
を備え、
前記チューナブルカプラは、
可変インダクタンス結合素子と、
前記可変インダクタンス結合素子の第1端と前記第1のポートとの間に結合された第1端と、前記第1のグランド面領域に結合された第2端とを有する第1の終端インダクタと、
前記可変インダクタンス結合素子の第2端と前記第2のポートとの間に結合された第1端と、前記第2のグランド面領域に結合された第2端とを有する第2の終端インダクタと、
ジョセフソン接合の第1端と前記第1のポートとの間に結合された第1端と、前記第2のグランド面領域に結合された第2端とを有する第3の終端インダクタと、
前記ジョセフソン接合の第2端と前記第2のポートとの間に結合された第1端と、前記第1のグランド面領域に結合された第2端とを有する第4の終端インダクタと、
前記ジョセフソン接合に結合された第1端と、前記第1および第3の終端インダクタの間に結合された第2端とを有する第5のインダクタと、
を含み、
前記第1および第3の終端インダクタの等価インダクタンスと、前記ジョセフソン接合と、前記第2および第4の終端インダクタならびに前記第5のインダクタの等価インダクタンスとが組み合わせられてRF−SQUIDが形成され、
前記バイアスインダクタは前記RF−SQUIDに誘導結合され、前記バイアスインダクタを流れる電流の量により、前記量子ビットと前記第2のポートに結合された第2のデバイスとの間の結合強度が制御される、超伝導コプレーナ回路。
(付記18)
前記第2のデバイスが量子ビットである、付記17に記載の超伝導コプレーナ回路。
(付記19)
前記バイアスインダクタを流れる電流の量を制御して、前記第1のデバイスと前記第2のデバイスとの間に強結合をもたらす低インダクタンス状態と、前記第1のデバイスと前記第2のデバイスとの間に絶縁をもたらす高インダクタンス状態との間で前記ジョセフソン接合を設定するように構成されたコントローラをさらに備える付記17に記載の超伝導コプレーナ回路。
(付記20)
前記バイアスインダクタを流れる電流がゼロ電流のとき前記第1および第2のデバイス間を結合可能にする正味の磁束は前記RF−SQUIDに誘導されず、前記バイアスインダクタを流れる電流が第1電流のとき約0.4Φ 0 の正味の磁束が前記RF−SQUIDに誘導され、ここで、Φ 0 は前記第1および第2のデバイス間の最大の絶縁を可能にする磁束量子に等しく、前記バイアスインダクタを流れる電流が第2電流のとき0.5Φ 0 の正味の磁束が前記RF−SQUIDに誘導されて前記第1および第2のデバイス間の最大の結合が可能となる、付記17に記載の超伝導コプレーナ回路。

Claims (20)

  1. 超伝導システムであって、
    コプレーナ超伝導回路を備え、該コプレーナ超伝導回路は、
    第1のグランド面領域と、
    前記コプレーナ超伝導回路の一部によって前記第1のグランド面領域と電気的に絶縁された第2のグランド面領域と、
    第1のポートと第2のポートとを有するチューナブルカプラと、
    を含み、前記チューナブルカプラは、
    前記第1のポートと前記第2のポートとの間に結合された可変インダクタンス結合素子と、
    前記可変インダクタンス結合素子の第1端に結合された第1端と、前記第1のグランド面領域に結合された第2端とを有する第1の終端インダクタと、
    前記可変インダクタンス結合素子の第2端に結合された第1端と、前記第2のグランド面領域に結合された第2端とを有する第2の終端インダクタと、
    を含む、超伝導システム。
  2. 前記可変インダクタンス結合素子は1つまたは複数のジョセフソン接合を含む、請求項1に記載の超伝導システム。
  3. 前記第1の終端インダクタは前記チューナブルカプラの第1のポートに結合され、前記第2の終端インダクタは前記チューナブルカプラの第2のポートに結合される、請求項1に記載の超伝導システム。
  4. 前記第1のポートとジョセフソン接合の第1端との間に結合された第1端と、前記第2のグランド面領域に結合された第2端とを有する第3の終端インダクタと、前記第2のポートと前記ジョセフソン接合の第2端との間に結合された第1端と、前記第1のグランド面領域に結合された第2端とを有する第4の終端インダクタとをさらに備え、前記第1および第3の終端インダクタの等価インダクタンスと、前記ジョセフソン接合と、前記第2および第4の終端インダクタの等価インダクタンスとが組み合わせられてRF−SQUIDが形成される、請求項3に記載の超伝導システム。
  5. 前記ジョセフソン接合に結合された第1端と、前記第2の終端インダクタと前記第4の終端インダクタと前記第2のポートとに結合された第2端とを有する第5のインダクタをさらに備え、前記第1および第3の終端インダクタの等価インダクタンスと、前記ジョセフソン接合と、前記第2および第4の終端インダクタならびに前記第5のインダクタの等価インダクタンスとが組み合わせられてRF−SQUIDが形成される、請求項4に記載の超伝導システム。
  6. 前記RF−SQUIDに誘導結合されたバイアスインダクタをさらに備え、前記バイアスインダクタを流れる電流の量により第1および第2のデバイス間の結合強度が制御される、請求項4に記載の超伝導システム。
  7. バイアスインダクタを流れる電流がゼロ電流のとき第1および第2のデバイス間を結合可能にする正味の磁束は前記RF−SQUIDに誘導されず、前記バイアスインダクタを流れる電流が第1電流のとき約0.4Φ0の正味の磁束が前記RF−SQUIDに誘導され、ここで、Φ0は前記第1および第2のデバイス間の最大の絶縁を可能にする磁束量子に等しく、前記バイアスインダクタを流れる電流が第2電流のとき0.5Φ0の正味の磁束が前記RF−SQUIDに誘導されて、前記第1および第2のデバイス間の最大の結合が可能となる、請求項5に記載の超伝導システム。
  8. 第1のデバイスが量子ビットである、請求項1に記載の超伝導システム。
  9. 第2のデバイスが量子ビットである、請求項7に記載の超伝導システム。
  10. 前記第1のポートに結合された第1のデバイスと前記第2のポートに結合された第2のデバイスとの間に強結合をもたらす低インダクタンス状態と、前記第1のデバイスと前記第2のデバイスとの間に絶縁をもたらす高インダクタンス状態との間で前記可変インダクタンス結合素子のインダクタンスを制御するように構成されたコントローラをさらに備える請求項1に記載の超伝導システム。
  11. 超伝導システムであって、
    コプレーナ回路と、
    コントローラと、を備え、
    前記コプレーナ回路は、
    第1のグランド面領域と、
    超伝導回路の一部によって前記第1のグランド面領域と電気的に絶縁された第2のグランド面領域と、
    第1のポートと第2のポートとを有するチューナブルカプラと、
    を含み、前記チューナブルカプラは、
    ジョセフソン接合と、
    前記ジョセフソン接合の第1端と前記第1のポートとの間に結合された第1端と、前記第1のグランド面領域に結合された第2端とを有する第1の終端インダクタと、
    前記ジョセフソン接合の第2端と前記第2のポートとの間に結合された第1端と、前記第2のグランド面領域に結合された第2端とを有する第2の終端インダクタと、
    前記ジョセフソン接合の第1端と前記第1のポートとの間に結合された第1端と、前記第2のグランド面領域に結合された第2端とを有する第3の終端インダクタと、
    前記ジョセフソン接合の第2端と前記第2のポートとの間に結合された第1端と、前記第1のグランド面領域に結合された第2端とを有する第4の終端インダクタと、
    を含み、
    前記第1および第3の終端インダクタの等価インダクタンスと、前記ジョセフソン接合と、前記第2および第4の終端インダクタの等価インダクタンスとが組み合わせられてRF−SQUIDが形成され、
    前記コントローラは、前記第1のポートに結合された第1のデバイスと前記第2のポートに結合された第2のデバイスとの間に強結合をもたらす低インダクタンス状態と、前記第1のデバイスと前記第2のデバイスとの間に絶縁をもたらす高インダクタンス状態との間で前記ジョセフソン接合のインダクタンスを制御するように構成されている、超伝導システム。
  12. 前記RF−SQUIDに誘導結合されたバイアスインダクタをさらに備え、前記バイアスインダクタを流れる電流の量により前記第1および第2のデバイス間の結合強度が制御される、請求項11に記載の超伝導システム。
  13. バイアスインダクタを流れる電流がゼロ電流のとき前記第1および第2のデバイス間を結合可能にする正味の磁束は前記RF−SQUIDに誘導されず、前記バイアスインダクタを流れる電流が第1電流のとき約0.4Φ0の正味の磁束が前記RF−SQUIDに誘導され、ここで、Φ0は前記第1および第2のデバイス間の最大の絶縁を可能にする磁束量子に等しく、前記バイアスインダクタを流れる電流が第2電流のとき0.5Φ0の正味の磁束が前記RF−SQUIDに誘導されて、前記第1および第2のデバイス間の最大の結合が可能となる、請求項12に記載の超伝導システム。
  14. 前記第1のデバイスが量子ビットである、請求項11に記載の超伝導システム。
  15. 前記第2のデバイスが量子ビットである、請求項14に記載の超伝導システム。
  16. 前記ジョセフソン接合に結合された第1端と、前記第1および第3の終端インダクタの間に結合された第2端とを有する第5のインダクタをさらに備え、前記第1および第3の終端インダクタの等価インダクタンスと、前記ジョセフソン接合と、前記第2および第4の終端インダクタならびに前記第5のインダクタの等価インダクタンスとが組み合わせられて前記RF−SQUIDが形成される、請求項11に記載の超伝導システム。
  17. 超伝導コプレーナ回路であって、
    第1のグランド面領域と、
    前記超伝導コプレーナ回路の一部によって前記第1のグランド面領域と電気的に絶縁された第2のグランド面領域と、
    第1のポートと第2のポートとを有するチューナブルカプラと、
    前記第1のポートに結合された量子ビットと、
    バイアスインダクタと、
    を備え、
    前記チューナブルカプラは、
    可変インダクタンス結合素子と、
    前記可変インダクタンス結合素子の第1端と前記第1のポートとの間に結合された第1端と、前記第1のグランド面領域に結合された第2端とを有する第1の終端インダクタと、
    前記可変インダクタンス結合素子の第2端と前記第2のポートとの間に結合された第1端と、前記第2のグランド面領域に結合された第2端とを有する第2の終端インダクタと、
    ジョセフソン接合の第1端と前記第1のポートとの間に結合された第1端と、前記第2のグランド面領域に結合された第2端とを有する第3の終端インダクタと、
    前記ジョセフソン接合の第2端と前記第2のポートとの間に結合された第1端と、前記第1のグランド面領域に結合された第2端とを有する第4の終端インダクタと、
    前記ジョセフソン接合に結合された第1端と、前記第1および第3の終端インダクタの間に結合された第2端とを有する第5のインダクタと、
    を含み、
    前記第1および第3の終端インダクタの等価インダクタンスと、前記ジョセフソン接合と、前記第2および第4の終端インダクタならびに前記第5のインダクタの等価インダクタンスとが組み合わせられてRF−SQUIDが形成され、
    前記バイアスインダクタは前記RF−SQUIDに誘導結合され、前記バイアスインダクタを流れる電流の量により、前記量子ビットと前記第2のポートに結合された第2のデバイスとの間の結合強度が制御される、超伝導コプレーナ回路。
  18. 前記第2のデバイスが量子ビットである、請求項16に記載の超伝導コプレーナ回路。
  19. 前記バイアスインダクタを流れる電流の量を制御して、前記第1のデバイスと前記第2のデバイスとの間に強結合をもたらす低インダクタンス状態と、前記第1のデバイスと前記第2のデバイスとの間に絶縁をもたらす高インダクタンス状態との間で前記ジョセフソン接合を設定するように構成されたコントローラをさらに備える請求項16に記載の超伝導コプレーナ回路。
  20. 前記バイアスインダクタを流れる電流がゼロ電流のとき前記第1および第2のデバイス間を結合可能にする正味の磁束は前記RF−SQUIDに誘導されず、前記バイアスインダクタを流れる電流が第1電流のとき約0.4Φ0の正味の磁束が前記RF−SQUIDに誘導され、ここで、Φ0は前記第1および第2のデバイス間の最大の絶縁を可能にする磁束量子に等しく、前記バイアスインダクタを流れる電流が第2電流のとき0.5Φ0の正味の磁束が前記RF−SQUIDに誘導されて前記第1および第2のデバイス間の最大の結合が可能となる、請求項16に記載の超伝導コプレーナ回路。
JP2018566871A 2016-06-24 2017-06-06 超伝導チューナブルカプラ Active JP6684366B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/192,756 US9647662B1 (en) 2016-06-24 2016-06-24 Superconducting tunable coupler
US15/192,756 2016-06-24
PCT/US2017/036169 WO2017222806A1 (en) 2016-06-24 2017-06-06 Superconducting tunable coupler

Publications (2)

Publication Number Publication Date
JP2019525452A true JP2019525452A (ja) 2019-09-05
JP6684366B2 JP6684366B2 (ja) 2020-04-22

Family

ID=58644579

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018566871A Active JP6684366B2 (ja) 2016-06-24 2017-06-06 超伝導チューナブルカプラ

Country Status (7)

Country Link
US (1) US9647662B1 (ja)
EP (1) EP3476048B1 (ja)
JP (1) JP6684366B2 (ja)
KR (1) KR102088675B1 (ja)
AU (1) AU2017280880B2 (ja)
CA (1) CA3026499C (ja)
WO (1) WO2017222806A1 (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10769545B2 (en) 2014-06-17 2020-09-08 D-Wave Systems Inc. Systems and methods employing new evolution schedules in an analog computer with applications to determining isomorphic graphs and post-processing solutions
US10042805B2 (en) * 2016-01-21 2018-08-07 Northrop Grumman Systems Corporation Tunable bus-mediated coupling between remote qubits
US10255557B2 (en) 2017-02-15 2019-04-09 Northrop Grumman Systems Corporation XX Coupler for flux qubits
US10074792B1 (en) 2017-03-10 2018-09-11 Northrop Grumman Systems Corporation ZZZ coupler for superconducting qubits
US11895931B2 (en) 2017-11-28 2024-02-06 International Business Machines Corporation Frequency tuning of multi-qubit systems
US10170681B1 (en) 2017-11-28 2019-01-01 International Business Machines Corporation Laser annealing of qubits with structured illumination
US10418540B2 (en) 2017-11-28 2019-09-17 International Business Machines Corporation Adjustment of qubit frequency through annealing
US10355193B2 (en) 2017-11-28 2019-07-16 International Business Machines Corporation Flip chip integration on qubit chips
US10340438B2 (en) 2017-11-28 2019-07-02 International Business Machines Corporation Laser annealing qubits for optimized frequency allocation
US11108380B2 (en) * 2018-01-11 2021-08-31 Northrop Grumman Systems Corporation Capacitively-driven tunable coupling
US10158343B1 (en) * 2018-01-11 2018-12-18 Northrop Grumman Systems Corporation Push-pull tunable coupling
US10749096B2 (en) * 2018-02-01 2020-08-18 Northrop Grumman Systems Corporation Controlling a state of a qubit assembly via tunable coupling
US10097186B1 (en) * 2018-03-02 2018-10-09 Northrop Grumman Systems Corporation Robust tunable coupling between superconductive circuits
CN118364928A (zh) * 2018-03-26 2024-07-19 谷歌有限责任公司 减少量子比特***中的寄生电容
US10540603B2 (en) 2018-06-19 2020-01-21 Northrop Grumman Systems Corporation Reconfigurable quantum routing
US10852366B2 (en) 2018-06-26 2020-12-01 Northrop Grumman Systems Corporation Magnetic flux source system
TR201809195A2 (tr) * 2018-06-28 2018-07-23 Tobb Ekonomi Ve Teknoloji Ueniversitesi Bi̇r nöron devresi̇
JP6856592B2 (ja) * 2018-09-12 2021-04-07 株式会社東芝 電子回路及び計算装置
US11102879B2 (en) 2018-09-20 2021-08-24 International Business Machines Corporation Printed circuit board to dielectric layer transition with controlled impedance and reduced and/or mitigated crosstalk for quantum applications
EP3857619A4 (en) * 2018-10-03 2021-12-08 Anyon Systems Inc. QUBIT CIRCUIT AND PROCEDURE FOR TOPOLOGICAL PROTECTION
US10886049B2 (en) 2018-11-30 2021-01-05 Northrop Grumman Systems Corporation Coiled coupled-line hybrid coupler
US10681842B1 (en) 2019-02-27 2020-06-09 International Business Machines Corporation Monolithic signal carrier device implemented in cryogenic quantum computing applications
US11727295B2 (en) * 2019-04-02 2023-08-15 International Business Machines Corporation Tunable superconducting resonator for quantum computing devices
CN114450697A (zh) * 2019-05-10 2022-05-06 谷歌有限责任公司 频率可调谐量子位控制策略
US11790259B2 (en) 2019-09-06 2023-10-17 D-Wave Systems Inc. Systems and methods for tuning capacitance in quantum devices
JP2023507785A (ja) * 2019-12-20 2023-02-27 ディー-ウェイブ システムズ インコーポレイテッド 量子ビットの容量をチューニングするためのシステム及び方法
US11646734B1 (en) * 2022-05-16 2023-05-09 Northrop Grumman Systems Corporation Microwave-based reset of persistent current qubits
CN115329977B (zh) * 2022-08-08 2023-09-26 北京百度网讯科技有限公司 应用于量子芯片中的耦合组件、量子芯片和量子计算设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008527684A (ja) * 2004-12-30 2008-07-24 ディー−ウェイブ システムズ,インコーポレイテッド 情報処理用の結合方法およびアーキテクチャ
JP2015532806A (ja) * 2012-08-14 2015-11-12 ノースロップ グラマン システムズ コーポレイションNorthrop Grumman Systems Corporation 量子干渉超伝導回路に磁束を印加するためのシステム及び方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3806619B2 (ja) * 2001-06-15 2006-08-09 株式会社日立製作所 超電導単一磁束量子回路
US6518673B2 (en) * 2001-06-15 2003-02-11 Trw Inc. Capacitor for signal propagation across ground plane boundaries in superconductor integrated circuits
US6836141B2 (en) * 2003-04-11 2004-12-28 Northrop Grumman Corporation Superconductor ballistic RAM
US7498832B2 (en) 2007-08-03 2009-03-03 Northrop Grumman Systems Corporation Arbitrary quantum operations with a common coupled resonator
WO2009114805A2 (en) * 2008-03-14 2009-09-17 D-Wave Systems Inc. System, devices and methods for coupling qubits
US7969178B2 (en) 2008-05-29 2011-06-28 Northrop Grumman Systems Corporation Method and apparatus for controlling qubits with single flux quantum logic
US8242799B2 (en) 2010-11-16 2012-08-14 Northrop Grumman Systems Corporation System and method for phase error reduction in quantum systems
US8654578B2 (en) 2011-06-17 2014-02-18 Northrop Grumman Systems Corporation Phase qubit cell having enhanced coherence

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008527684A (ja) * 2004-12-30 2008-07-24 ディー−ウェイブ システムズ,インコーポレイテッド 情報処理用の結合方法およびアーキテクチャ
JP2015532806A (ja) * 2012-08-14 2015-11-12 ノースロップ グラマン システムズ コーポレイションNorthrop Grumman Systems Corporation 量子干渉超伝導回路に磁束を印加するためのシステム及び方法

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
EHARA K. ET AL: "Development of Pulse Transfer Circuits for Serially Biased SFQ Circuits Using the Nb 9-Layer 1-μm P", IEEE TRANSACTIONS ON APPLIED SUPERCONDUCTIVITY, vol. 23, no. 3, JPN6020008345, June 2013 (2013-06-01), US, pages 1300504, XP011513813, ISSN: 0004226428, DOI: 10.1109/TASC.2012.2233535 *
HARRIS R. ET AL.: "Compound Josephson-junction coupler for flux qubits with minimal crosstalk", PHYSICAL REVIEW. B. CONDENSED MATTER AND MATERIALS PHYSICS, vol. 80, no. 5, JPN6020008341, 20 August 2009 (2009-08-20), US, pages 052506 - 1, XP055012344, ISSN: 0004226424, DOI: 10.1103/PhysRevB.80.052506 *
KANG J. H. ET AL.: "Current Recycling and SFQ Signal Transfer in Large Scale RSFQ Circuits", IEEE TRANSACTIONS ON APPLIED SUPERCONDUCTIVITY, vol. 13, no. 2, JPN6020008344, June 2003 (2003-06-01), US, pages 547 - 550, XP011097824, ISSN: 0004226427, DOI: 10.1109/TASC.2003.813932 *
SHIMAZU YOSHIHIRO ET AL.: "Characteristics of Switchable Superconducting Flux Transformer with DC Superconducting Quantum Inter", JAPANESE JOURNAL OF APPLIED PHYSICS, vol. Vol.46, No.4A, JPN6020008343, 15 April 2007 (2007-04-15), JP, pages 1478 - 1481, ISSN: 0004226425 *
YU CHEN ET AL: "Qubit Architecture with High Coherence and Fast Tunable Coupling", PHYSICAL REVIEW LETTERS, vol. 113, no. 22, JPN6020008342, 26 November 2014 (2014-11-26), US, pages 1 - 5, XP055403674, ISSN: 0004226426, DOI: 10.1103/PhysRevLett.113.220502 *

Also Published As

Publication number Publication date
AU2017280880B2 (en) 2019-09-12
EP3476048B1 (en) 2022-04-20
EP3476048A1 (en) 2019-05-01
CA3026499C (en) 2021-07-27
US9647662B1 (en) 2017-05-09
KR102088675B1 (ko) 2020-03-13
AU2017280880A1 (en) 2018-12-20
JP6684366B2 (ja) 2020-04-22
CA3026499A1 (en) 2017-12-28
KR20190015330A (ko) 2019-02-13
WO2017222806A1 (en) 2017-12-28

Similar Documents

Publication Publication Date Title
JP6684366B2 (ja) 超伝導チューナブルカプラ
CA2977780C (en) Magnetic flux control in superconducting devices
JP6553287B2 (ja) 量子ビット読み出しのためのシステムおよび方法
JP5065242B2 (ja) オンチップのミリメートル波用途のための集積回路変圧器デバイス
US10985308B1 (en) Substrate materials for quantum processors
CN109643980A (zh) 用于量子信息处理的基于可调滤波器的无损微波开关
JP2013517706A (ja) 超伝導集積回路のためのシステムおよび方法
JP2004518363A (ja) 一体型横結合伝送線路素子
JP7077402B2 (ja) フリップチップ形状の低フットプリント共振器
JP6771660B2 (ja) 量子信号クロストークを低減させるための多層プリント回路板
JP7064599B2 (ja) 容量駆動の調整可能な結合
JPH07105642B2 (ja) 超電導可変位相シフタ
US20200091867A1 (en) Electronic circuit, oscillator, and calculating device
Ranzani et al. A 4: 1 transmission-line impedance transformer for broadband superconducting circuits
US20180191325A1 (en) Transmission line transformers
JP6839030B2 (ja) 集積回路
CN110324018A (zh) 一种微波信号环形传输结构
US20230127101A1 (en) Superconducting circuit
US11916513B2 (en) Oscillator
US8680935B2 (en) High frequency coaxial balun and transformer
US20220236342A1 (en) Oscillator
Shu et al. Modeling of planar transformer with a unified CPW model
JP2023148206A (ja) 超伝導量子回路装置
JPS62168401A (ja) 共平面ハイブリツド回路
Cho et al. A methodology for design of multilayer microwave circuits

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181220

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200310

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200327

R150 Certificate of patent or registration of utility model

Ref document number: 6684366

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250