JP2019524982A - Ｉｉｉａ族窒化物成長システムおよび方法 - Google Patents

Ｉｉｉａ族窒化物成長システムおよび方法 Download PDF

Info

Publication number
JP2019524982A
JP2019524982A JP2018562262A JP2018562262A JP2019524982A JP 2019524982 A JP2019524982 A JP 2019524982A JP 2018562262 A JP2018562262 A JP 2018562262A JP 2018562262 A JP2018562262 A JP 2018562262A JP 2019524982 A JP2019524982 A JP 2019524982A
Authority
JP
Japan
Prior art keywords
gan
layer
gallium
sputtering
growing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018562262A
Other languages
English (en)
Inventor
ジョルゲンソン，ロビー
Original Assignee
ジョルゲンソン，ロビー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ジョルゲンソン，ロビー filed Critical ジョルゲンソン，ロビー
Publication of JP2019524982A publication Critical patent/JP2019524982A/ja
Priority to JP2022064068A priority Critical patent/JP2022105014A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10323—Aluminium nitride [AlN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)

Abstract

窒化ガリウム（ＧａＮ）構造を成長させるためのシステムおよび方法であって、該システムおよび方法は：鋳型を提供する工程と；第１のスパッタリングプロセスを使用して、鋳型上で少なくとも第１のＧａＮ層を成長させる工程と；を含み、ここで、第１のスパッタリングプロセスは：スパッタリングターゲットの温度を制御する工程と、ガリウムリッチ条件とガリウムリーン条件との間で調節する工程と、を含み、ここで、ガリウムリッチ条件は、１より大きい第１の値を有するガリウム対窒素比を含み、ここで、ガリウムリーン条件は、第１の値よりも小さい第２の値を有するガリウム対窒素比を含む。いくつかの実施形態は、システムへと基板ウェハを装填し、システムからＧａＮ構造を取り除くように構成されたロードロックと；複数の堆積チャンバーと；を含み、ここで、複数の堆積チャンバーは、基板ウェハを含む鋳型上に少なくとも第１のＧａＮ層を成長させるように構成されたＧａＮ堆積チャンバーを含む。【選択図】図３

Description

＜関連出願への相互参照＞
この出願は、３５ Ｕ．Ｓ．Ｃ． §１１９（ｅ）の下で、２０１６年５月２６日にＲｏｂｂｉｅ Ｊ． Ｊｏｒｇｅｎｓｏｎにより申請され、「Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｇａｌｌｉｕｍ Ｎｉｔｒｉｄｅ ｂｙ Ｍａｇｎｅｔｒｏｎ Ｓｐｕｔｔｅｒｉｎｇ／ＰＶＤ Ｍａｔｅｒｉａｌｓ， Ｐｒｏｃｅｓｓ ａｎｄ Ｅｑｕｉｐｍｅｎｔ」と題された米国仮特許出願第６２／３４２，０２６号と、２０１６年９月８日にＲｏｂｂｉｅ Ｊ． Ｊｏｒｇｅｎｓｏｎにより申請され、「ＳＹＳＴＥＭ ＡＮＤ ＭＥＴＨＯＤ ＦＯＲ ＤＯＰＩＮＧ ＧＡＬＬＩＵＭ ＮＩＴＲＩＤＥ ＤＵＲＩＮＧ ＧＲＯＷＴＨ ＢＹ ＰＨＹＳＩＣＡＬ ＶＡＰＯＲ ＤＥＰＯＳＩＴＩＯＮ ＡＮＤ ＲＥＳＵＬＴＩＮＧ ＭＡＴＥＲＩＡＬＳ ＡＮＤ ＤＥＶＩＣＥＳ」と題された米国仮特許出願第６２／３８５，０８９号と、２０１６年９月１９日にＲｏｂｂｉｅ Ｊ． Ｊｏｒｇｅｎｓｏｎにより申請され、「ＳＹＳＴＥＭ ＡＮＤ ＭＥＴＨＯＤ ＦＯＲ ＤＯＰＩＮＧ ＧＡＬＬＩＵＭ ＮＩＴＲＩＤＥ ＤＵＲＩＮＧ ＧＲＯＷＴＨ ＢＹ ＰＨＹＳＩＣＡＬ ＶＡＰＯＲ ＤＥＰＯＳＩＴＩＯＮ ＡＮＤ ＲＥＳＵＬＴＩＮＧ ＭＡＴＥＲＩＡＬＳ ＡＮＤ ＤＥＶＩＣＥＳ」と題された米国仮特許出願第６２／３９６，６４６号と、２０１６年１０月２５日にＲｏｂｂｉｅ Ｊ． Ｊｏｒｇｅｎｓｏｎらにより申請され、「ＧＡＬＬＩＵＭ ＮＩＴＲＩＤＥ ＧＲＯＷＴＨ ＢＹ ＳＰＵＴＴＥＲＩＮＧ ＡＮＤ ＲＥＳＵＬＴＩＮＧ ＭＡＴＥＲＩＡＬＳ ＡＮＤ ＤＥＶＩＣＥＳ」と題された米国仮特許出願第６２／４１２，６９４号と、２０１７年２月２２日にＲｏｂｂｉｅ Ｊ． Ｊｏｒｇｅｎｓｏｎにより申請され、「ＧＡＬＬＩＵＭ ＮＩＴＲＩＤＥ ＧＲＯＷＴＨ ＢＹ ＳＰＵＴＴＥＲＩＮＧ ＡＮＤ ＲＥＳＵＬＴＩＮＧ ＭＡＴＥＲＩＡＬＳ ＡＮＤ ＤＥＶＩＣＥＳ」と題された米国仮特許出願第６２／４６２，１６９号と、の優先権の利益を主張し、各出願はその全体を引用することによって本明細書に組み込まれる。
本出願は、先の出願である：−２０１６年１０月１４日に申請され、「ＳＹＳＴＥＭ ＡＮＤ ＭＥＴＨＯＤ ＦＯＲ ＬＩＧＨＴ−ＥＭＩＴＴＩＮＧ ＤＥＶＩＣＥＳ ＯＮ ＬＡＴＴＩＣＥ−ＭＡＴＣＨＥＤ ＭＥＴＡＬ ＳＵＢＳＴＲＡＴＥＳ」と題され、そして２０１７年４月２０日に出願公開米国特許第２０１７／０１１０６２６号として公開された米国特許出願第１５／２９４，５５８号と；−２０１５年１０月１６日に申請され「ＭＥＴＨＯＤ ＡＮＤ ＨＹＰＥＲ ＥＭＩＳＳＩＯＮ ＧＲＥＥＮ ＬＩＧＨＴ−ＥＭＩＴＴＩＮＧ ＤＩＯＤＥ ＯＮ ＬＡＴＴＩＣＥ−ＭＡＴＣＨＥＤ ＭＥＴＡＬ ＳＵＢＳＴＲＡＴＥＳ ＦＯＲ ＡＤＶＡＮＣＥＤ ＯＰＴＩＣＡＬ ＦＩＢＥＲ ＮＥＴＷＯＲＫＩＮＧ」と題された米国仮特許出願第６２／２４２，６０４号と；に関連し、それらの出願は、その全体を引用することによって本明細書に組み込まれる。
本出願はまた、先の出願である：−２００６年８月６日に申請され、「ＩＩＩ−ＮＩＴＲＩＤＥ ＬＩＧＨＴ−ＥＭＩＴＴＩＮＧ ＤＥＶＩＣＥＳ ＷＩＴＨ ＯＮＥ ＯＲ ＭＯＲＥ ＲＥＳＯＮＡＮＣＥ ＲＥＦＬＥＣＴＯＲＳ ＡＮＤ ＲＥＦＬＥＣＴＩＶＥ ＥＮＧＩＮＥＥＲＥＤ ＧＲＯＷＴＨ ＴＥＭＰＬＡＴＥＳ ＦＯＲ ＳＵＣＨ ＤＥＶＩＣＥＳ， ＡＮＤ ＭＥＴＨＯＤＳ」と題された米国仮特許出願第６０／８３５，９３４号と；−２００６年８月７日に申請され、「ＩＩＩ−ＮＩＴＲＩＤＥ ＬＩＧＨＴ−ＥＭＩＴＴＩＮＧ ＤＥＶＩＣＥＳ ＷＩＴＨ ＯＮＥ ＯＲ ＭＯＲＥ ＲＥＳＯＮＡＮＣＥ ＲＥＦＬＥＣＴＯＲＳ ＡＮＤ ＲＥＦＬＥＣＴＩＶＥ ＥＮＧＩＮＥＥＲＥＤ ＧＲＯＷＴＨ ＴＥＭＰＬＡＴＥＳ ＦＯＲ ＳＵＣＨ ＤＥＶＩＣＥＳ， ＡＮＤ ＭＥＴＨＯＤＳ」と題された米国仮特許出願第６０／８２１，５８８号と；−２００８年２月２５日に申請され、「ＣＵＲＲＥＮＴ−ＩＮＪＥＣＴＩＮＧ／ＴＵＮＮＥＬＩＮＧ ＬＩＧＨＴ ＥＭＩＴＴＩＮＧ ＤＥＶＩＣＥ ＡＮＤ ＭＥＴＨＯＤ」と題された米国仮特許出願第６１／０６６，９６０号と；−２０１２年３月１４日に申請され、「ＭＥＴＡＬＬＯ−ＳＥＭＩＣＯＮＤＵＣＴＯＲ ＳＴＲＵＣＴＵＲＥＳ ＦＯＲ ＩＩＩ−ＮＩＴＲＩＤＥ ＤＥＶＩＣＥＳ」と題された米国仮特許出願第６１／６１０，９４３号と；−２０１２年４月１３日に申請され、「ＳＴＲＵＣＴＵＲＥＳ ＦＯＲ ＩＩＩ−ＮＩＴＲＩＤＥ ＤＥＶＩＣＥＳ」と題された米国仮特許出願第６１／６２３，８８５号と；−２０１２年６月４日に申請され、「ＭＥＴＡＬ−ＢＡＳＥ ＴＲＡＮＳＩＳＴＯＲＳ ＦＯＲ ＩＩＩ−ＮＩＴＲＩＤＥ ＤＥＶＩＣＥＳ」と題された米国仮特許出願第６１／６５５，４７７号と；−２０１１年３月２９日に発行され、「ＩＩＩ−ＮＩＴＲＩＤＥ ＬＩＧＨＴ−ＥＭＩＴＴＩＮＧ ＤＥＶＩＣＥＳ ＷＩＴＨ ＯＮＥ ＯＲ ＭＯＲＥ ＲＥＳＯＮＡＮＣＥ ＲＥＦＬＥＣＴＯＲＳ ＡＮＤ ＲＥＦＬＥＣＴＩＶＥ ＥＮＧＩＮＥＥＲＥＤ ＧＲＯＷＴＨ ＴＥＭＰＬＡＴＥＳ ＦＯＲ ＳＵＣＨ ＤＥＶＩＣＥＳ， ＡＮＤ ＭＥＴＨＯＤＳ」と題された米国特許第７，９１５，６２４号と；−２０１２年８月２８日に発行され、「ＩＩＩ−ＮＩＴＲＩＤＥ ＬＩＧＨＴ−ＥＭＩＴＴＩＮＧ ＤＥＶＩＣＥＳ ＷＩＴＨ ＲＥＦＬＥＣＴＩＶＥ ＥＮＧＩＮＥＥＲＥＤ ＧＲＯＷＴＨ ＴＥＭＰＬＡＴＥＳ ＡＮＤ ＭＥＴＨＯＤＳ ＯＦ ＭＡＮＵＦＡＣＴＵＲＥ」と題された米国特許第８，２５３，１５７号（現在は米国特許第７，９１５，６２４号である出願の分割）と；−２０１４年１１月１８日に発行され、「ＩＩＩ−ＮＩＴＲＩＤＥ ＬＩＧＨＴ−ＥＭＩＴＴＩＮＧ ＤＥＶＩＣＥＳ ＷＩＴＨ ＲＥＦＬＥＣＴＩＶＥ ＥＮＧＩＮＥＥＲＥＤ ＧＲＯＷＴＨ ＴＥＭＰＬＡＴＥＳ ＡＮＤ ＭＡＮＵＦＡＣＴＵＲＩＮＧ ＭＥＴＨＯＤ」と題された米国特許第８，８９０，１８３号（現在は米国特許第８，２５３，１５７号である出願の分割）と；−２０１０年１１月３０日に発行され、「ＣＵＲＲＥＮＴ−ＩＮＪＥＣＴＩＮＧ／ＴＵＮＮＥＬＩＮＧ ＬＩＧＨＴ−ＥＭＩＴＴＩＮＧ ＤＥＶＩＣＥ ＡＮＤ ＭＥＴＨＯＤ」と題された米国特許第７，８４２，９３９号と；−２０１４年１０月２１日に発行され、「ＭＥＴＨＯＤ ＯＦ ＦＯＲＭＩＮＧ ＣＵＲＲＥＮＴ−ＩＮＪＥＣＴＩＮＧ／ＴＵＮＮＥＬＩＮＧ ＬＩＧＨＴ−ＥＭＩＴＴＩＮＧ ＤＥＶＩＣＥ」と題された米国特許第８，８６５，４９２号（現在は米国特許第７，８４２，９３９号である出願の分割）と；−２０１７年３月２８日に発行され、「ＭＡＴＥＲＩＡＬＳ， ＳＴＲＵＣＴＵＲＥＳ， ＡＮＤ ＭＥＴＨＯＤＳ ＦＯＲ ＯＰＴＩＣＡＬ ＡＮＤ ＥＬＥＣＴＲＩＣＡＬ ＩＩＩ−ＮＩＴＲＩＤＥ ＳＥＭＩＣＯＮＤＵＣＴＯＲ ＤＥＶＩＣＥＳ」と題された米国特許第９，６０８，１４５号と；に関連し、これらの文献は、その全体を引用することによって本明細書に組み込まれる。
本明細書に記載される多数の実施形態が存在し、それらの各々は、本明細書に記載され、および／または引用により組み込まれた１つ以上の他の実施形態と組み合わせることができる。他のいくつかの実施形態では、本発明は、様々な実施形態の大部分の特徴を包含する部分的組み合わせを提供するが、本明細書に個々に示され記載される１つ以上の特徴を省略している。
本発明は、半導体デバイス（ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｄｅｖｉｃｅｓ）の分野、および半導体デバイスを製造する方法に関し、より具体的には、ＩＩＩ族窒化物デバイスを成長させるための材料、構造、および方法に関する。
非特許文献１は、参照により本明細書に組み込まれる。
非特許文献２は、参照により本明細書に組み込まれる。
非特許文献３は、参照により本明細書に組み込まれる。
非特許文献４は、参照により本明細書に組み込まれる。
非特許文献５は、参照により本明細書に組み込まれる。
非特許文献６は、参照により本明細書に組み込まれる。
非特許文献７は、参照により本明細書に組み込まれる。
非特許文献８は、参照により本明細書に組み込まれる。
非特許文献９は、参照により本明細書に組み込まれる。
非特許文献１０は、参照により本明細書に組み込まれる。
非特許文献１１は、参照により本明細書に組み込まれる。
非特許文献１２は、参照により本明細書に組み込まれる。
特許文献１は、参照により本明細書に組み込まれる。
特許文献２は、参照により本明細書に組み込まれる。
特許文献３は、参照により本明細書に組み込まれる。
２０１１年２月１日に発行され、「ＧＲＯＷＴＨ ＯＦ ＬＯＷ ＤＩＳＬＯＣＡＴＩＯＮ ＤＥＮＳＩＴＹ ＧＲＯＵＰ−ＩＩＩ ＮＩＴＲＩＤＥＳ ＡＮＤ ＲＥＬＡＴＥＤ ＴＨＩＮ−ＦＩＬＭ ＳＴＲＵＣＴＵＲＥＳ」と題された、Ｐ．Ｉ．Ｃｏｈｅｎに対する米国特許第７，８７９，６９７号は、参照により本明細書に組み込まれる。
米国特許第６，３２３，４１７号、「ＭＥＴＨＯＤ ＯＦ ＭＡＫＩＮＧ Ｉ−ＩＩＩ−ＶＩ ＳＥＭＩＣＯＮＤＵＣＴＯＲ ＭＡＴＥＲＩＡＬＳ ＦＯＲ ＵＳＥ ＩＮ ＰＨＯＴＯＶＯＬＴＡＩＣ ＣＥＬＬＳ」、Ｔｉｍｏｔｈｙ Ｊ． Ｇｉｌｌｅｓｐｉｅら、２００１年１１月２７日 米国特許第６，６９２，５６８号、「ＭＥＴＨＯＤ ＡＮＤ ＡＰＰＡＲＡＴＵＳ ＦＯＲ ＰＲＯＤＵＣＩＮＧ ＭＨＩＮ ＣＯＬＵＭＮＳ ＡＮＤ ＭＨＩＮ ＭＡＴＥＲＩＡＬＳ ＧＲＯＷＮ ＴＨＥＲＥＯＮ」、Ｊ．Ｊ．Ｃｕｏｍｏ、２００４年２月１７日 米国特許第６，７８４，０８５号、「ＭＩＩＮ ＢＡＳＥＤ ＭＡＴＥＲＩＡＬＳ ＡＮＤ ＭＥＴＨＯＤＳ ＡＮＤ ＡＰＰＡＲＡＴＵＳ ＦＯＲ ＰＲＯＤＵＣＩＮＧ ＳＡＭＥ」、Ｊ．Ｊ． Ｃｕｏｍｏ、２００４年８月３１日
「Ｍａｇｎｅｔｒｏｎ Ｓｐｕｔｔｅｒ Ｅｐｉｔａｘｙ ｏｆ Ｇａｌｌｉｕｍ Ｎｉｔｒｉｄｅ ｏｎ （０００１） Ｓａｐｐｈｉｒｅ」、Ｍａｔｅｒｉａｌｓ Ｓｃｉｅｎｃｅ Ｆｏｒｕｍ、Ｖｏｌｓ． ２６４−２６８、ｐｐ． １２２９−１２３４（１９９８）、Ｊ．Ｂ．Ｗｅｂｂ、Ｄ．Ｎｏｒｔｈｃｏｔｔ、Ｓ．Ｃｈａｒｂｏｎｎｅａｕ、Ｆ．Ｙａｎｇ、Ｄ．Ｊ．Ｌｏｃｋｗｏｏｄ、Ｏ．Ｍａｌｖｅｚｉｎ、Ｐ．Ｓｉｎｇｈ、Ｊ．Ｃｏｒｂｅｔｔ 「Ｔｈｅｒｍａｌ Ｅｘｐａｎｓｉｏｎ ｏｆ Ｇａｌｌｉｕｍ Ｎｉｔｒｉｄｅ」、Ｊ． Ａｐｐｌ． Ｐｈｙｓ．、４９０９ ７６ （８） （１９９４）、Ｍ． Ｌｅｓｚｃｚｙｎｓｋｉ、Ｔ． Ｓｕｓｋｉ、Ｈ． Ｔｅｉｓｓｅｙｒｅ、Ｐ． Ｐｅｒｌｉｎ、Ｉ． Ｇｒｚｅｇｏｒｙ、Ｊ． Ｊｕｎ、Ｓ． Ｐｏｒｏｗｓｋｉ、Ｔ． Ｄ． Ｍｏｕｓｔａｋａｓ 「Ｉｍｐｒｏｖｅｄ Ｕｎｄｅｒｓｔａｎｄｉｎｇ ａｎｄ Ｃｏｎｔｒｏｌ ｏｆ Ｍｇ−ｄｏｐｅｄ ＧａＮ ｂｙ Ｐｌａｓｍａ Ａｓｓｉｓｔｅｄ Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ」、ｈｔｔｐ：／／ｈｄｌ．ｈａｎｄｌｅ．ｎｅｔ／１８５３／１６２２８（２００７）の学術論文、Ｓ． Ｄ． Ｂｕｒｎｈａｍ、 「Ｓｔｒｅｓｓ Ｅｖｏｌｕｔｉｏｎ Ｄｕｒｉｎｇ Ｇｒｏｗｔｈ ｏｆ ＧａＮ （０００１）／Ａｌ２Ｏ３（０００１） ｂｙ Ｒｅａｃｔｉｖｅ ＤＣ Ｍａｇｎｅｔｒｏｎ Ｓｐｕｔｔｅｒ Ｅｐｉｔａｘｙ」、Ｊ． Ｐｈｙｓ． Ｄ： Ａｐｐｌ． Ｐｈｙｓ．４７、１４５３０１（２０１４）、Ｍ．Ｊｕｎａｉｄ、Ｐ．Ｓａｎｄｓｔｒｏｍ、Ｊ．Ｐａｌｉｓａｉｔｉｓ、Ｖ．Ｄａｒａｋｃｈｉｅｖａ、Ｃ−Ｌ Ｈｓｉａｏ、Ｐ．Ｏ．Ａ．Ｐｅｒｓｓｏｎ、Ｌ．Ｈｕｌｔｍａｎ、Ｊ．Ｂｉｒｃｈ 「Ａ ｒｏｕｔｅ ｔｏ Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｇｒｏｗｔｈ ｏｆ Ｓｉｎｇｌｅ Ｃｒｙｓｔａｌ ＧａＮ ｏｎ Ｓａｐｐｈｉｒｅ」、Ｊ． Ｍａｔｅｒ． Ｃｈｅｍ． Ｃ、３、７４２８−７４３６（２０１５）、Ｍｏｔａｍｅｄｉ、Ｐｏｕｙａｎ、Ｄａｌｉｌｉ、Ｎｅｄａ、Ｃａｄｉｅｎ、Ｋｅｎｎｅｔｈ 「Ｘ−ｒａｙ ａｎｄ Ｒａｍａｎ Ａｎａｌｙｓｅｓ ｏｆ ＧａＮ Ｐｒｏｄｕｃｅｄ ｂｙ Ｕｌｔｒａｈｉｇｈ−ｒａｔｅ Ｍａｇｎｅｔｒｏｎ Ｓｐｕｔｔｅｒ Ｅｐｉｔａｘｙ」、Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ、８１、１７９７（２００２）、Ｍｉｎｓｅｏ Ｐａｒｋ、Ｊ．−Ｐ． Ｍａｒｉａ、Ｊ．Ｊ．Ｃｕｏｍｏ、Ｙ．Ｃ．Ｃｈａｎｇ、Ｊ．Ｆ．Ｍｕｔｈ、Ｒ．Ｍ．Ｋｏｌｂａｓ、Ｒ．Ｊ．Ｎｅｍａｎｉｃｈ、Ｅ．Ｃａｒｌｓｏｎ、Ｊ．Ｂｕｍｇａｒｎｅｒ 「Ｓｔｒｕｃｔｕｒａｌ Ｐｒｏｐｅｒｔｉｅｓ ｏｆ ＧａＮ Ｌａｙｅｒｓ Ｇｒｏｗｎ ｏｎ Ａｌ２Ｏ３ （０００１） ａｎｄ ＧａＮ／Ａｌ２Ｏ３ Ｔｅｍｐｌａｔｅ ｂｙ Ｒｅａｃｔｉｖｅ Ｒａｄｉｏ−Ｆｒｅｑｕｅｎｃｙ Ｍａｇｎｅｔｒｏｎ Ｓｐｕｔｔｅｒ Ｅｐｉｔａｘｙ」、Ｖａｃｕｕｍ（１２５ ｖｏｌ．）、ｐｐ．１３３−１４０（２０１６）、 Ｈｉｒｏｙｕｋｉ Ｓｈｉｎｏｄａ、Ｎｏｂｕｋｉ Ｍｕｔｓｕｋｕｒａ 「Ｍａｇｎｅｔｒｏｎ Ｓｐｕｔｔｅｒ Ｅｐｉｔａｘｙ ｏｆ ＧａＮ Ｅｐｉｌａｙｅｒｓ ａｎｄ Ｎａｎｏｒｏｄｓ」、Ｌｉｎｋｏｐｉｎｇ Ｓｔｕｄｉｅｓ ｉｎ Ｓｃｉｅｎｃｅ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ、学術論文Ｎｏ．１４８２、Ｌｉｎｋｏｐｉｎｇ Ｕｎｉｖｅｒｓｉｔｙ（２０１２）、Ｍｕｈａｍｍａｄ Ｊｕｎａｉｄ 「Ｓｐｕｔｔｅｒｉｎｇ ｙｉｅｌｄ ｉｎｃｒｅａｓｅ ｗｉｔｈ ｔａｒｇｅｔ ｔｅｍｐｅｒａｔｕｒｅ ｆｏｒ Ａｇ」、Ｎｕｃｌｅａｒ Ｉｎｓｔｒｕｍｅｎｔｓ ａｎｄ Ｍｅｔｈｏｄｓ ｉｎ Ｐｈｙｓｉｃｓ Ｒｅｓｅａｒｃｈ Ｂ、ｖｏｌ． ８２、ｐｐ．２５５−２５８（１９９３）、Ｒ．Ｂｅｈｒｉｓｃｈ、Ｗ．Ｅｃｋｓｔｅｉｎ、 「Ｓｔｒｅｓｓ ｃｏｎｔｒｏｌ ｉｎ ＧａＮ ｇｒｏｗｎ ｏｎ ｓｉｌｉｃｏｎ （１１１） ｂｙ ｍｅｔａｌｏｒｇａｎｉｃ ｖａｐｏｒ ｐｈａｓｅ ｅｐｉｔａｘｙ」、Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ、７９、３２３０（２００１）、Ｅ．Ｆｅｌｔｉｎ、Ｂ．Ｂｅａｕｍｏｎｔ、Ｍ．Ｌａｕｇｔ、Ｐ．ｄｅ Ｍｉｅｒｒｙ、Ｐ．Ｖｅｎｎｅｇｕｅｓ、Ｈ．Ｌａｈｒｅｃｈｅ、Ｍ．Ｌｅｒｏｕｘ、Ｐ．Ｇｉｂａｒｔ 「ＡｌＮ／ＡｌＧａＮ ｓｕｐｅｒｌａｔｔｉｃｅｓ ａｓ ｄｉｓｌｏｃａｔｉｏｎ ｆｉｌｔｅｒ ｆｏｒ ｌｏｗ−ｔｈｒｅａｄｉｎｇ−ｄｉｓｌｏｃａｔｉｏｎ ｔｈｉｃｋ ＡｌＧａＮ ｌａｙｅｒｓ ｏｎ ｓａｐｐｈｉｒｅ」、Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ、８１、６０４（２００２）、Ｈｏｎｇ−Ｍｅｉ Ｗａｎｇ、Ｊｉａｎ−Ｐｉｎｇ Ｚｈａｎｇ、Ｃｈａｎｇ−Ｑｉｎｇ Ｃｈｅｎ、Ｑ． Ｆａｒｅｅｄ、Ｊｉｎ−Ｗｅｉ Ｙａｎｇ、Ｍ． Ａｓｉｆ Ｋｈａｎ 「Ｓｔｒｅｓｓ ｅｎｇｉｎｅｅｒｉｎｇ ｗｉｔｈ ＡｌＮ／ＧａＮ ｓｕｐｅｒｌａｔｔｉｃｅｓ ｆｏｒ ｅｐｉｔａｘｉａｌ ＧａＮ ｏｎ ２００ ｍｍ ｓｉｌｉｃｏｎ ｓｕｂｓｔｒａｔｅｓ ｕｓｉｎｇ ａ ｓｉｎｇｌｅ ｗａｆｅｒ ｒｏｔａｔｉｎｇ ｄｉｓｋ ＭＯＣＶＤ ｒｅａｃｔｏｒ」、Ｊｏｕｒｎａｌ ｏｆ Ｍａｔｅｒｉａｌｓ Ｒｅｓｅａｒｃｈ、ｖｏｌ．３０、ｉｓｓｕｅ １９、ｐｐ．２８４６−２８５８（２０１５）、Ｊ． Ｓｕ、Ｅ． Ａｒｍｏｕｒ、Ｂ． Ｋｒｉｓｈｎａｎ、Ｓｏｏ Ｍｉｎ Ｌｅｅ、Ｇ． Ｐａｐａｓｏｕｌｉｏｔｉｓ
いくつかの実施形態では、本発明は、固体のガリウムターゲットを活用して、エピタキシャル原子層スパッタリング（ＥＡＬＳ）を提供する（いくつかのそのような実施形態では、ＥＡＬＳはマグネトロンスパッタリングを含む）。いくつかの実施形態では、柱状成長が避けられる場合、本発明は、二次元（２Ｄ）段差成長を用いて膜を生成する。そのようなプロセスは、水素および炭素が少量である、高品質の窒化ガリウム（ＧａＮ）膜を可能とする。いくつかの実施形態では、有機金属気相成長法（ＭＯＣＶＤ）の場合とは異なり、有機金属類は必要とされない。いくつかの実施形態では、プロセスの間に使用されるプラズマは、高品質の膜を依然として維持している間、必要とされる成長温度を低下させ（ＭＯＣＶＤと比較して）、成長速度を増加させる（分子線エピタキシ（ＭＢＥ）と比較して）。
いくつかの実施形態では、本発明は、現在の産業の機能のエンベロープを押す、高品質の費用対効果の高いエピタキシャル材料を成長させるためのシステムおよび方法を提供する。いくつかの実施形態では、そのような材料は、合体前により大きいエピタキシャル領域を有し、異なる密度のミスフィット転位を有する。
いくつかの実施形態では、関連するイオンの相互作用（ａｓｓｏｃｉａｔｅｄ ｉｏｎ ｉｎｔｅｒａｃｔｉｏｎ）は、より薄い膜厚内で、ＭＯＣＶＤの純粋な温熱環境と比較して、その密度の転位を自己消滅させる（自己反応する）。
さらに、ＧａＮと基板との間に熱収縮差が存在するが故に（例えば異なる熱膨張率（ＣＴＥ）が原因で）、いくつかの実施形態では、ＧａＮが、ＭＯＣＶＤによって使用される温度よりも低い温度で、サファイヤ上で成長させられる場合、後のウェハの反りおよびウェハ応力の度合いが縮小される。これは、ウェハクラッキングと、エピタキシークラッキングと、非均一性と、より厚いサファイヤ基板の必要性と、後の活性領域成長のためのＭＯＣＶＤシステムにおける処理されたウェハポケットの必要性との多くの問題を解決する。
窒化ガリウム（ＧａＮ）ベースのデバイスを成長させるための方法（１０１）のフローチャートである。 ＧａＮベースのデバイスを成長させるためのシステム（２０１）の概略図である。 ＧａＮ構造（３０１）の概略図である。 低温ＩＩＩＡ族窒化物スパッタリングシステム（４０１）の概略図である。 本発明のいくつかの実施形態の様々なエピタキシャル成長モードを例示する、複数の成長モード（５０１）の概略図を含む。 ＧａＮ成長の一組の原子間力顕微鏡（ＡＦＭ）画像（５０２）である。 図３のＧａＮ構造（３０１）において明示された、ＡｌＮ層およびＧａＮ層に関する厚さ（ナノメートル）の表（６０１）である。 表（６０１）の続きである。 本発明のいくつかの実施形態に従って生成されたＧａＮに関する、ωロッキングカーブ半値全幅（ＦＷＨＭ）Ｘ線回折（ＸＲＤ）値（ａｒｃｓｅｃ）を示す表（７０１）である。 表（７０１）の続きである。 電子機器および固体素子照明（ＳＳＬ）のための、鋳型およびデバイスエピタキシーシステム（８０１）の概略図である。 電子機器およびＳＳＬのための鋳型およびデバイスエピタキシーシステム（８０２）の概略図である。 電子機器およびＳＳＬのための鋳型およびデバイスエピタキシープロセス（９０１）の概略図である。 本発明のいくつかの実施形態に従って生成されたハフニウムドープ窒化ガリウムに関する、ｎ型キャリア濃度（１立方センチメートル当たり）対吸着原子移動度（ｃｍ２／Ｖ・ｓ）を示すグラフ（１００１）である。 本発明のいくつかの実施形態に従って生成されたＧａＮに関する、Ｘ線回折（ＸＲＤ）データを示すグラフ（１１０１）である。 後のＬＥＤエピタキシャル成長のためのＧａＮ鋳型構造（１２０１）の概略図である。 ＧＥＭＭ／ＧａＮのエピタキシャルスタック構造（１３０１）の概略図である。 本発明のいくつかの実施形態に従って生成されたＧａＮに関するＸ線回折（ＸＲＤ）データのグラフ（１４０１）である。 本発明のいくつかの実施形態に従って生成されたＧａＮに関するＸ線回折（ＸＲＤ）データのグラフ（１４０２）である。 本発明のいくつかの実施形態に従って生成されたＧａＮに関するＸ線回折（ＸＲＤ）データのグラフ（１４０３）である。 本発明のいくつかの実施形態に従って生成されたＧａＮに関するＸ線回折（ＸＲＤ）データのグラフ（１４０４）である。 本発明のいくつかの実施形態に従って生成されたＧＥＭＭ上のＧａＮに関する、原子間力顕微鏡（ＡＦＭ）データのチャート（１５０１）である。 本発明のいくつかの実施形態に従って生成されたＧＥＭＭ／ＧａＮ（実線）対従来のＡｌＮ／ＧａＮ分布ブラッグ反射器（ＤＢＲ）（点線）の反射率の比較を示すグラフ（１６０１）である。 窒化ガリウム（ＧａＮ）に関する推定のスパッタ率対ガリウムターゲットの温度のグラフ（１７０１）である。 スパッタリングシステム（１８０１）の概略図である。
以下の詳細は例証目的で多くの細目を含んでいるが、当業者は以下の詳細に対する多くの変形や変化が本発明の範囲内であることを認識するであろう。特定の例は特定の実施形態を例証するために使用されるが；しかしながら、請求項に記載される本発明はこうした例にだけ制限されるように意図されておらず、むしろ付属の請求項の全範囲を含んでいる。これに応じて、本発明の以下の好ましい実施形態は、本発明の主題の一般法則を失うことなく、かつ、本発明の主題に制約を課すことなく述べられている。さらに、好ましい実施形態の以下の詳細な記載では、本発明の一部を形成する添付の図面について言及されており、これらは本発明が実施され得る特定の実施形態を例証する目的で示されている。他の実施形態を利用してもよく、本発明の範囲から逸脱することなく構造的な変化がなされることを理解されたい。図中で示され、本明細書で記載される実施形態は、すべての特定の実施形態には含まれていない特徴を含むこともある。特別な実施形態が記載された特徴のすべての部分集合のみを含むこともあれば、特別な実施形態が記載された特徴をすべて含むこともある。
同じ参照番号が多くの図で現われる同一の構成要素を指すために使用されるように、図面で現われる参照番号の最初の桁は、その構成要素が最初に導入される図面の番号に対応する。信号と接続は同じ参照番号またはラベルによって参照されることもあり、実際の意味は記載の文脈での使用から明らかになる。
明細書において使用されるように、「基板」という用語は、その上でプロセスが実施される材料を意味し、基板はケイ素、サファイヤまたは他の適する材料を含む。
明細書において使用されるように、「鋳型」という用語は、エピタキシャル成長に適するベースを形成する１つ以上の層を意味し、鋳型は、ケイ素、サファイヤ、ＧａＮ／ケイ素、ＧａＮ／サファイヤ、ＧａＮ／窒化アルミニウム（ＡｌＮ）、ＧａＮ／窒化ハフニウム（ＨｆＮ）、ＧａＮ／窒化ジルコニウム（ＺｒＮ）、または他のあらゆる適した材料、構造、パターン鋳型、または基板を含む。
明細書において使用されるように、物理蒸着法（「ＰＶＤ」）は、薄膜およびコーティングを生成するために使用できる蒸着方法を述べ、ＰＶＤは、陰極アーク蒸着、電子ビームＰＶＤ、蒸発性堆積（ｅｖａｐｏｒａｔｉｖｅ ｄｅｐｏｓｉｔｉｏｎ）、パルスレーザー蒸着、およびスパッタリングを含む。
いくつかの実施形態では、スパッタリングは、以下のものの１つ以上を含む：直流（ＤＣ）スパッタリング、無線周波数（ＲＦ）スパッタリング、反応性スパッタリング、およびマグネトロンスパッタリング。
本明細書の記述された多くのプロセスおよび方法が、番号が付けられた／文字入りの工程を利用することを留意されたい。これらのプロセスおよび方法は、数字／文字によって定められた順序で実施できるが、本発明の本明細書は、他のあらゆる適切な順序でこれらのプロセスおよび方法を実施することも企図する。さらに、本明細書は、所与の工程（複数可）を随意に省略できる、および／またはさらなる工程（複数可）を随意に加えることができるように、記載された工程のいずれか１つ以上を用いて、対応するプロセスおよび方法を実施することも企図する。
図１は、窒化ガリウム（ＧａＮ）ベースのデバイスを成長させるための方法（１０１）のフローチャートである。いくつかの実施形態では、フローチャート（１０１）の方法は単一の堆積チャンバー内で実施される。他の実施形態では、方法（１０１）は複数の別々の堆積チャンバーにおいて実施される。いくつかの実施形態では、方法（１０１）はブロック（１０５−１１０）のいずれか１つ以上を含む（例えば、いくつかの実施形態では、ブロック（１０６）および（１０８）は任意である）。いくつかの実施形態では、ブロック（１０５）で、基板（例えばサファイアまたはケイ素）が、後の堆積のために配置される。いくつかの実施形態では、ブロック（１０６）で、基板の調整が実施される。いくつかの実施形態では、ブロック（１０７）で、窒化アルミニウム（ＡｌＮ）が、基板上へとスパッタされ、ここで、Ｘは、スパッタされたＡｌＮの厚みを表わす。いくつかの実施形態では、ブロック（１０８）で、ＡｌＮ調整が実施される（例えばいくつかの実施形態では、酸化物の除去）。いくつかの実施形態では、ブロック（１０９）で、ＧａＮがスパッタされ、ここで、Ｙは、スパッタされたＧａＮの厚みを表わす。いくつかのそのような実施形態では、ＧａＮスパッタリングは、ドーピング（例えばケイ素、マグネシウム、鉄、炭素、もしくは同種のものを用いるドーピング）、および／または吸着原子移動度の増大を含む。いくつかの実施形態では、ブロック（１１０）で、ＧａＮがスパッタされ、ここで、Ｚは、スパッタされたＧａＮの厚みを表わす。いくつかのそのような実施形態では、ＧａＮスパッタリングは、ドーピング（例えばケイ素、マグネシウム、鉄、炭素または同種のものを用いるドーピング）、および／または吸着原子移動度の増大を含む（本明細書において時折ＥＡＬＳと言われる）。いくつかの実施形態では、ＧａＮは、スカンジウム、ジルコニウム、ハフニウム、インジウム、アルミニウム、または他のあらゆる適切な元素を用いて合金にされる。
図２は、ＧａＮベースのデバイスを成長させるためのシステム（２０１）の概略図である。いくつかの実施形態では、システム（２０１）は、図１に示されるフローチャート（１０１）の方法を実施するために使用される。いくつかの実施形態では、システム（２０１）は、基板ウェハ（２９８）が装填され、仕上げたウェハ（２９９）がシステム（２０１）から取り出されるロードロック（２０５）を含む。いくつかの実施形態では、システム（２０１）は、基板調整モジュール（２０６）（例えば図１のブロック（１０６）を実施するためのモジュール）と、ＡｌＮ堆積モジュール（２０７）（例えば図１のブロック（１０７）を実施するためのモジュール）と、ＡｌＮ調整モジュール（２０８）（例えば図１のブロック（１０８）を実施するためのモジュール）と、ＧａＮ堆積モジュール（２０９）、（例えば図１のブロック（１０９）を実施するためのモジュール）と、ドープされたＧａＮ堆積のためのドーピングモジュール（２１０）と、を含む。いくつかの実施形態では、モジュール（２０５−２１０）は、単一の堆積チャンバー内に格納されている。他の実施形態では、モジュールの各々（２０５−２１０）は堆積チャンバーである。いくつかの実施形態では、システム（２０１）は、システム（２０１）内のモジュール間でウェハを移動させるためのウェハハンドリングロボット（２１５）を含む。
図３は、ＧａＮ構造（３０１）の概略図である。いくつかの実施形態では、ＧａＮ構造（３０１）は、図２のシステム（２０１）および／または図１の方法（１０１）を使用して生成される。いくつかの実施形態では、ＧａＮ構造（３０１）は、基板層（３０５）と、基板層（３０５）上のスパッタされた窒化アルミニウム（ＡｌＮ）層（３０６）（いくつかのそのような実施形態では、ＡｌＮ層（３０６）の厚み＝Ｘ）と、ＡｌＮ層（３０６）上のスパッタされたＧａＮ層（３０７）であって、ＧａＮ層（３０７）の厚み＝ＹであるＧａｎ層（３０７）（いくつかのそのような実施形態では、ＧａＮ層（３０７）はドープされる（例えば、ケイ素、マグネシウム、または同種のものを用いてドープされる））と、およびＧａＮ層（３０７）上のスパッタされたＧａＮ層（３０８）であって、ＧａＮ層（３０８）の厚み＝ＺであるＧａＮ層（３０８）（いくつかのそのような実施形態では、ＧａＮ層（３０８）はドープされる（例えば、ケイ素、マグネシウム、または同種のものを用いてドープされる））と、を含む。
従来の産業システムは、ＧａＮの成長のために有機金属気相成長法（ＭＯＣＶＤ）を使用して、ＧａＮベースのデバイスを生成する。いくつかの実施形態では、本発明は、スパッタされたＧａＮを用いる従来のＭＯＣＶＤ ＧａＮプロセスと置き換わり、これによって：より少ないウェハの反り、したがってスパッタリングによる、より良いウェハ／デバイスの均質性、低いプロセス温度、およびＮＨ３およびＧａ（ＣＨ３）３の低コストな化学的使用等、が可能となる。いくつかの実施形態では、スパッタリングプロセスは、それほど複雑でない設備要求により、より簡単に利用され、ＭＢＥプロセスよりも低コストである。
図４は、低温ＩＩＩＡ族窒化物スパッタリングシステム（４０１）の概略図である。いくつかの実施形態では、スパッタリングシステム（４０１）は真空チャンバー（４０５）を含む。いくつかの実施形態では、チャンバー（４０５）は、ウェハホルダー（４０６）およびスパッタリングガン（４０７）を含む（例えば、いくつかの実施形態では、スパッタリングガン（４０７）は、ガリウムスパッタリングガンでありガリウムターゲットを含む）。いくつかの実施形態では、スパッタリングガン（４０７）は、低温（例えば０℃未満）で動作するのに適切なように、金属ガスケットおよび他の適切な成分を含む。いくつかの実施形態では、システム（４０１）は、ガリウムターゲットがスパッタリングの間に固体状態で維持されるように、スパッタリングガン（４０７）のガリウムターゲットを冷却する冷却システム（４０８）を含む。いくつかの実施形態では、冷却システム（４０８）は、冷入力線（４０９）および熱出力線（４１０）を介して、スパッタリングガン（４０７）に動作可能に連結される。いくつかの実施形態では、冷却システム（４０８）は、線（４０９）および線（４１０）を介して１以上の伝熱流体を循環させ、スパッタリングの間にガリウムターゲットの固体状態を維持する（例えばいくつかのそのような実施形態では、伝熱流体は、液体窒素および／または液体水素などの低温液体（いくつかの実施形態では、スパッタリングシステム（４０１）が大きなウェハおよび／またはウェハプラッタ生産システムと共に使用されるときに、液体窒素および／または液体水素は使用される）、１つ以上のアルコール類、または他の適切な伝熱流体である）。いくつかの実施形態では、システム（４０１）は、ワイヤー（４９９）を介してシステム（４０１）に接続される電圧源（４１５）を含む。いくつかの実施形態では、電圧は、ウェハサイズが増大するにつれて、電圧源（４１５）によって増大させられる。いくつかの実施形態では、システム（４０１）は、原位置での（ｉｎ ｓｉｔｕ）閉じたまたは開いたプロセスをモニタリングするための光学経路（４２０）を含む（いくつかのそのような実施形態では、経路（４２０）は、パイロメーターおよび／または放射率のために調整されたコンピュータである光学反射率システムに動作可能に連結される）。
いくつかの実施形態では、本明細書の記載されたＧａＮ成長プロセス／システムは、エピタキシャル原子層スパッタリング（ＥＡＬＳ）に相補的である。いくつかの実施形態では、ＥＡＬＳは、スパッタリングまたは反応性スパッタリングを使用して、効果的に、基板上で、金属窒化物複合材料の化学量的なエピタキシャル成長を結果としてもたらすプロセスであり、ここで、形成されている金属窒化物の表面に到達する活性窒素（Ｎ）原子に対する金属（例えばガリウム）の比率は、金属窒化物化合物の化学量論組成と比較して、金属リッチ−Ｎリッチ条件間で周期的に変動する。いくつかの実施形態では、金属リッチ条件から金属リーン条件への切り替えのこのプロセスは、（１）形成されている金属窒化物の表面に対する金属フラックス（ｍｅｔａｌ ｆｌｕｘ）を減少させること、または（２）活性窒素フラックスを増大させること、または（３）基板の温度を増大させて（または、形成されている金属窒化物の表面を露出して）、金属吸着原子の蒸発速度を増大させる（すなわち、滞留時間を低下させる）こと、または（１）−（３）の任意の組み合わせによって達成される。いくつかの実施形態では、金属リッチ条件は、表面における不満足な結合（またはダングリングボンド）の影響を弱めて、表面移行（ｓｕｒｆａｃｅ ｍｉｇｒａｔｉｏｎ）を高めることによって、吸着原子の移動度を増大させ、これによって、非柱状段差成長がもたらされ、したがってより高品質で、より滑らかな膜を結果としてもたらされる。一般的に、いくつかの実施形態では、吸着原子の表面移行の増大により、成長前部（ｇｒｏｗｔｈ ｆｒｏｎｔ）上の低エネルギーの部位における吸着原子の組み込みが促進されることによって、堆積された材料の結晶品質が改善される。同様に、いくつかの実施形態では、表面温度の増大または低エネルギーイオンの適用で、薄膜品質を向上させるために、吸着原子の表面移行を増大できる。したがって、いくつかの実施形態では、本発明はＥＡＬＳを提供する。いくつかの実施形態では、このプロセスは、別々の窒素プラズマ源（例えば無線周波数（ＲＦ）窒素源）を使用する、またはイオンビーム支援蒸着でさえも使用することを含む。
図５Ａは、本発明のいくつかの実施形態に従う、複数の様々なエピタキシャル成長モード（５０１）を例証する概略図である。エピタキシャル膜成長では、堆積された材料（複数可）が、基板（５０５）の結晶構造によって決定される原子配列および原子配向を用いて、規則的な結晶を理想的に形成する。いくつかの実施形態では、到達する原子の表面移動度、ならびに基板およびエピタキシャル膜の特性に応じて、様々な成長モード（５１０、５２０、および／または５３０）が得られる。いくつかの実施形態では、基板表面上に到達する原子の表面移動度、ならびに、表面段差の平均テラス長さ、基板の結晶方向および欠陥密度、表面および界面のエネルギー性、膜と基板との間の格子不整合などの他の因子に応じて、エピタキシャル成長プロセスは、１）上記モードの１つで開始し進行するか、２）２つ以上のモードの組み合わせであるか、または３）１つのモードで開始し、その後、他のモードまたは組み合わされた成長モードへと移行する。
いくつかの実施形態では、（（５１０ａ）から（５１０ｂ）までの進行によって表わされる）成長モード（５１０）は、二次元（２Ｄ）島状成長と呼ばれる。いくつかの実施形態では、モード（５１０）において、小さな島が、表面にわたって核を形成し、横方向に成長して層へと合体（ｃｏａｌｅｓｃｅ）し、結果として多くの粒界をもたらす。いくつかの実施形態では、（（５２０ａ）から（５２０ｂ）までの進行によって表わされる）成長モード（５２０）は、三次元（３Ｄ）島状成長と呼ばれる。いくつかの実施形態では、モード（５２０）において、小さな島が、表面にわたって核を形成し、下部の層が仕上げられる前に、さらなる島が初めの島の上部に形成されながら成長し、結果として、表面粗さの増大がもたらされる（いくつかの実施形態では、モード（５２０）は柱状成長を含む）。いくつかの実施形態では、（（５３０ａ）から（５３０ｂ）までの進行によって表わされる）成長モード（５３０）は、ステップフロー成長と呼ばれる。いくつかの実施形態では、モード（５３０）において、表面に到達する原子が移行し（ｍｉｇｒａｔｅ）、段差端部に組み込まれて、ステップフローで層を完成させる（いくつかの実施形態では、平均テラス長さと比較して表面拡散が大きい場合に、モード（５３０）が生じる）。
図５Ｂは、ＧａＮ成長の一組の原子間力顕微鏡（ＡＦＭ）画像（５０２）である。画像（５４０）は、Ｇａリッチ成長条件が適所にある、いくつかの実施形態において生じる、Ｇａ小滴を含む滑らかなＧａＮを示す。いくつかの実施形態では、エピタキシャル原子層スパッタリング（ＥＡＬＳ）が、画像（５４０）に示されるＧａリッチ成長条件と窒素リッチ成長条件との間に変化があるように、ＧａＮの成長間で実施される。画像（５４５）は、後の堆積前の、ＧａＮ膜の最終状態において（Ｇａリッチ条件と窒素リッチ条件との間の変化の後に）存在する、Ｇａ小滴のない滑らかなＧａＮの原子の段差を示す。いくつかの実施形態では、画像（５４０）の二乗平均平方根（ＲＭＳ）粗さは約８オングストロームである。いくつかの実施形態では、画像（５４５）のＲＭＳ粗さは約２オングストロームである。
いくつかの実施形態では、本発明は、本明細書に記載されたプロセスの１つ以上を使用して、二次元（２Ｄ）フォトニック結晶上にＧａＮを含む材料を生成する。いくつかの実施形態では、２Ｄフォトニック結晶上のＧａＮは、空気／ＧａＮの繰り返し周期を含み、これらは、サファイヤ上に位置するＡｌＮの層上に（随意に）位置する、ＧａＮの層上に位置する。いくつかの実施形態では、２Ｄフォトニック結晶上のＧａＮは、空気／ＧａＮの繰り返し周期を含み、これらは、ＨｆＮ上に位置するＡｌＮの層上に（随意に）位置する、ＧａＮの層上に位置する。いくつかの実施形態では、２Ｄフォトニック結晶上のＧａＮは、空気／ＧａＮの繰り返し周期を含み、これらは、ＺｒＮ上に位置するＡｌＮの層上に（随意に）位置する、ＧａＮの層上に位置する。いくつかの実施形態では、２Ｄフォトニック結晶上のＧａＮは、空気／ＧａＮの繰り返し周期を含み、これらは、他の適切なＩＩＩＡ族窒化物上に位置するＡｌＮの層上に（随意に）位置する、ＧａＮの層上に位置する。いくつかの実施形態では、ＧａＮ構造のいずれも、ＨｆＧａＮによって置き換えられる。いくつかの実施形態では、ＧａＮ構造のいずれも、ＺｒＧａＮによって置き換えられる。
いくつかの実施形態では、空気の結果としてもたらされる材料厚みは、以下のように表わされ：空気間隙の厚み（Ｔａｉｒ）＝（波長）＊（１−２Ｍ）／４、式中、Ｍ＝整数（０、１、２、３、４、５）である。
いくつかの実施形態では、空気とサファイア（Ａｌ２Ｏ３）との間の、ＧａＮの結果としてもたらされる材料厚みは、以下のように表わされ：空気とＡｌ２Ｏ３との間のＧａＮの厚み（ＴＧａＮ）＝（波長）＊（１−２Ｍ）／（４ｎ）、式中Ｍは整数（例えば０、１、２、３、４、５）であり、ｎは屈折率である。
いくつかの実施形態では、２Ｄフォトニック結晶上のＧａＮは、ＭＯＣＶＤによって形成されたＧａＮと比較して、効果的に炭素を含まない。いくつかの実施形態では、２Ｄフォトニック結晶上のＧａＮは、ＭＯＣＶＤによって形成されたＧａＮと比較して、効果的に水素を含まない。
いくつかの実施形態では、２Ｄフォトニック結晶上のＧａＮは、ＭＯＣＶＤおよび／またはＭＢＥによって形成されたＧａＮと比較して、効果的により大きいエピタキシャル粒またはｅｐｉ−島を含む。いくつかの実施形態では、２Ｄフォトニック結晶上のＧａＮは、実質的に非柱状の構造を備えるエピタキシャル膜を含む。いくつかの実施形態では、２Ｄフォトニック結晶上のＧａＮは、改善された２Ｄ成長により超平滑面（ｕｌｔｒａ−ｓｍｏｏｔｈ ｓｕｒｆａｃｅｓ）を含む。いくつかの実施形態では、２Ｄフォトニック結晶のＧａＮは、従来のプロセスによって形成されたＧａＮよりも滑らかな量子井戸を含む。いくつかの実施形態では、ＧａＮ成長の従来の方法と比較して、より薄いＧａＮ厚みは転位自己破壊（ｄｉｓｌｏｃａｔｉｏｎ ｓｅｌｆ−ａｎｎｉｈｉｌａｔｉｏｎ）および／または転位曲げ（ｄｉｓｌｏｃａｔｉｏｎ ｂｅｎｄｉｎｇ）のために必要である。いくつかの実施形態では、任意の材料、鋳型、または基板上において低温でスパッタされたＧａＮは、ＧａＮの高温成長よりも著しく異なる密度のミスフィット転位を有する。いくつかの実施形態では、２Ｄフォトニック結晶のＧａＮは、従来のプロセスによって形成されたＧａＮよりも実質的に異なる点欠陥密度を含む。いくつかの実施形態では、２Ｄフォトニック結晶のＧａＮは、従来の方法によって形成されたＧａＮよりも小さいウェハの反りを含む。いくつかの実施形態では、２Ｄフォトニック結晶のＧａＮは、従来の方法によって形成されたＧａＮと比較して、膜における実質的に異なる応力レベルを含む。いくつかのそのような実施形態では、膜の応力レベルはラマン分光法によって検出可能である。
いくつかの実施形態では、本発明のＧａＮ材料の、後のエピタキシャル成長は、任意の適切な、発光デバイス、光検出デバイス、集光性デバイス、またはトランジスタデバイス（垂直のキャリアフローを備えたトランジスタを含む）を結果としてもたらす。いくつかの実施形態では、本発明のＧａＮ材料は、ＧａＮベースのディスプレイ（例えば携帯電話、タブレット等）、ＧａＮベースの太陽電池、ＧａＮベースの検出器アレイ、ＧａＮベースの超大規模集積回路の応用、窓に対するＧａＮコーティング、ＧａＮベースの高温インジウムスズ酸化物（ＩＴＯ）の置換等により使用される。いくつかの実施形態では、本発明のＧａＮ材料のウェハは、およそ６インチ以下である直径を有する。いくつかの実施形態では、本発明のＧａＮ材料のウェハは、およそ６インチよりも大きい直径を有する。
いくつかの実施形態では、本発明は、本発明のＧａＮ材料を作るためのマグネトロン反応性スパッタリングシステムを提供する。いくつかの実施形態では、直流（ＤＣ）スパッタリングまたは無線周波数（ＲＦ）スパッタリングなどの他の適切なスパッタリング技術が、使用される。いくつかの実施形態では、本発明のＧａＮ材料を作るためのシステムは、窒素プラズマ源またはイオンガンを含む。いくつかの実施形態では、固体状態のガリウムターゲットが使用され、ＥＡＬＳプロセスが本発明のＧａＮ材料を作るために実行される。いくつかのそのような実施形態では、固体状態のガリウムは、スパッタアップ（ｓｐｕｔｔｅｒ ｕｐ）構成、スパッタダウン（ｓｐｕｔｔｅｒ ｄｏｗｎ）構成、またはスパッタ横向き（ｓｐｕｔｔｅｒ ｓｉｄｅｗａｙｓ）構成を可能とする。
いくつかの実施形態では、本発明は、加熱された基板に極めて隣接して位置する（例えば約８インチ未満）固体のガリウム源を使用するスパッタＧａＮ成長プロセスを提供する。いくつかの実施形態では、固体のガリウム源は、基板からさらに離れて置かれる。いくつかの実施形態では、ウェハ基板は、摂氏１１００−１０００度（℃）の範囲まで、いくつかの実施形態では１０００−９００℃の範囲まで、いくつかの実施形態では９００−８００℃の範囲まで、いくつかの実施形態では８００−７００℃の範囲まで、いくつかの実施形態では７００−６００℃の範囲まで、いくつかの実施形態では６００−５００℃の範囲まで、いくつかの実施形態では５００−４００℃の範囲まで、およびいくつかの実施形態では４００℃〜室温の範囲まで、加熱される。
いくつかの実施形態では、スパッタリングガンの接近およびタイプ（例えば、均衡のとれた、均衡を失った、および部分的に均衡のとれたもの）は、プロセスが、ＧａＮ膜への損傷を最小化する一方で、スパッタリングガンのプラズマ相互作用により、所望の加えられる原子エネルギー（ａｄｄ−ａｔｏｍ ｅｎｅｒｇｙ）を達成することを可能とする。いくつかの実施形態では、スパッタリングガンの源およびタイプの隣接によって引き起こされるイオン化は、転位曲げおよび／または転位自己破壊を可能とする。
いくつかの実施形態では、本発明のプロセスのために使用されるスパッタリングガンは、全てが金属のガスケットシールを用いて製造され、および／またはスパッタリングガンと共に使用されるＮ２の温度は、ガリウムが固体になることができるように、ガリウムの融点以下で維持される。いくつかの実施形態では、様々なアルコール類などの熱伝達液体が使用される。いくつかの実施形態では、スパッタリングターゲットの特有の寸法は、そのような冷却システムの２インチの直径よりも大きい。
いくつかの実施形態では、ガリウムガンが回転磁石スパッタリングガンを組み込むべき利益が存在する。いくつかの実施形態では、インジウム窒化ガリウム（ＩｎＧａＮ）および／またはアルミニウム窒化ガリウム（ＡｌＧａＮ）のような複合材料の共堆積のために、リング状スパッタリングターゲットおよび／または多重リングスパッタリングターゲットを使用するという他の利益が存在する。いくつかの実施形態では、ハフニウム、ジルコニウム、またはケイ素はスパッタリングターゲットとして挙げられる。いくつかの実施形態では、窒素中の希薄なＳｉＨ４が供給され、気体送達システムは、二重希釈システムを含んでいる。いくつかの実施形態では、リング状スパッタリングターゲットは、原位置での反射率測定を可能とする。いくつかの実施形態では、無線周波数または直流法は両方とも適用可能である。いくつかの実施形態では、ＥＡＬＳが使用される場合、ガリウムリッチ条件とガリウムリーン条件との間の変動は、温度、圧力、アルゴン、窒素、ガリウム源電力、成長速度、または他のあらゆる適切な変数の変動により達成される。
いくつかの実施形態では、本発明は、下記工程のいずれか１つ以上を含むエピタキシャルプロセスをマグネトロンスパッタリングに提供する：（１）ロードロックに入る任意の数および／または大きさのウェハ基板またはウェハ基板カセットを含む、基板のあらゆる組み合わせを提供する工程、（２）基板が、ケイ素、サファイヤ、ＧａＮ／サファイヤ、ＡｌＮ／サファイヤ、ＧａＮ／ケイ素、ＡｌＮ／ケイ素 、サファイヤまたはケイ素上の他の任意のＩＩＩＡ族窒化物などの他の任意の適切な鋳型である工程、（３）手動かロボットによる移動の任意の適切な方法または機構によって、エピタキシャルチャンバーにウェハ基板を移動させる工程、（４）ＡｌＮエピタキシャルスパッタリング（または他のＰＶＤ）、ＭＯＣＶＤ、またはＭＢＥチャンバーへとウェハ基板を置く工程であって、ＡｌＮはウェハ基板上で任意の厚みまで成長させられる（柱状または非柱状）、工程、（５）手動かロボットによる移動の任意の適切な方法または機構によって、ＡｌＮ／ウェハ基板を移動させる工程、（６）ＡｌＮ／基板ウェハを、ＧａＮのエピタキシャルスパッタリングチャンバーへと配置する工程であって、ＧａＮが、ＡｌＮ／ウェハ基板上でのスパッタリングによって、任意の厚みに成長させられる工程（いくつかの実施形態では、この工程の間、ガリウムは固体状態であり、ＥＡＬＳプロセスが実行され、そして、いくつかの実施形態では、随意のケイ素（Ｓｉ）、ハフニウム（Ｈｆ）、および／またはジルコニウム（Ｚｒ）のドーピングが、プロセスに含まれる）、（７）手動かロボットによる移動の任意の適切な方法または機構によって、スパッタリングされたＧａＮ／ＡｌＮ／ウェハ基板を移動させる工程、（８）成長エピタキシャル金属ミラー（Ｇｒｏｗｎ−Ｅｐｉｔａｘｉａｌ Ｍｅｔａｌ Ｍｉｒｒｏｒ）（ＧＥＭＭ）スパッタリングチャンバーへと、スパッタされたＧａＮ／ＡｌＮ／ウェハ基板を配置する工程であって、ＧＥＭＭの成長は、スパッタされたＧａＮ／ＡｌＮ／ウェハ基板上でのスパッタリングによって生じる、工程（いくつかのそのような実施形態では、ＧＥＭＭの成長は、米国特許第７，９１５，６２４号、第８，２５３，１５７号、および／または第８，８９０，１８３号の記載に従って実施され、これらの文献は、上で導入され、引用によって本明細書に組み込まれる）；いくつかの実施形態では、プロセスは、必要に応じて、任意の順序または組み合わせで工程５、６、７を繰り返す、（９）ＧＥＭＭ上でのスパッタリングによってＡｌＮの層を任意の適切な厚みまで随意に成長させる工程、（１０）手動かロボットによる移動の任意の適切な方法または機構によって、スパッタされたＧＥＭＭ／ＧａＮ／ＡｌＮ／ウェハ基板を移動させる工程、（１１）スパッタリングによって任意の適切な厚みまで成長させられた、スパッタされたＧａＮの最終的な層によって、スパッタされたＧＥＭＭ／ＧａＮ／ＡｌＮ／基板を覆う工程、（１２）手動かロボットによる移動の任意の適切な方法または機構によって、スパッタされたＧａＮ／ＧＥＭＭ／ＧａＮ／ＡｌＮ／ウェハ基板を移動させる工程、および（１３）量子井戸（複数可）（活性領域としても知られている）およびｐ型層（複数可）の成長のために、ＭＯＣＶＤ、ＭＢＥ、またはスパッタリング（または他のＰＶＤ）システムへと、スパッタされたＧａＮ／ＧＥＭＭ／ＧａＮ／ＡｌＮ／ウェハ基板を配置する工程。
いくつかの実施形態では、本発明は、下記工程のいずれか１つ以上を含む成長プロセスをエピタキシャル材料に提供する：（１）ロードロックに入る任意の数および／または大きさのウェハ基板またはウェハ基板カセットを含む、基板のあらゆる組み合わせを提供する工程、（２）基板が、ケイ素、サファイヤ、ＧａＮ／サファイヤ、ＡｌＮ／サファイヤ、ＧａＮ／ケイ素、ＡｌＮ／ケイ素 、サファイヤまたはケイ素上の他のあらゆるＩＩＩＡ族窒化物などの他のあらゆる適切な鋳型である工程、（３）手動かロボットによる移動の任意の適切な方法または機構によって、エピタキシャルチャンバーにウェハ基板を移動させる工程、（４）ＡｌＮはウェハ基板上で任意の厚みまで成長させられる（柱状または非柱状）、ＡｌＮエピタキシャルスパッタリング（または他のＰＶＤ）、ＭＯＣＶＤ、またはＭＢＥチャンバーへとウェハ基板を置く工程、（５）手動かロボットによる移動の任意の適切な方法または機構によって、ＡｌＮ／ウェハ基板を移動させる工程、（６）ＧＥＭＭの成長が、ＡｌＮ／ウェハ基板上でのスパッタリングによって生じる、成長エピタキシャル金属ミラー（ＧＥＭＭ）スパッタチャンバーへと、ＧａＮ／ＡｌＮ／基板ウェハを配置する工程（いくつかのそのような実施形態では、ＧＥＭＭの成長は、米国特許第７，９１５，６２４号、第８，２５３，１５７号、および／または第８，８９０，１８３号の記載に従って実施され、これらの文献は、上で導入され、引用によって本明細書に組み込まれる）；いくつかの実施形態では、プロセスは、必要に応じて、任意の順序または組み合わせで工程１−６を繰り返す、（７）ＧＥＭＭ上でのスパッタリングによってＡｌＮの層を任意の適切な厚みまで成長させる工程、（８）手動かロボットによる移動の任意の適切な方法または機構によって、スパッタリングされたＧＥＭＭ／ＡｌＮ／ウェハ基板を移動させる工程、（９）ＧＥＭＭ／ＡＩＮウェハ基板上でのスパッタリングによって任意の適切な厚みまで成長させられた、スパッタされたＧａｎの最終的な層によって、スパッタされたＧＥＭＭ／ＡｌＮ／ウェハ基板を覆う工程（いくつかのそのような実施形態では、ガリウムは固体状態であり、ＥＡＬＳプロセスが実行され、そしていくつかの実施形態では、Ｓｉ、Ｈｆ、Ｚｒのドーピングが生じる）、（１０）手動かロボットによる移動の任意の適切な方法または機構によって、スパッタされたＧａＮ／ＧＥＭＭ／ＡｌＮ／ウェハ基板を移動させる工程、および（１１）量子井戸（複数可）（活性領域としても知られている）およびｐ型層（複数可）の成長のために、ＭＯＣＶＤ、ＭＢＥ、またはスパッタリング（または他のＰＶＤ）システムへと、スパッタされたＧａＮ／ＧＥＭＭ／ＡｌＮ／ウェハ基板を配置する工程。
いくつかの実施形態では、本発明は、下記工程のいずれか１つ以上を含む成長プロセスをエピタキシャル材料に提供する：（１）ロードロックに入る任意の数および／または大きさのウェハ基板またはウェハ基板カセットを含む、基板のあらゆる組み合わせを提供する工程、（２）基板が、ケイ素、サファイヤ、ＧａＮ／サファイヤ、ＡｌＮ／サファイヤ、ＧａＮ／ケイ素、ＡｌＮ／ケイ素 、サファイヤまたはケイ素上の他のあらゆるＩＩＩＡ族窒化物などの他のあらゆる適切な鋳型である工程、（３）手動かロボットによる移動の任意の適切な方法または機構によって、エピタキシャルチャンバーにウェハ基板を移動させる工程、（４）ＧＥＭＭの成長がウェハ基板上でのスパッタリングによって生じる、成長エピタキシャル金属ミラー（ＧＥＭＭ）スパッタチャンバーへと、基板ウェハを配置する工程（いくつかのそのような実施形態では、ＧＥＭＭの成長は、米国特許第７，９１５，６２４号、第８，２５３，１５７号、および／または第８，８９０，１８３号の記載に従って実施され、これらの文献は、上で導入され、引用によって本明細書に組み込まれる。）、（５）手動かロボットによる移動の任意の適切な方法または機構によって、エピタキシャルチャンバーにＧＥＭＭ／ウェハ基板を移動させる工程、（６）ＡｌＮが任意の適切な厚みまで成長させられる（柱状または非柱状）、ＡｌＮエピタキシャルスパッタリングチャンバーへとＧＥＭＭ／ウェハ基板を配置する工程；いくつかの実施形態では、プロセスは、必要に応じて、工程４−５を繰り返す、（７）ＧＥＭＭ上でのスパッタリングによってＡｌＮの層を任意の適切な厚みまで随意に成長させる工程、（８）手動かロボットによる移動の任意の適切な方法または機構によって、スパッタリングされたＧＥＭＭ／ＡｌＮ／ＧＥＭＭ／ウェハ基板を移動させる工程、（９）ＧＥＭＭ／ＡＩＮ／ＧＥＭＭ／ウェハ基板上でのスパッタリングによって任意の適切な厚みまで成長させられた、スパッタされたＧａｎの最終的な層によって、スパッタされたＧＥＭＭ／ＡｌＮ／／ＧＥＭＭ／ウェハ基板を覆う工程（いくつかのそのような実施形態では、スパッタリングの間で使用されるガリウムターゲットは固体状態であり、ＥＡＬＳプロセスが実行され、そしていくつかの実施形態では、Ｓｉ、Ｈｆ、Ｚｒのドーピングが生じる）、（１０）手動かロボットによる移動の任意の適切な方法または機構によって、スパッタされたＧａＮ／ＧＥＭＭ／ＡｌＮ／ＧＥＭＭ／ウェハ基板を移動させる工程、および（１１）量子井戸（複数可）（活性領域としても知られている）およびｐ型層（複数可）の成長のために、ＭＯＣＶＤ、ＭＢＥ、またはスパッタリング（または他のＰＶＤ）システムへと、スパッタされたＧａＮ／ＧＥＭＭ／ＡｌＮ／ＧＥＭＭ／ウェハ基板を配置する工程。
いくつかの実施形態では、本発明は、下記工程のいずれか１つ以上を含む成長プロセスをエピタキシャル材料に提供する：（１）ロードロックに入る任意の数および／または大きさのウェハ基板またはウェハ基板カセットを含む、基板のあらゆる組み合わせを提供する工程、（２）基板が、ケイ素、サファイヤ、ＧａＮ／サファイヤ、ＡｌＮ／サファイヤ、ＧａＮ／ケイ素、ＡｌＮ／ケイ素 、サファイヤまたはケイ素上の他のあらゆるＩＩＩＡ族窒化物などの他のあらゆる適切な鋳型である工程（３）手動かロボットによる移動の任意の適切な方法または機構によって、スパッタリングエピタキシャルチャンバーにウェハ基板を移動させる工程、（４）ウェハ基板上で任意の適切な厚みまで、あらゆるＩＩＩＡ族窒化物材料を成長させる（柱状または非柱状）工程、（５）手動かロボットによる移動の任意の適切な方法または機構によって、ＩＩＩＡ族窒化物／ウェハ基板を移動させる工程、（６） ＧＥＭＭの成長は、ＩＩＩＡ族窒化物／ウェハ基板上でのスパッタリングによって生じる、ＧＥＭＭスパッタリングチャンバーへとＩＩＩＡ族窒化物／ウェハ基板を配置する工程（いくつかのそのような実施形態では、ＧＥＭＭの成長は、米国特許第７，９１５，６２４号、第８，２５３，１５７号、および／または第８，８９０，１８３号の記載に従って実施され、これらの文献は、上で導入され、引用によって本明細書に組み込まれる。）；いくつかの実施形態では、プロセスは、必要に応じて、任意の順序または組み合わせで繰り返す、（７）ＧＥＭＭ上でのスパッタリングによってＡｌＮまたはあらゆる他のＩＩＩＡ族窒化物の層を任意の適切な厚みまで随意に成長させる工程、（８）手動かロボットによる移動の任意の適切な方法または機構によって、スパッタリングされたＧＥＭＭ／ＩＩＩＡ族窒化物／ウェハ基板を移動させる工程、（９）ＧＥＭＭ／ＩＩＩＡ族窒化物／ウェハ基板上でのスパッタリングによって任意の適切な厚みまで成長させられた、スパッタされたＧａｎの最終的な層によって、スパッタされたＧＥＭＭ／ＩＩＩＡ族窒化物／ウェハ基板を覆う工程（いくつかのそのような実施形態では、ガリウムは凍結／固体状態であり、ＥＡＬＳプロセスが実行され、そしていくつかの実施形態では、Ｓｉ、Ｈｆ、Ｚｒのドーピングが実施される）、（１０）手動かロボットによる移動の任意の適切な方法または機構によって、スパッタされたＧａＮ／ＧＥＭＭ／ＩＩＩＡ族窒化物／ウェハ基板を移動させる工程、および（１１）量子井戸（複数可）（活性領域としても知られている）およびｐ型層（複数可）の成長のために、ＭＯＣＶＤ、ＭＢＥ、またはスパッタリング（または他のＰＶＤ）システムへと、スパッタされたＧａＮ／ＧＥＭＭ／ＩＩＩＡ族窒化物／ウェハ基板を配置する工程。
いくつかの実施形態では、ＩＩＩＡ族窒化物は、他のあらゆるＩＩＩＡ族窒化物、またはＩＩＩＡ族窒化物層および／または化合物の任意の組み合わせによって、置き換えられる。加えて、いくつかの実施形態では、これらの材料は、ケイ素（Ｓｉ）、Ｈｆ、Ｚｒ、および／またはマグネシウム（Ｍｇ）を含む。いくつかの実施形態では、ウェハおよび／または基板は、材料特異的もしくはプロセス特異的なエピタキシャルスパッタリング（または他のＰＶＤ）、ＭＯＣＶＤ、またはＭＢＥチャンバーもしくは設備の任意の組み合わせおよび／または任意の数内、またはその間で、任意の適切な（手動またはロボットによる）方法または機構によって、挿入されるか、動かされるか、または直接移動させられる。いくつかの実施形態では、本発明のプロセスは、材料特異的なスパッタリング（もしくは他のＰＶＤ）、ＭＯＣＶＤ、またはＭＢＥエピタキシャルチャンバー内で、および／または 材料特異的なスパッタリング（もしくは他のＰＶＤ）、ＭＯＣＶＤ、またはＭＢＥチャンバー内およびスパッタリング間での随意のウェハ移動（複数可）の任意の組み合わせで生じる。いくつかの実施形態では、本発明のプロセスは、ウェハ移動（複数可）をすることなく、材料特異的なスパッタリング（もしくは他のＰＶＤ）、ＭＯＣＶＤ、またはＭＢＥエピタキシャルチャンバーで生じる。
従来のスパッタリング技術によって窒化ガリウム（ＧａＮ）膜を成長させることは、低い膜品質が原因で、有益でないと典型的には考慮される（例えば、従来のスパッタリング技術によって成長させられたＧａＮ膜は、通常、６２０ａｒｃｓｅｃおよび／またはそれよりも高い、特有のＸ線回折（ＸＲＤ）ロッキングカーブ半値全幅値を有する）。これらスパッタされたエピタキシャル成長膜が、ＭＯＣＶＤまたはＭＢＥの方法によって産出できるものよりも、品質が低いと考えられるが故に、従来のスパッタエピタキシャル成長技術（ｓｐｕｔｔｅｒｅｄ ｅｐｉｔａｘｉａｌ ｇｒｏｗｔｈ ｔｅｃｈｎｉｑｕｅｓ）は、意図されたドーピングを含めて設計されていない。
いくつかの実施形態では、本発明は、ケイ素（またはチタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、酸素（Ｏ）、硫黄（Ｓ）、セレン（Ｓｅ）、および／またはテルル（Ｔｅ））などのドーピング元素で意図的にドープされ、約５ｘ１０１６／ｃｍ３のバックグラウンド電子濃度（ｂａｃｋｇｒｏｕｎｄ ｅｌｅｃｔｒｏｎ ｃｏｎｃｅｎｔｒａｔｉｏｎ）を有するｎ型ドーピングＧａＮ（非意図的にもドープされることもあると知られている）を提供し、１ｘ１０１８／ｃｍ３〜５ｘ１０２０／ｃｍ３などの５ｘ１０１６／ｃｍ３より高い電子濃度、またはそれ以上を達成する。いくつかの実施形態では、これらの意図的にドープされた材料の電子濃度（ｅｌｅｃｔｒｏｎ ｃｏｎｃｅｎｔｒａｔｉｏｎｓ）は、オーム接点を作るために使用され、導電性材料として使用される。
いくつかの実施形態では、本発明は、以下の１つ以上を含む随意のｎ型ドーピングで、スパッタすることにより高品質のＧａＮを成長させるための方法を提供する：（１）ウェハ、チャンバー、およびウェハホルダーのガスを抜く工程、（２）ＧａＮ核形成であって、ここで、ＧａＮ核形成は、（ａ）吸着原子が、初期のエピタキシャル成長を引き起こすための、鋳型の表面におけるエネルギー的に有利な位置を見つけられるように、吸着原子エネルギーを与えるように温度を設定すること、（ｂ）プラズマの形成を可能とするようにチャンバーの真空圧力を設定すること、（ｃ）チャンバーにプラズマガスを供給すること、（ｄ）チャンバーに窒素ガスを供給すること、（ｅ）ガリウムを提供するために固体のガリウム（Ｇａ）ターゲットのガンに電力を提供し、吸着原子が初期のエピタキシャル成長を引き起こすための鋳型の表面におけるエネルギー的に有利な位置を見つけられるように、吸着原子エネルギーを与えること、を含み、ここで、前記方法はさらに、（３）一旦核形成が最小の厚みに到達されると、プラズマガス源を止める工程と、（４）ＧａＮ層上での最善のＧａＮ成長を可能とするために、適切な温度および気体フロー、およびＧａガンターゲット電力で、ＧａＮを成長させる工程であって、ここで、ＧａＮスパッタリングはドーピングを含み、該ドーピングは、（ａ）ドーパントの同時スパッタリングと、（ｂ）ドーパントの熱蒸発と、（ｃ）ドーパントのｅ−ビーム蒸発と、（ｄ）スパッタリングガン中のドーパントを用いるＧａ混合と、（ｅ）キャリヤガス（Ｈ２、Ｎ２、Ａｒ、Ｘｅ、Ｈｅ、Ｋｒ、Ｒｎ等）中の、希薄なＳｉＨ４、Ｓｉ２Ｈ６、テトラエチルシラン、および／またはドーパント（Ｓｉ）を保持する他の反応物 の例を含むドーパント反応物のガス圧入と、（ｆ）ケイ素のイオン注入ドーピングと、を含む、工程と、を含み、ここで、前記方法はさらに、（５）いかなる潜在的なガリウム小滴も取り除くほど高い温度まで温度を上げ、ガリウム小滴がなくなるまで寝かせる工程と、（６）上述の変数のいずれかを、必要に応じオフにし、ウェハを取り除く工程と、を含む。
ＧａＮ産業は、Ｘ線回折（ＸＲＤ）００２（対称）ピークおよび１０２（非対称）ピークの両方の、それらの結果としてもたらされるデバイスに関する品質の測定のための、ωロッキングカーブの半値全幅（ＦＷＨＭ）値に関心がある。いくつかの実施形態では、本発明は、００２ピークおよび１０２ピークの両方のＦＷＨＭ値が、１０００ａｒｃｓｅｃ未満、いくつかの実施形態では６００ａｒｃｓｅｃ未満、およびいくつかの実施形態では３００ａｒｃｓｅｃ未満、およびいくつかの実施形態では２００ａｒｃｓｅｃ未満、およびいくつかの実施形態では１００ａｒｃｓｅｃ未満となることを可能とする、スパッタリングＧａＮプロセスを提供する。本発明のいくつかの実施形態では、００２ピークのＦＷＨＭは、５００ａｒｃｓｅｃ未満であり、１０２ピークのＦＷＨＭは１０００ａｒｃｓｅｃ未満である。
本発明のいくつかの実施形態では、００２ピークのＦＷＨＭは、４００ａｒｃｓｅｃ未満であり、１０２ピークのＦＷＨＭは８００ａｒｃｓｅｃ未満である。いくつかの実施形態では、００２ピークのＦＷＨＭは、３００ａｒｃｓｅｃ未満であり、１０２ピークのＦＷＨＭは６００ａｒｃｓｅｃ未満である。いくつかの実施形態では、００２ピークのＦＷＨＭは、３００ａｒｃｓｅｃ未満であり、１０２ピークのＦＷＨＭは５００ａｒｃｓｅｃ未満である。いくつかの実施形態では、００２ピークのＦＷＨＭは、３００ａｒｃｓｅｃ未満であり、１０２ピークのＦＷＨＭは４００ａｒｃｓｅｃ未満である。いくつかの実施形態では、００２ピークのＦＷＨＭは、２５０ａｒｃｓｅｃ未満であり、１０２ピークのＦＷＨＭは３５０ａｒｃｓｅｃ未満である。
いくつかの実施形態では、本発明は、成長させられたＧａＮが１０００ａｒｃｓｅｃ未満の、００２ピークおよび１０２ピークの両方のωロッキングカーブ半値全幅（ＦＷＨＭ）Ｘ線回折計測値を有するように、物理蒸着法（ＰＶＤ）によって（例えばスパッタリングによって）窒化ガリウム（ＧａＮ）を成長させる工程を含む方法を提供する。
いくつかの実施形態では、本発明は：（１）スパッタリングによってＧａＮを成長させている間に、Ｓｉ、Ｔｉ、Ｚｒ、Ｈｆ、Ｏ、Ｓ、Ｓｅ、および／またはＴｅのいずれかを同時スパッタリングする工程と、（２）スパッタリングによってＧａＮを成長させている間に、Ｓｉ、Ｔｉ、Ｚｒ、Ｈｆ、Ｏ、Ｓ、Ｓｅ、および／またはＴｅを熱蒸発させる工程と、（３）スパッタリングによってＧａＮを成長させている間に、Ｓｉ、Ｔｉ、Ｚｒ、Ｈｆ、Ｏ、Ｓ、Ｓｅ、および／またはＴｅをｅ−ビーム蒸発させる工程と、（４）Ｓｉ、Ｔｉ、Ｚｒ、Ｈｆ、Ｏ、Ｓ、Ｓｅ、および／またはＴｅを用いてＧａ混合して、ｎ型ＧａＮを成長させる工程と、（５）スパッタリングによりＧａＮを成長させている間に、キャリヤガス（Ｈ２、Ｎ２、Ａｒ、Ｘｅ、Ｈｅ、Ｋｒ、Ｒｎ・・・）中の、希薄なＳｉＨ４、ＧｅＨ４、Ｓｉ２Ｈ６、テトラエチルシラン、および／または既に言及されている元素を保持する他の反応物 をガス圧入する工程と、（６）スパッタリングによってＧａＮを成長させている間に、Ｓｉ、Ｔｉ、Ｚｒ、Ｈｆ、Ｏ、Ｓ、Ｓｅ、および／またはＴｅをイオン注入ドーピングする工程と、を提供する。いくつかの実施形態では、本発明はさらに、（７）他のＩＶ族元素ドーピング（例えばいくつかの実施形態ではＧｅまたはＳｎ）、（８）上記の元素の任意の組み合わせの共ドーピング、（９）界面活性剤（例えばＩｎ）で強められたｎ−ドーピング、（１０）特別なドーピングプロファイルまたは内部電界を引き起こすように調節されたドーピング、および／または（１１）上述の元素のいずれかのデルタドーピング、を含む。いくつかの実施形態では、本発明は、成長を修正するか強めるための界面活性剤の応用を含む。
いくつかの実施形態では、本明細書に記載された方法を使用して成長させられたＧａＮは、０−５ａｒｃｓｅｃ；いくつかの実施形態では、５−１０ａｒｃｓｅｃのＦＷＨＭ；いくつかの実施形態では、１０−１５ａｒｃｓｅｃのＦＷＨＭ；いくつかの実施形態では、１５−２０ａｒｃｓｅｃのＦＷＨＭ；いくつかの実施形態では、２０−２５ａｒｃｓｅｃのＦＷＨＭ；いくつかの実施形態では、２５−３０ａｒｃｓｅｃのＦＷＨＭ；いくつかの実施形態では、３０−４０ａｒｃｓｅｃのＦＷＨＭ；いくつかの実施形態では、４０−５０ａｒｃｓｅｃのＦＷＨＭ；いくつかの実施形態では、５０−１００ａｒｃｓｅｃのＦＷＨＭ；いくつかの実施形態では、１００−１５０ａｒｃｓｅｃのＦＷＨＭ；いくつかの実施形態では、１５０−２００ａｒｃｓｅｃのＦＷＨＭ；いくつかの実施形態では、２００−２５０ａｒｃｓｅｃのＦＷＨＭ；いくつかの実施形態では、２５０−３００ａｒｃｓｅｃのＦＷＨＭ；いくつかの実施形態では、３００−４００ａｒｃｓｅｃのＦＷＨＭ；いくつかの実施形態では、４００−５００ａｒｃｓｅｃのＦＷＨＭ；いくつかの実施形態では、５００−６００ａｒｃｓｅｃのＦＷＨＭ；いくつかの実施形態では６２０ａｒｃｓｅｃ未満のＦＷＨＭ；いくつかの実施形態では６００ａｒｃｓｅｃ未満のＦＷＨＭ；いくつかの実施形態では５００ａｒｃｓｅｃ未満のＦＷＨＭ；いくつかの実施形態では４００ａｒｃｓｅｃ未満のＦＷＨＭ；いくつかの実施形態では３００ａｒｃｓｅｃ未満のＦＷＨＭ；いくつかの実施形態では２４０ａｒｃｓｅｃ未満のＦＷＨＭ；いくつかの実施形態では２００ａｒｃｓｅｃ未満のＦＷＨＭ；いくつかの実施形態では１００ａｒｃｓｅｃ未満のＦＷＨＭ；いくつかの実施形態では５０ａｒｃｓｅｃ未満のＦＷＨＭ；いくつかの実施形態では４０ａｒｃｓｅｃ未満のＦＷＨＭ；いくつかの実施形態では３０ａｒｃｓｅｃ未満のＦＷＨＭ；いくつかの実施形態では２７ａｒｃｓｅｃ未満のＦＷＨＭ；いくつかの実施形態では２５ａｒｃｓｅｃ未満のＦＷＨＭ；いくつかの実施形態では２０ａｒｃｓｅｃ未満のＦＷＨＭ；いくつかの実施形態では１０ａｒｃｓｅｃ未満のＦＷＨＭ；およびいくつかの実施形態では５ａｒｃｓｅｃ未満のＦＷＨＭ；の（００２ピークおよび／または、１０２ピークの）ωロッキングカーブ半値全幅（ＦＷＨＭ）Ｘ線回折計測値を有する。
いくつかの実施形態では、本発明は、成長させられたＧａＮが、６２０ａｒｃｓｅｃ未満の、ωロッキングカーブ半値全幅（ＦＷＨＭ）Ｘ線回折計測値を有するように、物理蒸着法（ＰＶＤ）によって（例えばスパッタリングによって）窒化ガリウム（ＧａＮ）を成長させる工程を含む方法を提供する。いくつかの実施形態では、成長させられたＧａＮは、１０００ａｒｃｓｅｃ未満のωロッキングカーブ半値全幅（ＦＷＨＭ）Ｘ線回折計測値を有する。いくつかの実施形態では、方法はさらに、ＧａＮのＰＶＤの間に、ケイ素（Ｓｉ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、酸素（Ｏ）、硫黄（Ｓ）、セレン（Ｓｅ）、およびテルル（Ｔｅ）から成る群から選択された少なくとも１つのドーパントを同時スパッタリングすることによって、ＧａＮをドープする工程を含む。いくつかの実施形態では、方法はさらに、ＧａＮのＰＶＤの間に、Ｓｉ、Ｔｉ、Ｚｒ、Ｈｆ、Ｏ、Ｓ、ＳｅおよびＴｅから成る群から選択される少なくとも１つを熱により蒸発させることによって、ＧａＮをドープする工程をさらに含む。いくつかの実施形態では、方法はさらに、Ｓｉ、Ｔｉ、Ｚｒ、Ｈｆ、Ｏ、Ｓ、ＳｅおよびＴｅから成る群から選択される少なくとも１つをｅ−ビーム蒸発することによって、ＧａＮをドープして、ＧａＮのＰＶＤを持続させる工程をさらに含む。
方法のいくつかの実施形態では、ＧａＮの成長は、ＧａＮをドープして、Ｇａと、Ｓｉ、Ｔｉ、Ｚｒ、Ｈｆ、Ｏ、Ｓ、ＳｅおよびＴｅから成る群から選択される少なくとも１つとの混合物を使用してｎ型ＧａＮを形成する工程を含む。いくつかの実施形態では、方法はさらに、希薄な：ＳｉＨ４、ＧｅＨ４、Ｓｉ２Ｈ６、テトラエチルシラン、および／または他の反応物から成る群から選択される少なくとも１つをガス圧入すること；およびキャリヤガス（Ｈ２、Ｎ２、Ａｒ、Ｘｅ、Ｈｅ、Ｋｒ、Ｒｎ、または同種のもの）を保持し、Ｓｉ、Ｔｉ、Ｚｒ、Ｈｆ、Ｏ、Ｓ、ＳｅおよびＴｅから成る群から選択される少なくとも１つをガス圧入すること；によってＧａＮをドープして、ＧａＮのＰＶＤを持続させる工程を含む。いくつかの実施形態では、方法はさらに、Ｓｉ、Ｔｉ、Ｚｒ、Ｈｆ、Ｏ、Ｓ、ＳｅおよびＴｅから成る群から選択される少なくとも１つをイオン注入ドーピングすることによってＧａＮをドープして、ＧａＮのＰＶＤを持続させる工程をさらに含む。
方法のいくつかの実施形態では、ＧａＮのドーピングは、前に詳述された元素の代わりに、または加えて、ゲルマニウム（Ｇｅ）およびスズ（Ｓｎ）から成る群から選択された少なくとも１つのドーパントを使用する。いくつかの実施形態では、ＧａＮのドーピングは、界面活性剤に強められた（例えばＩｎ）ｎ−ドーピングを含む。いくつかの実施形態では、ＧａＮのドーピングは、特別なドーピングプロファイルまたは内部電界を引き起こすように調節されたドーピングを含む。いくつかの実施形態では、ＧａＮのドーピングは、前に詳述された元素のいずれかをデルタドーピング（ｄｅｌｔａ ｄｏｐｉｎｇ）することを含む。
いくつかの実施形態では、本発明は、成長させられたＧａＮが（００２面（ｐｌａｎｅ）および／または１０２面における）２５ａｒｃｓｅｃ未満のωロッキングカーブ半値全幅（ＦＷＨＭ）Ｘ線回折計測値を有するように、物理蒸着法（ＰＶＤ）により（例えばいくつかの実施形態ではスパッタリングにより）窒化ガリウム（ＧａＮ）を成長させる工程を含む、方法を提供する。
いくつかの実施形態では、本発明は、成長させられたＧａＮが１０００ａｒｃｓｅｃ未満の、００２ピークおよび１０２ピークの両方のωロッキングカーブ半値全幅（ＦＷＨＭ）Ｘ線回折計測値を有するように、物理蒸着法（ＰＶＤ）によって（例えば、いくつかの実施形態ではスパッタリングによって）窒化ガリウム（ＧａＮ）を成長させる工程を含む方法を提供する。
いくつかの実施形態では、本発明は、エピタキシャルＧａＮをスパッタリングする工程と；スパッタリングの間に、意図されたｎ型ドーピングと；を含む方法を提供する。方法のいくつかの実施形態では、ドーピングは、ケイ素（Ｓｉ）を同時スパッタリングする工程を含む。いくつかの実施形態では、ドーピングは、Ｓｉの熱蒸発を含む。いくつかの実施形態では、ドーピングは、Ｓｉのｅ−ビーム蒸発を含む。いくつかの実施形態では、スパッタリングはＧａとＳｉの混合物を含むターゲット材を使用することを含む。いくつかの実施形態では、ドーピングは、Ｓｉを保持するキャリヤガス（例えばＨ２、Ｎ２、Ａｒ、Ｘｅ、Ｈｅ、Ｋｒ、Ｒｎ等）で、ＳｉＨ４、Ｓｉ２Ｈ６、テトラエチルシラン、および／または他の反応物（いくつかの実施形態では、希薄な部分）をガス圧入することを含む。
いくつかの実施形態では、ドーピングは、Ｓｉのイオン注入ドーピングを含む。いくつかの実施形態では、ドーピングは、ケイ素（Ｓｉ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、酸素（Ｏ）、硫黄（Ｓ）、セレン（Ｓｅ）、およびテルル（Ｔｅ）から成る群から選択された少なくとも１つをスパッタリングすることを含む。いくつかの実施形態では、ドーピングは、Ｓｉ、Ｔｉ、Ｚｒ、Ｈｆ、Ｏ、Ｓ、Ｓｅ、およびＴｅから成る群から選択される少なくとも１つの熱蒸発を含む。いくつかの実施形態では、ドーピングは、Ｓｉ、Ｔｉ、Ｚｒ、Ｈｆ、Ｏ、Ｓ、Ｓｅ、およびＴｅから成る群から選択される少なくとも１つのｅ−ビーム蒸発を含む。いくつかの実施形態では、スパッタリングは、Ｇａと、Ｓｉ、Ｔｉ、Ｚｒ、Ｈｆ、Ｏ、Ｓ、ＳｅおよびＴｅから成る群から選択される少なくとも１つとの混合物を含むターゲット材を使用することを含む。いくつかの実施形態では、ドーピングは、Ｓｉ、Ｔｉ、Ｚｒ、Ｈｆ、Ｏ、Ｓ、Ｓｅ、およびＴｅから成る群から選択される少なくとも１つを保持するキャリヤガス（例えばＨ２、Ｎ２、Ａｒ、Ｘｅ、Ｈｅ、Ｋｒ、Ｒｎ等）で、ＳｉＨ４、２Ｈ６、テトラエチルシラン、および／または他の反応物をガス圧入することを含む。
いくつかの実施形態では、ドーピングは、Ｓｉ、Ｔｉ、Ｚｒ、Ｈｆ、Ｏ、Ｓ、Ｓｅ、およびＴｅから成る群から選択される少なくとも１つのドーパントのイオン注入ドーピングを含む。いくつかの実施形態では、ドーピングは、特別なドーピングプロファイルまたは内部電界を引き起こすために、Ｓｉ、Ｔｉ、Ｚｒ、Ｈｆ、Ｏ、Ｓ、Ｓｅ、およびＴｅから成る群から選択される少なくとも１つのドーパントを使用して調節されたドーピングを含む。いくつかの実施形態では、ドーピングは、Ｓｉ、Ｔｉ、Ｚｒ、Ｈｆ、Ｏ、Ｓ、Ｓｅ、およびＴｅから成る群から選択される少なくとも１つのドーパントをデルタドーピングすることを含む。いくつかの実施形態では、ドーピングは、Ｓｉ、Ｔｉ、Ｚｒ、Ｈｆ、Ｏ、Ｓ、Ｓｅ、およびＴｅから成る群から選択される少なくとも１つのドーパントを共ドーピングすることを含む。いくつかの実施形態では、ドーピングは界面活性剤（例えばＩｎ）で強められたｎ−ドーピングを含む。いくつかの実施形態では、方法はさらに、前述された元素の代わりに、または加えて、他のＩＶ族元素ドーピング（例えばいくつかの実施形態ではＧｅまたはＳｎ）を含む。
図６Ａは、図３のＧａＮ構造（３０１）において明示された、ＡｌＮ層およびＧａＮ層に関する厚さ（ナノメートル）の表（６０１）である。いくつかの実施形態では、表（６０１）の各行は、ＡｌＮ層（例えば図３の層３０６）の厚みの範囲と、ＧａＮ層（例えば図３の層（３０７）および／または層３０８）の少なくとも１つの厚みの対応する範囲とを指す。いくつかの実施形態では、ＡｌＮ層の厚みはおよそ単分子層の厚み〜２１０ナノメートル（ｎｍ）までの範囲であり、ＧａＮ層の厚みはおよそ１０〜２０，０００ｎｍの範囲である。
図６Ｂは、表（６０１）の続きである。
図７Ａは、本発明のいくつかの実施形態に従って生成されたＧａＮに関する、ωロッキングカーブ半値全幅（ＦＷＨＭ）Ｘ線回折（ＸＲＤ）値（ａｒｃｓｅｃ）を示す表（７０１）である。表（７０１）は、００２（対称）および１０２（非対称）ピークの両方のロッキングカーブ値を含む。いくつかの実施形態では、ロッキングカーブ値は、通常、ＡｌＮ厚みが減少すると共に減少する。いくつかの実施形態では、通常は、より小さなロッキングカーブ値がより好ましい。
図７Ｂは、表（７０１）の続きである。いくつかの実施形態では、ＧａＮ ００２ピークのＦＷＨＭ値は、およそ１４．４〜６１９ａｒｃｓｅｃの範囲であり、ＧａＮ １０２ピークのＦＷＨＭ値は、およそ０〜２５１５ａｒｃｓｅｃの範囲である。いくつかの実施形態では、本発明は、表（１２０１）およびスパッタリングプロセスで示されたＡｌＮの厚みで、２５０ａｒｃｓｅｃ未満の００２ピーク値と５５０ａｒｃｓｅｃ未満の１０２ピーク値との組み合わせを提供する（本発明によって提供された、いくつかのＦＷＨＭの実施形態に関する表（１３０１）を参照されたい；表（１３０１）の各行は、ＧａＮの００２ピークと１０２ピークのＦＷＨＭ値の範囲を指す。）。
いくつかの実施形態では、本発明は、窒化ガリウム（ＧａＮ）−ベースのデバイスを生産する方法を提供し、該方法は、基板を提供する工程と；窒化アルミニウム（ＡｌＮ）を基板上へとスパッタリングする工程と；ＧａＮの第１の層が２５０ａｒｃｓｅｃ未満である、００２ピークのωロッキングカーブ半値全幅（ＦＷＨＭ）Ｘ線回折（ＸＲＤ）測定値、および５５０ａｒｃｓｅｃ未満である、１０２ピークのＦＷＨＭ ＸＲＤ測定値を有するように、ＡｌＮ上へとＧａＮの少なくとも第１の層をスパッタリングする工程と；を含む。
方法のいくつかの実施形態では、ＧａＮの第１の層は、およそ１０〜２００００ナノメートル（ｎｍ）の範囲の厚みを有し、ここでＡｌＮは、およそ５〜２１０ｎｍの範囲の厚みを有する。
いくつかの実施形態では、本発明は、窒化ガリウム（ＧａＮ）−ベースのデバイスを提供し、該デバイスは、基板と；基板上の窒化アルミニウム（ＡｌＮ）の第１の層と；ＡｌＮの第１の層上のＧａＮの少なくとも第２の層と；を含み、ここで、ＧａＮの第２の層は、２５０ａｒｃｓｅｃ未満である、００２ピークのωロッキングカーブ半値全幅（ＦＷＨＭ）Ｘ線回折（ＸＲＤ）測定値、および５５０ａｒｃｓｅｃ未満である、１０２ピークのＦＷＨＭ ＸＲＤ測定値を有する。
装置のいくつかの実施形態では、ＧａＮの第１の層は、およそ１０〜２００００ナノメートル（ｎｍ）の範囲の厚みを有し、ここでＡｌＮは、およそ１モノレイヤー〜２１０ｎｍの範囲の厚みを有する。
いくつかの実施形態では、本発明は、サファイヤ上でガリウム極（Ｇａ極）窒化ガリウム（ＧａＮ）を成長させるための方法を提供する（いくつかのそのような実施形態では、サファイヤは、実質的にｃ−面配向のサファイヤであり；いくつかの実施形態では実質的にｒ−面配向のサファイヤであり；いくつかの実施形態では実質的にｍ−面配向のサファイヤであり；いくつかの実施形態では実質的にａ−面配向のサファイヤである。）。いくつかの実施形態では、方法は以下うちの１つ以上を含む：（１）基板の準備であって（いくつかの実施形態では、工程１は随意である）、ここで、該基板の準備は、（ａ）化学洗浄（エピレディおよび／もしくは脱脂、ならびに／または化学的エッチング）と、（ｂ）空気よりも低い圧力および高い温度（例えば、いくつかの実施形態では、１ｅ−６Ｔｏｒｒの真空、８００〜９００℃未満の基板温度）での真空ガス抜きと、を含む基板の準備；（２）表面窒化であって、ここで該表面窒化は、（ａ）継続時間の間に、あるＲＦ電力（ＲＦ ｐｏｗｅｒ）、Ｎ２流量、基板温度で、Ｎ２無線周波数（ＲＦ）プラズマを提供すること（例えば、いくつかの実施形態では、ＲＦ電力：３００〜５００ワット（Ｗ）、Ｎ２フロー：２〜９標準立法センチメートル毎分（ＳＣＣＭ）、基板温度：３００〜９００℃、継続時間：１０〜６０分）と、（ｂ）窒化の間に反射高速電子線回折（ＲＨＥＥＤ）を随意にモニタリングすることと、を含む表面窒化；ＡｌＮバッファを形成する工程であって（いくつかの実施形態では、工程３は随意である）、ここで、該ＡｌＮバッファを成形する工程は、（ａ）マグネトロンガン上のＲＦ電力、窒素フロー、基板温度の上昇、およびＡｌ／Ｎのフラックス比（例えば、いくつかの実施形態では、Ｒｆ電源：３００〜８００Ｗ、Ｎ２フロー：２〜５ＳＣＣＭ、基板温度：７００〜８５０℃、Ａｌ／Ｎのフラックスは１：１よりもわずかに大きい）で、ＡｌＮの層（例えば、いくつかの実施形態では、５ナノメートル（ｎｍ）〜５０ｎｍのＡｌＮ（またはＡｌＧａＮ））を堆積させること、（ｂ）いくつかの実施形態では、５秒間Ａｌを堆積させ、次にＲＦ活性窒素プラズマを１０秒提供し（一回以上）、次に１分間ＡｌＮを堆積させ、その後３０秒アニールし（一回以上）、次に、最後のＮ２アニールする（表面上の余分なＡｌを使用するのにちょうど十分）こと、（ｃ）サファイヤから、拡散されたＡｌＮ、筋のあるＡｌＮまでのＲＨＥＥＤパターンの変化を随意にモニタリングすること、および（ｄ）余分な金属アニールの回数をモニタリングするために光学反射率測定を随意に使用すること、を含む、ＡｌＮバッファを形成する工程。いくつかの実施形態では、鋳型が上記の工程（１）から（３）に記載されるようなＡｌＮである場合、ガリウムが堆積させられ、続いてＡｌＮ表面から酸素を取り除くために蒸発させられる。いくつかの実施形態では、方法はさらに、（４）ＧａＮ核形成であって、ここで、該ＧａＮ核形成は、（ａ）１０〜１００ｎｍの高温ＮリッチＧａＮを提供する（例えば、いくつかの実施形態では、ＲＦ電源：３００〜５００Ｗ、Ｎ２フロー：２〜５ＳＣＣＭ、基板温度：７００〜８５０℃、Ｇａ／Ｎフラックス比は１：１未満）こと、（ｂ）筋のある（ｓｔｒｅａｋｙ）シェブロンから延ばされたシェブロンまで（２次元（２Ｄ）回折から３次元（３Ｄ）回折まで）ＲＨＥＥＤパターンを随意にモニタリングすること、（ｃ）意図された粗面処理に対応する反射率測定強度を随意にモニタリングすること；（５）ＧａＮ平滑層を形成することであって、ここで、該ＧａＮ平滑層を形成する工程は、（ａ）１００〜５００ｎｍの高温ＧａリッチＧａＮを提供する（例えば、いくつかの実施形態では、ＲＦ電源：３００〜５００Ｗ、Ｎ２フロー：２〜５ＳＣＣＭ、基板温度：７００〜８５０℃、Ｇａ／Ｎフラックス比は１：１よりも大きい）こと、（ｂ）Ｎ２（ＲＦプラズマオフ）下で、かつ基板温度の上昇で（例えば、いくつかの実施形態では７００から８００℃）で、余分なＧａを取り除くこと、（ｃ）伸長された山形から筋のある山形まで（３Ｄから２Ｄ回折まで）ＲＨＥＥＤパターンを随意にモニタリングすること；（６） 厚いＧａＮ欠陥低減層を形成することであって、ここでＧａＮ欠陥低減層を形成することは、（ａ）１〜５μｍのわずかにＧａリッチなＧａＮを提供する（例えば、いくつかの実施形態では、ＲＦ電源：３００〜５００Ｗ、Ｎ２フロー：２〜５ＳＣＣＭ、基板温度：４００〜８００℃、Ｇａ／Ｎフラックス比はおよそ１：１よりも大きく、成長速度は０．１μｍ／時よりも早い）こと、（ｂ）およそ１５〜３０分毎に、Ｎ２（ＲＦプラズマオフ）下で、かつ基板温度の上昇（例えば、いくつかの実施形態では、７００から８００℃）で、余分なＧａを取り除くこと、（ｃ）ＧａＮ厚みが増大する共により鮮明な筋を示すＲＨＥＥＤパターンを随意にモニタリングすること、（ｄ）光学反射率測定を随意に使用して、成長速度、成長モードの変化、および余分なＧａアニールの回数をモニタリングすること、（ｅ）エピタキシャル原子層スパッタリング（ＥＡＬＳ）、プラズマ促進化エピタキシー、視射角イオン促進成長、薄いＡｌＮ中間層、およびＡｌＮ／ＧａＮ短周期超格子などの欠陥低減技術、または他のあらゆる適切な欠陥低減技術を随意に使用すること、（ｆ）上記のようなドーピング方法（例えば、いくつかの実施形態では、窒素中の希薄な濃度のＳｉＨ４がチャンバーへと注入される）を随意に使用すること、を含む、ＧａＮ欠陥低減層を形成すること、を含む。
いくつかの実施形態では、本発明は、貫通転位（ＴＤ）密度減少（すなわちＴＤフィルタリング）のために使用される、および／またはサファイヤとシリコン基板上で成長させられた、ＧａＮとＡｌＧａＮの層および構造におけるひずみ制御および製造のために使用されるＩＩＩＡ族窒化物ＡｌＮ／ＧａＮおよびＡｌＮ／ＡｌＧａＮ超格子（ＳＬ）構造を提供する。いくつかのそのような実施形態では、本明細書に記載されたスパッタリング技術（いくつかの実施形態では、エピタキシャル原子層スパッタリング（ＥＡＬＳ）を含む）は、従来の方法よりもはるかに低い成長温度で、高品質なＴＤフィルタリングおよびひずみ制御構造を形成するために使用される。いくつかの実施形態では、ＩＩＩＡ族窒化物ＳＬ構造は、平滑な界面を促進する条件下で成長させられた、５０〜１００周期の３ｎｍ〜５ｎｍのＡｌＮ、１０ｎｍ〜３０ｎｍのＧａＮまたはＡｌＧａＮを含む。いくつかの実施形態では、本発明は、ＧａＮ／ＨｆＮおよびＧａＮ／ＺｒＮ ＳＬなどの、周期的な格子整合ＩＩＩ窒化物／金属窒化物層を含むＳＬ構造を提供する（いくつかのそのような実施形態において、ＳＬ構造は、ＡｌＮの非常に高い抵抗率が理由で、ＡｌＮ／ＧａＮ ＳＬと比較して、高い面外電気伝導率を付加的に有する。）。
いくつかの実施形態では、本発明は、窒化ガリウム（ＧａＮ）−ベースのデバイスを生産する方法を提供し、該方法は、窒化アルミニウムを含む基板鋳型を提供する工程と；基板鋳型上に１つ以上の窒化ガリウム（ＧａＮ）核形成層を堆積させる工程と；１つ以上のＧａＮ核形成層上へとＧａＮ平滑層を堆積させる工程と；ＧａＮ平滑層上へと厚いＧａＮ欠陥低減層を堆積させる工程と；を含む。
いくつかの実施形態では、スパッタエピタキシーは、（１）有機金属前駆体がない、（２）（従来のエピタキシー技術と比較して）より低いプロセス温度、（３）より大きいウェハ、（４）集積化を可能とする優れたサーマルバジェット、を含む複数の利益を提供する。
いくつかの実施形態では、本発明は、以下を含むシステムおよび方法を提供する：ＡｌＮ核形成層のＰＶＤ（例えば、いくつかの実施形態では、スパッタリング）（いくつかの実施形態では、５分間のＰＶＤは、最大約１．５時間のＭＯＣＶＤと置き換えることができる）、ＧａＮ：Ｈｆ鋳型のＰＶＤ（いくつかの実施形態では、約５００ｎｍのＧａＮ：Ｈｆは、ＧａＮ：Ｈｆの導電率が非常に高いが故に、最大約５μｍのＭＯＣＶＤ ＧａＮと置き換えることができる）、ＨｆＮ／ＧａＮ：Ｈｆ分布ブラッグ反射器（ＤＢＲ）の鋳型のＰＶＤ（いくつかの実施形態では、ＨｆＮ／ＧａＮ：Ｈｆ ＤＢＲ鋳型のＰＶＤは、ＧａＮに対して格子整合し、９９．９９％の反射率および高導電性を有する光学的マイクロキャビティデバイスを可能とする）。
図８Ａは、電子機器および固体素子照明（ｓｏｌｉｄ−ｓｔａｔｅ ｌｉｇｈｔｉｎｇ）（ＳＳＬ）のための、鋳型およびデバイスエピタキシーシステム（８０１）の概略図である。いくつかの実施形態では、システム（８０１）は、金属ミラーデバイス（８６０）を生産するためにベアウェハ（８５０）上で処理を実施する。いくつかの実施形態では、システム（８０１）は複数のモジュール（８０５−８１０）を含む（いくつかのそのような実施形態では、複数のモジュール（８０５−８１０）の各１つは別々の堆積チャンバーであり；他の実施形態では、複数のモジュール（８０５−８１０）は単一の堆積チャンバー内に含まれる）。いくつかの実施形態では、システム（８０１）は、本明細書に記載されたＰＶＤプロセスの１つ以上を使用して、ＡｌＮの核形成層を生成するように構成された窒化アルミニウム（ＡｌＮ）−核形成モジュール（８０５）を含む（いくつかのそのような実施形態では、ＡｌＮ核形成層の厚みは、およそ２５ナノメートル（ｎｍ）である）。いくつかの実施形態では、システム（８０１）はさらに、１つ以上のＧＥＭＭ層を生成するように構成された、成長エピタキシャル金属ミラー（ＧＥＭＭ）モジュール（８０６）を含む（いくつかのそのような実施形態では、ＧＥＭＭ層（複数可）は、米国特許第７，９１５，６２４号、第８，２５３，１５７号、および／または第８，８９０，１８３号の記載に従って生成され、これらの文献は、上で導入され、引用によって本明細書に組み込まれる）。いくつかの実施形態では、システム（８０１）はさらに、ＧａＮモジュール（８０７、８０８、８０９、および８１０）を含み、これらのモジュールは、本明細書に記載されたＰＶＤプロセスの１つ以上を使用して１つ以上のＧａＮ層を生成するように構成される（例えば、いくつかの実施形態では、Ｈｆ：ＧａＮの１つ以上の層が、ＧａＮモジュール（８０７、８０８、８０９、および／または８１０）において生成される）。
図８Ｂは、電子機器およびＳＳＬのための鋳型およびデバイスエピタキシーシステム（８０２）の概略図である。いくつかの実施形態では、システム（８０２）は、ＬＥＤ−レディデバイス（ＬＥＤ−ｒｅａｄｙ ｄｅｖｉｃｅ）（８７０）を生産するためにベアウェハ（８５０）上で処理を実施する。いくつかの実施形態では、システム（８０２）は複数のモジュール（８０５−８０８、および８２０−８２１）を含む（いくつかのそのような実施形態では、複数のモジュール（８０５−８０８および８２０−８２１）の各１つは、別々の堆積チャンバーであり；他の実施形態では、複数のモジュール（８０５−８０８および８２０−８２１）は単一の堆積チャンバー内に含まれている）。いくつかの実施形態では、ＧａＮモジュール（８０９および８１０）の代わりに、システム（８０２）は、ＭＯＣＶＤモジュール（８２１および８２２）を含み、そのＭＯＣＶＤモジュールはＭＯＣＶＤ処理を提供するように構成される。
図９は、電子機器およびＳＳＬのための鋳型およびデバイスエピタキシープロセス（９０１）の概略図である。いくつかの実施形態では、プロセス（９０１）は工程（Ａ）、（Ｂ）、および（Ｃ）を含む。いくつかの実施形態では、工程（Ａ）は、本明細書に記載されたＰＶＤプロセスの１つ以上（例えば、いくつかの実施形態では、スパッタリング）を使用して、サファイヤ基板（９０５）上にＡｌＮ（９０６）の核形成層を生成することを含み、ここでＡｌＮ核形成層（９０６）は、およそ２５ｎｍの厚みを有する（いくつかのそのような実施形態では、工程（Ａ）は、図８Ａのモジュール（８０５）で実施される）。いくつかの実施形態では、工程（Ｂ）は、本明細書に記載されたＰＶＤプロセスの１つ以上（例えば、いくつかの実施形態では、スパッタリング）を使用して、ＡｌＮ核形成層（９０６）上に、Ｈｆ：ＧａＮの層（９０７）を生成する工程を含む。いくつかの実施形態では、工程（Ｂ）は、図８Ａのモジュール（８０７、８０８、８０９、および／または８１０）において実施される。いくつかの実施形態では、工程（Ｃ）は、上で導入され、かつ引用によって本明細書に組み込まれている米国特許第７，９１５，６２４号、第８，２５３，１５７号、および／または第８，８９０，１８３号のＧＥＭＭ記載に基づいて、層（９０７）上に、Ｈｆ：ＧａＮおよびＨｆＮのＮ周期の交互層（例えば分布ブラッグ反射器）（９０８）を生成する工程を含む（いくつかのそのような実施形態では、工程（Ｃ）は、図８ＡのＧＥＭＭモジュール（８０６）において実施される）。いくつかの実施形態では、１つ以上の工程（Ａ）、（Ｂ）、および（Ｃ）は、ＭＯＣＶＤプロセスを使用して、ｎ型ＧａＮ層（９２０）と、ｐ型ＧａＮ／多重量子井戸（ＭＱＷ）層（９２１）を生成することを含む（いくつかのそのような実施形態では、層（９２０）の厚みはおよそ５マイクロメートル（μｍ）であり；他のそのような実施形態では、層（９２０）の厚みはおよそ１μｍ未満である）。いくつかの実施形態では、層（９２０および９２１）は、図８Ｂのモジュール（９２０および／または９２１）において生成される。
図１０は、本発明のいくつかの実施形態に従って生成されたハフニウムドープ窒化ガリウムに関する、ｎ型キャリア濃度（１立方センチメートル当たり）対吸着原子移動度（ｃｍ２／Ｖ・ｓ）を示すグラフ（１００１）である。
図１１は、本発明のいくつかの実施形態に従って生成されたＧａＮに関する、Ｘ線回折（ＸＲＤ）データを示すグラフ（１１０１）である。いくつかの実施形態では、００２ピークのωロッキングカーブ半値全幅（ＦＷＨＭ）値は、３００ａｒｃｓｅｃである。
図１２は、後のＬＥＤエピタキシャル成長のためのＧａＮ鋳型構造（１２０１）の概略図である。いくつかの実施形態では、構造（１２０１）は、薄膜および標準的な発光デバイス装置と共に使用するための１つ以上のインジウムスズ酸化物（ＩＴＯ）置換層を含む。いくつかの実施形態では、ＩＴＯ置換層は、模様が付けられ（例えば角錐、ドーム、２Ｄフォトニック結晶等）、Ｈｆ：ＧａＮ、Ｈｆ：ＡｌＧａＮ、Ｈｆ：ＩｎＧａＮ、Ｈｆ：ＩｎＧａＡｌＮまたは同種のものなどの、模様が付いている、遷移金属でドープされたＧａＮを形成するように、遷移金属元素でドープされたＧａＮを含む。いくつかの実施形態では、ｐサイドアップデバイス（ｐ−ｓｉｄｅ−ｕｐ ｄｅｖｉｃｅｓ）のために、ＩＴＯの置換層は、ｐ型ＧａＮ／ＭＱＷ層（複数可）（９２１）の上部に直接配置されたＨｆ：ＧａＮの層（１２０５）と、ｐ型ＧａＮ／ＭＱＷ層（複数可）（９２１）の下に直接配置されたＳｉ：ＧａＮの層（１２０６）（いくつかのそのような実施形態では、厚みが１未満μｍである）とを含む。いくつかの実施形態では、ｐサイドダウンデバイス（ｐ−ｓｉｄｅ−ｄｏｗｎ ｄｅｖｉｃｅｓ）のために、ＩＴＯの置換層は、ＡｌＮ核形成層（複数可）（９０６）の上部に直接配置されたＨｆ：ＧａＮの層（１２０７）を含む。いくつかの実施形態では、本明細書に記載されたＨｆ：ＧａＮを生成するＰＶＤプロセス（例えばスパッタリング）は処理温度が低く、これにより、ＩＴＯの層が、プレエピタキシーおよびポストエピタキシーの両方で使用可能となる（したがって、いくつかのそのような実施形態では、ＭＯＣＶＤシステムにおいて一般的に使用される、テトラキスジメチルアミノハフニウムの必要はない）。
図１３は、ＧＥＭＭ／ＧａＮのエピタキシャルスタック構造（１３０１）の概略図である。いくつかの実施形態では、構造（１３０１）は、サファイア（Ａｌ２Ｏ３）の基板層（１３０５）、および５周期のＧＥＭＭとＧａＮの交互層（１３０６）を含む。いくつかの実施形態では、構造（１３０１）は、エピレディ成長のために格子整合され、高導電性（低い抵抗値）、かつＡｌＮ／ＧａＮ分布ブラッグ反射器（ＤＢＲ）よりも反射率が高い。いくつかの実施形態では、ＧＥＭＭの成長は、米国特許第７，９１５，６２４号、第８，２５３，１５７号、および／または第８，８９０，１８３号の記載に従って実施され、これらの文献は、上で導入され、引用によって本明細書に組み込まれる。
図１４Ａは、本発明のいくつかの実施形態に従って生成されたＧａＮに関するＸ線回折（ＸＲＤ）データのグラフ（１４０１）である。いくつかの実施形態では、ＧａＮは、低いロッキングカーブ半値全幅（ＦＷＨＭ）値で格子整合される（例えば、いくつかの実施形態では、０．３５％のミスマッチ）。
図１４Ｂは、本発明のいくつかの実施形態に従って生成されたＧａＮに関するＸ線回折（ＸＲＤ）データのグラフ（１４０２）である。
図１４Ｃは、本発明のいくつかの実施形態に従って生成されたＧａＮに関するＸ線回折（ＸＲＤ）データのグラフ（１４０３）である。
図１４Ｄは、本発明のいくつかの実施形態に従って生成されたＧａＮに関するＸ線回折（ＸＲＤ）データのグラフ（１４０４）である。
図１５は、本発明のいくつかの実施形態に従って生成されたＧＥＭＭ上のＧａＮに関する、原子間力顕微鏡（ＡＦＭ）データのチャート（１５０１）である。いくつかの実施形態では、ＧＥＭＭ上のＧａＮは、薄い量子井戸の均等な成長を可能とする超平滑原子段差表面を有する。
図１６は、本発明のいくつかの実施形態に従って生成されたＧＥＭＭ／ＧａＮ（実線）対従来のＡｌＮ／ＧａＮ分布ブラッグ反射器（ＤＢＲ）（破線）の反射率の比較を示すグラフ（１６０１）である。いくつかの実施形態では、中心波長λ０は４００ナノメートル（ｎｍ）と７００ｎｍとの間にあり、これは材料の選択およびその厚みに応じる。
図１７は、窒化ガリウム（ＧａＮ）に関する推定のスパッタ率対ガリウムターゲットの温度のグラフ（１７０１）である。グラフ（１７０１）は、いくつかの実施形態では、ガリウムターゲットの温度が領域（１７０５）にある（すなわち、およそ摂氏１４度（℃）よりも高い）とき、推測されるスパッタ率が感温性であることを示す。グラフ（１７０１）は、いくつかの実施形態では、ガリウムターゲットの温度が領域（１７０６）にある（すなわち、およそ１４℃よりも低い）とき、推測されるスパッタ率が不感温性であることを示す。グラフ（１７０１）はさらに、いくつかの実施形態では、ガリウム（１７９９）（およそ２９℃）の融点が感温性の領域（１７０５）内に属することを示す。いくつかの実施形態では、本発明では、ガリウムターゲットを、不感温性領域（１７０６）内にあるように冷却する。いくつかの実施形態では、ガリウムターゲットの冷却をすることは、ガリウムターゲットの第１の深さが第１の温度であり、第２の深さが第２の温度であるように、ガリウムターゲットの深さにわたって温度勾配をもたらすことを含む。
いくつかの実施形態では、ガリウムターゲットの温度は、確実で反復可能な製造ならびに高品質の膜のために低く保たれる。いくつかの実施形態では、ガリウムが液体である場合、ウェハ上でのガリウムスピッティング（ｇａｌｌｉｕｍ ｓｐｉｔｔｉｎｇ）が製造を妨げることもある。いくつかの実施形態では、ターゲットがガリウムの融点（１７９９）に近い温度で保たれる場合（例えば、融点（１７９９）に対して＋／−２０℃以上）、放出された原子の収率は、プロセスパラメータのわずかな変化に高く依存することとなり、放出された原子のエネルギーは、広い分布を有するだろう。
いくつかの実施形態では、ガリウムスパッタリングターゲットの温度を摂氏２８度（℃）以下へと下げることによって、結果としてもたらされる窒化ガリウム（ＧａＮ）膜の反復率および品質が向上する。いくつかの実施形態では、結果としてもたらされるＧａＮ膜の品質は、−４０℃に至るまで改善し、いくつかの実施形態では、温度をさらに（例えば−２００℃）下げることは、ＧａＮ結晶品質のさらなる改善をもたらす。いくつかの実施形態では、膜品質が改善した理由は、不純物がより低いターゲット温度においてより低いスパッタ率を有するスパッタリングプロセスの間の、ガリウム純度の洗練による。さらに、いくつかの実施形態において、その改善は、プラズマガス（例えば貴ガスおよび場合によっては反応性ガス）が、ガリウムターゲットへのより浅い浸透を有する「ガリウムスピッティング」の減少による。いくつかの実施形態では、本発明はスパッタリングのための貴ガスおよびイオン源（例えば、いくつかの実施形態では、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）、ラドン（Ｒｎ）、および／またはオガネソン（Ｏｇ））を含む。
本発明によって提供されるエピタキシャル原子層スパッタリング（ＥＡＬＳ）のいくつかの実施形態では、ガリウムスパッタリングターゲットは、少なくとも摂氏１５度（℃）で、固体として、かつその融点よりも冷たく保たれる。いくつかの実施形態では、ガリウムのスパッタリングターゲットの温度は、包括的に、０℃〜１５℃に等しいか、その間であり；いくつかの実施形態では、ターゲット温度は包括的に、−１５℃〜０℃であり；いくつかの実施形態では、ターゲット温度は包括的に、−４０℃〜−１５℃に等しいか、その間であり；いくつかの実施形態では、ターゲット温度は、包括的に、−１００℃〜−４０℃に等しいか、その間であり；いくつかの実施形態では、ターゲット温度は、包括的に、−２００℃〜−１００℃に等しいか、その間であり；いくつかの実施形態では、ターゲット温度は−２００℃未満である。いくつかの実施形態では、ガリウムスパッタリングのターゲット温度は、１４℃〜−２７３℃との間にある。
いくつかの実施形態では、本発明は、窒化ガリウム（ＧａＮ）−ベースのデバイスを生産する方法を提供し、該方法は、窒化アルミニウムを含む基板鋳型を提供する工程と；模様が付けられた遷移金属ドープＧａＮ層を基板鋳型上へと堆積させる工程と；を含む。
従来の技術では、ガリウムの低い融点（およそ２９℃）が原因で、特に、大部分の適用におけるよりもウェハ温度が数百度高いとき、およびウェハ−ターゲット距離がほんの数センチメートルであるときに、スパッタリングによるガリウム堆積を避ける。
いくつかの実施形態では、本発明は、約３０００ａｒｃｓｅｃ未満のＦＷＨＭを持つＸＲＤ １０２ピークを有するガリウムターゲット（固体または液体）からスパッタリングすることによって、ＧａＮ成長を提供する。いくつかの実施形態では、本発明は、高電子移動度トランジスタと共に使用するためのＧａＮを提供し、ここで、ＧａＮは、１５００ａｒｃｓｅｃ未満のＦＷＨＭを持つＸＲＤ １０２ピークを有する。いくつかの実施形態では、本発明は、発光デバイスと共に使用するためのＧａＮを提供し、ここで、ＧａＮは、６００ａｒｃｓｅｃ未満（例えば３００ａｒｃｓｅｃ）のＦＷＨＭを持つＸＲＤ １０２ピークを有する。いくつかの実施形態では、本発明は、ＰＶＤ（例えばスパッタリング）によって、ＧａＮの平滑な非柱状ステップ成長を提供する。いくつかのそのような実施形態では、ガリウムターゲットは１４℃未満に維持される（いくつかの実施形態では、ガリウムターゲットは零下のセルシウス温度で維持され、アルコール類などの非水系熱伝達液が使用される）。いくつかの実施形態では、本発明は、商用の原子間力顕微鏡（ＡＦＭ）、 光回折、およびＸ線回折（ＸＲＤ）の結果を達成するために、ＥＡＬＳプロセスを提供する。
いくつかの実施形態では、本発明は、以下のうちのいずれか１つ以上を含むエピタキシャル原子層スパッタリング（ＥＡＬＳ）プロセス（例えばＧａＮ、ＡｌＮ、核形成層（以下に記載される）、または同様の鋳型上でのＧａＮ成長）を提供する：（１）高温アニール；（２）標準よりも高い温度（例えば２０℃から５０℃高く）で、５〜２０分間、１以上の比率でＧａ：Ｎを成長させること；（３）標準の成長モード（例えば７００℃）で、２０〜４０分間、１以上の比率でＧａ：Ｎを成長させること；（４ａ）成長を止めて、余分なガリウムがすべて蒸発し、膜が滑らかとなるまで、７５０℃でアニールする（例えば、５〜１０分間のアニール）こと、または（４ｂ）１未満のＧａ：Ｎ比であるように、成長を継続させること、（いくつかのそのような実施形態では、ガリウムは遮断される、またはシャッターが閉じられることもある）；および（５）工程１から４を繰り返すこと。いくつかの実施形態では、上記の工程の間ならいつでも、アルゴンがガリウムターゲットに直接供給されている間に、ＲＦ窒素は、Ｎ２ガスまたはＮＨ３ガスの代わりに使用され、かついくつかの実施形態では、ガリウムターゲットからのイオン源または別々のイオン源が使用される。いくつかの実施形態では、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、ケイ素（Ｓｉ）、ゲルマニウム（Ｇｅ）、マグネシウム（Ｍｇ）、銅（Ｃｕ）、または他の遷移金属のいずれかを用いるドーピングが、上記工程の間に行われる。いくつかの実施形態では、アルミニウム（Ａｌ）、インジウム（Ｉｎ）、またはＨｆ、Ｚｒ、もしくはスカンジウム（Ｓｃ）を含む他の遷移金属のいずれかを混ぜてＧａＮを合金にすることは、上記工程の間に行われる。
いくつかの実施形態では、本発明は、（例えばＳｉ、サファイヤ、窒化ハフニウム（ＨｆＮ）、窒化ジルコニウム（ＺｒＮ）、酸化亜鉛（ＺｎＯ）、ガラス、または同種のもの）異類の鋳型上に核形成層を生成するためのプロセスを提供し、ここで、該プロセスは、以下のうちのいずれか１つ以上を含む：（１）化学的に促進された、サーマルクリーニング、サーマルテクスチャリング；（２）Ｎ２、窒素イオン、ＮＨ３、またはその他同種のものを含む窒素源に暴露することによる、高温での窒化；および（３）スパッタリングによる約５ナノメートル（ｎｍ）〜１００ｎｍの範囲の厚みまでのＡｌＮ（随意にＧａＮ）の堆積。いくつかの実施形態では、上記の工程の間ならいつでも、アルゴンがガリウムターゲットに直接供給されている間に、ＲＦ窒素は、Ｎ２ガスまたはＮＨ３ガスの代わりに使用され、かついくつかの実施形態では、ガリウムターゲットからのイオン源または別々のイオン源が使用される。いくつかの実施形態では、Ｈｆ、Ｚｒ、Ｓｉ、Ｇｅ、Ｍｇ、Ｃｕ、または他の遷移金属のいずれかを用いるドーピングが、上記工程の間に行われる。いくつかの実施形態では、Ａｌ、Ｉｎ、または例えばＨｆ、ＺｒもしくはＳｃを含む他の遷移金属のいずれかを混ぜてＧａＮを合金にすることが、上記工程の間に行われる。
図１８は、スパッタリングシステム（１８０１）の概略図である。いくつかの実施形態では、システム（１８０１）は、ガリウム（Ｇａ）ガン（１８１０）（鋳型（１８０５）からゼロ度に位置する）と、Ｇａガン（１８１１）（鋳型（１８０５）から４５度で位置する）と、Ｇａガン（１８１２）（鋳型（１８０５）から９０度で位置する）とを含む複数のＧａガンを含む。いくつかの実施形態では、システム（１８０１）はさらに、複数のイオン源（１（８２０）および／または１８２１）を含むいくつかの実施形態では、鋳型（１８０５）は、Ｇａガン（１８１０−１８１２）とイオン源（１８２０および／または１８２１）との間で回転する。いくつかの実施形態では、製造安定性ならびにＩＩＩＡ族窒化物膜の品質のためには、スパッタリングガンまたはイオンガンのいずれかによって、表面にイオンを十分に提供することが重要である。いくつかの実施形態では、イオンガンは、光子源（例えば紫外線）または電子源と置き換えられる。イオン源（例えばイオン源（１８２０）および／またはイオン源（１８２１））は、それが専用のイオン源からであろうと、スパッタリングターゲットからであろうと、鋳型（１８０５）の表面に対して浅い角度と９０度との間で提供される場合が最良である。いくつかの実施形態では、これらのコンポーネントが適所にある間、アルゴンをスパッタリングガンに供給し、そしてガリウムターゲットとの窒素の相互作用の量を最小化して、窒素中毒低減レジームでプロセスを実行する。
いくつかの実施形態では、本発明は、窒化ガリウム（ＧａＮ）構造をエピタキシーによって成長させるための方法を提供し、該方法は、基板を提供する工程と；第１の物理蒸着（ＰＶＤ）プロセス（例えば、いくつかの実施形態ではスパッタリング）を使用して、基板の表面上に少なくとも第１のＧａＮ層を成長させる工程と；を含み、ここで、第１のＰＶＤプロセスは：固体のガリウムターゲットを提供すること、およびおよそ摂氏２９度未満の第１の温度で固体のガリウムターゲットを維持することを含む。
方法のいくつかの実施形態では、基板を提供する工程は、第２のＰＶＤプロセス（例えば、いくつかの実施形態では、スパッタリング）を使用して、基板のベース上に窒化アルミニウム（ＡｌＮ）層を、ＡｌＮ層が基板の表面を形成するように成長させることを含む。いくつかの実施形態では、第１のＰＶＤプロセスはさらに、エピタキシャル原子層スパッタリング（ＥＡＬＳ）を含む。いくつかの実施形態では、第１のＰＶＤプロセスはさらにＥＡＬＳを含み、ここでＥＡＬＳは基板を加熱することを含む。いくつかの実施形態では、第１のＰＶＤプロセスはさらに、マグネトロンスパッタリングを含む。いくつかの実施形態では、第１の温度は、およそ摂氏１５度未満である。いくつかの実施形態では、第１の温度で固体のガリウムターゲットを維持することは、アルコールベースの液体を使用して、固体のガリウムターゲットを流体対流冷却することを含む。いくつかの実施形態では、第１のＧａＮ層は、およそ１０００ａｒｃｓｅｃ未満の００２ピークおよび１０２ピークの両方の、ωロッキングカーブ半値全幅（ＦＷＨＭ）Ｘ線回折計測値を有する。
いくつかの実施形態では、本発明は、窒化ガリウム（ＧａＮ）構造を成長させるための方法を提供し、該方法は、基板を提供する工程と；第１の物理蒸着（ＰＶＤ）プロセス（例えばいくつかの実施形態では第１のスパッタリングプロセス）を使用して、基板の表面上に少なくとも第１のＧａＮ層を成長させる工程と；を含み、ここで、第１のＰＶＤプロセスは：固体のガリウムターゲットを提供することであって、ここで、固体のガリウムターゲットを提供することは、第１の温度で固体のガリウムターゲットを維持することを含む、こと、および少なくとも第１のＧａＮ層のエピタキシャル原子層スパッタリング（ＥＡＬＳ）を、少なくとも第１のＧａＮ層の成長が少なくとも第１のＧａＮ層の非柱状ステップの成長を含むように実施すること、を含む。
いくつかの実施形態では、本発明は、窒化ガリウム（ＧａＮ）構造を成長させるためのシステムを提供し、該システムは、システムへと基板ウェハを装填し、システムからＧａＮ構造を取り除くように構成されたロードロックと；複数の堆積モジュールと；を含み、ここで、複数の堆積モジュールは、第１の物理蒸着（ＰＶＤ）プロセス（例えば、いくつかの実施形態では第１のスパッタリングプロセス）を介して基板ウェハの表面上に少なくとも第１のＧａＮ層を成長させるように構成されたＧａＮ堆積モジュールを含みここで、ＧａＮ堆積モジュールは、第１の温度で維持される固体のガリウムターゲットを含み、そしてここで、第１のＰＶＤプロセスは、少なくとも第１のＧａＮ層の非柱状ステップ成長が生じるように、少なくとも第１のＧａＮ層のエピタキシャル原子層スパッタリング（ＥＡＬＳ）を含む。
いくつかの実施形態では、本発明は、窒化ガリウム（ＧａＮ）構造を成長させるための方法を提供し、該方法は、基板を提供する工程と；第１のスパッタリングプロセスを使用して、基板の表面上で少なくとも１つの第１のＧａＮ層を成長させる工程と；を含み、ここで、第１のスパッタリングプロセスは：ガリウムターゲットを提供すること、およびエピタキシャル原子層スパッタリング（ＥＡＬＳ）を、少なくとも第１のＧａＮ層の成長が少なくとも第のＧａＮ層の非柱状ステップの成長を含むように実施すること、を含む。
いくつかの実施形態では、ＭＥＥの実施は、少なくとも第１のスパッタリングプロセスの第１の時間にわたって、１対１よりも大きくなるように窒素対ガリウムの比率を制御すること含む。方法のいくつかの実施形態では、ＭＥＥの実施は、無線周波数（ＲＦ）窒素源を介して窒素を導入することを含む。
方法のいくつかの実施形態では、第１のスパッタリングプロセスは、少なくとも第１のＧａＮ層をケイ素（Ｓｉ）でドープすることをさらに含む。いくつかの実施形態では、第１のスパッタリングプロセスはさらに、ケイ素（Ｓｉ）を保持するキャリヤガスを用いて反応物をガス圧入することにより、少なくとも第１のＧａＮ層をドープすることを含む。
方法のいくつかの実施形態では、ガリウムターゲットは固体のガリウムターゲットであって、ここで、第１のスパッタリングプロセスはさらに、およそ摂氏１５度未満の第１の温度で固体のガリウムターゲットを維持することを含む。いくつかの実施形態では、ガリウムターゲットは固体のガリウムターゲットであり、ここで、第１のスパッタリングプロセスはさらに、第１の温度で固体のガリウムターゲットを維持することを含み、ここで、第１の温度で固体のガリウムターゲットを維持することは、アルコールベースの液体を使用して、固体のガリウムターゲットを流体対流冷却することを含む。
方法のいくつかの実施形態では、基板を提供する工程は、第２のスパッタリングプロセスを使用して、基板のベース上に窒化アルミニウム（ＡｌＮ）層を、ＡｌＮ層が基板の表面を形成するように成長させることを含む。いくつかの実施形態では、方法はさらに、少なくとも第１のＧａＮ層上に、成長エピタキシャル金属ミラー（ＧＥＭＭ）を成長させる工程を含む。いくつかの実施形態では、方法はさらに、少なくとも第１のＧａＮ層上に、成長エピタキシャル金属ミラー（ＧＥＭＭ）を成長させる工程を含み、ここで、ＧＥＭＭは、ハフニウム（Ｈｆ）：ＧａＮと、窒化ハフニウム（ＨｆＮ）との交互層を含む。いくつかの実施形態では、方法はさらに、少なくとも第１のＧａＮ層上に、成長エピタキシャル金属ミラー（ＧＥＭＭ）を成長させる工程であって、ここで、ＧＥＭＭは、ハフニウム（Ｈｆ）：ＧａＮと、窒化ハフニウム（ＨｆＮ）との交互層を含む、工程と；有機金属気相成長法（ＭＯＣＶＤ）のプロセスを使用して、ＧＥＭＭの表面上に少なくとも第１の量子井戸を成長させる工程と；を含む。いくつかの実施形態では、第１のスパッタリングプロセスはさらに、マグネトロンスパッタリングを含む。いくつかの実施形態では、少なくとも第１のＧａＮ層は、およそ１０００ａｒｃｓｅｃ未満の００２ピークおよび１０２ピークの両方の、ωロッキングカーブ半値全幅（ＦＷＨＭ）Ｘ線回折計測値を有する。いくつかの実施形態では、少なくとも第１のＧａＮ層は、約１０ａｒｃｓｅｃから約２５００ａｒｃｓｅｃまでの範囲にある００２ピークのωロッキングカーブ半値全幅（ＦＷＨＭ）Ｘ線回折計測値を有する。
いくつかの実施形態では、本発明は、窒化ガリウム（ＧａＮ）構造を成長させるためのシステムを提供し、該方法は、システムへと基板ウェハを装填し、システムからＧａＮ構造を取り除くように構成されたロードロックと；複数の堆積チャンバーと；を含み、ここで、複数の堆積チャンバーは、第１のスパッタリングプロセスによって基板ウェハの表面上に少なくとも第１のＧａＮ層を成長させるように構成された、ＧａＮ堆積チャンバーを含み、ここで、第１のスパッタリングプロセスは、少なくとも第１のＧａＮ層の非柱状ステップ成長が生じるように、少なくとも第１のＧａＮ層のエピタキシャル原子層スパッタリング（ＥＡＬＳ）を含む。
いくつかの実施形態では、システムはさらに、複数の堆積チャンバーの間で基板ウェハを自動的に移動させるように構成された、ウェハハンドリング機構を含む。いくつかの実施形態では、複数の堆積チャンバーは、ＡｌＮ層が基板ウェハの表面を形成するように、第２のスパッタリングプロセスによって基板ウェハのベース上にＡｌＮ層を成長させるように構成された、窒化アルミニウム（ＡｌＮ）堆積チャンバーを含む。いくつかの実施形態では、複数の堆積チャンバーは、少なくとも第１のＧａＮ層上にＧＥＭＭを成長させるように構成された、成長エピタキシャル金属ミラー（ＧＥＭＭ）堆積チャンバーを含む。いくつかの実施形態では、ＧａＮ堆積チャンバーは、第１の温度で維持される固体のガリウムターゲットを含み、ここで、第１の温度はおよそ摂氏１５度未満である。いくつかの実施形態では、ＧａＮ堆積チャンバーはさらに、第１の温度で維持される固体のガリウムターゲットと；アルコールベースの液体によって固体のガリウムターゲットを冷却するように構成された流体対流冷却装置と；を含む。
いくつかの実施形態では、ＧａＮ堆積チャンバーはさらに、少なくとも第１のＧａＮ層をケイ素（Ｓｉ）でドープするように構成される。いくつかの実施形態では、ＧａＮ堆積チャンバーはさらに、少なくとも第１のＧａＮ層を成長させるように構成され、これは、少なくとも第１のＧａＮ層が、およそ１０００ａｒｃｓｅｃ未満の００２ピークおよび１０２ピークの両方の、ωロッキングカーブ半値全幅（ＦＷＨＭ）Ｘ線回折計測値を有するように成長させるものである。いくつかの実施形態では、ＧａＮ堆積チャンバーはさらに、少なくとも第１のＧａＮ層を成長させるように構成され、これは、少なくとも第１のＧａＮ層が、約１０ａｒｃｓｅｃから約２５００ａｒｃｓｅｃまでの範囲にある００２ピークのωロッキングカーブ半値全幅（ＦＷＨＭ）Ｘ線回折計測値を有するように成長させるものである。
いくつかの実施形態では、複数の堆積チャンバーはさらに、以下のものを含む：ＡｌＮ層が基板ウェハの表面を形成するように、第２のスパッタリングプロセスによって基板ウェハのベース上にＡｌＮ層を成長させるように構成された窒化アルミニウム（ＡｌＮ）堆積チャンバーと；少なくとも第１のＧａＮ層上にＧＥＭＭを成長させるように構成された、成長エピタキシャル金属ミラー（ＧＥＭＭ）堆積チャンバーであって、ここで、ＧＥＭＭは、ハフニウム（Ｈｆ）：ＧａＮと、窒化ハフニウム（ＨｆＮ）との交互層を含む、ＧＥＭＭ堆積チャンバーと；ＧＥＭＭの表面上に少なくとも第１の量子井戸を成長させるように構成された有機金属気相成長法（ＭＯＣＶＤ）チャンバー。
いくつかの実施形態では、本発明は、窒化ガリウム構造を提供し、該構造は、基板と；基板の表面上で成長させられた少なくとも第１の窒化ガリウム（ＧａＮ）層と；を含み、ここで、少なくとも第１のＧａＮ層は、およそ１０００ａｒｃｓｅｃ未満の００２ピークおよび１０２ピークの両方の、ωロッキングカーブ半値全幅（ＦＷＨＭ）Ｘ線回折計測値を有する（いくつかの実施形態では、少なくとも第１のＧａＮ層は、約１０ａｒｃｓｅｃから約２５００ａｒｃｓｅｃまでの範囲にある００２ピークのωロッキングカーブ半値全幅（ＦＷＨＭ）Ｘ線回折計測値を有する）。
いくつかの実施形態では、構造はさらに、窒化アルミニウム（ＡｌＮ）層が基板の表面を形成するように、基板のベース上に成長させられたＡｌＮ層を含む。いくつかの実施形態では、構造はさらに、少なくとも第１のＧａＮ層の表面上で成長させられた、成長エピタキシャル金属ミラー（ＧＥＭＭ）を含む。いくつかの実施形態では、基板はサファイヤを含み、その構造はさらに、ＡｌＮ層が基板の表面を形成するような、基板のベース上の窒化アルミニウム（ＡｌＮ）層と；少なくとも第１のＧａＮ層の表面上で成長させられた、成長エピタキシャル金属ミラー（ＧＥＭＭ）と；を含み、ここで、ＧＥＭＭは、ハフニウム（Ｈｆ）：ＧａＮと、窒化ハフニウム（ＨｆＮ）との交互層と；ＧＥＭＭの表面上で成長させられたｎ型ＧａＮの層と；ｎ型ＧａＮの層上で成長させられたｐ型ＧａＮ／多重量子井戸（ＭＱＷ）の層と；を含む。
いくつかの実施形態では、本発明は、窒化ガリウム（ＧａＮ）構造を成長させるためのシステムを提供し、該システムは、システムへと基板ウェハを装填するための手段と；基板ウェハの表面上で少なくとも第１のＧａＮ層をスパッタリングするための手段と；を含み、ここで、少なくとも第１のＧａＮ層をスパッタリングするための手段は、少なくとも第１のＧａＮ層の非柱状ステップ成長が生じるように、エピタキシャル原子層スパッタリング（ＥＡＬＳ）を実施するための手段を含む。
システムのいくつかの実施形態では、スパッタリングするための手段は、少なくとも第１のＧａＮ層をケイ素（Ｓｉ）でドーピングするための手段を含む。いくつかの実施形態では、システムはさらに、窒化アルミニウム（ＡｌＮ）層が基板の表面を形成するように、基板のベース上にＡｌＮ層を成長させるための手段を含む。いくつかの実施形態では、システムはさらに、少なくとも第１のＧａＮ層上に、成長エピタキシャル金属ミラー（ＧＥＭＭ）を成長させるための手段であって、ここで、ＧＥＭＭは、ハフニウム（Ｈｆ）：ＧａＮと、窒化ハフニウム（ＨｆＮ）との交互層を含む、手段。いくつかの実施形態では、システムはさらに、少なくとも第１のＧａＮ層上に、成長エピタキシャル金属ミラー（ＧＥＭＭ）を成長させるための手段であって、ここで、ＧＥＭＭは、ハフニウム（Ｈｆ）：ＧａＮと、窒化ハフニウム（ＨｆＮ）との交互層を含む、手段と；ＧＥＭＭの表面上に少なくとも第１の量子井戸を成長させるための手段と；を含む。
いくつかの実施形態では、本発明は、窒化ガリウム（ＧａＮ）構造を成長させるための方法を提供し、該方法は、鋳型を提供する工程と；第１のスパッタリングプロセスを使用して、鋳型上で少なくとも１つの第１のＧａＮ層を成長させる工程と；を含み、ここで、第１のスパッタリングプロセスは：スパッタリングターゲットの温度を制御すること、およびガリウムリッチ条件とガリウムリーン条件とを繰り返して調節すること、を含み、ここで、ガリウムリッチ条件は、１より大きい第１の値を有するガリウム対窒素比を含み、ここで、ガリウムリーン条件は、１より小さい第２の値を有するガリウム対窒素比を含む。
いくつかの実施形態では、第１のスパッタリングプロセスは、無線周波数（ＲＦ）窒素源を介して窒素を導入することを含む。いくつかの実施形態では、第１のスパッタリングプロセスは、少なくとも第１のＧａＮ層をケイ素（Ｓｉ）でドープすることをさらに含む。いくつかの実施形態では、第１のスパッタリングプロセスはさらに、ケイ素（Ｓｉ）を保持するキャリヤガスを用いて反応物をガス圧入することにより、少なくとも第１のＧａＮ層をドープすることを含む。いくつかの実施形態では、スパッタリングターゲットは固体のガリウムターゲットであり、ここで、固体のガリウムターゲットの温度を制御することは、およそ１４℃未満である第１の温度値でその温度を維持することを含む。いくつかの実施形態では、スパッタリングターゲットは、固体のガリウムターゲットであり、ここで、固体のガリウムターゲットの温度を維持すること、伝熱流体としてアルコールを使用して、固体のガリウムターゲットを流体対流冷却することを含む。
いくつかの実施形態では、鋳型を提供する工程は、鋳型上で窒化アルミニウム（ＡｌＮ）層を成長させることを含む。いくつかの実施形態では、鋳型を提供する工程は、第２のスパッタリングプロセスを使用して、鋳型上で窒化アルミニウム（ＡｌＮ）層を成長させること含む。いくつかの実施形態では、鋳型を提供する工程は、第２のスパッタリングプロセスを使用して、鋳型上で第１の窒化アルミニウム（ＡｌＮ）層を成長させることを含み、ここで、方法はさらに、第２のスパッタリングプロセスを使用して、少なくとも第１のＧａＮ層上に第２の窒化アルミニウム（ＡｌＮ）層を成長させること工程と；第１のスパッタリングプロセスを使用して、第２のＡｌＮ層上に第２のＧａＮ層を成長させる工程と；を含む。
いくつかの実施形態では、方法はさらに、少なくとも第１のＧａＮ層上に、成長エピタキシャル金属ミラー（ＧＥＭＭ）を成長させる工程を含み、ここで、ＧＥＭＭは、ハフニウム（Ｈｆ）：ＧａＮと、窒化ハフニウム（ＨｆＮ）との交互層を含む。いくつかの実施形態では、方法はさらに、少なくとも第１のＧａＮ層上に、成長エピタキシャル金属ミラー（ＧＥＭＭ）を成長させる工程であって、ここで、ＧＥＭＭは、ハフニウム（Ｈｆ）：ＧａＮと、窒化ハフニウム（ＨｆＮ）との交互層を含む、工程と；有機金属気相成長法（ＭＯＣＶＤ）のプロセスを使用して、ＧＥＭＭの表面上に少なくとも第１の量子井戸を成長させる工程と；を含む。いくつかの実施形態では、第１のスパッタリングプロセスはさらに、マグネトロンスパッタリングを含む。いくつかの実施形態では、少なくとも第１のＧａＮ層は、約１０ａｒｃｓｅｃから約２５００ａｒｃｓｅｃまでの範囲にある００２ピークのωロッキングカーブ半値全幅（ＦＷＨＭ）Ｘ線回折計測値を有する。
いくつかの実施形態では、本発明は、窒化ガリウム（ＧａＮ）構造を成長させるためのシステムを提供し、該方法は、システムへと基板ウェハを装填し、システムからＧａＮ構造を取り除くように構成されたロードロックと；複数の堆積チャンバーと；を含み、ここで、複数の堆積チャンバーは、第１のスパッタリングプロセスによって、基板ウェハを含む鋳型上に少なくとも第１のＧａＮ層を成長させるように構成されたＧａＮ堆積チャンバーを含み、ここで、第１のスパッタリングプロセスは、ガリウムリッチ条件とガリウムリーン条件と繰り返す調節を含み、ここで、ガリウムリッチ条件は、１より大きい第１の値を有するガリウム対ガリウムリーン条件との間窒素比を含み、ここで、ガリウムリーン条件は、１より小さい第２の値を有するガリウム対窒素比を含む。
いくつかの実施形態では、システムはさらに、複数の堆積チャンバーの間で鋳型を自動的に移動させるように構成された、ウェハハンドリング機構を含む。いくつかの実施形態では、複数の堆積チャンバーは、第２のスパッタリングプロセスによって、基板ウェハ上にＡｌＮ層を成長させて、鋳型を形成するように構成された窒化アルミニウム（ＡｌＮ）堆積チャンバーを含む。いくつかの実施形態では、複数の堆積チャンバーは、少なくとも第１のＧａＮ層上にＧＥＭＭを成長させるように構成された、成長エピタキシャル金属ミラー（ＧＥＭＭ）堆積チャンバーを含む。いくつかの実施形態では、ＧａＮ堆積チャンバーは、第１の温度で維持される固体のガリウムターゲットを含み、ここで、第１の温度はおよそ摂氏１４度未満である。いくつかの実施形態では、ＧａＮ堆積チャンバーはさらに、第１の温度で維持される固体のガリウムターゲットと；アルコール伝熱流体によって固体のガリウムターゲットを冷却するように構成された流体対流冷却装置と；を含む。いくつかの実施形態では、ＧａＮ堆積チャンバーはさらに、少なくとも第１のＧａＮ層をケイ素（Ｓｉ）でドープするように構成される。いくつかの実施形態では、ＧａＮ堆積チャンバーはさらに、少なくとも第１のＧａＮ層を成長させるように構成され、これは、少なくとも第１のＧａＮ層が、約１０ａｒｃｓｅｃから約２５００ａｒｃｓｅｃまでの範囲にある００２ピークのωロッキングカーブ半値全幅（ＦＷＨＭ）Ｘ線回折計測値を有するように成長させるものである。いくつかの実施形態では、複数の堆積チャンバーはさらに、第２のスパッタリングプロセスによって、鋳型を形成するための基板ウェハ上で、ＡｌＮ層を成長させるように構成された窒化アルミニウム（ＡｌＮ）堆積チャンバーと；少なくとも第１のＧａＮ層上にＧＥＭＭを成長させるように構成された、成長エピタキシャル金属ミラー（ＧＥＭＭ）堆積チャンバーであって、ここで、ＧＥＭＭは、ハフニウム（Ｈｆ）：ＧａＮと、窒化ハフニウム（ＨｆＮ）との交互層を含む、ＧＥＭＭ堆積チャンバーと；ＧＥＭＭの表面上に少なくとも第１の量子井戸を成長させるように構成された有機金属気相成長法（ＭＯＣＶＤ）チャンバーと；を含む。
いくつかの実施形態では、本発明は、窒化ガリウム構造を提供し、該窒化ガリウム構造は、鋳型と；鋳型の上に成長させられた少なくとも第１の窒化ガリウム（ＧａＮ）層と；を含み、ここで、少なくとも第１のＧａＮ層は、約１０ａｒｃｓｅｃから約２５００ａｒｃｓｅｃまでの範囲にある００２ピークのωロッキングカーブ半値全幅（ＦＷＨＭ）Ｘ線回折計測値を有する。
いくつかの実施形態では、鋳型は、基板上に成長させられた窒化アルミニウム（ＡｌＮ）層を含む。いくつかの実施形態では、構造はさらに、少なくとも第１のＧａＮ層の表面上で成長させられた、成長エピタキシャル金属ミラー（ＧＥＭＭ）を含む。いくつかの実施形態では、鋳型は、サファイヤ基板上で成長させられた窒化アルミニウム（ＡｌＮ）層を含む窒化ガリウム構造であって、その構造はさらに、少なくとも第１のＧａＮ層の表面上の成長エピタキシャル金属ミラー（ＧＥＭＭ）であって、ここで、ＧＥＭＭは、ハフニウム（Ｈｆ）：ＧａＮと、窒化ハフニウム（ＨｆＮ）との交互層と；ＧＥＭＭの表面上で成長させられたｎ型ＧａＮの層と；ｎ型ＧａＮの層上で成長させられたｐ型ＧａＮ／多重量子井戸（ＭＱＷ）の層と；を含む。
いくつかの実施形態では、本発明は、窒化ガリウム（ＧａＮ）構造を成長させるためのシステムを提供し、該システムは、システムへと基板ウェハを装填するための手段と；基板ウェハを含む鋳型上で少なくとも第１のＧａＮ層をスパッタリングするための手段と；を含み、ここで、少なくとも第１のＧａＮ層をスパッタリングするための手段は、ガリウムリッチ条件とガリウムリーン条件とを繰り返して調節するための手段を含み、ここで、ガリウムリッチ条件は、１より大きい第１の値を有するガリウム対窒素比を含み、ここで、ガリウムリーン条件は、１より小さい第２の値を有するガリウム対窒素比を含む。
システムのいくつかの実施形態では、スパッタリングするための手段は、少なくとも第１のＧａＮ層をケイ素（Ｓｉ）でドーピングするための手段を含む。いくつかの実施形態では、システムはさらに、鋳型を形成するための基板ウェハ上で、窒化アルミニウム（ＡｌＮ）層を成長させるための手段を含む。いくつかの実施形態では、システムはさらに、少なくとも第１のＧａＮ層上に、成長エピタキシャル金属ミラー（ＧＥＭＭ）を成長させるための手段であって、ここで、ＧＥＭＭは、ハフニウム（Ｈｆ）：ＧａＮと、窒化ハフニウム（ＨｆＮ）との交互層を含む、手段。いくつかの実施形態では、システムはさらに、少なくとも第１のＧａＮ層上に、成長エピタキシャル金属ミラー（ＧＥＭＭ）を成長させるための手段であって、ここで、ＧＥＭＭは、ハフニウム（Ｈｆ）：ＧａＮと、窒化ハフニウム（ＨｆＮ）との交互層を含む、手段と；ＧＥＭＭの表面上に少なくとも第１の量子井戸を成長させるための手段と；を含む。
いくつかの実施形態では、本発明は、窒化ガリウム（ＧａＮ）構造を成長させるための方法を提供し、該方法は、鋳型を提供する工程と；第１のスパッタリングプロセスを使用して、鋳型上で少なくとも１つの第１のＧａＮ層を成長させる工程と；を含み、ここで、第１のスパッタリングプロセスは：ガリウムスパッタリングターゲットを提供することであって、ここで、ガリウムスパッタリングターゲットは深さを有する、ことと、およそ１４℃未満である第１の温度値でガリウムスパッタリングターゲットの温度を維持することと、を含む。いくつかの実施形態では、ガリウムスパッタリングターゲットの温度を維持する工程は、ガリウムスパッタリングターゲットの深さにわたって温度勾配をもたらす工程を含む。
いくつかの実施形態では、本発明は、窒化ガリウム（ＧａＮ）構造を成長させるための方法を提供し、該方法は、表面を有する鋳型を提供する工程と；第１のスパッタリングプロセスを使用して、鋳型上で少なくとも１つの第１のＧａＮ層を成長させる工程と；を含み、ここで、第１のスパッタリングプロセスは：少なくとも第１の振幅（ｏｓｃｉｌｌａｔｉｏｎ）のために、鋳型の表面上のガリウムリッチ条件と鋳型の表面上のガリウムリーン条件とを繰り返して調節することを含み、ここで、ガリウムリッチ条件は、１より大きい第１の値を有するガリウム対窒素比を含み、ここで、ガリウムリーン条件は、第１の値よりも小さい第２の値を有するガリウム対窒素比を含む。いくつかの実施形態では、繰り返して調節することは、第１の振幅を含む複数の振幅のために繰り返して調節することを含む。いくつかの実施形態では、少なくとも第１のＧａＮ層は、約１０ａｒｃｓｅｃから約２５００ａｒｃｓｅｃまでの範囲にある１０２ピークのωロッキングカーブ半値全幅（ＦＷＨＭ）Ｘ線回折計測値を有する。
いくつかの実施形態では、本発明は、窒化ガリウム（ＧａＮ）構造を成長させるための方法を提供し、該方法は、鋳型を提供する工程と；第１のスパッタリングプロセスを使用して、鋳型上で少なくとも１つの第１のＧａＮ層を成長させる工程と；を含み、ここで、第１のスパッタリングプロセスは：ガリウムスパッタリングターゲットを提供することであって、ここで、ガリウムスパッタリングターゲットは深さを有する、ことと、およそ１４℃未満である第１の温度値でガリウムスパッタリングターゲットの温度を維持することと、を含む。いくつかの実施形態では、少なくとも第１のＧａＮ層は、約１０ａｒｃｓｅｃから約２５００ａｒｃｓｅｃまでの範囲にある１０２ピークのωロッキングカーブ半値全幅（ＦＷＨＭ）Ｘ線回折計測値を有する。いくつかの実施形態では、ガリウムスパッタリングターゲットの温度を維持する工程は、ガリウムスパッタリングターゲットの深さにわたって温度勾配をもたらす工程を含む。
いくつかの実施形態では、本発明は、窒化ガリウム（ＧａＮ）構造を成長させるための方法を提供し、該方法は、鋳型を提供する工程と；第１のスパッタリングプロセスを使用して、鋳型上で第１の窒化アルミニウム（ＡｌＮ）層を成長させる工程と；第２のスパッタリングプロセスを使用して、第１のＡｌＮ層上で第１のＧａＮ層を成長させる工程と；を含む、方法。いくつかの実施形態では、方法はさらに、第１のスパッタリングプロセスを使用して、第１のＧａＮ層上で第２のＡｌＮ層を成長させる工程と；第２のスパッタリングプロセスを使用して、第２のＡｌＮ層上で第２のＧａＮ層を成長させる工程と；を含む。いくつかの実施形態では、第１のＧａＮ層は、約１０ａｒｃｓｅｃから約２５００ａｒｃｓｅｃまでの範囲にある１０２ピークのωロッキングカーブ半値全幅（ＦＷＨＭ）Ｘ線回折計測値を有する。
いくつかの実施形態では、本発明は、窒化ガリウム（ＧａＮ）構造を成長させるための方法を提供し、該方法は、表面を有する鋳型を提供する工程と；第１のスパッタリングプロセスを使用して、鋳型上で少なくとも１つの第１のＧａＮ層を成長させる工程と；を含み、ここで、第１のスパッタリングプロセスは：少なくとも２つの条件下で少なくとも第１のＧａＮ層を成長させることであって、ここで、２つの条件は、ガリウムリッチ条件およびガリウムリーン条件を含み、ここで、ガリウムリッチ条件は、１より大きい第１の値を有するガリウム対窒素比を含み、ここで、ガリウムリーン条件は、第１の値よりも小さい第２の値を有するガリウム対窒素比を含む、ことと；少なくとも、２つの条件のうちの１つ目の下での第１の成長、 第１の成長後の２つの条件のうちの２つ目の下での第２の成長、および 第２の成長後の２つの条件のうちの１つ目の下での第３の成長のために、２つの条件間を交互に繰り返すことと；を含む。いくつかの実施形態では、２つの条件間を交互に繰り返す工程はさらに、第３の成長後の２つの条件のうちの２つ目の下での第４の成長と、第４の成長後の２つの条件うちの１つ目の下での第５の成長とを含む。いくつかの実施形態では、ガリウム対窒素比の第１の値は、ガリウム対窒素比の第２の値よりも少なくとも１０パーセント大きい。いくつかの実施形態では、ガリウム対窒素比の第１の値は、ガリウム対窒素比の第２の値よりも少なくとも５０パーセント大きい。いくつかの実施形態では、ガリウム対窒素比の第１の値は、ガリウム対窒素比の第２の値よりも少なくとも２倍大きい。
いくつかの実施形態では、本発明は、窒化ガリウム（ＧａＮ）構造を成長させるための方法を提供し、該方法は、鋳型を提供する工程と；第１のスパッタリングプロセスを使用して、鋳型上で第１の窒化アルミニウム（ＡｌＮ）層を成長させる工程と；第２のスパッタリングプロセスを使用して、第１のＡｌＮ層上で第１のＧａＮ層を成長させる工程と；を含む、方法。いくつかの実施形態では、方法はさらに、第１のスパッタリングプロセスを使用して、第１のＧａＮ層上で第２のＡｌＮ層を成長させる工程と；第２のスパッタリングプロセスを使用して、第２のＡｌＮ層上で第２のＧａＮ層を成長させる工程と；を含む。いくつかの実施形態では、第１のＧａＮ層は、約１０ａｒｃｓｅｃから約２５００ａｒｃｓｅｃまでの範囲にある１０２ピークのωロッキングカーブ半値全幅（ＦＷＨＭ）Ｘ線回折計測値を有する。いくつかの実施形態では、方法はさらに、第１のスパッタリングプロセスを使用して、第１のＧａＮ層上で第２のＡｌＮ層を成長させる工程と；第２のスパッタリングプロセスを使用して、第２のＡｌＮ層上で第２のＧａＮ層を成長させる工程と；第２のＧａＮ層上でＡｌｘＧａ（１−ｘ）Ｎの１つ以上の層を成長させる工程であって、式中、ｘは、包括的に０および１を含む、工程と；を含む。いくつかの実施形態では、方法はさらに、第１のスパッタリングプロセスを使用して、第１のＧａＮ層上で第２のＡｌＮ層を成長させる工程と；第２のスパッタリングプロセスを使用して、第２のＡｌＮ層上で第２のＧａＮ層を成長させる工程と；および第２のＧａＮ層上でＡｌｘＧａ（１−ｘ）Ｎの１つ以上の層を成長させる工程であって、式中、ｘは、深さによって変動し、包括的に０および１を含む、工程と；を含む。いくつかの実施形態では、方法はさらに、第１のスパッタリングプロセスを使用して、第１のＧａＮ層上で第２のＡｌＮ層を成長させる工程と；第２のスパッタリングプロセスを使用して、第２のＡｌＮ層上で第２のＧａＮ層を成長させる工程と；第２のＧａＮ層上で化合物の１つ以上の層を成長させる工程と；を含み、ここで、その化合物は、窒化ハフニウム（ＨｆＮ）、窒化ジルコニウム（ＺｒＮ）、窒化アルミニウム（ＡｌＮ）、窒化ガリウム（ＧａＮ）、および窒化スカンジウム（ＳｃＮ）から成る群から選択される１つ以上を含む。いくつかの実施形態では、方法はさらに、第１のＧａＮ層上でＡｌｘＧａ（１−ｘ）Ｎの１つ以上の層を成長させる工程を含み、式中、ｘは、包括的に０から１の間である。いくつかの実施形態では、第１のスパッタリングプロセスは、少なくとも第１のＧａＮ層をケイ素（Ｓｉ）でドープすることをさらに含む。いくつかの実施形態では、方法はさらに、第１のＧａＮ層上でＡｌｘＧａ（１−ｘ）Ｎの１つ以上の層を成長させる工程を含み、式中、ｘは、包括的に０および１の間である。いくつかの実施形態では、方法はさらに、第１のＧａＮ層上でＡｌｘＧａ（１−ｘ）Ｎの１つ以上の層を成長させる工程を含み、式中、ｘは深さによって変動し、包括的に０および１の間である。いくつかの実施形態では、方法はさらに、第１のＧａＮ層上で化合物の１つ以上の層を成長させる工程を含み、ここで、その化合物は、窒化ハフニウム（ＨｆＮ）、窒化ジルコニウム（ＺｒＮ）、窒化アルミニウム（ＡｌＮ）、窒化ガリウム（ＧａＮ）、および窒化スカンジウム（ＳｃＮ）から成る群から選択される１つ以上を含む。
いくつかの実施形態では、本発明は、窒化ガリウム（ＧａＮ）構造を成長させるためのシステムを提供し、該システムは、システムへと基板ウェハを装填し、システムからＧａＮ構造を取り除くように構成されたロードロックと；複数の堆積チャンバーと；を含み、ここで、複数の堆積チャンバーは、基板ウェハを含む鋳型上で、第１のスパッタリングプロセスによって、少なくとも第１のＧａＮ層を成長させるように構成された、第１のＧａＮ堆積チャンバーを含み。ここで、第１のＧａＮ堆積チャンバーはガリウムスパッタリングターゲットを含み、ここで、ガリウムスパッタリングターゲットは深さを有し、そしてここで、ＧａＮ堆積チャンバーはさらに、およそ１４℃未満である第１の温度値でガリウムスパッタリングターゲットの温度を維持するように構成される。
いくつかの実施形態では、システムはさらに、複数の堆積チャンバーの間で鋳型を自動的に移動させるように構成された、ウェハハンドリング機構を含む。いくつかの実施形態では、複数の堆積チャンバーは、鋳型を形成するための基板ウェハ上で、第２のスパッタリングプロセスによって、ＡｌＮ層を成長させるように構成された窒化アルミニウム（ＡｌＮ）堆積チャンバーを含む。いくつかの実施形態では、複数の堆積チャンバーは、少なくとも第１のＧａＮ層上にＧＥＭＭを成長させるように構成された、成長エピタキシャル金属ミラー（ＧＥＭＭ）堆積チャンバーを含む。いくつかの実施形態では、システムはさらに、アルコール伝熱流体によってガリウムスパッタリングターゲットを冷却するように構成された流体対流冷却装置を含む。いくつかの実施形態では、ＧａＮ堆積チャンバーはさらに、ガリウムスパッタリングターゲットの深さにわたって温度勾配を維持するように構成される。いくつかの実施形態では、複数の堆積チャンバーは、有機金属気相成長法（ＭＯＣＶＤ）のチャンバーを含む。いくつかの実施形態では、ＧａＮ堆積チャンバーはさらに、少なくとも第１のＧａＮ層をケイ素（Ｓｉ）でドープするように構成される。
いくつかの実施形態では、本発明は、窒化ガリウム構造を提供し、該窒化ガリウム構造は、鋳型と；鋳型の上に成長させられた少なくとも第１の窒化ガリウム（ＧａＮ）層と；を含み、ここで、少なくとも第１のＧａＮ層は、約１０ａｒｃｓｅｃから約２５００ａｒｃｓｅｃまでの範囲にある１０２ピークのωロッキングカーブ半値全幅（ＦＷＨＭ）Ｘ線回折計測値を有する。いくつかの実施形態では、鋳型は、サファイヤ基板上に成長させられた窒化アルミニウム（ＡｌＮ）層を含み、その構造はさらに、少なくとも第１のＧａＮ層の表面上で成長させられた、成長させられるエピタキシャル金属ミラー（ＧＥＭＭ）を含み、ここで、ＧＥＭＭは、ハフニウム（Ｈｆ）：ＧａＮと、窒化ハフニウム（ＨｆＮ）との交互層と；ＧＥＭＭの表面上で成長させられたｎ型ＧａＮの層と；ｎ型ＧａＮの層上で成長させられたｐ型ＧａＮ／多重量子井戸（ＭＱＷ）の層と；を含む。
本発明が、本明細書に個々に記載される様々な実施形態および特徴の組み合わせと、部分的組み合わせとを有する実施形態を含んでいるということが、明確に企図される（すなわち、要素のすべての組み合わせを表記しているというよりはむしろ、本明細書は、代表的な実施形態の説明を含み、別の実施形態の特徴のいくつかと組み合わせた一実施形態からの特徴のいくつかを含む実施形態を企図している）。さらに、いくつかの実施形態は、本明細書に記載された実施形態のいずれか１つの一部として記載されたすべてのコンポーネントよりも、少ないコンポーネントしか含まない。また、さらに、本発明は、本明細書に記載される様々な実施形態の組み合わせ、また部分的組み合わせを有する実施形態、および本出願のパラグラフにおいて引用によって組み込まれた関連出願および関連公報によって記載された様々な実施形態を含むことが明確に企図される。
上記の特徴は例証的なものであって、限定的なものではないと意図されていることが理解されるべきである。本明細書に記載されるような様々な実施形態の多数の特徴および利益は先の記載で示されてきたが、様々な実施形態の構造および機能の詳細に加えて、細部に対する他の多くの実施形態および変化が、上記の記載を検討する上で当業者に明らかとなるだろう。したがって、本発明の範囲は、特許請求項の範囲が与えられる権利と等しい全範囲に加えて、添付された請求項を参照して判定されるべきである。添付された請求項において、「含む（ｉｎｃｌｕｄｉｎｇ）」および「ここで（ｉｎ ｗｈｉｃｈ）」という用語は、それぞれ「含む（ｃｏｍｐｒｉｓｉｎｇ）」および「ここで（ｗｈｅｒｅｉｎ）」という各用語の平易な英語の同義語として使用される。「第１の」、「第２の」および「第３の」などの用語は、単に標識として使用され、それらの目的語に対する数の要件を課すようには意図されない。

Claims (30)

  1. 窒化ガリウム（ＧａＮ）構造を成長させるための方法であって、該方法は：
    表面を有する鋳型を提供する工程と；
    第１のスパッタリングプロセスを使用して、鋳型上で少なくとも第１のＧａＮ層を成長させる工程と；
    を含み、ここで、第１のスパッタリングプロセスは：
    少なくとも２つの表面状態の下で少なくとも第１のＧａＮ層を成長させる工程であって、ここで、２つの表面状態は、ガリウムリッチ表面状態およびガリウムリーン表面状態を含み、ここで、ガリウムリッチ表面状態は、１よりも大きい第１の値のガリウム対窒素比を含み、ここで、ガリウムリーン表面状態は、第１の値未満である第２の値のガリウム対窒素比を含む、工程と；
    少なくとも、２つの表面状態のうちの１つ目の下での第１の成長、第１の成長後の２つの表面状態のうちの２つ目の下での第２の成長、および第２の成長後の２つの表面状態のうちの１つ目の下での第３の成長のために、２つの表面状態間を交互に繰り返す工程と；
    を含む、方法。
  2. ２つの表面状態間を交互に繰り返す工程は、第３の成長後の２つの表面状態のうちの２つ目の下での第４の成長と、第４の成長後の２つの表面状態のうちの１つ目の下での第５の成長と、をさらに含む、請求項１に記載の方法。
  3. 少なくとも第１のＧａＮ層は、約１０ａｒｃｓｅｃから約２５００ａｒｃｓｅｃまでの範囲にある１０２ピークのωロッキングカーブ半値全幅（ＦＷＨＭ）Ｘ線回折計測値を有する、請求項１に記載の方法。
  4. 第１のスパッタリングプロセスは、無線周波数（ＲＦ）窒素源を介して窒素を導入する工程をさらに含む、請求項１に記載の方法。
  5. 第１のスパッタリングプロセスは、少なくとも第１のＧａＮ層をケイ素（Ｓｉ）でドープする工程をさらに含む、請求項１に記載の方法。
  6. 鋳型を提供する工程は、第２のスパッタリングプロセスを使用して、鋳型上で窒化アルミニウム（ＡｌＮ）層を成長させる工程を含む、請求項１に記載の方法。
  7. 少なくとも第１のＧａＮ層上で、成長エピタキシャル金属ミラー（ＧＥＭＭ）を成長させる工程をさらに含む、請求項１に記載の方法。
  8. 窒化ガリウム（ＧａＮ）構造を成長させるための方法であって、該方法は：
    鋳型を提供する工程と；
    第１のスパッタリングプロセスを使用して、鋳型上で少なくとも第１のＧａＮ層を成長させる工程と；
    を含み、ここで、第１のスパッタリングプロセスは：
    ガリウムスパッタリングターゲットを提供する工程であって、ここでガリウムスパッタリングターゲットは深さを有する、工程と、
    およそ１４℃未満である第１の温度値でガリウムスパッタリングターゲットの温度を維持する工程と、
    を含む、方法。
  9. 少なくとも第１のＧａＮ層は、約１０ａｒｃｓｅｃから約２５００ａｒｃｓｅｃまでの範囲にある１０２ピークのωロッキングカーブ半値全幅（ＦＷＨＭ）Ｘ線回折計測値を有する、請求項８に記載の方法。
  10. ガリウムスパッタリングターゲットの温度を維持する工程は、ガリウムスパッタリングターゲットの深さにわたって温度勾配をもたらす工程を含む、請求項８に記載の方法。
  11. 第１のスパッタリングプロセスは、少なくとも第１のＧａＮ層をケイ素（Ｓｉ）でドープする工程をさらに含む、請求項８に記載の方法。
  12. ガリウムスパッタリングターゲットの温度を維持する工程は、伝熱流体としてアルコールを使用して、固体のガリウムターゲットを流体対流冷却する工程を含む、請求項８に記載の方法。
  13. 窒化ガリウム（ＧａＮ）構造を成長させるための方法であって、該方法は：
    鋳型を提供する工程と；
    第１のスパッタリングプロセスを使用して、鋳型上で第１の窒化アルミニウム（ＡｌＮ）層を成長させる工程と；
    第２のスパッタリングプロセスを使用して、第１のＡｌＮ層上で第１のＧａＮ層を成長させる工程と；
    を含む、方法。
  14. 第１のスパッタリングプロセスを使用して、第１のＧａＮ層上で第２のＡｌＮ層を成長させる工程と；
    第２のスパッタリングプロセスを使用して、第２のＡｌＮ層上で第２のＧａＮ層を成長させる工程と；
    をさらに含む、請求項１３に記載の方法。
  15. 第１のＧａＮ層は、約１０ａｒｃｓｅｃから約２５００ａｒｃｓｅｃまでの範囲にある１０２ピークのωロッキングカーブ半値全幅（ＦＷＨＭ）Ｘ線回折計測値を有する、請求項１３に記載の方法。
  16. 第１のスパッタリングプロセスを使用して、第１のＧａＮ層上で第２のＡｌＮ層を成長させる工程と；
    第２のスパッタリングプロセスを使用して、第２のＡｌＮ層上で第２のＧａＮ層を成長させる工程と；
    第２のＧａＮ層上でＡｌｘＧａ（１−ｘ）Ｎの１つ以上の層を成長させる工程と;
    をさらに含み、式中、ｘは、包括的に０および１を含む、請求項１３に記載の方法。
  17. 第１のスパッタリングプロセスを使用して、第１のＧａＮ層上で第２のＡｌＮ層を成長させる工程と；
    第２のスパッタリングプロセスを使用して、第２のＡｌＮ層上で第２のＧａＮ層を成長させる工程と；
    第２のＧａＮ層上でＡｌｘＧａ（１−ｘ）Ｎの１つ以上の層を成長させる工程と；
    をさらに含み、式中、ｘは、深さによって変動し、包括的に０および１を含む、請求項１３に記載の方法。
  18. 第１のスパッタリングプロセスを使用して、第１のＧａＮ層上で第２のＡｌＮ層を成長させる工程と；
    第２のスパッタリングプロセスを使用して、第２のＡｌＮ層上で第２のＧａＮ層を成長させる工程と；
    第２のＧａＮ層上で化合物の１つ以上の層を成長させる工程と；
    をさらに含み、ここで、化合物は、窒化インジウム（ＩｎＮ）、窒化ハフニウム（ＨｆＮ）、窒化ジルコニウム（ＺｒＮ）、窒化アルミニウム（ＡｌＮ）、窒化ガリウム（ＧａＮ）、および窒化スカンジウム（ＳｃＮ）から成る群から選択される１つ以上の化合物を含む、請求項１３に記載の方法。
  19. 第１のＧａＮ層上でＡｌｘＧａ（１−ｘ）Ｎの１つ以上の層を成長させる工程をさらに含み、式中、ｘは、包括的に０および１を含む、請求項１３に記載の方法。
  20. 第１のスパッタリングプロセスは、少なくとも第１のＧａＮ層をケイ素（Ｓｉ）でドープする工程をさらに含む、請求項１３に記載の方法。
  21. 窒化ガリウム（ＧａＮ）構造を成長させるためのシステムであって、該システムは：
    システムへと基板ウェハを装填し、システムからＧａＮ構造を取り除くように構成されたロードロックと；
    複数の堆積チャンバーと；
    を含み、ここで、複数の堆積チャンバーは、
    基板ウェハを含む鋳型上で、第１のスパッタリングプロセスによって、少なくとも第１のＧａＮ層を成長させるように構成された第１のＧａＮ堆積チャンバーを含み、ここで、第１のＧａＮ堆積チャンバーはガリウムスパッタリングターゲットを含み、ここで、ガリウムスパッタリングターゲットは深さを有し、そしてここで、ＧａＮ堆積チャンバーはさらに、およそ１４℃未満である第１の温度値でガリウムスパッタリングターゲットの温度を維持するように構成される、システム。
  22. 複数の堆積チャンバー間で鋳型を自動的に移動させるように構成されたウェハハンドリング機構をさらに含む、請求項２１に記載のシステム。
  23. 複数の堆積チャンバーは、鋳型を形成するための基板ウェハ上で、第２のスパッタリングプロセスによって、ＡｌＮ層を成長させるように構成された窒化アルミニウム（ＡｌＮ）堆積チャンバーを含む、請求項２１に記載のシステム。
  24. 複数の堆積チャンバーは、少なくとも第１のＧａＮ層上で成長エピタキシャル金属ミラー（ＧＥＭＭ）を成長させるように構成された、ＧＥＭＭ堆積チャンバーを含む、請求項２１に記載のシステム。
  25. アルコール伝熱流体によってガリウムスパッタリングターゲットを冷却するように構成された流体対流冷却装置をさらに含む、請求項２１に記載のシステム。
  26. ＧａＮ堆積チャンバーはさらに、ガリウムスパッタリングターゲットの深さにわたって温度勾配を維持するように構成される、請求項２１に記載のシステム。
  27. 複数の堆積チャンバーは、有機金属気相成長法（ＭＯＣＶＤ）のチャンバーを含む、請求項２１に記載のシステム。
  28. ＧａＮ堆積チャンバーはさらに、少なくとも第１のＧａＮ層をケイ素（Ｓｉ）でドープするように構成される、請求項２１に記載のシステム。
  29. 鋳型と；
    鋳型上で成長させられた少なくとも第１の窒化ガリウム（ＧａＮ）層であって、ここで、少なくとも第１のＧａＮ層は、約１０ａｒｃｓｅｃから約２５００ａｒｃｓｅｃまでの範囲にある１０２ピークのωロッキングカーブ半値全幅（ＦＷＨＭ）Ｘ線回折計測値を有する、層と；
    を含む、窒化ガリウム構造。
  30. 鋳型は、サファイヤ基板上で成長させられた窒化アルミニウム（ＡｌＮ）層を含む窒化ガリウム構造であって、該窒化ガリウム構造はさらに、
    少なくとも第１のＧａＮ層の表面上で成長させられた、成長させられたエピタキシャル金属ミラー（ＧＥＭＭ）であって、ここで、ＧＥＭＭは、ハフニウム（Ｈｆ）：ＧａＮおよび窒化ハフニウム（ＨｆＮ）の交互層を含む、成長させられたエピタキシャル金属ミラーと；
    ＧＥＭＭの表面上で成長させられたｎ型ＧａＮの層と；
    ｎ型ＧａＮの層上で成長させられたｐ型ＧａＮ／多重量子井戸（ＭＱＷ）の層と；
    を含む、請求項２９に記載の窒化ガリウム構造。
JP2018562262A 2016-05-26 2017-05-26 Ｉｉｉａ族窒化物成長システムおよび方法 Pending JP2019524982A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022064068A JP2022105014A (ja) 2016-05-26 2022-04-07 Ｉｉｉａ族窒化物成長システムおよび方法

Applications Claiming Priority (11)

Application Number Priority Date Filing Date Title
US201662342026P 2016-05-26 2016-05-26
US62/342,026 2016-05-26
US201662385089P 2016-09-08 2016-09-08
US62/385,089 2016-09-08
US201662396646P 2016-09-19 2016-09-19
US62/396,646 2016-09-19
US201662412694P 2016-10-25 2016-10-25
US62/412,694 2016-10-25
US201762462169P 2017-02-22 2017-02-22
US62/462,169 2017-02-22
PCT/US2017/034810 WO2017205815A2 (en) 2016-05-26 2017-05-26 Group iiia nitride growth system and method

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022064068A Division JP2022105014A (ja) 2016-05-26 2022-04-07 Ｉｉｉａ族窒化物成長システムおよび方法

Publications (1)

Publication Number Publication Date
JP2019524982A true JP2019524982A (ja) 2019-09-05

Family

ID=60411938

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018562262A Pending JP2019524982A (ja) 2016-05-26 2017-05-26 Ｉｉｉａ族窒化物成長システムおよび方法
JP2022064068A Pending JP2022105014A (ja) 2016-05-26 2022-04-07 Ｉｉｉａ族窒化物成長システムおよび方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2022064068A Pending JP2022105014A (ja) 2016-05-26 2022-04-07 Ｉｉｉａ族窒化物成長システムおよび方法

Country Status (6)

Country Link
US (3) US10170303B2 (ja)
EP (1) EP3464689A4 (ja)
JP (2) JP2019524982A (ja)
KR (1) KR102383837B1 (ja)
CA (2) CA3132525A1 (ja)
WO (1) WO2017205815A2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA3132525A1 (en) * 2016-05-26 2017-11-30 Robbie Jorgenson Group iiia nitride growth method and system
WO2019015754A1 (en) * 2017-07-20 2019-01-24 Swegan Ab ELECTRON HIGH MOBILITY TRANSISTOR HETERROSTRUCTURE AND METHOD FOR PRODUCING THE SAME
TWI803556B (zh) * 2018-12-28 2023-06-01 晶元光電股份有限公司 半導體疊層、半導體元件及其製造方法
US11688825B2 (en) * 2019-01-31 2023-06-27 Industrial Technology Research Institute Composite substrate and light-emitting diode
JP7274729B2 (ja) * 2019-03-15 2023-05-17 国立大学法人東海国立大学機構 Ｉｉｉ族窒化物半導体の製造方法
WO2023033428A1 (ko) * 2021-08-31 2023-03-09 고려대학교 산학협력단 반도체 기판 및 반도체 박막 증착 장치
CN113913750A (zh) * 2021-10-09 2022-01-11 中紫半导体科技(东莞)有限公司 一种高质量氮极性氮化铝模板的制作方法
WO2023081540A1 (en) * 2021-11-07 2023-05-11 Jorgenson Robbie J Reactive gas modulation for group iii/iv compound deposition systems

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08193264A (ja) * 1995-01-13 1996-07-30 Shin Etsu Chem Co Ltd ターゲットの冷却方法
JPH08333194A (ja) * 1995-06-06 1996-12-17 Science & Tech Agency 磁性細線の製造方法
JPH11172424A (ja) * 1997-12-12 1999-06-29 Minolta Co Ltd ガリウム化合物の製造方法
JP2001308010A (ja) * 2000-04-21 2001-11-02 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子の製造方法
US20030235970A1 (en) * 2002-06-25 2003-12-25 Hsu Julia Wan-Ping Method for growing layers of group iii - nitride semiconductor having electrically passivated threading defects
JP2006160566A (ja) * 2004-12-08 2006-06-22 Setsunan Univ 正方晶ＭｇＳｉＯ３結晶及びその製造方法並びに圧電素子
WO2007119433A1 (ja) * 2006-03-20 2007-10-25 Kanagawa Academy Of Science And Technology Ｉｉｉ－ｖ族窒化物層およびその製造方法
JP2008098224A (ja) * 2006-10-06 2008-04-24 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体積層構造体の成膜方法
JP2008153603A (ja) * 2006-12-20 2008-07-03 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
WO2009084325A1 (ja) * 2007-12-28 2009-07-09 Mitsubishi Chemical Corporation Ｌｅｄ素子およびｌｅｄ素子の製造方法
JP2010500751A (ja) * 2006-08-06 2010-01-07 ライトウェーブ フォトニクス インク． １以上の共振反射器を有するｉｉｉ族窒化物の発光デバイス、及び反射性を有するよう設計された上記デバイス用成長テンプレート及びその方法
US20100117118A1 (en) * 2008-08-07 2010-05-13 Dabiran Amir M High electron mobility heterojunction device
JP2013239471A (ja) * 2012-05-11 2013-11-28 Mitsubishi Chemicals Corp 発光ダイオード素子の製造方法
US20140008660A1 (en) * 2012-03-14 2014-01-09 Lightwave Photonics, Inc. Materials, structures, and methods for optical and electrical iii-nitride semiconductor devices
WO2014103125A1 (ja) * 2012-12-26 2014-07-03 パナソニック株式会社 窒化物半導体装置および窒化物半導体基板
JP2015524020A (ja) * 2012-04-26 2015-08-20 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ Ｌｅｄ製造のためのｐｖｄ緩衝層
WO2016009577A1 (ja) * 2014-07-18 2016-01-21 キヤノンアネルバ株式会社 窒化物半導体層の成膜方法及び半導体装置の製造方法

Family Cites Families (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4780749A (en) 1986-07-01 1988-10-25 Hughes Aircraft Company Double barrier tunnel diode having modified injection layer
US5633192A (en) * 1991-03-18 1997-05-27 Boston University Method for epitaxially growing gallium nitride layers
US5362977A (en) 1992-12-28 1994-11-08 At&T Bell Laboratories Single mirror light-emitting diodes with enhanced intensity
US5619059A (en) 1994-09-28 1997-04-08 National Research Council Of Canada Color deformable mirror device having optical thin film interference color coatings
US5557627A (en) 1995-05-19 1996-09-17 Sandia Corporation Visible-wavelength semiconductor lasers and arrays
US5719891A (en) 1995-12-18 1998-02-17 Picolight Incorporated Conductive element with lateral oxidation barrier
JPH09232631A (ja) 1996-02-27 1997-09-05 Sumitomo Chem Co Ltd ３−５族化合物半導体発光素子
US5729566A (en) 1996-06-07 1998-03-17 Picolight Incorporated Light emitting device having an electrical contact through a layer containing oxidized material
US5966393A (en) 1996-12-13 1999-10-12 The Regents Of The University Of California Hybrid light-emitting sources for efficient and cost effective white lighting and for full-color applications
JPH10321954A (ja) 1997-05-15 1998-12-04 Fuji Electric Co Ltd Ｉｉｉ 族窒化物半導体素子およびその製造方法
JP3813740B2 (ja) 1997-07-11 2006-08-23 Ｔｄｋ株式会社 電子デバイス用基板
JP3517867B2 (ja) 1997-10-10 2004-04-12 豊田合成株式会社 ＧａＮ系の半導体素子
US6335217B1 (en) 1997-10-10 2002-01-01 Toyoda Gosei Co., Ltd. GaN type semiconductor device fabrication
JP2884083B1 (ja) 1998-03-25 1999-04-19 静岡大学長 金属層上にエピタキシャル成長した半導体層を形成する方法及びこの方法を用いて製造した光放出半導体デバイス
US6760357B1 (en) 1998-04-14 2004-07-06 Bandwidth9 Vertical cavity apparatus with tunnel junction
GB9807692D0 (en) 1998-04-14 1998-06-10 Univ Strathclyde Optival devices
US6323417B1 (en) 1998-09-29 2001-11-27 Lockheed Martin Corporation Method of making I-III-VI semiconductor materials for use in photovoltaic cells
US20010042866A1 (en) 1999-02-05 2001-11-22 Carrie Carter Coman Inxalygazn optical emitters fabricated via substrate removal
US6320206B1 (en) 1999-02-05 2001-11-20 Lumileds Lighting, U.S., Llc Light emitting devices having wafer bonded aluminum gallium indium nitride structures and mirror stacks
JP3695205B2 (ja) 1999-03-08 2005-09-14 豊田合成株式会社 ＧａＮ系の半導体素子
JP3702721B2 (ja) 1999-03-09 2005-10-05 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子
EP1039555A1 (en) 1999-03-05 2000-09-27 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device
US7368316B2 (en) 1999-04-23 2008-05-06 The Furukawa Electric Co., Ltd. Surface-emission semiconductor laser device
GB9912583D0 (en) 1999-05-28 1999-07-28 Arima Optoelectronics Corp A light emitting diode having a two well system with asymmetric tunneling
US6531719B2 (en) 1999-09-29 2003-03-11 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device
US6573537B1 (en) 1999-12-22 2003-06-03 Lumileds Lighting, U.S., Llc Highly reflective ohmic contacts to III-nitride flip-chip LEDs
EP1187229A4 (en) * 2000-02-21 2009-06-03 Sanken Electric Co Ltd ELECTROLUMINESCENT SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME
US6998281B2 (en) 2000-10-12 2006-02-14 General Electric Company Solid state lighting device with reduced form factor including LED with directional emission and package with microoptics
KR100831751B1 (ko) 2000-11-30 2008-05-23 노쓰 캐롤라이나 스테이트 유니버시티 Ｍ'ｎ 물의 제조 방법 및 장치
US6549556B1 (en) 2000-12-01 2003-04-15 Applied Optoelectronics, Inc. Vertical-cavity surface-emitting laser with bottom dielectric distributed bragg reflector
US7148520B2 (en) 2001-10-26 2006-12-12 Lg Electronics Inc. Diode having vertical structure and method of manufacturing the same
JP2003163373A (ja) 2001-11-26 2003-06-06 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
DE60326572D1 (de) 2002-05-15 2009-04-23 Panasonic Corp Lichtemittierendes halbleiterelement und zugehöriges produktionsverfahren
WO2004042783A2 (en) 2002-05-17 2004-05-21 The Regents Of The University Of California Hafnium nitride buffer layers for growth of gan on silicon
US20040140474A1 (en) 2002-06-25 2004-07-22 Matsushita Electric Industrial Co., Ltd. Semiconductor light-emitting device, method for fabricating the same and method for bonding the same
US7176483B2 (en) 2002-08-12 2007-02-13 Acorn Technologies, Inc. Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
US6943377B2 (en) 2002-11-21 2005-09-13 Sensor Electronic Technology, Inc. Light emitting heterostructure
TW200409378A (en) 2002-11-25 2004-06-01 Super Nova Optoelectronics Corp GaN-based light-emitting diode and the manufacturing method thereof
US6831302B2 (en) 2003-04-15 2004-12-14 Luminus Devices, Inc. Light emitting devices with improved extraction efficiency
US6969874B1 (en) 2003-06-12 2005-11-29 Sandia Corporation Flip-chip light emitting diode with resonant optical microcavity
DE112004001401T5 (de) 2003-07-28 2006-06-14 Toyoda Gosei Co., Ltd., Nishikasugai Lichtemissionsdiode und Verfahren zu deren Herstellung
JP4622335B2 (ja) 2003-08-04 2011-02-02 日亜化学工業株式会社 半導体レーザ素子
TWI250669B (en) 2003-11-26 2006-03-01 Sanken Electric Co Ltd Semiconductor light emitting element and its manufacturing method
KR101254539B1 (ko) 2004-04-28 2013-04-19 버티클 인코퍼레이티드 수직 구조 반도체 장치
US7825006B2 (en) 2004-05-06 2010-11-02 Cree, Inc. Lift-off process for GaN films formed on SiC substrates and devices fabricated using the method
US7332365B2 (en) 2004-05-18 2008-02-19 Cree, Inc. Method for fabricating group-III nitride devices and devices fabricated using method
US7582910B2 (en) 2005-02-28 2009-09-01 The Regents Of The University Of California High efficiency light emitting diode (LED) with optimized photonic crystal extractor
US7223998B2 (en) 2004-09-10 2007-05-29 The Regents Of The University Of California White, single or multi-color light emitting diodes by recycling guided modes
US7335924B2 (en) 2005-07-12 2008-02-26 Visual Photonics Epitaxy Co., Ltd. High-brightness light emitting diode having reflective layer
US20070045607A1 (en) 2005-08-26 2007-03-01 Nai-Chuan Chen Algainn nitride substrate structure using tin as buffer layer and the manufacturing method thereof
WO2007025122A2 (en) 2005-08-26 2007-03-01 The Regents Of The University Of California Semiconductor micro-cavity light emitting diode
US7339728B2 (en) 2005-10-11 2008-03-04 Cardinal Cg Company Low-emissivity coatings having high visible transmission and low solar heat gain coefficient
WO2007145873A2 (en) 2006-06-05 2007-12-21 Cohen Philip I Growth of low dislocation density group-iii nitrides and related thin-film structures
US7915624B2 (en) 2006-08-06 2011-03-29 Lightwave Photonics, Inc. III-nitride light-emitting devices with one or more resonance reflectors and reflective engineered growth templates for such devices, and methods
US8389313B2 (en) * 2006-09-29 2013-03-05 Toyoda Gosei Co., Ltd. Deposition method of III group nitride compound semiconductor laminated structure
WO2008124154A2 (en) 2007-04-09 2008-10-16 Amberwave Systems Corporation Photovoltaics on silicon
US20080259980A1 (en) 2007-04-19 2008-10-23 Philips Lumileds Lighting Company, Llc Semiconductor Light Emitting Device Including Oxide Layer
US8183557B2 (en) 2007-09-19 2012-05-22 The Regents Of The University Of California (Al,In,Ga,B)N device structures on a patterned substrate
US7915147B2 (en) 2007-09-21 2011-03-29 Seoul Opto Device Co., Ltd. Group III nitride compound semiconductor device
JP2011513953A (ja) 2008-02-25 2011-04-28 ライトウェーブ フォトニクス インク． 電流注入／トンネル発光デバイス及び方法
US20100176369A2 (en) 2008-04-15 2010-07-15 Mark Oliver Metalized Silicon Substrate for Indium Gallium Nitride Light-Emitting Diodes
JP2009283785A (ja) * 2008-05-23 2009-12-03 Showa Denko Kk Ｉｉｉ族窒化物半導体積層構造体およびその製造方法
US8373363B2 (en) 2009-08-14 2013-02-12 Once Innovations, Inc. Reduction of harmonic distortion for LED loads
FR2953994B1 (fr) 2009-12-15 2012-06-08 Commissariat Energie Atomique Source de photons resultants d'une recombinaison d'excitons localises
JP5706102B2 (ja) * 2010-05-07 2015-04-22 ローム株式会社 窒化物半導体素子
US8637390B2 (en) 2010-06-04 2014-01-28 Applied Materials, Inc. Metal gate structures and methods for forming thereof
US8519430B2 (en) 2010-10-29 2013-08-27 Epistar Corporation Optoelectronic device and method for manufacturing the same
FR2971623B1 (fr) 2011-02-14 2017-03-10 Centre Nat Rech Scient Cellule de detection terahertz
FR2971594B1 (fr) 2011-02-14 2017-03-10 Centre Nat Rech Scient Modulateur terahertz
US9330911B2 (en) 2011-08-22 2016-05-03 Invenlux Limited Light emitting device having group III-nitride current spreading layer doped with transition metal or comprising transition metal nitride
US8482104B2 (en) 2012-01-09 2013-07-09 Soraa, Inc. Method for growth of indium-containing nitride films
US9515226B2 (en) 2013-07-10 2016-12-06 Yangang Xi Light emitting device and method for making the same
CN105431931A (zh) * 2013-07-30 2016-03-23 住友化学株式会社 半导体基板以及半导体基板的制造方法
US10263144B2 (en) 2015-10-16 2019-04-16 Robbie J. Jorgenson System and method for light-emitting devices on lattice-matched metal substrates
CA3132525A1 (en) * 2016-05-26 2017-11-30 Robbie Jorgenson Group iiia nitride growth method and system

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08193264A (ja) * 1995-01-13 1996-07-30 Shin Etsu Chem Co Ltd ターゲットの冷却方法
JPH08333194A (ja) * 1995-06-06 1996-12-17 Science & Tech Agency 磁性細線の製造方法
JPH11172424A (ja) * 1997-12-12 1999-06-29 Minolta Co Ltd ガリウム化合物の製造方法
JP2001308010A (ja) * 2000-04-21 2001-11-02 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子の製造方法
US20030235970A1 (en) * 2002-06-25 2003-12-25 Hsu Julia Wan-Ping Method for growing layers of group iii - nitride semiconductor having electrically passivated threading defects
JP2006160566A (ja) * 2004-12-08 2006-06-22 Setsunan Univ 正方晶ＭｇＳｉＯ３結晶及びその製造方法並びに圧電素子
WO2007119433A1 (ja) * 2006-03-20 2007-10-25 Kanagawa Academy Of Science And Technology Ｉｉｉ－ｖ族窒化物層およびその製造方法
JP2010500751A (ja) * 2006-08-06 2010-01-07 ライトウェーブ フォトニクス インク． １以上の共振反射器を有するｉｉｉ族窒化物の発光デバイス、及び反射性を有するよう設計された上記デバイス用成長テンプレート及びその方法
JP2008098224A (ja) * 2006-10-06 2008-04-24 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体積層構造体の成膜方法
JP2008153603A (ja) * 2006-12-20 2008-07-03 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
WO2009084325A1 (ja) * 2007-12-28 2009-07-09 Mitsubishi Chemical Corporation Ｌｅｄ素子およびｌｅｄ素子の製造方法
US20100117118A1 (en) * 2008-08-07 2010-05-13 Dabiran Amir M High electron mobility heterojunction device
US20140008660A1 (en) * 2012-03-14 2014-01-09 Lightwave Photonics, Inc. Materials, structures, and methods for optical and electrical iii-nitride semiconductor devices
JP2015524020A (ja) * 2012-04-26 2015-08-20 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ Ｌｅｄ製造のためのｐｖｄ緩衝層
JP2013239471A (ja) * 2012-05-11 2013-11-28 Mitsubishi Chemicals Corp 発光ダイオード素子の製造方法
WO2014103125A1 (ja) * 2012-12-26 2014-07-03 パナソニック株式会社 窒化物半導体装置および窒化物半導体基板
WO2016009577A1 (ja) * 2014-07-18 2016-01-21 キヤノンアネルバ株式会社 窒化物半導体層の成膜方法及び半導体装置の製造方法

Also Published As

Publication number Publication date
CA3025350C (en) 2021-11-16
US11651959B2 (en) 2023-05-16
US20170345642A1 (en) 2017-11-30
KR20190014528A (ko) 2019-02-12
US10170303B2 (en) 2019-01-01
US10879062B2 (en) 2020-12-29
US20190385836A1 (en) 2019-12-19
JP2022105014A (ja) 2022-07-12
CA3025350A1 (en) 2017-11-30
EP3464689A2 (en) 2019-04-10
EP3464689A4 (en) 2020-07-22
CA3132525A1 (en) 2017-11-30
WO2017205815A3 (en) 2017-12-21
WO2017205815A2 (en) 2017-11-30
KR102383837B1 (ko) 2022-04-07
US20210296113A1 (en) 2021-09-23

Similar Documents

Publication Publication Date Title
US11651959B2 (en) Method and system for group IIIA nitride growth
JP5684455B2 (ja) 成長中にｐ型ドーパントがドープされたｐ型半極性ＩＩＩ窒化物半導体を使用して、該ＩＩＩ窒化物デバイスまたはＩＩＩ窒化物半導体を製造する方法、半極性ＩＩＩ窒化物半導体、および、ｐ型ＩＩＩ窒化物半導体を製造する方法
JP5792209B2 (ja) 有機金属化学気相成長法による、高品質のＮ面ＧａＮ、ＩｎＮおよびＡｌＮならびにそれらの合金のヘテロエピタキシャル成長の方法
TWI524552B (zh) 具有ＡｌｚＧａ－ｚＮ層的半導體晶圓及其製造方法
Özgür et al. Zinc oxide materials and devices grown by molecular beam Epitaxy
JP5355221B2 (ja) 酸化亜鉛系半導体の成長方法及び半導体発光素子の製造方法
JP2009526405A5 (ja)
JP2006210578A (ja) 窒化物半導体素子および窒化物半導体結晶層の成長方法
JP7352271B2 (ja) 窒化物半導体基板の製造方法
US6139629A (en) Group III-nitride thin films grown using MBE and bismuth
JP2004111848A (ja) サファイア基板とそれを用いたエピタキシャル基板およびその製造方法
JP2011051849A (ja) 窒化物半導体自立基板とその製造方法
JP3353527B2 (ja) 窒化ガリウム系半導体の製造方法
JP5814131B2 (ja) 構造体、及び半導体基板の製造方法
JP2003332234A (ja) 窒化層を有するサファイア基板およびその製造方法
KR20090081693A (ko) 질화물 반도체 및 그 제조 방법
JP7296614B2 (ja) 窒化物半導体の製造方法、窒化物半導体、及び発光素子
KR101041659B1 (ko) 산화아연 버퍼층을 이용한 질화갈륨 에피층 제조방법
JP2007103955A (ja) 窒化物半導体素子および窒化物半導体結晶層の成長方法
JP3870259B2 (ja) 窒化物半導体積層体及びその成長方法
KR100643155B1 (ko) 실리콘 기판-단결정 ＧａＮ 박막 적층체의 제조방법
US20230100683A1 (en) Nitride semiconductor substrate, semiconductor element, and method for manufacturing nitride semiconductor substrate
JPH0936428A (ja) 半導体装置
JP2008254941A (ja) サファイア単結晶基板及びその製造方法
JP2008053640A (ja) Ｉｉｉ−ｖ族窒化物層およびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190122

A529 Written submission of copy of amendment under article 34 pct

Free format text: JAPANESE INTERMEDIATE CODE: A529

Effective date: 20190118

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200521

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210917

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20211213