JP2019519815A

JP2019519815A - Ｒｇｂｗ４原色パネル用のドライバアーキテクチャ

Info

Publication number: JP2019519815A
Application number: JP2018566212A
Authority: JP
Inventors: 珠峰崔; 振周 ▲しん▼
Original assignee: Wuhan China Star Optoelectronics Technology Co Ltd
Current assignee: Wuhan China Star Optoelectronics Technology Co Ltd
Priority date: 2016-08-10
Filing date: 2016-08-30
Publication date: 2019-07-11
Also published as: US20180182317A1; US10008163B1; KR20190028513A; CN106057164A; KR102200271B1; WO2018028007A1

Abstract

ＲＧＢＷ４原色パネル用のドライバアーキテクチャは、ＲＧＢＷ４原色パネルにおいてアレイ状に配置されたサブ画素と、同じ走査線ｎに接続され連続的に配列された１２個のサブ画素と、隣接する２つのデータ線（データ線ｎ及びデータ線ｎ＋１）とを含む。前記１２個のサブ画素は、赤色サブ画素Ｒ、緑色サブ画素Ｇ、青色サブ画素Ｂ及び白色サブ画素Ｗの４個のサブ画素が特定の順序で配列されその特定の順序が３回繰り返されてなる。隣接する２つのデータ線はそれぞれ、１２個のサブ画素中の奇数列及び偶数列におけるサブ画素に接続されそのサブ画素を駆動する。データ線ｎ上の信号の極性とデータ線ｎ＋１上の信号の極性とは逆である。本発明のＲＧＢＷ４原色パネルド用のドライバアーキテクチャは、パネル消費電力を低減し、駆動チップコストを低減し、フリッカの改善に役立てることができる。

Description

本発明は液晶表示技術の分野に関し、特にＲＧＢＷ４原色パネル用のドライバアーキテクチャに関する。

液晶表示装置や有機発光ダイオード表示装置などのフラットパネル表示装置には、アレイ状に配置された複数の画素が含まれる。各画素は、通常、赤、緑、青の３色のサブ画素を含む。各サブ画素は、１つのゲート線（Ｇａｔｅｌｉｎｅ）及び１つのデータ線（Ｓｏｕｒｃｅｌｉｎｅ：ソース線）によって制御される。ゲート線は、サブ画素のオンオフを制御するために使用される。データ線は、サブ画素に異なるデータ電圧信号を印加することによって、サブ画素が異なるグレーレベルを表示することを可能にし、それによってフルカラー画像の表示を実現する。図１Ａは、従来のＲＧＢ３原色パネルアーキテクチャの模式図である。このＲＧＢ３原色パネルは１０８０×１９２０の解像度を有し、各画素１１は、ＲＧＢの３つのサブ画素を含み、ソース駆動ユニットは、パネルにデータ信号を提供する役割を果たす。

省エネルギー及び環境保護への意識の高まり並びに携帯電話の薄型軽量化の動向に伴い、省エネルギーやバッテリーの薄型軽量化に対する需要は、携帯電話ブランドメーカー及び消費者にとってますます重要視されている。省エネルギーは携帯電話の大きなセールスポイントになる。ＲＧＢＷ４原色表示技術は、パネルの透過率を高めるために白画素を増加させ、サブ画素共有アルゴリズムを使用して、解像度が一定である前提の下で、パネルの画素数を１／３減少して、超高解像度の生産歩留りのリスクを低減するとともに、バックライトの消費電力を４０％削減し、画像のコントラストを改善する。図１Ｂは、従来のＲＧＢＷ４原色パネルアーキテクチャの模式図である。このＲＧＢＷ４原色パネルは１０８０×１９２０の解像度を有し、各画像１２は、ＲＧの２つのサブ画素又はＢＷの２つのサブ画素を含み、ソース駆動ユニットは、パネルにデータ信号を提供する役割を果たす。

多くの既存のＲＧＢＷ４原色パネルは、図２に示されるように、２：８Ｄｅ−ｍｕｘ（デマルチプレクサ）ドライバアーキテクチャを採用する。図２は、既存のＲＧＢＷ４原色パネルの２：８Ｄｅ−ｍｕｘドライバの模式図である。このアーキテクチャは、簡単な１：４Ｄｅ−ｍｕｘドライバアーキテクチャと比較して、通常の列反転条件で消費電力を削減するという利点がある。図２の上半分はソースドライバチップ（Ｄ−ＩＣ）を示し、下半分はパネル（Ｐａｎｅｌ）を示す。サブ画素Ｗ１、Ｒ２、Ｂ２及びＧ１のデータ信号は、演算増幅器ＡＭＰ１を介してパネルに入力され、サブ画素Ｗ２、Ｒ１、Ｂ１及びＧ２のデータ信号は、演算増幅器ＡＭＰ２を介してパネルに入力される。既存の２：８Ｄｅ−ｍｕｘドライバ構造は、合計８個のサブ画素を駆動する２つのデータ線を基本ユニットとする。パネルプロセス技術の進歩に伴い、プロセス技術はアモルファスシリコン（ａ−ｓｉ）から低温ポリシリコン（ＬＴＰＳ）まで徐々に変化し、ＬＴＰＳはより高い移動度を有するため、より多くのマルチプレクス駆動方式の技術サポートを提供する。

従って、本発明の目的は、パネル消費電力を低減し、駆動チップコストを低減するＲＧＢＷ４原色パネル用のドライバアーキテクチャを提供することである。

上記の目的を実現するために、本発明は、ＲＧＢＷ４原色パネル用のドライバアーキテクチャを提供する。前記ＲＧＢＷ４原色パネル上のサブ画素はアレイ状に配置され、同じ走査線ｎに接続され連続的に配列された１２個のサブ画素について、前記１２個のサブ画素は、赤色サブ画素Ｒ、緑色サブ画素Ｇ、青色サブ画素Ｂ及び白色サブ画素Ｗの４個のサブ画素が特定の順序で配列されその特定の順序が３回繰り返されてなり、隣接する２つのデータ線ｎ及びデータ線ｎ＋１はそれぞれ、前記１２個のサブ画素中の奇数列及び偶数列におけるサブ画素に接続されそのサブ画素を駆動し、前記データ線ｎ上の信号の極性とデータ線ｎ＋１上の信号の極性とは逆である。

前記データ線ｎは、前記１２個のサブ画素の奇数列におけるサブ画素に接続されそのサブ画素を駆動し、前記データ線ｎ＋１は、前記１２個のサブ画素の偶数列におけるサブ画素に接続されそのサブ画素を駆動する。

前記データ線ｎ＋１は、前記１２個のサブ画素の奇数列におけるサブ画素に接続されそのサブ画素を駆動し、前記データ線ｎは、前記１２個のサブ画素の偶数列におけるサブ画素に接続されそのサブ画素を駆動する。

前記データ線ｎ上の信号の極性は正であり、前記データ線ｎ＋１上の信号の極性は負である。

前記データ線ｎ＋１上の信号の極性は正であり、前記データ線ｎ上の信号の極性は負である。

前記走査線ｎに接続されたサブ画素の特定の順序は、前記走査線ｎに隣接するか又は離隔された走査線のサブ画素の特定の順序と同じであり、赤色サブ画素Ｒ、緑色サブ画素Ｇ、青色サブ画素Ｂ及び白色サブ画素Ｗである。

前記走査線ｎに接続されたサブ画素の特定の順序は、前記走査線ｎと離隔された走査線のサブ画素の特定の順序と同じであり、白色サブ画素Ｗ、青色サブ画素Ｂ、緑色サブ画素Ｇ及び赤色サブ画素Ｒである。前記走査線ｎに隣接する走査線に接続されたサブ画素の特定の順序は、赤色サブ画素Ｒ、緑色サブ画素Ｇ、青色サブ画素Ｂ及び白色サブ画素Ｗである。

前記走査線ｎに接続されたサブ画素の特定の順序は、前記走査線ｎと離隔された走査線のサブ画素の特定の順序と同じであり、白色サブ画素Ｗ、赤色サブ画素Ｒ、緑色サブ画素Ｇ、及び青色サブ画素Ｂである。前記走査線ｎに隣接する走査線に接続されたサブ画素の特定の順序は、赤色サブ画素Ｒ、緑色サブ画素Ｇ、青色サブ画素Ｂ及び白色サブ画素Ｗである。

前記走査線ｎに接続されたサブ画素の特定の順序は、前記走査線ｎと離隔された走査線のサブ画素の特定の順序と同じであり、赤色サブ画素Ｒ、白色サブ画素Ｗ、緑色サブ画素Ｇ、及び青色サブ画素Ｂである。前記走査線に隣接する走査線に接続されたサブ画素の特定の順序は、赤色サブ画素Ｒ、緑色サブ画素Ｇ、青色サブ画素Ｂ及び白色サブ画素Ｗである。

前記ＲＧＢＷ４原色パネルはＬＴＰＳパネルである。

本発明は、ＲＧＢＷ４原色パネル用のドライバアーキテクチャを更に提供する。前記ＲＧＢＷ４原色パネル上のサブ画素はアレイ状に配置され、同じ走査線に接続され連続的に配列された１２個のサブ画素について、前記１２個のサブ画素は、赤色サブ画素、緑色サブ画素、青色サブ画素及び白色サブ画素の４個のサブ画素が特定の順序で配列されその特定の順序が３回繰り返されてなり、隣接する２つのデータ線ｎ及びデータ線ｎ＋１はそれぞれ、前記１２個のサブ画素中の奇数列及び偶数列におけるサブ画素に接続されそのサブ画素を駆動し、前記データ線ｎ上の信号の極性とデータ線ｎ＋１上の信号の極性とは逆である。
前記ＲＧＢＷ４原色パネルは、ＬＴＰＳパネルである。
前記データ線ｎは、前記１２個のサブ画素の奇数列におけるサブ画素に接続されそのサブ画素を駆動し、前記データ線ｎ＋１は、前記１２個のサブ画素の偶数列におけるサブ画素に接続されそのサブ画素を駆動する。

以上により、本発明のＲＧＢＷ４原色パネル用のドライバアーキテクチャは、パネル消費電力を低減し、駆動チップコストを低減し、フリッカの改善に役立てることができる。

以下、添付の図面を参照しながら、本発明の具体的な実施形態を詳細に説明することによって、本発明の技術案及び他の有益な効果が明らかになる。
図１Ａは、従来のＲＧＢ３原色パネルアーキテクチャの模式図である。図１Ｂは、従来のＲＧＢＷ４原色パネルアーキテクチャの模式図である。図２は、既存のＲＧＢＷ４原色パネル２：８Ｄｅ−ｍｕｘドライバの模式図である。図３は、本発明のＲＧＢＷ４原色パネル用のドライバアーキテクチャの第１の好ましい実施例の模式図である。図４は、本発明のＲＧＢＷ４原色パネル用のドライバアーキテクチャの第２の好ましい実施例の模式図である。図５は、本発明のＲＧＢＷ４原色パネル用のドライバアーキテクチャの第３の好ましい実施例の模式図である。図６は、本発明のＲＧＢＷ４原色パネル用のドライバアーキテクチャの第４の好ましい実施例の模式図である。

図３は、本発明のＲＧＢＷ４原色パネル用のドライバアーキテクチャの第１の好ましい実施例の模式図である。ＲＧＢＷ４原色パネル上のサブ画素はアレイ状に配置され、同じ走査線ｎに接続され連続的に配列された１２個のサブ画素Ｒ１、Ｇ１、Ｂ１、Ｗ１、Ｒ２、Ｇ２、Ｂ２、Ｗ２、Ｒ３、Ｇ３、Ｂ３、Ｗ３について、前記１２個のサブ画素は、赤色サブ画素Ｒ、緑色サブ画素Ｇ、青色サブ画素Ｂ及び白色サブ画素Ｗの４個のサブ画素がＲ、Ｇ、Ｂ、Ｗの特定の順序で配列されその特定の順序が３回繰り返されてなる。隣接する２つのデータ線ｎ及びデータ線ｎ＋１はそれぞれ、前記１２個のサブ画素中の奇数列及び偶数列におけるサブ画素に接続されそのサブ画素を駆動し、データ線ｎは奇数列を駆動し、データ線ｎ＋１は偶数列を駆動する。データ線ｎ上の信号の極性とデータ線ｎ＋１上の信号の極性とは逆であり、データ線ｎは正であり、データ線ｎ＋１は負である。走査線ｎに隣接する行ｎ−１、ｎ＋１、及び離隔された行ｎ＋２中の特定の順序はいずれもＲ、Ｇ、Ｂ、Ｗである。

本発明は、既存のＲＧＢＷ４原色パネル２：８Ｄｅ−ｍｕｘドライバアーキテクチャに対して、新たな駆動構造を提案し、即ち、本発明は、新たなＲＧＢＷ４原色パネル２：１２Ｄｅ−ｍｕｘドライバアーキテクチャを提案する。本発明のＲＧＢＷ４原色パネルの２：１２Ｄｅ−ｍｕｘドライバアーキテクチャは、２つのデータ線（Ｓｏｕｒｃｅｌｉｎｅ：ソース線）が１２個のサブ画素（ｓｕｂ−ｐｉｘｅｌ）を駆動するものを基本ユニットとする。既存の２：８Ｄｅ−ｍｕｘドライバアーキテクチャは、２つのソース線が８個のサブ画素を駆動するものを基本ユニットとする。そのため、本発明のドライバアーキテクチャは、解像度が一定である条件で、データ線の数をさらに減少することができ（例えばＦＨＤ（高精細）において、元のデータ線の数は１０８０＊２／４＝５４０であり、現在のデータ線の数は１０８０＊２／６＝３６０になり、即ち、元の２／３に減少された）、それにより、データ線及びＤＡＣ（デジタル‐アナログ変換）モジュールがドライバＩＣ（ドライバチップ）に占める面積を低減し、ＩＣサイズを小さくして、ドライバＩＣのコストを削減するという目標を達成することができる。同時に、データ線ＯＰ（演算増幅器）の数及びＤＡＣ変換モジュールの減少は、消費電力を低減する目的を達成することができる（以前のものと比較して、ソースＩＣは、２／３のデータ線ＯＰ及びＤＡＣ変換モジュールを駆動するだけでよい）。さらに、本来の２：８Ｄｅ−ｍｕｘドライバアーキテクチャの２つの正極性と２つの負極性の反転モードと比較して、本発明の２：１２Ｄｅ−ｍｕｘドライバアーキテクチャの極性反転モードは、真の列反転モードであるため、より小さなフリッカ（ｆｌｉｃｋｅｒ）値を有する。ＬＴＰＳは、より高い移動性を有し、本発明によって提案された駆動方式の技術的保証を提供することができる。

本発明は、以下の効果を実現する。
（１）ＤＡＣ及びＳｏｕｒｃｅＯＰモジュールの消費電力を低減して、ＲＧＢＷ４原色パネルの消費電力を低減する。
（２）ソース線の数及びＤＡＣ面積を低減して、ドライバＩＣのコストを低減する。
（３）真の列反転駆動モードにより、フリッカの改善に役立つ。

本発明は、異なるＲ／Ｇ／Ｂ／Ｗサブ画素配列を有する幾つかのタイプの２：１２Ｄｅ−ｍｕｘドライバアーキテクチャをさらに提供するので、類似の２：１２Ｄｅ−ｍｕｘドライバアーキテクチャも本発明の保護範囲内にある。

図４は、本発明のＲＧＢＷ４原色パネル用のドライバアーキテクチャの第２の好ましい実施例の模式図である。走査線ｎ及びそれと離隔された行のサブ画素の特定の順序は、Ｗ、Ｂ、Ｇ及びＲであり、隣接する行のサブ画素の特定の順序は、Ｒ、Ｇ、Ｂ及びＷである。

図５は、本発明のＲＧＢＷ４原色パネル用のドライバアーキテクチャの第３の好ましい実施例の模式図である。走査線ｎ及びそれと離隔された行のサブ画素の特定の順序は、Ｗ、Ｒ、Ｇ及びＢであり、隣接する行のサブ画素の特定の順序は、Ｒ、Ｇ、Ｂ及びＷである。

図６は、本発明のＲＧＢＷ４原色パネル用のドライバアーキテクチャの第４の好ましい実施例の模式図である。走査線ｎ及びそれと離隔された行のサブ画素の特定の順序は、Ｒ、Ｗ、Ｇ及びＢであり、隣接する行のサブ画素の特定の順序は、Ｒ、Ｇ、Ｂ及びＷである。

当業者であれば、本発明の技術的解決手段及び技術的思想に基づいて、他の様々な対応する変更や変形を行うことができるが、そのような全ての変更や変形は、本発明の保護範囲内に属するべきである。

Claims

ＲＧＢＷ４原色パネル用のドライバアーキテクチャであって、前記ＲＧＢＷ４原色パネル上のサブ画素はアレイ状に配置され、同じ走査線に接続され連続的に配列された１２個のサブ画素について、前記１２個のサブ画素は、赤色サブ画素、緑色サブ画素、青色サブ画素及び白色サブ画素の４個のサブ画素が特定の順序で配列されその特定の順序が３回繰り返されてなり、隣接する２つのデータ線ｎ及びデータ線ｎ＋１はそれぞれ、前記１２個のサブ画素中の奇数列及び偶数列におけるサブ画素に接続されそのサブ画素を駆動し、前記データ線ｎ上の信号の極性とデータ線ｎ＋１上の信号の極性とは逆である、ことを特徴とするＲＧＢＷ４原色パネル用のドライバアーキテクチャ。
前記データ線ｎは、前記１２個のサブ画素の奇数列におけるサブ画素に接続されそのサブ画素を駆動し、前記データ線ｎ＋１は、前記１２個のサブ画素の偶数列におけるサブ画素に接続されそのサブ画素を駆動する、ことを特徴とする請求項１に記載のＲＧＢＷ４原色パネル用のドライバアーキテクチャ。
前記データ線ｎ＋１は、前記１２個のサブ画素の奇数列におけるサブ画素に接続されそのサブ画素を駆動し、前記データ線ｎは、前記１２個のサブ画素の偶数列におけるサブ画素に接続されそのサブ画素を駆動する、ことを特徴とする請求項１に記載のＲＧＢＷ４原色パネル用のドライバアーキテクチャ。
前記データ線ｎ上の信号の極性は正であり、前記データ線ｎ＋１上の信号の極性は負である、ことを特徴とする請求項１に記載のＲＧＢＷ４原色パネル用のドライバアーキテクチャ。
前記データ線ｎ＋１上の信号の極性は正であり、前記データ線ｎ上の信号の極性は負である、ことを特徴とする請求項１に記載のＲＧＢＷ４原色パネル用のドライバアーキテクチャ。
前記走査線に接続されたサブ画素の特定の順序は、前記走査線に隣接するか又は離隔された走査線のサブ画素の特定の順序と同じであり、赤色サブ画素、緑色サブ画素、青色サブ画素及び白色サブ画素である、ことを特徴とする請求項１に記載のＲＧＢＷ４原色パネル用のドライバアーキテクチャ。
前記走査線に接続されたサブ画素の特定の順序は、前記走査線と離隔された走査線のサブ画素の特定の順序と同じであり、白色サブ画素、青色サブ画素、緑色サブ画素及び赤色サブ画素であり、前記走査線に隣接する走査線に接続されたサブ画素の特定の順序は、赤色サブ画素、緑色サブ画素、青色サブ画素及び白色サブ画素である、ことを特徴とする請求項１に記載のＲＧＢＷ４原色パネル用のドライバアーキテクチャ。
前記走査線に接続されたサブ画素の特定の順序は、前記走査線と離隔された走査線のサブ画素の特定の順序と同じであり、白色サブ画素、赤色サブ画素、緑色サブ画素及び青色サブ画素であり、前記走査線に隣接する走査線に接続されたサブ画素の特定の順序は、赤色サブ画素、緑色サブ画素、青色サブ画素及び白色サブ画素である、ことを特徴とする請求項１に記載のＲＧＢＷ４原色パネル用のドライバアーキテクチャ。
前記走査線に接続されたサブ画素の特定の順序は、前記走査線と離隔された走査線のサブ画素の特定の順序と同じであり、赤色サブ画素、白色サブ画素、緑色サブ画素及び青色サブ画素であり、前記走査線に隣接する走査線に接続されたサブ画素の特定の順序は、赤色サブ画素、緑色サブ画素、青色サブ画素及び白色サブ画素である、ことを特徴とする請求項１に記載のＲＧＢＷ４原色パネル用のドライバアーキテクチャ。
前記ＲＧＢＷ４原色パネルは、ＬＴＰＳパネルである、ことを特徴とする請求項１に記載のＲＧＢＷ４原色パネル用のドライバアーキテクチャ。
ＲＧＢＷ４原色パネル用のドライバアーキテクチャであって、前記ＲＧＢＷ４原色パネル上のサブ画素はアレイ状に配置され、同じ走査線に接続され連続的に配列された１２個のサブ画素について、前記１２個のサブ画素は、赤色サブ画素、緑色サブ画素、青色サブ画素及び白色サブ画素の４個のサブ画素が特定の順序で配列されその特定の順序が３回繰り返されてなり、隣接する２つのデータ線ｎ及びデータ線ｎ＋１はそれぞれ、前記１２個のサブ画素中の奇数列及び偶数列におけるサブ画素に接続されそのサブ画素を駆動し、前記データ線ｎ上の信号の極性とデータ線ｎ＋１上の信号の極性とは逆であり、
前記ＲＧＢＷ４原色パネルは、ＬＴＰＳパネルであり、
前記データ線ｎは、前記１２個のサブ画素の奇数列におけるサブ画素に接続されそのサブ画素を駆動し、前記データ線ｎ＋１は、前記１２個のサブ画素の偶数列におけるサブ画素に接続されそのサブ画素を駆動する、ことを特徴とするＲＧＢＷ４原色パネル用のドライバアーキテクチャ。
前記データ線ｎ上の信号の極性は正であり、前記データ線ｎ＋１上の信号の極性は負である、ことを特徴とする請求項１１に記載のＲＧＢＷ４原色パネル用のドライバアーキテクチャ。
前記データ線ｎ＋１上の信号の極性は正であり、前記データ線ｎ上の信号の極性は負である、ことを特徴とする請求項１１に記載のＲＧＢＷ４原色パネル用のドライバアーキテクチャ。
前記走査線に接続されたサブ画素の特定の順序は、前記走査線に隣接するか又は離隔された走査線のサブ画素の特定の順序と同じであり、赤色サブ画素、緑色サブ画素、青色サブ画素及び白色サブ画素である、ことを特徴とする請求項１１に記載のＲＧＢＷ４原色パネル用のドライバアーキテクチャ。
前記走査線に接続されたサブ画素の特定の順序は、前記走査線と離隔された走査線のサブ画素の特定の順序と同じであり、白色サブ画素、青色サブ画素、緑色サブ画素及び赤色サブ画素であり、前記走査線に隣接する走査線に接続されたサブ画素の特定の順序は、赤色サブ画素、緑色サブ画素、青色サブ画素及び白色サブ画素である、ことを特徴とする請求項１１に記載のＲＧＢＷ４原色パネル用のドライバアーキテクチャ。
前記走査線に接続されたサブ画素の特定の順序は、前記走査線と離隔された走査線のサブ画素の特定の順序と同じであり、白色サブ画素、赤色サブ画素、緑色サブ画素及び青色サブ画素であり、前記走査線に隣接する走査線に接続されたサブ画素の特定の順序は、赤色サブ画素、緑色サブ画素、青色サブ画素及び白色サブ画素である、ことを特徴とする請求項１１に記載のＲＧＢＷ４原色パネル用のドライバアーキテクチャ。
前記走査線に接続されたサブ画素の特定の順序は、前記走査線と離隔された走査線のサブ画素の特定の順序と同じであり、赤色サブ画素、白色サブ画素、緑色サブ画素及び青色サブ画素であり、前記走査線に隣接する走査線に接続されたサブ画素の特定の順序は、赤色サブ画素、緑色サブ画素、青色サブ画素及び白色サブ画素である、ことを特徴とする請求項１１に記載のＲＧＢＷ４原色パネル用のドライバアーキテクチャ。