JP2019216508A - Control device for multistage converter - Google Patents
Control device for multistage converter Download PDFInfo
- Publication number
- JP2019216508A JP2019216508A JP2018111390A JP2018111390A JP2019216508A JP 2019216508 A JP2019216508 A JP 2019216508A JP 2018111390 A JP2018111390 A JP 2018111390A JP 2018111390 A JP2018111390 A JP 2018111390A JP 2019216508 A JP2019216508 A JP 2019216508A
- Authority
- JP
- Japan
- Prior art keywords
- gate signal
- phase shift
- modulation rate
- shift amount
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010363 phase shift Effects 0.000 claims abstract description 95
- 230000003111 delayed effect Effects 0.000 claims abstract description 14
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 28
- 238000001514 detection method Methods 0.000 claims description 3
- 238000012986 modification Methods 0.000 abstract description 4
- 230000004048 modification Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 20
- 239000004065 semiconductor Substances 0.000 description 13
- 238000000034 method Methods 0.000 description 6
- 238000011156 evaluation Methods 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000001934 delay Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000012050 conventional carrier Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000004146 energy storage Methods 0.000 description 1
Landscapes
- Inverter Devices (AREA)
Abstract
Description
本発明の実施形態は、多段変換器の制御装置に関する。 Embodiments of the present invention relate to a control device for a multi-stage converter.
インバータに代表される半導体電力変換器の大容量手法として、複数台の電力変換器出力を直列接続し高電圧を得る手法がある。これは多段変換器やＭＭＣ（Modular Multilevel Converter）と呼ばれ系統連系変換器や電動機駆動用変換器等の主に大容量変換器に応用されている。 As a large-capacity method of a semiconductor power converter represented by an inverter, there is a method of connecting a plurality of power converter outputs in series to obtain a high voltage. This is called a multi-stage converter or MMC (Modular Multilevel Converter), and is mainly applied to a large-capacity converter such as a grid connection converter or a motor driving converter.
多段変換器は、それぞれキャパシタや整流器等の直流電源を有した単位変換器の出力を多直列接続する回路構成により複数レベルの電圧出力が得られるという特徴を持つ。このような特徴から複数ステップの電圧出力が得られ正弦波に近い出力を直接得ることができる。変換器段数が増えるほどにそのステップ数は増加することから変換器段数が多い場合は各スイッチング素子をＰＷＭのような高速スイッチングせずに出力電圧基本波周波数で駆動するワンパルス駆動で歪の少ない出力電圧が得られる。ワンパルス駆動ではＰＷＭと比較しスイッチング周波数を抑制できるため毎スイッチング発生するスイッチング損失を低減でき、変換器損失の低減、冷却器の削減効果が期待することができる。 The multi-stage converter has a feature that a plurality of levels of voltage output can be obtained by a circuit configuration in which the outputs of unit converters each having a DC power supply such as a capacitor and a rectifier are connected in multiple series. From such characteristics, a voltage output in a plurality of steps can be obtained, and an output close to a sine wave can be directly obtained. Since the number of steps increases as the number of converter stages increases, when the number of converter stages is large, the output is low in distortion by one-pulse driving in which each switching element is driven at the output voltage fundamental frequency without high-speed switching such as PWM. Voltage is obtained. In the one-pulse driving, the switching frequency can be suppressed as compared with the PWM, so that the switching loss generated at every switching can be reduced, and the effect of reducing the converter loss and the cooling device can be expected.
多段変換器を動作させるには、単位電力変換器を単体の変換器と同じように三角波キャリア比較等でＰＷＭ変調を行い動作させることが可能だが、ワンパルス変調を行う場合は従来のキャリア比較で動作させることが困難である。そこで単位変換器としてＨブリッジを用いた多直列変換器のワンパルス変調法が非特許文献１で提案されている。 To operate the multi-stage converter, it is possible to operate the unit power converter by performing PWM modulation by triangular wave carrier comparison etc. in the same way as a single converter, but when performing one-pulse modulation, it operates by the conventional carrier comparison It is difficult to do. Therefore, Non-Patent Document 1 proposes a one-pulse modulation method of a multi-serial converter using an H bridge as a unit converter.
この方式では多段変換器の出力電圧指令と、正と負とに変換器段数と同一個数の電圧ステップを持つ閾値と比較し、指令と閾値が交差する点で各変換器をスイッチングすることでワンパルス変調を実現する方式である。指令と閾値とを比較するシンプルな構成のため容易にワンパルス制御が実装できる。 In this method, the output voltage command of the multi-stage converter is compared with a threshold value having the same number of voltage steps as the number of converter stages in the positive and negative directions, and each converter is switched at the point where the command and the threshold value intersect. This is a method for achieving modulation. One pulse control can be easily implemented because of the simple configuration for comparing the command and the threshold.
しかしながら、出力電圧指令の大きさに応じて電圧出力する変換器段数が変化するため、出力電圧が小さいときには電圧出力する変換器の段数が少なくなり、変換器利用率が低下する。また、電圧を出力しない変換器は、スイッチングを行わずバイパス状態となるため、出力電圧が小さい領域では出力段数低下に伴い低次高調波が増加し、電圧歪が増加することがあった。 However, since the number of converter stages that output a voltage changes according to the magnitude of the output voltage command, when the output voltage is low, the number of converter stages that output the voltage decreases, and the converter utilization decreases. In addition, since a converter that does not output a voltage is in a bypass state without performing switching, in a region where the output voltage is small, low-order harmonics increase with a decrease in the number of output stages, and voltage distortion may increase.
本発明の実施形態は上記事情を鑑みて成されたものであって、高調波の発生を抑制し、電圧歪を低減するワンパルス駆動を実現可能な多段変換器の制御装置を提供する。 An embodiment of the present invention has been made in view of the above circumstances, and provides a control device for a multi-stage converter capable of implementing one-pulse drive that suppresses generation of harmonics and reduces voltage distortion.
実施形態による多段変換器の制御装置は、直流電源と、前記直流電源と並列に接続した正レグおよび負レグと、をそれぞれ備えた複数の単位変換器を直列に接続した多段変換器を制御する制御装置であって、前記多段変換器の出力電圧指令と、前記直流電源の電圧とを用いて変調率を演算する変調率演算部と、前記変調率に基づいて、複数の前記単位変換器の前記正レグの上アームと前記負レグの上アームとを駆動するゲート信号の位相シフト量を生成する位相シフト量生成部と、出力電圧基本波周波数で複数の前記単位変換器を駆動する信号であって、オンパルス幅とオフパルス幅とが同一であり、オンパルス幅の中心が前記出力電圧指令の位相に対して前記位相シフト量進んだ第１ゲート信号若しくは前記位相シフト量遅れた第３ゲート信号と、オフパルス幅の中心が前記出力電圧指令の位相に対して前記位相シフト量遅れた第２ゲート信号若しくは前記位相シフト量進んだ第４ゲート信号とを生成し、前記第１ゲート信号を複数の前記単位変換器の前記正レグの前記上アームの前記ゲート信号とし、前記第２ゲート信号を複数の前記単位変換器の前記負レグの前記上アームの前記ゲート信号とする、若しくは前記第３ゲート信号を複数の前記単位変換器の前記正レグの前記上アームの前記ゲート信号とし、前記第４ゲート信号を複数の前記単位変換器の前記負レグの前記ゲート信号とするゲート信号生成部と、を備え、前記ゲート信号生成部は、前記変調率を変更する際に、変更前の前記変調率に対応する前記ゲート信号と、変更後の前記変調率に対応する前記ゲート信号とが異なる値であって、現時点から前記変更前の前記変調率に対応する前記ゲート信号のレベルが変わる前の期間に前記変更後の前記変調率に対応する前記ゲート信号のレベルが変わると判断したとき、前記変更後の前記変調率に対応する前記ゲート信号のレベルと前記変更前の前記変調率に対応する前記ゲート信号とが同じレベルになった後に前記変調率を変更する。 The control device for a multi-stage converter according to the embodiment controls a multi-stage converter in which a plurality of unit converters each including a DC power supply and a positive leg and a negative leg connected in parallel with the DC power supply are connected in series. A control device, an output voltage command of the multi-stage converter, a modulation rate calculating unit that calculates a modulation rate using the voltage of the DC power supply, based on the modulation rate, a plurality of the unit converter, A phase shift amount generation unit that generates a phase shift amount of a gate signal that drives the upper arm of the positive leg and the upper arm of the negative leg, and a signal that drives a plurality of the unit converters at an output voltage fundamental frequency. A first gate signal whose on-pulse width is equal to the off-pulse width, and whose center is the on-pulse width advanced by the phase shift amount with respect to the phase of the output voltage command or the third gate delayed by the phase shift amount And a second gate signal whose center of the off-pulse width is delayed by the phase shift amount with respect to the phase of the output voltage command or a fourth gate signal advanced by the phase shift amount, and a plurality of the first gate signals are generated. The gate signal of the upper arm of the positive leg of the unit converter, and the second gate signal as the gate signal of the upper arm of the negative leg of the plurality of unit converters; or A gate signal generating unit that sets a gate signal as the gate signal of the upper arm of the positive leg of the plurality of unit converters, and sets the fourth gate signal as the gate signal of the negative leg of the plurality of unit converters; The gate signal generation unit, when changing the modulation rate, the gate signal corresponding to the modulation rate before the change, the gate signal corresponding to the modulation rate after the change, When it is determined that the level of the gate signal corresponding to the modulation rate after the change is changed during a period before the level of the gate signal corresponding to the modulation rate before the change is different from the current time. The modulation rate is changed after the level of the gate signal corresponding to the modulation rate after the change and the gate signal corresponding to the modulation rate before the change become the same level.
以下、実施形態の多段変換器の制御装置について、図面を参照して説明する。
図１は、第１実施形態の多段変換器の制御装置を概略的に示す図である。
Hereinafter, a control device of a multistage converter according to an embodiment will be described with reference to the drawings.
FIG. 1 is a diagram schematically showing a control device of the multistage converter according to the first embodiment.
本実施形態の制御装置は、例えば４つのアームから構成されるＨブリッジを単位変換器とした多段変換器１の動作を制御する制御装置である。
多段変換器１は、２つの出力端子を備えている。以下の説明において、多段変換器１の一方の出力端子を正側出力端子ＴＰとし、他方の出力端子を負側出力端子ＴＮとする。
The control device of the present embodiment is a control device that controls the operation of the multi-stage converter 1 using an H-bridge composed of, for example, four arms as a unit converter.
The multi-stage converter 1 has two output terminals. In the following description, one output terminal of the multi-stage converter 1 is a positive output terminal TP, and the other output terminal is a negative output terminal TN.
多段変換器１は、複数の単位変換器１１〜１４を備える。単位変換器１１〜１４のそれぞれは、上アームＳ１と下アームＳ２とを備えた正レグＬＰと、上アームＳ３と下アームＳ４とを備えた負レグＬＮと、を並列に接続したＨブリッジ回路である。 The multi-stage converter 1 includes a plurality of unit converters 11 to 14. Each of the unit converters 11 to 14 is an H bridge circuit in which a positive leg LP having an upper arm S1 and a lower arm S2 and a negative leg LN having an upper arm S3 and a lower arm S4 are connected in parallel. It is.
多段変換器１は、単位変換器１１〜１４の正レグＬＰの上アームＳ１と下アームＳ２との間に位置する出力端子と、負レグＬＮの上アームＳ３と下アームＳ４との間に位置する出力端子とを、単位変換器１１〜１４間で直列接続した構成を備える。なお、多段変換器１は、少なくとも２段の単位変換器を直列接続した構成であればよく、段数の上限を特に設ける必要はない。 The multi-stage converter 1 is provided between an output terminal located between the upper arm S1 and the lower arm S2 of the positive leg LP of the unit converters 11 to 14 and a position located between the upper arm S3 and the lower arm S4 of the negative leg LN. Output terminals to be connected in series between the unit converters 11 to 14. The multi-stage converter 1 may have a configuration in which at least two-stage unit converters are connected in series, and there is no particular need to provide an upper limit for the number of stages.
以下の説明おいて、Ｎ個の単位変換器を直列接続した多段変換器において、正側出力端子と接続した単位変換器を１段目の単位変換器とし、負側出力端子と接続した単位変換器をＮ段目の単位変換器とし、直列に接続したＮ個の単位変換器が並んだ順に１段目、２段目、…Ｎ段目と称する。図１に示す例では、多段変換器は４つの単位変換器１１〜１４を備え、正側出力端子ＴＰと接続した単位変換器１１が１段目であり、負側出力端子ＴＮと接続した単位変換器１４が４段目であり、直列に接続した４つの単位変換器１１〜１４が並んだ順に単位変換器１２が２段目であり、単位変換器１３が３段目である。 In the following description, in a multi-stage converter in which N unit converters are connected in series, a unit converter connected to a positive output terminal is used as a first-stage unit converter, and a unit converter connected to a negative output terminal is used. The unit is the unit converter of the Nth stage, and is referred to as the first stage, the second stage,..., The Nth unit in the order in which the N unit converters connected in series are arranged. In the example shown in FIG. 1, the multi-stage converter includes four unit converters 11 to 14, and the unit converter 11 connected to the positive output terminal TP is the first stage, and the unit converter connected to the negative output terminal TN. The converter 14 is the fourth stage, the unit converter 12 is the second stage, and the unit converter 13 is the third stage in the order in which the four unit converters 11 to 14 connected in series are arranged.
単位変換器１１〜１４は同じ構成である。単位変換器１１〜１４のそれぞれは、正レグＬＰと、負レグＬＮと、直流電源ＰＳと、電圧センサＳＶと、電流センサ（図示せず）と、を備えている。 The unit converters 11 to 14 have the same configuration. Each of the unit converters 11 to 14 includes a positive leg LP, a negative leg LN, a DC power supply PS, a voltage sensor SV, and a current sensor (not shown).
電圧センサＳＶは、直流電源ＰＳの電圧を検出し、検出値を制御装置２へ出力する。
電流センサは、多段変換器１の出力電流の検出値（もしくは、複数の単位変換器１１〜１４いずれかの出力電流の検出値）を、制御装置２へ出力する。
Voltage sensor SV detects the voltage of DC power supply PS and outputs a detected value to control device 2.
The current sensor outputs a detected value of the output current of the multi-stage converter 1 (or a detected value of the output current of any of the plurality of unit converters 11 to 14) to the control device 2.
複数の単位変換器１１〜１４それぞれにおいて、多段変換器１の正側出力端子ＴＰ若しくは自身よりも正側の単位変換器と接続したレグを正レグＬＰとし、負側出力端子ＴＮ若しくは自身よりも負側の単位変換器と接続したレグを負レグＬＮとする。正レグＬＰと負レグＬＮとは直流電源ＰＳであるキャパシタと並列に接続している。 In each of the plurality of unit converters 11 to 14, the leg connected to the positive side output terminal TP of the multi-stage converter 1 or the unit converter on the positive side of itself is defined as a positive leg LP, and the leg connected to the negative side output terminal TN or itself. The leg connected to the unit converter on the negative side is referred to as a negative leg LN. The positive leg LP and the negative leg LN are connected in parallel with a capacitor that is a DC power supply PS.
複数の単位変換器１１〜１４それぞれにおいて、４つのアーム（２つの上アームＳ１、Ｓ３および２つの下アームＳ２、Ｓ４）それぞれは、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ：Insulated Gate Bipolar Transistor）やＭＯＳＦＥＴ（半導体電界効果トランジスタ：metal-oxide semiconductor field-effect transistor）などの半導体素子にダイオードを逆並列接続した半導体スイッチング素子、若しくは、ＭＯＳＦＥＴ（半導体電界効果トランジスタ：metal-oxide semiconductor field-effect transistor）を備える。 In each of the plurality of unit converters 11 to 14, each of the four arms (two upper arms S1, S3 and two lower arms S2, S4) includes an IGBT (Insulated Gate Bipolar Transistor) or a MOSFET (Semiconductor). A semiconductor switching element in which a diode is connected in antiparallel to a semiconductor element such as a field-effect transistor (metal-oxide semiconductor field-effect transistor) or a MOSFET (semiconductor field-effect transistor: metal-oxide semiconductor field-effect transistor) is provided.
単位変換器１１〜１４それぞれの正レグＬＰおよび負レグＬＮのそれぞれにおいて、上アームＳ１、Ｓ３と下アームＳ２、Ｓ４との半導体スイッチング素子はそれぞれ反転動作をし、上アームＳ１、Ｓ３の半導体スイッチング素子がオンしているときに下アームＳ２、Ｓ４の半導体スイッチング素子はオフ動作となる。ただし、上アームＳ１、Ｓ３と下アームＳ２、Ｓ４との短絡を防止するため、上アームＳ１、Ｓ３と下アームＳ２、Ｓ４との両方の半導体スイッチング素子をオフにするデットタイム期間を設けるときには、上アームＳ１、Ｓ３と下アームＳ２、Ｓ４との半導体スイッチング素子を同時にオフとなるようにデットタイム期間が設けられる。 In each of the positive leg LP and the negative leg LN of each of the unit converters 11 to 14, the semiconductor switching elements of the upper arms S1, S3 and the lower arms S2, S4 perform inversion operations, respectively, and the semiconductor switching of the upper arms S1, S3. When the elements are on, the semiconductor switching elements of the lower arms S2 and S4 are turned off. However, in order to prevent a short circuit between the upper arms S1, S3 and the lower arms S2, S4, when providing a dead time period for turning off both semiconductor switching elements of the upper arms S1, S3 and the lower arms S2, S4, A dead time period is provided so that the semiconductor switching elements of the upper arms S1, S3 and the lower arms S2, S4 are simultaneously turned off.
多段変換器１の構成は図１に示したものに限定されるものではない。例えば、単位変換器の直流部には、キャパシタに替えて蓄電池等のエネルギー蓄積要素を接続してもよい。また単位変換器１１〜１４の直流部を、整流器を介して交流電源および変圧器と接続してもよい。また、三組の多段変換器出力をスター結線、デルタ結線、又は、Ｖ結線とすることで三相出力とすることも可能である。 The configuration of the multi-stage converter 1 is not limited to that shown in FIG. For example, an energy storage element such as a storage battery may be connected to the DC section of the unit converter instead of the capacitor. Further, the DC units of unit converters 11 to 14 may be connected to an AC power supply and a transformer via a rectifier. Further, three-phase outputs can be obtained by connecting three sets of multistage converter outputs in a star connection, a delta connection, or a V connection.
制御装置２は、変調率演算部２１と、位相シフト量生成部２２と、ゲート信号生成部２３と、を備えている。 The control device 2 includes a modulation factor calculation unit 21, a phase shift amount generation unit 22, and a gate signal generation unit 23.
本実施形態では、制御装置２は多段変換器１をワンパルス駆動にて動作させる。ワンパルス駆動では、単位変換器１１〜１４の半導体スイッチング素子を出力電圧基本波周波数にて駆動する。ワンパルス駆動ではＰＷＭ駆動と比較しスイッチング周波数を抑制できるためスイッチングするときに発生する損失を低減することができ、変換器損失の低減、冷却器の削減効果が期待できる。 In the present embodiment, the control device 2 operates the multi-stage converter 1 by one-pulse driving. In the one-pulse drive, the semiconductor switching elements of the unit converters 11 to 14 are driven at the output voltage fundamental frequency. In the one-pulse drive, the switching frequency can be suppressed as compared with the PWM drive, so that the loss generated at the time of switching can be reduced, and the effect of reducing the converter loss and the cooler can be expected.
制御装置２は、単位変換器１１〜１４のレグＬＰ、ＬＮを、オンとオフとの時間幅が同一（Ｄｕｔｙ５０％）であるスイッチングパルス（ゲート信号）で駆動し、そのゲート信号の位相を各レグで調整することにより出力電圧を調整する。このとき位相調整量（位相シフト量）は、それぞれ、正側レグＬＰの上アームＳ１のゲート信号のオンパルス幅の中心と、負側レグＬＮの上アームＳ３のゲート信号のオフパルス幅の中心とが、出力電圧に対して進み遅れ同一位相量になるよう位相操作を行う。 The control device 2 drives the legs LP and LN of the unit converters 11 to 14 with a switching pulse (gate signal) having the same (duty 50%) time width between ON and OFF, and changes the phase of the gate signal to each. Adjust the output voltage by adjusting the leg. At this time, the phase adjustment amount (phase shift amount) is defined by the center of the on-pulse width of the gate signal of the upper arm S1 of the positive leg LP and the center of the off-pulse width of the gate signal of the upper arm S3 of the negative leg LN. , The phase operation is performed so that the amount of phase is advanced and delayed with respect to the output voltage.
変調率演算部２１は、単位変換器１１〜１４の直流電源ＰＳの電圧ＶＤＣと、電圧指令値Ｖ＊とを用いて、変調率Ｍを演算する。変調率演算部２１にて演算された変調率Ｍは、位相シフト量生成部２２に入力される。変調率演算部２１は、例えば後述の（４）式を用いて変調率Ｍを演算する。 The modulation factor calculator 21 calculates the modulation factor M using the voltage VDC of the DC power supply PS of the unit converters 11 to 14 and the voltage command value V * . The modulation factor M calculated by the modulation factor calculator 21 is input to the phase shift amount generator 22. The modulation rate calculation unit 21 calculates the modulation rate M using, for example, the following equation (4).
位相シフト量生成部２２は、入力された変調率Ｍに対応する、単位変換器１１〜１４の各レグＬＰ、ＬＮの位相シフト量を出力する。正レグＬＰ、負レグＬＮは単位変換器１１〜１４の段数分存在するため、進み遅れ位相操作量（位相シフト量）は変換器段数分必要となる。図１に示す例では単位変換器の段数が４段であるため、位相シフト量生成部２２は４つの位相シフト量α１〜α４を出力する。 The phase shift amount generator 22 outputs the phase shift amount of each of the legs LP and LN of the unit converters 11 to 14 corresponding to the input modulation factor M. Since the positive leg LP and the negative leg LN exist for the number of stages of the unit converters 11 to 14, the lead / lag phase operation amount (phase shift amount) is required for the number of converter stages. In the example shown in FIG. 1, since the number of stages of the unit converter is four, the phase shift amount generation unit 22 outputs four phase shift amounts α 1 to α 4 .
進み遅れ均等シフトした場合の位相シフト量αｎと多段変換器の出力電圧の基本波振幅の関係を次式に示す。ただし、ＶＤＣは単位変換器１１〜１４それぞれの直流電源ＰＳの電圧値とし、本実施形態では複数の直流電源電圧ＶＤＣは等しいと仮定する。なお、Ｎは多段変換器を構成する単位変換器の段数である。
また基本波ｖ１は次式により定義される。下記（２）式において、ωは出力電圧角周波数である。
ｖ１＝Ｖ１ｃｏｓωｔ （２）
上記（１）式から、図１に示す４段構成の場合の基本波振幅量は下記（３）式で表される。
v 1 = V 1 cosωt (2)
From the above equation (1), the fundamental wave amplitude in the case of the four-stage configuration shown in FIG. 1 is expressed by the following equation (3).
ここで、各段の直流電源電圧ＶＤＣの和と出力基本波振幅Ｖ１との比を変調率Ｍとして下記（４）式の通り定義する。
位相シフト量生成部２２は、上記（５）式で得られるｋ次の高調波電圧を用いて、制約条件とする所望の出力基本波振幅Ｖ１を満たす位相シフト量α１〜α４の組み合わせの中から、所定の評価関数を用いて位相シフト量α１〜α４を選択することができる。ここで用いる評価関数には、例えば、高調波電圧の総和もしくは特定次高調波電圧を最小とする評価関数、電圧から算出した電流に基づく高調波電流の総和もしくは特定次高調波電流を最小とする評価関数等を採用することができる。 The phase shift amount generation unit 22 uses the k-th harmonic voltage obtained by the above equation (5) to combine the phase shift amounts α 1 to α 4 satisfying the desired output fundamental wave amplitude V 1 as the constraint condition. , The phase shift amounts α 1 to α 4 can be selected using a predetermined evaluation function. The evaluation function used here includes, for example, an evaluation function for minimizing the sum of the harmonic voltages or the specific harmonic voltage, minimizing the sum of the harmonic currents based on the current calculated from the voltage or the specific harmonic current. An evaluation function or the like can be adopted.
図２は、変調率と位相シフト量との関係の一例を示す図である。なお、ここでは、位相シフト量α１〜α４はα１＜α２＜α３＜α４であるものとしている。
上記（３）式乃至（５）式より、所望の変調率Ｍ（又は出力電圧）を得るための位相シフト量α１〜α４の組み合わせは無数にあることが分かる。例えば、図２の変調率Ｍと位相シフト量α１〜α４との関係は、変調率Ｍを制約条件として、それを満たす位相シフト量α１〜α４の複数の組み合わせの中から高調波電流の総和（例えば３次〜３９次高調波の和）が最小となる位相シフト量α１〜α４を演算した例である。また、非線形連立方程式の解から位相シフト量α１〜α４を算出することも可能である。なお、本実施形態では、位相シフト量α１〜α４はゼロより大きく１８０°未満の範囲とする。
FIG. 2 is a diagram illustrating an example of a relationship between a modulation factor and a phase shift amount. Here, it is assumed that the phase shift amounts α 1 to α 4 satisfy α 1 <α 2 <α 3 <α 4 .
From the above equations (3) to (5), it can be seen that there are countless combinations of the phase shift amounts α 1 to α 4 for obtaining the desired modulation rate M (or output voltage). For example, the relationship between the modulation rate M and the phase shift amounts α 1 to α 4 in FIG. 2 is obtained by selecting the harmonics from a plurality of combinations of the phase shift amounts α 1 to α 4 satisfying the modulation rate M with the constraint condition. This is an example in which the phase shift amounts α 1 to α 4 that minimize the total current (for example, the sum of the 3rd to 39th harmonics) are calculated. It is also possible to calculate the phase shift amounts α 1 to α 4 from the solution of the nonlinear simultaneous equations. In the present embodiment, the phase shift amounts α 1 to α 4 are set to be in a range larger than zero and smaller than 180 °.
また、位相シフト量生成部２２は、生成する位相シフト量の数（多段変換器の段数）の方程式を用いた連立方程式により、単位変換器の段数の位相シフト量を生成することができる。 Further, the phase shift amount generation unit 22 can generate a phase shift amount of the number of stages of the unit converter by a simultaneous equation using an equation of the number of the generated phase shift amounts (the number of stages of the multi-stage converter).
本実施形態では、位相シフト量生成部２２は、例えば、基本波振幅の方程式と、他の３つ（＝多段変換器の段数−１）の高調波振幅の方程式との連立方程式により、位相シフト量α１〜α４を算出することができる。 In the present embodiment, for example, the phase shift amount generation unit 22 calculates the phase shift using a simultaneous equation of the fundamental wave amplitude equation and the other three (= the number of stages of the multi-stage converter−1) harmonic amplitude equations. The quantities α 1 to α 4 can be calculated.
図３は、変調率と位相シフト量との関係の他の例を示す図である。なお、ここでは、位相シフト量α１〜α４はα１＜α２＜α３＜α４であるものとしている。
ここでは、例えば下記式のように、基本波振幅と、３次高調波振幅と、５次高調波振幅と、７次高調波振幅とをそれぞれゼロとする方程式を用いた下記連立方程式により算出した４つの位相シフト量α１〜α４の一例を示している。
Here, for example, as shown in the following equation, it was calculated by the following simultaneous equation using an equation in which each of the fundamental wave amplitude, the third harmonic amplitude, the fifth harmonic amplitude, and the seventh harmonic amplitude was zero. An example of four phase shift amounts α 1 to α 4 is shown.
位相シフト量生成部２２は、上記のように予め演算された位相シフト量α１〜α４を利用して、例えば、変調率Ｍに対応する位相シフト量α１〜α４のテーブルを備えていてもよい。 The phase shift amount generation unit 22 includes, for example, a table of the phase shift amounts α 1 to α 4 corresponding to the modulation factor M using the phase shift amounts α 1 to α 4 calculated in advance as described above. You may.
図４は、図１に示す多段変換器を駆動するゲート信号と出力電圧との一例を示す図である。
ゲート信号生成部２３は、位相シフト量生成部２２から位相シフト量α１〜α４を受信し、４つの単位変換器１１〜１４に供給される、正レグＬＰの上アームＳ１のゲート信号（第１ゲート信号）Ｓｐα１〜Ｓｐα４と、負レグＬＮの上アームＳ３のゲート信号（第２ゲート信号）Ｓｎα１〜Ｓｎα４とを生成する。本実施形態では、ゲート信号のオン時間とオフ時間とは等しく（Ｄｕｔｙ５０％であり）、それぞれ位相が１８０°の期間とする。
FIG. 4 is a diagram showing an example of a gate signal and an output voltage for driving the multi-stage converter shown in FIG.
The gate signal generation unit 23 receives the phase shift amounts α 1 to α 4 from the phase shift amount generation unit 22 and supplies the gate signals of the upper arm S1 of the positive leg LP to be supplied to the four unit converters 11 to 14 ( First gate signals) Spα1 to Spα4 and gate signals (second gate signals) Snα1 to Snα4 of the upper arm S3 of the negative leg LN are generated. In the present embodiment, the on-time and the off-time of the gate signal are equal (duty is 50%), and each phase is 180 °.
ゲート信号生成部２３は、例えば負レグＬＮの上アームＳ３のゲート信号（第２ゲート信号）Ｓｎα１〜Ｓｎα４の時間軸方向におけるオフパルス幅の中心を電圧指令の位相（０°の位置）よりも位相シフト量α１〜α４の位相を遅らせて、正レグＬＰの上アームＳ１のゲート信号（第１ゲート信号）Ｓｐα１〜Ｓｐα４の時間軸方向におけるオンパルス幅の中心を電圧指令の位相（０°の位置）よりも位相シフト量α１〜α４の位相を進ませる。 The gate signal generation unit 23 determines, for example, the center of the off-pulse width in the time axis direction of the gate signals (second gate signals) Snα1 to Snα4 of the upper arm S3 of the negative leg LN from the phase of the voltage command (the position at 0 °). Also delays the phase of the phase shift amounts α 1 to α 4 , and sets the center of the on-pulse width in the time axis direction of the gate signals (first gate signals) Sp α1 to Spα4 of the upper arm S1 of the positive leg LP to the phase of the voltage command. The phase of the phase shift amounts α 1 to α 4 is advanced by more than (0 ° position).
上記のように、ゲート信号生成部２３は、電圧指令の位相を基準として位相シフト量α１〜α４の位相を調整して、正レグＬＰの上アームＳ１のゲート信号を４つ、負レグＬＮの上アームＳ３のゲート信号を４つ生成する。ゲート信号生成部２３は、正レグＬＰの上アームＳ１のゲート信号を反転して下アームＳ２のゲート信号を生成し、負レグＬＮの上アームＳ３のゲート信号を反転して下アームＳ４のゲート信号を生成する。 As described above, the gate signal generation unit 23 adjusts the phases of the phase shift amounts α 1 to α 4 based on the phase of the voltage command, and outputs four gate signals of the upper arm S1 of the positive leg LP and the negative leg. Four gate signals of the upper arm S3 of LN are generated. The gate signal generation unit 23 inverts the gate signal of the upper arm S1 of the positive leg LP to generate a gate signal of the lower arm S2, and inverts the gate signal of the upper arm S3 of the negative leg LN to gate the lower arm S4. Generate a signal.
なお、本実施形態では、ゲート信号Ｓｐα１は、ゲート信号のオンパルス幅の中心を位相シフト量α１シフトした（進ませた）信号であり、ゲート信号Ｓｐα２は、ゲート信号のオンパルス幅の中心を位相シフト量α２シフトした（進ませた）信号であり、ゲート信号Ｓｐα３は、ゲート信号のオンパルス幅の中心を位相シフト量α３シフトした（進ませた）信号であり、ゲート信号Ｓｐα４は、ゲート信号のオンパルス幅の中心を位相シフト量α４シフトした（進ませた）信号である。 In the present embodiment, the gate signal S Piarufa1 is the center of the pulse width of the gate signal and the phase shift amount alpha 1 shift is (advancing allowed) signal, the gate signal S Piarufa2, the center of the on-pulse width of the gate signal the a phase-shift alpha 2 shift (advance allowed) signal, the gate signal S Piarufa3 is the center of the pulse width of the gate signal and the phase shift amount alpha 3 shifts (is advanced) is a signal, the gate signal S pα4 is the center of the pulse width of the gate signal and the phase shift amount alpha 4 shifts (is advanced) is a signal.
また、ゲート信号Ｓｎα１は、ゲート信号のオフパルス幅の中心を位相シフト量α１シフトした（遅らせた）信号であり、ゲート信号Ｓｎα２は、ゲート信号のオフパルス幅の中心を位相シフト量α２シフトした（遅らせた）信号であり、ゲート信号Ｓｎα３は、ゲート信号のオフパルス幅の中心を位相シフト量α３シフトした（遅らせた）信号であり、ゲート信号Ｓｎα４は、ゲート信号のオフパルス幅の中心を位相シフト量α４シフトした（遅らせた）信号である。 Further, the gate signal S Enuarufa1 is the center of the off pulse width of the gate signal and the phase shift amount alpha 1 shift a (delayed) signal, the gate signal S Enuarufa2, the phase shift alpha 2 the center of the off pulse width of the gate signal a shifted (delayed) signal, the gate signal S N [alpha] 3 is the center, which is a phase shift alpha 3 shifts (delays) signal off pulse width of the gate signal, the gate signal S N [alpha] 4, the gate signal off-pulse width it is the center, which is a phase shift alpha 4 shift (delayed) signal.
ゲート信号生成部２３は、正レグＬＰと負レグＬＮとのそれぞれにおいて、上アームＳ１、Ｓ３と下アームＳ２、Ｓ４とに互いに反転した関係のゲート信号が供給されるように、複数の単位変換器１１〜１４へ生成したゲート信号を出力する。 The gate signal generation unit 23 performs a plurality of unit conversions so that the upper arm S1 and the lower arm S2 and the lower arm S2 and the lower arm S2 and the lower arm S2 and the lower arm S2 and the lower arm S2 and the lower arm S2 are supplied with gate signals in an inverted relation to each other. The generated gate signal is output to the devices 11 to 14.
なお、本実施形態では、ゲート信号生成部２３は、ゲート信号Ｓｐα１〜Ｓｐα４を、単位変換器１１〜１４のいずれの正レグＬＰに割り当ててもよく、負レグＬＮの上アームＳ３のゲート信号Ｓｎα１〜Ｓｎα４を、単位変換器１１〜１４のいずれの負レグＬＮに割り当ててもよい。 In the present embodiment, the gate signal generation unit 23 may assign the gate signals S pα1 to S pα4 to any of the positive legs LP of the unit converters 11 to 14, and the gate signal of the upper arm S3 of the negative leg LN. The signals Snα1 to Snα4 may be assigned to any of the negative legs LN of the unit converters 11 to 14.
本実施形態の多段変換器の制御装置によれば、多段変換器１の変調率が低いときにも全ての単位変換器１１〜１４のレグＬＰ、ＬＮがスイッチングする。また各段の単位変換器１１〜１４をワンパルス駆動にて動作させても、多段変換器１の出力電圧の総和は疑似的にＰＷＭ変調のような波形となり、低次高調波の発生が抑制できる。 According to the control device for a multi-stage converter of the present embodiment, even when the modulation rate of the multi-stage converter 1 is low, the legs LP and LN of all the unit converters 11 to 14 are switched. Further, even when the unit converters 11 to 14 in each stage are operated by one-pulse driving, the sum of the output voltages of the multi-stage converter 1 has a pseudo-PWM-like waveform, and the generation of low-order harmonics can be suppressed. .
また、ゲート信号の位相シフト量を上記のように規定することで、図３に示すように、出力電圧ゼロのタイミングおよびその前後の時間領域にて、すべての単位変換器１１〜１４のレグＬＰ、ＬＮの上アームＳ１、Ｓ３がオン、もしくは、すべての上アームＳ１、Ｓ３がオフ状態となる。 Also, by defining the phase shift amount of the gate signal as described above, as shown in FIG. 3, the leg LPs of all the unit converters 11 to 14 are generated at the timing of the output voltage zero and the time domain before and after the timing. , LN are turned on, or all the upper arms S1, S3 are turned off.
例えば、ワンパルス駆動を行う際に、デューティ比５０％のゲート信号のオフパルス幅中心およびオンパルス幅中心が電圧指令から遅れも進みもない場合（位相シフト量がゼロの場合）には、ゲート信号は電圧指令の位相が９０°および−９０°のタイミングにて切り替わることとなる。 For example, when performing one-pulse driving, if the center of the off-pulse width and the center of the on-pulse width of the gate signal having a duty ratio of 50% do not lag or advance from the voltage command (when the phase shift amount is zero), the gate signal becomes the voltage. The phase of the command is switched at timings of 90 ° and −90 °.
これに対し、本実施形態では、負レグＬＮの上アームＳ３のゲート信号のオフパルス幅の中心を電圧指令より遅らせ、正レグＬＰの上アームＳ１のゲート信号のオンパルス幅の中心を電圧指令より進ませている。これにより、負レグＬＮの上アームＳ３のゲート信号の消弧タイミングは、オフ幅中心より−９０°の地点となり、電圧指令の位相が−９０°に至る前にすべての負レグＬＮの上アームＳ３はターンオフする。また、負レグＬＮの上アームＳ３のゲート信号の点弧タイミングは、オフパルス幅中心より＋９０°の地点となり、電圧指令の位相が９０°に至る前にすべての負レグＬＮの上アームＳ３はターンオンする。 On the other hand, in the present embodiment, the center of the off pulse width of the gate signal of the upper arm S3 of the negative leg LN is delayed from the voltage command, and the center of the on pulse width of the gate signal of the upper arm S1 of the positive leg LP is advanced from the voltage command. Not. Thereby, the arc extinguishing timing of the gate signal of the upper arm S3 of the negative leg LN is at a point of -90 ° from the center of the OFF width, and before the phase of the voltage command reaches -90 °, the upper arm of all the negative legs LN. S3 turns off. The ignition timing of the gate signal of the upper arm S3 of the negative leg LN is at a point + 90 ° from the center of the off pulse width, and all the upper arms S3 of the negative leg LN are turned on before the phase of the voltage command reaches 90 °. I do.
一方、位相シフト量がゼロの場合には、正レグＬＰの上アームＳ１のゲート信号の点弧タイミングは、オンパルス幅の中心より−９０°地点となる。これに対し、本実施形態では、正レグＬＰの上アームＳ１のゲート信号のオンパルス幅中心を電圧指令の０°の位置よりも進めるため、正レグＬＰの上アームＳ１のゲート信号は、電圧指令の位相が−９０°以降の地点ですべての正レグＬＰの上アームＳ１がターンオンする。また、正レグＬＰの上アームＳ１のゲート信号の消弧タイミングは、オンパルス幅中心より＋９０°の地点となり、電圧指令の位相が９０°以降の地点ですべての正レグＬＰの上アームＳ１がターンオフする。 On the other hand, when the phase shift amount is zero, the ignition timing of the gate signal of the upper arm S1 of the positive leg LP is at a point of −90 ° from the center of the on-pulse width. On the other hand, in the present embodiment, since the center of the on-pulse width of the gate signal of the upper arm S1 of the positive leg LP is advanced beyond the position of 0 ° of the voltage command, the gate signal of the upper arm S1 of the positive leg LP is the voltage command. The upper arms S1 of all the positive legs LP are turned on at a point where the phase of -90 ° or later. In addition, the arc extinguishing timing of the gate signal of the upper arm S1 of the positive leg LP is a point at + 90 ° from the center of the on-pulse width, and all upper arms S1 of the positive leg LP are turned off at a point where the phase of the voltage command is 90 ° or later. I do.
以上のことから電圧指令の位相が−９０°であるタイミングではすべての上アームＳ１、Ｓ３がターンオフした状態であり、電圧指令の位相が＋９０°であるタイミングではすべての上アームＳ、Ｓ３がターンオンした状態であり、多段変換器１の出力電圧がゼロとなるタイミングでは、すべての単位変換器１１〜１４の出力電圧もゼロとなる。 From the above, all the upper arms S1 and S3 are turned off at the timing when the phase of the voltage command is −90 °, and all the upper arms S and S3 are turned on at the timing when the phase of the voltage command is + 90 °. At the timing when the output voltage of the multi-stage converter 1 becomes zero, the output voltages of all the unit converters 11 to 14 also become zero.
出力電圧がゼロになるタイミングは、出力電圧の毎周期において−９０°と＋９０°との２回存在する。このタイミングにて、すべての単位変換器１１〜１４のすべてのレグＬＰ、ＬＮのスイッチング状態が同一となるため、例えば、複数の単位変換器１１〜１４間の正レグＬＰ内又は負レグＬＮ内でゲート信号を入れ替えたりすることが可能となる。すなわち、出力電圧がゼロとなるタイミングでは、全てのレグにてスイッチング状態が同一のため、ゲート信号が切り替わったとしても、前後でスイッチング状態が変化せず、出力電圧に影響なくゲート信号の入れ替えが可能となる。また、毎周期２回の入れ替えが可能となる。 There are two timings at which the output voltage becomes zero: -90 ° and + 90 ° in each cycle of the output voltage. At this timing, since the switching states of all the legs LP and LN of all the unit converters 11 to 14 are the same, for example, in the positive leg LP between the plurality of unit converters 11 to 14 or in the negative leg LN It is possible to change the gate signal by using. That is, at the timing when the output voltage becomes zero, the switching state is the same in all the legs, so even if the gate signal is switched, the switching state does not change before and after, and the gate signal can be replaced without affecting the output voltage. It becomes possible. Further, replacement can be performed twice in each cycle.
次に、上記多段変換器１の制御装置２において、例えば多段変換器１の出力電圧指令Ｖ＊の変化に応じて、ゲート信号の位相を変更するときの制御装置２の動作の一例について説明する。 Next, in the control device 2 of the multi-stage converter 1, an example of the operation of the control device 2 when changing the phase of the gate signal in accordance with, for example, a change in the output voltage command V * of the multi-stage converter 1 will be described. .
本実施形態では、制御装置２は、多段変換器１の出力電圧指令が変わったとき、すなわち変調率が変わったときに、現在単位変換器１１〜１４を駆動しているゲート信号と、変化後の変調率により求められたゲート信号とを比較して、比較結果に基づいて多段変換器１の変調率を変更するタイミングを決定する。 In the present embodiment, when the output voltage command of the multi-stage converter 1 changes, that is, when the modulation rate changes, the control device 2 determines whether the gate signal currently driving the unit converters 11 to 14 is Is compared with the gate signal obtained based on the modulation rate, and the timing for changing the modulation rate of the multi-stage converter 1 is determined based on the comparison result.
図５は、多段変換器の変調率を変更したときのゲート信号波形の一例を示す図である。
例えば、図５に示す例の１段目の単位変換器１１を駆動するゲート信号に着目すると、変調率を変更したことにより、負レグＬＮの上アームＳ３を駆動するゲート信号の一周期に２つのパルスが生じている。
FIG. 5 is a diagram illustrating an example of a gate signal waveform when the modulation factor of the multi-stage converter is changed.
For example, focusing on the gate signal for driving the first-stage unit converter 11 in the example shown in FIG. 5, by changing the modulation rate, one cycle of the gate signal for driving the upper arm S3 of the negative leg LN is changed to two. Two pulses are occurring.
また、図５に示す例の２段目の単位変換器１２を駆動するゲート信号に着目すると、変調率を変更したことにより、正レグＬＰの上アームＳ１を駆動するゲート信号の一周期に２つのパルスが生じている。 Focusing on the gate signal for driving the second-stage unit converter 12 in the example shown in FIG. 5, the modulation rate is changed, so that one cycle of the gate signal for driving the upper arm S1 of the positive leg LP is two times. Two pulses are occurring.
この例のように、一周期に２つのパルスが生じると、一周期におけるスイッチング回数が多くなり、短期間に複数のスイッチングを行わなければならなくなり、一時的にスイッチング周波数が高くなる可能性があった。また、一周期におけるスイッチング回数が多くなると、単位変換器でのスイッチング損失が大きくなる原因となる。 As shown in this example, when two pulses occur in one cycle, the number of switchings in one cycle increases, so that a plurality of switching operations must be performed in a short period, and the switching frequency may temporarily increase. Was. In addition, an increase in the number of times of switching in one cycle causes an increase in switching loss in the unit converter.
図６は、変更前の変調率に対応するゲート信号と、変更後の変調率に対応するゲート信号と、所定のタイミングで変調率を変更したときのゲート信号との一例を示す図である。
ここでは、変更前の変調率に対応するゲート信号Ａと、変更後の変調率に対応するゲート信号Ｂと、を示している。
FIG. 6 is a diagram illustrating an example of a gate signal corresponding to the modulation rate before the change, a gate signal corresponding to the modulation rate after the change, and a gate signal when the modulation rate is changed at a predetermined timing.
Here, a gate signal A corresponding to the modulation rate before the change and a gate signal B corresponding to the modulation rate after the change are shown.
所定の変更タイミングにおいて、ゲート信号Ａはハイレベルであり、ゲート信号Ｂはローレベルであって、変調率変更後のゲート信号がハイレベルからローレベルへ変化する。変調率変更後のゲート信号は、次に、ゲート信号Ｂがハイレベルとなるタイミングでハイレベルとなり、その後はゲート信号Ｂと同じ波形となる。 At a predetermined change timing, the gate signal A is at the high level, the gate signal B is at the low level, and the gate signal after the modulation rate changes from the high level to the low level. Next, the gate signal after the modulation rate is changed becomes high level at the timing when the gate signal B becomes high level, and thereafter has the same waveform as the gate signal B.
この例では、所定の変更タイミング後、ゲート信号Ａのレベルが変わる前にゲート信号Ｂのレベルが変わっている。これにより、変調率変更後のゲート信号には一周期に２つのパルスが生じることとなる。 In this example, after a predetermined change timing, the level of the gate signal B changes before the level of the gate signal A changes. As a result, two pulses are generated in one cycle in the gate signal after the modulation rate is changed.
図７は、変更前の変調率に対応するゲート信号と、変更後の変調率に対応するゲート信号と、所定のタイミングで変調率を変更したときのゲート信号との他の例を示す図である。
ここでは、変更前の変調率に対応するゲート信号Ａと、変更後の変調率に対応するゲート信号Ｂと、を示している。
FIG. 7 is a diagram illustrating another example of the gate signal corresponding to the modulation rate before the change, the gate signal corresponding to the modulation rate after the change, and the gate signal when the modulation rate is changed at a predetermined timing. is there.
Here, a gate signal A corresponding to the modulation rate before the change and a gate signal B corresponding to the modulation rate after the change are shown.
この例では、所定の変更タイミングにおいて、ゲート信号Ａはローレベルであり、ゲート信号Ｂはハイレベルであって、変調率変更後のゲート信号がローレベルからハイレベルへ変化する。変調率変更後のゲート信号は、次に、ゲート信号Ｂがローレベルとなるタイミングでローレベルとなり、その後はゲート信号Ｂと同じ波形となる。 In this example, at a predetermined change timing, the gate signal A is at the low level, the gate signal B is at the high level, and the gate signal after the modulation rate changes from the low level to the high level. Next, the gate signal after the modulation rate change becomes low level at the timing when the gate signal B becomes low level, and thereafter has the same waveform as the gate signal B.
この例でも、所定の変更タイミング後、ゲート信号Ａのレベルが変わる前にゲート信号Ｂのレベルが変わっている。これにより、変調率変更後のゲート信号には一周期に２つのパルスが生じることとなる。 Also in this example, after a predetermined change timing, the level of the gate signal B changes before the level of the gate signal A changes. As a result, two pulses are generated in one cycle in the gate signal after the modulation rate is changed.
上記図６および図７に示すように、変調率を変更するタイミングにて、ゲート信号Ａとゲート信号Ｂとのレベルが異なり、かつ、変調率を変更するタイミングから次にゲート信号Ａのレベルが変わるまでの期間にゲート信号Ｂのレベルが変わっているときに、変調率変更後のゲートパルスの一周期に２つのパルスが生じることとなる。
そこで、本実施形態では、制御装置２は、ゲートパルスの一周期に２つのパルスが生じることがないように、変調率を変更するタイミングを決定している。
As shown in FIGS. 6 and 7, at the timing of changing the modulation rate, the levels of the gate signal A and the gate signal B are different, and the level of the gate signal A is changed from the timing of changing the modulation rate. When the level of the gate signal B changes during the period until the change, two pulses are generated in one cycle of the gate pulse after the modulation rate is changed.
Therefore, in the present embodiment, the control device 2 determines the timing at which the modulation rate is changed so that two pulses do not occur in one cycle of the gate pulse.
図８は、本実施形態の多段変換器の制御装置にて、変調率を変更するタイミングを決定する動作の一例を説明するためのフローチャートである。
制御装置２のゲート信号生成部２３は、例えば電圧指令Ｖ＊の値に基づいて変調率が変化したか否かを判断する（ステップＳ１）。変調率が変化していないときには、上記ステップＳ１を繰り返す。
FIG. 8 is a flowchart illustrating an example of an operation of determining the timing for changing the modulation factor in the control device of the multistage converter according to the present embodiment.
The gate signal generator 23 of the control device 2 determines whether or not the modulation rate has changed based on, for example, the value of the voltage command V * (Step S1). If the modulation rate has not changed, step S1 is repeated.
変調率が変化したと判断したとき、ゲート信号生成部２３は、複数の単位変換器１１〜１４全てのゲート信号について、変更前の変調率に対応するゲート信号と、変更後の変調率に対応するゲート信号とのレベルが異なるか否かを判断する（ステップＳ２）。 When determining that the modulation rate has changed, the gate signal generation unit 23 determines, for all the gate signals of the plurality of unit converters 11 to 14, the gate signal corresponding to the modulation rate before the change and the gate signal corresponding to the modulation rate after the change. It is determined whether or not the level is different from the gate signal to be performed (step S2).
複数の単位変換器１１〜１４全てのゲート信号について、変更前と変更後とのゲート信号のレベルが同じであれば、ゲート信号生成部２３は、変調率を変更して、変更後の変調率に対応するゲート信号を複数の単位変換器１１〜１４へ出力する（ステップＳ４）。 If the level of the gate signal before and after the change is the same for all the gate signals of the plurality of unit converters 11 to 14, the gate signal generation unit 23 changes the modulation rate and changes the modulation rate after the change. Is output to the plurality of unit converters 11 to 14 (step S4).
複数の単位変換器１１〜１４全てのゲート信号について、変更前と変更後とのゲート信号のレベルが異なるものがあれば、ゲート信号生成部２３は、現時点から変更前の変調率に対応するゲート信号のレベルが変わるまでの期間に、変更後の変調率に対応するゲート信号のレベルが変わるか否かを判断する（ステップＳ３）。 If the gate signals of all of the plurality of unit converters 11 to 14 have different levels of the gate signal before and after the change, the gate signal generation unit 23 sets the gate signal corresponding to the modulation rate before the change from the current time. It is determined whether or not the level of the gate signal corresponding to the changed modulation rate changes during the period until the signal level changes (step S3).
ステップＳ３にて、変更前の変調率に対応するゲート信号のレベルが変わる前に、変更後の変調率に対応するゲート信号のレベルが変わらないときには、ゲート信号生成部２３は、変調率を変更して、変更後の変調率に対応するゲート信号を複数の単位変換器１１〜１４へ出力する（ステップＳ４）。 In step S3, when the level of the gate signal corresponding to the changed modulation rate does not change before the level of the gate signal corresponding to the changed modulation rate changes, the gate signal generation unit 23 changes the modulation rate. Then, a gate signal corresponding to the changed modulation rate is output to the plurality of unit converters 11 to 14 (step S4).
ステップＳ３にて、変更前の変調率に対応するゲート信号のレベルが変わる前に、変更後の変調率に対応するゲート信号のレベルが変わるときには、ゲート信号生成部２３は上記ステップＳ２に戻る。この場合には、ゲート信号生成部２３は、変更前の変調率に対応するゲート信号のレベルがかわり、変調率の変更前と変更後とで、全てのゲート信号がステップＳ２、Ｓ３のいずれかでＮ判定となった後に、変調率を変更して変更後の変調率に対応するゲート信号を複数の単位変換器１１〜１４へ出力することとなる（ステップＳ４）。 In step S3, when the level of the gate signal corresponding to the post-change modulation rate changes before the level of the gate signal corresponding to the pre-change modulation rate changes, the gate signal generation unit 23 returns to step S2. In this case, the gate signal generation unit 23 changes the level of the gate signal corresponding to the modulation rate before the change, and determines whether all the gate signals are in one of steps S2 and S3 before and after the change in the modulation rate. After the N determination is made, the modulation rate is changed, and the gate signal corresponding to the changed modulation rate is output to the plurality of unit converters 11 to 14 (step S4).
図９は、本実施形態の多段変換器の制御装置の動作の一例を説明する図である。ここで示したゲート信号の波形は、変調率を変更するタイミング以外は図５に示したものと同じ条件のものである。
この例では、ゲート信号生成部２３は、例えば電圧指令に基づいて変調率が変化したと判断したときに、直ちに変更後の変調率に対応するゲート信号へ切り替えずに、図８に示す手順にて変更前の変調率に対応したゲート信号と変更後の変調率に対応したゲート信号とを比較した結果に基づいて、変調率を変更するタイミングを決定している。
FIG. 9 is a diagram illustrating an example of the operation of the control device of the multistage converter according to the present embodiment. The waveform of the gate signal shown here is under the same conditions as those shown in FIG. 5 except for the timing of changing the modulation rate.
In this example, when it is determined that the modulation rate has changed based on, for example, a voltage command, the gate signal generation unit 23 does not immediately switch to the gate signal corresponding to the changed modulation rate and performs the procedure shown in FIG. The timing for changing the modulation rate is determined based on the result of comparing the gate signal corresponding to the modulation rate before the change with the gate signal corresponding to the modulation rate after the change.
例えば、図５に示す例では、１段目の単位変換器１１を駆動するゲート信号に着目すると、変調率を変更したことにより、負レグＬＮの上アームＳ３を駆動するゲート信号の一周期に２つのパルスが生じているが、図９に示すように変調率を変更するタイミングを遅らせると、一周期に２つのパルスが生じることがなくなる。 For example, in the example shown in FIG. 5, focusing on the gate signal for driving the unit converter 11 in the first stage, the modulation rate is changed, so that one cycle of the gate signal for driving the upper arm S3 of the negative leg LN is obtained. Although two pulses are generated, if the timing of changing the modulation rate is delayed as shown in FIG. 9, two pulses are not generated in one cycle.
また、図５に示す例の２段目の単位変換器１２を駆動するゲート信号に着目すると、変調率を変更したことにより、正レグＬＰの上アームＳ１を駆動するゲート信号の一周期に２つのパルスが生じていが、図９に示すように変調率を変更するタイミングを遅らせると、一周期に２つのパルスが生じることがなくなる。
上記のように、本実施形態によれば、高調波の発生を抑制し、電圧歪を低減するワンパルス駆動を実現可能な多段変換器の制御装置を提供することができる。
Focusing on the gate signal for driving the second-stage unit converter 12 in the example shown in FIG. 5, the modulation rate is changed, so that one cycle of the gate signal for driving the upper arm S1 of the positive leg LP is two times. Although two pulses are generated, if the timing of changing the modulation rate is delayed as shown in FIG. 9, two pulses are not generated in one cycle.
As described above, according to the present embodiment, it is possible to provide a control device for a multi-stage converter capable of implementing one-pulse driving that suppresses generation of harmonics and reduces voltage distortion.
次に、第２実施形態の多段変換器の制御装置について図面を参照して詳細に説明する。なお、以下の説明において、上述の第１実施形態と同様の構成については、同一の符号を付して説明を省略する。 Next, a control device for a multistage converter according to a second embodiment will be described in detail with reference to the drawings. In the following description, the same components as those in the above-described first embodiment are denoted by the same reference numerals, and description thereof is omitted.
本実施形態では、制御装置２は、複数の単位変換器１１〜１４の正レグＬＰと負レグＬＮとのそれぞれにおいて、上アームと下アームとが同時に導通することを回避するために、上アームと下アームとの両方がオフとなるデッドタイムを設けている。 In this embodiment, the control device 2 controls the upper arm and the lower arm in each of the positive leg LP and the negative leg LN of the plurality of unit converters 11 to 14 in order to avoid simultaneous conduction of the upper arm and the lower arm. A dead time is provided in which both the lower arm and the lower arm are turned off.
図１０は、第２実施形態の多段変換器の制御装置の動作の一例を説明するための図である。ここでは、任意の単位変換器において、ゲート信号の点弧タイミングを遅らせることにより、デッドタイムを設けたときの、単位変換器の出力電流と出力電圧との一例を示している。
なお、ここでは、単位変換器から負荷へ向かって流れる電流の向きを正とし、負荷から単位変換器へ向かって流れる電流の向きを負とする。
FIG. 10 is a diagram for explaining an example of the operation of the control device of the multistage converter according to the second embodiment. Here, an example is shown of an output current and an output voltage of a unit converter when a dead time is provided by delaying the ignition timing of a gate signal in an arbitrary unit converter.
Here, it is assumed that the direction of the current flowing from the unit converter toward the load is positive, and the direction of the current flowing from the load toward the unit converter is negative.
図１０に示すように、電流が正のときに、単位変換器の正レグＬＰの上アームＳ１がターンオンするとき（ゲート信号が点弧するとき）に、デッドタイム分の誤差電圧ΔＶが生じる。
また、電流が負のときに、単位変換器の負レグＬＮの上アームＳ３がターンオンするとき（ゲート信号が点弧するとき）にも、デッドタイム分の誤差電圧ΔＶが生じる。
As shown in FIG. 10, when the current is positive, when the upper arm S1 of the positive leg LP of the unit converter is turned on (when the gate signal is fired), an error voltage ΔV corresponding to the dead time is generated.
Also, when the current is negative and the upper arm S3 of the negative leg LN of the unit converter is turned on (when the gate signal is fired), an error voltage ΔV corresponding to the dead time is generated.
一方で、電流が負のときに、正レグＬＰの上アームＳ１がターンオンするとき（ゲート信号が点弧するとき）には、誤差電圧が生じなかった。また、電流が正のときに、負レグＬＮの上アームＳ３がターンオンするとき（ゲート信号が点弧するとき）には、誤差電圧が生じなかった。 On the other hand, when the current is negative and the upper arm S1 of the positive leg LP is turned on (when the gate signal is fired), no error voltage is generated. When the current is positive and the upper arm S3 of the negative leg LN is turned on (when the gate signal is fired), no error voltage is generated.
そこで、本実施形態では、制御装置２のゲート信号生成部２３は、出力電流方向が正のときに、正レグＬＰの上アームをターンオンするゲート信号について、所望の変調率を得るための位相シフト量からデッドタイム時間の角度相当量分だけシフト量を加算もしくは減算する。 Therefore, in the present embodiment, the gate signal generation unit 23 of the control device 2 performs the phase shift for obtaining the desired modulation rate for the gate signal that turns on the upper arm of the positive leg LP when the output current direction is positive. The shift amount is added or subtracted from the amount by the amount equivalent to the angle of the dead time.
また、制御装置２のゲート信号生成部２３は、出力電流が負のときに、負レグＬＮの上アームＳ３をターンオンするゲート信号について、デッドタイム時間の角度相当量分のシフト量を、所望の変調率をえるための位相シフト量から加算もしくは減算する。このことにより、デッドタイムを設けたことにより発生する誤差電圧ΔＶを補償することができる。 In addition, the gate signal generation unit 23 of the control device 2 sets the shift amount corresponding to the angle equivalent of the dead time to the desired shift amount for the gate signal for turning on the upper arm S3 of the negative leg LN when the output current is negative. Addition or subtraction is performed from the phase shift amount for obtaining the modulation rate. This makes it possible to compensate for the error voltage ΔV generated by providing the dead time.
なお、デッドタイム時間の角度相当量は、例えば、出力電圧周波数が５０[Ｈｚ]で、３[μｓ]のデッドタイムを設けるとき、５０[Ｈｚ]の１周期は２０[ｍｓ]であり、２０[ｍｓ]を３６０[°]とすると、３[μｓ]の角度相当量は、３６０[°]×３[ｕｓ]／２０[ｍｓ]＝０．０５４[°]となる。 For example, when the output voltage frequency is 50 [Hz] and a dead time of 3 [μs] is provided, one cycle of 50 [Hz] is 20 [ms], and the angle equivalent amount of the dead time is 20 [ms]. If [ms] is 360 [°], the angle equivalent of 3 [μs] is 360 [°] × 3 [us] / 20 [ms] = 0.054 [°].
図１１は、第２実施形態の多段変換器の制御装置において、誤差電圧を補償する動作の一例を説明するための図である。
すなわち、ゲート信号生成部２３は、受信した位相シフト量α１〜α４を用いてゲート信号を生成した後、電流センサから受信した多段変換器１の出力電流の検出値に基づいて、単位変換器１１〜１４へ出力するゲート信号の中で、出力電流が正のときに、正レグＬＰの上アームＳ１をターンオンするゲート信号があるか否か判断する。
FIG. 11 is a diagram for explaining an example of an operation for compensating an error voltage in the control device for a multi-stage converter according to the second embodiment.
That is, the gate signal generation unit 23 generates a gate signal using the received phase shift amounts α 1 to α 4, and then performs unit conversion based on the detection value of the output current of the multi-stage converter 1 received from the current sensor. It is determined whether or not there is a gate signal for turning on the upper arm S1 of the positive leg LP when the output current is positive among the gate signals output to the devices 11 to 14.
また、ゲート信号生成部２３は、電流センサから受信した多段変換器１の出力電流の検出値に基づいて、単位変換器１１〜１４へ出力するゲート信号の中で、出力電流が負の時に、負レグＬＮの上アームＳ３をターンオンするゲート信号があるか否か判断する。 Further, based on the detection value of the output current of the multi-stage converter 1 received from the current sensor, the gate signal generation unit 23 outputs, when the output current is negative among the gate signals output to the unit converters 11 to 14, It is determined whether there is a gate signal for turning on upper arm S3 of negative leg LN.
ゲート信号生成部２３は、該当するゲート信号があったときに、該当するゲート信号の位相シフト量にデットタイム時間の角度相当量を加算若しくは減算して電圧補償後の位相シフト量を演算し、電圧補償後の位相シフト量だけ位相をシフトさせたゲート信号を生成して、複数の単位変換器１１〜１４へゲート信号を出力する。
なお、デットタイム時間の角度相当量は相対量であるため、位相の進みと遅れとに対する符号の定義に応じて、位相シフト量に加算若しくは減算するものとすればよい。例えば、図１１に示す例における極性の場合には、位相シフト量に対してデットタイムの角度相当量を減算するか、もしくは減算しないかのみの選択となり、位相シフト量に対してデットタイムの角度相当量を加算することは行わない。
The gate signal generation unit 23 calculates the phase shift amount after voltage compensation by adding or subtracting the angle equivalent of the dead time to the phase shift amount of the corresponding gate signal when there is the corresponding gate signal, A gate signal whose phase is shifted by the phase shift amount after the voltage compensation is generated, and the gate signal is output to the plurality of unit converters 11 to 14.
Since the angle equivalent of the dead time is a relative amount, it may be added or subtracted from the phase shift amount according to the definition of the sign of the phase advance and delay. For example, in the case of the polarity in the example shown in FIG. 11, a choice is made as to whether the dead time angle equivalent is subtracted or not subtracted from the phase shift amount. No significant amount is added.
図１１に示した例では、正レグＬＰの上アームＳ１を駆動する４つのゲート信号の２つが、多段変換器１の出力電流が正のときにターンオンするものであり、ゲート信号生成部２３は、これらのゲート信号の位相シフト量からデットタイム時間の角度相当量を減算して、電圧補償後の位相シフト量だけ位相をシフトさせたゲート信号を生成して、複数の単位変換器１１〜１４へゲート信号を出力する。 In the example shown in FIG. 11, two of the four gate signals for driving the upper arm S1 of the positive leg LP are turned on when the output current of the multistage converter 1 is positive, and the gate signal generation unit 23 By subtracting the angle equivalent of the dead time from the phase shift amount of these gate signals, a gate signal whose phase is shifted by the phase shift amount after voltage compensation is generated, and a plurality of unit converters 11 to 14 are generated. And outputs a gate signal.
上記のように、本実施形態によれば、デッドタイムを設けたことによる出力電圧の誤差を補償することが可能であり、高調波の発生を抑制し、電圧歪を低減するワンパルス駆動を実現可能な多段変換器の制御装置を提供することができる。 As described above, according to the present embodiment, it is possible to compensate for an error in the output voltage due to the provision of the dead time, to realize a one-pulse drive that suppresses generation of harmonics and reduces voltage distortion. It is possible to provide a multi-stage converter control device.
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。 Although several embodiments of the present invention have been described, these embodiments are presented by way of example and are not intended to limit the scope of the invention. These novel embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the scope of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, and are included in the invention described in the claims and the equivalents thereof.
例えば、上述の実施形態では、ゲート信号生成部２３は、負レグＬＮの上アームＳ３のゲート信号Ｓｎα１〜Ｓｎα４の時間軸方向におけるオフパルス幅の中心を電圧指令の位相（０°の位置）よりも位相シフト量α１〜α４の位相を遅らせて、正レグＬＰの上アームＳ１のゲート信号Ｓｐα１〜Ｓｐα４の時間軸方向におけるオンパルス幅の中心を電圧指令の位相（０°の位置）よりも位相シフト量α１〜α４の位相を進ませたものとしている。 For example, in the above-described embodiment, the gate signal generation unit 23 sets the center of the off-pulse width in the time axis direction of the gate signals S nα1 to S nα4 of the upper arm S3 of the negative leg LN to the phase of the voltage command (position of 0 °). delaying the phase of the phase shift amount alpha 1 to? 4 than the position of the phase (0 ° of the voltage command center of the pulse width in the time axis direction of the gate signal S pα1 ~S pα4 of the upper arm S1 of the positive leg LP ), The phase of the phase shift amounts α 1 to α 4 is advanced.
例えば、ゲート信号生成部２３は、例えば負レグＬＮの上アームＳ３のゲート信号（第４ゲート信号）の時間軸方向におけるオフパルス幅の中心を電圧指令の位相（０°の位置）よりも位相シフト量α１〜α４の位相を進ませて、正レグＬＰの上アームＳ１のゲート信号（第３ゲート信号）の時間軸方向におけるオンパルス幅の中心を電圧指令の位相（０°の位置）よりも位相シフト量α１〜α４の位相を遅らせて、ゲート信号を生成してもよい。 For example, the gate signal generation unit 23 shifts the center of the off-pulse width in the time axis direction of the gate signal (fourth gate signal) of the upper arm S3 of the negative leg LN from the phase of the voltage command (position of 0 °). By advancing the phases of the amounts α 1 to α 4 , the center of the on-pulse width in the time axis direction of the gate signal (third gate signal) of the upper arm S1 of the positive leg LP is shifted from the phase (0 ° position) of the voltage command. Alternatively, the gate signal may be generated by delaying the phase of the phase shift amounts α 1 to α 4 .
この場合も、ゲート信号生成部２３は、上記のように電圧指令Ｖ＊の位相を基準として位相シフト量α１〜α４の位相を調整して、４つの正レグＬＰの上アームＳ１のそれぞれのゲート信号Ｓｐα１〜Ｓｐα４、および、４つの負レグＬＮの上アームＳ３それぞれのゲート信号Ｓｎα１〜Ｓｎα４を生成する。ゲート信号生成部２３は、正レグＬＰの上アームＳ１のゲート信号を反転して下アームＳ２のゲート信号を生成し、負レグＬＮの上アームＳ３のゲート信号を反転して下アームＳ４のゲート信号を生成する。 Also in this case, the gate signal generation unit 23 adjusts the phases of the phase shift amounts α 1 to α 4 with reference to the phase of the voltage command V * as described above, so that each of the upper arms S1 of the four positive legs LP is adjusted. the gate signal S pα1 ~S pα4, and generates a gate signal S nα1 ~S nα4 upper arm S3 of the each of the four negative leg LN. The gate signal generation unit 23 inverts the gate signal of the upper arm S1 of the positive leg LP to generate a gate signal of the lower arm S2, and inverts the gate signal of the upper arm S3 of the negative leg LN to gate the lower arm S4. Generate a signal.
ゲート信号生成部２３は、正レグＬＰと負レグＬＮとのそれぞれにおいて、上アームＳ１、Ｓ３と下アームＳ２、Ｓ４とに互いに反転した関係のゲート信号が供給されるように、複数の単位変換器１１〜１４へ生成したゲート信号を出力する。なお、位相シフト量α１〜α４が共通している場合には、図３に示す場合と図４に示す場合とにおける多段変換器１の出力は同じになる。
上記の場合にも上述の第１実施形態および第２実施形態と同様の効果を得ることができる。
The gate signal generation unit 23 performs a plurality of unit conversions so that the upper arm S1 and the lower arm S2 and the lower arm S2 and the lower arm S2 and the lower arm S2 and the lower arm S2 and the lower arm S2 and the lower arm S2 are supplied with gate signals in an inverted relation to each other. The generated gate signal is output to the devices 11 to 14. When the phase shift amounts α 1 to α 4 are common, the outputs of the multi-stage converter 1 in the case shown in FIG. 3 and the case shown in FIG. 4 are the same.
In the above case, the same effects as those of the first and second embodiments can be obtained.
１…多段変換器、２…制御装置、１１〜１４…単位変換器、２１…変調率演算部、２２…位相シフト量生成部、２３…ゲート信号生成部、１００…変圧器、２００…整流器、ＬＰ…正レグ、ＬＮ…負レグ、Ｓ１、Ｓ３…上アーム、Ｓ２、Ｓ４…下アーム、Ｓｎα１〜Ｓｎα４、Ｓｐα１〜Ｓｐα４…ゲート信号、α１〜α４…位相シフト量、ＰＳ…直流電源、ＳＶ…電圧センサ、ＴＰ…正側出力端子、ＴＮ…負側出力端子、ΔＶ…電圧誤差。 DESCRIPTION OF SYMBOLS 1 ... Multi-stage converter, 2 ... Control device, 11-14 ... Unit converter, 21 ... Modulation rate calculation part, 22 ... Phase shift amount generation part, 23 ... Gate signal generation part, 100 ... Transformer, 200 ... Rectifier, LP: Positive leg, LN: Negative leg, S1, S3: Upper arm, S2, S4: Lower arm, Snα1 to Snα4 , Spα1 to Spα4 : Gate signal, α1 to α4: Phase shift amount, PS: DC Power supply, SV: voltage sensor, TP: positive output terminal, TN: negative output terminal, ΔV: voltage error.
Claims (5)
前記多段変換器の出力電圧指令と、前記直流電源の電圧とを用いて変調率を演算する変調率演算部と、
前記変調率に基づいて、複数の前記単位変換器の前記正レグの上アームと前記負レグの上アームとを駆動するゲート信号の位相シフト量を生成する位相シフト量生成部と、
出力電圧基本波周波数で複数の前記単位変換器を駆動する信号であって、オンパルス幅とオフパルス幅とが同一であり、オンパルス幅の中心が前記出力電圧指令の位相に対して前記位相シフト量進んだ第１ゲート信号若しくは前記位相シフト量遅れた第３ゲート信号と、オフパルス幅の中心が前記出力電圧指令の位相に対して前記位相シフト量遅れた第２ゲート信号若しくは前記位相シフト量進んだ第４ゲート信号とを生成し、前記第１ゲート信号を複数の前記単位変換器の前記正レグの前記上アームの前記ゲート信号とし、前記第２ゲート信号を複数の前記単位変換器の前記負レグの前記上アームの前記ゲート信号とする、若しくは前記第３ゲート信号を複数の前記単位変換器の前記正レグの前記上アームの前記ゲート信号とし、前記第４ゲート信号を複数の前記単位変換器の前記負レグの前記ゲート信号とするゲート信号生成部と、を備え、
前記ゲート信号生成部は、前記変調率を変更する際に、変更前の前記変調率に対応する前記ゲート信号と、変更後の前記変調率に対応する前記ゲート信号とが異なる値であって、現時点から前記変更前の前記変調率に対応する前記ゲート信号のレベルが変わる前の期間に前記変更後の前記変調率に対応する前記ゲート信号のレベルが変わると判断したとき、前記変更後の前記変調率に対応する前記ゲート信号のレベルと前記変更前の前記変調率に対応する前記ゲート信号とが同じレベルになった後に前記変調率を変更する、多段変換器の制御装置。 A DC power supply, a control device that controls a multi-stage converter in which a plurality of unit converters each including a positive leg and a negative leg connected in parallel with the DC power supply are connected in series,
An output voltage command of the multi-stage converter, a modulation rate calculation unit that calculates a modulation rate using the voltage of the DC power supply,
A phase shift amount generation unit that generates a phase shift amount of a gate signal that drives the upper arm and the upper arm of the negative leg of the plurality of unit converters based on the modulation factor;
A signal for driving a plurality of the unit converters at an output voltage fundamental wave frequency, wherein an ON pulse width and an OFF pulse width are the same, and a center of an ON pulse width is advanced by the phase shift amount with respect to a phase of the output voltage command. The first gate signal or the third gate signal delayed by the phase shift amount, and the second gate signal whose center of the off pulse width is delayed by the phase shift amount or the phase shift amount is advanced with respect to the phase of the output voltage command. 4 gate signals, wherein the first gate signal is the gate signal of the upper arm of the positive leg of the plurality of unit converters, and the second gate signal is the negative leg of the plurality of unit converters. And the third gate signal is the gate signal of the upper arm of the positive leg of the plurality of unit converters, and the third gate signal is the gate signal of the upper arm of the plurality of unit converters. It includes a gate signal generator for a over preparative signals and a plurality of the gate signal of the negative leg of the unit converters, and
The gate signal generator, when changing the modulation rate, the gate signal corresponding to the modulation rate before the change, the gate signal corresponding to the modulation rate after the change is a different value, When it is determined that the level of the gate signal corresponding to the modulation rate after the change changes during a period before the level of the gate signal corresponding to the modulation rate before the change from the current time, A control device for a multi-stage converter, wherein the control unit changes the modulation rate after the level of the gate signal corresponding to the modulation rate and the gate signal corresponding to the modulation rate before the change become the same level.
前記多段変換器の出力電圧指令と、前記直流電源の電圧とを用いて変調率を演算する変調率演算部と、
前記変調率に基づいて、複数の前記単位変換器の前記正レグの上アームと前記負レグの上アームとを駆動するゲート信号の位相シフト量を生成する位相シフト量生成部と、
出力電圧基本波周波数で複数の前記単位変換器を駆動する信号であって、オンパルス幅とオフパルス幅とが同一であり、オンパルス幅の中心が前記出力電圧指令の位相に対して前記位相シフト量進んだ第１ゲート信号若しくは前記位相シフト量遅れた第３ゲート信号と、オフパルス幅の中心が前記出力電圧指令の位相に対して前記位相シフト量遅れた第２ゲート信号若しくは前記位相シフト量進んだ第４ゲート信号とを生成し、前記第１ゲート信号を複数の前記単位変換器の前記正レグの前記上アームの前記ゲート信号とし、前記第２ゲート信号を複数の前記単位変換器の前記負レグの前記上アームの前記ゲート信号とする、若しくは前記第３ゲート信号を複数の前記単位変換器の前記正レグの前記上アームの前記ゲート信号とし、前記第４ゲート信号を複数の前記単位変換器の前記負レグの前記ゲート信号とするゲート信号生成部と、を備え、
前記ゲート信号生成部は、前記多段変換器の出力電流の検出値に基づいて、複数の前記単位変換器へ出力する前記ゲート信号の中で、前記出力電流が正のときに前記正レグの前記上アームをターンオンする前記ゲート信号、および、前記出力電流が負のときに前記負レグの前記上アームをターンオンする前記ゲート信号について、前記位相シフト量にデットタイム時間の角度相当量を加算若しくは減算して電圧補償後の位相シフト量を演算し、前記電圧補償後の位相シフト量だけ位相をシフトさせる、多段変換器の制御装置。 A DC power supply, a control device that controls a multi-stage converter in which a plurality of unit converters each including a positive leg and a negative leg connected in parallel with the DC power supply are connected in series,
An output voltage command of the multi-stage converter, a modulation rate calculation unit that calculates a modulation rate using the voltage of the DC power supply,
A phase shift amount generation unit that generates a phase shift amount of a gate signal that drives the upper arm and the upper arm of the negative leg of the plurality of unit converters based on the modulation factor;
A signal for driving a plurality of the unit converters at an output voltage fundamental wave frequency, wherein an ON pulse width and an OFF pulse width are the same, and a center of an ON pulse width is advanced by the phase shift amount with respect to a phase of the output voltage command. The first gate signal or the third gate signal delayed by the phase shift amount, and the second gate signal whose center of the off pulse width is delayed by the phase shift amount or the phase shift amount is advanced with respect to the phase of the output voltage command. 4 gate signals, wherein the first gate signal is the gate signal of the upper arm of the positive leg of the plurality of unit converters, and the second gate signal is the negative leg of the plurality of unit converters. And the third gate signal is the gate signal of the upper arm of the positive leg of the plurality of unit converters, and the third gate signal is the gate signal of the upper arm of the plurality of unit converters. It includes a gate signal generator for a over preparative signals and a plurality of the gate signal of the negative leg of the unit converters, and
The gate signal generation unit, based on the detection value of the output current of the multi-stage converter, among the gate signals to be output to the plurality of unit converters, when the output current is positive, the positive leg of the For the gate signal for turning on the upper arm and the gate signal for turning on the upper arm of the negative leg when the output current is negative, add or subtract an angle equivalent of a dead time to the phase shift amount. And calculating a phase shift amount after the voltage compensation and shifting the phase by the phase shift amount after the voltage compensation.
複数の前記位相シフト量は、基本波振幅の方程式と、高調波振幅をゼロとするＮ−１の方程式との連立方程式を満たす組み合わせである、請求項１又は請求項２記載の多段変換器の制御装置。 A control device for controlling the unit converter of N stages,
3. The multi-stage converter according to claim 1, wherein the plurality of phase shift amounts are a combination that satisfies a simultaneous equation of a fundamental wave amplitude equation and an N−1 equation in which a harmonic amplitude is zero. 4. Control device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018111390A JP7051600B2 (en) | 2018-06-11 | 2018-06-11 | Multi-stage transducer control device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018111390A JP7051600B2 (en) | 2018-06-11 | 2018-06-11 | Multi-stage transducer control device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019216508A true JP2019216508A (en) | 2019-12-19 |
| JP7051600B2 JP7051600B2 (en) | 2022-04-11 |
Family
ID=68919015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018111390A Active JP7051600B2 (en) | 2018-06-11 | 2018-06-11 | Multi-stage transducer control device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7051600B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024134818A1 (en) * | 2022-12-22 | 2024-06-27 | 三菱電機株式会社 | Power conversion device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002233180A (en) * | 2001-01-31 | 2002-08-16 | Toshiba Corp | Power converter |
| JP2006320103A (en) * | 2005-05-12 | 2006-11-24 | Fuji Electric Systems Co Ltd | Controller of series multiplex power conversion device |
| JP2016063687A (en) * | 2014-09-19 | 2016-04-25 | 株式会社東芝 | Power conversion system |
-
2018
- 2018-06-11 JP JP2018111390A patent/JP7051600B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002233180A (en) * | 2001-01-31 | 2002-08-16 | Toshiba Corp | Power converter |
| JP2006320103A (en) * | 2005-05-12 | 2006-11-24 | Fuji Electric Systems Co Ltd | Controller of series multiplex power conversion device |
| JP2016063687A (en) * | 2014-09-19 | 2016-04-25 | 株式会社東芝 | Power conversion system |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024134818A1 (en) * | 2022-12-22 | 2024-06-27 | 三菱電機株式会社 | Power conversion device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP7051600B2 (en) | 2022-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9325252B2 (en) | Multilevel converter systems and sinusoidal pulse width modulation methods | |
| JP6062058B2 (en) | Power converter | |
| US11817768B2 (en) | Power conversion device that can suppress interference between control of input current from an AC power supply and voltage control for a DC capacitor | |
| WO2007129456A1 (en) | Power converter | |
| TWI660566B (en) | Power converter | |
| Lee et al. | An improved phase-shifted PWM method for a three-phase cascaded H-bridge multi-level inverter | |
| JP6585872B1 (en) | Power converter | |
| JP5043585B2 (en) | Power converter | |
| EP3062413A1 (en) | Voltage source converter and control thereof | |
| JP7051600B2 (en) | Multi-stage transducer control device | |
| JP2012239309A (en) | Electric power conversion apparatus | |
| JP7051599B2 (en) | Multi-stage transducer control device | |
| Miura et al. | Control scheme of the modular multilevel matrix converter using space vector modulation for wide frequency range operation | |
| US20230336092A1 (en) | Power conversion device | |
| WO2018179234A1 (en) | H-bridge converter and power conditioner | |
| RU2340071C1 (en) | Method of supply voltage regulation of multilevel self-commutated voltage inverter | |
| EP3571757B1 (en) | Energy reset of a modular multilevel converter | |
| JP4448294B2 (en) | Power converter | |
| JP6372642B2 (en) | Reactive power control device, reactive power control method, and program | |
| JP2013106468A (en) | Power conversion device | |
| Raj et al. | Five-level multiple-pole mutlilevel diode-clamped inverter scheme for reactive power compensation | |
| EP3905506A1 (en) | Power conversion device | |
| Qadir et al. | Design and Simulation of Programmable AC-DC Converter Using Pulse Width Modulation (PWM) Techniques in MATLAB | |
| Kannabhiran et al. | An 81 Level Inverter with Low Device Switching Frequency Operation | |
| JP6546131B2 (en) | Controller of current source power converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210406 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220216 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220301 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220330 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7051600 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |