JP2019216492A - Electric power conversion system - Google Patents

Electric power conversion system Download PDF

Info

Publication number
JP2019216492A
JP2019216492A JP2018110834A JP2018110834A JP2019216492A JP 2019216492 A JP2019216492 A JP 2019216492A JP 2018110834 A JP2018110834 A JP 2018110834A JP 2018110834 A JP2018110834 A JP 2018110834A JP 2019216492 A JP2019216492 A JP 2019216492A
Authority
JP
Japan
Prior art keywords
wiring
shield conductor
transformer
layer
side wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018110834A
Other languages
Japanese (ja)
Other versions
JP6545325B1 (en
Inventor
哲郎 藤原
Tetsuo Fujiwara
哲郎 藤原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2018110834A priority Critical patent/JP6545325B1/en
Application granted granted Critical
Publication of JP6545325B1 publication Critical patent/JP6545325B1/en
Publication of JP2019216492A publication Critical patent/JP2019216492A/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

To provide an electric power conversion system which reduces capacitance of a floating capacitor and suppresses heat generation due to a charge/discharge current of substrate wiring.SOLUTION: An electric power conversion system comprises a switching circuit, an isolation transformer, a rectifier circuit, and a multilayer wiring board. Output side wiring of the switching circuit is connected with primary side wiring of a first transformer or primary side wiring of a second transformer. Input side wiring of the rectifier circuit is connected with secondary side wiring of the first transformer or secondary side wiring of the second transformer. At least one set of pair wiring of four sets of pair wirings i.e., input side wiring of the switching circuit and output side wiring of the switching circuit, the primary side wiring of the first transformer and the primary side wiring of the second transformer, the secondary side wiring of the first transformer and the secondary side wiring of the second transformer, and the input side wiring of the rectifier circuit and output side wiring of the rectifier circuit is formed on a wiring layer of the multilayer wiring board. The wiring layer on which the pair wiring is formed is laminated on a shield conductor wiring layer via an insulator layer.SELECTED DRAWING: Figure 1

Description

本願は、半導体スイッチング素子のオン操作およびオフ操作を繰り返して電力変換を行う、電力変換装置に関するものである。   The present application relates to a power conversion device that performs power conversion by repeating ON operation and OFF operation of a semiconductor switching element.

電力変換装置は、半導体スイッチング素子（スイッチング回路）のオン操作およびオフ操作を繰り返して、電力変換を行う。高周波のスイッチング制御を行う電力変換装置には、小型かつ高効率であることが求められている。電力変換装置の電子回路は、複数の配線層からなる多層配線基板に実装されているため、多層配線基板に対しては、高周波での抵抗を抑制した低損失な基板配線設計が必要になる。高周波のスイッチング制御は、一般的には、２０ｋＨｚ以上の周波数にて実行されている。   The power conversion device performs power conversion by repeating the ON operation and the OFF operation of the semiconductor switching element (switching circuit). Power converters that perform high-frequency switching control are required to be small and highly efficient. Since the electronic circuit of the power conversion device is mounted on a multilayer wiring board composed of a plurality of wiring layers, a low-loss board wiring design that suppresses high-frequency resistance is required for the multilayer wiring board. The high frequency switching control is generally performed at a frequency of 20 kHz or more.

この種の電力変換装置では、それぞれ相反する方向に電流が流れる２本の配線を平面視で重ねて近接配置する手法が提案されている（例えば、特許文献１を参照）。相反して流れる電流により発生する磁束を用いることで、配線のインピーダンスが有効的に低減する。この場合、重ねて近接配置した２本の配線の間には、浮遊コンデンサが形成される。浮遊コンデンサには、半導体スイッチング素子のスイッチングによって、配線間の電圧が変動することに起因して、充放電電流が流れる。   In this type of power conversion device, a method has been proposed in which two wirings in which currents flow in opposite directions are arranged close to each other in a plan view (for example, see Patent Document 1). By using the magnetic flux generated by the opposing currents, the impedance of the wiring is effectively reduced. In this case, a floating capacitor is formed between the two wirings arranged close to each other. A charge / discharge current flows through the floating capacitor due to a change in the voltage between the wirings due to switching of the semiconductor switching element.

充放電電流は、電流経路にある、配線、半導体スイッチング素子などにて消費され、発熱が生じる。そこで、電圧が変動する配線間を基板に対し平面視で互いに平行にして重ならないように配置し、配線間の浮遊コンデンサを削減する手法が提案されている（特願２０１７−１０４２４５号）。浮遊コンデンサの削減によって、配線間の電圧が変動することに起因して生じる充放電電流が減少し、配線、半導体スイッチング素子などでの発熱が低減する。   The charge / discharge current is consumed by wires, semiconductor switching elements, and the like in the current path, and generates heat. In view of this, there has been proposed a method of reducing the floating capacitor between the wirings by arranging the wirings in which the voltage fluctuates so as not to overlap with each other in plan view with respect to the substrate (Japanese Patent Application No. 2017-104245). By reducing the number of floating capacitors, a charge / discharge current generated due to a change in voltage between wirings is reduced, and heat generation in wirings, semiconductor switching elements, and the like is reduced.

ここで、それぞれ相反する方向に電流が流れる２本の配線を平行にして配置すると、表皮効果および近接効果により、互いに近い面に電流の集中が発生する。配線の抵抗は、高周波になるほど、増大する。すなわち、特許文献２の技術による基板配線の配置では、表皮効果および近接効果により、高周波での抵抗が増加する。電力変換装置は、動作周波数が高くなるにつれ、配線の発熱が顕著になるため、効率の低下、冷却器の大型化、コストアップなどに対処する必要が生じる。   Here, when two wirings in which currents flow in opposite directions are arranged in parallel, current concentration occurs on surfaces close to each other due to a skin effect and a proximity effect. The resistance of the wiring increases as the frequency increases. That is, in the arrangement of the substrate wiring according to the technique of Patent Document 2, the resistance at a high frequency increases due to the skin effect and the proximity effect. In the power converter, as the operating frequency increases, the heat generation of the wiring becomes remarkable, so that it is necessary to cope with a decrease in efficiency, an increase in size of the cooler, an increase in cost, and the like.

特開平６−２２５５４５号公報JP-A-6-225545

本願は、上記課題を解決するためになされたものである。すなわち、電力変換装置の多層配線基板に実装されている、電子回路部品（スイッチング回路、絶縁トランス、整流回路など）を接続する配線に関わる。相対する２本の配線には、それぞれ相反する方向に電流が流れ、配線間の電圧が変動する。配線間には浮遊コンデンサが生じるため、浮遊コンデンサの充放電電流が流れる。このような電力変換装置の多層配線基板において、浮遊コンデンサの充放電電流による、配線、スイッチング回路などでの発熱を抑えつつ、高周波での基板配線の抵抗増加を効果的に抑制できる電力変換装置を提供することを目的とする。   The present application has been made to solve the above problems. That is, the present invention relates to wiring for connecting electronic circuit components (switching circuit, insulating transformer, rectifier circuit, etc.) mounted on the multilayer wiring board of the power converter. A current flows through two opposing wires in opposite directions, and the voltage between the wires fluctuates. Since a floating capacitor is generated between the wirings, a charging / discharging current of the floating capacitor flows. In a multilayer wiring board of such a power conversion device, a power conversion device capable of effectively suppressing an increase in the resistance of a substrate wiring at a high frequency while suppressing heat generation in a wiring and a switching circuit due to a charging / discharging current of a floating capacitor. The purpose is to provide.

本願に開示される電力変換装置は、半導体スイッチング素子の一端に接続されているスイッチング回路入力側配線、および、前記半導体スイッチング素子の他端に接続されているスイッチング回路出力側配線、を有するスイッチング回路と、第１のトランス１次側配線、第２のトランス１次側配線、第１のトランス２次側配線、および、第２のトランス２次側配線、と接続されている絶縁トランスと、整流素子の一端に接続されている整流回路入力側配線、および、前記整流素子の他端に接続されている整流回路出力側配線、を有する整流回路と、シールド導体配線が形成されているシールド導体配線層、配線層、および絶縁層、を有する多層配線基板と、を備え、前記スイッチング回路のスイッチング回路出力側配線は、前記第１のトランス１次側配線または前記第２のトランス１次側配線と接続されており、前記整流回路の整流回路入力側配線は、前記第１のトランス２次側配線または前記第２のトランス２次側配線と接続されており、前記多層配線基板の配線層には、前記スイッチング回路入力側配線と前記スイッチング回路出力側配線、前記第１のトランス１次側配線と前記第２のトランス１次側配線、前記第１のトランス２次側配線と前記第２のトランス２次側配線、および、前記整流回路入力側配線と前記整流回路出力側配線、の４組のペア配線のうち、少なくとも１組のペア配線が形成されており、このペア配線が形成されている配線層は、前記絶縁層を介して、前記シールド導体配線層と積層されていることを特徴とするものである。   A power conversion device disclosed in the present application is a switching circuit having a switching circuit input-side wiring connected to one end of a semiconductor switching element, and a switching circuit output-side wiring connected to the other end of the semiconductor switching element. And an insulating transformer connected to the first transformer primary wiring, the second transformer primary wiring, the first transformer secondary wiring, and the second transformer secondary wiring, and rectification. A rectifier circuit having a rectifier circuit input side wire connected to one end of the element, and a rectifier circuit output side wire connected to the other end of the rectifier element, and a shield conductor wire on which a shield conductor wire is formed And a multilayer wiring board having a layer, a wiring layer, and an insulating layer, wherein the switching circuit output side wiring of the switching circuit is connected to the first transformer. The rectifier circuit input side wiring of the rectifier circuit is connected to a primary side wiring or the second transformer primary side wiring, and the rectifier circuit input side wiring is the first transformer secondary side wiring or the second transformer secondary side wiring. The switching circuit input side wiring and the switching circuit output side wiring, the first transformer primary side wiring and the second transformer primary side wiring, in the wiring layer of the multilayer wiring board. At least one pair out of four pairs of the first transformer secondary side wiring and the second transformer secondary side wiring, and the rectifier circuit input side wiring and the rectifier circuit output side wiring. Wiring is formed, and the wiring layer on which the paired wiring is formed is laminated with the shield conductor wiring layer via the insulating layer.

また、別形態の本願に開示される電力変換装置は、半導体スイッチング素子の一端に接続されているスイッチング回路入力側配線、および、前記半導体スイッチング素子の他端に接続されているスイッチング回路出力側配線、を有するスイッチング回路と、第１のトランス１次側配線、第２のトランス１次側配線、第１のトランス２次側配線、および、第２のトランス２次側配線、と接続されている絶縁トランスと、整流素子の一端に接続されている整流回路入力側配線、および、前記整流素子の他端に接続されている整流回路出力側配線、を有する整流回路と、第１のシールド導体配線が形成されている第１の配線層、第２のシールド導体配線が形成されている第２の配線層、および、絶縁層を有する多層配線基板と、を備え、前記スイッチング回路のスイッチング回路出力側配線は、前記第１のトランス１次側配線または前記第２のトランス１次側配線と接続されており、前記整流回路の整流回路入力側配線は、前記第１のトランス２次側配線または前記第２のトランス２次側配線と接続されており、前記スイッチング回路入力側配線と前記スイッチング回路出力側配線、前記第１のトランス１次側配線と前記第２のトランス１次側配線、前記第１のトランス２次側配線と前記第２のトランス２次側配線、および、前記整流回路入力側配線と前記整流回路出力側配線、の４組のペア配線のうち、少なくとも１組のペア配線は、片方の配線が前記第１の配線層に形成されていて、他方の配線が前記第２の配線層に形成されており、前記第１の配線層は、前記絶縁層を介して前記第２の配線層と積層されていることを特徴とするものである。   In addition, another form of the power conversion device disclosed in the present application is a switching circuit input side wiring connected to one end of a semiconductor switching element, and a switching circuit output side wiring connected to the other end of the semiconductor switching element. , And a first transformer primary wiring, a second transformer primary wiring, a first transformer secondary wiring, and a second transformer secondary wiring. A rectifying circuit having an insulating transformer, a rectifying circuit input side wiring connected to one end of the rectifying element, and a rectifying circuit output side wiring connected to the other end of the rectifying element; and a first shield conductor wiring A first wiring layer on which a second shield conductor wiring is formed, and a multilayer wiring board having an insulating layer. The switching circuit output side wiring of the switching circuit is connected to the first transformer primary side wiring or the second transformer primary side wiring, and the rectification circuit input side wiring of the rectification circuit is connected to the first transformer. Connected to the transformer secondary side wiring or the second transformer secondary side wiring, the switching circuit input side wiring and the switching circuit output side wiring, the first transformer primary side wiring and the second transformer Of the four pairs of primary wiring, the first transformer secondary wiring, the second transformer secondary wiring, and the rectifier circuit input wiring and the rectifier circuit output wiring, In at least one set of paired wires, one wire is formed in the first wiring layer, the other wire is formed in the second wiring layer, and the first wiring layer is Through the layer It is characterized in that the are laminated to the wiring layers.

本願に開示される電力変換装置は、半導体スイッチング素子の一端に接続されているスイッチング回路入力側配線、および、前記半導体スイッチング素子の他端に接続されているスイッチング回路出力側配線、を有するスイッチング回路と、第１のトランス１次側配線、第２のトランス１次側配線、第１のトランス２次側配線、および、第２のトランス２次側配線、と接続されている絶縁トランスと、整流素子の一端に接続されている整流回路入力側配線、および、前記整流素子の他端に接続されている整流回路出力側配線、を有する整流回路と、シールド導体配線が形成されているシールド導体配線層、配線層、および絶縁層、を有する多層配線基板と、を備え、前記スイッチング回路のスイッチング回路出力側配線は、前記第１のトランス１次側配線または前記第２のトランス１次側配線と接続されており、前記整流回路の整流回路入力側配線は、前記第１のトランス２次側配線または前記第２のトランス２次側配線と接続されており、前記多層配線基板の配線層には、前記スイッチング回路入力側配線と前記スイッチング回路出力側配線、前記第１のトランス１次側配線と前記第２のトランス１次側配線、前記第１のトランス２次側配線と前記第２のトランス２次側配線、および、前記整流回路入力側配線と前記整流回路出力側配線、の４組のペア配線のうち、少なくとも１組のペア配線が形成されており、このペア配線が形成されている配線層は、前記絶縁層を介して、前記シールド導体配線層と積層されていることを特徴とすることにより、配線間に生じる浮遊コンデンサの充放電電流による、配線、スイッチング回路などでの発熱を抑えつつ、高周波での基板配線の抵抗増加を効果的に抑制することできる。   A power conversion device disclosed in the present application is a switching circuit having a switching circuit input-side wiring connected to one end of a semiconductor switching element, and a switching circuit output-side wiring connected to the other end of the semiconductor switching element. And an insulating transformer connected to the first transformer primary wiring, the second transformer primary wiring, the first transformer secondary wiring, and the second transformer secondary wiring, and rectification. A rectifier circuit having a rectifier circuit input side wire connected to one end of the element, and a rectifier circuit output side wire connected to the other end of the rectifier element, and a shield conductor wire on which a shield conductor wire is formed And a multilayer wiring board having a layer, a wiring layer, and an insulating layer, wherein the switching circuit output side wiring of the switching circuit is connected to the first transformer. The rectifier circuit input side wiring of the rectifier circuit is connected to a primary side wiring or the second transformer primary side wiring, and the rectifier circuit input side wiring is the first transformer secondary side wiring or the second transformer secondary side wiring. The switching circuit input side wiring and the switching circuit output side wiring, the first transformer primary side wiring and the second transformer primary side wiring, in the wiring layer of the multilayer wiring board. At least one pair out of four pairs of the first transformer secondary side wiring and the second transformer secondary side wiring, and the rectifier circuit input side wiring and the rectifier circuit output side wiring. Wiring is formed, and the wiring layer on which the pair wiring is formed is laminated with the shield conductor wiring layer via the insulating layer, whereby floating capacitor generated between the wirings is formed. By charging and discharging current, wiring, while suppressing the heat generation in a switching circuit, it can be effectively suppressed resistance increase in the substrate wiring with a high frequency.

また、別形態の本願に開示される電力変換装置は、半導体スイッチング素子の一端に接続されているスイッチング回路入力側配線、および、前記半導体スイッチング素子の他端に接続されているスイッチング回路出力側配線、を有するスイッチング回路と、第１のトランス１次側配線、第２のトランス１次側配線、第１のトランス２次側配線、および、第２のトランス２次側配線、と接続されている絶縁トランスと、整流素子の一端に接続されている整流回路入力側配線、および、前記整流素子の他端に接続されている整流回路出力側配線、を有する整流回路と、第１のシールド導体配線が形成されている第１の配線層、第２のシールド導体配線が形成されている第２の配線層、および、絶縁層を有する多層配線基板と、を備え、前記スイッチング回路のスイッチング回路出力側配線は、前記第１のトランス１次側配線または前記第２のトランス１次側配線と接続されており、前記整流回路の整流回路入力側配線は、前記第１のトランス２次側配線または前記第２のトランス２次側配線と接続されており、前記スイッチング回路入力側配線と前記スイッチング回路出力側配線、前記第１のトランス１次側配線と前記第２のトランス１次側配線、前記第１のトランス２次側配線と前記第２のトランス２次側配線、および、前記整流回路入力側配線と前記整流回路出力側配線、の４組のペア配線のうち、少なくとも１組のペア配線は、片方の配線が前記第１の配線層に形成されていて、他方の配線が前記第２の配線層に形成されており、前記第１の配線層は、前記絶縁層を介して前記第２の配線層と積層されていることを特徴とすることにより、配線間に生じる浮遊コンデンサの充放電電流による、配線、スイッチング回路などでの発熱を抑えつつ、高周波での基板配線の抵抗増加を効果的に抑制することできる。   In addition, another form of the power conversion device disclosed in the present application is a switching circuit input side wiring connected to one end of a semiconductor switching element, and a switching circuit output side wiring connected to the other end of the semiconductor switching element. , And a first transformer primary wiring, a second transformer primary wiring, a first transformer secondary wiring, and a second transformer secondary wiring. A rectifying circuit having an insulating transformer, a rectifying circuit input side wiring connected to one end of the rectifying element, and a rectifying circuit output side wiring connected to the other end of the rectifying element; and a first shield conductor wiring A first wiring layer on which a second shield conductor wiring is formed, and a multilayer wiring board having an insulating layer. The switching circuit output side wiring of the switching circuit is connected to the first transformer primary side wiring or the second transformer primary side wiring, and the rectification circuit input side wiring of the rectification circuit is connected to the first transformer. Connected to the transformer secondary side wiring or the second transformer secondary side wiring, the switching circuit input side wiring and the switching circuit output side wiring, the first transformer primary side wiring and the second transformer Of the four pairs of primary wiring, the first transformer secondary wiring, the second transformer secondary wiring, and the rectifier circuit input wiring and the rectifier circuit output wiring, In at least one set of paired wires, one wire is formed in the first wiring layer, the other wire is formed in the second wiring layer, and the first wiring layer is Through the layer The effect of increasing the resistance of the board wiring at high frequency is suppressed while suppressing the heat generated in the wiring and switching circuit due to the charging / discharging current of the floating capacitor generated between the wirings. Can be suppressed.

実施の形態に関わる電力変換装置の構造を示している平面図である。It is a top view showing the structure of the power converter concerning an embodiment. 実施の形態に関わる電力変換装置の構造を示している断面図である。FIG. 2 is a cross-sectional view illustrating a structure of a power conversion device according to the embodiment. 実施の形態に関わる電力変換装置（フルブリッジ型ＤＣ／ＤＣコンバータ）の構成を示している電気回路図である。FIG. 2 is an electric circuit diagram illustrating a configuration of a power converter (full-bridge DC / DC converter) according to the embodiment. 半導体スイッチング素子における、スイッチングによるゲート電圧の推移の概略を示している図である。図４Ａは、半導体スイッチング素子１０２ａのゲート電圧の推移を示している図である。図４Ｂは、半導体スイッチング素子１０２ｂのゲート電圧の推移を示している図である。図４Ｃは、半導体スイッチング素子１０２ｄのゲート電圧の推移を示している図である。図４Ｄは、半導体スイッチング素子１０２ｄのゲート電圧の推移を示している図である。FIG. 5 is a diagram schematically illustrating a transition of a gate voltage due to switching in a semiconductor switching element. FIG. 4A is a diagram illustrating a transition of the gate voltage of the semiconductor switching element 102a. FIG. 4B is a diagram illustrating a transition of the gate voltage of the semiconductor switching element 102b. FIG. 4C is a diagram illustrating a transition of the gate voltage of the semiconductor switching element 102d. FIG. 4D is a diagram showing a transition of the gate voltage of the semiconductor switching element 102d. 半導体スイッチング素子における、スイッチングによる両端電圧の推移の概略を示している図である。図５Ａは、半導体スイッチング素子１０２ａの両端電圧Ｖ１０２ａの推移を示している図である。図５Ｂは、半導体スイッチング素子１０２ｂの両端電圧Ｖ１０２ｂの推移を示している図である。図５Ｃは、半導体スイッチング素子１０２ｃの両端電圧Ｖ１０２ｃの推移を示している図である。図５Ｄは、半導体スイッチング素子１０２ｄの両端電圧Ｖ１０２ｄの推移を示している図である。FIG. 5 is a diagram schematically showing a transition of a voltage between both ends due to switching in a semiconductor switching element. FIG. 5A is a diagram showing a transition of the voltage V102a across the semiconductor switching element 102a. FIG. 5B is a diagram showing a transition of the voltage V 102b across the semiconductor switching element 102b. FIG. 5C is a diagram showing a transition of the voltage V 102c across the semiconductor switching element 102c. FIG. 5D is a diagram showing a transition of the voltage V 102d across the semiconductor switching element 102d. 整流素子における、スイッチングによる両端電圧の推移の概略を示している図である。図６Ａは、整流素子１０４ａの両端電圧Ｖ１０４ａの推移を示している図である。図６Ｂは、整流素子１０４ｂの両端電圧Ｖ１０４ｂの推移を示している図である。図６Ｃは、整流素子１０４ｃの両端電圧Ｖ１０４ｃの推移を示している図である。図６Ｄは、整流素子１０４ｄの両端電圧Ｖ１０４ｄの推移を示している図である。It is a figure showing the outline of transition of both ends voltage by switching in a rectifier. FIG. 6A is a diagram showing a transition of the voltage V 104a across the rectifying element 104a. FIG. 6B is a diagram illustrating a transition of the voltage V 104b across the rectifier 104b. FIG. 6C is a diagram showing a transition of the voltage V 104c across the rectifier element 104c. FIG. 6D is a diagram showing a transition of the voltage V 104d across the rectifying element 104d. スイッチングによるノード電位の推移の概略を示している図である。図７Ａは、絶縁トランス１０３の１次側両端電圧Ｖ１０３ａの推移を示している図である。図７Ｂは、絶縁トランス１０３の２次側両端電圧Ｖ１０３ｂの推移を示している図である。図７Ｃは、整流回路（整流素子１０４ａ〜整流素子１０４ｄ）の出力電圧Ｖ１０４の推移を示している図である。FIG. 5 is a diagram schematically illustrating a transition of a node potential due to switching. FIG. 7A is a diagram showing a transition of the voltage V 103a across the primary side of the insulating transformer 103. FIG. 7B is a diagram showing a transition of the voltage V 103b across the secondary side of the insulating transformer 103. 7C is a diagram showing the transition of the output voltage V 104 of the rectifier circuit (rectifying element 104a~ rectifier element 104d). スイッチングによるドレイン-ソース電流の推移の概略を示している図である。図８Ａは、半導体スイッチング素子１０２ａのドレイン-ソース電流Ｉ１０２ａの推移を示している図である。図８Ｂは、半導体スイッチング素子１０２ｂのドレイン-ソース電流Ｉ１０２ｂの推移を示している図である。図８Ｃは、半導体スイッチング素子１０２ｃのドレイン-ソース電流Ｉ１０２ｃの推移を示している図である。図８Ｄは、半導体スイッチング素子１０２ｄのドレイン-ソース電流Ｉ１０２ｄの推移を示している図である。FIG. 4 is a diagram schematically showing a transition of a drain-source current due to switching. FIG. 8A is a diagram showing a transition of the drain-source current I 102a of the semiconductor switching element 102a. FIG. 8B is a diagram illustrating a transition of the drain-source current I 102b of the semiconductor switching element 102b. FIG. 8C is a diagram showing a transition of the drain-source current I 102c of the semiconductor switching element 102c. FIG. 8D is a diagram showing a transition of the drain-source current I 102d of the semiconductor switching element 102d. スイッチングによるアノード-カソード電流の推移の概略を示している図である。図９Ａは、整流素子１０４ａのアノード-カソード電流Ｉ１０４ａの推移を示している図である。図９Ｂは、整流素子１０４ｂのアノード-カソード電流Ｉ１０４ｂの推移を示している図である。図９Ｃは、整流素子１０４ｃのアノード-カソード電流Ｉ１０４ｃの推移を示している図である。図９Ｄは、整流素子１０４ｄのアノード-カソード電流Ｉ１０４ｄの推移を示している図である。FIG. 6 is a diagram schematically showing a transition of an anode-cathode current by switching. FIG. 9A is a diagram showing a transition of the anode-cathode current I 104a of the rectifying element 104a. FIG. 9B is a diagram showing a transition of the anode-cathode current I 104b of the rectifying element 104b. FIG. 9C is a diagram showing a transition of the anode-cathode current I 104c of the rectifying element 104c. FIG. 9D is a diagram showing a transition of the anode-cathode current I 104d of the rectifying element 104d. スイッチングによるノード電流の推移の概略を示している図である。図１０Ａは、絶縁トランス１０３の１次側電流Ｉ１０３ａの推移を示している図である。図１０Ｂは、絶縁トランス１０３の２次側電流Ｉ１０３ｂの推移を示している図である。図１０Ｃは、リアクトル１０５の電流Ｉ１０５の推移を示している図である。FIG. 5 is a diagram schematically illustrating a transition of a node current due to switching. FIG. 10A is a diagram showing a transition of the primary current I 103a of the insulating transformer 103. FIG. 10B is a diagram showing a transition of the secondary current I 103b of the insulating transformer 103. FIG. 10C is a diagram showing a transition of current I 105 of reactor 105. 実施の形態１に関わる多層配線基板の構成を示している断面図である。FIG. 2 is a cross-sectional view illustrating a configuration of the multilayer wiring board according to the first embodiment; 実施の形態１に関わるトランス１次側配線およびトランス２次側配線の構成を示している図である。FIG. 3 is a diagram showing a configuration of a transformer primary side wiring and a transformer secondary side wiring according to the first embodiment. 浮遊コンデンサの大きさを説明するための第１の図である。図１３Ａは、電極の構造を表す平面図である。図１３Ｂは、電極の構造を表す断面図である。FIG. 3 is a first diagram for explaining the size of a floating capacitor. FIG. 13A is a plan view illustrating a structure of an electrode. FIG. 13B is a cross-sectional view illustrating the structure of the electrode. 実施の形態および比較の形態に関わる、式（１）から式（６）を示している図である。FIG. 9 is a diagram illustrating equations (1) to (6) according to the embodiment and the comparative example. 浮遊コンデンサの大きさを説明するための第２の図である。図１５Ａは、電極の構造を表す平面図である。図１５Ｂは、電極の構造を表す断面図である。FIG. 9 is a second diagram for explaining the size of the floating capacitor. FIG. 15A is a plan view illustrating a structure of an electrode. FIG. 15B is a cross-sectional view illustrating the structure of the electrode. 実施の形態１に関わるトランス１次側配線およびシールド導体配線の構成を示している図である。図１６Ａは、電極の構造を表す平面図である。図１６Ｂは、電極の構造を表す断面図である。FIG. 2 is a diagram illustrating a configuration of a transformer primary side wiring and a shield conductor wiring according to the first embodiment. FIG. 16A is a plan view illustrating a structure of an electrode. FIG. 16B is a cross-sectional view illustrating a structure of the electrode. 実施の形態１に関わるトランス１次側配線に生じる浮遊コンデンサを概略的に示している図である。FIG. 3 is a diagram schematically illustrating a floating capacitor generated in a transformer primary-side wiring according to the first embodiment; 実施の形態２に関わるトランス１次側配線およびトランス２次側配線の構成を示している図である。FIG. 10 is a diagram illustrating a configuration of a transformer primary side wiring and a transformer secondary side wiring according to the second embodiment. 実施の形態２に関わる多層配線基板の構成を示している断面図である。FIG. 10 is a cross-sectional view illustrating a configuration of a multilayer wiring board according to a second preferred embodiment; 実施の形態２に関わるトランス１次側配線およびシールド導体配線の構成を示している図である。図２０Ａは、電極の構造を表す平面図である。図２０Ｂは、電極の構造を表す断面図である。FIG. 10 is a diagram illustrating a configuration of a transformer primary side wiring and a shield conductor wiring according to the second embodiment. FIG. 20A is a plan view illustrating a structure of an electrode. FIG. 20B is a cross-sectional view illustrating the structure of the electrode. 実施の形態２に関わるトランス１次側配線に生じる浮遊コンデンサを概略的に示している図である。FIG. 14 is a diagram schematically illustrating a floating capacitor generated in a primary wiring of a transformer according to the second embodiment; 実施の形態３に関わるトランス１次側配線およびトランス２次側配線の構成を示している図である。FIG. 13 is a diagram showing a configuration of a transformer primary side wiring and a transformer secondary side wiring according to the third embodiment. 実施の形態３に関わる多層配線基板の構成を示している断面図である。FIG. 13 is a cross-sectional view illustrating a configuration of a multilayer wiring board according to a third preferred embodiment; 実施の形態３に関わるトランス１次側配線およびシールド導体配線の構成を示している図である。図２４Ａは、電極の構造を表す平面図である。図２４Ｂは、電極の構造を表す断面図である。FIG. 13 is a diagram showing a configuration of a transformer primary side wiring and a shield conductor wiring according to a third embodiment. FIG. 24A is a plan view illustrating a structure of an electrode. FIG. 24B is a cross-sectional view illustrating a structure of an electrode. 実施の形態４に関わるトランス１次側配線およびトランス２次側配線の構成を示している図である。FIG. 13 is a diagram illustrating a configuration of a transformer primary side wiring and a transformer secondary side wiring according to a fourth embodiment. 実施の形態４に関わる多層配線基板の構成を示している断面図である。FIG. 14 is a cross-sectional view illustrating a configuration of a multilayer wiring board according to a fourth preferred embodiment; 実施の形態４に関わるトランス１次側配線およびシールド導体配線の構成を示している図である。図２７Ａは、電極の構造を表す平面図である。図２７Ｂは、電極の構造を表す断面図である。FIG. 13 is a diagram illustrating a configuration of a transformer primary side wiring and a shield conductor wiring according to a fourth embodiment. FIG. 27A is a plan view illustrating a structure of an electrode. FIG. 27B is a cross-sectional view illustrating the structure of the electrode. 実施の形態４に関わるトランス１次側配線に生じる浮遊コンデンサを概略的に示している図である。FIG. 14 is a diagram schematically illustrating a floating capacitor generated in a primary wiring of a transformer according to a fourth embodiment. 実施の形態５に関わる半導体スイッチング素子における配線構成を示している図である。FIG. 15 is a diagram showing a wiring configuration in a semiconductor switching element according to a fifth embodiment. 実施の形態５に関わる多層配線基板の構成を示している断面図である。FIG. 15 is a cross-sectional view illustrating a configuration of a multilayer wiring board according to a fifth preferred embodiment; 実施の形態６に関わる整流素子における配線構成を示している図である。FIG. 15 is a diagram showing a wiring configuration in a rectifying element according to a sixth embodiment. 実施の形態６に関わる多層配線基板の構成を示している断面図である。FIG. 15 is a cross-sectional view illustrating a configuration of a multilayer wiring board according to a sixth embodiment.

実施の形態１.
図１は、実施の形態に関わる電力変換装置の構造を示している平面図である。電力変換装置１００は、多層配線基板１０、半導体スイッチング素子１０２ａ〜半導体スイッチング素子１０２ｄ、絶縁トランス１０３、整流素子１０４ａ〜整流素子１０４ｄなどから構成されている。半導体スイッチング素子１０２ａ〜半導体スイッチング素子１０２ｄは、フルブリッジ型に接続されており、スイッチング回路として、機能する。スイッチング回路の出力は、トランス１次側配線２０１ａ（第１のトランス１次側配線）およびトランス１次側配線２０１ｂ（第２のトランス１次側配線）を使って、絶縁トランス１０３の１次側に接続されている。 Embodiment 1.
FIG. 1 is a plan view showing the structure of the power conversion device according to the embodiment. The power converter 100 includes a multilayer wiring board 10, semiconductor switching elements 102a to 102d, an insulating transformer 103, rectifiers 104a to 104d, and the like. The semiconductor switching elements 102a to 102d are connected in a full-bridge type and function as switching circuits. The output of the switching circuit is output from the primary side of the insulating transformer 103 using the transformer primary side wiring 201a (first transformer primary side wiring) and the transformer primary side wiring 201b (second transformer primary side wiring). It is connected to the.

トランス１次側配線２０１ａおよびトランス１次側配線２０１ｂは、第１のペア回路配線をなしている。トランス１次側配線２０１ａおよびトランス１次側配線２０１ｂは、シールド導体配線３０１で遮蔽されている。整流素子１０４ａ〜整流素子１０４ｄは、フルブリッジ型に接続されており、整流回路として、機能する。整流回路には、絶縁トランス１０３の２次側出力が、トランス２次側配線２０２ａ（第１のトランス２次側配線）およびトランス２次側配線２０２ｂ（第２のトランス２次側配線）を使って、入力される。   The transformer primary side wiring 201a and the transformer primary side wiring 201b form a first pair circuit wiring. The transformer primary wiring 201a and the transformer primary wiring 201b are shielded by a shield conductor wiring 301. The rectifying elements 104a to 104d are connected in a full bridge type and function as a rectifying circuit. In the rectifier circuit, the secondary output of the insulating transformer 103 uses the transformer secondary wiring 202a (first transformer secondary wiring) and the transformer secondary wiring 202b (second transformer secondary wiring). Is entered.

トランス２次側配線２０２ａおよびトランス２次側配線２０２ｂは、第２のペア回路配線をなしている。トランス２次側配線２０２ａおよびトランス２次側配線２０２ｂは、シールド導体配線３０２で遮蔽されている。多層配線基板１０は、複数の配線層からなる。絶縁シート６０２の上には、半導体スイッチング素子１０２ａ〜半導体スイッチング素子１０２ｄ、および整流素子１０４ａ〜整流素子１０４ｄが搭載されている。放熱板６０３は、冷却機能を有する冷却器として作用する。放熱絶縁樹脂６０４は、絶縁トランス１０３の周囲に充てんされている。   The transformer secondary wiring 202a and the transformer secondary wiring 202b form a second pair circuit wiring. The transformer secondary wiring 202a and the transformer secondary wiring 202b are shielded by a shield conductor wiring 302. The multilayer wiring board 10 includes a plurality of wiring layers. On the insulating sheet 602, the semiconductor switching elements 102a to 102d and the rectifier elements 104a to 104d are mounted. The heat sink 603 functions as a cooler having a cooling function. The heat radiation insulating resin 604 is filled around the insulating transformer 103.

なお、図において、「Ｓ」は、半導体スイッチング素子１０２ａ〜半導体スイッチング素子１０２ｄのソース端子を、「Ｇ」は、半導体スイッチング素子１０２ａ〜半導体スイッチング素子１０２ｄのゲート端子を、「Ｄ」は、半導体スイッチング素子１０２ａ〜半導体スイッチング素子１０２ｄのドレイン端子を、それぞれ示している。また、図において、「Ａ」は、整流素子１０４ａ〜整流素子１０４ｄのアノードを、「Ｋ」は、整流素子１０４ａ〜整流素子１０４ｄのカソードを、それぞれ示している。   In the figure, “S” indicates the source terminals of the semiconductor switching elements 102a to 102d, “G” indicates the gate terminals of the semiconductor switching elements 102a to 102d, and “D” indicates the semiconductor switching elements. The drain terminals of the element 102a to the semiconductor switching element 102d are shown. In the figure, “A” indicates the anodes of the rectifying elements 104a to 104d, and “K” indicates the cathodes of the rectifying elements 104a to 104d.

図２は、実施の形態に関わる電力変換装置１００の構造を示す断面図である。半導体スイッチング素子１０２ａ〜半導体スイッチング素子１０２ｄ、絶縁トランス１０３、整流素子１０４ａ〜整流素子１０４ｄは、同一の多層配線基板１０の下（または上）に実装されている。半導体スイッチング素子１０２ａ〜半導体スイッチング素子１０２ｄ、整流素子１０４ａ〜整流素子１０４ｄなどの発熱素子は、絶縁シート６０２（絶縁体）を介して、冷却機能を持つ放熱板６０３（冷却器および筐体）に取り付けられている。   FIG. 2 is a cross-sectional view illustrating a structure of power conversion device 100 according to the embodiment. The semiconductor switching elements 102a to 102d, the insulating transformer 103, and the rectifying elements 104a to 104d are mounted under (or above) the same multilayer wiring board 10. Heating elements such as the semiconductor switching elements 102a to 102d and the rectifier elements 104a to 104d are attached to a heat radiating plate 603 (cooler and housing) having a cooling function via an insulating sheet 602 (insulator). Have been.

絶縁トランス１０３は、放熱絶縁樹脂６０４を介して、同じく放熱板６０３（冷却器および筐体）に取り付けられている。トランス１次側配線２０１ａ、トランス１次側配線２０１ｂ、トランス２次側配線２０２ａ、トランス２次側配線２０２ｂ、シールド導体配線３０１、およびシールド導体配線３０２は、複数の配線層からなる多層配線基板１０に、形成されている。電力変換装置１００は、フルブリッジ型ＤＣ／ＤＣコンバータとして機能する。   The insulating transformer 103 is attached to the heat radiating plate 603 (cooler and casing) via the heat radiating insulating resin 604. The transformer primary wiring 201a, the transformer primary wiring 201b, the transformer secondary wiring 202a, the transformer secondary wiring 202b, the shield conductor wiring 301, and the shield conductor wiring 302 are composed of a multilayer wiring board 10 composed of a plurality of wiring layers. Is formed. The power conversion device 100 functions as a full-bridge DC / DC converter.

図３は、実施の形態に関わるフルブリッジ型ＤＣ／ＤＣコンバータの概略構成を示している回路図である。同図に示しているように、電力変換装置１００（フルブリッジ型ＤＣ／ＤＣコンバータ）は、スイッチング回路２０、絶縁トランス１０３、整流回路３０、リアクトル１０５、平滑コンデンサ１０６などの要素で構成されている。直流電源１０１は、スイッチング回路２０の入力側に接続される。負荷１０７は、整流回路３０の出力側に接続される。半導体スイッチング素子１０２ａ〜半導体スイッチング素子１０２ｄ、絶縁トランス１０３、整流素子１０４ａ〜整流素子１０４ｄ、リアクトル１０５、平滑コンデンサ１０６などの回路素子は、複数の配線層からなる多層配線基板１０に実装されている。多層配線基板１０には、回路配線（トランス１次側配線２０１ａ、トランス１次側配線２０１ｂ、トランス２次側配線２０２ａ、トランス２次側配線２０２ｂなど）が形成されている。   FIG. 3 is a circuit diagram showing a schematic configuration of a full-bridge DC / DC converter according to the embodiment. As shown in the figure, the power converter 100 (full-bridge DC / DC converter) is configured by elements such as a switching circuit 20, an insulating transformer 103, a rectifier circuit 30, a reactor 105, and a smoothing capacitor 106. . DC power supply 101 is connected to the input side of switching circuit 20. The load 107 is connected to the output side of the rectifier circuit 30. Circuit elements such as the semiconductor switching elements 102a to 102d, the insulating transformer 103, the rectifying elements 104a to 104d, the reactor 105, and the smoothing capacitor 106 are mounted on the multilayer wiring board 10 including a plurality of wiring layers. Circuit wiring (transformer primary wiring 201a, transformer primary wiring 201b, transformer secondary wiring 202a, transformer secondary wiring 202b, etc.) is formed on the multilayer wiring board 10.

これらの回路配線は、コンバータを構成する回路素子を接続する。直流電源１０１は、電圧ＶＤＣを出力し、半導体スイッチング素子１０２ａ〜半導体スイッチング素子１０２ｄからなるフルブリッジ回路（スイッチング回路２０）に接続されている。スイッチング回路２０は、第１の入力側端子２０ａと、第２の入力側端子２０ｂと、第１の出力側端子２０ｃと、第２の出力側端子２０ｄとを有している。 These circuit wirings connect circuit elements constituting the converter. The DC power supply 101 outputs a voltage VDC and is connected to a full bridge circuit (switching circuit 20) including the semiconductor switching elements 102a to 102d. The switching circuit 20 has a first input terminal 20a, a second input terminal 20b, a first output terminal 20c, and a second output terminal 20d.

直流電源１０１の正極側は、スイッチング回路２０の入力側の一端（第１の入力側端子２０ａ）と、電源正極側配線２０４ａで接続されている。直流電源１０１の負極側は、スイッチング回路２０の入力側の他端（第２の入力側端子２０ｂ）と、電源負極側配線２０４ｂで接続されている。半導体スイッチング素子１０２ａ〜半導体スイッチング素子１０２ｄからなるフルブリッジ回路の出力には、トランス１次側配線２０１ａとトランス１次側配線２０１ｂを経由して、絶縁トランス１０３の１次側が接続されている。絶縁トランス１０３は、第１のトランス１次側端子１０３ａ、第２のトランス１次側端子１０３ｂ、第１のトランス２次側端子１０３ｃ、および第２のトランス２次側端子１０３ｄと、を有している。   The positive side of the DC power supply 101 is connected to one end (first input side terminal 20a) on the input side of the switching circuit 20 via a power supply positive side wiring 204a. The negative side of the DC power supply 101 is connected to the other end (second input side terminal 20b) on the input side of the switching circuit 20 via a power supply negative side wiring 204b. The primary side of the insulating transformer 103 is connected to the output of the full bridge circuit composed of the semiconductor switching elements 102a to 102d via the transformer primary wiring 201a and the transformer primary wiring 201b. The insulating transformer 103 has a first transformer primary terminal 103a, a second transformer primary terminal 103b, a first transformer secondary terminal 103c, and a second transformer secondary terminal 103d. ing.

絶縁トランス１０３の２次側には、トランス２次側配線２０２ａおよびトランス２次側配線２０２ｂを経由して、整流素子１０４ａ〜整流素子１０４ｄからなるフルブリッジ回路（整流回路３０）の入力側が接続されている。整流回路３０は、第１の入力側端子３０ａと、第２の入力側端子３０ｂと、第１の出力側端子３０ｃと、第２の出力側端子３０ｄとを有している。整流素子１０４ａ〜整流素子１０４ｄからなる整流回路３０の出力側には、リアクトル１０５と平滑コンデンサ１０６が接続されている。整流回路３０の正極側（第１の出力側端子３０ｃ）とリアクトル１０５は、負荷正極側配線２０３ａで接続されている。整流回路３０の負極側（第２の出力側端子３０ｄ）と負荷１０７の負極側は、負荷負極側配線２０３ｂで接続されている。リアクトル１０５の後段には、平滑コンデンサ１０６が接続されている。   The input side of a full bridge circuit (rectifier circuit 30) composed of rectifying elements 104a to 104d is connected to the secondary side of the insulating transformer 103 via a transformer secondary side wiring 202a and a transformer secondary side wiring 202b. ing. The rectifier circuit 30 has a first input terminal 30a, a second input terminal 30b, a first output terminal 30c, and a second output terminal 30d. The reactor 105 and the smoothing capacitor 106 are connected to the output side of the rectifier circuit 30 including the rectifier elements 104a to 104d. The positive electrode side (first output terminal 30c) of the rectifier circuit 30 and the reactor 105 are connected by a load positive electrode side wiring 203a. The negative side (second output terminal 30d) of the rectifier circuit 30 and the negative side of the load 107 are connected by a load negative side wiring 203b. A smoothing capacitor 106 is connected downstream of the reactor 105.

回路素子の一つである半導体スイッチング素子１０２ａ〜半導体スイッチング素子１０２ｄは、例えば、ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）で構成される。なお、半導体スイッチング素子１０２ａ〜半導体スイッチング素子１０２ｄは、ダイオードが逆並列接続されたＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）などの自己消弧型半導体スイッチング素子、ＳｉＣ（Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ）、ＧａＮ（Ｇａｌｌｉｕｍ Ｎｉｔｒｉｄｅ）などのワイドバンドギャップ半導体でもよい。   The semiconductor switching elements 102a to 102d, which are one of the circuit elements, are configured by, for example, a MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor). The semiconductor switching elements 102a to 102d are self-extinguishing semiconductor switching elements such as IGBTs (Insulated Gate Bipolar Transistors) in which diodes are connected in antiparallel, diodes such as SiC (Silicon Carbide) and GaN (Gallium Nitride). A wide band gap semiconductor may be used.

回路素子の一つである整流素子１０４ａ〜整流素子１０４ｄは、例えば、ダイオードで構成される。なお、整流素子１０４ａ〜整流素子１０４ｄは、ダイオードに限るものではなく、ＩＧＢＴ、ＭＯＳＦＥＴなどの半導体スイッチング素子、あるいは、ＳｉＣ、ＧａＮなどのワイドバンドギャップ半導体を用いて構成されるものであっても良い。整流素子１０４ａ〜整流素子１０４ｄに半導体スイッチング素子（ワイドバンドギャップ半導体含む）を用いると、導通損失を低減できて、効率上昇の効果を奏する。本実施の形態では、半導体スイッチング素子１０２ａ〜半導体スイッチング素子１０２ｄは、ＭＯＳＦＥＴを用い、整流素子１０４ａ〜整流素子１０４ｄは、ダイオードを用いるものとして説明する。   The rectifying elements 104a to 104d, which are one of the circuit elements, are composed of, for example, diodes. The rectifying elements 104a to 104d are not limited to diodes, but may be configured using semiconductor switching elements such as IGBTs and MOSFETs, or wide band gap semiconductors such as SiC and GaN. . When a semiconductor switching element (including a wide band gap semiconductor) is used for the rectifying elements 104a to 104d, conduction loss can be reduced and an effect of increasing efficiency can be obtained. In this embodiment mode, the semiconductor switching elements 102a to 102d use MOSFETs, and the rectifier elements 104a to 104d use diodes.

半導体スイッチング素子１０２ａには、ドレイン-ソース電流Ｉ１０２ａが流れており、両端電圧Ｖ１０２ａが発生している。半導体スイッチング素子１０２ｂには、ドレイン-ソース電流Ｉ１０２ｂが流れており、両端電圧Ｖ１０２ｂが発生している。半導体スイッチング素子１０２ｃには、ドレイン-ソース電流Ｉ１０２ｃが流れており、両端電圧Ｖ１０２ｃが発生している。半導体スイッチング素子１０２ｄには、ドレイン-ソース電流Ｉ１０２ｄが流れており、両端電圧Ｖ１０２ｄが発生している。回路素子の一つである絶縁トランス１０３の巻き数比は、１：Ｎとする。絶縁トランス１０３には、１次側電流Ｉ１０３ａが流れており、１次側両端電圧Ｖ１０３ａが発生している。また、絶縁トランス１０３には、２次側電流Ｉ１０３ｂが流れており、２次側両端電圧Ｖ１０３ｂが発生している。 A drain-source current I 102a flows through the semiconductor switching element 102a, and a voltage V 102a is generated between both ends. A drain-source current I 102b flows through the semiconductor switching element 102b, and a voltage V 102b is generated between both ends. A drain-source current I 102c flows through the semiconductor switching element 102c, and a voltage V 102c is generated between both ends. A drain-source current I 102d flows through the semiconductor switching element 102d, and a voltage V 102d is generated between both ends. The turns ratio of the insulating transformer 103, which is one of the circuit elements, is 1: N. The primary current I 103a flows through the insulating transformer 103, and the primary-side voltage V 103a is generated. Further, the secondary current I 103b flows through the insulating transformer 103, and the secondary-side voltage V 103b is generated.

整流回路３０（整流素子１０４ａ〜整流素子１０４ｄ）には、出力電圧Ｖ１０４が発生している。負荷１０７には、出力電流ＩＤＣが流れている。整流素子１０４ａには、アノード-カソード電流Ｉ１０４ａが流れており、両端電圧Ｖ１０４ａが発生している。整流素子１０４ｂには、アノード-カソード電流Ｉ１０４ｂが流れており、両端電圧Ｖ１０４ｂが発生している。整流素子１０４ｃには、アノード-カソード電流Ｉ１０４ｃが流れており、両端電圧Ｖ１０４ｃが発生している。整流素子１０４ｄは、アノード-カソード電流Ｉ１０４ｄが流れており、両端電圧Ｖ１０４ｄが発生している。回路素子の一つであるリアクトル１０５には、電流Ｉ１０５が流れている。 The rectifying circuit 30 (rectifying element 104a~ rectifier element 104d), the output voltage V 104 is generated. The output current IDC flows through the load 107. An anode-cathode current I 104a flows through the rectifier 104a, and a voltage V 104a is generated between both ends. The anode-cathode current I 104b flows through the rectifier 104b, and a voltage V 104b is generated between both ends. The anode-cathode current I 104c flows through the rectifier 104c, and a voltage V 104c is generated between both ends. The anode-cathode current I 104d flows through the rectifier 104d, and a voltage V 104d is generated between both ends. A current I 105 flows through a reactor 105 which is one of the circuit elements.

続いて、図を参照して、半導体スイッチング素子１０２ａ〜半導体スイッチング素子１０２ｄのスイッチングによる、各ノードにおける電位の推移および電流の推移を説明する。半導体スイッチング素子１０２ａには制御装置からゲート電圧Ｖｇ（１０２ａ）が印加される。半導体スイッチング素子１０２ｂには制御装置からゲート電圧Ｖｇ（１０２ｂ）が印加される。半導体スイッチング素子１０２ｃには制御装置からゲート電圧Ｖｇ（１０２ｃ）が印加される。半導体スイッチング素子１０２ｄには制御装置からゲート電圧Ｖｇ（１０２ｄ）が印加される。   Subsequently, a transition of a potential and a transition of a current at each node due to switching of the semiconductor switching elements 102a to 102d will be described with reference to the drawings. A gate voltage Vg (102a) is applied to the semiconductor switching element 102a from the control device. A gate voltage Vg (102b) is applied to the semiconductor switching element 102b from the control device. A gate voltage Vg (102c) is applied to the semiconductor switching element 102c from the control device. A gate voltage Vg (102d) is applied to the semiconductor switching element 102d from the control device.

図４Ａは、半導体スイッチング素子１０２ａのゲート電圧（Ｖｇ）の推移を示している。図４Ｂは、半導体スイッチング素子１０２ｂのゲート電圧（Ｖｇ）の推移を示している。図４Ｃは、半導体スイッチング素子１０２ｃのゲート電圧（Ｖｇ）の推移を示している。図４Ｄは、半導体スイッチング素子１０２ｄのゲート電圧（Ｖｇ）の推移を示している。半導体スイッチング素子１０２ａと半導体スイッチング素子１０２ｄは、同じ位相でオンオフする。半導体スイッチング素子１０２ｂと半導体スイッチング素子１０２ｃは、同じ位相でオンオフする。   FIG. 4A shows a transition of the gate voltage (Vg) of the semiconductor switching element 102a. FIG. 4B shows a transition of the gate voltage (Vg) of the semiconductor switching element 102b. FIG. 4C shows a transition of the gate voltage (Vg) of the semiconductor switching element 102c. FIG. 4D shows a transition of the gate voltage (Vg) of the semiconductor switching element 102d. The semiconductor switching element 102a and the semiconductor switching element 102d turn on and off at the same phase. The semiconductor switching element 102b and the semiconductor switching element 102c turn on and off at the same phase.

図５Ａは、半導体スイッチング素子１０２ａの両端電圧Ｖ１０２ａの推移を示している。図５Ｂは、半導体スイッチング素子１０２ｂの両端電圧Ｖ１０２ｂの推移を示している。図５Ｃは、半導体スイッチング素子１０２ｃの両端電圧Ｖ１０２ｃの推移を示している。図５Ｄは、半導体スイッチング素子１０２ｄの両端電圧Ｖ１０２ｄの推移を示している。両端電圧Ｖ１０２ａおよび両端電圧Ｖ１０２ｄは、半導体スイッチング素子１０２ｂおよび半導体スイッチング素子１０２ｃがオンのとき、電圧ＶＤＣを示す。両端電圧Ｖ１０２ｂおよび両端電圧Ｖ１０２ｃは、半導体スイッチング素子１０２ａおよび半導体スイッチング素子１０２ｄがオンのとき、電圧ＶＤＣを示す。 FIG. 5A shows a transition of the voltage V102a across the semiconductor switching element 102a. FIG. 5B shows a transition of the voltage V 102b across the semiconductor switching element 102b. FIG. 5C shows a transition of the voltage V102c across the semiconductor switching element 102c. FIG. 5D shows a transition of the voltage V 102d across the semiconductor switching element 102d. The terminal voltage V 102a and the terminal voltage V 102d indicate the voltage VDC when the semiconductor switching element 102b and the semiconductor switching element 102c are on. The terminal voltage V 102b and the terminal voltage V 102c indicate the voltage VDC when the semiconductor switching element 102a and the semiconductor switching element 102d are on.

図６Ａは、整流素子１０４ａの両端電圧Ｖ１０４ａの推移を示している。図６Ｂは、整流素子１０４ｂの両端電圧Ｖ１０４ｂの推移を示している。図６Ｃは、整流素子１０４ｃの両端電圧Ｖ１０４ｃの推移を示している。図６Ｄは、整流素子１０４ｄの両端電圧Ｖ１０４ｄの推移を示している。整流素子１０４ａの両端電圧Ｖ１０４ａおよび整流素子１０４ｄの両端電圧Ｖ１０４ｄは、半導体スイッチング素子１０２ｂおよび半導体スイッチング素子１０２ｃがオンのとき、Ｎ×電圧ＶＤＣを示す。整流素子１０４ｂの両端電圧Ｖ１０４ｂおよび整流素子１０４ｃの両端電圧Ｖ１０４ｃは、半導体スイッチング素子１０２ａおよび半導体スイッチング素子１０２ｄがオンのとき、Ｎ×電圧ＶＤＣを示す。 FIG. 6A shows a transition of the voltage V 104a across the rectifier 104a. FIG. 6B shows the transition of the voltage V 104b across the rectifier 104b. FIG. 6C shows a transition of the voltage V 104c across the rectifier element 104c. FIG. 6D shows the transition of the voltage V 104d across the rectifier 104d. The voltage V 104a across the rectifier 104a and the voltage V 104d across the rectifier 104d indicate an N × voltage VDC when the semiconductor switching elements 102b and 102c are on. The voltage V 104b across the rectifier 104b and the voltage V 104c across the rectifier 104c indicate an N × voltage VDC when the semiconductor switching elements 102a and 102d are on.

図７Ａは、絶縁トランス１０３の１次側両端電圧Ｖ１０３ａの推移を示している。図７Ｂは、絶縁トランス１０３の２次側両端電圧Ｖ１０３ｂの推移を示している。図７Ｃは、整流回路３０（整流素子１０４ａ〜整流素子１０４ｄ）の出力電圧Ｖ１０４の推移を示している。１次側両端電圧Ｖ１０３ａは、半導体スイッチング素子１０２ａおよび半導体スイッチング素子１０２ｄがオンのとき、電圧ＶＤＣを示し、半導体スイッチング素子１０２ｂおよび半導体スイッチング素子１０２ｃがオンのとき、電圧−ＶＤＣを示す。 FIG. 7A shows the transition of the voltage V 103a across the primary side of the insulating transformer 103. FIG. 7B shows a transition of the voltage V 103b across the secondary side of the insulating transformer 103. Figure 7C shows the transition of the output voltage V 104 of the rectifier circuit 30 (rectifying element 104a~ rectifier element 104d). Primary voltage across V 103a when the semiconductor switching element 102a and the semiconductor switching element 102d is on, shows the voltage V DC, when the semiconductor switching element 102b and the semiconductor switching element 102c is turned on, indicating a voltage -V DC.

２次側両端電圧Ｖ１０３ｂは、半導体スイッチング素子１０２ａおよび半導体スイッチング素子１０２ｄがオンのとき、Ｎ×電圧ＶＤＣを示し、半導体スイッチング素子１０２ｂおよび半導体スイッチング素子１０２ｃがオンのとき、Ｎ×電圧−ＶＤＣを示す。出力電圧Ｖ１０４は、半導体スイッチング素子１０２ａおよび半導体スイッチング素子１０２ｄがオンのとき、および、半導体スイッチング素子１０２ｂおよび半導体スイッチング素子１０２ｃがオンのとき、Ｎ×電圧ＶＤＣを示す。 The secondary-side voltage V 103b indicates an N × voltage VDC when the semiconductor switching element 102a and the semiconductor switching element 102d are on, and an N × voltage −V when the semiconductor switching element 102b and the semiconductor switching element 102c are on. Indicates DC . The output voltage V 104, when the semiconductor switching element 102a and the semiconductor switching element 102d is turned on, and the semiconductor switching devices 102b and the semiconductor switching element 102c is when on, indicates an N × voltage V DC.

図８Ａは、半導体スイッチング素子１０２ａのドレイン-ソース電流Ｉ１０２ａの推移を示している。図８Ｂは、半導体スイッチング素子１０２ｂのドレイン-ソース電流Ｉ１０２ｂの推移を示している。図８Ｃは、半導体スイッチング素子１０２ｃのドレイン-ソース電流Ｉ１０２ｃの推移を示している。図８Ｄは、半導体スイッチング素子１０２ｄのドレイン-ソース電流Ｉ１０２ｄの推移を示している。ドレイン-ソース電流Ｉ１０２ａおよびドレイン-ソース電流Ｉ１０２ｄは、半導体スイッチング素子１０２ａおよび半導体スイッチング素子１０２ｄがオンのとき、Ｎ×出力電流ＩＤＣが流れる。ドレイン-ソース電流Ｉ１０２ｂおよびドレイン-ソース電流Ｉ１０２ｃは、半導体スイッチング素子１０２ｂおよび半導体スイッチング素子１０２ｃがオンのとき、Ｎ×出力電流ＩＤＣが流れる。 FIG. 8A shows a transition of the drain-source current I 102a of the semiconductor switching element 102a. FIG. 8B shows a transition of the drain-source current I 102b of the semiconductor switching element 102b. FIG. 8C shows a transition of the drain-source current I 102c of the semiconductor switching element 102c. FIG. 8D shows a transition of the drain-source current I 102d of the semiconductor switching element 102d. As for the drain-source current I 102a and the drain-source current I 102d , when the semiconductor switching element 102a and the semiconductor switching element 102d are on, N × output current IDC flows. As the drain-source current I 102b and the drain-source current I 102c , an N × output current IDC flows when the semiconductor switching element 102b and the semiconductor switching element 102c are on.

図９Ａは、整流素子１０４ａのアノード-カソード電流Ｉ１０４ａの推移を示している。図９Ｂは、整流素子１０４ｂのアノード-カソード電流Ｉ１０４ｂの推移を示している。図９Ｃは、整流素子１０４ｃのアノード-カソード電流Ｉ１０４ｃの推移を示している。図９Ｄは、整流素子１０４ｄのアノード-カソード電流Ｉ１０４ｄの推移を示している。アノード-カソード電流Ｉ１０４ａおよびアノード-カソード電流Ｉ１０４ｄは、半導体スイッチング素子１０２ａおよび半導体スイッチング素子１０２ｄがオンのとき、出力電流ＩＤＣが流れる。アノード-カソード電流Ｉ１０４ｂおよびアノード-カソード電流Ｉ１０４ｃは、半導体スイッチング素子１０２ｂおよび半導体スイッチング素子１０２ｃがオンのとき、出力電流ＩＤＣが流れる。 FIG. 9A shows the transition of the anode-cathode current I 104a of the rectifier 104a. FIG. 9B shows the transition of the anode-cathode current I 104b of the rectifying element 104b. FIG. 9C shows a transition of the anode-cathode current I 104c of the rectifying element 104c. FIG. 9D shows the transition of the anode-cathode current I 104d of the rectifying element 104d. The anode - cathode current I 104a and the anode - cathode current I 104d, the semiconductor switching element 102a and the semiconductor switching element 102d is when on, the output current I DC flows. The output current IDC flows through the anode-cathode current I 104b and the anode-cathode current I 104c when the semiconductor switching element 102b and the semiconductor switching element 102c are on.

図１０Ａは、絶縁トランス１０３の１次側電流Ｉ１０３ａの推移を示している。図１０Ｂは、絶縁トランス１０３の２次側電流Ｉ１０３ｂの推移を示している。図１０Ｃは、リアクトル１０５の電流Ｉ１０５の推移を示している。１次側電流Ｉ１０３ａは、半導体スイッチング素子１０２ａおよび半導体スイッチング素子１０２ｄがオンのとき、Ｎ×出力電流ＩＤＣが流れ、半導体スイッチング素子１０２ｂおよび半導体スイッチング素子１０２ｃがオンのとき、Ｎ×出力電流−ＩＤＣが流れる。 FIG. 10A shows the transition of the primary current I 103a of the insulating transformer 103. FIG. 10B shows a transition of the secondary current I 103b of the insulating transformer 103. FIG. 10C shows a transition of current I 105 of reactor 105. 1 primary current I 103a, when the semiconductor switching element 102a and the semiconductor switching element 102d is on, the flow is N × output current I DC, when the semiconductor switching element 102b and the semiconductor switching element 102c is turned on, N × output current - I DC flows.

２次側電流Ｉ１０３ｂは、半導体スイッチング素子１０２ａおよび半導体スイッチング素子１０２ｄがオンのとき、出力電流ＩＤＣが流れ、半導体スイッチング素子１０２ｂおよび半導体スイッチング素子１０２ｃがオンのとき、出力電流−ＩＤＣが流れる。電流Ｉ１０５は、半導体スイッチング素子１０２ａ〜半導体スイッチング素子１０２ｄのオンオフに伴い、出力電流ＩＤＣが流れる。 Secondary current I 103b, when the semiconductor switching element 102a and the semiconductor switching element 102d is on, the output current I DC flows, when the semiconductor switching element 102b and the semiconductor switching element 102c is turned on, flows an output current -I DC is . Current I 105 is, with the on-off of the semiconductor switching element 102a~ semiconductor switching element 102d, flows an output current I DC is.

半導体スイッチング素子１０２ａ〜半導体スイッチング素子１０２ｄの両端電圧（Ｖ１０２ａ〜Ｖ１０２ｄ）、絶縁トランス１０３の１次側両端電圧（Ｖ１０３ａ）、絶縁トランス１０３の２次側両端電圧（Ｖ１０３ｂ）、整流素子１０４ａ〜整流素子１０４ｄの両端電圧（Ｖ１０４ａ〜Ｖ１０４ｄ）、および、出力電圧（Ｖ１０４）は、半導体スイッチング素子１０２ａ〜半導体スイッチング素子１０２ｄのスイッチングに伴い、高周波で電位が変動する。詳しくは、絶縁トランス１０３の１次側を一例とすると、スイッチングに伴い、ΔＶＤＣの電位が変動する。 Semiconductor end voltage (V 102a ~V 102d) of the switching element 102a~ semiconductor switching element 102d, 1 primary voltage across the isolation transformer 103 (V 103a), 2 primary voltage across the isolation transformer 103 (V 103b), the rectifying element 104a~ rectifying element 104d of the voltage across (V 104a ~V 104d), and the output voltage (V 104) is due to the switching of the semiconductor switching element 102a~ semiconductor switching element 102d, the potential varies at a high frequency. Specifically, when the primary side of the insulating transformer 103 is an example, with the switching, the potential of the [Delta] V DC varies.

また、半導体スイッチング素子１０２ａ〜半導体スイッチング素子１０２ｄのドレイン-ソース電流（Ｉ１０２ａ〜Ｉ１０２ｄ）、絶縁トランス１０３の１次側電流（Ｉ１０３ａ）、絶縁トランス１０３の２次側電流（Ｉ１０３ｂ）、整流素子１０４ａ〜整流素子１０４ｄのアノード-カソード電流（Ｉ１０４ａ〜Ｉ１０４ｄ）、および、リアクトル１０５の電流（Ｉ１０５）は、半導体スイッチング素子１０２ａ〜半導体スイッチング素子１０２ｄのスイッチングに伴い、高周波で電流が変動する。 Also, drain-source currents (I 102a to I 102d ) of the semiconductor switching elements 102a to 102d , a primary current (I 103a ) of the insulating transformer 103, a secondary current (I 103b ) of the insulating transformer 103, The anode-cathode currents (I 104a to I 104d ) of the rectifier elements 104a to 104d and the current (I 105 ) of the reactor 105 are generated at high frequencies with the switching of the semiconductor switching elements 102a to 102d. fluctuate.

このように接続される電力変換装置は、半導体スイッチング素子１０２ａ〜半導体スイッチング素子１０２ｄを交互にオンオフさせて、入力の直流電力を高周波の交流電力に変換する。絶縁トランス１０３の２次側端子の間には電圧が生じ、整流素子１０４ａ〜整流素子１０４ｄで整流する。絶縁トランス１０３の２次側へ電圧が生じた時、リアクトル１０５にエネルギーが蓄積される。それ以外の期間では、リアクトル１０５に発生する逆起電力によって蓄積されたエネルギーは、負荷１０７に伝達される。このとき、半導体スイッチング素子１０２ａ〜半導体スイッチング素子１０２ｄのオンオフのパルス幅を制御して、出力電流を制御することができる。   The power converter connected in this manner alternately turns on and off the semiconductor switching elements 102a to 102d to convert input DC power into high-frequency AC power. A voltage is generated between the secondary terminals of the insulating transformer 103 and rectified by the rectifying elements 104a to 104d. When a voltage is generated on the secondary side of the insulating transformer 103, energy is accumulated in the reactor 105. In other periods, the energy stored by the back electromotive force generated in reactor 105 is transmitted to load 107. At this time, the output current can be controlled by controlling the on / off pulse width of the semiconductor switching elements 102a to 102d.

フルブリッジ型ＤＣ／ＤＣコンバータ（電力変換装置１００）の電子回路は、複数の配線層からなる多層配線基板１０に実装されている。図１１は、本実施の形態に関わる多層配線基板１０の断面を概略的に示している。複数の配線層からなる多層配線基板１０には、スイッチング回路２０、絶縁トランス１０３、整流回路３０を接続する、回路配線（トランス１次側配線２０１ａ、トランス１次側配線２０１ｂ、トランス２次側配線２０２ａ、トランス２次側配線２０２ｂなど）が形成されている。多層配線基板１０は、絶縁層１０ａ、配線層１０ｂ（シールド導体配線層）、絶縁層１０ｃ、配線層１０ｄ（トランス１次側配線層およびトランス２次側配線層）、絶縁層１０ｅなどから構成されている。   The electronic circuit of the full-bridge DC / DC converter (power conversion device 100) is mounted on a multilayer wiring board 10 including a plurality of wiring layers. FIG. 11 schematically shows a cross section of the multilayer wiring board 10 according to the present embodiment. Circuit wiring (transformer primary wiring 201a, transformer primary wiring 201b, transformer secondary wiring) for connecting the switching circuit 20, the insulating transformer 103, and the rectifier circuit 30 to the multilayer wiring board 10 composed of a plurality of wiring layers. 202a, transformer secondary side wiring 202b, etc.). The multilayer wiring board 10 includes an insulating layer 10a, a wiring layer 10b (shield conductor wiring layer), an insulating layer 10c, a wiring layer 10d (transformer primary wiring layer and transformer secondary wiring layer), an insulating layer 10e, and the like. ing.

トランス１次側配線２０１ａ（第１のトランス１次側配線）とトランス１次側配線２０１ｂ（第２のトランス１次側配線）は、１組のペア配線を構成し、多層配線基板１０の配線層１０ｄ（トランス１次側配線層）に、すなわち、多層配線基板の同じ高さの層に形成されている。トランス２次側配線２０２ａ（第１のトランス２次側配線）とトランス２次側配線２０２ｂ（第２のトランス２次側配線）は、１組のペア配線を構成し、多層配線基板１０の配線層１０ｄ（トランス２次側配線層）に、すなわち、多層配線基板の同じ高さの層に形成されている。同図では、トランス１次側配線層とトランス２次側配線層が、同層（配線層１０ｄ）に設置されているが、トランス１次側配線層とトランス２次側配線層は、別層に設置されていてもよい。   The transformer primary-side wiring 201a (first transformer primary-side wiring) and the transformer primary-side wiring 201b (second transformer primary-side wiring) constitute a pair of wirings, and the wiring of the multilayer wiring board 10 It is formed on the layer 10d (transformer primary wiring layer), that is, on the same level of the multilayer wiring board. The transformer secondary wiring 202a (first transformer secondary wiring) and the transformer secondary wiring 202b (second transformer secondary wiring) constitute a pair of wirings, and It is formed on the layer 10d (transformer secondary wiring layer), that is, on the same level of the multilayer wiring board. In the figure, the transformer primary side wiring layer and the transformer secondary side wiring layer are installed in the same layer (wiring layer 10d), but the transformer primary side wiring layer and the transformer secondary side wiring layer are separate layers. It may be installed in.

トランス１次側配線２０１ａおよびトランス１次側配線２０１ｂは、同層に形成されているため、重ねずに配置されている。トランス２次側配線２０２ａおよびトランス２次側配線２０２ｂは、同層に形成されているため、重ねずに配置されている。シールド導体配線３０１とシールド導体配線３０２は、多層配線基板１０の配線層１０ｂ（シールド導体配線層）に形成されている。配線層１０ｂ（シールド導体配線層）は、配線層１０ｄ（トランス１次側配線層またはトランス２次側配線層）に絶縁層１０ｃを介して積層されている。同図では、シールド導体配線３０１とシールド導体配線３０２が、同層（配線層１０ｂ）に設置されているが、シールド導体配線３０１とシールド導体配線３０２は、別層に設置されていてもよい。シールド導体配線３０１は、トランス１次側配線２０１ａおよびトランス１次側配線２０１ｂに対し、多層配線基板の平面視で重ねるように配置している。シールド導体配線３０２は、トランス２次側配線２０２ａおよびトランス２次側配線２０２ｂに対し、多層配線基板の平面視で重ねるように配置している。シールド導体配線３０１およびシールド導体配線３０２には、スイッチング回路の電流が流れない。   Since the transformer primary side wiring 201a and the transformer primary side wiring 201b are formed in the same layer, they are arranged without being overlapped. Since the transformer secondary-side wiring 202a and the transformer secondary-side wiring 202b are formed in the same layer, they are arranged without being overlapped. The shield conductor wiring 301 and the shield conductor wiring 302 are formed on the wiring layer 10 b (shield conductor wiring layer) of the multilayer wiring board 10. The wiring layer 10b (shield conductor wiring layer) is laminated on a wiring layer 10d (transformer primary wiring layer or transformer secondary wiring layer) via an insulating layer 10c. In the figure, the shield conductor wiring 301 and the shield conductor wiring 302 are installed in the same layer (wiring layer 10b), but the shield conductor wiring 301 and the shield conductor wiring 302 may be installed in different layers. The shield conductor wiring 301 is arranged so as to overlap the transformer primary wiring 201a and the transformer primary wiring 201b in a plan view of the multilayer wiring board. The shield conductor wiring 302 is disposed so as to overlap the transformer secondary wiring 202a and the transformer secondary wiring 202b in a plan view of the multilayer wiring board. No current of the switching circuit flows through the shield conductor wiring 301 and the shield conductor wiring 302.

図１２は、トランス１次側配線２０１ａ、トランス１次側配線２０１ｂ、トランス２次側配線２０２ａ、および、トランス２次側配線２０２ｂの配置を模式的に示している。トランス１次側配線２０１ａおよびトランス１次側配線２０１ｂの下層には、絶縁層を介して、シールド導体配線３０１が形成されている。トランス２次側配線２０２ａおよびトランス２次側配線２０２ｂの下層には、絶縁層を介して、シールド導体配線３０２が形成されている。図中の「Ｓ」は、半導体スイッチング素子１０２ａ〜半導体スイッチング素子１０２ｄのソース端子を、図中の「Ｄ」は、半導体スイッチング素子１０２ａ〜半導体スイッチング素子１０２ｄのドレイン端子を、それぞれ示している。また、図中の「Ａ」は、整流素子１０４ａ〜整流素子１０４ｄのアノードを、図中の「Ｋ」は、整流素子１０４ａ〜整流素子１０４ｄのカソードを、それぞれ示している。   FIG. 12 schematically shows the arrangement of the transformer primary wiring 201a, the transformer primary wiring 201b, the transformer secondary wiring 202a, and the transformer secondary wiring 202b. A shield conductor wiring 301 is formed below the transformer primary wiring 201a and the transformer primary wiring 201b via an insulating layer. A shield conductor wiring 302 is formed below the transformer secondary wiring 202a and the transformer secondary wiring 202b via an insulating layer. “S” in the figure indicates the source terminals of the semiconductor switching elements 102a to 102d, and “D” in the figure indicates the drain terminals of the semiconductor switching elements 102a to 102d. Further, “A” in the figure indicates the anode of the rectifying element 104a to the rectifying element 104d, and “K” in the figure indicates the cathode of the rectifying element 104a to the rectifying element 104d.

２本の配線を重ねて配置すると、浮遊コンデンサが形成される。浮遊コンデンサには、配線間の電圧が変動することに起因して、充放電電流が流れる。トランス１次側配線２０１ａおよびトランス１次側配線２０１ｂを重ねず配置することで、配線間の浮遊コンデンサ容量を低減し、浮遊コンデンサの充放電電流を抑制できる。同様に、トランス２次側配線２０２ａおよびトランス２次側配線２０２ｂを重ねず配置することで、配線間の浮遊コンデンサ容量を低減し、浮遊コンデンサの充放電電流を抑制できる。   When two wirings are arranged one on top of another, a floating capacitor is formed. A charging / discharging current flows through the floating capacitor due to a change in the voltage between the wirings. By arranging the transformer primary-side wiring 201a and the transformer primary-side wiring 201b without overlapping, the capacitance of the floating capacitor between the wirings can be reduced, and the charge / discharge current of the floating capacitor can be suppressed. Similarly, by arranging the transformer secondary-side wiring 202a and the transformer secondary-side wiring 202b without overlapping, the capacitance of the floating capacitor between the wirings can be reduced and the charge / discharge current of the floating capacitor can be suppressed.

また、シールド導体配線３０１をトランス１次側配線２０１ａおよびトランス１次側配線２０１ｂに対し重ねて配置することで、高周波での配線抵抗が減少でき、基板配線の発熱を抑制することができる。また、シールド導体配線３０２をトランス２次側配線２０２ａおよびトランス２次側配線２０２ｂに対し重ねて配置することで、高周波での配線抵抗が減少でき、基板配線の発熱を抑制することができる。   Also, by arranging the shield conductor wiring 301 on the transformer primary wiring 201a and the transformer primary wiring 201b, the wiring resistance at high frequencies can be reduced, and the heat generation of the substrate wiring can be suppressed. Further, by arranging the shield conductor wiring 302 on the transformer secondary-side wiring 202a and the transformer secondary-side wiring 202b, the wiring resistance at high frequencies can be reduced, and the heat generation of the substrate wiring can be suppressed.

つぎに、本実施の形態の効果を、比較の形態１および比較の形態２と参照しながらより詳しく説明する。図１３Ａは、比較の形態１における、トランス１次側配線２０１ａおよびトランス１次側配線２０１ｂの配置を示している平面図である。図１３Ｂは、比較の形態１における、トランス１次側配線２０１ａおよびトランス１次側配線２０１ｂの配置を示している断面図である。トランス１次側配線２０１ａおよびトランス１次側配線２０１ｂの間には、浮遊コンデンサＣ２０１が形成される。 Next, the effects of the present embodiment will be described in more detail with reference to Comparative Embodiment 1 and Comparative Embodiment 2. FIG. 13A is a plan view showing the arrangement of the transformer primary-side wiring 201a and the transformer primary-side wiring 201b in the first comparative example. FIG. 13B is a cross-sectional view illustrating the arrangement of the transformer primary-side wiring 201a and the transformer primary-side wiring 201b in the first comparative example. A floating capacitor C201 is formed between the transformer primary wiring 201a and the transformer primary wiring 201b.

浮遊コンデンサＣ２０１の容量Ｃ２０１＿Ｗは、真空の誘電率ε0、多層配線基板の比誘電率εｒ、トランス１次側配線２０１ａとトランス１次側配線２０１ｂの間の距離ｄ、トランス１次側配線２０１ａおよびトランス１次側配線２０１ｂの対向面積Ｓ、トランス１次側配線２０１ａおよびトランス１次側配線２０１ｂの対向する配線幅ｗ、トランス１次側配線２０１ａおよびトランス１次側配線２０１ｂの対向する配線長ｌ、を使って、図１４に示されている式（１）で表される。なお、図１４に示されている、式（１）から式（６）は、実施の形態および比較の形態に関わるものである。 The capacitance C 201 — W of the floating capacitor C 201 is the dielectric constant of vacuum ε 0 , the relative dielectric constant ε r of the multilayer wiring board, the distance d between the transformer primary side wiring 201a and the transformer primary side wiring 201b, the transformer 1 The opposing area S of the secondary wiring 201a and the transformer primary wiring 201b, the wiring width w of the transformer primary wiring 201a and the transformer primary wiring 201b, and the wiring width w of the transformer primary wiring 201a and the transformer primary wiring 201b. It is expressed by Expression (1) shown in FIG. 14 using the opposing wiring length l. Expressions (1) to (6) shown in FIG. 14 relate to the embodiment and the comparative example.

トランス１次側配線の電位変動をｄＶ１０３／ｄｔとすると、浮遊コンデンサＣ２０１の充放電電流Ｉ２０１は、図１４に示されている式（２）で表される。式（１）および式（２）より、浮遊コンデンサ容量Ｃ２０１＿Ｗおよび充放電電流Ｉ２０１は、トランス１次側配線２０１ａおよびトランス１次側配線２０１ｂの対向面積Ｓが大きいほど、大きくなることが分かる。充放電電流Ｉ２０１は、電流経路にある、配線、半導体スイッチング素子などにて、消費、および発熱されるので、極力抑える必要がある。 When the potential fluctuation of the transformer primary side wiring and dV 103 / dt, the charge-discharge current I 201 of the floating capacitor C 201 is expressed by formula (2) shown in FIG. 14. From the expressions (1) and (2), the floating capacitor capacitance C 201 — W and the charging / discharging current I 201 increase as the opposing area S of the transformer primary wiring 201a and the transformer primary wiring 201b increases. I understand. The charge / discharge current I 201 is consumed and heat is generated in a wiring, a semiconductor switching element, and the like in a current path, and thus it is necessary to suppress the charge / discharge current I 201 as much as possible.

図１５Ａは、比較の形態２における、トランス１次側配線２０１ａおよびトランス１次側配線２０１ｂの配置を示している平面図である。図１５Ｂは、比較の形態２における、トランス１次側配線２０１ａおよびトランス１次側配線２０１ｂの配置を示している断面図である。トランス１次側配線２０１ａおよびトランス１次側配線２０１ｂを多層配線基板の平面視で重ねず、平行に配置した場合の平面図と断面図を示している。なお、平面図（図１５Ａ）の矢印は，絶縁トランスの１次側電流Ｉ１０３ａの向きを表している。トランス１次側配線２０１ａでは、断面図（図１５Ｂ）の裏側から表側へ電流が流れている。トランス１次側配線２０１ｂでは、断面図（図１５Ｂ）の表側から裏側へ電流が流れている。 FIG. 15A is a plan view showing the arrangement of the transformer primary-side wiring 201a and the transformer primary-side wiring 201b in the second comparative example. FIG. 15B is a cross-sectional view illustrating the arrangement of the transformer primary-side wiring 201a and the transformer primary-side wiring 201b in the second comparative example. A plan view and a cross-sectional view of a case where the transformer primary-side wiring 201a and the transformer primary-side wiring 201b are arranged in parallel without being overlapped in a plan view of the multilayer wiring board are shown. The arrow in the plan view (FIG. 15A) indicates the direction of the primary current I 103a of the insulating transformer. In the transformer primary-side wiring 201a, a current flows from the back side of the cross-sectional view (FIG. 15B) to the front side. In the transformer primary-side wiring 201b, a current flows from the front side to the back side in the cross-sectional view (FIG. 15B).

トランス１次側配線２０１ａおよびトランス１次側配線２０１ｂの間には、浮遊コンデンサＣ２０１が形成される。この浮遊コンデンサＣ２０１の容量Ｃ２０１＿ｔは、真空の誘電率ε0、多層配線基板の比誘電率εｒ、トランス１次側配線２０１ａおよびトランス１次側配線２０１ｂの距離ｄ、トランス１次側配線２０１ａおよびトランス１次側配線２０１ｂの対向面積Ｓ、トランス１次側配線２０１ａおよびトランス１次側配線２０１ｂの対向する配線厚みｔ、トランス１次側配線２０１ａおよびトランス１次側配線２０１ｂの対向する配線長ｌ、を使って、図１４に示されている式（３）で表される。 A floating capacitor C201 is formed between the transformer primary wiring 201a and the transformer primary wiring 201b. The capacitance C 201 — t of the floating capacitor C 201 is a dielectric constant ε 0 of vacuum, a relative dielectric constant ε r of the multilayer wiring board, a distance d between the transformer primary side wiring 201a and the transformer primary side wiring 201b, a transformer primary The opposing area S of the side wiring 201a and the transformer primary wiring 201b, the wiring thickness t of the transformer primary wiring 201a and the transformer primary wiring 201b, and the opposition of the transformer primary wiring 201a and the transformer primary wiring 201b. It is expressed by equation (3) shown in FIG.

一般的に、ｋＷオーダーの電力変換装置における基板配線では、配線幅はｍｍオーダー、配線厚みはμｍオーダーで表される。式（１）および式（３）における配線幅ｗと配線厚みｔは、配線幅ｗ＞＞配線厚みｔとなり、容量Ｃ２０１＿Ｗ＞＞容量Ｃ２０１＿ｔとなる。つまり、配線同士を重ねずに配置することで、配線間の対向面積および浮遊コンデンサを小さくすることができる。配線間の電位変動による充放電電流を大幅に抑制し、配線、半導体スイッチング素子などの発熱を抑えることもできる。 Generally, in a board wiring in a power conversion device on the order of kW, the wiring width is expressed on the order of mm and the wiring thickness is expressed on the order of μm. The wiring width w and the wiring thickness t in the equations (1) and (3) are the wiring width w >> the wiring thickness t, and the capacitance C 201 — W >>> the capacitance C 201 — t . That is, by arranging the wirings without overlapping each other, the facing area between the wirings and the floating capacitor can be reduced. Charge / discharge current due to potential fluctuation between wirings can be significantly suppressed, and heat generation of wirings, semiconductor switching elements, etc. can be suppressed.

ここで、斜線部４０１ａおよび斜線部４０１ｂは、トランス１次側配線２０１ａおよびトランス１次側配線２０１ｂの内、電流密度が高い箇所を示している。それぞれ相反する方向に電流が流れる２本の配線を平行して配置すると、表皮効果および近接効果により、斜線部４０１ａおよび斜線部４０１ｂのように互いに近い面に、電流が集中する。配線の抵抗は、高周波になるほど、増大する。詳しくは、スイッチングに伴う絶縁トランスの１次側電流Ｉ１０３ａの変化により磁束φ１０３ａが発生し、それを打ち消す方向に渦電流Ｉｅと磁束φｅが発生する。 Here, the shaded portion 401a and the shaded portion 401b indicate locations where the current density is high in the transformer primary side wiring 201a and the transformer primary side wiring 201b. When two wirings in which currents flow in opposite directions are arranged in parallel, currents are concentrated on surfaces close to each other, such as the hatched portion 401a and the hatched portion 401b, due to the skin effect and the proximity effect. The resistance of the wiring increases as the frequency increases. Specifically, the magnetic flux phi 103a is generated by the change of the insulating transformer primary current I 103a due to switching, the eddy current Ie and the magnetic flux phi e is generated in the direction to cancel it.

それぞれ相反する方向に電流が流れる２本の配線を平行配置した場合では、配線内部の電流は、渦電流Ｉｅが打ち消す方向に流れて電流密度は低くなり、互いに近い面の電流は渦電流Ｉｅが強め合う方向に流れて電流密度は高くなる。この場合、電流が流れる断面積は、配線厚みｔに支配的である。上述した通り、配線幅ｗと配線厚みｔは、配線幅ｗ＞＞配線厚みｔとなり、電流が流れる断面積が非常に小さくなる。   When two wires in which currents flow in opposite directions are arranged in parallel, the current in the wires flows in the direction in which the eddy current Ie cancels out, and the current density becomes low. The currents flow in the constructive direction and the current density increases. In this case, the cross-sectional area where the current flows is dominant in the wiring thickness t. As described above, the wiring width w and the wiring thickness t become the wiring width w >> the wiring thickness t, and the cross-sectional area through which the current flows becomes very small.

つまり、互いに近い面に電流が集中し、電流が流れる断面積が非常に小さくなるため、高周波での配線抵抗が増大し、基板配線の発熱が増大する。上記の課題に対処すべく、本実施の形態における、高周波での基板配線の抵抗増加を有効的に抑制できる効果について、図を参照しながら以下に説明する。   That is, current concentrates on surfaces close to each other and the cross-sectional area through which the current flows becomes very small, so that the wiring resistance at high frequencies increases, and the heat generation of the substrate wiring increases. In order to address the above problem, the effect of the present embodiment that can effectively suppress the increase in the resistance of the substrate wiring at high frequencies will be described below with reference to the drawings.

図１６Ａは、本実施の形態における、トランス１次側配線２０１ａおよびトランス１次側配線２０１ｂの配置を模式的に示している平面図である。図１６Ｂは、本実施の形態における、トランス１次側配線２０１ａおよびトランス１次側配線２０１ｂの配置を模式的に示している断面図である。トランス１次側配線２０１ａおよびトランス１次側配線２０１ｂは、多層配線基板の平面視で重ねずに配置し、シールド導体配線３０１をトランス１次側配線２０１ａおよび２０１ｂに対し、多層配線基板の平面視で重ねるように配置している。   FIG. 16A is a plan view schematically showing the arrangement of the transformer primary side wiring 201a and the transformer primary side wiring 201b in the present embodiment. FIG. 16B is a cross-sectional view schematically showing the arrangement of the transformer primary wiring 201a and the transformer primary wiring 201b in the present embodiment. The transformer primary-side wiring 201a and the transformer primary-side wiring 201b are arranged so as not to overlap in a plan view of the multilayer wiring board, and the shield conductor wiring 301 is placed on the transformer primary-side wirings 201a and 201b in a plan view of the multilayer wiring board. Are arranged so as to overlap.

平面図（図１６Ａ）の矢印は、絶縁トランスの１次側電流Ｉ１０３ａの向きを表している。トランス１次側配線２０１ａでは、断面図（図１６Ｂ）の裏側から表側へ電流が流れている。トランス１次側配線２０１ｂでは、断面図（図１６Ｂ）の表側から裏側へ電流が流れている。また、断面図の斜線部４０１ａおよび斜線部４０１ｂは、トランス１次側配線２０１ａおよびトランス１次側配線２０１ｂの内、電流密度が高い箇所を示している。 The arrow in the plan view (FIG. 16A) indicates the direction of the primary current I 103a of the insulating transformer. In the transformer primary-side wiring 201a, a current flows from the back side of the cross-sectional view (FIG. 16B) to the front side. In the transformer primary-side wiring 201b, a current flows from the front side to the back side in the cross-sectional view (FIG. 16B). In addition, hatched portions 401a and 401b in the cross-sectional views indicate locations where the current density is high in the transformer primary wiring 201a and the transformer primary wiring 201b.

シールド導体配線３０１をトランス１次側配線２０１ａおよびトランス１次側配線２０１ｂに対し、重ねて配置することで、シールド導体配線３０１方向への絶縁トランスの１次側電流Ｉ１０３ａの変化により発生する磁束φ１０３ａおよび渦電流Ｉｅを抑制することができる。斜線部４０１ａおよび斜線部４０１ｂのように、シールド導体配線と重なっている面にも電流が流れるようになる。つまり、導体配線幅方向に電流が流れるようになり、シールド導体配線３０１を設けない場合に比べて、電流が流れる断面積が増える。高周波での配線の抵抗が減少でき、基板配線の発熱を抑制することができる。 By arranging the shield conductor wiring 301 on the transformer primary side wiring 201a and the transformer primary side wiring 201b, the magnetic flux generated by the change of the primary current I 103a of the insulating transformer in the direction of the shield conductor wiring 301. φ 103a and eddy current Ie can be suppressed. As in the shaded portion 401a and the shaded portion 401b, the current also flows on the surface overlapping the shield conductor wiring. That is, the current flows in the width direction of the conductor wiring, and the cross-sectional area in which the current flows increases as compared with the case where the shield conductor wiring 301 is not provided. The resistance of the wiring at high frequencies can be reduced, and the heat generation of the substrate wiring can be suppressed.

なお、シールド導体配線３０１は、トランス１次側配線２０１ａおよびトランス１次側配線２０１ｂに対し、少なくとも一部が重なっていれば良い。重なる部分があれば、重なってない場合に比べ、高周波での配線の抵抗が減少することができる。また、多層配線基板の配線層の内、シールド導体配線３０１を少なくとも一層に配置していれば、配置されてない場合に比べて高周波での配線の抵抗を減少することができる。   It is sufficient that the shield conductor wiring 301 at least partially overlaps the transformer primary wiring 201a and the transformer primary wiring 201b. If there is an overlapping portion, the resistance of the wiring at a high frequency can be reduced as compared with a case where it does not overlap. Further, if the shield conductor wiring 301 is arranged in at least one of the wiring layers of the multilayer wiring board, the resistance of the wiring at a high frequency can be reduced as compared with the case where it is not arranged.

シールド導体配線３０１は、グランド（筐体）に接続して、接地させても良い。シールド導体配線３０１をグランドに接続することで、基板の放熱性が上がり、基板配線の発熱を抑制することができる。また、シールド導体配線３０１の電位は、独立（フローティング）としても良い。   The shield conductor wiring 301 may be connected to a ground (housing) to be grounded. By connecting the shield conductor wiring 301 to the ground, the heat radiation of the substrate is improved, and the heat generation of the substrate wiring can be suppressed. The potential of the shield conductor wiring 301 may be independent (floating).

重ねて配置することで、トランス１次側配線２０１ａおよびトランス１次側配線２０１ｂとシールド導体配線３０１との間には、浮遊コンデンサが形成され得る。浮遊コンデンサにはスイッチングによる電位の変動により、充放電電流が流れる。例えば、シールド導体配線３０１とグランド（筐体）を接続すると、コモンモード電流となり得る。シールド導体配線３０１の電位は独立（フローティング）しておくことで、コモンモード電流の経路を遮断でき、ノイズ性能を改善することができる。   By arranging them in a stacked manner, a floating capacitor can be formed between the transformer primary wiring 201a and the transformer primary wiring 201b and the shield conductor wiring 301. A charging / discharging current flows through the floating capacitor due to a change in potential due to switching. For example, when the shield conductor wiring 301 is connected to the ground (casing), a common mode current can be generated. By keeping the potential of the shield conductor wiring 301 independent (floating), the path of the common mode current can be cut off, and the noise performance can be improved.

図１７は、本実施の形態における、配線間に生じる浮遊コンデンサの概略回路図を示している。配線間の浮遊コンデンサの合成容量は、図１４に示されている式（４）で表される。ここで、容量Ｃ５０１は、トランス１次側配線２０１ａとシールド導体配線３０１の間の浮遊コンデンサ５０１の容量を表している。容量Ｃ５０２は、トランス１次側配線２０１ｂとシールド導体配線３０１の間の浮遊コンデンサ５０２の容量を表している。容量Ｃ５０３は、トランス１次側配線２０１ａとトランス１次側配線２０１ｂの間の浮遊コンデンサ５０３の容量を表している。容量Ｃ５０１および容量Ｃ５０２を構成する配線対向面積（ｓ）は、配線幅ｗ×配線長ｌとなる。容量Ｃ５０３を構成する配線対向面積（ｓ）は、配線厚みｔ×配線長ｌとなる。上述した通り、配線幅ｗと配線厚みｔは、配線幅ｗ＞＞配線厚みｔとなるので、式（１）および式（３）より、容量Ｃ５０１、容量Ｃ５０２＞＞容量Ｃ５０３となる。 FIG. 17 is a schematic circuit diagram of a floating capacitor generated between wirings in the present embodiment. The combined capacitance of the floating capacitors between the wirings is expressed by equation (4) shown in FIG. Here, the capacitance C 501 indicates the capacitance of the floating capacitor 501 between the transformer primary wiring 201 a and the shield conductor wiring 301. The capacitance C 502 indicates the capacitance of the floating capacitor 502 between the transformer primary wiring 201 b and the shield conductor wiring 301. The capacitance C 503 indicates the capacitance of the floating capacitor 503 between the transformer primary wiring 201a and the transformer primary wiring 201b. The wiring facing area (s) constituting the capacitance C 501 and the capacitance C 502 is a wiring width w × a wiring length l. The wiring facing area (s) constituting the capacitance C 503 is the wiring thickness t × the wiring length l. As described above, since the wiring width w and the wiring thickness t satisfy the wiring width w >> the wiring thickness t, the capacitance C 501 and the capacitance C 502 >> the capacitance C 503 are obtained from the expressions (1) and (3). .

本実施の形態に関わる電力変換装置は、第１の出力側端子と第２の出力側端子を有しているスイッチング回路と、第１のトランス１次側端子、第２のトランス１次側端子、第１のトランス２次側端子、および第２のトランス２次側端子を有している絶縁トランスと、第１の入力側端子と第２の入力側端子を有している整流回路と、前記スイッチング回路の第１の出力側端子と前記絶縁トランスの第１のトランス１次側端子とを接続する第１のトランス１次側配線と、前記スイッチング回路の第２の出力側端子と前記絶縁トランスの第２のトランス１次側端子とを接続する第２のトランス１次側配線と、前記絶縁トランスの第１のトランス２次側端子と前記整流回路の第１の入力側端子とを接続する第１のトランス２次側配線と、前記絶縁トランスの第２のトランス２次側端子と前記整流回路の第２の入力側端子とを接続する第２のトランス２次側配線と、トランス１次側配線層、トランス２次側配線層、およびシールド導体配線層を有する多層配線基板と、を備え、前記トランス１次側配線層には、前記第１のトランス１次側配線と前記第２のトランス１次側配線が形成されていて、前記トランス２次側配線層には、前記第１のトランス２次側配線と前記第２のトランス２次側配線が形成されていて、前記シールド導体配線層には、シールド導体配線が形成されており、前記シールド導体配線層は、前記トランス１次側配線層または前記トランス２次側配線層に、絶縁層を介して積層されていることを特徴とするものである。   The power converter according to the present embodiment includes a switching circuit having a first output terminal and a second output terminal, a first transformer primary terminal, and a second transformer primary terminal. An insulating transformer having a first transformer secondary terminal and a second transformer secondary terminal; a rectifier circuit having a first input terminal and a second input terminal; A first transformer primary wiring connecting a first output terminal of the switching circuit to a first transformer primary terminal of the insulating transformer; and a second output terminal of the switching circuit and the insulation. A second transformer primary-side wire for connecting a second transformer primary-side terminal of the transformer, and a first transformer secondary-side terminal of the insulating transformer and a first input-side terminal of the rectifier circuit are connected. The first transformer secondary side wiring and the insulating transformer A second transformer secondary wire for connecting a second transformer secondary terminal of the rectifier circuit to a second input terminal of the rectifier circuit; a transformer primary wiring layer; a transformer secondary wiring layer; A multilayer wiring board having a shield conductor wiring layer, wherein the first transformer primary wiring and the second transformer primary wiring are formed in the transformer primary wiring layer, In the transformer secondary wiring layer, the first transformer secondary wiring and the second transformer secondary wiring are formed, and in the shield conductor wiring layer, shield conductor wiring is formed. The shield conductor wiring layer is laminated on the transformer primary side wiring layer or the transformer secondary side wiring layer via an insulating layer.

以上のように構成されている本実施の形態に関わる電力変換装置は、浮遊コンデンサの充放電電流による、配線、半導体スイッチング素子などの発熱を抑えつつ、高周波での基板配線の抵抗増加を効果的に抑制することができる。さらに、変換効率の低下を抑制し、冷却器の小型化、低コスト化が可能となり、電力変換装置の小型化、高効率化が実現可能となる。   The power converter according to the present embodiment configured as described above effectively suppresses heat generation of wiring, semiconductor switching elements, etc. due to the charging / discharging current of the floating capacitor and effectively increases the resistance of the substrate wiring at high frequencies. Can be suppressed. Further, a reduction in the conversion efficiency is suppressed, the size and cost of the cooler can be reduced, and the size and efficiency of the power converter can be reduced.

実施の形態２．
図１８は、本実施の形態に関わる、トランス１次側配線２０１ａ、トランス１次側配線２０１ｂ、トランス２次側配線２０２ａ、および、トランス２次側配線２０２ｂの配置を示している。トランス１次側配線２０１ａの下層には、絶縁層を介して、シールド導体配線３０１ａが形成されている。トランス１次側配線２０１ｂの下層には、絶縁層を介して、シールド導体配線３０１ｂが形成されている。トランス２次側配線２０２ａの下層には、絶縁層を介して、シールド導体配線３０２ａが形成されている。トランス２次側配線２０２ｂの下層には、絶縁層を介して、シールド導体配線３０２ｂが形成されている。 Embodiment 2. FIG.
FIG. 18 shows an arrangement of a transformer primary wiring 201a, a transformer primary wiring 201b, a transformer secondary wiring 202a, and a transformer secondary wiring 202b according to the present embodiment. A shield conductor wiring 301a is formed below the transformer primary wiring 201a via an insulating layer. Under the transformer primary-side wiring 201b, a shield conductor wiring 301b is formed via an insulating layer. Under the transformer secondary-side wiring 202a, a shield conductor wiring 302a is formed via an insulating layer. A shield conductor wiring 302b is formed below the transformer secondary wiring 202b via an insulating layer.

本実施の形態の構成にすると、実施の形態１の構成よりも配線間の浮遊コンデンサをさらに小さくすることができる。なお、図中の「Ｓ」は、半導体スイッチング素子１０２ａ〜半導体スイッチング素子１０２ｄのソース端子を、図中の「Ｄ」は、半導体スイッチング素子１０２ａ〜半導体スイッチング素子１０２ｄのドレイン端子を、それぞれ示している。また、図中の「Ａ」は、整流素子１０４ａ〜整流素子１０４ｄのアノードを、図中の「Ｋ」は、整流素子１０４ａ〜整流素子１０４ｄのカソードを、それぞれ示している。   According to the configuration of the present embodiment, the floating capacitor between the wirings can be further reduced as compared with the configuration of the first embodiment. Note that “S” in the figure indicates the source terminals of the semiconductor switching elements 102a to 102d, and “D” in the figure indicates the drain terminals of the semiconductor switching elements 102a to 102d. . Further, “A” in the figure indicates the anode of the rectifying element 104a to the rectifying element 104d, and “K” in the figure indicates the cathode of the rectifying element 104a to the rectifying element 104d.

フルブリッジ型ＤＣ／ＤＣコンバータ（電力変換装置１００）の電子回路は、複数の配線層からなる多層配線基板１０に実装されている。図１９は、本実施の形態に関わる多層配線基板１０の断面を概略的に示している。複数の配線層からなる多層配線基板１０には、半導体スイッチング素子を有するスイッチング回路などを実装している。多層配線基板１０は、絶縁層１０ａ、配線層１０ｂ、絶縁層１０ｃ、配線層１０ｄ、絶縁層１０ｅなどから構成されている。   The electronic circuit of the full-bridge DC / DC converter (power conversion device 100) is mounted on a multilayer wiring board 10 including a plurality of wiring layers. FIG. 19 schematically shows a cross section of the multilayer wiring board 10 according to the present embodiment. A switching circuit having semiconductor switching elements and the like are mounted on the multilayer wiring board 10 including a plurality of wiring layers. The multilayer wiring board 10 includes an insulating layer 10a, a wiring layer 10b, an insulating layer 10c, a wiring layer 10d, an insulating layer 10e, and the like.

トランス１次側配線２０１ａとトランス１次側配線２０１ｂが、多層配線基板１０の同層（配線層１０ｄ）に形成されている。シールド導体配線３０１ａ（第１のシールド導体配線）とシールド導体配線３０１ｂ（第２のシールド導体配線）は、多層配線基板１０の配線層１０ｂ（シールド導体配線層）に形成されている。シールド導体配線３０１ａは、トランス１次側配線２０１ａに対し、多層配線基板の平面視で重ねるように配置している。シールド導体配線３０１ｂは、トランス１次側配線２０１ｂに対し、多層配線基板の平面視で重ねるように配置している。   The transformer primary wiring 201a and the transformer primary wiring 201b are formed in the same layer (wiring layer 10d) of the multilayer wiring board 10. The shield conductor wire 301a (first shield conductor wire) and the shield conductor wire 301b (second shield conductor wire) are formed in the wiring layer 10b (shield conductor wire layer) of the multilayer wiring board 10. The shield conductor wiring 301a is disposed so as to overlap the transformer primary wiring 201a in a plan view of the multilayer wiring board. The shield conductor wiring 301b is disposed so as to overlap the transformer primary wiring 201b in a plan view of the multilayer wiring board.

トランス２次側配線２０２ａとトランス２次側配線２０２ｂが、多層配線基板１０の同層（配線層１０ｄ）に形成されている。シールド導体配線３０２ａ（第１のシールド導体配線）とシールド導体配線３０２ｂ（第２のシールド導体配線）は、多層配線基板１０の配線層１０ｂ（シールド導体配線層）に形成されている。シールド導体配線３０２ａは、トランス２次側配線２０２ａに対し、多層配線基板の平面視で重ねるように配置している。シールド導体配線３０２ｂは、トランス２次側配線２０２ｂに対し、多層配線基板の平面視で重ねるように配置している。   The transformer secondary-side wiring 202a and the transformer secondary-side wiring 202b are formed on the same layer (wiring layer 10d) of the multilayer wiring board 10. The shield conductor wire 302a (first shield conductor wire) and the shield conductor wire 302b (second shield conductor wire) are formed on the wiring layer 10b (shield conductor wire layer) of the multilayer wiring board 10. The shield conductor wiring 302a is arranged so as to overlap the transformer secondary wiring 202a in a plan view of the multilayer wiring board. The shield conductor wiring 302b is disposed so as to overlap the transformer secondary wiring 202b in a plan view of the multilayer wiring board.

シールド導体配線３０１ａ、シールド導体配線３０１ｂ、シールド導体配線３０２ａ、およびシールド導体配線３０２ｂには、スイッチング回路の電流が流れない。トランス１次側配線２０１ａおよびトランス１次側配線２０１ｂを重ねずに配置することで、配線間の浮遊コンデンサ容量を低減し、浮遊コンデンサの充放電電流を抑制することができる。同様に、トランス２次側配線２０２ａおよびトランス２次側配線２０２ｂを重ねずに配置することで、配線間の浮遊コンデンサ容量を低減し、浮遊コンデンサの充放電電流を抑制することができる。   No current of the switching circuit flows through the shield conductor lines 301a, 301b, 302a, and 302b. By arranging the transformer primary-side wiring 201a and the transformer primary-side wiring 201b without overlapping, the capacitance of the floating capacitor between the wirings can be reduced, and the charging / discharging current of the floating capacitor can be suppressed. Similarly, by arranging the transformer secondary-side wiring 202a and the transformer secondary-side wiring 202b without overlapping, the capacitance of the floating capacitor between the wirings can be reduced and the charge / discharge current of the floating capacitor can be suppressed.

また、シールド導体配線３０１ａをトランス１次側配線２０１ａに対し多層配線基板の平面視で重ねて配置し、しかもシールド導体配線３０１ｂをトランス１次側配線２０１ｂに対し多層配線基板の平面視で重ねて配置することで、高周波での配線抵抗が減少でき、基板配線の発熱を抑制することができる。また、シールド導体配線３０２ａをトランス２次側配線２０２ａに対し多層配線基板の平面視で重ねて配置し、しかもシールド導体配線３０２ｂをトランス２次側配線２０２ｂに対し多層配線基板の平面視で重ねて配置することで、高周波での配線抵抗が減少でき、基板配線の発熱を抑制することができる。   Further, the shield conductor wiring 301a is arranged so as to overlap with the transformer primary side wiring 201a in plan view of the multilayer wiring board, and the shield conductor wiring 301b is overlapped with the transformer primary side wiring 201b in plan view of the multilayer wiring board. By arranging, the wiring resistance at high frequency can be reduced, and the heat generation of the substrate wiring can be suppressed. Also, the shield conductor wiring 302a is disposed on the transformer secondary-side wiring 202a in a plan view of the multilayer wiring board, and the shield conductor wiring 302b is placed on the transformer secondary-side wiring 202b in the plan view of the multilayer wiring board. By arranging, the wiring resistance at high frequency can be reduced, and the heat generation of the substrate wiring can be suppressed.

図２０Ａは、本実施の形態における、トランス１次側配線２０１ａ、トランス１次側配線２０１ｂ、シールド導体配線３０１ａ（第１のシールド導体配線）、および、シールド導体配線３０１ｂ（第２のシールド導体配線）の配置を模式的に示している平面図である。図２０Ｂは、本実施の形態における、トランス１次側配線２０１ａ、トランス１次側配線２０１ｂ、シールド導体配線３０１ａ、および、シールド導体配線３０１ｂの配置を模式的に示している断面図である。   FIG. 20A shows transformer primary-side wiring 201a, transformer primary-side wiring 201b, shielded conductor wiring 301a (first shielded conductor wiring), and shielded conductor wiring 301b (second shielded conductor wiring) in the present embodiment. FIG. 2 is a plan view schematically showing the arrangement of FIG. FIG. 20B is a cross-sectional view schematically showing the arrangement of the transformer primary wiring 201a, the transformer primary wiring 201b, the shield conductor wiring 301a, and the shield conductor wiring 301b in the present embodiment.

トランス１次側配線２０１ａおよび２０１ｂを多層配線基板の平面視で重ねずに配置し、シールド導体配線３０１ａをトランス１次側配線２０１ａに対し、多層配線基板の平面視で重ねるように配置している。同じく、シールド導体配線３０１ｂをトランス１次側配線２０１ｂに対し、多層配線基板の平面視で重ねるように配置し、シールド導体配線３０１ａおよび３０１ｂは多層配線基板の平面視で重ならないように配置している。   The transformer primary-side wirings 201a and 201b are arranged so as not to overlap in a plan view of the multilayer wiring board, and the shield conductor wiring 301a is arranged so as to overlap the transformer primary-side wiring 201a in a plan view of the multilayer wiring board. . Similarly, the shield conductor wiring 301b is arranged so as to overlap the transformer primary wiring 201b in plan view of the multilayer wiring board, and the shield conductor wirings 301a and 301b are arranged so as not to overlap in plan view of the multilayer wiring board. I have.

平面図（図２０Ａ）の矢印は、絶縁トランスの１次側電流Ｉ１０３ａの向きを表している。トランス１次側配線２０１ａでは、断面図（図２０Ｂ）の裏側から表側へ電流が流れている。トランス１次側配線２０１ｂでは、断面図（図２０Ｂ）の表側から裏側へ電流が流れている。また、断面図の斜線部４０１ａおよび斜線部４０１ｂは、トランス１次側配線２０１ａおよびトランス１次側配線２０１ｂの内、電流密度が高い箇所を示している。 The arrow in the plan view (FIG. 20A) indicates the direction of the primary current I 103a of the insulating transformer. In the transformer primary-side wiring 201a, a current flows from the back side of the cross-sectional view (FIG. 20B) to the front side. In the transformer primary-side wiring 201b, a current flows from the front side to the back side in the cross-sectional view (FIG. 20B). In addition, hatched portions 401a and 401b in the cross-sectional views indicate locations where the current density is high in the transformer primary wiring 201a and the transformer primary wiring 201b.

図２１は、本実施の形態における、配線間に生じる浮遊コンデンサの概略回路図を示している。配線間の浮遊コンデンサの合成容量は、図１４に示されている式（５）で表される。ここで、容量Ｃ５０３は、トランス１次側配線２０１ａとトランス１次側配線２０１ｂの間の浮遊コンデンサ５０３の容量を表している。容量Ｃ５０４は、トランス１次側配線２０１ａとシールド導体配線３０１ａの間の浮遊コンデンサ５０４の容量を表している。容量Ｃ５０５は、シールド導体配線３０１ａとシールド導体配線３０１ｂの間の浮遊コンデンサ５０５の容量を表している。容量Ｃ５０６は、トランス１次側配線２０１ｂとシールド導体配線３０１ｂの間の浮遊コンデンサ５０６の容量を表している。 FIG. 21 is a schematic circuit diagram of a floating capacitor generated between wirings in the present embodiment. The combined capacitance of the floating capacitor between the wirings is represented by equation (5) shown in FIG. Here, the capacitance C 503 represents the capacitance of the floating capacitor 503 between the transformer primary wiring 201a and the transformer primary wiring 201b. The capacitance C 504 indicates the capacitance of the floating capacitor 504 between the transformer primary wiring 201a and the shield conductor wiring 301a. The capacitance C 505 indicates the capacitance of the floating capacitor 505 between the shield conductor wiring 301a and the shield conductor wiring 301b. The capacitance C 506 represents the capacitance of the floating capacitor 506 between the transformer primary wiring 201b and the shield conductor wiring 301b.

容量Ｃ５０４および容量Ｃ５０６を構成する配線対向面積（ｓ）は、配線幅ｗ×配線長ｌとなる。容量Ｃ５０３および容量Ｃ５０５を構成する配線対向面積（ｓ）は、配線厚みｔ×配線長ｌとなる。上述した通り、配線幅ｗと配線厚みｔは、配線幅ｗ＞＞配線厚みｔとなるので、式（１）および式（３）より、容量Ｃ５０４、容量Ｃ５０６＞＞容量Ｃ５０３、容量Ｃ５０５となる。よって、式（４）に比べ、式（５）は小さくなり、浮遊コンデンサの合成容量を小さくすることができる。これにより、浮遊コンデンサの充放電電流による、配線、半導体スイッチング素子などの発熱を抑えつつ、高周波での基板配線の抵抗増加を効果的に抑制することができる。さらに、変換効率の低下を抑制し、冷却器の小型化、低コスト化が可能となり、電力変換装置の小型化、高効率化が実現可能となる。 The wiring facing area (s) constituting the capacitors C 504 and C 506 is equal to the wiring width w × the wiring length l. The wiring facing area (s) constituting the capacitors C 503 and C 505 is equal to the wiring thickness t × the wiring length l. As described above, since the wiring width w and the wiring thickness t satisfy the wiring width w >> the wiring thickness t, the capacitance C 504 , the capacitance C 506 >> the capacitance C 503 , and the capacitance C 504 and C 503 are obtained from Expressions (1) and (3). C505 . Therefore, the expression (5) becomes smaller than the expression (4), and the combined capacitance of the floating capacitors can be reduced. As a result, it is possible to effectively suppress the increase in the resistance of the substrate wiring at a high frequency while suppressing the heat generation of the wiring and the semiconductor switching element due to the charging / discharging current of the floating capacitor. Further, a reduction in the conversion efficiency is suppressed, the size and cost of the cooler can be reduced, and the size and efficiency of the power converter can be reduced.

実施の形態３．
図２２は、本実施の形態に関わる、トランス１次側配線２０１ａ、トランス１次側配線２０１ｂ、トランス２次側配線２０２ａ、および、トランス２次側配線２０２ｂの配置を示している。トランス１次側配線２０１ａは、下層には絶縁層を介してシールド導体配線３０１ａが、上層には絶縁層を介してシールド導体配線３０１ｃが形成されている。トランス１次側配線２０１ｂは、下層には絶縁層を介してシールド導体配線３０１ｂが、上層には絶縁層を介してシールド導体配線３０１ｄが形成されている。 Embodiment 3 FIG.
FIG. 22 shows the arrangement of the transformer primary wiring 201a, the transformer primary wiring 201b, the transformer secondary wiring 202a, and the transformer secondary wiring 202b according to the present embodiment. In the transformer primary-side wiring 201a, a shield conductor wiring 301a is formed in a lower layer via an insulating layer, and a shield conductor wiring 301c is formed in an upper layer via an insulating layer. The transformer primary-side wiring 201b has a shield conductor wiring 301b formed on the lower layer via an insulating layer, and a shield conductor wiring 301d formed on the upper layer via an insulating layer.

トランス２次側配線２０２ａは、下層には絶縁層を介してシールド導体配線３０２ａが、上層には絶縁層を介してシールド導体配線３０２ｃが形成されている。トランス２次側配線２０２ｂは、下層には絶縁層を介してシールド導体配線３０２ｂが、上層には絶縁層を介してシールド導体配線３０２ｄが形成されている。本実施の形態の構成にすると、実施の形態１の構成よりも、高周波での配線の抵抗を減少することができる。   In the transformer secondary-side wiring 202a, a shield conductor wiring 302a is formed in a lower layer via an insulating layer, and a shield conductor wiring 302c is formed in an upper layer via an insulating layer. In the transformer secondary-side wiring 202b, a shield conductor wiring 302b is formed in a lower layer via an insulating layer, and a shield conductor wiring 302d is formed in an upper layer via an insulating layer. According to the structure of the present embodiment, the resistance of the wiring at a high frequency can be reduced as compared with the structure of the first embodiment.

なお、図中の「Ｓ」は、半導体スイッチング素子１０２ａ〜半導体スイッチング素子１０２ｄのソース端子を、図中の「Ｄ」は、半導体スイッチング素子１０２ａ〜半導体スイッチング素子１０２ｄのドレイン端子を、それぞれ示している。また、図中の「Ａ」は、整流素子１０４ａ〜整流素子１０４ｄのアノードを、図中の「Ｋ」は、整流素子１０４ａ〜整流素子１０４ｄのカソードを、それぞれ示している。   Note that “S” in the figure indicates the source terminals of the semiconductor switching elements 102a to 102d, and “D” in the figure indicates the drain terminals of the semiconductor switching elements 102a to 102d. . Further, “A” in the figure indicates the anode of the rectifying element 104a to the rectifying element 104d, and “K” in the figure indicates the cathode of the rectifying element 104a to the rectifying element 104d.

以上説明したように、トランス１次側配線２０１ａおよびトランス１次側配線２０１ｂの下層に、シールド導体配線３０１ａおよびシールド導体配線３０１ｂを配線し、上層に、シールド導体配線３０１ｃおよびシールド導体配線３０１ｄを配線している。本実施の形態では、以下に示すように、トランス１次側配線２０１とシールド導体配線３０１を、交互に配線することもできる。交互配線を行うことで、さらに、高周波での配線の抵抗を減少することができる。また、トランス２次側配線２０２とシールド導体配線３０２を、交互に配線することで、さらに、高周波での配線の抵抗を減少することができる。   As described above, the shield conductor wiring 301a and the shield conductor wiring 301b are wired below the transformer primary wiring 201a and the transformer primary wiring 201b, and the shield conductor wiring 301c and the shield conductor wiring 301d are wired above. are doing. In the present embodiment, as shown below, the transformer primary-side wiring 201 and the shield conductor wiring 301 can be alternately wired. By performing the alternate wiring, the resistance of the wiring at a high frequency can be further reduced. Further, by alternately arranging the transformer secondary-side wiring 202 and the shield conductor wiring 302, the resistance of the wiring at a high frequency can be further reduced.

フルブリッジ型ＤＣ／ＤＣコンバータ（電力変換装置１００）の電子回路は、複数の配線層からなる多層配線基板１０に実装されている。図２３は、交互配線された多層配線基板１０の断面をより具体的に示している。複数の配線層からなる多層配線基板１０には、半導体スイッチング素子を有するスイッチング回路などを実装している。多層配線基板１０は、絶縁層１０ａ、配線層１０ｂ（シールド導体配線層）、絶縁層１０ｃ、配線層１０ｄ（トランス１次側配線層ならびにトランス２次側配線層）、絶縁層１０ｅ、配線層１０ｆ（第２のシールド導体配線層）、絶縁層１０ｇ、配線層１０ｈ（トランス１次側配線層ならびにトランス２次側配線層）、絶縁層１０ｉ、配線層１０ｊ（第３のシールド導体配線層）、絶縁層１０ｋなどから構成されている。配線層１０ｄ（トランス１次側配線層ならびにトランス２次側配線層）は、配線層１０ｂ（シールド導体配線層）と配線層１０ｆ（第２のシールド導体配線層）の間に挟まれている。   The electronic circuit of the full-bridge DC / DC converter (power conversion device 100) is mounted on a multilayer wiring board 10 including a plurality of wiring layers. FIG. 23 more specifically shows a cross section of the multilayer wiring board 10 in which the wirings are alternately wired. A switching circuit having semiconductor switching elements and the like are mounted on the multilayer wiring board 10 including a plurality of wiring layers. The multilayer wiring board 10 includes an insulating layer 10a, a wiring layer 10b (shield conductor wiring layer), an insulating layer 10c, a wiring layer 10d (transformer primary wiring layer and transformer secondary wiring layer), an insulating layer 10e, and a wiring layer 10f. (Second shield conductor wiring layer), insulating layer 10g, wiring layer 10h (transformer primary wiring layer and transformer secondary wiring layer), insulating layer 10i, wiring layer 10j (third shield conductor wiring layer), It is composed of an insulating layer 10k and the like. The wiring layer 10d (transformer primary wiring layer and transformer secondary wiring layer) is sandwiched between the wiring layer 10b (shield conductor wiring layer) and the wiring layer 10f (second shield conductor wiring layer).

シールド導体配線３０１ａ（第１のシールド導体配線）とシールド導体配線３０１ｂ（第２のシールド導体配線）は、多層配線基板１０の配線層１０ｂ（シールド導体配線層）に形成されている。トランス１次側配線２０１ａ（第１のトランス１次側配線）とトランス１次側配線２０１ｂ（第２のトランス１次側配線）が、多層配線基板１０の配線層１０ｄ（トランス１次側配線層）に形成されている。シールド導体配線３０１ｃ（第３のシールド導体配線）とシールド導体配線３０１ｄ（第４のシールド導体配線）は、多層配線基板１０の配線層１０ｆ（第２のシールド導体配線層）に形成されている。トランス１次側配線２０１ｃ（第３のトランス１次側配線）およびトランス１次側配線２０１ｄ（第４のトランス１次側配線）が、多層配線基板１０の配線層１０ｈに形成されている。シールド導体配線３０１ｅ（第５のシールド導体配線）およびシールド導体配線３０１ｆ（第６のシールド導体配線）は、多層配線基板１０の配線層１０ｊに形成されている。   The shield conductor wire 301a (first shield conductor wire) and the shield conductor wire 301b (second shield conductor wire) are formed in the wiring layer 10b (shield conductor wire layer) of the multilayer wiring board 10. The transformer primary wiring 201a (first transformer primary wiring) and the transformer primary wiring 201b (second transformer primary wiring) are connected to the wiring layer 10d (transformer primary wiring layer) of the multilayer wiring board 10. ). The shield conductor wiring 301c (third shield conductor wiring) and the shield conductor wiring 301d (fourth shield conductor wiring) are formed on the wiring layer 10f (second shield conductor wiring layer) of the multilayer wiring board 10. The transformer primary side wiring 201c (third transformer primary side wiring) and the transformer primary side wiring 201d (fourth transformer primary side wiring) are formed in the wiring layer 10h of the multilayer wiring board 10. The shield conductor wire 301e (fifth shield conductor wire) and the shield conductor wire 301f (sixth shield conductor wire) are formed on the wiring layer 10j of the multilayer wiring board 10.

同様に、シールド導体配線３０２ａ（第１のシールド導体配線）とシールド導体配線３０２ｂ（第２のシールド導体配線）は、多層配線基板１０の配線層１０ｂ（シールド導体配線層）に形成されている。トランス２次側配線２０２ａ（第１のトランス２次側配線）とトランス２次側配線２０２ｂ（第２のトランス２次側配線）が、多層配線基板１０の配線層１０ｄ（トランス２次側配線層）に形成されている。シールド導体配線３０２ｃ（第３のシールド導体配線）とシールド導体配線３０２ｄ（第４のシールド導体配線）は、多層配線基板１０の配線層１０ｆ（第２のシールド導体配線層）に形成されている。トランス２次側配線２０２ｃ（第３のトランス２次側配線）およびトランス２次側配線２０２ｄ（第４のトランス２次側配線）が、多層配線基板１０の配線層１０ｈに形成されている。シールド導体配線３０２ｅ（第５のシールド導体配線）およびシールド導体配線３０２ｆ（第６のシールド導体配線）は、多層配線基板１０の配線層１０ｊに形成されている。   Similarly, the shield conductor wiring 302a (first shield conductor wiring) and the shield conductor wiring 302b (second shield conductor wiring) are formed on the wiring layer 10b (shield conductor wiring layer) of the multilayer wiring board 10. The transformer secondary wiring 202a (first transformer secondary wiring) and the transformer secondary wiring 202b (second transformer secondary wiring) are connected to the wiring layer 10d (transformer secondary wiring layer) of the multilayer wiring board 10. ). The shield conductor wiring 302c (third shield conductor wiring) and the shield conductor wiring 302d (fourth shield conductor wiring) are formed on the wiring layer 10f (second shield conductor wiring layer) of the multilayer wiring board 10. A transformer secondary wiring 202c (third transformer secondary wiring) and a transformer secondary wiring 202d (fourth transformer secondary wiring) are formed on the wiring layer 10h of the multilayer wiring board 10. The shield conductor wiring 302e (fifth shield conductor wiring) and the shield conductor wiring 302f (sixth shield conductor wiring) are formed on the wiring layer 10j of the multilayer wiring board 10.

トランス１次側配線２０１ａおよびトランス１次側配線２０１ｂを重ねずに配置することで、配線間の浮遊コンデンサ容量を低減し、浮遊コンデンサの充放電電流を抑制することができる。同様に、トランス２次側配線２０２ａおよびトランス２次側配線２０２ｂを重ねずに配置することで、配線間の浮遊コンデンサ容量を低減し、浮遊コンデンサの充放電電流を抑制することができる。   By arranging the transformer primary-side wiring 201a and the transformer primary-side wiring 201b without overlapping, the capacitance of the floating capacitor between the wirings can be reduced, and the charging / discharging current of the floating capacitor can be suppressed. Similarly, by arranging the transformer secondary-side wiring 202a and the transformer secondary-side wiring 202b without overlapping, the capacitance of the floating capacitor between the wirings can be reduced and the charge / discharge current of the floating capacitor can be suppressed.

また、シールド導体配線３０１ａとシールド導体配線３０１ｃをトランス１次側配線２０１ａに対し多層配線基板の平面視で重ねて配置し、しかもシールド導体配線３０１ｂとシールド導体配線３０１ｄをトランス１次側配線２０１ｂに対し多層配線基板の平面視で重ねて配置することで、高周波での配線抵抗が減少でき、基板配線の発熱を抑制することができる。また、シールド導体配線３０２ａとシールド導体配線３０２ｃをトランス２次側配線２０２ａに対し多層配線基板の平面視で重ねて配置し、しかもシールド導体配線３０２ｂとシールド導体配線３０２ｄをトランス２次側配線２０２ｂに対し多層配線基板の平面視で重ねて配置することで、高周波での配線抵抗が減少でき、基板配線の発熱を抑制することができる。   Further, the shield conductor wiring 301a and the shield conductor wiring 301c are arranged so as to overlap the transformer primary wiring 201a in plan view of the multilayer wiring board, and the shield conductor wiring 301b and the shield conductor wiring 301d are connected to the transformer primary wiring 201b. On the other hand, by arranging the multilayer wiring boards in a plan view, the wiring resistance at high frequencies can be reduced, and the heat generation of the board wirings can be suppressed. In addition, the shield conductor wiring 302a and the shield conductor wiring 302c are arranged so as to overlap the transformer secondary wiring 202a in a plan view of the multilayer wiring board, and the shield conductor wiring 302b and the shield conductor wiring 302d are connected to the transformer secondary wiring 202b. On the other hand, by arranging the multilayer wiring boards in a plan view, the wiring resistance at high frequencies can be reduced, and the heat generation of the board wirings can be suppressed.

図２４Ａは、本実施の形態における、トランス１次側配線２０１ａおよびトランス１次側配線２０１ｂの配置を模式的に示している平面図である。図２４Ｂは、本実施の形態における、トランス１次側配線２０１ａおよびトランス１次側配線２０１ｂの配置を模式的に示している断面図である。トランス１次側配線２０１ａおよびトランス１次側配線２０１ｂを多層配線基板の平面視で重ねずに配置し、さらに、シールド導体配線３０１ａおよびシールド導体配線３０１ｂを、多層配線基板の平面視で重ならないように配置している。シールド導体配線３０１ａをトランス１次側配線２０１ａに対し、多層配線基板の平面視で重ねるように配置している。シールド導体配線３０１ｂをトランス１次側配線２０１ｂに対し、多層配線基板の平面視で重ねるように配置している。   FIG. 24A is a plan view schematically showing the arrangement of the transformer primary side wiring 201a and the transformer primary side wiring 201b in the present embodiment. FIG. 24B is a cross-sectional view schematically showing the arrangement of the transformer primary wiring 201a and the transformer primary wiring 201b in the present embodiment. The transformer primary-side wiring 201a and the transformer primary-side wiring 201b are arranged without overlapping in a plan view of the multilayer wiring board, and the shield conductor wiring 301a and the shield conductor wiring 301b are not overlapped in a plan view of the multilayer wiring board. Has been placed. The shield conductor wiring 301a is disposed so as to overlap the transformer primary wiring 201a in a plan view of the multilayer wiring board. The shield conductor wiring 301b is arranged so as to overlap the transformer primary wiring 201b in a plan view of the multilayer wiring board.

同じく、トランス１次側配線２０１ｃおよびトランス１次側配線２０１ｄを多層配線基板の平面視で重ねずに配置し、さらに、シールド導体配線３０１ｃおよびシールド導体配線３０１ｄを、多層配線基板の平面視で重ならないように配置している。シールド導体配線３０１ｃをトランス１次側配線２０１ｃに対し、多層配線基板の平面視で重ねるように配置している。シールド導体配線３０１ｄをトランス１次側配線２０１ｄに対し、多層配線基板の平面視で重ねるように配置している。   Similarly, the transformer primary side wiring 201c and the transformer primary side wiring 201d are arranged without overlapping in a plan view of the multilayer wiring board, and the shield conductor wiring 301c and the shield conductor wiring 301d are overlapped in a plan view of the multilayer wiring board. It is arranged so that it does not become. The shield conductor wiring 301c is disposed so as to overlap the transformer primary wiring 201c in a plan view of the multilayer wiring board. The shield conductor wiring 301d is disposed so as to overlap the transformer primary wiring 201d in a plan view of the multilayer wiring board.

また、シールド導体配線３０１ｅおよびシールド導体配線３０１ｆを、多層配線基板の平面視で重ならないように配置している。シールド導体配線３０１ｅをトランス１次側配線２０１ｃに対し、多層配線基板の平面視で重ねるように配置している。シールド導体配線３０１ｆをトランス１次側配線２０１ｄに対し、多層配線基板の平面視で重ねるように配置している。したがって、本実施の形態では、トランス１次側配線２０１とシールド導体配線３０１を交互に配線している。   Further, the shield conductor wiring 301e and the shield conductor wiring 301f are arranged so as not to overlap in a plan view of the multilayer wiring board. The shield conductor wiring 301e is arranged so as to overlap the transformer primary wiring 201c in plan view of the multilayer wiring board. The shield conductor wiring 301f is arranged so as to overlap the transformer primary-side wiring 201d in plan view of the multilayer wiring board. Therefore, in the present embodiment, the transformer primary side wiring 201 and the shield conductor wiring 301 are alternately wired.

平面図（図２４Ａ）の矢印は、絶縁トランスの１次側電流Ｉ１０３ａの向きを表している。トランス１次側配線２０１ａおよびトランス１次側配線２０１ｃでは、断面図（図２４Ｂ）の裏側から表側へ電流が流れている。トランス１次側配線２０１ｂおよびトランス１次側配線２０１ｄでは、断面図（図２４Ｂ）の表側から裏側へ電流が流れている。また、断面図の斜線部４０１ａは、トランス１次側配線２０１ａおよびトランス１次側配線２０１ｃの内、電流密度が高い箇所を示している。また、断面図の斜線部４０１ｂは、トランス１次側配線２０１ｂおよびトランス１次側配線２０１ｄの内、電流密度が高い箇所を示している。 The arrow in the plan view (FIG. 24A) indicates the direction of the primary current I 103a of the insulating transformer. In the transformer primary side wiring 201a and the transformer primary side wiring 201c, a current flows from the back side to the front side in the cross-sectional view (FIG. 24B). In the transformer primary-side wiring 201b and the transformer primary-side wiring 201d, current flows from the front side to the back side in the cross-sectional view (FIG. 24B). Further, a hatched portion 401a in the cross-sectional view indicates a portion where the current density is high in the transformer primary side wiring 201a and the transformer primary side wiring 201c. Further, a hatched portion 401b in the cross-sectional view indicates a portion where the current density is high in the transformer primary side wiring 201b and the transformer primary side wiring 201d.

シールド導体配線３０１をトランス１次側配線２０１に対し、交互に、または上下に配置することで、シールド導体配線３０１方向への絶縁トランスの１次側電流Ｉ１０３ａの変化により発生する磁束φ１０３ａおよび渦電流Ｉｅを抑制することができる。また、シールド導体配線３０２をトランス２次側配線２０２に対し、交互に、または上下に配置することで、シールド導体配線３０２方向への絶縁トランスの１次側電流Ｉ１０３ａの変化により発生する磁束φ１０３ａおよび渦電流Ｉｅを抑制することができる。 By arranging the shield conductor wiring 301 alternately or vertically above and below the transformer primary wiring 201, the magnetic flux φ 103a generated by a change in the primary current I 103a of the insulating transformer in the direction of the shield conductor wiring 301 and The eddy current Ie can be suppressed. Also, by arranging the shield conductor wiring 302 alternately or vertically above and below the transformer secondary wiring 202, the magnetic flux φ generated by the change in the primary current I 103a of the insulating transformer in the direction of the shield conductor wiring 302. 103a and the eddy current Ie can be suppressed.

さらに、図の斜線部４０１ａおよび斜線部４０１ｂのように、シールド導体配線３０１と重なっている面にも電流が流れるようになる。つまり、シールド導体配線３０１およびトランス１次側配線２０１を交互に、または上下に配置することで、片側に配置している場合より、電流が流れる断面積が増え、より高周波での配線抵抗が減少できる。同じく、シールド導体配線３０２およびトランス２次側配線２０２を交互に、または上下に配置することで、片側に配置している場合より、電流が流れる断面積が増え、より高周波での配線抵抗が減少できる。   Further, the current also flows on the surface overlapping with the shield conductor wiring 301 as shown by the hatched portions 401a and 401b in the drawing. That is, by arranging the shield conductor wiring 301 and the transformer primary side wiring 201 alternately or vertically, the cross-sectional area through which current flows increases and the wiring resistance at higher frequencies decreases as compared with the case where the shield conductor wiring 301 and the transformer primary wiring 201 are arranged on one side. it can. Similarly, by arranging the shield conductor wiring 302 and the transformer secondary side wiring 202 alternately or vertically, the cross-sectional area through which the current flows increases and the wiring resistance at higher frequencies decreases as compared to the case where the shield conductor wiring 302 and the transformer secondary wiring 202 are arranged on one side. it can.

実施の形態４．
図２５は、本実施の形態に関わる、トランス１次側配線２０１ａ、トランス１次側配線２０１ｂ、トランス２次側配線２０２ａ、および、トランス２次側配線２０２ｂの配置を示している。トランス１次側配線２０１ａの下層には、絶縁層を介して、シールド導体配線３０１ａが形成されている。トランス１次側配線２０１ｂの上層には、絶縁層を介して、シールド導体配線３０１ｂが形成されている。トランス２次側配線２０２ａの下層には、絶縁層を介して、シールド導体配線３０２ａが形成されている。トランス２次側配線２０２ｂの上層には、絶縁層を介して、シールド導体配線３０２ｂが形成されている。 Embodiment 4 FIG.
FIG. 25 shows the arrangement of the transformer primary wiring 201a, the transformer primary wiring 201b, the transformer secondary wiring 202a, and the transformer secondary wiring 202b according to the present embodiment. A shield conductor wiring 301a is formed below the transformer primary wiring 201a via an insulating layer. A shield conductor wiring 301b is formed above the transformer primary wiring 201b via an insulating layer. Under the transformer secondary-side wiring 202a, a shield conductor wiring 302a is formed via an insulating layer. A shield conductor wiring 302b is formed above the transformer secondary wiring 202b via an insulating layer.

本実施の形態の構成にすると、実施の形態１の構成よりも配線間の浮遊コンデンサをさらに小さくすることができる。なお、図中の「Ｓ」は、半導体スイッチング素子１０２ａ〜半導体スイッチング素子１０２ｄのソース端子を、図中の「Ｄ」は、半導体スイッチング素子１０２ａ〜半導体スイッチング素子１０２ｄのドレイン端子を、それぞれ示している。また、図中の「Ａ」は、整流素子１０４ａ〜整流素子１０４ｄのアノードを、図中の「Ｋ」は、整流素子１０４ａ〜整流素子１０４ｄのカソードを、それぞれ示している。   According to the configuration of the present embodiment, the floating capacitor between the wirings can be further reduced as compared with the configuration of the first embodiment. Note that “S” in the figure indicates the source terminals of the semiconductor switching elements 102a to 102d, and “D” in the figure indicates the drain terminals of the semiconductor switching elements 102a to 102d. . Further, “A” in the figure indicates the anode of the rectifying element 104a to the rectifying element 104d, and “K” in the figure indicates the cathode of the rectifying element 104a to the rectifying element 104d.

フルブリッジ型ＤＣ／ＤＣコンバータ（電力変換装置１００）の電子回路は、複数の配線層からなる多層配線基板１０に実装されている。図２６は、本実施の形態に関わる多層配線基板１０の断面をより具体的に示している。複数の配線層からなる多層配線基板１０には、半導体スイッチング素子を有するスイッチング回路などを実装している。多層配線基板１０は、絶縁層１０ａ、配線層１０ｂ、絶縁層１０ｃ、配線層１０ｄ、絶縁層１０ｅなどから構成されている。   The electronic circuit of the full-bridge DC / DC converter (power conversion device 100) is mounted on a multilayer wiring board 10 including a plurality of wiring layers. FIG. 26 shows a cross section of the multilayer wiring board 10 according to the present embodiment more specifically. A switching circuit having semiconductor switching elements and the like are mounted on the multilayer wiring board 10 including a plurality of wiring layers. The multilayer wiring board 10 includes an insulating layer 10a, a wiring layer 10b, an insulating layer 10c, a wiring layer 10d, an insulating layer 10e, and the like.

シールド導体配線３０１ａ（第１のシールド導体配線）とトランス１次側配線２０１ｂ（第１のトランス１次側配線）が、多層配線基板１０の配線層１０ｂ（第１の配線層）に形成されている。トランス１次側配線２０１ａ（第２のトランス１次側配線）とシールド導体配線３０１ｂ（第２のシールド導体配線）が、多層配線基板１０の配線層１０ｄ（第２の配線層）に形成されている。配線層１０ｂ（第１の配線層）は、配線層１０ｄ（第２の配線層）に、絶縁層１０ｃを介して積層されている。   The shield conductor wiring 301a (first shield conductor wiring) and the transformer primary side wiring 201b (first transformer primary side wiring) are formed on the wiring layer 10b (first wiring layer) of the multilayer wiring board 10. I have. Transformer primary wiring 201a (second transformer primary wiring) and shield conductor wiring 301b (second shield conductor wiring) are formed on wiring layer 10d (second wiring layer) of multilayer wiring board 10. I have. The wiring layer 10b (first wiring layer) is laminated on the wiring layer 10d (second wiring layer) via an insulating layer 10c.

シールド導体配線３０２ａ（第３のシールド導体配線）とトランス２次側配線２０２ｂ（第１のトランス２次側配線）が、多層配線基板１０の配線層１０ｂ（第１の配線層および第３の配線層）に形成されている。トランス２次側配線２０２ａ（第２のトランス２次側配線）とシールド導体配線３０２ｂ（第４のシールド導体配線）が、多層配線基板１０の配線層１０ｄ（第２の配線層および第４の配線層）に形成されている。配線層１０ｂは、配線層１０ｄに、絶縁層１０ｃを介して積層されている。なお、同図では、シールド導体配線３０１ａとトランス１次側配線２０１ｂとシールド導体配線３０２ａとトランス２次側配線２０２ｂが、同層に配置されているが、シールド導体配線３０１ａとトランス１次側配線２０１ｂとトランス２次側配線２０２ａとシールド導体配線３０２ｂとが、同層に配置されていてもよい。   The shield conductor wiring 302a (third shield conductor wiring) and the transformer secondary wiring 202b (first transformer secondary wiring) are connected to the wiring layer 10b of the multilayer wiring board 10 (the first wiring layer and the third wiring). Layer). The transformer secondary-side wiring 202a (second transformer secondary-side wiring) and the shield conductor wiring 302b (fourth shield conductor wiring) are connected to the wiring layer 10d (the second wiring layer and the fourth wiring) of the multilayer wiring board 10. Layer). The wiring layer 10b is laminated on the wiring layer 10d via an insulating layer 10c. Although the shield conductor wiring 301a, the transformer primary wiring 201b, the shield conductor wiring 302a, and the transformer secondary wiring 202b are arranged in the same layer in the drawing, the shield conductor wiring 301a and the transformer primary wiring are arranged in the same layer. 201b, the transformer secondary side wiring 202a, and the shield conductor wiring 302b may be arranged in the same layer.

シールド導体配線３０１ａは、トランス１次側配線２０１ａに対し、多層配線基板の平面視で重ねるように配置している。シールド導体配線３０１ｂは、トランス１次側配線２０１ｂに対し、多層配線基板の平面視で重ねるように配置している。シールド導体配線３０２ａは、トランス２次側配線２０２ａに対し、多層配線基板の平面視で重ねるように配置している。シールド導体配線３０２ｂは、トランス２次側配線２０２ｂに対し、多層配線基板の平面視で重ねるように配置している。   The shield conductor wiring 301a is disposed so as to overlap the transformer primary wiring 201a in a plan view of the multilayer wiring board. The shield conductor wiring 301b is disposed so as to overlap the transformer primary wiring 201b in a plan view of the multilayer wiring board. The shield conductor wiring 302a is arranged so as to overlap the transformer secondary wiring 202a in a plan view of the multilayer wiring board. The shield conductor wiring 302b is disposed so as to overlap the transformer secondary wiring 202b in a plan view of the multilayer wiring board.

トランス１次側配線２０１ａおよびトランス１次側配線２０１ｂを、多層配線基板の平面視で重ねずに配置することで、配線間の浮遊コンデンサ容量を低減し、浮遊コンデンサによる充放電電流を抑制することができる。同様に、トランス２次側配線２０２ａおよびトランス２次側配線２０２ｂを、多層配線基板の平面視で重ねずに配置することで、配線間の浮遊コンデンサ容量を低減し、浮遊コンデンサによる充放電電流を抑制することができる。   By arranging the transformer primary-side wiring 201a and the transformer primary-side wiring 201b without overlapping in a plan view of the multilayer wiring board, the capacitance of the floating capacitor between the wirings is reduced, and the charging / discharging current due to the floating capacitor is suppressed. Can be. Similarly, by disposing the transformer secondary-side wiring 202a and the transformer secondary-side wiring 202b without overlapping in a plan view of the multilayer wiring board, the capacitance of the floating capacitor between the wirings is reduced, and the charging / discharging current by the floating capacitor is reduced. Can be suppressed.

また、シールド導体配線３０１ａをトランス１次側配線２０１ａに対し多層配線基板の平面視で重ねて配置し、しかもシールド導体配線３０１ｂをトランス１次側配線２０１ｂに対し多層配線基板の平面視で重ねて配置することで、高周波での配線抵抗が減少でき、基板配線の発熱を抑制することができる。また、シールド導体配線３０２ａをトランス２次側配線２０２ａに対し多層配線基板の平面視で重ねて配置し、しかもシールド導体配線３０２ｂをトランス２次側配線２０２ｂに対し多層配線基板の平面視で重ねて配置することで、高周波での配線抵抗が減少でき、基板配線の発熱を抑制することができる。   Further, the shield conductor wiring 301a is arranged so as to overlap with the transformer primary side wiring 201a in plan view of the multilayer wiring board, and the shield conductor wiring 301b is overlapped with the transformer primary side wiring 201b in plan view of the multilayer wiring board. By arranging, the wiring resistance at high frequency can be reduced, and the heat generation of the substrate wiring can be suppressed. Also, the shield conductor wiring 302a is disposed on the transformer secondary-side wiring 202a in a plan view of the multilayer wiring board, and the shield conductor wiring 302b is placed on the transformer secondary-side wiring 202b in the plan view of the multilayer wiring board. By arranging, the wiring resistance at high frequency can be reduced, and the heat generation of the substrate wiring can be suppressed.

図２７Ａは、本実施の形態における、トランス１次側配線２０１ａおよびトランス１次側配線２０１ｂの配置を模式的に示している平面図である。図２７Ｂは、本実施の形態における、トランス１次側配線２０１ａおよびトランス１次側配線２０１ｂの配置を模式的に示している断面図である。トランス１次側配線２０１ａおよびトランス１次側配線２０１ｂを多層配線基板の平面視で重ねずに、且つ、それぞれを別の配線層に配置し、シールド導体配線３０１ａをトランス１次側配線２０１ａに対し、多層配線基板の平面視で重ねるように配置している。同じく、シールド導体配線３０１ｂをトランス１次側配線２０１ｂに対し、多層配線基板の平面視で重ねるように配置し、シールド導体配線３０１ａおよびシールド導体配線３０１ｂは、多層配線基板の平面視で重ならないように配置している。   FIG. 27A is a plan view schematically showing the arrangement of the transformer primary wiring 201a and the transformer primary wiring 201b in the present embodiment. FIG. 27B is a cross-sectional view schematically showing the arrangement of the transformer primary wiring 201a and the transformer primary wiring 201b in the present embodiment. The transformer primary side wiring 201a and the transformer primary side wiring 201b are not overlapped in a plan view of the multilayer wiring board, and they are arranged on different wiring layers, and the shield conductor wiring 301a is connected to the transformer primary side wiring 201a. Are arranged so as to overlap in a plan view of the multilayer wiring board. Similarly, the shield conductor wiring 301b is arranged so as to overlap the transformer primary-side wiring 201b in plan view of the multilayer wiring board, and the shield conductor wiring 301a and the shield conductor wiring 301b do not overlap in plan view of the multilayer wiring board. Has been placed.

平面図（図２７Ａ）の矢印は、絶縁トランスの１次側電流Ｉ１０３ａの向きを表している。トランス１次側配線２０１ａでは、断面図（図２７Ｂ）の裏側から表側へ電流が流れている。トランス１次側配線２０１ｂでは、断面図（図２７Ｂ）の表側から裏側へ電流が流れている。また、断面図の斜線部４０１ａおよび斜線部４０１ｂは、トランス１次側配線２０１ａおよびトランス１次側配線２０１ｂの内、電流密度が高い箇所を示している。 The arrow in the plan view (FIG. 27A) indicates the direction of the primary current I 103a of the insulating transformer. In the transformer primary-side wiring 201a, a current flows from the back side to the front side in the cross-sectional view (FIG. 27B). In the transformer primary-side wiring 201b, a current flows from the front side to the back side in the cross-sectional view (FIG. 27B). In addition, hatched portions 401a and 401b in the cross-sectional views indicate locations where the current density is high in the transformer primary wiring 201a and the transformer primary wiring 201b.

図２８は、本実施の形態における、配線間に生じる浮遊コンデンサの概略回路図を示している。配線間の浮遊コンデンサの合成容量は、図１４に示されている式（６）で表される。ここで、容量Ｃ５０４は、トランス１次側配線２０１ａとシールド導体配線３０１ａの間の浮遊コンデンサ５０４の容量を表している。容量Ｃ５０６は、トランス１次側配線２０１ｂとシールド導体配線３０１ｂの間の浮遊コンデンサ５０６の容量を表している。容量Ｃ５０７は、トランス１次側配線２０１ｂとシールド導体配線３０１ａの間の浮遊コンデンサ５０７の容量を表している。容量Ｃ５０８は、トランス１次側配線２０１ａとシールド導体配線３０１ｂの間の浮遊コンデンサ５０８の容量を表している。 FIG. 28 is a schematic circuit diagram of a floating capacitor generated between wirings in the present embodiment. The combined capacitance of the floating capacitors between the wirings is represented by equation (6) shown in FIG. Here, the capacitance C 504 represents the capacitance of the floating capacitor 504 between the transformer primary wiring 201a and the shield conductor wiring 301a. The capacitance C 506 represents the capacitance of the floating capacitor 506 between the transformer primary wiring 201b and the shield conductor wiring 301b. The capacitance C 507 indicates the capacitance of the floating capacitor 507 between the transformer primary wiring 201b and the shield conductor wiring 301a. The capacitance C 508 represents the capacitance of the floating capacitor 508 between the transformer primary wiring 201a and the shield conductor wiring 301b.

容量Ｃ５０４および容量Ｃ５０６を構成する配線対向面積（ｓ）は、配線幅ｗ×配線長ｌとなる。容量Ｃ５０７および容量Ｃ５０８を構成する配線対向面積（ｓ）は、配線厚みｔ×配線長ｌとなる。上述した通り、配線幅ｗと配線厚みｔは、配線幅ｗ＞＞配線厚みｔとなるので、式（１）および式（３）より、容量Ｃ５０４、容量Ｃ５０６＞＞容量Ｃ５０７、容量Ｃ５０８となる。よって、式（４）に比べ、式（６）は小さくなり、浮遊コンデンサの合成容量を小さくすることができる。これにより、浮遊コンデンサの充放電電流による、配線、半導体スイッチング素子などの発熱を抑えつつ、高周波での基板配線の抵抗増加を効果的に抑制することができる。さらに、変換効率の低下を抑制し、冷却器の小型化、低コスト化が可能となり、電力変換装置の小型化、高効率化が実現可能となる。 The wiring facing area (s) constituting the capacitors C 504 and C 506 is equal to the wiring width w × the wiring length l. The wiring facing area (s) constituting the capacitors C 507 and C 508 is equal to the wiring thickness t × the wiring length l. As described above, since the wiring width w and the wiring thickness t satisfy the wiring width w >> the wiring thickness t, the capacitance C 504 , the capacitance C 506 >>> the capacitance C 507 , and the capacitance are obtained from the equations (1) and (3). C 508 . Therefore, the expression (6) becomes smaller than the expression (4), and the combined capacitance of the floating capacitors can be reduced. As a result, it is possible to effectively suppress the increase in the resistance of the substrate wiring at a high frequency while suppressing the heat generation of the wiring and the semiconductor switching element due to the charging / discharging current of the floating capacitor. Further, a reduction in the conversion efficiency is suppressed, the size and cost of the cooler can be reduced, and the size and efficiency of the power converter can be reduced.

本実施の形態に関わる電力変換装置は、第１の出力側端子と第２の出力側端子を有しているスイッチング回路と、第１のトランス１次側端子、第２のトランス１次側端子、第１のトランス２次側端子、および第２のトランス２次側端子を有している絶縁トランスと、第１の入力側端子と第２の入力側端子を有している整流回路と、前記スイッチング回路の第１の出力側端子と前記絶縁トランスの第１のトランス１次側端子とを接続する第１のトランス１次側配線と、前記スイッチング回路の第２の出力側端子と前記絶縁トランスの第２のトランス１次側端子とを接続する第２のトランス１次側配線と、前記絶縁トランスの第１のトランス２次側端子と前記整流回路の第１の入力側端子とを接続する第１のトランス２次側配線と、前記絶縁トランスの第２のトランス２次側端子と前記整流回路の第２の入力側端子とを接続する第２のトランス２次側配線と、第１の配線層、第２の配線層、第３の配線層、および第４の配線層を有する多層配線基板と、を備え、前記第１の配線層には、第１のシールド導体配線と前記第１のトランス１次側配線が形成されていて、前記第２の配線層には、第２のシールド導体配線と前記第２のトランス１次側配線が形成されていて、前記第３の配線層には、第３のシールド導体配線と前記第１のトランス２次側配線が形成されていて、前記第４の配線層には、第４のシールド導体配線と前記第２のトランス２次側配線が形成されており、前記第１の配線層は、前記第２の配線層に、絶縁層を介して積層されていて、前記第３の配線層は、前記第４の配線層に、絶縁層を介して積層されていることを特徴とするものである。   The power converter according to the present embodiment includes a switching circuit having a first output terminal and a second output terminal, a first transformer primary terminal, and a second transformer primary terminal. An insulating transformer having a first transformer secondary terminal and a second transformer secondary terminal; a rectifier circuit having a first input terminal and a second input terminal; A first transformer primary wiring connecting a first output terminal of the switching circuit to a first transformer primary terminal of the insulating transformer; and a second output terminal of the switching circuit and the insulation. A second transformer primary-side wire for connecting a second transformer primary-side terminal of the transformer, and a first transformer secondary-side terminal of the insulating transformer and a first input-side terminal of the rectifier circuit are connected. The first transformer secondary side wiring and the insulating transformer A second transformer secondary-side wiring for connecting a second transformer secondary-side terminal of the rectifier circuit and a second input-side terminal of the rectifier circuit; a first wiring layer, a second wiring layer, and a third wiring. A multi-layer wiring board having a wiring layer and a fourth wiring layer, wherein the first wiring layer has a first shield conductor wiring and a first transformer primary side wiring formed therein, In the second wiring layer, a second shield conductor wiring and the second transformer primary side wiring are formed, and in the third wiring layer, a third shield conductor wiring and the first And a second shield secondary wiring is formed in the fourth wiring layer, and the first wiring layer is formed in the fourth wiring layer. The third wiring layer is laminated on the second wiring layer with an insulating layer interposed therebetween. To, and is characterized in that it is laminated through an insulating layer.

実施の形態５．
実施の形態１〜実施の形態４では、トランス１次側配線２０１ａ（第１のトランス１次側配線）およびトランス１次側配線２０１ｂ（第２のトランス１次側配線）と、トランス２次側配線２０２ａ（第１のトランス２次側配線）およびトランス２次側配線２０２ｂ（第２のトランス２次側配線）を、回路配線におけるペア配線の例として、説明してきた。図２９は、半導体スイッチング素子１０２ａ〜半導体スイッチング素子１０２ｄからなるスイッチング回路２０を示している。スイッチング回路２０でも、スイッチングに伴い電位が変動し、高周波の電流が流れる。スイッチング回路入力側配線（第１のスイッチング回路入力側配線２２０ａ〜第４のスイッチング回路入力側配線２２０ｄ）およびスイッチング回路出力側配線（第１のスイッチング回路出力側配線２２１ａ〜第４のスイッチング回路出力側配線２２１ｄ）に、シールド導体配線を配置した場合であっても同様の効果が得られる。 Embodiment 5 FIG.
In the first to fourth embodiments, the transformer primary side wiring 201a (first transformer primary side wiring) and the transformer primary side wiring 201b (second transformer primary side wiring), and the transformer secondary side The wiring 202a (first transformer secondary wiring) and the transformer secondary wiring 202b (second transformer secondary wiring) have been described as examples of pair wiring in circuit wiring. FIG. 29 shows a switching circuit 20 including the semiconductor switching elements 102a to 102d. Also in the switching circuit 20, the potential fluctuates with switching, and a high-frequency current flows. Switching circuit input side wiring (first switching circuit input side wiring 220a to fourth switching circuit input side wiring 220d) and switching circuit output side wiring (first switching circuit output side wiring 221a to fourth switching circuit output side) The same effect can be obtained even when a shield conductor wiring is arranged on the wiring 221d).

フルブリッジ型ＤＣ／ＤＣコンバータ（電力変換装置１００）の電子回路は、複数の配線層からなる多層配線基板１０に実装されている。スイッチング回路入力側配線およびスイッチング回路出力側配線には、相反する方向に電流が流れるので、対をなして平行配置される。フルブリッジ型ＤＣ／ＤＣコンバータでは、スイッチング回路入力側配線およびスイッチング回路出力側配線からなるペア配線は、４組存在するが、ハーフブリッジ型ＤＣ／ＤＣコンバータでは、スイッチング回路入力側配線およびスイッチング回路出力側配線からなるペア配線は、２組存在する。図３０は、本実施の形態に関わる多層配線基板１０の断面をより具体的に示している。複数の配線層からなる多層配線基板１０には、半導体スイッチング素子を有するスイッチング回路などが実装されている。多層配線基板１０は、絶縁層１０ａ、配線層１０ｂ（シールド導体配線層）、絶縁層１０ｃ、配線層１０ｄ（第１の半導体スイッチング素子両端配線層、第２の半導体スイッチング素子両端配線層、第３の半導体スイッチング素子両端配線層、および、第４の半導体スイッチング素子両端配線層）、絶縁層１０ｅ、などから構成されている。   The electronic circuit of the full-bridge DC / DC converter (power conversion device 100) is mounted on a multilayer wiring board 10 including a plurality of wiring layers. Since currents flow in the switching circuit input side wiring and the switching circuit output side wiring in opposite directions, they are arranged in parallel as a pair. In a full-bridge DC / DC converter, there are four pairs of pairs of switching circuit input-side wiring and switching circuit output-side wiring, whereas in a half-bridge DC / DC converter, switching circuit input-side wiring and switching circuit output are provided. There are two pairs of side wirings. FIG. 30 shows a cross section of the multilayer wiring board 10 according to the present embodiment more specifically. A switching circuit having semiconductor switching elements and the like are mounted on the multilayer wiring substrate 10 including a plurality of wiring layers. The multilayer wiring board 10 includes an insulating layer 10a, a wiring layer 10b (shield conductor wiring layer), an insulating layer 10c, and a wiring layer 10d (a first semiconductor switching element both-ends wiring layer, a second semiconductor switching element both-ends wiring layer, a third , And a fourth semiconductor switching element both ends wiring layer), an insulating layer 10e, and the like.

第１のスイッチング回路入力側配線２２０ａは、スイッチング回路２０の第１の入力側端子２０ａと半導体スイッチング素子１０２ａ（第１の半導体スイッチング素子）の一端を接続している。第２のスイッチング回路入力側配線２２０ｂは、スイッチング回路２０の第２の入力側端子２０ｂと半導体スイッチング素子１０２ｂ（第２の半導体スイッチング素子）の一端を接続している。第３のスイッチング回路入力側配線２２０ｃは、スイッチング回路２０の第１の入力側端子２０ａと半導体スイッチング素子１０２ｃ（第３の半導体スイッチング素子）の一端を接続している。第４のスイッチング回路入力側配線２２０ｄは、スイッチング回路２０の第２の入力側端子２０ｂと半導体スイッチング素子１０２ｄ（第４の半導体スイッチング素子）の一端を接続している。   The first switching circuit input side wiring 220a connects the first input side terminal 20a of the switching circuit 20 to one end of the semiconductor switching element 102a (first semiconductor switching element). The second switching circuit input side wiring 220b connects the second input side terminal 20b of the switching circuit 20 and one end of the semiconductor switching element 102b (second semiconductor switching element). The third switching circuit input side wiring 220c connects the first input side terminal 20a of the switching circuit 20 and one end of the semiconductor switching element 102c (third semiconductor switching element). The fourth switching circuit input side wiring 220d connects the second input side terminal 20b of the switching circuit 20 and one end of the semiconductor switching element 102d (fourth semiconductor switching element).

第１のスイッチング回路出力側配線２２１ａは、スイッチング回路２０の第１の出力側端子２０ｃと半導体スイッチング素子１０２ａ（第１の半導体スイッチング素子）の他端を接続している。第２のスイッチング回路出力側配線２２１ｂは、スイッチング回路２０の第１の出力側端子２０ｃと半導体スイッチング素子１０２ｂ（第２の半導体スイッチング素子）の他端を接続している。第３のスイッチング回路出力側配線２２１ｃは、スイッチング回路２０の第２の出力側端子２０ｄと半導体スイッチング素子１０２ｃ（第３の半導体スイッチング素子）の他端を接続している。第４のスイッチング回路出力側配線２２１ｄは、スイッチング回路２０の第２の出力側端子２０ｄと半導体スイッチング素子１０２ｄ（第４の半導体スイッチング素子）の他端を接続している。   The first switching circuit output wiring 221a connects the first output terminal 20c of the switching circuit 20 to the other end of the semiconductor switching element 102a (first semiconductor switching element). The second switching circuit output side wiring 221b connects the first output side terminal 20c of the switching circuit 20 and the other end of the semiconductor switching element 102b (second semiconductor switching element). The third switching circuit output wiring 221c connects the second output terminal 20d of the switching circuit 20 and the other end of the semiconductor switching element 102c (third semiconductor switching element). The fourth switching circuit output wiring 221d connects the second output terminal 20d of the switching circuit 20 and the other end of the semiconductor switching element 102d (fourth semiconductor switching element).

ペア配線をなす第１のスイッチング回路入力側配線２２０ａと第１のスイッチング回路出力側配線２２１ａは、配線層１０ｄ（第１の半導体スイッチング素子両端配線層）に形成されている。シールド導体配線３２１は、配線層１０ｂ（第１のシールド導体配線層）に形成されている。同様に、ペア配線をなす第２のスイッチング回路入力側配線２２０ｂと第２のスイッチング回路出力側配線２２１ｂは、配線層１０ｄ（第２の半導体スイッチング素子両端配線層）に形成されている。シールド導体配線３２２は、配線層１０ｂ（第２のシールド導体配線層）に形成されている。   The first switching circuit input-side wiring 220a and the first switching circuit output-side wiring 221a that form a pair wiring are formed in a wiring layer 10d (a first semiconductor switching element both-ends wiring layer). The shield conductor wiring 321 is formed on the wiring layer 10b (first shield conductor wiring layer). Similarly, the second switching circuit input-side wiring 220b and the second switching circuit output-side wiring 221b, which form a pair wiring, are formed in the wiring layer 10d (a wiring layer on both ends of the second semiconductor switching element). The shield conductor wiring 322 is formed on the wiring layer 10b (second shield conductor wiring layer).

同様に、ペア配線をなす第３のスイッチング回路入力側配線２２０ｃと第３のスイッチング回路出力側配線２２１ｃは、配線層１０ｄ（第３の半導体スイッチング素子両端配線層）に形成されている。シールド導体配線３２３は、配線層１０ｂ（第３のシールド導体配線層）に形成されている。同様に、ペア配線をなす第４のスイッチング回路入力側配線２２０ｄと第４のスイッチング回路出力側配線２２１ｄは、配線層１０ｄ（第４の半導体スイッチング素子両端配線層）に形成されている。シールド導体配線３２４は、配線層１０ｂ（第４のシールド導体配線層）に形成されている。   Similarly, the third switching circuit input side wiring 220c and the third switching circuit output side wiring 221c, which form a pair wiring, are formed in the wiring layer 10d (third semiconductor switching element both-ends wiring layer). The shield conductor wiring 323 is formed on the wiring layer 10b (third shield conductor wiring layer). Similarly, the fourth switching circuit input side wiring 220d and the fourth switching circuit output side wiring 221d forming a pair wiring are formed in the wiring layer 10d (fourth semiconductor switching element both-ends wiring layer). The shield conductor wiring 324 is formed on the wiring layer 10b (fourth shield conductor wiring layer).

なお、同図では、第１の半導体スイッチング素子両端配線層、第２の半導体スイッチング素子両端配線層、第３の半導体スイッチング素子両端配線層、および、第４の半導体スイッチング素子両端配線層は、同層に形成されている。また、第１の半導体スイッチング素子両端配線層〜第４の半導体スイッチング素子両端配線層のすべての配線層が、同一の絶縁層１０ｃを介して、配線層１０ｂ（第１のシールド導体配線層〜第４のシールド導体配線層）と積層されている。本実施の形態の効果を得るには、第１の半導体スイッチング素子両端配線層〜第４の半導体スイッチング素子両端配線層のうち、少なくとも一つの配線層が、絶縁層を介して、シールド導体配線層と積層されていればよい。   In the figure, the wiring layers at both ends of the first semiconductor switching element, the wiring layers at both ends of the second semiconductor switching element, the wiring layers at both ends of the third semiconductor switching element, and the wiring layers at both ends of the fourth semiconductor switching element are the same. Formed in layers. Also, all wiring layers of the first semiconductor switching element both-ends wiring layer to the fourth semiconductor switching element both-ends wiring layer are connected via the same insulating layer 10c to the wiring layer 10b (the first shield conductor wiring layer to the fourth wiring layer). 4 shield conductor wiring layers). In order to obtain the effect of this embodiment, at least one of the first to fourth semiconductor switching element wiring layers to the fourth semiconductor switching element both wiring layers is connected to the shield conductor wiring layer via the insulating layer. What is necessary is just to be laminated.

実施の形態６．
実施の形態１〜実施の形態４では、トランス１次側配線２０１ａ（第１のトランス１次側配線）およびトランス１次側配線２０１ｂ（第２のトランス１次側配線）と、トランス２次側配線２０２ａ（第１のトランス２次側配線）およびトランス２次側配線２０２ｂ（第２のトランス２次側配線）を、回路配線におけるペア配線の例として、説明してきた。図３１は、整流素子１０４ａ〜整流素子１０４ｄからなる整流回路３０を示している。整流回路３０（整流素子１０４ａ〜整流素子１０４ｄ）でも、スイッチングに伴い電位が変動し、高周波の電流が流れる。整流回路入力側配線（第１の整流回路入力側配線２１０ａ〜第４の整流回路入力側配線２１０ｄ）および整流回路出力側配線（第１の整流回路出力側配線２１１ａ〜第４の整流回路出力側配線２１１ｄ）に、シールド導体配線を配置した場合であっても同様の効果が得られる。 Embodiment 6 FIG.
In the first to fourth embodiments, the transformer primary side wiring 201a (first transformer primary side wiring) and the transformer primary side wiring 201b (second transformer primary side wiring), and the transformer secondary side The wiring 202a (first transformer secondary wiring) and the transformer secondary wiring 202b (second transformer secondary wiring) have been described as examples of pair wiring in circuit wiring. FIG. 31 shows the rectifier circuit 30 including the rectifier elements 104a to 104d. In the rectifier circuit 30 (rectifier elements 104a to 104d) as well, the potential fluctuates with the switching, and a high-frequency current flows. Rectifier circuit input-side wiring (first rectifier circuit input-side wiring 210a to fourth rectifier circuit input-side wiring 210d) and rectifier circuit output-side wiring (first rectifier circuit output-side wiring 211a to fourth rectifier circuit output-side) The same effect can be obtained even when a shield conductor wiring is arranged on the wiring 211d).

フルブリッジ型ＤＣ／ＤＣコンバータ（電力変換装置１００）の電子回路は、複数の配線層からなる多層配線基板１０に実装されている。整流回路入力側配線および整流回路出力側配線には、相反する方向に電流が流れるので、対をなして平行配置される。フルブリッジ型ＤＣ／ＤＣコンバータでは、整流回路入力側配線および整流回路出力側配線からなるペア配線は、４組存在するが、ハーフブリッジ型ＤＣ／ＤＣコンバータでは、整流回路入力側配線および整流回路出力側配線からなるペア配線は、２組存在する。図３２は、本実施の形態に関わる多層配線基板１０の断面をより具体的に示している。複数の配線層からなる多層配線基板１０には、整流素子１０４ａ〜整流素子１０４ｄを有する整流回路３０が実装されている。多層配線基板１０は、絶縁層１０ａ、配線層１０ｂ（シールド導体配線層）、絶縁層１０ｃ、配線層１０ｄ（第１の整流素子両端配線層、第２の整流素子両端配線層、第３の整流素子両端配線層、および、第４の整流素子両端配線層）、絶縁層１０ｅ、などから構成されている。   The electronic circuit of the full-bridge DC / DC converter (power conversion device 100) is mounted on a multilayer wiring board 10 including a plurality of wiring layers. Since currents flow in the rectifier circuit input side wiring and the rectifier circuit output side wiring in opposite directions, they are arranged in parallel as a pair. In a full-bridge DC / DC converter, there are four pairs of pairs of rectifier circuit input-side wires and rectifier circuit output-side wires, whereas in a half-bridge DC / DC converter, rectifier circuit input-side wires and rectifier circuit outputs are provided. There are two pairs of side wirings. FIG. 32 shows a cross section of the multilayer wiring board 10 according to the present embodiment more specifically. A rectifier circuit 30 having rectifier elements 104a to 104d is mounted on the multilayer wiring board 10 including a plurality of wiring layers. The multilayer wiring board 10 includes an insulating layer 10a, a wiring layer 10b (shield conductor wiring layer), an insulating layer 10c, and a wiring layer 10d (a first rectifying element both-end wiring layer, a second rectifying element both-end wiring layer, and a third rectifier. And a fourth rectifying element both ends wiring layer), an insulating layer 10e, and the like.

第１の整流回路入力側配線２１０ａは、整流回路３０の第１の入力側端子３０ａと整流素子１０４ａ（第１の整流素子）の一端を接続している。第２の整流回路入力側配線２１０ｂは、整流回路３０の第１の入力側端子３０ａと整流素子１０４ｂ（第２の整流素子）の一端を接続している。第３の整流回路入力側配線２１０ｃは、整流回路３０の第２の入力側端子３０ｂと整流素子１０４ｃ（第３の整流素子）の一端を接続している。第４の整流回路入力側配線２１０ｄは、整流回路３０の第２の入力側端子３０ｂと整流素子１０４ｄ（第４の整流素子）の一端を接続している。   The first rectifier circuit input side wiring 210a connects the first input terminal 30a of the rectifier circuit 30 to one end of the rectifier element 104a (first rectifier element). The second rectifier circuit input-side wiring 210b connects the first input terminal 30a of the rectifier circuit 30 to one end of the rectifier 104b (second rectifier). The third rectifier circuit input side wiring 210c connects the second input terminal 30b of the rectifier circuit 30 to one end of the rectifier 104c (third rectifier). The fourth rectifier circuit input-side wiring 210d connects the second input terminal 30b of the rectifier circuit 30 and one end of the rectifier 104d (fourth rectifier).

第１の整流回路出力側配線２１１ａは、整流回路３０の第１の出力側端子３０ｃと整流素子１０４ａ（第１の整流素子）の他端を接続している。第２の整流回路出力側配線２１１ｂは、整流回路３０の第２の出力側端子３０ｄと整流素子１０４ｂ（第２の整流素子）の他端を接続している。第３の整流回路出力側配線２１１ｃは、整流回路３０の第１の出力側端子３０ｃと整流素子１０４ｃ（第３の整流素子）の他端を接続している。第４の整流回路出力側配線２１１ｄは、整流回路３０の第２の出力側端子３０ｄと整流素子１０４ｄ（第４の整流素子）の他端を接続している。   The first rectifier circuit output-side wiring 211a connects the first output terminal 30c of the rectifier circuit 30 to the other end of the rectifier 104a (first rectifier). The second rectifier circuit output wiring 211b connects the second output terminal 30d of the rectifier circuit 30 to the other end of the rectifier 104b (second rectifier). The third rectifier circuit output-side wiring 211c connects the first output terminal 30c of the rectifier circuit 30 to the other end of the rectifier 104c (third rectifier). The fourth rectifier circuit output wiring 211d connects the second output terminal 30d of the rectifier circuit 30 and the other end of the rectifier 104d (fourth rectifier).

ペア配線をなす第１の整流回路入力側配線２１０ａと第１の整流回路出力側配線２１１ａは、配線層１０ｄ（第１の整流素子両端配線層）に形成されている。シールド導体配線３１１は、配線層１０ｂ（第１のシールド導体配線層）に形成されている。同様に、ペア配線をなす第２の整流回路入力側配線２１０ｂと第２の整流回路出力側配線２１１ｂは、配線層１０ｄ（第２の整流素子両端配線層）に形成されている。シールド導体配線３１２は、配線層１０ｂ（第２のシールド導体配線層）に形成されている。   The first rectifier circuit input-side wiring 210a and the first rectifier circuit output-side wiring 211a forming a pair wiring are formed in a wiring layer 10d (first rectifier element both-ends wiring layer). The shield conductor wiring 311 is formed on the wiring layer 10b (first shield conductor wiring layer). Similarly, the second rectifier circuit input-side wiring 210b and the second rectifier circuit output-side wiring 211b, which form a pair wiring, are formed in the wiring layer 10d (second rectifier element both-ends wiring layer). The shield conductor wiring 312 is formed on the wiring layer 10b (second shield conductor wiring layer).

同様に、ペア配線をなす第３の整流回路入力側配線２１０ｃと第３の整流回路出力側配線２１１ｃは、配線層１０ｄ（第３の整流素子両端配線層）に形成されている。シールド導体配線３１３は、配線層１０ｂ（第３のシールド導体配線層）に形成されている。同様に、ペア配線をなす第４の整流回路入力側配線２１０ｄと第４の整流回路出力側配線２１１ｄは、配線層１０ｄ（第４の整流素子両端配線層）に形成されている。シールド導体配線３１４は、配線層１０ｂ（第４のシールド導体配線層）に形成されている。   Similarly, the third rectifier circuit input-side wiring 210c and the third rectifier circuit output-side wiring 211c, which form a pair wiring, are formed in a wiring layer 10d (third rectifying element both-end wiring layer). The shield conductor wiring 313 is formed on the wiring layer 10b (third shield conductor wiring layer). Similarly, the fourth rectifier circuit input-side wiring 210d and the fourth rectifier circuit output-side wiring 211d, which form a pair wiring, are formed in the wiring layer 10d (fourth rectifying element both-ends wiring layer). The shield conductor wiring 314 is formed on the wiring layer 10b (fourth shield conductor wiring layer).

なお、同図では、第１の整流素子両端配線層、第２の整流素子両端配線層、第３の整流素子両端配線層、および、第４の整流素子両端配線層は、同層に形成されている。また、第１の整流素子両端配線層〜第４の整流素子両端配線層のすべての配線層が、同一の絶縁層１０ｃを介して、配線層１０ｂ（第１のシールド導体配線層〜第４のシールド導体配線層）と積層されている。本実施の形態の効果を得るには、第１の整流素子両端配線層〜第４の整流素子両端配線層のうち、少なくとも一つの配線層が、絶縁層を介して、シールド導体配線層と積層されていればよい。   In the figure, the first rectifying element both-end wiring layer, the second rectifying element both-end wiring layer, the third rectifying element both-end wiring layer, and the fourth rectifying element both-end wiring layer are formed in the same layer. ing. Also, all the wiring layers of the first to fourth rectifying element end wiring layers to the fourth rectifying element both end wiring layers are connected via the same insulating layer 10c to the wiring layer 10b (the first shield conductor wiring layer to the fourth wiring layer). (Shield conductor wiring layer). To obtain the effect of the present embodiment, at least one of the first to fourth rectifier element wiring layers to the fourth rectifier element both wiring layers is laminated with the shield conductor wiring layer via an insulating layer. It should just be done.

また、多層配線基板１０には、スイッチング回路入力側配線（第１のスイッチング回路入力側配線２２０ａ〜第４のスイッチング回路入力側配線２２０ｄ）とスイッチング回路出力側配線（第１のスイッチング回路出力側配線２２１ａ〜第４のスイッチング回路出力側配線２２１ｄ）、第１のトランス１次側配線（トランス１次側配線２０１ａ）と第２のトランス１次側配線（トランス１次側配線２０１ｂ）、第１のトランス２次側配線（トランス２次側配線２０２ａ）と第２のトランス２次側配線（トランス２次側配線２０２ｂ）、および、整流回路入力側配線（第１の整流回路入力側配線２１０ａ〜第４の整流回路入力側配線２１０ｄ）と整流回路出力側配線（第１の整流回路出力側配線２１１ａ〜第４の整流回路出力側配線２１１ｄ）、の４組のペア配線が形成されている。   In addition, the multilayer wiring board 10 includes a switching circuit input side wiring (first switching circuit input side wiring 220a to a fourth switching circuit input side wiring 220d) and a switching circuit output side wiring (first switching circuit output side wiring). 221a to the fourth switching circuit output side wiring 221d), the first transformer primary side wiring (transformer primary side wiring 201a) and the second transformer primary side wiring (transformer primary side wiring 201b), the first Transformer secondary wiring (transformer secondary wiring 202a), second transformer secondary wiring (transformer secondary wiring 202b), and rectifier circuit input side wiring (first rectifier circuit input side wiring 210a to 4 rectifier circuit input-side wiring 210d) and rectifier circuit output-side wiring (first rectifier circuit output-side wiring 211a to fourth rectifier circuit output-side wiring 211d). 4 sets of pair wiring are formed.

したがって、本願に開示される電力変換装置は、半導体スイッチング素子の一端に接続されているスイッチング回路入力側配線、および、前記半導体スイッチング素子の他端に接続されているスイッチング回路出力側配線、を有するスイッチング回路と、第１のトランス１次側配線、第２のトランス１次側配線、第１のトランス２次側配線、および、第２のトランス２次側配線、と接続されている絶縁トランスと、整流素子の一端に接続されている整流回路入力側配線、および、前記整流素子の他端に接続されている整流回路出力側配線、を有する整流回路と、シールド導体配線が形成されているシールド導体配線層、配線層、および絶縁層、を有する多層配線基板と、を備え、前記スイッチング回路のスイッチング回路出力側配線は、前記第１のトランス１次側配線または前記第２のトランス１次側配線と接続されており、前記整流回路の整流回路入力側配線は、前記第１のトランス２次側配線または前記第２のトランス２次側配線と接続されており、前記多層配線基板の配線層には、前記スイッチング回路入力側配線と前記スイッチング回路出力側配線、前記第１のトランス１次側配線と前記第２のトランス１次側配線、前記第１のトランス２次側配線と前記第２のトランス２次側配線、および、前記整流回路入力側配線と前記整流回路出力側配線、の４組のペア配線のうち、少なくとも１組のペア配線が形成されており、このペア配線が形成されている配線層は、前記絶縁層を介して、前記シールド導体配線層と積層されていることを特徴とするものである。   Therefore, the power conversion device disclosed in the present application has a switching circuit input-side wiring connected to one end of the semiconductor switching element, and a switching circuit output-side wiring connected to the other end of the semiconductor switching element. A switching circuit, an insulating transformer connected to the first transformer primary side wiring, the second transformer primary side wiring, the first transformer secondary side wiring, and the second transformer secondary side wiring; A rectifier circuit having a rectifier circuit input-side wire connected to one end of the rectifier element, and a rectifier circuit output-side wire connected to the other end of the rectifier element; and a shield formed with a shield conductor wire. A multilayer wiring board having a conductor wiring layer, a wiring layer, and an insulating layer, wherein the switching circuit output side wiring of the switching circuit is 1 transformer primary-side wiring or the second transformer primary-side wiring, and the rectifier circuit input-side wiring of the rectifier circuit is connected to the first transformer secondary-side wiring or the second transformer 2. And the switching circuit input side wiring and the switching circuit output side wiring, the first transformer primary side wiring and the second transformer primary side. Side wiring, the first transformer secondary-side wiring and the second transformer secondary-side wiring, and at least one pair wiring of four pairs of the rectifier circuit input-side wiring and the rectifier circuit output-side wiring. A set of paired wirings is formed, and a wiring layer on which the paired wirings are formed is laminated with the shield conductor wiring layer via the insulating layer.

また、別形態の本願に開示される電力変換装置は、半導体スイッチング素子の一端に接続されているスイッチング回路入力側配線、および、前記半導体スイッチング素子の他端に接続されているスイッチング回路出力側配線、を有するスイッチング回路と、第１のトランス１次側配線、第２のトランス１次側配線、第１のトランス２次側配線、および、第２のトランス２次側配線、と接続されている絶縁トランスと、整流素子の一端に接続されている整流回路入力側配線、および、前記整流素子の他端に接続されている整流回路出力側配線、を有する整流回路と、第１のシールド導体配線が形成されている第１の配線層、第２のシールド導体配線が形成されている第２の配線層、および、絶縁層を有する多層配線基板と、を備え、前記スイッチング回路のスイッチング回路出力側配線は、前記第１のトランス１次側配線または前記第２のトランス１次側配線と接続されており、前記整流回路の整流回路入力側配線は、前記第１のトランス２次側配線または前記第２のトランス２次側配線と接続されており、前記スイッチング回路入力側配線と前記スイッチング回路出力側配線、前記第１のトランス１次側配線と前記第２のトランス１次側配線、前記第１のトランス２次側配線と前記第２のトランス２次側配線、および、前記整流回路入力側配線と前記整流回路出力側配線、の４組のペア配線のうち、少なくとも１組のペア配線は、片方の配線が前記第１の配線層に形成されていて、他方の配線が前記第２の配線層に形成されており、前記第１の配線層は、前記絶縁層を介して前記第２の配線層と積層されていることを特徴とするものである。   In addition, another form of the power conversion device disclosed in the present application is a switching circuit input side wiring connected to one end of a semiconductor switching element, and a switching circuit output side wiring connected to the other end of the semiconductor switching element. , And a first transformer primary wiring, a second transformer primary wiring, a first transformer secondary wiring, and a second transformer secondary wiring. A rectifying circuit having an insulating transformer, a rectifying circuit input side wiring connected to one end of the rectifying element, and a rectifying circuit output side wiring connected to the other end of the rectifying element; and a first shield conductor wiring A first wiring layer on which a second shield conductor wiring is formed, and a multilayer wiring board having an insulating layer. The switching circuit output side wiring of the switching circuit is connected to the first transformer primary side wiring or the second transformer primary side wiring, and the rectification circuit input side wiring of the rectification circuit is connected to the first transformer. Connected to the transformer secondary side wiring or the second transformer secondary side wiring, the switching circuit input side wiring and the switching circuit output side wiring, the first transformer primary side wiring and the second transformer Of the four pairs of primary wiring, the first transformer secondary wiring, the second transformer secondary wiring, and the rectifier circuit input wiring and the rectifier circuit output wiring, In at least one set of paired wires, one wire is formed in the first wiring layer, the other wire is formed in the second wiring layer, and the first wiring layer is Through the layer It is characterized in that the are laminated to the wiring layers.

半導体スイッチング素子１０２ａ〜半導体スイッチング素子１０２ｄをＭＯＳＦＥＴ、整流素子１０４ａ〜整流素子１０４ｄをダイオードとして説明したが、スイッチング速度（ｄｖ/ｄｔ、ｄｉ/ｄｔ）が速く、高周波駆動が可能であるＳｉＣ、ＧａＮなどのワイドバンドギャップ半導体を用いて構成しても良い。ワイドバンドギャップ半導体で高周波化した場合、スイッチング回数が増えるので、浮遊コンデンサが充放電する回数も増えるため、充放電電流による損失が増大する。   Although the semiconductor switching elements 102a to 102d have been described as MOSFETs and the rectifier elements 104a to 104d have been diodes, SiC, GaN, etc., which have high switching speeds (dv / dt, di / dt) and can be driven at a high frequency, are used. May be configured using the wide band gap semiconductor described above. When the frequency is increased by the wide band gap semiconductor, the number of times of switching increases, and the number of times of charging and discharging of the floating capacitor also increases, so that the loss due to the charging and discharging current increases.

また、高周波になるほど、表皮効果および近接効果により、電流はより互いに近い面に電流が集中し、電流が流れる断面積が小さくなるため、高周波での配線抵抗が増大し、基板配線が発熱する。すなわち、ワイドバンドギャップ半導体を用いて、本願に関わる電力変換装置を構成すれば、浮遊コンデンサの充放電電流と基板配線の高周波抵抗を抑制できるので、高周波において、半導体スイッチング素子の発熱、基板配線の発熱などを有効的に低減させ、より電力変換装置の小型化と高効率化を実現できる。   Further, as the frequency becomes higher, the current concentrates on the surfaces closer to each other due to the skin effect and the proximity effect, and the cross-sectional area through which the current flows becomes smaller. Therefore, the wiring resistance at the high frequency increases, and the substrate wiring generates heat. That is, if the power converter according to the present invention is configured using a wide band gap semiconductor, the charge / discharge current of the floating capacitor and the high-frequency resistance of the substrate wiring can be suppressed. Heat generation and the like can be effectively reduced, and the size and efficiency of the power converter can be further reduced.

本願は、複数の配線層からなる多層配線基板上に、半導体スイッチング素子を有するスイッチング回路を配線した電力変換装置において、前記多層配線基板は、前記スイッチング回路を構成する第１の回路配線と、前記半導体スイッチング素子のスイッチングにより前記第１の回路配線との電位差が変化し、且つ、前記スイッチング回路を構成する第２の回路配線と、前記スイッチング回路の電流が流れないシールド導体配線を有し、前記第１の回路配線および前記第２の回路配線は、前記多層配線基板の平面視で、互いに離隔されて重ならないように、且つ、互いに逆方向に電流が流れるように配置され、前記第１の回路配線および前記第２の回路配線に対し、前記シールド導体配線は、前記多層配線基板の平面視で、少なくとも一部が重なるように配置されたことを、特徴とする電力変換装置に関わる。   The present application relates to a power conversion device in which a switching circuit having a semiconductor switching element is wired on a multilayer wiring board including a plurality of wiring layers, wherein the multilayer wiring board includes a first circuit wiring configuring the switching circuit; A potential difference between the first circuit wiring and the second circuit wiring changes due to switching of the semiconductor switching element, and a second circuit wiring forming the switching circuit, and a shield conductor wiring through which a current of the switching circuit does not flow, is provided. The first circuit wiring and the second circuit wiring are arranged so as to be separated from each other so as not to overlap each other and to allow current to flow in opposite directions to each other in a plan view of the multilayer wiring board. At least a part of the shield conductor wiring overlaps with the circuit wiring and the second circuit wiring in plan view of the multilayer wiring board. That disposed so that, related to the power conversion apparatus characterized.

また、前記シールド導体配線は、前記第１の回路配線と前記多層配線基板の平面視で、少なくとも一部が重なるように配置された第１のシールド導体配線と、前記第２の回路配線と前記多層配線基板の平面視で、少なくとも一部が重なるように配置された第２のシールド導体配線から構成され、前記第１のシールド導体配線および前記第２のシールド導体配線は前記多層配線基板の平面視で、互いに離隔されて重ならないように配置されたことを、特徴とする電力変換装置に関わる。   Further, the shield conductor wiring includes a first shield conductor wiring disposed so as to at least partially overlap the first circuit wiring and the multilayer wiring board in plan view, and the second circuit wiring and the second circuit wiring. It is composed of a second shield conductor wiring arranged so that at least a part thereof overlaps in a plan view of the multilayer wiring board, and the first shield conductor wiring and the second shield conductor wiring are arranged on a plane of the multilayer wiring board. The present invention relates to a power converter characterized in that the power converters are arranged so as to be separated from each other so as not to overlap with each other.

また、前記多層配線基板の配線層の内、少なくとも一層は前記第１のシールド導体配線および前記第２のシールド導体配線から構成されていることを、特徴とする電力変換装置に関わる。また、前記多層配線基板は、前記第１の回路配線および前記第２の回路配線と前記第１のシールド導体配線および前記第２のシールド導体配線が、交互の配線層にて構成されることを、特徴とする電力変換装置に関わる。   Further, the present invention relates to a power conversion device, characterized in that at least one of the wiring layers of the multilayer wiring board includes the first shield conductor wiring and the second shield conductor wiring. The multilayer wiring board may be configured such that the first circuit wiring and the second circuit wiring, the first shield conductor wiring and the second shield conductor wiring are formed in alternate wiring layers. , A power conversion device characterized by the following.

また、前記多層配線基板の配線層の内、前記第１の回路配線および前記第２の回路配線の上下の配線層に前記第１のシールド導体配線および前記第２のシールド導体配線が配置されることを、特徴とする電力変換装置に関わる。また、前記多層配線基板の配線層の内、前記第１の回路配線と前記第２の回路配線が別の配線層に配置されることを、特徴とする電力変換装置に関わる。   Further, the first shield conductor wiring and the second shield conductor wiring are arranged in wiring layers above and below the first circuit wiring and the second circuit wiring among the wiring layers of the multilayer wiring board. This relates to a power conversion device characterized by the above. In addition, the present invention relates to a power conversion device, wherein the first circuit wiring and the second circuit wiring are arranged in different wiring layers among the wiring layers of the multilayer wiring board.

また、前記シールド導体配線はグランドに接続されることを、特徴とする電力変換装置に関わる。前記シールド導体配線の電位が独立されていることを、特徴とする電力変換装置に関わる。また、前記第１の回路配線は前記半導体スイッチング素子の第１の端子に接続され、前記第２の回路配線は前記半導体スイッチング素子の第２の端子に接続されることを、特徴とする電力変換装置に関わる。   Further, the present invention relates to a power conversion device, wherein the shield conductor wiring is connected to a ground. The present invention relates to a power converter characterized in that the potential of the shield conductor wiring is independent. Further, the first circuit wiring is connected to a first terminal of the semiconductor switching element, and the second circuit wiring is connected to a second terminal of the semiconductor switching element. Related to equipment.

また、前記スイッチング回路は、整流素子を有し、前記第１の回路配線は前記整流素子の第１の端子に接続され、前記第２の回路配線は前記整流素子の第２の端子に接続されることを、特徴とする電力変換装置に関わる。また、前記スイッチング回路は、１次巻き線および２次巻き線を備えた絶縁トランスを有し、前記第１の回路配線は前記トランスの１次巻き線の第１の端子に接続され、前記第２の回路配線は前記トランスの１次巻き線の第２の端子に接続されることを、特徴とする電力変換装置に関わる。   Further, the switching circuit has a rectifying element, the first circuit wiring is connected to a first terminal of the rectifying element, and the second circuit wiring is connected to a second terminal of the rectifying element. To a power conversion device characterized in that: The switching circuit has an insulating transformer having a primary winding and a secondary winding, and the first circuit wiring is connected to a first terminal of a primary winding of the transformer, and The second circuit wiring is connected to the second terminal of the primary winding of the transformer.

また、前記スイッチング回路は、１次巻き線および２次巻き線を備えた絶縁トランスを有し、前記第１の回路配線は前記トランスの２次巻き線の第１の端子に接続され、前記第２の回路配線は前記トランスの２次巻き線の第２の端子に接続されることを、特徴とする電力変換装置に関わる。また、前記半導体スイッチング素子、前記整流素子はワイドバンドギャップ半導体によって構成されることを特徴とする電力変換装置に関わる。   The switching circuit has an insulating transformer having a primary winding and a secondary winding, and the first circuit wiring is connected to a first terminal of a secondary winding of the transformer, and The second circuit wiring is connected to the second terminal of the secondary winding of the transformer. Further, the present invention relates to a power converter, wherein the semiconductor switching element and the rectifying element are made of a wide band gap semiconductor.

なお、本願の明細書に開示された技術は、上記の各実施の形態１〜４に限定されるものではなく、これらの実施の形態の可能な組み合わせを全て含むことは言うまでもない。また、本願の明細書に開示された技術は、開示された技術思想の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。   It should be noted that the technology disclosed in the specification of the present application is not limited to each of the above-described first to fourth embodiments, and it is needless to say that all possible combinations of these embodiments are included. In addition, the technology disclosed in the specification of the present application can be freely combined with the embodiments, or can be appropriately modified or omitted, within the scope of the disclosed technical idea.

１０:多層配線基板、１０１：直流電源、１０２ａ：半導体スイッチング素子、１０２ｂ：半導体スイッチング素子、１０２ｃ：半導体スイッチング素子、１０２ｄ：半導体スイッチング素子、１０３：絶縁トランス、１０４ａ：整流素子、１０４ｂ：整流素子、１０４ｃ：整流素子、１０４ｄ：整流素子、１０５：リアクトル、１０６：平滑コンデンサ、１０７：負荷、２０１ａ：トランス１次側配線、２０１ｂ：トランス１次側配線、２０２ａ：トランス２次側配線、２０２ｂ：トランス２次側配線、３０１：シールド導体配線、３０１ａ：シールド導体配線、３０１ｂ：シールド導体配線、３０２ａ：シールド導体配線、３０２ｂ：シールド導体配線、４０１ａ：斜線部、４０１ｂ：斜線部、５０１：トランス１次側配線２０１ａとシールド導体配線３０１の間の浮遊コンデンサ、５０２：トランス１次側配線２０１ｂとシールド導体配線３０１の間の浮遊コンデンサ、５０３：トランス１次側配線２０１ａとトランス１次側配線２０１ｂの間の浮遊コンデンサ、５０４：トランス１次側配線２０１ａとシールド導体配線３０１ａの間の浮遊コンデンサ、５０５：シールド導体配線３０１ａとシールド導体配線３０１ｂの間の浮遊コンデンサ、５０６：トランス１次側配線２０１ｂとシールド導体配線３０１ｂの間の浮遊コンデンサ、５０７：トランス１次側配線２０１ｂとシールド導体配線３０１ａの間の浮遊コンデンサ、５０８：トランス１次側配線２０１ａとシールド導体配線３０１ｂの間の浮遊コンデンサ、６０２：絶縁シート、６０３：放熱板、６０４：放熱絶縁樹脂 10: multilayer wiring board, 101: DC power supply, 102a: semiconductor switching element, 102b: semiconductor switching element, 102c: semiconductor switching element, 102d: semiconductor switching element, 103: insulating transformer, 104a: rectifying element, 104b: rectifying element, 104c: rectifying element, 104d: rectifying element, 105: reactor, 106: smoothing capacitor, 107: load, 201a: transformer primary wiring, 201b: transformer primary wiring, 202a: transformer secondary wiring, 202b: transformer Secondary side wiring, 301: shield conductor wiring, 301a: shield conductor wiring, 301b: shield conductor wiring, 302a: shield conductor wiring, 302b: shield conductor wiring, 401a: shaded portion, 401b: shaded portion, 501: transformer primary Side wiring 201a and sea A floating capacitor between the ground conductor wiring 301; 502: a floating capacitor between the transformer primary wiring 201b and the shield conductor wiring 301; 503: a floating capacitor between the transformer primary wiring 201a and the transformer primary wiring 201b; 504: a floating capacitor between the transformer primary wiring 201a and the shield conductor wiring 301a, 505: a floating capacitor between the shield conductor wiring 301a and the shield conductor wiring 301b, 506: a floating capacitor between the transformer primary wiring 201b and the shield conductor wiring 301b. 507: Floating capacitor between the transformer primary side wiring 201b and the shield conductor wiring 301a, 508: Floating capacitor between the transformer primary side wiring 201a and the shield conductor wiring 301b, 602: Insulating sheet, 603: Heatsink, 604: Heatsink

本願に開示される電力変換装置は、入力側端子と半導体スイッチング素子の一端を接続しているスイッチング回路入力側配線、および、出力側端子と前記半導体スイッチング素子の他端を接続しているスイッチング回路出力側配線、を有するスイッチング回路と、第１のトランス１次側配線、第２のトランス１次側配線、第１のトランス２次側配線、および、第２のトランス２次側配線、と接続されている絶縁トランスと、入力側端子と整流素子の一端を接続している整流回路入力側配線、および、出力側端子と前記整流素子の他端を接続している整流回路出力側配線、を有する整流回路と、シールド導体配線が形成されているシールド導体配線層、配線層、および絶縁層、を有する多層配線基板と、を備え、前記スイッチング回路のスイッチング回路出力側配線は、前記第１のトランス１次側配線または前記第２のトランス１次側配線と、前記スイッチング回路の出力側端子で接続されており、前記整流回路の整流回路入力側配線は、前記第１のトランス２次側配線または前記第２のトランス２次側配線と、前記整流回路の入力側端子で接続されており、前記多層配線基板の配線層には、前記スイッチング回路入力側配線と前記スイッチング回路出力側配線、前記第１のトランス１次側配線と前記第２のトランス１次側配線、前記第１のトランス２次側配線と前記第２のトランス２次側配線、および、前記整流回路入力側配線と前記整流回路出力側配線、の４組のペア配線のうち、少なくともスイッチング回路入力側配線とスイッチング回路出力側配線からなるペア配線、または、整流回路入力側配線と整流回路出力側配線からなるペア配線が、前記多層配線基板の同じ高さの層に、対をなして平行配置されて、形成されており、この多層配線基板の同じ高さの層に、対をなして平行配置されているペア配線が形成されている配線層は、前記絶縁層を介して、前記シールド導体配線層と積層されていることを特徴とするものである。 Power conversion apparatus disclosed in the present application, the input-side terminal and one end of the connected switching circuit input side wiring of the semiconductor switching elements, and a switching circuit connecting the other end of the output-side terminal and the semiconductor switching element A switching circuit having an output side wiring, and a first transformer primary side wiring, a second transformer primary side wiring, a first transformer secondary side wiring, and a second transformer secondary side wiring are connected. an insulation transformer that is, the input-side terminal and one end connects to and rectifying circuit input side wiring of the rectifying device and the output-side terminal and the other end connects to and rectifier circuit output side wiring of the rectifying element, the And a multilayer wiring board having a shield conductor wiring layer on which a shield conductor wiring is formed, a wiring layer, and an insulating layer. Ring circuit output side wiring, the a first transformer primary side wiring or the second transformer primary side wiring, the are connected by an output terminal of the switching circuit, the rectifier circuit input side wiring of the rectifier circuit Is connected to the first transformer secondary wiring or the second transformer secondary wiring by an input terminal of the rectifier circuit, and a wiring layer of the multilayer wiring board is provided with the switching circuit input. Side wiring and the switching circuit output side wiring, the first transformer primary side wiring and the second transformer primary side wiring, the first transformer secondary side wiring and the second transformer secondary side wiring, and, of the rectifier circuit input lines and the rectifier circuit output side wiring, the four sets of pair wiring, the pair wiring consists of at least a switching circuit input side wiring and the switching circuit output side wiring, or Pair wiring consisting of a rectifier circuit input side wiring rectifier circuit output wiring, said the layer of the same height of the multilayer wiring board, are arranged parallel in pairs, are formed, the same height of the multilayer wiring board A wiring layer in which a pair of wirings arranged in parallel in a pair is formed on a layer of the shield conductor wiring layer via the insulating layer. .

本願に開示される電力変換装置は、入力側端子と半導体スイッチング素子の一端を接続しているスイッチング回路入力側配線、および、出力側端子と前記半導体スイッチング素子の他端を接続しているスイッチング回路出力側配線、を有するスイッチング回路と、第１のトランス１次側配線、第２のトランス１次側配線、第１のトランス２次側配線、および、第２のトランス２次側配線、と接続されている絶縁トランスと、入力側端子と整流素子の一端を接続している整流回路入力側配線、および、出力側端子と前記整流素子の他端を接続している整流回路出力側配線、を有する整流回路と、シールド導体配線が形成されているシールド導体配線層、配線層、および絶縁層、を有する多層配線基板と、を備え、前記スイッチング回路のスイッチング回路出力側配線は、前記第１のトランス１次側配線または前記第２のトランス１次側配線と、前記スイッチング回路の出力側端子で接続されており、前記整流回路の整流回路入力側配線は、前記第１のトランス２次側配線または前記第２のトランス２次側配線と、前記整流回路の入力側端子で接続されており、前記多層配線基板の配線層には、前記スイッチング回路入力側配線と前記スイッチング回路出力側配線、前記第１のトランス１次側配線と前記第２のトランス１次側配線、前記第１のトランス２次側配線と前記第２のトランス２次側配線、および、前記整流回路入力側配線と前記整流回路出力側配線、の４組のペア配線のうち、少なくともスイッチング回路入力側配線とスイッチング回路出力側配線からなるペア配線、または、整流回路入力側配線と整流回路出力側配線からなるペア配線が、前記多層配線基板の同じ高さの層に、対をなして平行配置されて、形成されており、この多層配線基板の同じ高さの層に、対をなして平行配置されているペア配線が形成されている配線層は、前記絶縁層を介して、前記シールド導体配線層と積層されていることを特徴とすることにより、配線間に生じる浮遊コンデンサの充放電電流による、配線、スイッチング回路などでの発熱を抑えつつ、高周波での基板配線の抵抗増加を効果的に抑制することできる。 Power conversion apparatus disclosed in the present application, the input-side terminal and one end of the connected switching circuit input side wiring of the semiconductor switching elements, and a switching circuit connecting the other end of the output-side terminal and the semiconductor switching element A switching circuit having an output side wiring, and a first transformer primary side wiring, a second transformer primary side wiring, a first transformer secondary side wiring, and a second transformer secondary side wiring are connected. an insulation transformer that is, the input-side terminal and one end connects to and rectifying circuit input side wiring of the rectifying device and the output-side terminal and the other end connects to and rectifier circuit output side wiring of the rectifying element, the And a multilayer wiring board having a shield conductor wiring layer on which a shield conductor wiring is formed, a wiring layer, and an insulating layer. Ring circuit output side wiring, the a first transformer primary side wiring or the second transformer primary side wiring, the are connected by an output terminal of the switching circuit, the rectifier circuit input side wiring of the rectifier circuit Is connected to the first transformer secondary wiring or the second transformer secondary wiring by an input terminal of the rectifier circuit, and a wiring layer of the multilayer wiring board is provided with the switching circuit input. Side wiring and the switching circuit output side wiring, the first transformer primary side wiring and the second transformer primary side wiring, the first transformer secondary side wiring and the second transformer secondary side wiring, and, of the rectifier circuit input lines and the rectifier circuit output side wiring, the four sets of pair wiring, the pair wiring consists of at least a switching circuit input side wiring and the switching circuit output side wiring, or Pair wiring consisting of a rectifier circuit input side wiring rectifier circuit output wiring, said the layer of the same height of the multilayer wiring board, are arranged parallel in pairs, are formed, the same height of the multilayer wiring board A wiring layer in which a pair wiring arranged in parallel in a pair is formed on the first layer, by being stacked with the shield conductor wiring layer via the insulating layer, It is possible to effectively suppress the increase in the resistance of the substrate wiring at high frequency while suppressing heat generation in the wiring, switching circuit, and the like due to the charging / discharging current of the floating capacitor generated between the wirings.

Claims (16)

半導体スイッチング素子の一端に接続されているスイッチング回路入力側配線、および、前記半導体スイッチング素子の他端に接続されているスイッチング回路出力側配線、を有するスイッチング回路と、
第１のトランス１次側配線、第２のトランス１次側配線、第１のトランス２次側配線、および、第２のトランス２次側配線、と接続されている絶縁トランスと、
整流素子の一端に接続されている整流回路入力側配線、および、前記整流素子の他端に接続されている整流回路出力側配線、を有する整流回路と、
シールド導体配線が形成されているシールド導体配線層、配線層、および絶縁層、を有する多層配線基板と、を備え、
前記スイッチング回路のスイッチング回路出力側配線は、前記第１のトランス１次側配線または前記第２のトランス１次側配線と接続されており、
前記整流回路の整流回路入力側配線は、前記第１のトランス２次側配線または前記第２のトランス２次側配線と接続されており、
前記多層配線基板の配線層には、前記スイッチング回路入力側配線と前記スイッチング回路出力側配線、前記第１のトランス１次側配線と前記第２のトランス１次側配線、前記第１のトランス２次側配線と前記第２のトランス２次側配線、および、前記整流回路入力側配線と前記整流回路出力側配線、の４組のペア配線のうち、少なくとも１組のペア配線が形成されており、
このペア配線が形成されている配線層は、前記絶縁層を介して、前記シールド導体配線層と積層されていることを特徴とする電力変換装置。 A switching circuit having a switching circuit input-side wiring connected to one end of the semiconductor switching element, and a switching circuit output-side wiring connected to the other end of the semiconductor switching element;
An insulating transformer connected to the first transformer primary side wiring, the second transformer primary side wiring, the first transformer secondary side wiring, and the second transformer secondary side wiring;
A rectifier circuit input-side wiring connected to one end of the rectifier element, and a rectifier circuit output-side wiring connected to the other end of the rectifier element;
A shield conductor wiring layer on which the shield conductor wiring is formed, a wiring layer, and an insulating layer, and a multilayer wiring board having
The switching circuit output side wiring of the switching circuit is connected to the first transformer primary side wiring or the second transformer primary side wiring,
A rectifier circuit input side wiring of the rectifier circuit is connected to the first transformer secondary side wiring or the second transformer secondary side wiring;
In the wiring layer of the multilayer wiring board, the switching circuit input side wiring and the switching circuit output side wiring, the first transformer primary side wiring and the second transformer primary side wiring, the first transformer 2 At least one pair wiring is formed out of four pairs of a wiring on the secondary side and the secondary wiring on the second transformer, and a wiring on the input side of the rectifying circuit and the wiring on the output side of the rectifying circuit. ,
The power conversion device, wherein the wiring layer on which the pair wiring is formed is laminated with the shield conductor wiring layer via the insulating layer. 前記シールド導体配線層と積層されている配線層に形成されているペア配線は、前記シールド導体配線と、多層配線基板の平面視で、重なる位置に配置されていることを特徴とする請求項１に記載の電力変換装置。   2. The pair wiring formed on the wiring layer laminated with the shield conductor wiring layer is disposed at a position overlapping with the shield conductor wiring in a plan view of the multilayer wiring board. 3. 3. The power converter according to claim 1. 前記シールド導体配線は、第１のシールド導体配線と第２のシールド導体配線からなることを特徴とする請求項２に記載の電力変換装置。   The power conversion device according to claim 2, wherein the shield conductor wiring includes a first shield conductor wiring and a second shield conductor wiring. 前記シールド導体配線層と積層されている配線層に形成されているペア配線は、
片方の配線が前記第１のシールド導体配線と、多層配線基板の平面視で、重なる位置に配置されていて、
他方の配線が前記第２のシールド導体配線と、多層配線基板の平面視で、重なる位置に配置されていることを特徴とする請求項３に記載の電力変換装置。 Pair wiring formed on a wiring layer laminated with the shield conductor wiring layer,
One of the wirings is disposed at a position overlapping with the first shield conductor wiring in a plan view of the multilayer wiring board,
4. The power converter according to claim 3, wherein the other wiring is arranged at a position overlapping the second shield conductor wiring in a plan view of the multilayer wiring board. 5. 前記多層配線基板は、第２のシールド導体配線が形成されている第２のシールド導体配線層をさらに有しており、
前記シールド導体配線層と積層されている配線層は、前記第２のシールド導体配線層と絶縁層を介して積層されていて、
前記配線層は、前記シールド導体配線層と前記第２のシールド導体配線層の間に挟まれていることを特徴とする請求項１に記載の電力変換装置。 The multilayer wiring board further includes a second shield conductor wiring layer on which a second shield conductor wiring is formed,
The wiring layer laminated with the shield conductor wiring layer is laminated with the second shield conductor wiring layer via an insulating layer,
The power converter according to claim 1, wherein the wiring layer is interposed between the shield conductor wiring layer and the second shield conductor wiring layer. 前記第２のシールド導体配線は、第３のシールド導体配線と第４のシールド導体配線からなることを特徴とする請求項５に記載の電力変換装置。   The power converter according to claim 5, wherein the second shield conductor wiring includes a third shield conductor wire and a fourth shield conductor wire. 前記シールド導体配線層と積層されている配線層に形成されているペア配線は、
片方の配線が前記第３のシールド導体配線と、多層配線基板の平面視で、重なる位置に配置されていて、
他方の配線が前記第４のシールド導体配線と、多層配線基板の平面視で、重なる位置に配置されていることを特徴とする請求項６に記載の電力変換装置。 Pair wiring formed on a wiring layer laminated with the shield conductor wiring layer,
One of the wirings is arranged at a position overlapping with the third shield conductor wiring in a plan view of the multilayer wiring board,
The power converter according to claim 6, wherein the other wiring is arranged at a position overlapping the fourth shield conductor wiring in a plan view of the multilayer wiring board. 半導体スイッチング素子の一端に接続されているスイッチング回路入力側配線、および、前記半導体スイッチング素子の他端に接続されているスイッチング回路出力側配線、を有するスイッチング回路と、
第１のトランス１次側配線、第２のトランス１次側配線、第１のトランス２次側配線、および、第２のトランス２次側配線、と接続されている絶縁トランスと、
整流素子の一端に接続されている整流回路入力側配線、および、前記整流素子の他端に接続されている整流回路出力側配線、を有する整流回路と、
第１のシールド導体配線が形成されている第１の配線層、第２のシールド導体配線が形成されている第２の配線層、および、絶縁層を有する多層配線基板と、を備え、
前記スイッチング回路のスイッチング回路出力側配線は、前記第１のトランス１次側配線または前記第２のトランス１次側配線と接続されており、
前記整流回路の整流回路入力側配線は、前記第１のトランス２次側配線または前記第２のトランス２次側配線と接続されており、
前記スイッチング回路入力側配線と前記スイッチング回路出力側配線、前記第１のトランス１次側配線と前記第２のトランス１次側配線、前記第１のトランス２次側配線と前記第２のトランス２次側配線、および、前記整流回路入力側配線と前記整流回路出力側配線、の４組のペア配線のうち、少なくとも１組のペア配線は、片方の配線が前記第１の配線層に形成されていて、他方の配線が前記第２の配線層に形成されており、
前記第１の配線層は、前記絶縁層を介して前記第２の配線層と積層されていることを特徴とする電力変換装置。 A switching circuit having a switching circuit input-side wiring connected to one end of the semiconductor switching element, and a switching circuit output-side wiring connected to the other end of the semiconductor switching element;
An insulating transformer connected to the first transformer primary side wiring, the second transformer primary side wiring, the first transformer secondary side wiring, and the second transformer secondary side wiring;
A rectifier circuit input-side wiring connected to one end of the rectifier element, and a rectifier circuit output-side wiring connected to the other end of the rectifier element;
A first wiring layer on which the first shield conductor wiring is formed, a second wiring layer on which the second shield conductor wiring is formed, and a multilayer wiring board having an insulating layer;
The switching circuit output side wiring of the switching circuit is connected to the first transformer primary side wiring or the second transformer primary side wiring,
A rectifier circuit input side wiring of the rectifier circuit is connected to the first transformer secondary side wiring or the second transformer secondary side wiring;
The switching circuit input side wiring and the switching circuit output side wiring, the first transformer primary side wiring and the second transformer primary side wiring, the first transformer secondary side wiring and the second transformer 2 Among the four pairs of the secondary wiring and the rectifier circuit input-side wiring and the rectifier circuit output-side wiring, at least one pair of the wirings has one of the wirings formed in the first wiring layer. The other wiring is formed in the second wiring layer,
The power conversion device according to claim 1, wherein the first wiring layer is stacked on the second wiring layer via the insulating layer. 前記第１の配線層に形成されている片方の配線は、前記第２のシールド導体配線と、多層配線基板の平面視で、重なる位置に配置されていて、
前記第２の配線層に形成されている他方の配線は、前記第１のシールド導体配線と、多層配線基板の平面視で、重なる位置に配置されていることを特徴とする請求項８に記載の電力変換装置。 One of the wirings formed in the first wiring layer is disposed at a position overlapping the second shield conductor wiring in a plan view of the multilayer wiring board,
9. The wiring according to claim 8, wherein the other wiring formed in the second wiring layer overlaps with the first shield conductor wiring in a plan view of the multilayer wiring board. Power converter. 前記スイッチング回路は、第１の半導体スイッチング素子、第２の半導体スイッチング素子、第３の半導体スイッチング素子、および第４の半導体スイッチング素子、を有しており、
前記第１の半導体スイッチング素子、前記第２の半導体スイッチング素子、前記第３の半導体スイッチング素子、および前記第４の半導体スイッチング素子は、フルブリッジ型に接続されていることを特徴とする請求項１または８に記載の電力変換装置。 The switching circuit has a first semiconductor switching element, a second semiconductor switching element, a third semiconductor switching element, and a fourth semiconductor switching element,
2. The first semiconductor switching element, the second semiconductor switching element, the third semiconductor switching element, and the fourth semiconductor switching element are connected in a full-bridge type. Or the power converter according to 8. 前記整流回路は、第１の整流素子、第２の整流素子、第３の整流素子、および第４の整流素子、を有しており、
前記第１の整流素子、前記第２の整流素子、前記第３の整流素子、および前記第４の整流素子は、フルブリッジ型に接続されていることを特徴とする請求項１または８に記載の電力変換装置。 The rectifier circuit includes a first rectifier, a second rectifier, a third rectifier, and a fourth rectifier,
The said 1st rectifier, the said 2nd rectifier, the said 3rd rectifier, and the said 4th rectifier are connected in full bridge type, The Claim 1 or 8 characterized by the above-mentioned. Power converter. 前記半導体スイッチング素子、または、前記整流素子は、ワイドバンドギャップ半導体によって構成されていることを特徴とする請求項１または８に記載の電力変換装置。   The power converter according to claim 1, wherein the semiconductor switching element or the rectifying element is made of a wide band gap semiconductor. 前記シールド導体配線層は、接地されていることを特徴する請求項１に記載の電力変換装置。   The power converter according to claim 1, wherein the shield conductor wiring layer is grounded. 前記シールド導体配線は、電位が独立していることを特徴する請求項１に記載の電力変換装置。   The power converter according to claim 1, wherein the shield conductor wires have independent potentials. 前記第１のシールド導体配線と前記第２のシールド導体配線は、接地されていることを特徴する請求項８に記載の電力変換装置。   The power converter according to claim 8, wherein the first shield conductor wiring and the second shield conductor wiring are grounded. 前記第１のシールド導体配線と前記第２のシールド導体配線は、電位が独立していることを特徴する請求項８に記載の電力変換装置。   The power converter according to claim 8, wherein the first shield conductor wiring and the second shield conductor wiring have independent potentials.
JP2018110834A 2018-06-11 2018-06-11 Power converter Active JP6545325B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018110834A JP6545325B1 (en) 2018-06-11 2018-06-11 Power converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018110834A JP6545325B1 (en) 2018-06-11 2018-06-11 Power converter

Publications (2)

Publication Number Publication Date
JP6545325B1 JP6545325B1 (en) 2019-07-17
JP2019216492A true JP2019216492A (en) 2019-12-19

Family

ID=67297656

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018110834A Active JP6545325B1 (en) 2018-06-11 2018-06-11 Power converter

Country Status (1)

Country Link
JP (1) JP6545325B1 (en)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61290794A (en) * 1985-06-19 1986-12-20 株式会社日立製作所 Wiring board
JPH1098112A (en) * 1996-09-20 1998-04-14 Hitachi Ltd Semiconductor integrated circuit
JP2001007458A (en) * 1999-06-18 2001-01-12 Matsushita Electric Ind Co Ltd Differential balance signal transmission board
JP2013197223A (en) * 2012-03-19 2013-09-30 Hitachi Automotive Systems Ltd Electronic control device
JP2014155265A (en) * 2013-02-06 2014-08-25 Fujitsu Telecom Networks Ltd Transformer wiring structure of dc-dc converter
US20170178787A1 (en) * 2015-12-18 2017-06-22 Texas Instruments Incorporated Methods and Apparatus for Isolation Barrier with Integrated Magnetics for High Power Modules
JP2018057203A (en) * 2016-09-30 2018-04-05 三菱電機株式会社 DC power converter

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61290794A (en) * 1985-06-19 1986-12-20 株式会社日立製作所 Wiring board
JPH1098112A (en) * 1996-09-20 1998-04-14 Hitachi Ltd Semiconductor integrated circuit
JP2001007458A (en) * 1999-06-18 2001-01-12 Matsushita Electric Ind Co Ltd Differential balance signal transmission board
JP2013197223A (en) * 2012-03-19 2013-09-30 Hitachi Automotive Systems Ltd Electronic control device
JP2014155265A (en) * 2013-02-06 2014-08-25 Fujitsu Telecom Networks Ltd Transformer wiring structure of dc-dc converter
US20170178787A1 (en) * 2015-12-18 2017-06-22 Texas Instruments Incorporated Methods and Apparatus for Isolation Barrier with Integrated Magnetics for High Power Modules
JP2018057203A (en) * 2016-09-30 2018-04-05 三菱電機株式会社 DC power converter

Also Published As

Publication number Publication date
JP6545325B1 (en) 2019-07-17

Similar Documents

Publication Publication Date Title
JP5798412B2 (en) Semiconductor module
US6970367B2 (en) Switching power supply
EP1760867B1 (en) Switching power supply unit
US10811958B2 (en) Water-cooling power supply module
US9461549B2 (en) Electric power source device
WO2018105562A1 (en) Power conversion apparatus
JP4558407B2 (en) Switching power supply
KR20180126371A (en) Power converter
US9287765B2 (en) Power system, power module therein and method for fabricating power module
JP6545325B1 (en) Power converter
US11509236B2 (en) Power conversion device
US10497631B2 (en) Insulated DC-DC converter
JP6440772B2 (en) Power converter
US11239021B2 (en) Isolated converter
JP6965294B2 (en) Power converter and transformer
JP2022520087A (en) Integrated transformer with low AC loss and impedance balancing interface
JP6851242B2 (en) Power converter
JP6509401B1 (en) Power converter
JP6316484B1 (en) Power converter
US20220416686A1 (en) Flying Capacitor Switching Cell-System
JP7275673B2 (en) power converter
CN111490674B (en) Power supply device
JP2010034310A (en) Transformer and power converter
JP2021118564A (en) Power source circuit
JP2023002889A (en) Power conversion device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180611

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190425

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190521

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190618

R151 Written notification of patent or utility model registration

Ref document number: 6545325

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250