JP2019205264A - 溶接用電源装置および出力制御方法。 - Google Patents

Abstract

【課題】溶接電流の増減に起因する、変圧器における偏磁を抑制する。【解決手段】溶接用電源装置５０は、第１〜第４トランジスタＱ１〜Ｑ４をブリッジ状に配列してなり、直流を交流に変換するインバータ回路５２と、インバータ回路５２が出力する交流を変圧する変圧器５３と、変圧器５３が出力する交流を整流して直流を出力する二次整流回路５４と、二次整流回路から溶接ワイヤに流れる溶接電流の大きさが目標値に近づくようにインバータ回路５２の動作を制御するとともに、インバータ回路５２から変圧器５３の一次側に印加される一次側印加電圧の累積値に基づいて、インバータ回路５２で次にオンさせるトランジスタを決定する制御回路５８とを備える。【選択図】図２

Description

本発明は、溶接電流の出力制御方法および溶接用電源装置に関する。

アーク溶接装置で用いられる溶接用電源装置として、商用電源（例えば三相交流電源）を整流して直流に変換する一次側変換回路と、複数のスイッチング素子を含み、一次変換回路から入力される直流を高周波交流に変換するインバータ回路と、インバータ回路から入力される高周波交流をより低圧に変換する溶接トランス（変圧器）と、溶接トランスから入力される低圧な交流を整流して直流に変換し、溶接トーチおよび溶接対象に出力する二次側変換回路とを備えたものが知られている（特許文献１参照）。また、特許文献１では、４つの半導体スイッチング素子（トランジスタ等）をブリッジ状に配置してなるフルブリッジ方式のインバータ回路を用い、溶接トーチの電極（溶接ワイヤ）から溶接対象に流れる溶接電流の大きさを、インバータ回路のスイッチング制御によって調整している。より具体的に説明すると、フルブリッジ方式のインバータ回路では、対角に位置する２つのスイッチング素子を１ペアとし、オンさせるペアを交互に切り換えることで、直流を交流に変換している。そして、例えば各ペアをオンさせる期間（パルス幅）を調整するＰＷＭ変調方式を用いて、インバータ回路が出力する交流の大きさを調整している。

特開２０１６−１４４３０３号公報

アーク溶接装置で用いられる溶接用電源装置の場合、インバータ回路から変圧器に供給される高周波交流において、正負がほぼ釣り合っている場合には、特に問題は生じないが、正側または負側に偏りが生じた場合には、変圧器で偏磁が生じることがあり得る。そして、変圧器で偏磁が生じた場合、スイッチング素子に過大な電流が流れることに伴って、スイッチング素子が故障するおそれがある。

特に、アーク溶接では、スパッタ等の発生を抑制する目的で、溶接ワイヤと溶接対象（ワーク）との間に形成される溶滴の状態に応じて、溶接電流の大きさを急激に増減させる制御が行われることがあり得る。このような制御を行う場合、インバータ回路から変圧器に供給される高周波交流が、正側または負側に偏りやすくなる。

ここで、特許文献１では、インバータ回路の各スイッチング素子をオンさせるオンパルス幅を監視し、オンパルス幅の補正を行うことで、変圧器の偏磁を抑制している。しかしながら、上述した、溶接電流の大きさを急激に増減させるような制御を行う場合には、変圧器の偏磁を抑制することが困難である。

本発明は、溶接電流の増減に起因する、変圧器における偏磁を抑制することを目的とする。

本発明の溶接用電源装置は、ブリッジ回路を構成する複数のスイッチング素子を備え、直流を交流に変換するインバータ回路と、前記インバータ回路から出力される交流を変圧する変圧器と、前記変圧器から出力される交流を直流に整流する整流回路と、前記整流回路から溶接ワイヤに流れる溶接電流の大きさに基づいて前記インバータ回路における前記複数のスイッチング素子を制御する制御手段と、前記インバータ回路から前記変圧器の一次側に印加される一次側印加電圧の累積値に基づき、当該インバータ回路で次にオンさせるスイッチング素子を決定する決定手段とを含んでいる。
このような溶接用電源装置において、前記決定手段は、前記一次側印加電圧と当該一次側印加電圧の印加時間との積であるＥＴ積を、前記累積値として用いることを特徴とすることができる。
また、前記インバータ回路は、第１のスイッチング素子をオンし且つ第２のスイッチング素子をオフしたときに前記変圧器の一次側に正の電流を供給するとともに、当該第１のスイッチング素子をオフし且つ当該第２のスイッチング素子をオンしたときに当該変圧器の一次側に負の電流を供給し、前記決定手段は、一次側印加電圧の累積値が負側に偏った場合に、前記インバータ回路で次にオンさせるスイッチング素子を前記第１のスイッチング素子に決定することを特徴とすることができる。
さらに、前記インバータ回路は、第１のスイッチング素子をオンし且つ第２のスイッチング素子をオフしたときに前記変圧器の一次側に正の電流を供給するとともに、当該第１のスイッチング素子をオフし且つ当該第２のスイッチング素子をオンしたときに当該変圧器の一次側に負の電流を供給し、前記決定手段は、一次側印加電圧の累積値が正側に偏った場合に、前記インバータ回路で次にオンさせるスイッチング素子を前記第２のスイッチング素子に決定することを特徴とすることができる。
また、他の観点から捉えると、本発明の溶接用電源装置は、４つのスイッチング素子をブリッジ状に配列してなり、対角に位置する２つのスイッチング素子をそれぞれ組とする第１素子対および第２素子対を用いて、直流を交流に変換するインバータ回路と、
前記インバータ回路から出力される交流を変圧する変圧器と、前記変圧器から出力される交流を整流し、溶接ワイヤに向けて直流を出力する整流回路と、前記インバータ回路からの出力に基づき、当該インバータ回路に対し、前記第１素子対をオンさせた後に前記第２素子対をオンさせるか、当該第２素子対をオンさせた後に当該第１素子対をオンさせるか、当該第１素子対をオンさせた後に当該第１素子対をオンさせるか、当該第２素子対をオンさせた後に当該第２素子対をオンさせるか、を決定する決定手段とを含んでいる。
さらに、他の観点から捉えると、本発明は、ブリッジ回路を構成する複数のスイッチング素子を備え、直流を交流に変換するインバータ回路と、当該インバータ回路から出力される交流を変圧する変圧器と、当該変圧器から出力される交流を直流に整流する整流回路とを含む溶接用電源装置の出力制御方法であって、前記整流回路から溶接ワイヤに流れる溶接電流の大きさに基づいて前記インバータ回路における前記複数のスイッチング素子を制御し、前記インバータ回路から前記変圧器の一次側に印加される一次側印加電圧の累積値に基づき、前記インバータ回路で次にオンさせるスイッチング素子を決定することを特徴としている。
さらにまた、他の観点から捉えると、本発明は、４つのスイッチング素子をブリッジ状に配列してなり、対角に位置する２つのスイッチング素子をそれぞれ組とする第１素子対および第２素子対を用いて、直流を交流に変換するインバータ回路と、当該インバータ回路から出力される交流を変圧する変圧器と、当該変圧器から出力される交流を整流し、溶接ワイヤに向けて直流を出力する整流回路とを含む溶接用電源装置の出力制御方法であって、前記インバータ回路からの出力を取得し、前記インバータ回路から取得した出力に基づき、当該インバータ回路に対し、前記第１素子対をオンさせた後に前記第２素子対をオンさせるか、当該第２素子対をオンさせた後に当該第１素子対をオンさせるか、当該第１素子対をオンさせた後に当該第１素子対をオンさせるか、当該第２素子対をオンさせた後に当該第２素子対をオンさせるか、を決定することを特徴としている。

本発明によれば、溶接電流の増減に起因する、変圧器における偏磁を抑制することができる。

本発明の実施の形態に係る溶接システムの概略構成を示す図である。 溶接システムにおける溶接用電源装置の概略構成を示す図である。 溶接用電源装置における制御回路の概略構成を示す図である。 短絡移行における出力電流の目標値の一例を示す図である。 （ａ）〜（ｃ）は、本実施の形態のインバータ回路の動作を説明するための図である。 （ａ）〜（ｃ）は、本実施の形態のインバータ回路の動作（続き）を説明するための図である。 （ａ）〜（ｃ）は、本実施の形態のインバータ回路の動作（続き）を説明するための図である。 （ａ）、（ｂ）は、ＥＴ積を説明するための図である。 本実施の形態における出力電流の制御を説明するためのフローチャートである。 本実施の形態の手法を適用した場合の、総ＥＴ積の経時変化の一例（実施例）を説明するための図である。 本実施の形態の手法を適用しない場合の、総ＥＴ積の経時変化の一例（比較例）を説明するための図である。

以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。
［溶接システムの構成］
図１は、本発明の実施の形態に係る溶接システム１の概略構成を示す図である。この溶接システム１は、消耗電極式（溶極式）のガスシールドアーク溶接法によって、被溶接物２００の溶接を行うものである。

この溶接システム１は、溶接ワイヤ１００を用いて被溶接物２００を溶接する溶接トーチ１０と、溶接トーチ１０を保持するとともに溶接トーチ１０の位置や姿勢を設定するロボットアーム２０とを備えている。また、溶接システム１は、溶接トーチ１０に溶接ワイヤ１００を送給するワイヤ送給装置３０と、溶接トーチ１０にシールドガス（例えば炭酸ガス）を供給するシールドガス供給装置４０とを備えている。さらに、溶接システム１は、溶接トーチ１０を介して溶接ワイヤ１００および被溶接物２００に直流の溶接電流の供給を行うとともに溶接電流の制御を行う溶接用電源装置５０と、ロボットアーム２０を制御するロボット制御装置６０とを備えている。なお、ここでは詳細な説明を行わないが、溶接用電源装置５０は、溶接電流の他に、溶接速度や溶接ワイヤ１００の送給速度等の制御も行っている。

［溶接用電源装置の構成］
図２は、溶接システム１における溶接用電源装置５０の概略構成を示す図である。ただし、図２は、溶接用電源装置５０のうち、溶接電流の供給および制御に関連する構成要素を、抜き出して示している。

本実施の形態の溶接用電源装置５０は、商用交流電源５から供給されてくる三相交流電力に各種処理を施すことで直流電力に変換し、溶接トーチ１０および被溶接物２００（図１参照）へと供給する。この間、溶接用電源装置５０では、各種電力変換を行うことにより、外部に出力する直流電力（直流電圧および直流電流）の調整を行う。なお、以下の説明においては、溶接用電源装置５０から溶接トーチ１０および溶接ワイヤ１００を介して被溶接物２００（図１参照）へと出力される溶接電流のことを、出力電流と称することがある。

本実施の形態の溶接用電源装置５０は、一次整流回路５１と、インバータ回路５２と、変圧器５３と、二次整流回路５４と、出力リアクトル５５と、出力電流検出回路５６と、一次側印加電圧検出回路５７と、制御回路５８とを備えている。以下、溶接用電源装置５０の各構成要素について、順に説明を行う。

（一次整流回路）
一次整流回路５１は、入力側が商用交流電源５に接続されており、出力側がインバータ回路５２に接続されている。この一次整流回路５１は、商用交流電源５から入力されてくる三相交流を、整流および平滑化することで直流に変換する。ここで、本実施の形態の一次整流回路５１は、三相全波整流回路によって構成されている。より具体的に説明すると、本実施の形態の一次整流回路５１は、商用交流電源５の出力側に設けられる一次整流ダイオード群５１１と、一次整流ダイオード群５１１の出力側に設けられる入力リアクトル５１２と、入力リアクトル５１２の出力側に設けられる平滑コンデンサ５１３とを有している。なお、この例において、一次整流ダイオード群５１１は、６つのダイオードを含んでいる。

（インバータ回路）
インバータ回路５２は、入力側が一次整流回路５１に接続されており、出力側が変圧器５３に接続されている。このインバータ回路５２は、一次整流回路５１から入力されてくる直流にスイッチング処理を施すことで、商用交流電源５よりも高周波となる単相交流に変換する。ここで、本実施の形態のインバータ回路５２は、電圧形フルブリッジインバータによって構成されている。より具体的に説明すると、本実施の形態のインバータ回路５２は、一次整流回路５１の出力側に設けられる入力コンデンサ５２１と、入力コンデンサ５２１の出力側に設けられるスイッチ素子群５２２とを有している。

そして、本実施の形態のスイッチ素子群５２２は、ブリッジ状に接続された複数（ここでは４つ）のスイッチング素子を有している。より具体的に説明すると、本実施の形態のスイッチ素子群５２２は、それぞれがスイッチング素子として機能する第１トランジスタＱ１、第２トランジスタＱ２、第３トランジスタＱ３および第４トランジスタＱ４を有している。ここで、第１トランジスタＱ１〜第４トランジスタＱ４としては、特に限定されるものではないが、この例ではＩＧＢＴ（Insulated Gate Bipolar Transistor）を用いている。なお、本実施の形態では、第１トランジスタＱ１および第４トランジスタＱ４が第１のスイッチング素子として、また、第２トランジスタＱ２および第３トランジスタＱ３が第２のスイッチング素子として、それぞれ機能している。

そして、このスイッチ素子群５２２では、第１トランジスタＱ１および第４トランジスタＱ４が、ブリッジにおける一方の対角に位置し、第２トランジスタＱ２および第３トランジスタＱ３が、ブリッジにおける他方の対角に位置している。そして、第１トランジスタＱ１と第３トランジスタＱ３との接続部位、および、第２トランジスタＱ２と第４トランジスタＱ４と接続部位が、スイッチ素子群５２２における入力側となる。また、第１トランジスタＱ１と第２トランジスタＱ２との接続部位、および、第３トランジスタＱ３と第４トランジスタＱ４との接続部位が、スイッチ素子群５２２における出力側となる。

また、本実施の形態のスイッチ素子群５２２は、これら第１トランジスタＱ１〜第４トランジスタＱ４のそれぞれに並列に接続された、第１還流ダイオードＤ１、第２還流ダイオードＤ２、第３還流ダイオードＤ３および第４還流ダイオードＤ４をさらに有している。

（変圧器）
変圧器５３は、入力側がインバータ回路５２に接続されており、出力側が二次整流回路５４に接続されている。そして、変圧器５３からみて入力側（図中左側）が一次側となっており、変圧器５３からみて出力側（図中右側）が二次側となっている。この変圧器５３は、インバータ回路５２から入力されてくる単相交流（一次側電圧）を、より電圧値の低い単相交流（二次側電圧）に変換（変圧）する。ここで、本実施の形態の変圧器５３は、磁心５３０と一次巻線５３１と二次巻線５３２とを有しており、一次側と二次側とを絶縁するとともに、二次巻線５３２側にセンタータップを設けた単相変圧器によって構成されている。

（二次整流回路）
整流回路の一例としての二次整流回路５４は、入力側が変圧器５３に接続されており、出力側且つ正極側は出力リアクトル５５に、出力側且つ負極側は出力電流検出回路５６に、それぞれ接続されている。この二次整流回路５４は、変圧器５３から入力されてくる単相交流を、整流することで直流に変換する。ここで、本実施の形態の二次整流回路５４は、変圧器５３における二次側のセンタータップを利用する、センタータップ型単相両波整流回路によって構成されている。より具体的に説明すると、本実施の形態の二次整流回路５４は、変圧器５３の出力側に設けられる二次整流ダイオード群５４１を有している。なお、この例において、二次整流ダイオード群５４１は、２つのダイオードを含んでいる。そして、これら２つのダイオードは、変圧器５３の出力側に設けられた二次巻線５３２の一端側および他端側にそれぞれ接続され、二次整流回路５４の出力側且つ正極側となる。これに対し、変圧器５３の出力側に設けられた二次巻線５３２の中点は、二次整流回路５４の出力側且つ負極側となる。

（出力リアクトル）
出力リアクトル５５は、入力側が二次整流回路５４の出力側且つ正極側に接続されており、出力側が溶接トーチ１０を介して溶接ワイヤ１００（図１参照）に接続されている。この出力リアクトル５５は、出力電流の波形を平滑化するとともに、溶接ワイヤ１００が母材である被溶接物２００に接触短絡した場合や、溶滴が溶融池に接触した場合などにおける出力電流の流れを、パッシブにコントロールする。ただし、出力リアクトル５５を、二次整流回路５４の出力側且つ負極側に接続してもかまわない。

（出力電流検出回路）
出力電流検出回路５６は、入力側が二次整流回路５４に接続されており、出力側が被溶接物２００（図１参照）に接続されている。この出力電流検出回路５６は、溶接トーチ１０から溶接ワイヤ１００を介して被溶接物２００に流れる、出力電流の大きさである溶接電流値Ｉを検出する。

（一次側印加電圧検出回路）
一次側印加電圧検出回路５７は、インバータ回路５２の出力側と変圧器５３の入力側との間に設けられており、インバータ回路５２が出力する電圧（インバータ出力電圧値）を検出する。ここで、この例においては、このインバータ出力電圧値が、変圧器５３の一次巻線５３１に印加される一次側印加電圧値Ｖと同じ大きさになる。

（制御回路）
制御手段および決定手段の一例としての制御回路５８は、出力電流検出回路５６が検出した出力電流値Ｉと、一次側印加電圧検出回路５７が検出した一次側印加電圧値Ｖとに基づき、インバータ回路５２に設けられた第１トランジスタＱ１〜第４トランジスタＱ４の動作（スイッチング動作）を制御する。

［制御回路の構成］
図３は、溶接用電源装置５０における制御回路５８の概略構成を示す図である。ただし、図３は、制御回路５８のうち、第１トランジスタＱ１〜第４トランジスタＱ４の動作の制御に関連する構成を、抜き出して示している。また、以下の説明においては、スイッチ素子群５２２（図２参照）でブリッジを構成する第１トランジスタＱ１〜第４トランジスタＱ４のうち、一方の対角に位置する第１、第４トランジスタＱ１、Ｑ４を第１素子対Ｐ１と称し、他方の対角に位置する第２、第３トランジスタＱ２、Ｑ３を第２素子対Ｐ２と称する。そして、本実施の形態では、第１素子対Ｐ１および第２素子対Ｐ２を単位として、第１トランジスタＱ１〜第４トランジスタＱ４のオン／オフが行われる。なお、本実施の形態では、第１トランジスタＱ１〜第４トランジスタＱ４のオン期間の長さ（パルス幅）を変調するＰＷＭ（Pulse Width Modulation）方式によって、インバータ回路５２の出力を制御している。

本実施の形態の制御回路５８は、デューティ信号作成部５８１と、駆動信号作成部５８２と、ＥＴ積演算部５８３と、総ＥＴ積記憶部５８４とを有している。以下、制御回路５８の各構成要素について、順に説明を行う。

（デューティ信号作成部）
デューティ信号作成部５８１は、出力電流検出回路５６から入力されてくる溶接電流値Ｉと、出力電流（溶接電流）の目標値とに基づき、ＰＷＭ制御におけるデューティ比を決定し、デューティ信号を作成する。ここで、本実施の形態のデューティ比は、インバータ回路５２での制御周期とオン期間との関係に基づいて定まるものであるが、その詳細については後述する。

（駆動信号作成部）
駆動信号作成部５８２は、デューティ信号作成部５８１から入力されてくるデューティ信号と、総ＥＴ積記憶部５８４から入力されてくる総ＥＴ積とに基づき、第１素子対Ｐ１（第１、第４トランジスタＱ１、Ｑ４）を駆動するための信号（以下では第１駆動信号と称する）と、第２素子対Ｐ２（第２、第３トランジスタＱ２、Ｑ３）を駆動するための信号（以下では第２駆動信号と称する）とを作成する。

（ＥＴ積演算部）
ＥＴ積演算部５８３は、デューティ信号作成部５８１から入力されてくるデューティ信号と、一次側印加電圧検出回路５７から入力されてくる一次側印加電圧値Ｖとに基づき、変圧器５３の一次側印加電圧値Ｖと印加時間との積として定められるＥＴ積を、制御周期毎に演算する。また、ＥＴ積演算部５８３は、過去のＥＴ積の累積値として定められる総ＥＴ積に、今回の制御周期で新たに発生したＥＴ積を加算（累積）する演算を行い、総ＥＴ積を更新する。なお、ＥＴ積の詳細については後述する。

（総ＥＴ積記憶部）
総ＥＴ積記憶部５８４はＥＴ積演算部５８３から入力されてくる、更新済みの総ＥＴ積を記憶する。また、総ＥＴ積記憶部５８４は、駆動信号作成部５８２およびＥＴ積演算部５８３からの要求に応じて、自身が記憶している総ＥＴ積を出力する。

［溶接システムの動作］
では、本実施の形態の溶接システム１の、基本的な動作を説明する。
一次整流回路５１は、商用交流電源５から入力されてくる三相交流（例えば三相２２０Ｖ、６０Ｈｚ）を、直流（例えば３００Ｖ程度）に変換する。このとき、一次整流回路５１では、一次整流ダイオード群５１１が三相全波整流を行うとともに、入力リアクトル５１２および平滑コンデンサ５１３が、三相全波整流後の平滑化を行う。

次に、インバータ回路５２が、一次整流回路５１から入力されてくる直流を、商用交流電源５よりも高周波となる単相交流（例えば１０ｋＨｚ〜１００ｋＨｚ程度）に変換する。このとき、インバータ回路５２では、入力コンデンサ５２１が電圧の安定化を行うとともに、第１素子対Ｐ１および第２素子対Ｐ２（第１トランジスタＱ１〜第４トランジスタＱ４）がオン／オフ制御されることにより、交直流変換を行う。また、インバータ回路５２に設けられた第１還流ダイオードＤ１〜第４還流ダイオードＤ４は、それぞれに対応する第１トランジスタＱ１〜第４トランジスタＱ４において、印加している電圧と逆向きの電流の逃げ道として機能する。

続いて、変圧器５３が、インバータ回路５２から入力されてくる単相交流を、より低圧な単相交流（例えば数十Ｖ程度）に変換する。

次いで、二次整流回路５４が、変圧器５３から入力されてくる単相交流を、直流に変換する。このとき、二次整流回路５４では、二次整流ダイオード群５４１が単相両波整流を行う。

それから、出力リアクトル５５が、二次整流回路５４から入力されてくる直流を平滑化し、出力電流として出力する。そして、出力リアクトル５５を介して出力される出力電流は、溶接トーチ１０および溶接ワイヤ１００を介して、被溶接物２００に流れる。このとき、溶接ワイヤ１００の先端が、アークにより溶融して溶滴となり、成長した溶滴が溶接ワイヤ１００から離脱して被溶接物２００へと移行し、被溶接物２００の溶接が行われることになる。その結果、被溶接物２００を、溶接ワイヤ１００を用いて溶接してなる溶接物が得られる。この間、出力電流の大きさすなわち溶接電流値Ｉは、インバータ回路５２の制御に応じて増減されることになる。

［出力電流の目標値］
図４は、短絡移行における出力電流の目標値の一例を示す図である。図４において、横軸は時間ｔ（ｓｅｃ）であり、縦軸は出力電流の目標値の大きさすなわち溶接電流値Ｉ（Ａ）である。また、図４に示す例は、送給速度が一定であることを前提としている。

短絡移行の場合、溶接ワイヤ１００および被溶接物２００が、溶接ワイヤ１００の先端に形成された溶滴を介して短絡する短絡状態と、この溶滴が溶接ワイヤ１００から離脱して被溶接物２００側に移行することで、溶接ワイヤ１００と被溶接物２００との間にアークが発生するアーク状態とを繰り返すことになる。ここで、短絡状態が維持される期間を短絡期間Ｔｘとし、アーク状態が維持される期間をアーク期間Ｔｙとしたとき、溶接周期Ｔｚはこれら短絡期間Ｔｘおよびアーク期間Ｔｙの和（Ｔｚ＝Ｔｘ＋Ｔｙ）として表現することができる。なお、溶接周期Ｔｚは、１０（ｍｓｅｃ）〜３０（ｍｓｅｃ）程度であり、１秒あたり３０回〜１００回程度繰り返される（３０Ｈｚ〜１００Ｈｚ程度）ことになる。

短絡期間Ｔｘは、短絡第１期間Ｔｘ１と、短絡第１期間Ｔｘ１に続く短絡第２期間Ｔｘ２と、短絡第２期間Ｔｘ２に続く短絡第３期間Ｔｘ３とを含んでいる。これらのうち、溶接ワイヤ１００と被溶接物２００とが、成長した溶滴により短絡し始める短絡第１期間Ｔｘ１では、溶接電流値Ｉを低い値で一定（ただし、後述するアーク第２期間Ｔｙ２よりは大きな値）とするように目標値が設定される。また、溶滴が短絡状態（橋絡状態）にあり、電磁ピンチ力によるくびれの形成を促進する短絡第２期間Ｔｘ２では、溶接電流値Ｉを急増させるように目標値が設定される。さらに、くびれ形成後に溶滴が離脱し始める第３短絡期間Ｔｘ３では、溶接電流値Ｉを急減させるように目標値が設定される。なお、図４に示す例では、短絡第２期間Ｔｘ２において、溶接電流値Ｉの目標値の傾きを二段階に設定している。

アーク期間Ｔｙは、短絡第３期間Ｔｘ３に続くアーク第１期間Ｔｙ１と、アーク第１期間Ｔｙ１に続き且つ短絡第１期間Ｔｘ１へと続くアーク第２期間Ｔｙ２とを含んでいる。これらのうち、アーク再点弧後の再短絡防止のために電流を増加させるとともに溶滴の成長を促すアーク第１期間Ｔｙ１では、溶接電流値Ｉを急増させた後に漸減させるように目標値が設定される。また、短絡時のスパッタ飛散を抑制するアーク第２期間Ｔｙ２では、溶接電流値Ｉをさらに低下させた状態で一定とするように目標値が設定される。

本実施の形態における溶接電流値Ｉの目標値は、常時正の値をとるとともに、基本的には溶接周期Ｔｚにて同じ波形が繰り返し出力されるように設定される。ただし、厳密には、溶滴の成長度合いなどにより、溶接周期Ｔｚは固定出来ず、平均電圧や平均電流の狙い値、短絡状態に合わせて、基本形状は維持しつつ、電流のピーク値や各期間の幅を調整する（変える）ことになる。ここで、溶接電流値Ｉの目標値は、溶接ワイヤ１００のワイヤ径等にもよるが、例えば最小値が数（Ａ）となり最大値が数百（Ａ）となる範囲から選択される。そして、本実施の形態では、このように出力電流値Ｉの目標値を設定することで、例えば短絡期間Ｔｘからアーク期間Ｔｙに移行する際に、出力電流値Ｉが過大となることに起因するスパッタの発生を抑制している。

［インバータ回路の動作］
図５〜図７は、本実施の形態のインバータ回路５２の動作を説明するための図である。ここで、図５（ａ）〜（ｃ）、図６（ａ）〜（ｃ）、図７（ａ）〜（ｃ）は、それぞれ、デューティ信号作成部５８１が出力するデューティ信号Ｓｄと、駆動信号作成部５８２が出力する第１駆動信号Ｓ１（第１素子対Ｐ１用）および第２駆動信号Ｓ２（第２素子対Ｐ２用）と、インバータ回路５２が出力し且つ変圧器５３に入力される一次側印加電圧値Ｖとの関係を示している。また、図５（ａ）〜（ｃ）、図６（ａ）〜（ｃ）、図７（ａ）〜（ｃ）は、それぞれ、インバータ回路５２の制御周期Ｔｃの連続する２周期分を示している。ここで、本実施の形態におけるインバータ回路５２の制御周期Ｔｃは、インバータ回路５２が出力する単相交流の周期（周波数が１０ｋＨｚ〜１００ｋＨｚの場合、０．０１ｍｓｅｃ〜０．１ｍｓｅｃ）の半分（半周期）となる。したがって、インバータ回路５２の制御周期Ｔｃは、溶接周期Ｔｚに比べて十分に小さいといえる（Ｔｃ≪Ｔｚ）。

一般的なＰＷＭ制御では、制御周期Ｔｃ毎に正の出力と負の出力とを交互に繰り返している。これに対し、本実施の形態では、正負の出力を交互に行う以外に、正の出力を続けたり、負の出力を続けたりすることができるようになっている。ここで、図５（ａ）〜（ｃ）は、連続する２つの制御周期Ｔｃにて、正の出力と負の出力とを行う場合を例示している。また、図６（ａ）〜（ｃ）は、連続する２つの制御周期Ｔｃにて、ともに正の出力を行う場合を例示している。さらに、図７（ａ）〜（ｃ）は、連続する２つの制御周期Ｔｃにて、ともに負の出力を行う場合を例示している。

また、一般的なＰＷＭ制御では、各制御周期Ｔｃにて、対象となる素子対（第１素子対Ｐ１または第２素子対Ｐ２）をオンさせるオン時間Ｔｏｎを調整することで、デューティ比（＝オン時間Ｔｏｎ／制御周期Ｔｃ）の設定を行っている。なお、ＰＷＭ制御では、制御周期Ｔｃが一定となるため、オン時間Ｔｏｎが減少すれば出力も減少し、オン時間Ｔｏｎが増加すれば出力も増加する。ここで、図５（ａ）、図６（ａ）および図７（ａ）は、連続する２つの制御周期Ｔｃにて、同じ大きさの出力を行う場合を例示している。また、図５（ｂ）、図６（ｂ）および図７（ｂ）は、連続する２つの制御周期Ｔｃにて、出力を減少させていく場合を例示している。さらに、図５（ｃ）、図６（ｃ）および図７（ｃ）は、連続する２つの制御周期Ｔｃにて、出力を増加させていく場合を例示している。

そして、本実施の形態では、インバータ回路５２の制御において、これら図５（ａ）〜（ｃ）、図６（ａ）〜（ｃ）、図７（ａ）〜（ｃ）のいずれかに記載されたパターンが用いられる。なお、本実施の形態では、第１素子対Ｐ１がオンに設定され、且つ、第２素子対Ｐ２がオフに設定されたときに、変圧器５３の一次巻線５３１に流れる電流の向きを、「正」と定義する。また、本実施の形態では、第１素子対Ｐ１がオフに設定され、且つ、第２素子対Ｐ２がオフに設定されたときに、変圧器５３の一次巻線５３１に流れる電流の向きを、「負」と定義する。

［ＥＴ積］
図８は、ＥＴ積を説明するための図である。ここで、図８（ａ）は一次印加電圧値Ｖが正の場合のＥＴ積を説明するための図であり、図８（ｂ）は一次印加電圧値Ｖが負の場合のＥＴ積を説明するための図である。

ＥＴ積は、変圧器５３のパラメータの１つであって、変圧器５３に印加される電圧（ここでは一次印加電圧値Ｖ）とその印加時間（ここではオン時間Ｔｏｎ）との積（図中にハッチングで示す）で表される。そして、ＥＴ積は、変圧器５３（磁心５３０）の磁束密度に対応している。なお、一次印加電圧値Ｖが正の場合（図８（ａ）参照）に、ＥＴ積は正の値（＋）をとり、一次印加電圧値Ｖが負の場合（図８（ｂ）参照）に、ＥＴ積は負の値（−）をとる。

［出力電流の制御］
図９は、本実施の形態の出力電流（溶接電流）の制御を説明するためのフローチャートである。なお、初期状態において、総ＥＴ積記憶部５８４に記憶される総ＥＴ積の値は「０」であるものとする。

溶接システム１において溶接が開始されると、デューティ信号作成部５８１は、出力電流検出回路５６から入力されてくる出力電流値Ｉを取得する（ステップ１０）。次に、デューティ信号作成部５８１は、ステップ１０で取得した出力電流値Ｉと、出力電流値Ｉの目標値（図４参照）とに基づき、今回の制御周期Ｔｃのデューティ比を決定する（ステップ２０）。そして、デューティ信号作成部５８１は、ステップ２０で決定した今回の制御周期Ｔｃのデューティ比を含むデューティ信号Ｓｄを作成し、駆動信号作成部５８２およびＥＴ積演算部５８３に出力する。

続いて、駆動信号作成部５８２は、総ＥＴ積記憶部５８４から総ＥＴ積Ｉ_ＥＴを読み出す（ステップ３０）。そして、駆動信号作成部５８２は、デューティ信号作成部５８１から入力されるデューティ信号Ｓｄと、ステップ３０で読み出した総ＥＴ積Ｉ_ＥＴとに基づき、駆動信号（第１駆動信号Ｓ１および第２駆動信号Ｓ２）を作成する（ステップ４０）。なお、ステップ４０で作成された、第１駆動信号Ｓ１は第１素子対Ｐ１（第１、第４トランジスタＱ１、Ｑ４）に、第２駆動信号Ｓ２は第２素子対Ｐ２（第２、第３トランジスタＱ２、Ｑ３）に、それぞれ出力される。

ここで、ステップ４０の具体的な内容について説明を行う。
ステップ４０において、駆動信号作成部５８２は、まず、総ＥＴ積Ｉ_ＥＴが負の閾値−ｔｈ以下となっているか否かを判断する（ステップ４１）。ステップ４１で肯定の判断（Ｙｅｓ）を行った場合、駆動信号作成部５８２は、今回の制御周期Ｔｃの出力先を第１素子対Ｐ１に設定する（ステップ４２）。一方、ステップ４１で否定の判断（Ｎｏ）を行った場合、駆動信号作成部５８２は、次に、総ＥＴ積Ｉ_ＥＴの絶対値が、正の閾値＋ｔｈ以下となっているか否かを判断する（ステップ４３）。

ステップ４３で肯定の判断（Ｙｅｓ）を行った場合、駆動信号作成部５８２は、前回の制御周期Ｔｃの出力先が、第２素子対Ｐ２であったか否かを判断する（ステップ４４）。ステップ４４で肯定の判断（Ｙｅｓ）を行った場合、駆動信号作成部５８２は、ステップ４２へと進み、今回の制御周期Ｔｃの出力先を第１素子対Ｐ１に設定する。これに対し、ステップ４３あるいはステップ４４で否定の判断（Ｎｏ）を行った場合、駆動信号作成部５８２は、今回の制御周期Ｔｃの出力先を第２素子対Ｐ２に設定する（ステップ４５）。

ここで、ステップ４２を選択した場合、駆動信号作成部５８２は、今回の制御周期Ｔｃにおいて、第１駆動信号Ｓ１をデューティ信号Ｓｄに応じた期間（オン期間Ｔｏｎ）だけオンに設定する一方、第２駆動信号Ｓ２を常時オフに設定する。これに対し、ステップ４５を選択した場合、駆動信号作成部５８２は、今回の制御周期Ｔｃにおいて、第１駆動信号Ｓ１を常時オフに設定する一方、第２駆動信号Ｓ２をデューティ信号Ｓｄに応じた期間（オン期間Ｔｏｎ）だけオンに設定する。そして、次のステップ５０へと進む。

次いで、ＥＴ積演算部５８３は、一次側印加電圧検出回路５７から入力されてくる一次側印加電圧値Ｖを取得する（ステップ５０）。次に、ＥＴ積演算部５８３は、デューティ信号作成部５８１から入力されるデューティ信号Ｓｄと、ステップ５０で取得した一次側印加電圧値Ｖとに基づき、今回の制御周期ＴｃのＥＴ積ｅｔを算出する（ステップ６０）。また、ＥＴ積演算部５８３は、総ＥＴ積記憶部５８４から総ＥＴ積Ｉ_ＥＴを読み出す（ステップ７０）。そして、ＥＴ積演算部５８３は、ステップ７０で読み出した総ＥＴ積Ｉ_ＥＴに、ステップ６０で算出した今回の制御周期ＴｃのＥＴ積ｅｔを加算する（Ｉ_ＥＴ＝Ｉ_ＥＴ＋ｅｔ：ステップ８０）ことで、総ＥＴ積Ｉ_ＥＴを更新する。その後、ＥＴ積演算部５８３は、ステップ８０で更新した総ＥＴ積Ｉ_ＥＴを、総ＥＴ積記憶部５８４に書き込む（ステップ９０）ことで、総ＥＴ積記憶部５８４に記憶させる。

そして、溶接が終了したか否かの判断が行われ（ステップ１００）、否定の判断（Ｎｏ）を行った場合にはステップ１０に戻って処理が続行され、肯定の判断（Ｙｅｓ）を行った場合には処理を終了する。

［具体例］
図１０は、本実施の形態の手法を適用した場合の、総ＥＴ積Ｉ_ＥＴの経時変化の一例（実施例）を説明するための図である。ここで、図１０は、デューティ信号Ｓｄと、第１駆動信号Ｓ１と、第２駆動信号Ｓ２と、一次側印加電圧値Ｖと、総ＥＴ積Ｉ_ＥＴとの関係を示している。また、図１０において、横軸は時間の経過を示しており、ここでは、連続する２０の制御周期Ｔｃを記載している。そして、図１０では、例えば１番目の制御周期Ｔｃを〔１〕と表記し、例えば２０番目の制御周期Ｔｃを〔２０〕と表記している。なお、これらのことは、後述する図１１においても同じである。

本実施の形態の手法を採用した場合、制御周期Ｔｃ毎に、総ＥＴ積Ｉ_ＥＴと閾値（正の閾値＋ｔｈ、負の閾値−ｔｈ）との大小関係によって、出力先すなわちオンの対象となる素子対（第１素子対Ｐ１または第２素子対Ｐ２）が決まる。

図１０に示す実施例では、基本的に、第１素子対Ｐ１および第２素子対Ｐ２が、出力先として交互に選択される。ただし、総ＥＴ積Ｉ_ＥＴが正の閾値＋ｔｈあるいは負の閾値−ｔｈを超えた場合において、条件によっては、第１素子対Ｐ１が連続して選択（〔５〕〜〔６〕参照）されたり、第２素子対Ｐ２が連続して選択（〔１１〕〜〔１３〕参照）されたりすることがあり得る。なお、総ＥＴ積Ｉ_ＥＴが正の閾値＋ｔｈあるいは負の閾値−ｔｈを超えた場合においても、条件によっては、第１素子対Ｐ１および第２素子対Ｐ２が交互に選択（〔１３〕〜〔１５〕、〔１６〕〜〔１８〕参照）されることがあり得る。

図１０に示す実施例の場合、総ＥＴ積Ｉ_ＥＴは、一時的に正の閾値＋ｔｈあるいは負の閾値−ｔｈを超えることはあるものの、その後、０に近づく側に制御される。すなわち、総ＥＴ積Ｉ_ＥＴを、正の閾値＋ｔｈおよび負の閾値＋ｔｈの範囲内に収めるような制御が行われる。これにより、変圧器５３の磁心５３０に流れる電流が、正または負のいずれか一方に偏りにくくなることから、変圧器５３における偏磁が抑制される。そして、変圧器５３における偏磁が抑制されることにより、インバータ回路５２を構成する第１トランジスタＱ１〜第４トランジスタＱ４に過大な電流が流れることに起因する、これらスイッチング素子の故障を抑制できることになる。

［比較例］
図１１は、本実施の形態の手法を適用しない場合の、総ＥＴ積Ｉ_ＥＴの経時変化の一例（比較例）を説明するための図である。ここで、図１１に示すデューティ信号Ｓｄの波形は、図１０に示すものと同じである。

本実施の形態の手法を採用しない場合、制御周期Ｔｃ毎に、総ＥＴ積Ｉ_ＥＴとは無関係に、出力先すなわちオンの対象となる素子対（第１素子対Ｐ１または第２素子対Ｐ２）が決まる。

図１１に示す比較例では、常に、第１素子対Ｐ１および第２素子対Ｐ２が、出力先として交互に選択される。したがって、図１０に示す実施例のように、第１素子対Ｐ１が連続して選択されたり、第２素子対Ｐ２が連続して選択されたりすることはあり得ない。

図１１に示す比較例の場合、総ＥＴ積Ｉ_ＥＴが、時間の経過とともに負側に偏ってしまっている。この場合、変圧器５３の磁心５３０に流れる電流が、負に偏ってしまうことから、変圧器５３における偏磁が生じやすくなる。そして、変圧器５３における偏磁が生じやすくなることにより、インバータ回路５２を構成する第１トランジスタＱ１〜第４トランジスタＱ４に過大な電流が流れることに起因する、これらスイッチング素子の故障を抑制できなくなる。

［その他］
なお、本実施の形態では、ＰＷＭ制御において、１制御周期Ｔｃあたり１パルスを出力するシングルパルス制御を例として説明を行ったが、これに限られない、例えば、１制御周期Ｔｃあたり２以上のパルスを出力するマルチパルス制御を行ってもかまわない。

また、本実施の形態では、インバータ回路５２をＰＷＭ制御する場合を例として説明を行ったが、これに限られない。例えば、ＰＰＭ（Pulse Phase Modulation）方式を採用してもかまわない。

１…溶接システム、１０…溶接トーチ、２０…ロボットアーム、３０…ワイヤ送給装置、４０…シールドガス供給装置、５０…溶接用電源装置、５１…一次整流回路、５２…インバータ回路、５３…変圧器、５４…二次整流回路、５５…出力リアクトル、５６…出力電流検出回路、５７…一次側印加電圧検出回路、５８…制御回路、５８１…デューティ信号作成部、５８２…駆動信号作成部、５８３…ＥＴ積演算部、５８４…総ＥＴ積記憶部、Ｑ１…第１トランジスタ、Ｑ２…第２トランジスタ、Ｑ３…第３トランジスタ、Ｑ４…第４トランジスタ、Ｐ１…第１素子対、Ｐ２…第２素子対

Claims (7)

1. ブリッジ回路を構成する複数のスイッチング素子を備え、直流を交流に変換するインバータ回路と、
   前記インバータ回路から出力される交流を変圧する変圧器と、
   前記変圧器から出力される交流を直流に整流する整流回路と、
   前記整流回路から溶接ワイヤに流れる溶接電流の大きさに基づいて前記インバータ回路における前記複数のスイッチング素子を制御する制御手段と、
   前記インバータ回路から前記変圧器の一次側に印加される一次側印加電圧の累積値に基づき、当該インバータ回路で次にオンさせるスイッチング素子を決定する決定手段と
   を含む溶接用電源装置。
2. 前記決定手段は、前記一次側印加電圧と当該一次側印加電圧の印加時間との積であるＥＴ積を、前記累積値として用いることを特徴とする請求項１記載の溶接用電源装置。
3. 前記インバータ回路は、第１のスイッチング素子をオンし且つ第２のスイッチング素子をオフしたときに前記変圧器の一次側に正の電流を供給するとともに、当該第１のスイッチング素子をオフし且つ当該第２のスイッチング素子をオンしたときに当該変圧器の一次側に負の電流を供給し、
   前記決定手段は、一次側印加電圧の累積値が負側に偏った場合に、前記インバータ回路で次にオンさせるスイッチング素子を前記第１のスイッチング素子に決定すること
   を特徴とする請求項１または２記載の溶接用電源装置。
4. 前記インバータ回路は、第１のスイッチング素子をオンし且つ第２のスイッチング素子をオフしたときに前記変圧器の一次側に正の電流を供給するとともに、当該第１のスイッチング素子をオフし且つ当該第２のスイッチング素子をオンしたときに当該変圧器の一次側に負の電流を供給し、
   前記決定手段は、一次側印加電圧の累積値が正側に偏った場合に、前記インバータ回路で次にオンさせるスイッチング素子を前記第２のスイッチング素子に決定すること
   を特徴とする請求項１乃至３のいずれか１項記載の溶接用電源装置。
5. ４つのスイッチング素子をブリッジ状に配列してなり、対角に位置する２つのスイッチング素子をそれぞれ組とする第１素子対および第２素子対を用いて、直流を交流に変換するインバータ回路と、
   前記インバータ回路から出力される交流を変圧する変圧器と、
   前記変圧器から出力される交流を整流し、溶接ワイヤに向けて直流を出力する整流回路と、
   前記インバータ回路からの出力に基づき、当該インバータ回路に対し、前記第１素子対をオンさせた後に前記第２素子対をオンさせるか、当該第２素子対をオンさせた後に当該第１素子対をオンさせるか、当該第１素子対をオンさせた後に当該第１素子対をオンさせるか、当該第２素子対をオンさせた後に当該第２素子対をオンさせるか、を決定する決定手段と
   を含む溶接用電源装置。
6. ブリッジ回路を構成する複数のスイッチング素子を備え、直流を交流に変換するインバータ回路と、当該インバータ回路から出力される交流を変圧する変圧器と、当該変圧器から出力される交流を直流に整流する整流回路とを含む溶接用電源装置の出力制御方法であって、
   前記整流回路から溶接ワイヤに流れる溶接電流の大きさに基づいて前記インバータ回路における前記複数のスイッチング素子を制御し、
   前記インバータ回路から前記変圧器の一次側に印加される一次側印加電圧の累積値に基づき、前記インバータ回路で次にオンさせるスイッチング素子を決定すること
   を特徴とする出力制御方法。
7. ４つのスイッチング素子をブリッジ状に配列してなり、対角に位置する２つのスイッチング素子をそれぞれ組とする第１素子対および第２素子対を用いて、直流を交流に変換するインバータ回路と、当該インバータ回路から出力される交流を変圧する変圧器と、当該変圧器から出力される交流を整流し、溶接ワイヤに向けて直流を出力する整流回路とを含む溶接用電源装置の出力制御方法であって、
   前記インバータ回路からの出力を取得し、
   前記インバータ回路から取得した出力に基づき、当該インバータ回路に対し、前記第１素子対をオンさせた後に前記第２素子対をオンさせるか、当該第２素子対をオンさせた後に当該第１素子対をオンさせるか、当該第１素子対をオンさせた後に当該第１素子対をオンさせるか、当該第２素子対をオンさせた後に当該第２素子対をオンさせるか、を決定すること
   を特徴とする出力制御方法。