JP2019186669A - Three-value signal generator, three-value signal generating method, pulse pattern generator, and pulse pattern generating method - Google Patents
Three-value signal generator, three-value signal generating method, pulse pattern generator, and pulse pattern generating method Download PDFInfo
- Publication number
- JP2019186669A JP2019186669A JP2018073156A JP2018073156A JP2019186669A JP 2019186669 A JP2019186669 A JP 2019186669A JP 2018073156 A JP2018073156 A JP 2018073156A JP 2018073156 A JP2018073156 A JP 2018073156A JP 2019186669 A JP2019186669 A JP 2019186669A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- significant bit
- variable amplifier
- ternary
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 26
- 230000003321 amplification Effects 0.000 claims abstract description 7
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 7
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 9
- 239000003990 capacitor Substances 0.000 claims description 6
- 239000000872 buffer Substances 0.000 description 7
- 238000004088 simulation Methods 0.000 description 7
- 238000005259 measurement Methods 0.000 description 6
- 230000001052 transient effect Effects 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000001276 controlling effect Effects 0.000 description 2
- 101000911772 Homo sapiens Hsc70-interacting protein Proteins 0.000 description 1
- 101001139126 Homo sapiens Krueppel-like factor 6 Proteins 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
Landscapes
- Dc Digital Transmission (AREA)
Abstract
Description
本発明は、ユニバーサル・シリアル・バス（以下、ＵＳＢという）３．０／３．１規格で規定されるＬＦＰＳ(Low Frequency Periodic Signaling)信号の３値信号を発生する３値信号発生装置及び３値信号発生方法と、ＬＦＰＳ信号の３値信号を被測定物に入力するパターン信号として発生するパルスパターン発生装置及びパルスパターン発生方法に関する。 The present invention relates to a ternary signal generator and a ternary signal generator for generating a ternary signal of an LFPS (Low Frequency Periodic Signaling) signal defined by Universal Serial Bus (hereinafter referred to as USB) 3.0 / 3.1 standard. The present invention relates to a signal generation method, and a pulse pattern generation apparatus and a pulse pattern generation method for generating a LFPS signal ternary signal as a pattern signal to be input to a device under test.
従来、所望のディジタル通信装置を被測定物とし、この被測定物におけるビット誤り率を測定する場合には、例えば、下記特許文献１に開示されるような誤り率測定装置が用いられる。この種の誤り率測定装置では、被測定物が電気的なストレスをどの程度許容できるかを測定するため、パルスパターン発生装置から既知パターンの電気的ストレス信号をテスト信号として印可し、このテスト信号を被測定物内部又は外部でループバックし、エラー検出器で受信してテスト信号との比較により、例えばテスト信号の印可量に対してエラーの有無を測定するジッタ耐力測定を行っている。 Conventionally, when a desired digital communication device is a device under test and the bit error rate in this device under test is measured, for example, an error rate measuring device as disclosed in Patent Document 1 below is used. In this type of error rate measurement device, in order to measure how much electrical stress can be tolerated by the device under test, an electrical stress signal of a known pattern is applied as a test signal from the pulse pattern generator, and this test signal Is subjected to a jitter tolerance measurement in which, for example, the presence or absence of an error is measured with respect to the applied amount of the test signal by looping back the signal inside or outside the object to be measured, receiving it by the error detector, and comparing it with the test signal.
ところで、コンピュータ等の情報機器に周辺機器を接続するためのシリアルバス規格の一つとしてＵＳＢが知られている。そして、ＵＳＢデバイスまたはホストを被測定物として各種測定を行う際のネゴシエーションでは、ＵＳＢ３．０／３．１規格で規定される３値のＬＦＰＳ信号が用いられる。３値のＬＦＰＳ信号は、例えば２０ｎｓ〜１００ｎｓの周期（ｔＰｅｒｉｏｄ）、４０％〜６０％のデューティ比のパルスで構成される図１２に示すようなバースト信号（ｔＢｕｒｓｔ，ｔＲｅｐｅａｔ）である。尚、特に図示はしないが、ＵＳＢ３．０／３．１規格には、ＬＦＰＳ送信時間を含め、動作モードを決めるための信号が定義されている。 By the way, USB is known as one of serial bus standards for connecting peripheral devices to information devices such as computers. In negotiations when performing various measurements using a USB device or host as an object to be measured, a ternary LFPS signal defined by the USB 3.0 / 3.1 standard is used. The ternary LFPS signal is, for example, a burst signal (tBurst, tRepeat) as shown in FIG. 12 composed of pulses with a period of 20 ns to 100 ns (tPeriod) and a duty ratio of 40% to 60%. Although not particularly illustrated, the USB 3.0 / 3.1 standard defines a signal for determining an operation mode including the LFPS transmission time.
従来、誤り率測定装置では、ネゴシエーション時にＵＳＢデバイスまたはホストのステートダイアグラムをループバックモードに遷移させ、ＵＳＢデバイスまたはホストからループバックされるＬＦＰＳ信号をエラー検出器がフレームに沿った受信を行うことで各種測定を実行しているが、ネゴシエーション時には高レベルと低レベルによる２値のＮＲＺ信号をＵＳＢ３．０／３．１規格で規定される３値のＬＦＰＳ信号に見立てて使用していた。 Conventionally, in an error rate measurement device, a state diagram of a USB device or host is shifted to a loopback mode during negotiation, and an error detector receives an LFPS signal looped back from the USB device or host along a frame. Various measurements are performed, but at the time of negotiation, a binary NRZ signal based on a high level and a low level is used as a ternary LFPS signal defined by the USB 3.0 / 3.1 standard.
しかしながら、２値のＮＲＺ信号によるＬＦＰＳ信号は、ＵＳＢ３．０／３．１規格に準拠していない疑似的な信号であり、高レベルと低レベルとの間の中間値が得られず、ＵＳＢ３．０／３．１規格で規定される高レベル、中間値レベル、低レベルによる３値の信号にならないという問題があった。しかも、ＵＳＢ３．０／３．１規格で規定される３値のＬＦＰＳ信号を２値のＮＲＺ信号で生成すると、ＵＳＢ３．０／３．１規格で規定されている入出力間のＡＣ結合による過渡応答が発生し、バースト区間とパターンに依存した差動信号間のコモンモード電圧にズレが生じて被測定物であるＵＳＢデバイスまたはホストの受信部で問題を起こし、信号を正常に受信することができないという問題がある。 However, the LFPS signal based on the binary NRZ signal is a pseudo signal that does not conform to the USB 3.0 / 3.1 standard, and an intermediate value between the high level and the low level cannot be obtained. There was a problem that the signal did not become a ternary signal due to the high level, the intermediate value level, and the low level defined by the 0 / 3.1 standard. Moreover, when a ternary LFPS signal defined by the USB 3.0 / 3.1 standard is generated as a binary NRZ signal, a transient due to AC coupling between the input and output defined by the USB 3.0 / 3.1 standard is achieved. When a response occurs, the common mode voltage between the differential signal depending on the burst period and pattern is shifted, causing a problem in the USB device or host receiver that is the device under test, and receiving the signal normally There is a problem that you can not.
そこで、本発明は上記問題点に鑑みてなされたものであって、ＵＳＢ３．０／３．１規格で規定されるＬＦＰＳ信号の３値信号を発生することができる３値信号発生装置及び３値信号発生方法と、ＬＦＰＳ信号の３値信号を被測定物に入力するパターン信号として発生することができるパルスパターン発生装置及びパルスパターン発生方法を提供することを目的としている。 Therefore, the present invention has been made in view of the above problems, and a ternary signal generator and a ternary signal generator that can generate a ternary signal of an LFPS signal defined by the USB 3.0 / 3.1 standard. It is an object of the present invention to provide a signal generation method and a pulse pattern generation apparatus and a pulse pattern generation method capable of generating a LFPS signal ternary signal as a pattern signal input to a device under test.
上記目的を達成するため、本発明の請求項１に記載された３値信号発生装置は、低レベル、高レベル、中間値レベルの３値信号を発生する３値信号発生装置２であって、
最上位ビット信号と最下位ビット信号を入力とし、前記最上位ビット信号と前記最下位ビット信号の論理積信号、前記最上位ビット信号と前記最下位ビット信号の論理和信号、前記最上位ビット信号を出力する論理回路部１１と、
前記論理積信号を増幅する第１可変増幅器１２ａと、前記最上位ビット信号を増幅する第２可変増幅器１２ｂと、前記論理和信号を増幅する第３可変増幅器１２ｃとを有する可変増幅部１２と、
前記第１可変増幅器の出力信号と前記第２可変増幅器の出力信号を加算し、この加算による第１加算信号と前記第３可変増幅器の出力信号を加算した第２加算信号を出力する加算部１３と、
前記３値信号のオフ時に前記最上位ビット信号を低レベル、前記最下位ビット信号を高レベルと定義し、前記第１加算信号の振幅レベルと前記第２加算信号の振幅レベルが等しくなるように前記第１可変増幅器、前記第２可変増幅器、前記第３可変増幅器それぞれの振幅レベルを独立して制御する制御部１４とを備えたことを特徴とする。
To achieve the above object, a ternary signal generator according to claim 1 of the present invention is a ternary signal generator 2 for generating a ternary signal of a low level, a high level, and an intermediate level,
The most significant bit signal and the least significant bit signal are input, the logical product signal of the most significant bit signal and the least significant bit signal, the logical sum signal of the most significant bit signal and the least significant bit signal, and the most significant bit signal A logic circuit unit 11 for outputting
A variable amplifying unit 12 having a first variable amplifier 12a for amplifying the logical product signal, a second variable amplifier 12b for amplifying the most significant bit signal, and a third variable amplifier 12c for amplifying the logical sum signal;
An adder 13 that adds the output signal of the first variable amplifier and the output signal of the second variable amplifier and outputs a second addition signal obtained by adding the first addition signal and the output signal of the third variable amplifier. When,
When the ternary signal is off, the most significant bit signal is defined as a low level and the least significant bit signal is defined as a high level so that the amplitude level of the first addition signal and the amplitude level of the second addition signal are equal. And a control unit 14 that independently controls amplitude levels of the first variable amplifier, the second variable amplifier, and the third variable amplifier.
請求項２に記載された３値信号発生装置は、低レベル、高レベル、中間値レベルの３値信号を発生する３値信号発生装置２であって、
最上位ビット信号と最下位ビット信号を入力とし、前記最上位ビット信号と前記最下位ビット信号の論理積信号、前記最上位ビット信号と前記最下位ビット信号の論理和信号、前記最上位ビット信号を出力する論理回路部１１と、
前記論理積信号を増幅する第１可変増幅器１２ａと、前記最上位ビット信号を増幅する第２可変増幅器１２ｂと、前記論理和信号を増幅する第３可変増幅器１２ｃとを有する可変増幅部１２と、
前記第２可変増幅器の出力信号と前記第３可変増幅器の出力信号を加算し、この加算による第１加算信号と前記第１可変増幅器の出力信号を加算した第２加算信号を出力する加算部１３と、
前記３値信号のオフ時に前記最上位ビット信号を高レベル、前記最下位ビット信号を低レベルと定義し、前記第１加算信号の振幅レベルと前記第２加算信号の振幅レベルが等しくなるように前記第１可変増幅器、前記第２可変増幅器、前記第３可変増幅器それぞれの振幅レベルを独立して制御する制御部とを備えたことを特徴とする。
The ternary signal generator according to claim 2 is a ternary signal generator 2 for generating a ternary signal of a low level, a high level, and an intermediate level,
The most significant bit signal and the least significant bit signal are input, the logical product signal of the most significant bit signal and the least significant bit signal, the logical sum signal of the most significant bit signal and the least significant bit signal, and the most significant bit signal A logic circuit unit 11 for outputting
A variable amplifying unit 12 having a first variable amplifier 12a for amplifying the logical product signal, a second variable amplifier 12b for amplifying the most significant bit signal, and a third variable amplifier 12c for amplifying the logical sum signal;
An adder 13 that adds the output signal of the second variable amplifier and the output signal of the third variable amplifier and outputs a second addition signal obtained by adding the first addition signal and the output signal of the first variable amplifier. When,
When the ternary signal is turned off, the most significant bit signal is defined as a high level and the least significant bit signal is defined as a low level so that the amplitude level of the first addition signal and the amplitude level of the second addition signal are equal. And a control unit that independently controls amplitude levels of the first variable amplifier, the second variable amplifier, and the third variable amplifier.
請求項３に記載された３値信号発生方法は、低レベル、高レベル、中間値レベルの３値信号を発生する３値信号発生方法であって、
最上位ビット信号と最下位ビット信号を入力とし、前記最上位ビット信号と前記最下位ビット信号の論理積信号、前記最上位ビット信号と前記最下位ビット信号の論理和信号、前記最上位ビット信号を出力するステップと、
前記論理積信号を第１可変増幅器１２ａで増幅するステップと、
前記最上位ビット信号を第２可変増幅器１２ｂで増幅するステップと、
前記論理和信号を第３可変増幅器１２ｃで増幅するステップと、
前記論理積信号の増幅信号と前記最上位ビットの増幅信号を加算して第１加算信号を出力するステップと、
前記第１加算信号と前記論理和信号の増幅信号を加算して第２加算信号を出力するステップと、
前記３値信号のオフ時に前記最上位ビットを低レベル、前記最下位ビットを高レベルと定義し、前記第１加算信号の振幅レベルと前記第２加算信号の振幅レベルが等しくなるように、前記第１可変増幅器、前記第２可変増幅器、前記第３可変増幅器それぞれの振幅レベルを独立して制御するステップとを含むことを特徴とする。
The ternary signal generating method according to claim 3 is a ternary signal generating method for generating a ternary signal of a low level, a high level, and an intermediate level,
The most significant bit signal and the least significant bit signal are input, the logical product signal of the most significant bit signal and the least significant bit signal, the logical sum signal of the most significant bit signal and the least significant bit signal, and the most significant bit signal A step of outputting
Amplifying the logical product signal with the first variable amplifier 12a;
Amplifying the most significant bit signal with a second variable amplifier 12b;
Amplifying the logical sum signal with a third variable amplifier 12c;
Adding the amplified signal of the logical product signal and the amplified signal of the most significant bit to output a first added signal;
Adding the first addition signal and the amplified signal of the logical sum signal to output a second addition signal;
The most significant bit is defined as a low level and the least significant bit is defined as a high level when the ternary signal is off, so that the amplitude level of the first addition signal and the amplitude level of the second addition signal are equal. And independently controlling amplitude levels of the first variable amplifier, the second variable amplifier, and the third variable amplifier.
請求項４に記載された３値信号発生方法は、低レベル、高レベル、中間値レベルの３値信号を発生する３値信号発生方法であって、
最上位ビット信号と最下位ビット信号を入力とし、前記最上位ビット信号と前記最下位ビット信号の論理積信号、前記最上位ビット信号と前記最下位ビット信号の論理和信号、前記最上位ビット信号を出力するステップと、
前記論理積信号を第１可変増幅器１２ａで増幅するステップと、
前記最上位ビット信号を第２可変増幅器１２ｂで増幅するステップと、
前記論理和信号を第３可変増幅器１２ｃで増幅するステップと、
前記最上位ビットの増幅信号と前記論理和信号の増幅信号を加算して第１加算信号を出力するステップと、
前記第１加算信号と前記論理積信号の増幅信号を加算して第２加算信号を出力するステップと、
前記３値信号のオフ時に前記最上位ビットを高レベル、前記最下位ビットを低レベルと定義し、前記第１加算信号の振幅レベルと前記第２加算信号の振幅レベルが等しくなるように、前記第１可変増幅器、前記第２可変増幅器、前記第３可変増幅器それぞれの振幅レベルを独立して制御するステップとを含むことを特徴とする。
The ternary signal generation method according to claim 4 is a ternary signal generation method for generating a ternary signal of a low level, a high level, and an intermediate level,
The most significant bit signal and the least significant bit signal are input, the logical product signal of the most significant bit signal and the least significant bit signal, the logical sum signal of the most significant bit signal and the least significant bit signal, and the most significant bit signal A step of outputting
Amplifying the logical product signal with the first variable amplifier 12a;
Amplifying the most significant bit signal with a second variable amplifier 12b;
Amplifying the logical sum signal with a third variable amplifier 12c;
Adding the amplified signal of the most significant bit and the amplified signal of the logical sum signal and outputting a first added signal;
Adding the amplified signal of the first addition signal and the logical product signal to output a second addition signal;
The most significant bit is defined as a high level and the least significant bit is defined as a low level when the ternary signal is turned off, so that the amplitude level of the first addition signal and the amplitude level of the second addition signal are equal. And independently controlling amplitude levels of the first variable amplifier, the second variable amplifier, and the third variable amplifier.
請求項５に記載されたパルスパターン発生装置は、コンデンサＣを介してＡＣ結合される被測定物Ｗに対し、請求項１又は請求項２の３値信号発生装置２で発生した３値信号をパターン信号として入力することを特徴とする。 The pulse pattern generator described in claim 5 is configured to output a ternary signal generated by the ternary signal generator 2 of claim 1 or 2 to the object W to be AC-coupled via the capacitor C. It is input as a pattern signal.
請求項６に記載されたパルスパターン発生方法は、コンデンサＣを介してＡＣ結合される被測定物Ｗに対し、請求項３又は請求項４の３値信号発生方法で発生した３値信号をパターン信号として入力するステップを含むことを特徴とする。 The pulse pattern generation method according to claim 6 is a method for patterning a ternary signal generated by the ternary signal generation method according to claim 3 or 4 with respect to the object W to be AC-coupled through a capacitor C. The step of inputting as a signal is included.
本発明によれば、ＵＳＢ３．０／３．１規格で規定される３値のＬＦＰＳ信号の発生をする際に、ＵＳＢ３．０／３．１規格で規定される高レベル、中間値レベル、低レベルによる３値の信号を発生することができる。 According to the present invention, when generating a ternary LFPS signal specified by the USB 3.0 / 3.1 standard, a high level, an intermediate value level, a low level specified by the USB 3.0 / 3.1 standard are generated. A ternary signal according to the level can be generated.
以下、本発明を実施するための形態について、添付した図面を参照しながら詳細に説明する。 Hereinafter, embodiments for carrying out the present invention will be described in detail with reference to the accompanying drawings.
［第１実施の形態の構成］
図１に示すように、第１実施の形態のパルスパターン発生装置１は、被測定物Ｗに入力するパターン信号（テスト信号）を発生するものであり、ＵＳＢ３．０／３．１規格で規定される低レベル、高レベル、中間値レベルの３値によるＬＦＰＳ信号を発生する３値信号発生装置２を含む。
[Configuration of First Embodiment]
As shown in FIG. 1, the pulse pattern generator 1 according to the first embodiment generates a pattern signal (test signal) to be input to the object W to be measured, and is defined by the USB 3.0 / 3.1 standard. And a ternary signal generator 2 for generating an LFPS signal with three values of low level, high level and intermediate level.
パルスパターン発生装置１は、ＤＣ成分を遮断するためのコンデンサＣを介して被測定物ＷとＡＣ結合される。 The pulse pattern generation device 1 is AC-coupled to the object to be measured W via a capacitor C for blocking a DC component.
図１に示すように、３値信号発生装置２は、論理回路部１１、可変増幅部１２、加算部１３、制御部１４を備え、独立してアイ開口が調整可能な２ビット入力のＤＡコンバータを構成する。 As shown in FIG. 1, the ternary signal generator 2 includes a logic circuit unit 11, a variable amplifier unit 12, an adder unit 13, and a control unit 14, and is a 2-bit input DA converter that can adjust the eye opening independently. Configure.
論理回路部１１は、信号の最上位ビット信号（以下、ＭＳＢという）と最下位ビット信号（以下、ＬＳＢという）による２ビットの信号を入力として論理出力するロジック回路で構成され、論理積回路１１ａ、バッファ回路１１ｂ、論理和回路１１ｃを備える。 The logic circuit unit 11 is composed of a logic circuit that logically outputs a 2-bit signal by a most significant bit signal (hereinafter referred to as MSB) and a least significant bit signal (hereinafter referred to as LSB) as an input, and an AND circuit 11a. , A buffer circuit 11b and an OR circuit 11c.
論理積回路１１ａは、ＭＳＢとＬＳＢの論理積信号を出力する。例えば図２や図４の真理値表に示すように、ＭＳＢ＝ＬＳＢ＝１（高レベル）のときに１（高レベル）を出力し、それ以外の組み合わせのときに０（低レベル）を出力する。 The AND circuit 11a outputs a logical product signal of MSB and LSB. For example, as shown in the truth table of FIGS. 2 and 4, 1 (high level) is output when MSB = LSB = 1 (high level), and 0 (low level) is output for other combinations. To do.
バッファ回路１１ｂは、ＭＳＢをバッファリングして出力する。例えば図２や図４の真理値表に示すように、ＭＳＢをそのままの状態でバッファリングして出力する。すなわち、ＭＳＢ＝０（低レベル）であれば０（低レベル）を出力し、ＭＳＢ＝１（高レベル）であれば１（高レベル）を出力する。 The buffer circuit 11b buffers and outputs the MSB. For example, as shown in the truth table of FIGS. 2 and 4, the MSB is buffered and output as it is. That is, if MSB = 0 (low level), 0 (low level) is output, and if MSB = 1 (high level), 1 (high level) is output.
論理和回路１１ｃは、ＭＳＢとＬＳＢの論理和信号を出力する。例えば図２や図４の真理値表に示すように、ＭＳＢ＝ＬＳＢ＝０（低レベル）のときに０（低レベル）を出力し、それ以外の組み合わせのときに１（高レベル）を出力する。 The OR circuit 11c outputs a logical sum signal of MSB and LSB. For example, as shown in the truth table of FIGS. 2 and 4, 0 (low level) is output when MSB = LSB = 0 (low level), and 1 (high level) is output for other combinations. To do.
そして、第１実施の形態では、図２の真理値表に示すように、３値信号を発生する時（Ｏｕｔｐｕｔ：ＯＮ）にＭＳＢ＝ＬＳＢとして出力：ＤＡＣｏｕｔが００レベル（低レベル）と１１レベル（高レベル）でスイングする。また、３値信号のオフ時（Ｏｕｔｐｕｔ：ＯＦＦ）にＭＳＢ＝０、ＬＳＢ＝１と定義して出力：ＤＡＣｏｕｔを０１レベルにする。なお、この定義の中では、ＭＳＢ＝１、ＬＳＢ＝０を使用せず、出力：ＤＡＣｏｕｔは１０レベルを出力しない。 In the first embodiment, as shown in the truth table of FIG. 2, when generating a ternary signal (Output: ON), MSB = LSB is output: DACout is 00 level (low level) and 11 levels. Swing at (high level). Further, when the ternary signal is OFF (Output: OFF), MSB = 0 and LSB = 1 are defined, and the output: DACout is set to 01 level. In this definition, MSB = 1 and LSB = 0 are not used, and output: DACout does not output 10 levels.
可変増幅部１２は、第１可変増幅器１２ａ、第２可変増幅器１２ｂ、第３可変増幅器１２ｃから構成され、各可変増幅器１２ａ，１２ｂ，１２ｃの振幅レベルが制御部１４にて独立して制御される。 The variable amplification unit 12 includes a first variable amplifier 12a, a second variable amplifier 12b, and a third variable amplifier 12c. The amplitude levels of the variable amplifiers 12a, 12b, and 12c are independently controlled by the control unit 14. .
第１可変増幅器１２ａは、論理積回路１１ａの後段に接続され、制御部１４にて可変制御される振幅レベルにて論理積回路１１ａの出力（論理積信号）を増幅する。 The first variable amplifier 12a is connected to the subsequent stage of the logical product circuit 11a, and amplifies the output (logical product signal) of the logical product circuit 11a at an amplitude level variably controlled by the control unit 14.
第２可変増幅器１２ｂは、バッファ回路１１ｂの後段に接続され、制御部１４にて可変制御される振幅レベルにてバッファ回路１１ｂの出力（ＭＳＢ）を増幅する。 The second variable amplifier 12b is connected to the subsequent stage of the buffer circuit 11b, and amplifies the output (MSB) of the buffer circuit 11b at an amplitude level variably controlled by the control unit 14.
第３可変増幅器１２ｃは、論理和回路１１ｃの後段に接続され、制御部１４にて可変制御される振幅レベルにて論理和回路１１ｃの出力（論理和信号）を増幅する。 The third variable amplifier 12c is connected to the subsequent stage of the logical sum circuit 11c, and amplifies the output (logical sum signal) of the logical sum circuit 11c at an amplitude level variably controlled by the control unit 14.
加算部１３は、第１加算器１３ａと第２加算器１３ｂで構成される。第１加算器１３ａは、第１可変増幅器１２ａからの論理積の増幅信号と第２可変増幅器１２ｂからのＭＳＢの増幅信号とを加算した第１加算信号を出力する。 The adder 13 includes a first adder 13a and a second adder 13b. The first adder 13a outputs a first addition signal obtained by adding the logical product amplification signal from the first variable amplifier 12a and the MSB amplification signal from the second variable amplifier 12b.
また、第２加算器１３ｂは、第１加算器１３ａの第１加算信号と第３可変増幅器１２ｃからの論理和の増幅信号とを加算した第２加算信号を出力する。 The second adder 13b outputs a second addition signal obtained by adding the first addition signal of the first adder 13a and the logical sum amplification signal from the third variable amplifier 12c.
制御部１４は、第１可変増幅器１２ａ、第２可変増幅器１２ｂ、第３可変増幅器１２ｃそれぞれの振幅レベルＶＨ、ＶＭ、ＶＬを独立して制御する。 The control unit 14 independently controls the amplitude levels VH, VM, and VL of the first variable amplifier 12a, the second variable amplifier 12b, and the third variable amplifier 12c.
さらに説明すると、制御部１４は、３値信号発生装置２から上下均等な３値信号を発生するため、図２の真理値表に示すように、３値信号オン時（Ｏｕｔｐｕｔ：ＯＮ）にＭＳＢ＝ＬＳＢとし、３値信号オフ時（Ｏｕｔｐｕｔ：ＯＦＦ）にＭＳＢ＝０、ＬＳＢ＝１と定義したときに、図４に示すように、（ＶＨ＋ＶＭ）：ＶＬ＝１：１の関係を満足するように、可変増幅部１２の各可変増幅器１２ａ，１２ｂ，１２ｃの振幅レベルＶＨ、ＶＭ、ＶＬを独立して可変制御する。 More specifically, since the control unit 14 generates a ternary signal that is equal in the vertical direction from the ternary signal generator 2, as shown in the truth table of FIG. 2, the MSB when the ternary signal is ON (Output: ON). When LSB is defined and MSB = 0 and LSB = 1 are defined when the ternary signal is OFF (Output: OFF), the relationship of (VH + VM): VL = 1: 1 is satisfied as shown in FIG. In addition, the amplitude levels VH, VM, VL of the variable amplifiers 12a, 12b, 12c of the variable amplifier 12 are variably controlled independently.
これにより、３値信号発生装置２は、図３に示すように、００レベル（低レベル）と０１レベル（中間値レベル）との間の間隔と、０１レベル（中間値レベル）と１１レベル（高レベル）との間の間隔とが均等な３値信号を発生することができる。 Accordingly, as shown in FIG. 3, the ternary signal generator 2 is configured such that the interval between the 00 level (low level) and the 01 level (intermediate value level), the 01 level (intermediate value level), and the 11 level ( It is possible to generate a ternary signal that is evenly spaced from the high level.
［第１実施形態による３値信号の発生方法］
次に、上記のように構成される第１形態の３値信号発生装置２を用いて３値信号を発生する方法について図２〜図４を参照しながら説明する。
[Method of generating ternary signal according to first embodiment]
Next, a method for generating a ternary signal using the ternary signal generator 2 of the first embodiment configured as described above will be described with reference to FIGS.
３値信号発生時（Ｏｕｔｐｕｔ：ＯＮ）には、図２の真理値表に示すように、ＭＳＢ＝ＬＳＢとなる。これにより、３値信号発生装置２は、出力ＤＡＣｏｕｔが００レベル（低レベル）と１１レベル（高レベル）でスイングする（ＳＴ１）。 When a ternary signal is generated (Output: ON), MSB = LSB as shown in the truth table of FIG. As a result, the ternary signal generator 2 swings between the output DACout at 00 level (low level) and 11 level (high level) (ST1).
これに対し、３値信号オフ時（Ｏｕｔｐｕｔ：ＯＦＦ）には、図２の真理値表に示すように、ＭＳＢ＝０、ＬＳＢ＝１を定義し、出力ＤＡＣｏｕｔとして０１レベルを出力するように設定する（ＳＴ２）。この定義の中では、ＭＳＢ＝１、ＬＳＢ＝０は使用せず、出力ＤＡＣｏｕｔとして１０レベルは出力されない。 On the other hand, when the ternary signal is OFF (Output: OFF), as shown in the truth table of FIG. 2, MSB = 0 and LSB = 1 are defined, and the output DACout is set to output the 01 level. (ST2). In this definition, MSB = 1 and LSB = 0 are not used, and 10 levels are not output as the output DACout.
そして、制御部１４は、図３に示す（ＶＨ＋ＶＭ）：ＶＬ＝１：１の関係を満足するように、第１可変増幅器１２ａ、第２可変増幅器１２ｂ、第３可変増幅器１２ｃの振幅レベルＶＨ、ＶＭ、ＶＬをそれぞれ独立して可変制御する。これにより、３値信号発生装置２は、００レベルと０１レベルと１１レベルの間隔が均等となり、上下均等な３値信号を発生する（ＳＴ３）。 The control unit 14 then sets the amplitude levels VH of the first variable amplifier 12a, the second variable amplifier 12b, and the third variable amplifier 12c so as to satisfy the relationship of (VH + VM): VL = 1: 1 shown in FIG. VM and VL are variably controlled independently. As a result, the ternary signal generator 2 generates equal ternary signals in the vertical direction with the intervals of the 00 level, 01 level, and 11 levels being equal (ST3).
［第２実施の形態の構成］
次に、３値信号発生装置２を含むパルスパターン発生装置１の第２実施の形態の構成について図５を参照しながら説明する。なお、図５において、上述した図１の第１実施の形態と同一の構成や同一の機能を有する要素には同一番号を付し、その説明を省略または簡略している。
[Configuration of Second Embodiment]
Next, the configuration of the second embodiment of the pulse pattern generator 1 including the ternary signal generator 2 will be described with reference to FIG. In FIG. 5, elements having the same configuration and the same function as those of the first embodiment of FIG. 1 described above are denoted by the same reference numerals, and description thereof is omitted or simplified.
第２実施の形態は、上述した第１実施の形態と逆論理に基づく構成となっている。このため、図５に示すように、加算部１３の第１加算器１３ａは、第２可変増幅器１２ｂからのＭＳＢの増幅信号と第３可変増幅器１２ｃからの論理和の増幅信号とを加算した第１加算信号を出力する。また、第２加算器１３ｂは、第１加算器１３ａの第１加算信号と第１可変増幅器１２ａからの論理積の増幅信号とを加算した第２加算信号を出力する。 The second embodiment is based on the inverse logic of the first embodiment described above. Therefore, as shown in FIG. 5, the first adder 13a of the adder 13 adds the MSB amplified signal from the second variable amplifier 12b and the logical sum amplified signal from the third variable amplifier 12c. 1 addition signal is output. The second adder 13b outputs a second addition signal obtained by adding the first addition signal of the first adder 13a and the amplified product of the logical product from the first variable amplifier 12a.
そして、制御部１４は、図６の真理値表に示すように、図２の真理値表の逆論理として、３値信号オフ時（Ｏｕｔｐｕｔ：ＯＦＦ）にＭＳＢ＝１、ＬＳＢ＝０と定義したときに、図７に示すように、ＶＨ：（ＶＭ＋ＶＬ）＝１：１の関係を満足するように、可変増幅部１２の各可変増幅器１２ａ，１２ｂ，１２ｃの振幅レベルを独立して可変制御する。 Then, as shown in the truth table of FIG. 6, the control unit 14 defines MSB = 1 and LSB = 0 as the inverse logic of the truth table of FIG. 2 when the ternary signal is off (Output: OFF). Sometimes, as shown in FIG. 7, the amplitude levels of the variable amplifiers 12a, 12b, and 12c of the variable amplifier 12 are variably controlled so as to satisfy the relationship of VH: (VM + VL) = 1: 1. .
これにより、３値信号発生装置２は、図７に示すように、００レベル（低レベル）と１０レベル（中間値レベル）との間の間隔と、１０レベル（中間値レベル）と１１レベル（高レベル）との間の間隔が均等な３値信号を発生することができる。 Accordingly, as shown in FIG. 7, the ternary signal generating apparatus 2 has an interval between 00 level (low level) and 10 level (intermediate value level), 10 level (intermediate value level) and 11 level ( It is possible to generate a ternary signal having a uniform interval between the high level and the high level.
［第２実施の形態による３値信号の発生方法］
次に、上記のように構成される第１形態の３値信号発生装置２を用いて３値信号を発生する方法について図６〜図８を参照しながら説明する。
[Method of generating ternary signal according to second embodiment]
Next, a method for generating a ternary signal using the ternary signal generator 2 of the first embodiment configured as described above will be described with reference to FIGS.
３値信号発生時（Ｏｕｔｐｕｔ：ＯＮ）には、図６の真理値表に示すように、ＭＳＢ＝ＬＳＢとなる。これにより、３値信号発生装置２は、出力ＤＡＣｏｕｔが００レベル（低レベル）と１１レベル（高レベル）でスイングする（ＳＴ１１）。 When a ternary signal is generated (Output: ON), MSB = LSB as shown in the truth table of FIG. Thereby, the ternary signal generator 2 swings the output DACout between 00 level (low level) and 11 levels (high level) (ST11).
これに対し、３値信号オフ時（Ｏｕｔｐｕｔ：ＯＦＦ）には、図６の真理値表に示すように、ＭＳＢ＝１、ＬＳＢ＝０を定義し、出力ＤＡＣｏｕｔとして１０レベルを出力するように設定する（ＳＴ１２）。この定義の中では、ＭＳＢ＝０、ＬＳＢ＝１は使用せず、出力ＤＡＣｏｕｔとして０１レベルは出力されない。 On the other hand, when the ternary signal is OFF (Output: OFF), as shown in the truth table of FIG. 6, MSB = 1 and LSB = 0 are defined and set to output 10 levels as the output DACout. (ST12). In this definition, MSB = 0 and LSB = 1 are not used, and the 01 level is not output as the output DACout.
そして、制御部１４は、図７に示すＶＨ：（ＶＭ＋ＶＬ）＝１：１の関係を満足するように、第１可変増幅器１２ａ、第２可変増幅器１２ｂ、第３可変増幅器１２ｃの振幅レベルＶＨ、ＶＭ、ＶＬをそれぞれ独立して可変制御する。これにより、３値信号発生装置２は、００レベルと１０レベルと１１レベルの間隔が均等となり、上下均等な３値信号を発生する（ＳＴ１３）。 The control unit 14 then adjusts the amplitude levels VH of the first variable amplifier 12a, the second variable amplifier 12b, and the third variable amplifier 12c so as to satisfy the relationship of VH: (VM + VL) = 1: 1 shown in FIG. VM and VL are variably controlled independently. As a result, the ternary signal generator 2 generates equal ternary signals in the vertical direction with the intervals of the 00 level, the 10th level, and the 11th level being equal (ST13).
なお、上述した第１実施の形態および第２実施の形態において、論理回路部１１のバッファ回路１１ｂを削除し、ＭＳＢを直接第２可変増幅器１２ａに入力してもよい。 In the first and second embodiments described above, the buffer circuit 11b of the logic circuit unit 11 may be deleted, and the MSB may be directly input to the second variable amplifier 12a.
［具体的な適用例］
次に、本実施の形態の具体的な適用例として、図３の（ＶＨ＋ＶＭ）：ＶＬ＝１：１の関係を満足する振幅レベルとして、ＶＨ＝０．１５Ｖｐｐ、ＶＭ＝０．１５Ｖｐｐ、ＶＬ＝０．３０Ｖｐｐを設定した場合の０１パターンとＰＲＢＳ７のシミュレーション結果を図９および図１０に示す。また、本実施の形態を適用しない場合の０１パターンのシミュレーション結果を図１１に示す。
[Specific application examples]
Next, as a specific application example of the present embodiment, VH = 0.15 Vpp, VM = 0.15 Vpp, VL = as amplitude levels satisfying the relationship of (VH + VM): VL = 1: 1 in FIG. The simulation results of 01 pattern and PRBS7 when 0.30 Vpp is set are shown in FIGS. In addition, FIG. 11 shows a simulation result of 01 pattern when the present embodiment is not applied.
本実施の形態を適用しない場合には、図１１のシミュレーション結果に示すように、出力（Ｏｕｔｐｕｔ）が±０．３Ｖに収まってほしいところ、入出力間のＡＣ結合による過渡応答の発生によって出力（Ｏｕｔｐｕｔ）が＋０．６Ｖまでオーバーシュートしてしまうことが確認できた。このため、本実施の形態を適用しない場合には、被測定物に対して過入力等の問題が発生する。 When this embodiment is not applied, the output (Output) is desired to be within ± 0.3 V as shown in the simulation result of FIG. It was confirmed that Output) overshoots to + 0.6V. For this reason, when this Embodiment is not applied, problems, such as an excessive input, generate | occur | produce with respect to a to-be-measured object.
これに対し、本実施の形態を適用した場合には、図９および図１０のシミュレーション結果に示すように、０１パターンとＰＲＢＳ７のいずれの場合であっても、図１１のような過渡応答によるオーバーシュートが起きていないことが確認でき、出力（Ｏｕｔｐｕｔ）が±０．３Ｖに収まっていることが判る。 On the other hand, when this embodiment is applied, as shown in the simulation results of FIG. 9 and FIG. 10, in both cases of 01 pattern and PRBS7, an overshoot due to a transient response as shown in FIG. It can be confirmed that no chute occurs, and it can be seen that the output (Output) is within ± 0.3V.
このように、本実施の形態は、０１パターンだけでなく、ＰＲＢＳ７の波形についても適用することができ、任意のＮＲＺ信号に対して信号オフ時に中間値を生成することができる。そして、図１１に示すような入出力間のＡＣ結合による過渡応答の発生によって出力がオーバーシュートすることなく、信号のオン／オフを実現することができる。 Thus, the present embodiment can be applied not only to the 01 pattern but also to the PRBS7 waveform, and an intermediate value can be generated for any NRZ signal when the signal is off. Then, the signal can be turned on / off without causing the output to overshoot due to the occurrence of a transient response due to AC coupling between the input and output as shown in FIG.
［本実施の形態の効果］
本実施の形態によれば、ＵＳＢ３．０／３．１規格で規定される３値のＬＦＰＳ信号の発生をする際に、ＵＳＢ３．０／３．１規格で規定される高レベル、中間値レベル、低レベルによる３値の信号を発生することができる。
[Effects of the present embodiment]
According to the present embodiment, when a ternary LFPS signal defined by the USB 3.0 / 3.1 standard is generated, a high level and an intermediate value level defined by the USB 3.0 / 3.1 standard are generated. A ternary signal with a low level can be generated.
また、ＵＳＢ３．０／３．１規格で規定される３値のＬＦＰＳ信号を２値のＮＲＺ信号で生成すると、ＵＳＢ３．０／３．１規格で規定されている入出力間のＡＣ結合による過渡応答が発生し、バースト区間とパターンに依存した差動信号間のコモンモード電圧にずれが生じて被測定物であるＵＳＢデバイスまたはホストの受信部で問題を起こし、信号を正常に受信することができないという課題を解決することができる。 When a ternary LFPS signal defined by the USB 3.0 / 3.1 standard is generated as a binary NRZ signal, a transient due to AC coupling between the input and output defined by the USB 3.0 / 3.1 standard When a response occurs, a difference occurs in the common mode voltage between the differential signal depending on the burst interval and pattern, causing a problem in the USB device or host receiver of the device under test, and receiving the signal normally The problem of being unable to do so can be solved.
さらに、３値信号発生装置を外部に用意する必要がなく、パルスパターン発生装置をそのまま用いることで実現できる。これにより、足し合わせに用いられるＰｉｃｋ Ｏｆｆ Ｔｅｅやディバイダ回路が不要となり、測定系が簡易になる。また、ＬＦＰＳ信号に加えて、疑似ランダム信号などの任意の高速シリアル信号にも対応可能である。 Further, it is not necessary to prepare a ternary signal generator externally, and this can be realized by using the pulse pattern generator as it is. This eliminates the need for Pick Off Tee and divider circuits used for addition, and simplifies the measurement system. In addition to the LFPS signal, any high-speed serial signal such as a pseudo-random signal can be supported.
以上、本発明に係る３値信号発生装置及び３値信号発生方法とパルスパターン発生装置及びパルスパターン発生方法の最良の形態について説明したが、この形態による記述及び図面により本発明が限定されることはない。すなわち、この形態に基づいて当業者等によりなされる他の形態、実施例及び運用技術などはすべて本発明の範疇に含まれることは勿論である。 Although the best mode of the ternary signal generation device, the ternary signal generation method, the pulse pattern generation device, and the pulse pattern generation method according to the present invention has been described above, the present invention is limited by the description and drawings according to this mode. There is no. That is, it is a matter of course that all other forms, examples, operation techniques, and the like made by those skilled in the art based on this form are included in the scope of the present invention.
１ パルスパターン発生装置
２ ３値信号発生装置
１１ 論理回路部
１１ａ 論理積回路
１１ｂ バッファ回路
１１ｃ 論理和回路
１２ 可変増幅部
１２ａ 第１可変増幅器
１２ｂ 第２可変増幅器
１２ｃ 第３可変増幅器
１３ 加算部
１３ａ 第１加算器
１３ｂ 第２加算器
１４ 制御部
Ｃ コンデンサ
Ｗ 被測定物
DESCRIPTION OF SYMBOLS 1 Pulse pattern generator 2 3 value signal generator 11 Logic circuit part 11a AND circuit 11b Buffer circuit 11c OR circuit 12 Variable amplifier 12a 1st variable amplifier 12b 2nd variable amplifier 12c 3rd variable amplifier 13 Adder 13a 1st 1 adder 13b second adder 14 control unit C capacitor W device under test
Claims (6)
最上位ビット信号と最下位ビット信号を入力とし、前記最上位ビット信号と前記最下位ビット信号の論理積信号、前記最上位ビット信号と前記最下位ビット信号の論理和信号、前記最上位ビット信号を出力する論理回路部（１１）と、
前記論理積信号を増幅する第１可変増幅器（１２ａ）と、前記最上位ビット信号を増幅する第２可変増幅器（１２ｂ）と、前記論理和信号を増幅する第３可変増幅器（１２ｃ）とを有する可変増幅部（１２）と、
前記第１可変増幅器の出力信号と前記第２可変増幅器の出力信号を加算し、この加算による第１加算信号と前記第３可変増幅器の出力信号を加算した第２加算信号を出力する加算部（１３）と、
前記３値信号のオフ時に前記最上位ビット信号を低レベル、前記最下位ビット信号を高レベルと定義し、前記第１加算信号の振幅レベルと前記第２加算信号の振幅レベルが等しくなるように前記第１可変増幅器、前記第２可変増幅器、前記第３可変増幅器それぞれの振幅レベルを独立して制御する制御部（１４）とを備えたことを特徴とする３値信号発生装置。 A ternary signal generator (2) for generating ternary signals of low level, high level and intermediate level,
The most significant bit signal and the least significant bit signal are input, the logical product signal of the most significant bit signal and the least significant bit signal, the logical sum signal of the most significant bit signal and the least significant bit signal, and the most significant bit signal A logic circuit section (11) for outputting
A first variable amplifier (12a) for amplifying the logical product signal; a second variable amplifier (12b) for amplifying the most significant bit signal; and a third variable amplifier (12c) for amplifying the logical sum signal. A variable amplification section (12);
An adding unit that adds the output signal of the first variable amplifier and the output signal of the second variable amplifier, and outputs a second addition signal obtained by adding the first addition signal obtained by the addition and the output signal of the third variable amplifier ( 13)
When the ternary signal is off, the most significant bit signal is defined as a low level and the least significant bit signal is defined as a high level so that the amplitude level of the first addition signal and the amplitude level of the second addition signal are equal. A ternary signal generator comprising: a control unit (14) for independently controlling amplitude levels of the first variable amplifier, the second variable amplifier, and the third variable amplifier.
最上位ビット信号と最下位ビット信号を入力とし、前記最上位ビット信号と前記最下位ビット信号の論理積信号、前記最上位ビット信号と前記最下位ビット信号の論理和信号、前記最上位ビット信号を出力する論理回路部（１１）と、
前記論理積信号を増幅する第１可変増幅器（１２ａ）と、前記最上位ビット信号を増幅する第２可変増幅器（１２ｂ）と、前記論理和信号を増幅する第３可変増幅器（１２ｃ）とを有する可変増幅部（１２）と、
前記第２可変増幅器の出力信号と前記第３可変増幅器の出力信号を加算し、この加算による第１加算信号と前記第１可変増幅器の出力信号を加算した第２加算信号を出力する加算部（１３）と、
前記３値信号のオフ時に前記最上位ビット信号を高レベル、前記最下位ビット信号を低レベルと定義し、前記第１加算信号の振幅レベルと前記第２加算信号の振幅レベルが等しくなるように前記第１可変増幅器、前記第２可変増幅器、前記第３可変増幅器それぞれの振幅レベルを独立して制御する制御部とを備えたことを特徴とする３値信号発生装置。 A ternary signal generator (2) for generating ternary signals of low level, high level and intermediate level,
The most significant bit signal and the least significant bit signal are input, the logical product signal of the most significant bit signal and the least significant bit signal, the logical sum signal of the most significant bit signal and the least significant bit signal, and the most significant bit signal A logic circuit section (11) for outputting
A first variable amplifier (12a) for amplifying the logical product signal; a second variable amplifier (12b) for amplifying the most significant bit signal; and a third variable amplifier (12c) for amplifying the logical sum signal. A variable amplification section (12);
An adding unit that adds the output signal of the second variable amplifier and the output signal of the third variable amplifier, and outputs a second addition signal obtained by adding the first addition signal and the output signal of the first variable amplifier. 13)
When the ternary signal is turned off, the most significant bit signal is defined as a high level and the least significant bit signal is defined as a low level so that the amplitude level of the first addition signal and the amplitude level of the second addition signal are equal. A ternary signal generator comprising: a control unit that independently controls amplitude levels of the first variable amplifier, the second variable amplifier, and the third variable amplifier.
最上位ビット信号と最下位ビット信号を入力とし、前記最上位ビット信号と前記最下位ビット信号の論理積信号、前記最上位ビット信号と前記最下位ビット信号の論理和信号、前記最上位ビット信号を出力するステップと、
前記論理積信号を第１可変増幅器（１２ａ）で増幅するステップと、
前記最上位ビット信号を第２可変増幅器（１２ｂ）で増幅するステップと、
前記論理和信号を第３可変増幅器（１２ｃ）で増幅するステップと、
前記論理積信号の増幅信号と前記最上位ビットの増幅信号を加算して第１加算信号を出力するステップと、
前記第１加算信号と前記論理和信号の増幅信号を加算して第２加算信号を出力するステップと、
前記３値信号のオフ時に前記最上位ビットを低レベル、前記最下位ビットを高レベルと定義し、前記第１加算信号の振幅レベルと前記第２加算信号の振幅レベルが等しくなるように、前記第１可変増幅器、前記第２可変増幅器、前記第３可変増幅器それぞれの振幅レベルを独立して制御するステップとを含むことを特徴とする３値信号発生方法。 A ternary signal generation method for generating a ternary signal of a low level, a high level, and an intermediate level,
The most significant bit signal and the least significant bit signal are input, the logical product signal of the most significant bit signal and the least significant bit signal, the logical sum signal of the most significant bit signal and the least significant bit signal, and the most significant bit signal A step of outputting
Amplifying the logical product signal with a first variable amplifier (12a);
Amplifying the most significant bit signal with a second variable amplifier (12b);
Amplifying the logical sum signal with a third variable amplifier (12c);
Adding the amplified signal of the logical product signal and the amplified signal of the most significant bit to output a first added signal;
Adding the first addition signal and the amplified signal of the logical sum signal to output a second addition signal;
The most significant bit is defined as a low level and the least significant bit is defined as a high level when the ternary signal is off, so that the amplitude level of the first addition signal and the amplitude level of the second addition signal are equal. And independently controlling the amplitude level of each of the first variable amplifier, the second variable amplifier, and the third variable amplifier.
最上位ビット信号と最下位ビット信号を入力とし、前記最上位ビット信号と前記最下位ビット信号の論理積信号、前記最上位ビット信号と前記最下位ビット信号の論理和信号、前記最上位ビット信号を出力するステップと、
前記論理積信号を第１可変増幅器（１２ａ）で増幅するステップと、
前記最上位ビット信号を第２可変増幅器（１２ｂ）で増幅するステップと、
前記論理和信号を第３可変増幅器（１２ｃ）で増幅するステップと、
前記最上位ビットの増幅信号と前記論理和信号の増幅信号を加算して第１加算信号を出力するステップと、
前記第１加算信号と前記論理積信号の増幅信号を加算して第２加算信号を出力するステップと、
前記３値信号のオフ時に前記最上位ビットを高レベル、前記最下位ビットを低レベルと定義し、前記第１加算信号の振幅レベルと前記第２加算信号の振幅レベルが等しくなるように、前記第１可変増幅器、前記第２可変増幅器、前記第３可変増幅器それぞれの振幅レベルを独立して制御するステップとを含むことを特徴とする３値信号発生方法。 A ternary signal generation method for generating a ternary signal of a low level, a high level, and an intermediate level,
The most significant bit signal and the least significant bit signal are input, the logical product signal of the most significant bit signal and the least significant bit signal, the logical sum signal of the most significant bit signal and the least significant bit signal, and the most significant bit signal A step of outputting
Amplifying the logical product signal with a first variable amplifier (12a);
Amplifying the most significant bit signal with a second variable amplifier (12b);
Amplifying the logical sum signal with a third variable amplifier (12c);
Adding the amplified signal of the most significant bit and the amplified signal of the logical sum signal and outputting a first added signal;
Adding the amplified signal of the first addition signal and the logical product signal to output a second addition signal;
The most significant bit is defined as a high level and the least significant bit is defined as a low level when the ternary signal is turned off, so that the amplitude level of the first addition signal and the amplitude level of the second addition signal are equal. And independently controlling the amplitude level of each of the first variable amplifier, the second variable amplifier, and the third variable amplifier.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018073156A JP6651568B2 (en) | 2018-04-05 | 2018-04-05 | Ternary signal generating device, ternary signal generating method, pulse pattern generating device, and pulse pattern generating method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018073156A JP6651568B2 (en) | 2018-04-05 | 2018-04-05 | Ternary signal generating device, ternary signal generating method, pulse pattern generating device, and pulse pattern generating method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019186669A true JP2019186669A (en) | 2019-10-24 |
| JP6651568B2 JP6651568B2 (en) | 2020-02-19 |
Family
ID=68341623
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018073156A Active JP6651568B2 (en) | 2018-04-05 | 2018-04-05 | Ternary signal generating device, ternary signal generating method, pulse pattern generating device, and pulse pattern generating method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6651568B2 (en) |
-
2018
- 2018-04-05 JP JP2018073156A patent/JP6651568B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP6651568B2 (en) | 2020-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8384406B2 (en) | Semiconductor test apparatus and test method | |
| US8040940B2 (en) | Transmitter/receiver device that converts serial and parallel signals and method of testing thereof | |
| JP3741899B2 (en) | Duty cycle correction circuit and method for correcting data duty cycle, and memory integrated circuit having duty cycle correction circuit | |
| US20050156586A1 (en) | Combination test method and test device | |
| JP2007033451A (en) | Test equipment, eye mask generator, and test method | |
| WO2010095378A1 (en) | Output device and testing device | |
| KR20200137361A (en) | Transmitter for transmitting multi-bit data | |
| JP2008211620A (en) | Driver circuit | |
| JP2006352374A (en) | Signal output circuit and method for high-speed signal transmission | |
| US20230412276A1 (en) | Multi-waveform digital predistortion calibration | |
| JP2019186669A (en) | Three-value signal generator, three-value signal generating method, pulse pattern generator, and pulse pattern generating method | |
| KR20070089343A (en) | Pre-amplifier circuits with offset cancelation and method for calibrating offset thereof | |
| TW201947883A (en) | Receiver and common-mode voltage calibration method thereof | |
| JP2016063430A (en) | Transmitter/receiver circuit, integrated circuit and test method | |
| JP6545213B2 (en) | Ternary signal generator and ternary signal generation method | |
| JPWO2009031404A1 (en) | Transmission circuit, transmitter, receiver, and test apparatus | |
| US11336501B2 (en) | Signal generation apparatus and signal generation method | |
| JP7185652B2 (en) | Clock recovery device, error rate measurement device, clock recovery method, and error rate measurement method | |
| JP6124927B2 (en) | Emphasis adding device and emphasis adding method | |
| JP5410454B2 (en) | PULSE PATTERN GENERATION DEVICE, ERROR RATE MEASUREMENT SYSTEM USING THE DEVICE, AND PULSE PATTERN GENERATION METHOD | |
| JP2008058294A (en) | Level-measuring device and level-measuring method for pulse width modulation signal | |
| JP6888210B2 (en) | Pulse pattern generator, error rate measurement system using it, and pulse pattern generation method | |
| JP2871443B2 (en) | Interface circuit | |
| KR100791635B1 (en) | High speed adaptive equalizer | |
| JP2996416B2 (en) | IC test equipment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190124 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191015 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191105 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191206 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200114 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200122 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6651568 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |