JP2019186429A - Nitride semiconductor device and manufacturing method thereof - Google Patents

Nitride semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
JP2019186429A
JP2019186429A JP2018076965A JP2018076965A JP2019186429A JP 2019186429 A JP2019186429 A JP 2019186429A JP 2018076965 A JP2018076965 A JP 2018076965A JP 2018076965 A JP2018076965 A JP 2018076965A JP 2019186429 A JP2019186429 A JP 2019186429A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
ion implantation
guard ring
semiconductor device
implantation region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018076965A
Other languages
Japanese (ja)
Other versions
JP7187808B2 (en
Inventor
亮 田中
Akira Tanaka
亮 田中
信也 高島
Shinya Takashima
信也 高島
松山　秀昭
Hideaki Matsuyama
秀昭 松山
上野勝典
Katsunori Ueno
勝典 上野
江戸　雅晴
Masaharu Edo
雅晴 江戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2018076965A priority Critical patent/JP7187808B2/en
Publication of JP2019186429A publication Critical patent/JP2019186429A/en
Application granted granted Critical
Publication of JP7187808B2 publication Critical patent/JP7187808B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

To provide a nitride semiconductor device having a guard ring portion.SOLUTION: A nitride semiconductor device includes a nitride semiconductor layer, a P-type guard ring portion epitaxially grown on the nitride semiconductor layer, and an I-type or N-type ion implantation region adjacent to the guard ring portion on the nitride semiconductor layer. A manufacturing method of a nitride semiconductor device includes a step of providing a nitride semiconductor layer, a step of epitaxially growing a P-type epitaxial layer on the nitride semiconductor layer, and a step of providing the P-type guard ring portion and the I-type or N-type ion implantation region adjacent to the guard ring portion in the epitaxial layer.SELECTED DRAWING: Figure 1A

Description

本発明は、窒化物半導体装置および窒化物半導体装置の製造方法に関する。   The present invention relates to a nitride semiconductor device and a method for manufacturing a nitride semiconductor device.

従来、Ｎ型領域およびＰ型領域を有する窒化物半導体装置が知られている（例えば、特許文献１および２参照）。窒化物半導体装置の終端構造の製造方法の一例として、ｐ型のＧａＮエピタキシャル層の一部を除去することにより、エッジ終端構造を形成する方法が特許文献１に記載されている。
［特許文献］
特許文献１ 特開２０１５−１７６９４１号公報
特許文献２ 米国特許第９１７１９００号明細書 Conventionally, nitride semiconductor devices having an N-type region and a P-type region are known (see, for example, Patent Documents 1 and 2). As an example of a method for manufacturing a termination structure of a nitride semiconductor device, Patent Document 1 discloses a method of forming an edge termination structure by removing a part of a p-type GaN epitaxial layer.
[Patent Literature]
Patent Document 1 Japanese Patent Application Laid-Open No. 2015-176941 Patent Document 2 US Pat. No. 9171900

ＧａＮ材料においては、イオン注入によりｐ型領域を形成すること、および、ｐ型領域を選択成長させることがＳｉＣ材料に比べて困難である。それゆえ、エッジ終端構造にｐ型領域を設けるためには、従来とは異なるエッジ終端構造とする必要があった。一方、特許文献１の方法では、再成長が必要で工程が増加することと、エッチングによるダメージが入るので耐圧が十分でないという課題があった。   In a GaN material, it is difficult to form a p-type region by ion implantation and to selectively grow the p-type region compared to a SiC material. Therefore, in order to provide the p-type region in the edge termination structure, it is necessary to use an edge termination structure different from the conventional one. On the other hand, the method of Patent Document 1 has a problem in that the regrowth is necessary and the number of processes is increased, and the breakdown voltage is not sufficient because of damage caused by etching.

本発明の第１の態様においては、窒化物半導体層と、窒化物半導体層上にエピタキシャル成長されたＰ型のガードリング部と、窒化物半導体層上において、ガードリング部と隣接して設けられ、Ｉ型又はＮ型のイオン注入領域とを備える窒化物半導体装置を提供する。   In the first aspect of the present invention, a nitride semiconductor layer, a P-type guard ring portion epitaxially grown on the nitride semiconductor layer, and on the nitride semiconductor layer, provided adjacent to the guard ring portion, A nitride semiconductor device including an I-type or N-type ion implantation region is provided.

イオン注入領域のキャリア濃度は、窒化物半導体層のキャリア濃度以下であってよい。   The carrier concentration in the ion implantation region may be equal to or lower than the carrier concentration in the nitride semiconductor layer.

窒化物半導体装置は、複数のガードリング部を備えてよい。イオン注入領域は、複数のガードリング部の間に設けられてよい。   The nitride semiconductor device may include a plurality of guard ring portions. The ion implantation region may be provided between the plurality of guard ring portions.

イオン注入領域の上端が、ガードリング部の上端よりも窪んで設けられてよい。   The upper end of the ion implantation region may be provided so as to be recessed from the upper end of the guard ring portion.

ガードリング部は、窒化物半導体層上に設けられた第１ガードリング部と、第１ガードリング部上に設けられ、第１ガードリング部よりもキャリア濃度の低い第２ガードリング部とを含んでよい。   The guard ring part includes a first guard ring part provided on the nitride semiconductor layer and a second guard ring part provided on the first guard ring part and having a carrier concentration lower than that of the first guard ring part. It's okay.

第２ガードリング部は、第１ガードリング部上のエピタキシャル成長層であってよい。   The second guard ring part may be an epitaxial growth layer on the first guard ring part.

イオン注入領域は、窒化物半導体層上に設けられた第１イオン注入領域と、第１イオン注入領域上に設けられ、キャリア濃度が第１イオン注入領域のキャリア濃度よりも大きい第２イオン注入領域とを含んでよい。   The ion implantation region includes a first ion implantation region provided on the nitride semiconductor layer and a second ion implantation region provided on the first ion implantation region and having a carrier concentration higher than the carrier concentration of the first ion implantation region. And may include.

イオン注入領域は、活性化されていない物質を有してよい。   The ion implantation region may have a material that is not activated.

窒化物半導体装置は、イオン注入領域の上面に設けられた絶縁膜と、絶縁膜の上面に設けられた電極フィールドプレートとを備えてよい。   The nitride semiconductor device may include an insulating film provided on the upper surface of the ion implantation region and an electrode field plate provided on the upper surface of the insulating film.

本発明の第２の態様においては、窒化物半導体層を設ける段階と、窒化物半導体層上にＰ型のエピタキシャル層をエピタキシャル成長する段階と、エピタキシャル層において、Ｐ型のガードリング部と、ガードリング部と隣接したＩ型又はＮ型のイオン注入領域とを設ける段階とを備える窒化物半導体装置の製造方法を提供する。   In the second aspect of the present invention, a step of providing a nitride semiconductor layer, a step of epitaxially growing a P-type epitaxial layer on the nitride semiconductor layer, a P-type guard ring portion in the epitaxial layer, and a guard ring And providing an I-type or N-type ion implantation region adjacent to the portion.

イオン注入領域を設ける段階は、エピタキシャル層に、窒素、マグネシウムおよびシリコンの少なくとも１つをイオン注入する段階を含んでよい。   Providing the ion implantation region may include implanting at least one of nitrogen, magnesium, and silicon into the epitaxial layer.

イオン注入領域を設ける段階は、ガードリング部を設ける領域の上方にマスクを形成する段階と、イオン注入する段階の前に、イオン注入領域を設ける領域のエピタキシャル層をエッチングする段階とを備えてよい。   The step of providing the ion implantation region may include a step of forming a mask above the region of providing the guard ring portion, and a step of etching the epitaxial layer in the region of providing the ion implantation region before the step of ion implantation. .

なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。   The summary of the invention does not enumerate all the features of the present invention. In addition, a sub-combination of these feature groups can also be an invention.

実施例１に係る窒化物半導体装置１００の構成の一例を示す。1 shows an exemplary configuration of a nitride semiconductor device 100 according to a first embodiment. 実施例１に係る窒化物半導体装置１００の製造方法の一例を示す。2 shows an example of a method for manufacturing the nitride semiconductor device 100 according to the first embodiment. 比較例に係る窒化物半導体装置５００の製造方法を示す。The manufacturing method of the nitride semiconductor device 500 concerning a comparative example is shown. 窒化物半導体装置１００におけるキャリア濃度の深さ方向のプロファイルを示す。2 shows a profile in the depth direction of carrier concentration in nitride semiconductor device 100. 実施例２に係る窒化物半導体装置１００の構成の一例を示す。4 shows an exemplary configuration of a nitride semiconductor device 100 according to a second embodiment. 実施例２に係る窒化物半導体装置１００の製造方法の一例を示す。An example of a method for manufacturing the nitride semiconductor device 100 according to the second embodiment will be described. 実施例３に係る窒化物半導体装置１００の構成の一例を示す。4 shows an exemplary configuration of a nitride semiconductor device 100 according to a third embodiment. 実施例４に係る窒化物半導体装置１００の構成の一例を示す。4 shows an exemplary configuration of a nitride semiconductor device 100 according to a fourth embodiment. 実施例５に係る窒化物半導体装置１００の構成の一例を示す。9 shows an exemplary configuration of a nitride semiconductor device 100 according to a fifth embodiment. 実施例６に係る窒化物半導体装置１００の構成の一例を示す。9 shows an exemplary configuration of a nitride semiconductor device 100 according to a sixth embodiment.

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。   Hereinafter, the present invention will be described through embodiments of the invention, but the following embodiments do not limit the invention according to the claims. In addition, not all the combinations of features described in the embodiments are essential for the solving means of the invention.

本明細書においては、半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」、「おもて」、「裏」の方向は重力方向、または、半導体装置の実装時における基板等への取り付け方向に限定されない。   In the present specification, one side in a direction parallel to the depth direction of the semiconductor substrate is referred to as “upper” and the other side is referred to as “lower”. Of the two principal surfaces of the substrate, layer or other member, one surface is referred to as the upper surface and the other surface is referred to as the lower surface. The directions of “upper”, “lower”, “front”, and “back” are not limited to the direction of gravity or the direction of mounting on a substrate or the like when the semiconductor device is mounted.

本明細書では、ＮまたはＰを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ＮやＰに付す＋および−は、それぞれ、それが付されていない層や領域よりも高キャリア濃度および低キャリア濃度であることを意味する。   In this specification, it means that electrons or holes are majority carriers in the layers and regions with N or P, respectively. Further, + and − attached to N and P mean that the carrier concentration and the lower carrier concentration are higher than those of the layer or region where it is not attached, respectively.

図１Ａは、実施例１に係る窒化物半導体装置１００の構成の一例を示す。本例では、窒化物半導体装置１００の活性部の周囲の耐圧構造部を示している。窒化物半導体装置１００は、窒化物半導体層１０と、エピタキシャル層２０と、イオン注入領域３０と、絶縁層４０と、電極５０とを備える。   FIG. 1A illustrates an exemplary configuration of a nitride semiconductor device 100 according to the first embodiment. In this example, the breakdown voltage structure portion around the active portion of the nitride semiconductor device 100 is shown. The nitride semiconductor device 100 includes a nitride semiconductor layer 10, an epitaxial layer 20, an ion implantation region 30, an insulating layer 40, and an electrode 50.

窒化物半導体層１０は、一例において、Ｎ型の自立型のＧａＮ基板である。窒化物半導体層１０は、ＨＶＰＥ等の気相成長法や、液相成長法等の任意の方法を用いて用意されてよい。窒化物半導体層１０は、エピタキシャル成長されたＧａＮ層を切り出したものであってもよい。   In one example, the nitride semiconductor layer 10 is an N-type free-standing GaN substrate. The nitride semiconductor layer 10 may be prepared using an arbitrary method such as a vapor phase growth method such as HVPE or a liquid phase growth method. The nitride semiconductor layer 10 may be one obtained by cutting out an epitaxially grown GaN layer.

エピタキシャル層２０は、窒化物半導体層１０上にエピタキシャル成長された層である。一例において、エピタキシャル層２０は、Ｐ型のＧａＮ層である。エピタキシャル層２０の厚さは、特に限定されない。エピタキシャル層２０は、活性部２２およびガードリング部２４を含む。   Epitaxial layer 20 is a layer epitaxially grown on nitride semiconductor layer 10. In one example, the epitaxial layer 20 is a P-type GaN layer. The thickness of the epitaxial layer 20 is not particularly limited. Epitaxial layer 20 includes an active portion 22 and a guard ring portion 24.

活性部２２は、窒化物半導体装置１００の主電流が流れる領域である。活性部２２は、ＭＯＳＦＥＴ、ＰＮダイオード等の任意の構造であってよい。活性部２２の端部には、活性部２２の中央部よりも大きな電界が生じる場合がある。   The active portion 22 is a region where the main current of the nitride semiconductor device 100 flows. The active part 22 may have an arbitrary structure such as a MOSFET or a PN diode. An electric field larger than the central portion of the active portion 22 may be generated at the end portion of the active portion 22.

ガードリング部２４は、窒化物半導体層１０上にエピタキシャル成長されたＰ型の領域である。ガードリング部２４は、エピタキシャル層２０のエピタキシャル成長時にＰ型化される。ガードリング部２４は、活性部２２の端部の電界を緩和する終端構造である。本例のガードリング部２４は、窒化物半導体層１０上において複数設けられている。ガードリング部２４は、窒化物半導体層１０上のエピタキシャル層２０をそのまま残された領域であってよい。但し、ガードリング部２４は、Ｐ型のドーパントがイオン注入されていない領域である。ガードリング部２４は、イオン注入ではなく、エピタキシャル成長時にＰ型化されるので、Ｐ型のドーパントのイオン注入による結晶欠陥が生じない。   The guard ring portion 24 is a P-type region epitaxially grown on the nitride semiconductor layer 10. The guard ring portion 24 is made P-type during the epitaxial growth of the epitaxial layer 20. The guard ring part 24 is a termination structure that relaxes the electric field at the end of the active part 22. A plurality of guard ring portions 24 in this example are provided on the nitride semiconductor layer 10. The guard ring portion 24 may be a region where the epitaxial layer 20 on the nitride semiconductor layer 10 is left as it is. However, the guard ring portion 24 is a region where a P-type dopant is not ion-implanted. Since the guard ring portion 24 is made P-type during epitaxial growth rather than ion implantation, crystal defects due to ion implantation of P-type dopants do not occur.

イオン注入領域３０は、窒化物半導体層１０上において、ガードリング部２４と隣接して設けられる。本例のイオン注入領域３０は、複数のガードリング部２４の間に設けられている。イオン注入領域３０は、エピタキシャル層２０のＰ型のキャリアが補償されて、キャリア濃度が低減された領域である。Ｐ型のキャリアを補償するとは、Ｐ型のキャリア濃度を低減することを指す。例えば、イオン注入領域３０は、Ｉ型又はＮ型の領域である。イオン注入領域３０をＩ型又はＮ型とすることにより、窒化物半導体装置１００の耐圧を向上することができる。   Ion implantation region 30 is provided adjacent to guard ring portion 24 on nitride semiconductor layer 10. The ion implantation region 30 of this example is provided between the plurality of guard ring portions 24. The ion implantation region 30 is a region in which the carrier concentration is reduced by compensating the P-type carriers of the epitaxial layer 20. Compensating for P-type carriers refers to reducing the P-type carrier concentration. For example, the ion implantation region 30 is an I-type or N-type region. By setting the ion implantation region 30 to the I type or the N type, the breakdown voltage of the nitride semiconductor device 100 can be improved.

イオン注入領域３０は、イオン注入により形成される。本例のイオン注入領域３０は、キャリア濃度を下げる物質がイオン注入されている。例えば、イオン注入領域３０は、セレン等のＮ型ドーパントをイオン注入することにより、Ｐ型のキャリアが補償されてよい。また、イオン注入領域３０は、窒素、マグネシウムおよびシリコンの少なくとも１つのイオン注入により形成されてよい。この場合、イオン注入のダメージによりイオン注入領域３０に窒素空孔が生じて、Ｐ型のキャリアが補償される。なお、イオン注入領域３０は、Ｐ型が補償されていれば、活性化されていない物質であってよい。例えば、イオン注入領域３０は、Ｐ型が補償される程度にイオン注入されていればよく、Ｎ型化されなくてもよい。   The ion implantation region 30 is formed by ion implantation. In the ion implantation region 30 of this example, a substance that lowers the carrier concentration is ion-implanted. For example, the ion-implanted region 30 may be compensated for P-type carriers by ion-implanting an N-type dopant such as selenium. Further, the ion implantation region 30 may be formed by at least one ion implantation of nitrogen, magnesium, and silicon. In this case, nitrogen vacancies are generated in the ion implantation region 30 due to ion implantation damage, and P-type carriers are compensated. Note that the ion implantation region 30 may be a non-activated substance as long as the P-type is compensated. For example, the ion implantation region 30 only needs to be ion-implanted to the extent that P-type is compensated, and does not have to be N-type.

イオン注入領域３０のキャリア濃度は、高キャリア濃度でなくてよい。例えば、イオン注入領域３０のキャリア濃度は、窒化物半導体層１０のキャリア濃度以下である。また、イオン注入領域３０のキャリア濃度は、窒化物半導体層１０のキャリア濃度の２分の１以下であってよい。   The carrier concentration in the ion implantation region 30 may not be a high carrier concentration. For example, the carrier concentration of the ion implantation region 30 is equal to or lower than the carrier concentration of the nitride semiconductor layer 10. Further, the carrier concentration of the ion implantation region 30 may be less than or equal to one half of the carrier concentration of the nitride semiconductor layer 10.

絶縁層４０は、エピタキシャル層２０の上面に設けられる。絶縁層４０は、エピタキシャル層２０の上方に設けられた電極５０とエピタキシャル層２０との電気的な短絡を防止する。絶縁層４０は、活性部２２の上方に開口を有してよい。例えば、絶縁層４０は、ＳｉＯ２等の酸化膜である。絶縁層４０は、ＳｉＮ等の窒化膜であってもよい。 The insulating layer 40 is provided on the upper surface of the epitaxial layer 20. The insulating layer 40 prevents an electrical short circuit between the electrode 50 provided above the epitaxial layer 20 and the epitaxial layer 20. The insulating layer 40 may have an opening above the active portion 22. For example, the insulating layer 40 is an oxide film such as SiO 2 . The insulating layer 40 may be a nitride film such as SiN.

電極５０は、エピタキシャル層２０および絶縁層４０の上方に設けられる。電極５０は、ゲート電極やエミッタ電極等の電極である。例えば、電極５０は、Ｎｉ／Ａｕ電極である。   The electrode 50 is provided above the epitaxial layer 20 and the insulating layer 40. The electrode 50 is an electrode such as a gate electrode or an emitter electrode. For example, the electrode 50 is a Ni / Au electrode.

なお、本例の窒化物半導体装置１００は、３つのガードリング部２４を有する。但し、ガードリング部２４の個数は本例に限られない。窒化物半導体装置１００は、イオン注入領域３０を形成するためのマスクのパターンを変更することにより、ガードリング部２４の幅、間隔および個数等を自由に変更することができる。例えば、ガードリング部２４の幅は、１μｍ以上、２０μｍ以下であってよく、２μｍ以上、１０μｍ以下であってよく、３μｍ以上、８μｍ以下であってよい。ガードリング部２４の間隔は、０．５μｍ以上、１０μｍ以下であってよく、１μｍ以上、５μｍ以下であってよい。一例において、ガードリング部２４の本数は、３本以上、２０本以下である。   The nitride semiconductor device 100 of this example has three guard ring portions 24. However, the number of guard ring portions 24 is not limited to this example. The nitride semiconductor device 100 can freely change the width, interval, number, and the like of the guard ring portions 24 by changing the mask pattern for forming the ion implantation region 30. For example, the width of the guard ring portion 24 may be 1 μm or more and 20 μm or less, may be 2 μm or more, 10 μm or less, and may be 3 μm or more and 8 μm or less. The interval between the guard ring portions 24 may be not less than 0.5 μm and not more than 10 μm, and may be not less than 1 μm and not more than 5 μm. In one example, the number of guard ring portions 24 is 3 or more and 20 or less.

図１Ｂは、実施例１に係る窒化物半導体装置１００の製造方法の一例を示す。本例では、窒化物半導体装置１００の製造方法の一例を示しており、これに限定されない。   FIG. 1B illustrates an example of a method for manufacturing the nitride semiconductor device 100 according to the first embodiment. In this example, an example of a method for manufacturing the nitride semiconductor device 100 is shown, but the present invention is not limited to this.

窒化物半導体層１０上にエピタキシャル層２０を形成する（Ｓ１００）。エピタキシャル層２０は、エピタキシャル成長によりＰ型のドーパントがドープされる。即ち、Ｐ型のガードリング部２４となる領域が窒化物半導体層１０上にエピタキシャル成長される。本例のエピタキシャル層２０は、ＭＯＣＶＤ法等の任意の方法を用いて窒化物半導体層１０上にエピタキシャル成長されたＰ型のＧａＮ層である。一例において、エピタキシャル層２０のキャリア濃度は、１．０×１０１６ｃｍ−３以上、１．０×１０２０ｃｍ−３以下である。但し、エピタキシャル層２０のキャリア濃度は本例に限られない。イオン注入領域３０を設ける段階は、エピタキシャル層２０のＰ型を補償する段階を有する。一例において、イオン注入領域３０を設ける段階は、窒素、マグネシウムおよびシリコンの少なくとも１つをイオン注入する段階を含む。 Epitaxial layer 20 is formed on nitride semiconductor layer 10 (S100). The epitaxial layer 20 is doped with a P-type dopant by epitaxial growth. That is, a region that becomes the P-type guard ring portion 24 is epitaxially grown on the nitride semiconductor layer 10. The epitaxial layer 20 of this example is a P-type GaN layer epitaxially grown on the nitride semiconductor layer 10 using any method such as MOCVD. In one example, the carrier concentration of the epitaxial layer 20 is 1.0 × 10 16 cm −3 or more and 1.0 × 10 20 cm −3 or less. However, the carrier concentration of the epitaxial layer 20 is not limited to this example. The step of providing the ion implantation region 30 includes the step of compensating for the P type of the epitaxial layer 20. In one example, providing the ion implantation region 30 includes implanting at least one of nitrogen, magnesium, and silicon.

エピタキシャル層２０上には、マスク１１０が形成される（Ｓ１０２）。マスク１１０は、エピタキシャル層２０へのイオン注入を制限する。マスク１１０は、イオン注入領域３０を形成する領域に対応したパターンを有する。イオン注入領域３０は、ガードリング部２４と隣接して設けられる。マスク１１０を用いることにより、イオン注入領域３０を形成する領域にドーパントを選択的に注入することができる。   A mask 110 is formed on the epitaxial layer 20 (S102). The mask 110 limits ion implantation into the epitaxial layer 20. The mask 110 has a pattern corresponding to a region where the ion implantation region 30 is formed. The ion implantation region 30 is provided adjacent to the guard ring portion 24. By using the mask 110, a dopant can be selectively implanted into a region where the ion implantation region 30 is formed.

ドーパントをイオン注入する段階は、多段でイオン注入する段階を含んでよい。多段でイオン注入することにより、深さごとにイオン注入領域３０のキャリア濃度を調整しやすくなる。本明細書において、多段とは、加速電圧等の注入条件を変えてドーパントをイオン注入することを指す。   The step of ion implanting the dopant may include a step of ion implantation in multiple stages. By performing ion implantation in multiple stages, it becomes easy to adjust the carrier concentration in the ion implantation region 30 for each depth. In this specification, “multi-stage” refers to ion implantation of dopants by changing implantation conditions such as acceleration voltage.

次に、マスク１１０を除去する（Ｓ１０４）。そして、窒化物半導体装置１００をアニールする。これにより、イオン注入領域３０にイオン注入されたドーパントが活性化される。窒化物半導体装置１００のアニール温度は、１２００℃以上であってよく、１３００℃以上であってよく、１４００℃以上であってよく、１５００℃以上であってもよい。   Next, the mask 110 is removed (S104). Then, the nitride semiconductor device 100 is annealed. Thereby, the dopant ion-implanted into the ion implantation region 30 is activated. The annealing temperature of nitride semiconductor device 100 may be 1200 ° C. or higher, may be 1300 ° C. or higher, may be 1400 ° C. or higher, and may be 1500 ° C. or higher.

エピタキシャル層２０の上面に絶縁層４０および電極５０を形成する（Ｓ１０６）。例えば、絶縁層４０は、膜厚４００ｎｍのシリコン酸化膜（ＳｉＯ２）である。電極５０は、ＮｉとＡｕの積層膜であってよく、それぞれの膜厚は、５０ｎｍと１５０ｎｍであってよい。絶縁層４０および電極５０は、パターニングされている。なお、窒化物半導体装置１００は、電極５０が設けられる面と反対側の面にも電極を有してよい。 The insulating layer 40 and the electrode 50 are formed on the upper surface of the epitaxial layer 20 (S106). For example, the insulating layer 40 is a silicon oxide film (SiO 2 ) having a thickness of 400 nm. The electrode 50 may be a laminated film of Ni and Au, and the film thicknesses thereof may be 50 nm and 150 nm, respectively. The insulating layer 40 and the electrode 50 are patterned. Nitride semiconductor device 100 may have an electrode on the surface opposite to the surface on which electrode 50 is provided.

本例のガードリング部２４は、Ｐ型のドーパントをイオン注入することなく設けられる。また、本例の窒化物半導体装置１００は、ガードリング部２４をエピタキシャル成長により形成する。このように、本例の窒化物半導体装置１００は、Ｐ型インプラおよび再成長を使用しないでガードリング部２４を形成する。そのため、ガードリング部２４の信頼性が向上し、窒化物半導体装置１００の耐圧が向上する。   The guard ring portion 24 of this example is provided without ion implantation of a P-type dopant. In the nitride semiconductor device 100 of this example, the guard ring portion 24 is formed by epitaxial growth. Thus, the nitride semiconductor device 100 of the present example forms the guard ring portion 24 without using P-type implantation and regrowth. Therefore, the reliability of guard ring portion 24 is improved, and the breakdown voltage of nitride semiconductor device 100 is improved.

また、本例の窒化物半導体装置１００は、イオン注入領域３０をエピタキシャル再成長工程ではなく、イオン注入工程により形成する。本例では、エピタキシャル再成長のためのエッチング工程も含まないので、イオン注入領域３０と窒化物半導体層１０との間にエッチングダメージが生じない。さらに、イオン注入領域３０を設ける領域のエッチング深さの制御が不要である。   In the nitride semiconductor device 100 of this example, the ion implantation region 30 is formed not by the epitaxial regrowth process but by the ion implantation process. In this example, since an etching process for epitaxial regrowth is not included, no etching damage occurs between the ion implantation region 30 and the nitride semiconductor layer 10. Furthermore, it is not necessary to control the etching depth in the region where the ion implantation region 30 is provided.

図２は、比較例に係る窒化物半導体装置５００の製造方法を示す。窒化物半導体装置５００は、ガードリング部２４の間の領域をエピタキシャル再成長により形成する。   FIG. 2 shows a method for manufacturing the nitride semiconductor device 500 according to the comparative example. In the nitride semiconductor device 500, the region between the guard ring portions 24 is formed by epitaxial regrowth.

窒化物半導体層１０上にエピタキシャル層２０を形成する（Ｓ５００）。エピタキシャル層２０上には、マスク１１０が形成される（Ｓ５０２）。マスク１１０のパターンに応じて、再成長領域５３０を形成する領域のエピタキシャル層２０をエッチングにより除去する。エピタキシャル層２０がエッチングされた領域に再成長領域５３０をエピタキシャル再成長する。本例の再成長領域５３０は、エピタキシャル再成長時にドーパントがドープされる。   Epitaxial layer 20 is formed on nitride semiconductor layer 10 (S500). A mask 110 is formed on the epitaxial layer 20 (S502). In accordance with the pattern of the mask 110, the epitaxial layer 20 in the region where the regrowth region 530 is to be formed is removed by etching. A regrowth region 530 is epitaxially regrown in the region where the epitaxial layer 20 has been etched. The regrowth region 530 of this example is doped with a dopant during epitaxial regrowth.

次に、マスク１１０を除去する（Ｓ５０４）。そして、窒化物半導体装置５００をアニールする。その後、エピタキシャル層２０の上面において、絶縁層４０および電極５０を形成する（Ｓ５０６）。   Next, the mask 110 is removed (S504). Then, the nitride semiconductor device 500 is annealed. Thereafter, the insulating layer 40 and the electrode 50 are formed on the upper surface of the epitaxial layer 20 (S506).

比較例に係る窒化物半導体装置５００は、エッチングした領域に再成長領域５３０を設けるものの、再成長領域５３０を設ける領域のエッチング深さの制御が困難な場合がある。エッチングが浅い場合、隣接するガードリング部２４同士を分離することができない。また、エッチングが深い場合、ガードリング部２４から窒化物半導体層１０への空乏層の伸びが制限されて十分な電界緩和効果を得ることができない。   In the nitride semiconductor device 500 according to the comparative example, although the regrowth region 530 is provided in the etched region, it may be difficult to control the etching depth of the region where the regrowth region 530 is provided. When etching is shallow, adjacent guard ring portions 24 cannot be separated from each other. When the etching is deep, the extension of the depletion layer from the guard ring portion 24 to the nitride semiconductor layer 10 is limited, and a sufficient electric field relaxation effect cannot be obtained.

なお、再成長する代わりに、Ｎ型の窒化物半導体層にＰ型のドーパントをイオン注入することにより、ガードリング部２４を設けることも考えられる。しかしながら、イオン注入によりＰ型の窒化物半導体層を形成することは困難な場合がある。   Instead of regrowth, it is also conceivable to provide the guard ring portion 24 by ion-implanting a P-type dopant into the N-type nitride semiconductor layer. However, it may be difficult to form a P-type nitride semiconductor layer by ion implantation.

図３は、窒化物半導体装置１００におけるキャリア濃度の深さ方向のプロファイルを示す。Ｄ＝０は、イオン注入領域３０の上面の深さ位置を指す。   FIG. 3 shows a profile of the carrier concentration in the depth direction in the nitride semiconductor device 100. D = 0 indicates the depth position of the upper surface of the ion implantation region 30.

キャリア濃度分布Ａは、窒化物半導体装置１００のイオン注入領域３０と窒化物半導体層１０におけるキャリア濃度の分布を示す。本例のイオン注入領域３０は、多段のイオン注入により形成されている。   The carrier concentration distribution A indicates a carrier concentration distribution in the ion implantation region 30 and the nitride semiconductor layer 10 of the nitride semiconductor device 100. The ion implantation region 30 of this example is formed by multistage ion implantation.

キャリア濃度分布Ｂは、比較例として、窒化物半導体装置５００のキャリア濃度分布Ａに対応する領域のキャリア濃度の分布を示す。即ち、キャリア濃度分布Ｂでは、再成長領域５３０と窒化物半導体層１０の深さ方向のキャリア濃度の分布を示している。   The carrier concentration distribution B indicates a carrier concentration distribution in a region corresponding to the carrier concentration distribution A of the nitride semiconductor device 500 as a comparative example. That is, the carrier concentration distribution B shows the carrier concentration distribution in the depth direction of the regrowth region 530 and the nitride semiconductor layer 10.

遷移長さＬは、イオン注入領域３０のキャリア濃度から、窒化物半導体層１０のキャリア濃度の２倍（即ち、２Ｎｓ）へのキャリア濃度の遷移領域の長さを指す。窒化物半導体層１０のキャリア濃度Ｎｓは、ＧａＮ基板のキャリア濃度である。一例において、窒化物半導体層１０のキャリア濃度Ｎｓは、１．０×１０１５ｃｍ３以上、１．０×１０１７ｃｍ３以下である。遷移長さＬが滑らかになるほど、窒化物半導体層１０とイオン注入領域３０との界面において、電界集中しにくくなる。 The transition length L refers to the length of the transition region of the carrier concentration from the carrier concentration of the ion implantation region 30 to twice the carrier concentration of the nitride semiconductor layer 10 (that is, 2Ns). The carrier concentration Ns of the nitride semiconductor layer 10 is the carrier concentration of the GaN substrate. In one example, the carrier concentration Ns of the nitride semiconductor layer 10 is 1.0 × 10 15 cm 3 or more and 1.0 × 10 17 cm 3 or less. The smoother the transition length L, the less the electric field is concentrated at the interface between the nitride semiconductor layer 10 and the ion implantation region 30.

遷移長さＬ'は、再成長領域５３０のキャリア濃度から、窒化物半導体層１０のキャリア濃度の２倍（即ち、２Ｎｓ）へのキャリア濃度の遷移領域の長さを指す。遷移長さＬ'が急峻になるほど、窒化物半導体層１０と再成長領域５３０との界面において、電界集中しやすくなる。   The transition length L ′ indicates the length of the transition region of the carrier concentration from the carrier concentration of the regrowth region 530 to twice the carrier concentration of the nitride semiconductor layer 10 (that is, 2Ns). As the transition length L ′ becomes steeper, the electric field tends to concentrate at the interface between the nitride semiconductor layer 10 and the regrowth region 530.

キャリア濃度分布Ａは、イオン注入で形成されたキャリア濃度の分布であり、キャリア濃度分布Ｂは、再成長により形成されたプロファイルである。そのため、キャリア濃度分布Ａは、キャリア濃度分布Ｂよりもなだらかにキャリア濃度Ｎｓまで遷移する。例えば、遷移長さＬは、１００ｎｍ以上である。遷移長さＬは、１５０ｎｍ以上であっても、２００ｎｍ以上であってもよい。なお、エピタキシャル再成長の場合、イオン注入の場合よりもキャリア濃度の変化が急峻となるので、遷移長さＬ'が遷移長さＬよりも短くなる。   The carrier concentration distribution A is a carrier concentration distribution formed by ion implantation, and the carrier concentration distribution B is a profile formed by regrowth. Therefore, the carrier concentration distribution A transitions to the carrier concentration Ns more gently than the carrier concentration distribution B. For example, the transition length L is 100 nm or more. The transition length L may be 150 nm or more, or 200 nm or more. In the case of epitaxial regrowth, since the change in carrier concentration is steeper than in the case of ion implantation, the transition length L ′ is shorter than the transition length L.

図４Ａは、実施例２に係る窒化物半導体装置１００の構成の一例を示す。本例の窒化物半導体装置１００は、エピタキシャル層２０およびイオン注入領域３０の上面の位置関係が実施例１に係る窒化物半導体装置１００と相違する。   FIG. 4A illustrates an exemplary configuration of the nitride semiconductor device 100 according to the second embodiment. The nitride semiconductor device 100 of this example is different from the nitride semiconductor device 100 according to the first embodiment in the positional relationship between the upper surfaces of the epitaxial layer 20 and the ion implantation region 30.

イオン注入領域３０の上端は、エピタキシャル層２０の上端よりも低い。即ち、イオン注入領域３０の上端は、ガードリング部２４の上端よりも窪んで設けられている。これにより、ガードリング部２４から窒化物半導体層１０へ空乏層が伸びやすくなる。よって、空乏層における電界の集中が緩和されて、窒化物半導体装置１００の耐圧が向上しやすくなる。   The upper end of the ion implantation region 30 is lower than the upper end of the epitaxial layer 20. That is, the upper end of the ion implantation region 30 is provided so as to be recessed from the upper end of the guard ring portion 24. Thereby, the depletion layer easily extends from the guard ring portion 24 to the nitride semiconductor layer 10. Therefore, the concentration of the electric field in the depletion layer is relaxed, and the breakdown voltage of nitride semiconductor device 100 is easily improved.

本例のイオン注入領域３０の上端は、エピタキシャル層２０の深さ方向の中心に対応する位置となるように設けられる。但し、イオン注入領域３０の上端は、エピタキシャル層２０の深さ方向の中心に対応する位置よりも上方であっても、下方であってもよい。イオン注入領域３０の上端を、エピタキシャル層２０の深さ方向の中心よりも下方に設けることにより、ガードリング部２４から窒化物半導体層１０へ空乏層が伸びやすくなる。   The upper end of the ion implantation region 30 of this example is provided so as to be a position corresponding to the center of the epitaxial layer 20 in the depth direction. However, the upper end of the ion implantation region 30 may be above or below the position corresponding to the center of the epitaxial layer 20 in the depth direction. By providing the upper end of the ion implantation region 30 below the center of the epitaxial layer 20 in the depth direction, the depletion layer easily extends from the guard ring portion 24 to the nitride semiconductor layer 10.

図４Ｂは、実施例２に係る窒化物半導体装置１００の製造方法の一例を示す。本例では、窒化物半導体装置１００の製造方法の一例を示しており、これに限定されない。実施例１に係る窒化物半導体装置１００の製造方法と相違する点について本例では説明する。   FIG. 4B illustrates an example of a method for manufacturing the nitride semiconductor device 100 according to the second embodiment. In this example, an example of a method for manufacturing the nitride semiconductor device 100 is shown, but the present invention is not limited to this. In this example, differences from the method for manufacturing the nitride semiconductor device 100 according to the first embodiment will be described.

窒化物半導体層１０上にエピタキシャル層２０を形成する（Ｓ２００）。本例のエピタキシャル層２０は、ＭＯＣＶＤ法等の任意の方法を用いて窒化物半導体層１０上にエピタキシャル成長される。エピタキシャル層２０上には、ガードリング部２４を設ける領域の上方にマスク１１０が形成される。マスク１１０は、イオン注入領域３０を形成する領域に対応したパターンを有する。本例のマスク１１０は、エピタキシャル層２０のエッチングおよびイオン注入を制限する。   Epitaxial layer 20 is formed on nitride semiconductor layer 10 (S200). The epitaxial layer 20 of this example is epitaxially grown on the nitride semiconductor layer 10 using any method such as MOCVD. A mask 110 is formed on the epitaxial layer 20 above the region where the guard ring portion 24 is provided. The mask 110 has a pattern corresponding to a region where the ion implantation region 30 is formed. The mask 110 in this example limits the etching and ion implantation of the epitaxial layer 20.

エピタキシャル層２０は、イオン注入領域３０の上端となる深さまで、選択的にエッチングされる（Ｓ２０２）。これにより、イオン注入領域３０の上端がガードリング部２４の上端よりも窪んで設けられる。次に、エッチングに使用したマスク１１０を用いて、イオン注入領域３０を形成する領域にドーパントを選択的に注入する（Ｓ２０４）。その後、マスク１１０が除去される（Ｓ２０６）。   The epitaxial layer 20 is selectively etched to a depth that becomes the upper end of the ion implantation region 30 (S202). Thereby, the upper end of the ion implantation region 30 is provided to be recessed from the upper end of the guard ring portion 24. Next, a dopant is selectively implanted into a region for forming the ion implantation region 30 using the mask 110 used for etching (S204). Thereafter, the mask 110 is removed (S206).

エピタキシャル層２０をエッチングする段階は、エピタキシャル層２０にイオン注入する段階の前に実行される。ガードリング部２４の深さ方向の厚みに対して、イオン注入領域３０の深さ方向の厚みを薄くすることができる。そのため、イオン注入領域３０を形成するために、ドーパントを深くイオン注入する必要がなくなる。これにより、窒化物半導体装置１００は、イオン注入による結晶欠陥の発生を抑制しやすくなる。   The step of etching the epitaxial layer 20 is performed before the step of ion implantation into the epitaxial layer 20. The thickness of the ion implantation region 30 in the depth direction can be made thinner than the thickness of the guard ring portion 24 in the depth direction. Therefore, it is not necessary to deeply implant the dopant in order to form the ion implantation region 30. Thereby, the nitride semiconductor device 100 can easily suppress generation of crystal defects due to ion implantation.

図５は、実施例３に係る窒化物半導体装置１００の構成の一例を示す。本例の窒化物半導体装置１００は、キャリア濃度の異なるガードリング部２４を有する点で実施例１に係る窒化物半導体装置１００と相違する。本例では、実施例１に係る窒化物半導体装置１００と相違する点について特に説明する。   FIG. 5 shows an example of the configuration of the nitride semiconductor device 100 according to the third embodiment. The nitride semiconductor device 100 of this example is different from the nitride semiconductor device 100 according to the first embodiment in that the guard ring portion 24 having a different carrier concentration is included. In this example, differences from the nitride semiconductor device 100 according to Example 1 will be particularly described.

窒化物半導体装置１００は、多段のエピタキシャル成長で形成された複数のガードリング部２４を有する。複数のガードリング部２４は、異なるキャリア濃度を有する。例えば、複数のガードリング部２４は、深さ方向に積層され、下方において上方よりも高いキャリア濃度を有してよい。これにより、ガードリング部２４から空乏層が伸びやすくなり、窒化物半導体装置１００の耐圧が向上しやすくなる。本例のガードリング部２４は、ガードリング部２４ａおよびガードリング部２４ｂの２つのガードリング部を有する。ガードリング部２４ａは、第１ガードリング部の一例である。ガードリング部２４ｂは、第２ガードリング部の一例である。   The nitride semiconductor device 100 has a plurality of guard ring portions 24 formed by multi-stage epitaxial growth. The plurality of guard ring portions 24 have different carrier concentrations. For example, the plurality of guard ring portions 24 may be stacked in the depth direction, and may have a higher carrier concentration in the lower part than in the upper part. Thereby, the depletion layer easily extends from the guard ring portion 24, and the breakdown voltage of the nitride semiconductor device 100 is easily improved. The guard ring part 24 of this example has two guard ring parts, a guard ring part 24a and a guard ring part 24b. The guard ring part 24a is an example of a first guard ring part. The guard ring part 24b is an example of a second guard ring part.

ガードリング部２４ａは、窒化物半導体層１０上に設けられる。本例のガードリング部２４ａは、Ｐ＋型のＧａＮ層である。例えば、ガードリング部２４ａのキャリア濃度は、１．０×１０１８ｃｍ−３以上、１．０×１０２０ｃｍ−３以下である。 The guard ring portion 24 a is provided on the nitride semiconductor layer 10. The guard ring portion 24a of this example is a P + type GaN layer. For example, the carrier concentration of the guard ring part 24a is 1.0 × 10 18 cm −3 or more and 1.0 × 10 20 cm −3 or less.

ガードリング部２４ｂは、ガードリング部２４ａ上に設けられる。ガードリング部２４ｂは、ガードリング部２４ａ上のエピタキシャル成長層である。ガードリング部２４ｂは、ガードリング部２４ａのエピタキシャル成長と連続してエピタキシャル成長されてよい。ガードリング部２４ｂは、ガードリング部２４ａよりもキャリア濃度の低い領域である。本例のガードリング部２４ｂは、Ｐ−型のＧａＮ層である。例えば、ガードリング部２４ｂのキャリア濃度は、１．０×１０１６ｃｍ−３以上、１．０×１０１８ｃｍ−３以下である。 The guard ring part 24b is provided on the guard ring part 24a. The guard ring part 24b is an epitaxial growth layer on the guard ring part 24a. The guard ring part 24b may be epitaxially grown continuously with the epitaxial growth of the guard ring part 24a. The guard ring part 24b is a region having a lower carrier concentration than the guard ring part 24a. The guard ring portion 24b in this example is a P-type GaN layer. For example, the carrier concentration of the guard ring part 24b is 1.0 × 10 16 cm −3 or more and 1.0 × 10 18 cm −3 or less.

図６は、実施例４に係る窒化物半導体装置１００の構成の一例を示す。本例の窒化物半導体装置１００は、イオン注入領域３０が深さ方向においてキャリア濃度の異なる領域を有する点で実施例３に係る窒化物半導体装置１００と相違する。本例では、実施例３に係る窒化物半導体装置１００と相違する点について特に説明する。   FIG. 6 shows an exemplary configuration of the nitride semiconductor device 100 according to the fourth embodiment. The nitride semiconductor device 100 of this example is different from the nitride semiconductor device 100 according to the example 3 in that the ion implantation region 30 has regions having different carrier concentrations in the depth direction. In this example, differences from the nitride semiconductor device 100 according to Example 3 will be particularly described.

窒化物半導体装置１００は、多段のイオン注入で形成されたイオン注入領域３０を有する。本例のイオン注入領域３０は、深さ方向に異なるキャリア濃度を有する。例えば、イオン注入領域３０は、下方において、キャリア濃度が低くなるようにイオン注入される。イオン注入領域３０の下方のキャリア濃度を低くすることにより、イオン注入領域３０から窒化物半導体層１０へ空乏層が伸びやすくなる。   The nitride semiconductor device 100 has an ion implantation region 30 formed by multistage ion implantation. The ion implantation region 30 of this example has different carrier concentrations in the depth direction. For example, the ion implantation region 30 is ion-implanted so that the carrier concentration is lower in the lower portion. By reducing the carrier concentration below the ion implantation region 30, the depletion layer easily extends from the ion implantation region 30 to the nitride semiconductor layer 10.

イオン注入領域３０は、イオン注入領域３０ａおよびイオン注入領域３０ｂを有する。イオン注入領域３０ａは、第１イオン注入領域の一例である。イオン注入領域３０ｂは、第２イオン注入領域の一例である。   The ion implantation region 30 has an ion implantation region 30a and an ion implantation region 30b. The ion implantation region 30a is an example of a first ion implantation region. The ion implantation region 30b is an example of a second ion implantation region.

イオン注入領域３０ａは、窒化物半導体層１０上に設けられる。本例のイオン注入領域３０ａは、Ｎ−型のＧａＮ層である。   The ion implantation region 30 a is provided on the nitride semiconductor layer 10. The ion implantation region 30a in this example is an N-type GaN layer.

イオン注入領域３０ｂは、イオン注入領域３０ａ上に設けられる。イオン注入領域３０ｂのキャリア濃度は、イオン注入領域３０ａのキャリア濃度と異なる。本例のイオン注入領域３０ｂのキャリア濃度は、イオン注入領域３０ａのキャリア濃度よりも大きい。この場合、イオン注入領域３０から窒化物半導体層１０へ空乏層が伸びやすくなる。よって、窒化物半導体装置１００の耐圧が向上しやすくなる。本例のイオン注入領域３０ｂは、Ｎ−型のＧａＮ層である。イオン注入領域は、イオン注入条件により、同程度のＮ−型にしたり、Ｎ型にせずＩ型にしたりすることが可能である。   The ion implantation region 30b is provided on the ion implantation region 30a. The carrier concentration in the ion implantation region 30b is different from the carrier concentration in the ion implantation region 30a. The carrier concentration of the ion implantation region 30b in this example is higher than the carrier concentration of the ion implantation region 30a. In this case, the depletion layer easily extends from the ion implantation region 30 to the nitride semiconductor layer 10. Therefore, the breakdown voltage of nitride semiconductor device 100 is easily improved. The ion implantation region 30b in this example is an N− type GaN layer. Depending on the ion implantation conditions, the ion implantation region can be of the same N-type, or can be an I type instead of an N type.

また、イオン注入領域３０ｂのキャリア濃度は、イオン注入領域３０ａのキャリア濃度よりも小さくてよい。この場合、エピタキシャル層２０の表面におけるイオン注入時間を短くすることができるので、結晶欠陥が生じにくくなる。   The carrier concentration in the ion implantation region 30b may be lower than the carrier concentration in the ion implantation region 30a. In this case, since the ion implantation time on the surface of the epitaxial layer 20 can be shortened, crystal defects are less likely to occur.

本例の窒化物半導体装置１００は、イオン注入領域３０の深さ方向を適宜調整してよい。本例では、イオン注入領域３０がキャリア濃度の異なる２つの領域を有する場合について説明したが、キャリア濃度の異なる３以上の領域を有してもよい。また、イオン注入領域３０のキャリア濃度は、深さ方向に連続的に変更されてもよい。   In the nitride semiconductor device 100 of this example, the depth direction of the ion implantation region 30 may be adjusted as appropriate. In this example, the case where the ion implantation region 30 has two regions with different carrier concentrations has been described, but it may have three or more regions with different carrier concentrations. Further, the carrier concentration in the ion implantation region 30 may be continuously changed in the depth direction.

図７は、実施例５に係る窒化物半導体装置１００の構成の一例を示す。本例の窒化物半導体装置１００は、電極フィールドプレート５２を有する点で実施例１に係る窒化物半導体装置１００と相違する。本例では、実施例１に係る窒化物半導体装置１００と相違する点について特に説明する。なお、電極フィールドプレート５２は、他の実施例１〜４のいずれの窒化物半導体装置１００に適用されてもよい。   FIG. 7 illustrates an exemplary configuration of the nitride semiconductor device 100 according to the fifth embodiment. The nitride semiconductor device 100 of this example is different from the nitride semiconductor device 100 according to the first embodiment in that it includes an electrode field plate 52. In this example, differences from the nitride semiconductor device 100 according to Example 1 will be particularly described. The electrode field plate 52 may be applied to any nitride semiconductor device 100 according to any of the first to fourth embodiments.

電極フィールドプレート５２は、エピタキシャル層２０の上方に設けられる。電極フィールドプレート５２は、絶縁層４０の上面に設けられる。電極フィールドプレート５２は、予め定められた電圧が印加されることにより、絶縁層４０を介して空乏層を伸ばして、電界の集中を緩和する。本例の電極フィールドプレート５２は、活性部２２と電気的に接続されている。この場合、電極フィールドプレート５２は、ゲート電極として機能してよい。本例の電極フィールドプレート５２は、活性部２２の端部の電界のピークを分散することにより、活性部２２の端部の電界強度を減少させる。これにより、窒化物半導体装置１００の耐圧が向上する。   The electrode field plate 52 is provided above the epitaxial layer 20. The electrode field plate 52 is provided on the upper surface of the insulating layer 40. When a predetermined voltage is applied to the electrode field plate 52, the depletion layer is extended through the insulating layer 40 and the concentration of the electric field is reduced. The electrode field plate 52 of this example is electrically connected to the active part 22. In this case, the electrode field plate 52 may function as a gate electrode. The electrode field plate 52 of this example reduces the electric field strength at the end of the active portion 22 by dispersing the peak of the electric field at the end of the active portion 22. Thereby, the breakdown voltage of nitride semiconductor device 100 is improved.

図８は、実施例６に係る窒化物半導体装置１００の構成の一例を示す。本例の窒化物半導体装置１００は、複数の電極フィールドプレート５４を有する点で実施例１に係る窒化物半導体装置１００と相違する。本例では、実施例１に係る窒化物半導体装置１００と相違する点について特に説明する。なお、電極フィールドプレート５４は、他の実施例１〜４のいずれの窒化物半導体装置１００に適用されてもよい。   FIG. 8 shows an exemplary configuration of the nitride semiconductor device 100 according to the sixth embodiment. The nitride semiconductor device 100 of this example is different from the nitride semiconductor device 100 according to the first embodiment in that it includes a plurality of electrode field plates 54. In this example, differences from the nitride semiconductor device 100 according to Example 1 will be particularly described. The electrode field plate 54 may be applied to any of the nitride semiconductor devices 100 of the first to fourth embodiments.

電極フィールドプレート５４は、ガードリング部２４の上面に設けられる。これにより、電極フィールドプレート５４は、ガードリング部２４と電気的に接続されている。電極フィールドプレート５４は、予め定められた電圧が印加されてよい。本例の電極フィールドプレート５４は、電極５０と電気的に分離されている。これにより、電極フィールドプレート５４には、窒化物半導体装置１００の耐圧を向上するべく、最適な電圧が印加されてよい。本例の電極フィールドプレート５４は、絶縁層４０に設けられた開口を介して、ガードリング部２４と接続されている。電極フィールドプレート５４は、絶縁層４０によりイオン注入領域３０と絶縁されている。なお、本例では、複数の電極フィールドプレート５４が複数のガードリング部２４に対してそれぞれ設けられている。但し、単一の電極フィールドプレート５４が複数のガードリング部２４にそれぞれ接続されてもよい。   The electrode field plate 54 is provided on the upper surface of the guard ring portion 24. Thereby, the electrode field plate 54 is electrically connected to the guard ring portion 24. A predetermined voltage may be applied to the electrode field plate 54. The electrode field plate 54 in this example is electrically separated from the electrode 50. Thereby, an optimum voltage may be applied to the electrode field plate 54 in order to improve the breakdown voltage of the nitride semiconductor device 100. The electrode field plate 54 of this example is connected to the guard ring portion 24 through an opening provided in the insulating layer 40. The electrode field plate 54 is insulated from the ion implantation region 30 by the insulating layer 40. In this example, a plurality of electrode field plates 54 are provided for the plurality of guard ring portions 24, respectively. However, a single electrode field plate 54 may be connected to each of the plurality of guard ring portions 24.

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。   As mentioned above, although this invention was demonstrated using embodiment, the technical scope of this invention is not limited to the range as described in the said embodiment. It will be apparent to those skilled in the art that various modifications or improvements can be added to the above-described embodiment. It is apparent from the scope of the claims that the embodiments added with such changes or improvements can be included in the technical scope of the present invention.

特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。   The order of execution of each process such as operations, procedures, steps, and stages in the apparatus, system, program, and method shown in the claims, the description, and the drawings is particularly “before” or “prior to”. It should be noted that the output can be realized in any order unless the output of the previous process is used in the subsequent process. Regarding the operation flow in the claims, the description, and the drawings, even if it is described using “first”, “next”, etc. for convenience, it means that it is essential to carry out in this order. It is not a thing.

１０・・・窒化物半導体層、２０・・・エピタキシャル層、２２・・・活性部、２４・・・ガードリング部、３０・・・イオン注入領域、４０・・・絶縁層、５０・・・電極、５２・・・電極フィールドプレート、５４・・・電極フィールドプレート、１００・・・窒化物半導体装置、１１０・・・マスク、５００・・・窒化物半導体装置、５３０・・・再成長領域 DESCRIPTION OF SYMBOLS 10 ... Nitride semiconductor layer, 20 ... Epitaxial layer, 22 ... Active part, 24 ... Guard ring part, 30 ... Ion implantation area | region, 40 ... Insulating layer, 50 ... Electrode, 52 ... Electrode field plate, 54 ... Electrode field plate, 100 ... Nitride semiconductor device, 110 ... Mask, 500 ... Nitride semiconductor device, 530 ... Regrown region

Claims (12)

窒化物半導体層と、
前記窒化物半導体層上にエピタキシャル成長されたＰ型のガードリング部と、
前記窒化物半導体層上において、前記ガードリング部と隣接して設けられ、Ｉ型又はＮ型のイオン注入領域と
を備える
窒化物半導体装置。 A nitride semiconductor layer;
A P-type guard ring portion epitaxially grown on the nitride semiconductor layer;
A nitride semiconductor device comprising: an I-type or N-type ion implantation region provided adjacent to the guard ring portion on the nitride semiconductor layer. 前記イオン注入領域のキャリア濃度は、前記窒化物半導体層のキャリア濃度以下である
請求項１に記載の窒化物半導体装置。 The nitride semiconductor device according to claim 1, wherein a carrier concentration in the ion implantation region is equal to or lower than a carrier concentration in the nitride semiconductor layer. 複数の前記ガードリング部を備え、
前記イオン注入領域は、前記複数のガードリング部の間に設けられる
請求項１又は２に記載の窒化物半導体装置。 A plurality of guard ring portions;
The nitride semiconductor device according to claim 1, wherein the ion implantation region is provided between the plurality of guard ring portions. 前記イオン注入領域の上端が、前記ガードリング部の上端よりも窪んで設けられる
請求項１から３のいずれか一項に記載の窒化物半導体装置。 4. The nitride semiconductor device according to claim 1, wherein an upper end of the ion implantation region is provided so as to be recessed from an upper end of the guard ring portion. 前記ガードリング部は、
前記窒化物半導体層上に設けられた第１ガードリング部と、
前記第１ガードリング部上に設けられ、前記第１ガードリング部よりもキャリア濃度の低い第２ガードリング部と
を含む
請求項１から４のいずれか一項に記載の窒化物半導体装置。 The guard ring part is
A first guard ring portion provided on the nitride semiconductor layer;
The nitride semiconductor device according to claim 1, further comprising: a second guard ring portion provided on the first guard ring portion and having a carrier concentration lower than that of the first guard ring portion. 前記第２ガードリング部は、前記第１ガードリング部上のエピタキシャル成長層である
請求項５に記載の窒化物半導体装置。 The nitride semiconductor device according to claim 5, wherein the second guard ring part is an epitaxially grown layer on the first guard ring part. 前記イオン注入領域は、
前記窒化物半導体層上に設けられた第１イオン注入領域と、
前記第１イオン注入領域上に設けられ、キャリア濃度が前記第１イオン注入領域のキャリア濃度よりも大きい第２イオン注入領域と
を含む
請求項１から６のいずれか一項に記載の窒化物半導体装置。 The ion implantation region is
A first ion implantation region provided on the nitride semiconductor layer;
The nitride semiconductor according to any one of claims 1 to 6, further comprising: a second ion implantation region provided on the first ion implantation region and having a carrier concentration higher than a carrier concentration of the first ion implantation region. apparatus. 前記イオン注入領域は、活性化されていない物質を有する
請求項１から７のいずれか一項に記載の窒化物半導体装置。 The nitride semiconductor device according to any one of claims 1 to 7, wherein the ion implantation region includes a substance that is not activated. 前記イオン注入領域の上面に設けられた絶縁膜と、
前記絶縁膜の上面に設けられた電極フィールドプレートと
を備える
請求項１から８のいずれか一項に記載の窒化物半導体装置。 An insulating film provided on the upper surface of the ion implantation region;
The nitride semiconductor device according to claim 1, further comprising: an electrode field plate provided on an upper surface of the insulating film. 窒化物半導体層を設ける段階と、
前記窒化物半導体層上にＰ型のエピタキシャル層をエピタキシャル成長する段階と、
前記エピタキシャル層において、Ｐ型のガードリング部と、前記ガードリング部と隣接したＩ型又はＮ型のイオン注入領域とを設ける段階と
を備える窒化物半導体装置の製造方法。 Providing a nitride semiconductor layer;
Epitaxially growing a P-type epitaxial layer on the nitride semiconductor layer;
Providing a P-type guard ring portion and an I-type or N-type ion implantation region adjacent to the guard ring portion in the epitaxial layer. 前記イオン注入領域を設ける段階は、前記エピタキシャル層に、窒素、マグネシウムおよびシリコンの少なくとも１つをイオン注入する段階を含む
請求項１０に記載の窒化物半導体装置の製造方法。 The method of manufacturing a nitride semiconductor device according to claim 10, wherein the step of providing the ion implantation region includes a step of ion implantation of at least one of nitrogen, magnesium, and silicon into the epitaxial layer. 前記イオン注入領域を設ける段階は、
前記ガードリング部を設ける領域の上方にマスクを形成する段階と、
前記イオン注入する段階の前に、前記イオン注入領域を設ける領域の前記エピタキシャル層をエッチングする段階と
を備える
請求項１１に記載の窒化物半導体装置の製造方法。 Providing the ion implantation region comprises:
Forming a mask above the region where the guard ring portion is provided;
The method for manufacturing a nitride semiconductor device according to claim 11, further comprising: etching the epitaxial layer in a region where the ion implantation region is provided before the ion implantation step.
JP2018076965A 2018-04-12 2018-04-12 Nitride semiconductor device and method for manufacturing nitride semiconductor device Active JP7187808B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018076965A JP7187808B2 (en) 2018-04-12 2018-04-12 Nitride semiconductor device and method for manufacturing nitride semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018076965A JP7187808B2 (en) 2018-04-12 2018-04-12 Nitride semiconductor device and method for manufacturing nitride semiconductor device

Publications (2)

Publication Number Publication Date
JP2019186429A true JP2019186429A (en) 2019-10-24
JP7187808B2 JP7187808B2 (en) 2022-12-13

Family

ID=68337542

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018076965A Active JP7187808B2 (en) 2018-04-12 2018-04-12 Nitride semiconductor device and method for manufacturing nitride semiconductor device

Country Status (1)

Country Link
JP (1) JP7187808B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022224906A1 (en) * 2021-04-22 2022-10-27 国立研究開発法人産業技術総合研究所 Semiconductor device and manufacturing method for semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008147576A (en) * 2006-12-13 2008-06-26 Sumitomo Electric Ind Ltd Method of manufacturing semiconductor device
JP2017135174A (en) * 2016-01-26 2017-08-03 豊田合成株式会社 Semiconductor device, power conversion device, and method for manufacturing semiconductor device
JP6281653B1 (en) * 2017-04-20 2018-02-21 富士電機株式会社 Semiconductor device and manufacturing method of semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008147576A (en) * 2006-12-13 2008-06-26 Sumitomo Electric Ind Ltd Method of manufacturing semiconductor device
JP2017135174A (en) * 2016-01-26 2017-08-03 豊田合成株式会社 Semiconductor device, power conversion device, and method for manufacturing semiconductor device
JP6281653B1 (en) * 2017-04-20 2018-02-21 富士電機株式会社 Semiconductor device and manufacturing method of semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022224906A1 (en) * 2021-04-22 2022-10-27 国立研究開発法人産業技術総合研究所 Semiconductor device and manufacturing method for semiconductor device

Also Published As

Publication number Publication date
JP7187808B2 (en) 2022-12-13

Similar Documents

Publication Publication Date Title
JP6721401B2 (en) Fabrication of semiconductor devices by epitaxial growth
JP5559530B2 (en) Junction barrier Schottky rectifier and manufacturing method thereof
JP6855700B2 (en) Semiconductor devices and their manufacturing methods
US7491627B2 (en) III-nitride device and method with variable epitaxial growth direction
JP5411422B2 (en) Bipolar semiconductor device, method for manufacturing the same, and method for controlling zener voltage
WO2016038833A1 (en) Semiconductor device and method for manufacturing same
JP2012129492A (en) Silicon carbide semiconductor device and method of manufacturing the same
WO2018021575A1 (en) Silicon carbide semiconductor substrate, production method for silicon carbide semiconductor substrate, semiconductor device, and production method for semiconductor device
JP2009158528A (en) Semiconductor device
US8823140B2 (en) GaN vertical bipolar transistor
CN110473911B (en) SiC MOSFET device and manufacturing method thereof
JP2021506116A (en) Systems and methods for integrated devices on processed circuit boards
JP7389543B2 (en) nitride semiconductor device
US8956960B2 (en) Method for stress reduced manufacturing semiconductor devices
US10411097B2 (en) Semiconductor component having a doped substrate layer and corresponding methods of manufacturing
JP7187808B2 (en) Nitride semiconductor device and method for manufacturing nitride semiconductor device
JP2010232503A (en) Semiconductor device, and method for manufacturing semiconductor device
JP2009266981A (en) Trench gate type semiconductor device and manufacturing method thereof
TW202025249A (en) Semiconductor structure and manufacturing method therefor
US20210376067A1 (en) Fabrication of lateral superjunction devices using selective epitaxy
JP2016167500A (en) Method of manufacturing semiconductor device
JP5269015B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP2022003711A (en) Semiconductor device
JP7047578B2 (en) Nitride semiconductor device and manufacturing method of nitride semiconductor device
JP2004039842A (en) Semiconductor device and its manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220706

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221101

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221114

R150 Certificate of patent or registration of utility model

Ref document number: 7187808

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150