JP2019176639A - Power conversion device - Google Patents
Power conversion device Download PDFInfo
- Publication number
- JP2019176639A JP2019176639A JP2018063338A JP2018063338A JP2019176639A JP 2019176639 A JP2019176639 A JP 2019176639A JP 2018063338 A JP2018063338 A JP 2018063338A JP 2018063338 A JP2018063338 A JP 2018063338A JP 2019176639 A JP2019176639 A JP 2019176639A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- flying capacitor
- switching elements
- circuit
- capacitor circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Inverter Devices (AREA)
Abstract
Description
本発明は、直流電力を交流電力に変換する電力変換装置に関する。 The present invention relates to a power conversion device that converts DC power into AC power.
太陽電池、蓄電池、燃料電池などに接続されるパワーコンディショナは、高効率な電力変換と小型設計が望まれる。それを実現する電力変換装置の１つに、フライングキャパシタを用いたマルチレベル電力変換装置がある（例えば、特許文献１参照）。マルチレベル電力変換装置では、多数のスイッチング素子が必要となる。 Power conditioners connected to solar cells, storage batteries, fuel cells, and the like are required to have high-efficiency power conversion and a compact design. One of the power converters that realize this is a multi-level power converter using a flying capacitor (see, for example, Patent Document 1). In a multilevel power converter, a large number of switching elements are required.
ディスクリートで構成された多数のスイッチング素子を基板に実装すると、基板内の電流経路の配線が長くなる。基板内の配線が長くなると、配線のインピーダンスが大きくなり、抵抗損失による発熱が大きくなる。また基板内の配線が長くなると、配線のインダクタンスも大きくなり、大きなサージ電圧が発生しやすくなる。これに対して、高耐圧デバイスを使用するとコストが増大する。 When a large number of discrete switching elements are mounted on a substrate, the current path wiring in the substrate becomes long. As the wiring in the substrate becomes longer, the impedance of the wiring increases and heat generation due to resistance loss increases. Further, when the wiring in the substrate becomes long, the inductance of the wiring also increases, and a large surge voltage is likely to occur. On the other hand, when a high voltage device is used, the cost increases.
本発明はこうした状況に鑑みなされたものであり、その目的は、高効率で低ノイズなマルチレベル電力変換装置を提供することにある。 This invention is made | formed in view of such a condition, The objective is to provide the multilevel power converter device which is highly efficient and low noise.
上記課題を解決するために、本発明のある態様の電力変換装置は、直列に接続される複数のスイッチング素子と、当該複数のスイッチング素子により充放電される第１キャパシタを有する第１フライングキャパシタ回路と、直列に接続される複数のスイッチング素子と、当該複数のスイッチング素子により充放電される第２キャパシタを有する第２フライングキャパシタ回路と、直列に接続される複数のスイッチング素子と、当該複数のスイッチング素子により充放電される第３キャパシタを有する第３フライングキャパシタ回路と、直列に接続される複数のスイッチング素子と、当該複数のスイッチング素子により充放電される第４キャパシタを有する第４フライングキャパシタ回路と、直列に接続される複数のスイッチング素子を有し、当該複数のスイッチング素子の一端に前記第１フライングキャパシタ回路の出力端が接続され、当該複数のスイッチング素子の他端に前記第２フライングキャパシタ回路の出力端が接続され、当該複数のスイッチング素子の中点を出力とする第１出力回路と、直列に接続される複数のスイッチング素子を有し、当該複数のスイッチング素子の一端に前記第３フライングキャパシタ回路の出力端が接続され、当該複数のスイッチング素子の他端に前記第４フライングキャパシタ回路の出力端が接続され、当該複数のスイッチング素子の中点を出力とする第２出力回路と、を備える。前記第１フライングキャパシタ回路、前記第２フライングキャパシタ回路、前記第３フライングキャパシタ回路、前記第４フライングキャパシタ回路、前記第１出力回路、及び前記第２出力回路にそれぞれ含まれる複数のスイッチング素子が、１つのパッケージ内に配置されている。 In order to solve the above problems, a power conversion device according to an aspect of the present invention includes a first flying capacitor circuit having a plurality of switching elements connected in series and a first capacitor charged and discharged by the plurality of switching elements. A plurality of switching elements connected in series, a second flying capacitor circuit having a second capacitor charged and discharged by the plurality of switching elements, a plurality of switching elements connected in series, and the plurality of switching elements A third flying capacitor circuit having a third capacitor charged and discharged by the element; a plurality of switching elements connected in series; a fourth flying capacitor circuit having a fourth capacitor charged and discharged by the plurality of switching elements; A plurality of switching elements connected in series; The output terminal of the first flying capacitor circuit is connected to one end of the plurality of switching elements, and the output terminal of the second flying capacitor circuit is connected to the other end of the plurality of switching elements. A first output circuit having a point as an output; and a plurality of switching elements connected in series, and an output end of the third flying capacitor circuit is connected to one end of the plurality of switching elements, and the plurality of switching elements An output terminal of the fourth flying capacitor circuit is connected to the other end of the second output circuit, and a second output circuit that outputs a midpoint of the plurality of switching elements is provided. A plurality of switching elements included in each of the first flying capacitor circuit, the second flying capacitor circuit, the third flying capacitor circuit, the fourth flying capacitor circuit, the first output circuit, and the second output circuit, Arranged in one package.
本発明によれば、高効率で低ノイズなマルチレベル電力変換装置を実現することができる。 ADVANTAGE OF THE INVENTION According to this invention, a highly efficient and low noise multilevel power converter device is realizable.
図１は、本発明の実施の形態に係る電力変換装置１の回路構成を説明するための図である。電力変換装置１は、直流電源２から供給される直流電力を交流電力に変換し、変換した交流電力を商用電力系統（以下、単に系統３という）又は交流負荷に出力する。直流電源２は例えば、分散型電源（太陽電池、蓄電池、燃料電池など）と、当該分散型電源の出力を制御可能なＤＣ／ＤＣコンバータにより構成される。当該ＤＣ／ＤＣコンバータと電力変換装置１間は、直流バスで接続される。なお直流電源２は、分散型電源とＤＣ／ＤＣコンバータの組が複数、並列接続されて構成されてもよい。
FIG. 1 is a diagram for explaining a circuit configuration of a
電力変換装置１は、インバータ回路１０、フィルタ回路２０及び制御回路３０を備える。インバータ回路１０は、直流電源２から供給される直流電力を、マルチレベル（本実施の形態では５レベル）の電圧を有する疑似正弦波に変換する。インバータ回路１０、第１フライングキャパシタ回路１１、第２フライングキャパシタ回路１２、第３フライングキャパシタ回路１３、第４フライングキャパシタ回路１４、第１出力回路１５及び第２出力回路１６を含む。
The
第１フライングキャパシタ回路１１及び第２フライングキャパシタ回路１２は直流電源２の両端間に直列に接続される。第３フライングキャパシタ回路１３及び第４フライングキャパシタ回路１４は直流電源２の両端間に直列に接続される。第１フライングキャパシタ回路１１と第２フライングキャパシタ回路１２との接続点と、第３フライングキャパシタ回路１３と第４フライングキャパシタ回路１４との接続点との間が中間配線で接続される。
The first
第１フライングキャパシタ回路１１は、第１スイッチング素子Ｑ１、第２スイッチング素子Ｑ２、第３スイッチング素子Ｑ３、第４スイッチング素子Ｑ４及び第１キャパシタＣ１を含む。第１スイッチング素子Ｑ１、第２スイッチング素子Ｑ２、第３スイッチング素子Ｑ３及び第４スイッチング素子Ｑ４は直列に接続され、直流電源２の正極に接続されたハイサイド配線と中間配線の間に接続される。第１キャパシタＣ１は、第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２との接続点と、第３スイッチング素子Ｑ３と第４スイッチング素子Ｑ４との接続点との間に接続され、第１スイッチング素子Ｑ１−第４スイッチング素子Ｑ４により充放電される。
The first
第２フライングキャパシタ回路１２は、第５スイッチング素子Ｑ５、第６スイッチング素子Ｑ６、第７スイッチング素子Ｑ７、第８スイッチング素子Ｑ８及び第２キャパシタＣ２を含む。第５スイッチング素子Ｑ５、第６スイッチング素子Ｑ６、第７スイッチング素子Ｑ７及び第８スイッチング素子Ｑ８は直列に接続され、中間配線と、直流電源２の負極に接続されたローサイド配線の間に接続される。第２キャパシタＣ２は、第５スイッチング素子Ｑ５と第６スイッチング素子Ｑ６との接続点と、第７スイッチング素子Ｑ７と第８スイッチング素子Ｑ８との接続点との間に接続され、第５スイッチング素子Ｑ５−第８スイッチング素子Ｑ８により充放電される。
The second
第３フライングキャパシタ回路１３は、第９スイッチング素子Ｑ９、第１０スイッチング素子Ｑ１０、第１１スイッチング素子Ｑ１１、第１２スイッチング素子Ｑ１２及び第３キャパシタＣ３を含む。第９スイッチング素子Ｑ９、第１０スイッチング素子Ｑ１０、第１１スイッチング素子Ｑ１１及び第１２スイッチング素子Ｑ１２は直列に接続され、ハイサイド配線と中間配線の間に接続される。第３キャパシタＣ３は、第９スイッチング素子Ｑ９と第１０スイッチング素子Ｑ１０との接続点と、第１１スイッチング素子Ｑ１１と第１２スイッチング素子Ｑ１２との接続点との間に接続され、第９スイッチング素子Ｑ９−第１２スイッチング素子Ｑ１２により充放電される。
The third
第４フライングキャパシタ回路１４は、第１３スイッチング素子Ｑ１３、第１４スイッチング素子Ｑ１４、第１５スイッチング素子Ｑ１５、第１６スイッチング素子Ｑ１６及び第４キャパシタＣ４を含む。第１３スイッチング素子Ｑ１３、第１４スイッチング素子Ｑ１４、第１５スイッチング素子Ｑ１５及び第１６スイッチング素子Ｑ１６は直列に接続され、中間配線とローサイド配線の間に接続される。第４キャパシタＣ４は、第１３スイッチング素子Ｑ１３と第１４スイッチング素子Ｑ１４との接続点と、第１５スイッチング素子Ｑ１５と第１６スイッチング素子Ｑ１６との接続点との間に接続され、第１３スイッチング素子Ｑ１３−第１６スイッチング素子Ｑ１６により充放電される。
The fourth
第１出力回路１５は、第１フライングキャパシタ回路１１の出力端（具体的には、第２スイッチング素子Ｑ２と第３スイッチング素子Ｑ３との接続点）と、第２フライングキャパシタ回路１２の出力端（具体的には、第６スイッチング素子Ｑ６と第７スイッチング素子Ｑ７との接続点）との間に接続される。第１出力回路１５は、直列に接続された第１７スイッチング素子Ｑ１７、第１８スイッチング素子Ｑ１８、第１９スイッチング素子Ｑ１９及び第２０スイッチング素子Ｑ２０を含む。
The
第２出力回路１６は、第３フライングキャパシタ回路１３の出力端（具体的には、第１０スイッチング素子Ｑ１０と第１１スイッチング素子Ｑ１１との接続点）と、第４フライングキャパシタ回路１４の出力端（具体的には、第１４スイッチング素子Ｑ１４と第１５スイッチング素子Ｑ１５との接続点）との間に接続される。第２出力回路１６は、直列に接続された第２１スイッチング素子Ｑ２１、第２２スイッチング素子Ｑ２２、第２３スイッチング素子Ｑ２３及び第２４スイッチング素子Ｑ２４を含む。
The
第１フライングキャパシタ回路１１の出力端からは、第１スイッチング素子Ｑ１の上側端子に印加される直流電源の電位Ｖｄｃ［Ｖ］と、第４スイッチング素子Ｑ４の下側端子に印加される電位Ｖｄｃ／２［Ｖ］の間の範囲の電位が出力される。第１キャパシタＣ１はＶｄｃ／４［Ｖ］の電圧になるように初期充電（プリチャージ）され、Ｖｄｃ／４［Ｖ］の電圧を中心として充放電が繰り返される。従って、第１フライングキャパシタ回路１１からは、概ね、Ｖｄｃ［Ｖ］、３Ｖｄｃ／４［Ｖ］、Ｖｄｃ／２［Ｖ］の３レベルの電位が出力される。
From the output terminal of the first
第２フライングキャパシタ回路１２の出力端からは、第５スイッチング素子Ｑ５の上側端子に印加される電位Ｖｄｃ／２［Ｖ］と、第８スイッチング素子Ｑ８の下側端子に印加される電位０［Ｖ］の間の範囲の電位が出力される。第２キャパシタＣ２はＶｄｃ／４［Ｖ］の電圧になるように初期充電され、Ｖｄｃ／４［Ｖ］の電圧を中心として充放電が繰り返される。従って、第２フライングキャパシタ回路１２からは、概ね、Ｖｄｃ／２［Ｖ］、Ｖｄｃ／４［Ｖ］、０［Ｖ］の３レベルの電位が出力される。
From the output terminal of the second
第３フライングキャパシタ回路１３の出力端からは、第９スイッチング素子Ｑ９の上側端子に印加される直流電源の電位Ｖｄｃ［Ｖ］と、第１２スイッチング素子Ｑ１２の下側端子に印加される電位Ｖｄｃ／２［Ｖ］の間の範囲の電位が出力される。第３キャパシタＣ３はＶｄｃ／４［Ｖ］の電圧になるように初期充電され、Ｖｄｃ／４［Ｖ］の電圧を中心として充放電が繰り返される。従って、第３フライングキャパシタ回路１３からは、概ね、Ｖｄｃ［Ｖ］、３Ｖｄｃ／４［Ｖ］、Ｖｄｃ／２［Ｖ］の３レベルの電位が出力される。
From the output terminal of the third
第４フライングキャパシタ回路１４の出力端からは、第１３スイッチング素子Ｑ１３の上側端子に印加される電位Ｖｄｃ／２［Ｖ］と、第１６スイッチング素子Ｑ１６の下側端子に印加される電位０［Ｖ］の間の範囲の電位が出力される。第４キャパシタＣ４はＶｄｃ／４［Ｖ］の電圧になるように初期充電され、Ｖｄｃ／４［Ｖ］の電圧を中心として充放電が繰り返される。従って、第４フライングキャパシタ回路１４からは、概ね、Ｖｄｃ／２［Ｖ］、Ｖｄｃ／４［Ｖ］、０［Ｖ］の３レベルの電位が出力される。
From the output terminal of the fourth flying
ハイサイド配線と中間配線の間に第５キャパシタＣ５が接続され、中間配線とローサイド配線の間に第６キャパシタＣ６が接続される。第５キャパシタＣ５及び第６キャパシタＣ６は、インバータ回路１０内で発生するサージ電圧を抑制するためのスナバコンデンサとして機能する。
The fifth capacitor C5 is connected between the high side wiring and the intermediate wiring, and the sixth capacitor C6 is connected between the intermediate wiring and the low side wiring. The fifth capacitor C5 and the sixth capacitor C6 function as a snubber capacitor for suppressing a surge voltage generated in the
上記の第１スイッチング素子Ｑ１−第２４スイッチング素子Ｑ２４にはそれぞれ、第１ダイオードＤ１−第２４ダイオードＤ２４が逆並列に形成／接続される。以下、本実施の形態では第１スイッチング素子Ｑ１−第２４スイッチング素子Ｑ２４に、１５０Ｖ耐圧のＮチャネルＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor)を使用する例を想定する。ＮチャネルＭＯＳＦＥＴでは、寄生ダイオードが逆並列に形成される。 A first diode D1 to a 24th diode D24 are formed / connected in antiparallel to the first switching element Q1 to the 24th switching element Q24, respectively. Hereinafter, in the present embodiment, it is assumed that a 150-V breakdown voltage N-channel MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor) is used for the first switching element Q1 to the 24th switching element Q24. In the N-channel MOSFET, parasitic diodes are formed in antiparallel.
なお、第１スイッチング素子Ｑ１−第２４スイッチング素子Ｑ２４に、ＩＧＢＴ（Insulated Gate Bipolar Transistor）を使用することもできる。その場合、第１スイッチング素子Ｑ１−第２４スイッチング素子Ｑ２４にはそれぞれ、ダイオード素子が逆並列に接続される。 An IGBT (Insulated Gate Bipolar Transistor) can be used for the first switching element Q1 to the 24th switching element Q24. In that case, a diode element is connected in antiparallel to each of the first switching element Q1 to the 24th switching element Q24.
第１出力回路１５の出力端（具体的には、第１８スイッチング素子Ｑ１８と第１９スイッチング素子Ｑ１９間の接続点）と、第２出力回路１６の出力端（具体的には、第２２スイッチング素子Ｑ２２と第２３スイッチング素子Ｑ２３間の接続点）から、マルチレベルの電圧（本実施の形態では５レベルの電圧）がフィルタ回路２０に出力される。レベル数が多いほど、より正規の正弦波に近い擬似正弦波となる。なお、本実施の形態では第１出力回路１５の出力端からＵ相の電力を出力し、第２出力回路１６の出力端からＷ相の電力を出力する。
The output terminal of the first output circuit 15 (specifically, the connection point between the eighteenth switching element Q18 and the nineteenth switching element Q19) and the output terminal of the second output circuit 16 (specifically, the twenty-second switching element) A multi-level voltage (a 5-level voltage in the present embodiment) is output to the
フィルタ回路２０は、第１リアクトルＬ１、第２リアクトルＬ２及び第７キャパシタＣ７を含み、第１出力回路１５及び第２出力回路１６から出力される電圧及び電流の高調波成分を減衰させて、系統３の正弦波と同期した正弦波に近づける。
The
制御回路３０は、第１スイッチング素子Ｑ１−第２４スイッチング素子Ｑ２４のオン／オフを制御して、直流電源２から供給される直流電力を交流電力に変換する。制御回路３０は、ハードウェア資源とソフトウェア資源の協働、またはハードウェア資源のみにより実現できる。ハードウェア資源としてアナログ素子、マイクロコンピュータ、ＤＳＰ、ＲＯＭ、ＲＡＭ、ＦＰＧＡ、その他のＬＳＩを利用できる。ソフトウェア資源としてファームウェア等のプログラムを利用できる。
The
図２（ａ）、（ｂ）は、実施の形態に係る電力変換装置１の状態１及び状態２の電流経路を示す図である。図３（ａ）、（ｂ）は、実施の形態に係る電力変換装置１の状態３及び状態４の電流経路を示す図である。図４（ａ）、（ｂ）は、実施の形態に係る電力変換装置１の状態５及び状態６の電流経路を示す図である。図５（ａ）、（ｂ）は、実施の形態に係る電力変換装置１の状態７及び状態８の電流経路を示す図である。図６は、実施の形態に係る状態１−状態８に対応する、第１スイッチング素子Ｑ１−第２４スイッチング素子Ｑ２４のスイッチングパターンを示す図である。スイッチングパターン１−４は、Ｕ相が＋でＷ相が−である極性の出力電圧を出力する時のスイッチングパターンであり、スイッチングパターン５−８は、Ｕ相が−でＷ相が＋である極性の出力電圧を出力する時のスイッチングパターンである。
FIGS. 2A and 2B are diagrams showing current paths in
図２（ａ）に示すようにスイッチングパターン１は、＋Ｖｄｃ［Ｖ］の電圧を出力するためのスイッチングパターンである。スイッチングパターン１では、制御回路３０は、第１スイッチング素子Ｑ１、第２スイッチング素子Ｑ２、第５スイッチング素子Ｑ５、第６スイッチング素子Ｑ６、第１１スイッチング素子Ｑ１１、第１２スイッチング素子Ｑ１２、第１５スイッチング素子Ｑ１５、第１６スイッチング素子Ｑ１６、第１７スイッチング素子Ｑ１７、第１８スイッチング素子Ｑ１８、第２３スイッチング素子Ｑ２３及び第２４スイッチング素子Ｑ２４をオン状態、並びに第３スイッチング素子Ｑ３、第４スイッチング素子Ｑ４、第７スイッチング素子Ｑ７、第８スイッチング素子Ｑ８、第９スイッチング素子Ｑ９、第１０スイッチング素子Ｑ１０、第１３スイッチング素子Ｑ１３、第１４スイッチング素子Ｑ１４、第１９スイッチング素子Ｑ１９、第２０スイッチング素子Ｑ２０、第２１スイッチング素子Ｑ２１及び第２２スイッチング素子Ｑ２２をオフ状態に制御する。
As shown in FIG. 2A, the
スイッチングパターン１では、第１キャパシタＣ１−第４キャパシタＣ４は充放電されず、電荷が維持される。第１フライングキャパシタ回路１１の出力端及び第１出力回路１５の出力端の電位はＶｄｃ［Ｖ］になり、第２出力回路１６の出力端及び第４フライングキャパシタ回路１４の出力端の電位は０［Ｖ］になり、電力変換装置１の出力電圧は＋Ｖｄｃ［Ｖ］になる。
In the
図２（ｂ）に示すようにスイッチングパターン２は、＋Ｖｄｃ／２［Ｖ］の電圧を出力するためのスイッチングパターンである。スイッチングパターン２では、制御回路３０は、第１スイッチング素子Ｑ１、第３スイッチング素子Ｑ３、第５スイッチング素子Ｑ５、第７スイッチング素子Ｑ７、第１０スイッチング素子Ｑ１０、第１２スイッチング素子Ｑ１２、第１４スイッチング素子Ｑ１４、第１６スイッチング素子Ｑ１６、第１７スイッチング素子Ｑ１７、第１８スイッチング素子Ｑ１８、第２３スイッチング素子Ｑ２３及び第２４スイッチング素子Ｑ２４をオン状態、並びに第２スイッチング素子Ｑ２、第４スイッチング素子Ｑ４、第６スイッチング素子Ｑ６、第８スイッチング素子Ｑ８、第９スイッチング素子Ｑ９、第１１スイッチング素子Ｑ１１、第１３スイッチング素子Ｑ１３、第１５スイッチング素子Ｑ１５、第１９スイッチング素子Ｑ１９、第２０スイッチング素子Ｑ２０、第２１スイッチング素子Ｑ２１及び第２２スイッチング素子Ｑ２２をオフ状態に制御する。
As shown in FIG. 2B, the
スイッチングパターン２では、第１キャパシタＣ１及び第４キャパシタＣ４が充電され、第２キャパシタＣ２及び第３キャパシタＣ３は充放電されない。第１フライングキャパシタ回路１１の出力端及び第１出力回路１５の出力端の電位は３Ｖｄｃ／４［Ｖ］になり、第２出力回路１６の出力端及び第４フライングキャパシタ回路１４の出力端の電位はＶｄｃ／４［Ｖ］になり、電力変換装置１の出力電圧は＋Ｖｄｃ／２［Ｖ］になる。
In the
図３（ａ）に示すようにスイッチングパターン３は、＋Ｖｄｃ／２［Ｖ］の電圧を出力するためのスイッチングパターンである。スイッチングパターン３では、制御回路３０は、第２スイッチング素子Ｑ２、第４スイッチング素子Ｑ４、第６スイッチング素子Ｑ６、第８スイッチング素子Ｑ８、第９スイッチング素子Ｑ９、第１１スイッチング素子Ｑ１１、第１３スイッチング素子Ｑ１３、第１５スイッチング素子Ｑ１５、第１７スイッチング素子Ｑ１７、第１８スイッチング素子Ｑ１８、第２３スイッチング素子Ｑ２３及び第２４スイッチング素子Ｑ２４をオン状態、並びに第１スイッチング素子Ｑ１、第３スイッチング素子Ｑ３、第５スイッチング素子Ｑ５、第７スイッチング素子Ｑ７、第１０スイッチング素子Ｑ１０、第１２スイッチング素子Ｑ１２、第１４スイッチング素子Ｑ１４、第１６スイッチング素子Ｑ１６、第１９スイッチング素子Ｑ１９、第２０スイッチング素子Ｑ２０、第２１スイッチング素子Ｑ２１及び第２２スイッチング素子Ｑ２２をオフ状態に制御する。
As shown in FIG. 3A, the
スイッチングパターン３では、第１キャパシタＣ１及び第４キャパシタＣ４が放電され、第２キャパシタＣ２及び第３キャパシタＣ３は充放電されない。第１フライングキャパシタ回路１１の出力端及び第１出力回路１５の出力端の電位は３Ｖｄｃ／４［Ｖ］を維持し、第２出力回路１６の出力端及び第４フライングキャパシタ回路１４の出力端の電位はＶｄｃ／４［Ｖ］を維持し、電力変換装置１の出力電圧は＋Ｖｄｃ／２［Ｖ］を維持する。
In the
図３（ｂ）に示すようにスイッチングパターン４は、＋０［Ｖ］の電圧を出力するためのスイッチングパターンである。スイッチングパターン４では、制御回路３０は、第３スイッチング素子Ｑ３、第４スイッチング素子Ｑ４、第７スイッチング素子Ｑ７、第８スイッチング素子Ｑ８、第９スイッチング素子Ｑ９、第１０スイッチング素子Ｑ１０、第１３スイッチング素子Ｑ１３、第１４スイッチング素子Ｑ１４、第１７スイッチング素子Ｑ１７、第１８スイッチング素子Ｑ１８、第２３スイッチング素子Ｑ２３及び第２４スイッチング素子Ｑ２４をオン状態、並びに第１スイッチング素子Ｑ１、第２スイッチング素子Ｑ２、第５スイッチング素子Ｑ５、第６スイッチング素子Ｑ６、第１１スイッチング素子Ｑ１１、第１２スイッチング素子Ｑ１２、第１５スイッチング素子Ｑ１５、第１６スイッチング素子Ｑ１６、第１９スイッチング素子Ｑ１９、第２０スイッチング素子Ｑ２０、第２１スイッチング素子Ｑ２１及び第２２スイッチング素子Ｑ２２をオフ状態に制御する。
As shown in FIG. 3B, the
スイッチングパターン４では、第１キャパシタＣ１−第４キャパシタＣ４は充放電されず、電荷が維持される。第１フライングキャパシタ回路１１の出力端及び第１出力回路１５の出力端の電位はＶｄｃ／２［Ｖ］になり、第２出力回路１６の出力端及び第４フライングキャパシタ回路１４の出力端の電位もＶｄｃ／２［Ｖ］になり、電力変換装置１の出力電圧は＋０［Ｖ］になる。
In the
図４（ａ）に示すようにスイッチングパターン５は、−Ｖｄｃ［Ｖ］の電圧を出力するためのスイッチングパターンである。スイッチングパターン５では、制御回路３０は、第３スイッチング素子Ｑ３、第４スイッチング素子Ｑ４、第７スイッチング素子Ｑ７、第８スイッチング素子Ｑ８、第９スイッチング素子Ｑ９、第１０スイッチング素子Ｑ１０、第１３スイッチング素子Ｑ１３、第１４スイッチング素子Ｑ１４、第１９スイッチング素子Ｑ１９、第２０スイッチング素子Ｑ２０、第２１スイッチング素子Ｑ２１及び第２２スイッチング素子Ｑ２２をオン状態、並びに第１スイッチング素子Ｑ１、第２スイッチング素子Ｑ２、第５スイッチング素子Ｑ５、第６スイッチング素子Ｑ６、第１１スイッチング素子Ｑ１１、第１２スイッチング素子Ｑ１２、第１５スイッチング素子Ｑ１５、第１６スイッチング素子Ｑ１６、第１７スイッチング素子Ｑ１７、第１８スイッチング素子Ｑ１８、第２３スイッチング素子Ｑ２３及び第２４スイッチング素子Ｑ２４をオフ状態に制御する。
As shown in FIG. 4A, the
スイッチングパターン５では、第１キャパシタＣ１−第４キャパシタＣ４は充放電されず、電荷が維持される。第１フライングキャパシタ回路１１の出力端及び第１出力回路１５の出力端の電位は０［Ｖ］になり、第２出力回路１６の出力端及び第４フライングキャパシタ回路１４の出力端の電位はＶｄｃ［Ｖ］になり、電力変換装置１の出力電圧は−Ｖｄｃ［Ｖ］になる。
In the
図４（ｂ）に示すようにスイッチングパターン６は、−Ｖｄｃ／２［Ｖ］の電圧を出力するためのスイッチングパターンである。スイッチングパターン６では、制御回路３０は、第２スイッチング素子Ｑ２、第４スイッチング素子Ｑ４、第６スイッチング素子Ｑ６、第８スイッチング素子Ｑ８、第９スイッチング素子Ｑ９、第１１スイッチング素子Ｑ１１、第１３スイッチング素子Ｑ１３、第１５スイッチング素子Ｑ１５、第１９スイッチング素子Ｑ１９、第２０スイッチング素子Ｑ２０、第２１スイッチング素子Ｑ２１及び第２２スイッチング素子Ｑ２２をオン状態、並びに第１スイッチング素子Ｑ１、第３スイッチング素子Ｑ３、第５スイッチング素子Ｑ５、第７スイッチング素子Ｑ７、第１０スイッチング素子Ｑ１０、第１２スイッチング素子Ｑ１２、第１４スイッチング素子Ｑ１４、第１６スイッチング素子Ｑ１６、第１７スイッチング素子Ｑ１７、第１８スイッチング素子Ｑ１８、第２３スイッチング素子Ｑ２３及び第２４スイッチング素子Ｑ２４をオフ状態に制御する。
As shown in FIG. 4B, the
スイッチングパターン６では、第２キャパシタＣ２及び第３キャパシタＣ３が充電され、第１キャパシタＣ１及び第４キャパシタＣ４は充放電されない。第１フライングキャパシタ回路１１の出力端及び第１出力回路１５の出力端の電位はＶｄｃ／４［Ｖ］になり、第２出力回路１６の出力端及び第４フライングキャパシタ回路１４の出力端の電位は３Ｖｄｃ／４［Ｖ］になり、電力変換装置１の出力電圧は−Ｖｄｃ／２［Ｖ］になる。
In the
図５（ａ）に示すようにスイッチングパターン７は、−Ｖｄｃ／２［Ｖ］の電圧を出力するためのスイッチングパターンである。スイッチングパターン７では、制御回路３０は、第１スイッチング素子Ｑ１、第３スイッチング素子Ｑ３、第５スイッチング素子Ｑ５、第７スイッチング素子Ｑ７、第１０スイッチング素子Ｑ１０、第１２スイッチング素子Ｑ１２、第１４スイッチング素子Ｑ１４、第１６スイッチング素子Ｑ１６、第１９スイッチング素子Ｑ１９、第２０スイッチング素子Ｑ２０、第２１スイッチング素子Ｑ２１及び第２２スイッチング素子Ｑ２２をオン状態、並びに第２スイッチング素子Ｑ２、第４スイッチング素子Ｑ４、第６スイッチング素子Ｑ６、第８スイッチング素子Ｑ８、第９スイッチング素子Ｑ９、第１１スイッチング素子Ｑ１１、第１３スイッチング素子Ｑ１３、第１５スイッチング素子Ｑ１５、第１７スイッチング素子Ｑ１７、第１８スイッチング素子Ｑ１８、第２３スイッチング素子Ｑ２３及び第２４スイッチング素子Ｑ２４をオフ状態に制御する。
As shown in FIG. 5A, the
スイッチングパターン７では、第２キャパシタＣ２及び第３キャパシタＣ３が放電され、第１キャパシタＣ１及び第４キャパシタＣ４は充放電されない。第１フライングキャパシタ回路１１の出力端及び第１出力回路１５の出力端の電位はＶｄｃ／４［Ｖ］を維持し、第２出力回路１６の出力端及び第４フライングキャパシタ回路１４の出力端の電位は３Ｖｄｃ／４［Ｖ］を維持し、電力変換装置１の出力電圧は−Ｖｄｃ／２［Ｖ］を維持する。
In the
図５（ｂ）に示すようにスイッチングパターン８は、−０［Ｖ］の電圧を出力するためのスイッチングパターンである。スイッチングパターン８では、制御回路３０は、第１スイッチング素子Ｑ１、第２スイッチング素子Ｑ２、第５スイッチング素子Ｑ５、第６スイッチング素子Ｑ６、第１１スイッチング素子Ｑ１１、第１２スイッチング素子Ｑ１２、第１５スイッチング素子Ｑ１５、第１６スイッチング素子Ｑ１６、第１９スイッチング素子Ｑ１９、第２０スイッチング素子Ｑ２０、第２１スイッチング素子Ｑ２１及び第２２スイッチング素子Ｑ２２をオン状態、並びに第３スイッチング素子Ｑ３、第４スイッチング素子Ｑ４、第７スイッチング素子Ｑ７、第８スイッチング素子Ｑ８、第９スイッチング素子Ｑ９、第１０スイッチング素子Ｑ１０、第１３スイッチング素子Ｑ１３、第１４スイッチング素子Ｑ１４、第１７スイッチング素子Ｑ１７、第１８スイッチング素子Ｑ１８、第２３スイッチング素子Ｑ２３及び第２４スイッチング素子Ｑ２４をオフ状態に制御する。
As shown in FIG. 5B, the
スイッチングパターン８では、第１キャパシタＣ１−第４キャパシタＣ４は充放電されず、電荷が維持される。第１フライングキャパシタ回路１１の出力端及び第１出力回路１５の出力端の電位はＶｄｃ／２［Ｖ］になり、第２出力回路１６の出力端及び第４フライングキャパシタ回路１４の出力端の電位もＶｄｃ／２［Ｖ］になり、電力変換装置１の出力電圧は−０［Ｖ］になる。
In the
以上のように、本実施の形態に係る電力変換装置１は、−Ｖｄｃ、−Ｖｄｃ／２、０、＋Ｖｄｃ／２、＋Ｖｄｃの５レベルの電圧を出力することができ、５レベルの電圧により擬似正弦波が生成される。
As described above, the
図７は、本発明の実施の形態に係る電力変換装置１の実装例１を説明するための図である。実装例１では、第１フライングキャパシタ回路１１（第１スイッチング素子Ｑ１−第４スイッチング素子Ｑ４、第１キャパシタＣ１）、第２フライングキャパシタ回路１２（第５スイッチング素子Ｑ５−第８スイッチング素子Ｑ８、第２キャパシタＣ２）、第３フライングキャパシタ回路１３（第９スイッチング素子Ｑ９−第１２スイッチング素子Ｑ１２、第３キャパシタＣ３）、第４フライングキャパシタ回路１４（第１３スイッチング素子Ｑ１３−第１６スイッチング素子Ｑ１６）、第１出力回路１５（第１７スイッチング素子Ｑ１７−第２０スイッチング素子Ｑ２０）、第２出力回路１６（第２１スイッチング素子Ｑ２１−第２４スイッチング素子Ｑ２４）、第５キャパシタＣ５及び第６キャパシタＣ６を、１つのパッケージＰ１内に収めてパワー半導体モジュールを生成する。その他の構成要素は、パッケージＰ１の外に配置される。
FIG. 7 is a diagram for explaining an implementation example 1 of the
図８は、本発明の実施の形態に係る電力変換装置１の実装例２を説明するための図である。実装例２では、図７に示したパッケージＰ１内から、第１キャパシタＣ１−第６キャパシタＣ６が取り出され、パッケージＰ１の外に配置される。
FIG. 8 is a diagram for explaining a mounting example 2 of the
図９は、本発明の実施の形態に係る電力変換装置１の実装例３を説明するための図である。実装例３では、図７に示したパッケージＰ１内に、少なくとも１つの温度検出素子が追加される。図９に示す例では、４つのサーミスタＴ１−Ｔ４を追加している。サーミスタＴ１−Ｔ４は温度に応じて抵抗値が変化する素子である。各サーミスタＴ１−Ｔ４は、パッケージＰ１の外の固定抵抗とそれぞれ接続される。制御回路３０は、直列に接続されたサーミスタと固定抵抗に電流を流し、その分圧電圧を取得する。制御回路３０は取得した分圧電圧に応じて、各サーミスタＴ１−Ｔ４の近傍の温度を推定する。
FIG. 9 is a diagram for explaining a mounting example 3 of the
図１０は、本発明の実施の形態に係る電力変換装置１の実装例４を説明するための図である。実装例４では、図７に示したパッケージＰ１内に、第１スイッチング素子Ｑ１−第２４スイッチング素子Ｑ２４のそれぞれに対して並列に、第１抵抗Ｒ１−第２４抵抗Ｒ２４が追加で接続される。第１抵抗Ｒ１−第８抵抗Ｒ８は、直流電源２から供給される直流電圧Ｖｄｃを均等に分圧するバランス作用を有し、第１スイッチング素子Ｑ１−第８スイッチング素子Ｑ８のいずれかに耐圧オーバが発生することを抑制する。同様に第９抵抗Ｒ９−第１６抵抗Ｒ１６は、直流電源２から供給される直流電圧Ｖｄｃを均等に分圧するバランス作用を有し、第９スイッチング素子Ｑ９−第１６スイッチング素子Ｑ１６のいずれかに耐圧オーバが発生することを抑制する。
FIG. 10 is a diagram for explaining a mounting example 4 of the
第１７抵抗Ｒ１７−第２０抵抗Ｒ２０は、第１出力回路１５の両端電圧を均等に分圧するバランス作用を有し、第１７スイッチング素子Ｑ１７−第２０スイッチング素子Ｑ２０のいずれかに耐圧オーバが発生することを抑制する。同様に第２１抵抗Ｒ２１−第２４抵抗Ｒ２４は、第２出力回路１６の両端電圧を均等に分圧するバランス作用を有し、第２１スイッチング素子Ｑ２１−第２４スイッチング素子Ｑ２４のいずれかに耐圧オーバが発生することを抑制する。
The seventeenth resistor R17 to the twentieth resistor R20 have a balance function of equally dividing the voltage across the
なお、図１０に示したパッケージＰ１内に、図９に示した４つのサーミスタＴ１−Ｔ４を追加してもよい。 In addition, you may add four thermistors T1-T4 shown in FIG. 9 in the package P1 shown in FIG.
図１１は、図７に示した実装例１のパターン配置例１を示す図である。パッケージＰ１の基板には、セラミック基板などを使用することができる。第１スイッチング素子Ｑ１−第２４スイッチング素子Ｑ２４はそれぞれ、ＭＯＳＦＥＴのチップで構成される。本例で使用するチップは、チップの裏面がドレインになり、表面がソースになり、表面にゲート端子が設置される。第１スイッチング素子Ｑ１−第２４スイッチング素子Ｑ２４は、基板上に形成された導電パターン（例えば、銅箔パターン）Ｐｃ上にそれぞれ設置される。各導電パターンＰｃの電位は、設置されているスイッチング素子のドレイン電位となる。 FIG. 11 is a diagram illustrating a pattern arrangement example 1 of the mounting example 1 illustrated in FIG. 7. A ceramic substrate or the like can be used as the substrate of the package P1. Each of the first switching element Q1 to the 24th switching element Q24 is configured by a MOSFET chip. In the chip used in this example, the back surface of the chip is a drain, the front surface is a source, and a gate terminal is installed on the front surface. The first switching element Q1 to the 24th switching element Q24 are respectively installed on a conductive pattern (for example, a copper foil pattern) Pc formed on the substrate. The potential of each conductive pattern Pc becomes the drain potential of the installed switching element.
パッケージＰ１の基板上に、第１スイッチング素子Ｑ１−第８スイッチング素子Ｑ８の各チップが基板の長手方向に直列状に配置され、第９スイッチング素子Ｑ９−第１６スイッチング素子Ｑ１６のチップが基板の長手方向に直列状に配置される。第１スイッチング素子Ｑ１−第８スイッチング素子Ｑ８の外側に、第１７スイッチング素子Ｑ１７−第２０スイッチング素子Ｑ２０の各チップが基板の長手方向に直列状に配置される。第９スイッチング素子Ｑ９−第１６スイッチング素子Ｑ１６の外側に、第２１スイッチング素子Ｑ２１−第２４スイッチング素子Ｑ２４の各チップが基板の長手方向に直列状に配置される。 On the substrate of the package P1, the chips of the first switching element Q1 to the eighth switching element Q8 are arranged in series in the longitudinal direction of the substrate, and the chips of the ninth switching element Q9 to the sixteenth switching element Q16 are arranged in the longitudinal direction of the substrate. Arranged in series in the direction. Outside the first switching element Q1 to the eighth switching element Q8, chips of the seventeenth switching element Q17 to the twentieth switching element Q20 are arranged in series in the longitudinal direction of the substrate. Outside the ninth switching element Q9 to the sixteenth switching element Q16, the twenty-first switching element Q21 to the twenty-fourth switching element Q24 are arranged in series in the longitudinal direction of the substrate.
ドレインが共通している複数のスイッチング素子は、共通の導電パターン上に設置される。ソースとドレインが接続されるスイッチング素子間では、一方のスイッチング素子のチップの表面と、他方のスイッチング素子が設置された導電パターンがボンディングワイヤＢＷで接続される。 A plurality of switching elements having a common drain are installed on a common conductive pattern. Between the switching elements to which the source and drain are connected, the surface of the chip of one switching element and the conductive pattern provided with the other switching element are connected by a bonding wire BW.
ソースとドレインが接続されるスイッチング素子間では、一方のスイッチング素子のチップの表面と、他方のスイッチング素子が設置された導電パターンがボンディングワイヤＢＷで接続される。第２スイッチング素子Ｑ２が設置された導電パターンと、第４スイッチング素子Ｑ４が設置された導電パターン間に、ジャンパ線を用いて第１キャパシタＣ１が接続される。第６スイッチング素子Ｑ６が設置された導電パターンと、第８スイッチング素子Ｑ８が設置された導電パターン間に、ジャンパ線を用いて第２キャパシタＣ２が接続される。第１０スイッチング素子Ｑ１０が設置された導電パターンと、第１２スイッチング素子Ｑ１２が設置された導電パターン間に、ジャンパ線を用いて第３キャパシタＣ３が接続される。第１４スイッチング素子Ｑ１４が設置された導電パターンと、第１６スイッチング素子Ｑ１６が設置された導電パターン間に、ジャンパ線を用いて第４キャパシタＣ４が接続される。 Between the switching elements to which the source and drain are connected, the surface of the chip of one switching element and the conductive pattern provided with the other switching element are connected by a bonding wire BW. The first capacitor C1 is connected using a jumper wire between the conductive pattern in which the second switching element Q2 is installed and the conductive pattern in which the fourth switching element Q4 is installed. A second capacitor C2 is connected using a jumper wire between the conductive pattern in which the sixth switching element Q6 is installed and the conductive pattern in which the eighth switching element Q8 is installed. The third capacitor C3 is connected using a jumper wire between the conductive pattern in which the tenth switching element Q10 is installed and the conductive pattern in which the twelfth switching element Q12 is installed. The fourth capacitor C4 is connected using a jumper wire between the conductive pattern in which the fourteenth switching element Q14 is installed and the conductive pattern in which the sixteenth switching element Q16 is installed.
第１スイッチング素子Ｑ１及び第９スイッチング素子Ｑ９が設置された導電パターンと、第５スイッチング素子Ｑ５及び第１３スイッチング素子Ｑ１３が設置された導電パターン間に、ジャンパ線を用いて第５キャパシタＣ５が接続される。第５スイッチング素子Ｑ５及び第１３スイッチング素子Ｑ１３が設置された導電パターンと、第８スイッチング素子Ｑ８及び第１６スイッチング素子Ｑ１６とボンディングワイヤＢＷで接続された導電パターン間に、ジャンパ線を用いて第６キャパシタＣ６が接続される。 A fifth capacitor C5 is connected using a jumper wire between the conductive pattern in which the first switching element Q1 and the ninth switching element Q9 are installed and the conductive pattern in which the fifth switching element Q5 and the thirteenth switching element Q13 are installed. Is done. A jumper wire is used between the conductive pattern in which the fifth switching element Q5 and the thirteenth switching element Q13 are installed and the conductive pattern connected to the eighth switching element Q8 and the sixteenth switching element Q16 by the bonding wire BW. Capacitor C6 is connected.
なお図面を簡略化するため、図１１では、外部接続用のピンや、ゲート配線を省略して描いている。 In order to simplify the drawing, the external connection pins and the gate wiring are omitted in FIG.
図１２は、図７に示した実装例１のパターン配置例２を示す図である。配置例２では、第１フライングキャパシタ回路１１を構成する４つの第１スイッチング素子Ｑ１−第４スイッチング素子Ｑ４、第２フライングキャパシタ回路１２を構成する４つの第５スイッチング素子Ｑ５−第８スイッチング素子Ｑ８、第３フライングキャパシタ回路１３を構成する４つの第９スイッチング素子Ｑ９−第１２スイッチング素子Ｑ１２、第４フライングキャパシタ回路１４を構成する４つの第１３スイッチング素子Ｑ１３−第１６スイッチング素子Ｑ１６、第１出力回路１５を構成する４つの第１７スイッチング素子Ｑ１７−第２０スイッチング素子Ｑ２０、及び第２出力回路１６を構成する４つの第２１スイッチング素子Ｑ２１−第２４スイッチング素子Ｑ２４がそれぞれ、パッケージＰ１の基板上に、２×２のマトリクス状に配置される。各々の、２×２のマトリクス状に配置された４つのスイッチング素子は、Ｕ字状（コの字型）に導電路が形成されるように配置される。
FIG. 12 is a diagram illustrating a pattern arrangement example 2 of the mounting example 1 illustrated in FIG. 7. In the arrangement example 2, four first switching elements Q1 to fourth switching elements Q4 constituting the first flying
第１フライングキャパシタ回路１１、第２フライングキャパシタ回路１２、第３フライングキャパシタ回路１３、第４フライングキャパシタ回路１４において、２×２のマトリクス状に配置された４つのスイッチング素子で形成される矩形領域の範囲内に、第１キャパシタＣ１−第４キャパシタＣ４がそれぞれ配置される。パターン配置例２では、Ｕ字状（コの字型）に導電路が形成されるため、第１キャパシタＣ１−第４キャパシタＣ４はそれぞれ、矩形領域内において斜め接続で配置される。
In the first flying
なお、２×２のマトリクス状に配置された４つのスイッチング素子が、Ｚ字状に導電路が形成されるように配置されてもよい。その場合、第１キャパシタＣ１−第４キャパシタＣ４はそれぞれ、矩形領域内において縦／横接続で配置される。 Note that four switching elements arranged in a 2 × 2 matrix may be arranged such that a conductive path is formed in a Z shape. In this case, the first capacitor C1 to the fourth capacitor C4 are arranged in a vertical / horizontal connection in the rectangular area.
図１３は、図１１に示した実装例１のパターン配置例１をディスクリートデバイスで構成する場合のパターン配置例を示す図である。図１４は、図１２に示した実装例１のパターン配置例２をディスクリートデバイスで構成する場合のパターン配置例を示す図である。図１３、図１４に示す例では、基板Ｂ１にアルミ基板を用いている。第１スイッチング素子Ｑ１−第２４スイッチング素子Ｑ２４はそれぞれ、ＭＯＳＦＥＴのディスクリートデバイスで構成される。ディスクリートデバイスは、１つのＭＯＳＦＥＴをパッケージングした半導体デバイスであり、具体的にはＭＯＳＦＥＴのチップを、端子が露出した状態で樹脂で封止することにより生成される。 FIG. 13 is a diagram illustrating a pattern arrangement example when the pattern arrangement example 1 of the mounting example 1 illustrated in FIG. 11 is configured by a discrete device. FIG. 14 is a diagram illustrating a pattern arrangement example when the pattern arrangement example 2 of the mounting example 1 illustrated in FIG. 12 is configured by a discrete device. In the example shown in FIGS. 13 and 14, an aluminum substrate is used as the substrate B1. Each of the first switching element Q1 to the 24th switching element Q24 is configured by a MOSFET discrete device. The discrete device is a semiconductor device in which one MOSFET is packaged. Specifically, the discrete device is generated by sealing a MOSFET chip with a resin in a state where terminals are exposed.
以上説明したように本実施の形態によれば、第１フライングキャパシタ回路１１、第２フライングキャパシタ回路１２、第３フライングキャパシタ回路１３、第４フライングキャパシタ回路１４、第１出力回路１５及び第２出力回路１６を、１つのパッケージＰ１内にモジュール化することにより、電流経路のインピーダンス及びインダクタンスを低減することができる。インピーダンスの低減は、抵抗損失及び発熱の低減に繋がる。インダクタンスの低減は、ノイズとなるサージ電圧の抑制に繋がる。従って、高効率で低ノイズな電力変換装置１を実現できる。またサージ電圧の抑制は、低耐圧のスイッチング素子の採用を可能とし、電力変換装置１の低コスト化、小型化にも寄与する。
As described above, according to the present embodiment, the first flying
第１スイッチング素子Ｑ１−第２４スイッチング素子Ｑ２４のチップと、第１キャパシタＣ１−第６キャパシタＣ６を１つのパッケージＰ１にモジュール化する場合（図１１、図１２参照）、第１スイッチング素子Ｑ１−第２４スイッチング素子Ｑ２４のディスクリートデバイスと、第１キャパシタＣ１−第６キャパシタＣ６を１つの基板に実装する場合（図１３、図１４参照）と比較して、回路面積を大幅に縮小することができる。特に、マルチレベル方式の電力変換装置１ではスイッチング素子の数が多くなるため、その縮小効果が大きくなる。またモジュール化することにより、素子間の配線距離が短くなるため、電流経路のインピーダンス及びインダクタンスを低減することができる。
In the case where the chip of the first switching element Q1 to the 24th switching element Q24 and the first capacitor C1 to the sixth capacitor C6 are modularized in one package P1 (see FIGS. 11 and 12), the first switching element Q1 to the first Compared with the case where the discrete device of the 24 switching element Q24 and the first capacitor C1 to the sixth capacitor C6 are mounted on one substrate (see FIGS. 13 and 14), the circuit area can be greatly reduced. In particular, since the number of switching elements is increased in the
図１１に示したパターン配置例１は、直列に接続された第１スイッチング素子Ｑ１−第８スイッチング素子Ｑ８、及び直列に接続された第９スイッチング素子Ｑ９−第１６スイッチング素子Ｑ１６の電流経路の最短化を図った構成である。即ち、図７に示した回路図に近いレイアウトの構成である。この構成では、隣接するフライングキャパシタ回路の接続点間の電流経路が最短化され、隣接するフライングキャパシタ回路の接続点と出力回路の接続点間の電流経路も最短化される。 The pattern arrangement example 1 shown in FIG. 11 is the shortest current path of the first switching element Q1 to the eighth switching element Q8 connected in series and the ninth switching element Q9 to the sixteenth switching element Q16 connected in series. It is the structure which aimed at conversion. That is, the layout is similar to the circuit diagram shown in FIG. In this configuration, the current path between the connection points of adjacent flying capacitor circuits is minimized, and the current path between the connection point of adjacent flying capacitor circuits and the connection point of the output circuit is also minimized.
図１２に示したパターン配置例２は、４つのスイッチング素子をＵ字状（コの字型）に導電路が形成されるように配置することにより、第１キャパシタＣ１−第４キャパシタＣ４の各リード線の最短化を図った構成である。 In the pattern arrangement example 2 shown in FIG. 12, each of the first capacitor C <b> 1 to the fourth capacitor C <b> 4 is arranged by arranging four switching elements so that a conductive path is formed in a U shape (U shape). In this configuration, the lead wire is minimized.
以上、本発明を実施の形態をもとに説明した。実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。 The present invention has been described based on the embodiments. The embodiments are exemplifications, and it will be understood by those skilled in the art that various modifications can be made to combinations of the respective constituent elements and processing processes, and such modifications are within the scope of the present invention. .
例えば、パッケージＰ１内に制御回路３０も含めて、インテリジェントパワーモジュール（ＩＰＭ）を作成することも可能である。
For example, an intelligent power module (IPM) can be created by including the
なお、実施の形態は、以下の項目によって特定されてもよい。 The embodiment may be specified by the following items.
［項目１］
直列に接続される複数のスイッチング素子（Ｑ１−Ｑ４）と、当該複数のスイッチング素子（Ｑ１−Ｑ４）により充放電される第１キャパシタ（Ｃ１）を有する第１フライングキャパシタ回路（１１）と、
直列に接続される複数のスイッチング素子（Ｑ５−Ｑ８）と、当該複数のスイッチング素子（Ｑ５−Ｑ８）により充放電される第２キャパシタ（Ｃ２）を有する第２フライングキャパシタ回路（１２）と、
直列に接続される複数のスイッチング素子（Ｑ９−Ｑ１２）と、当該複数のスイッチング素子（Ｑ９−Ｑ１２）により充放電される第３キャパシタ（Ｃ３）を有する第３フライングキャパシタ回路（１３）と、
直列に接続される複数のスイッチング素子（Ｑ１３−Ｑ１６）と、当該複数のスイッチング素子（Ｑ１３−Ｑ１６）により充放電される第４キャパシタ（Ｃ４）を有する第４フライングキャパシタ回路（１４）と、
直列に接続される複数のスイッチング素子（Ｑ１７−Ｑ２０）を有し、当該複数のスイッチング素子（Ｑ１７−Ｑ２０）の一端に前記第１フライングキャパシタ回路（１１）の出力端が接続され、当該複数のスイッチング素子（Ｑ１７−Ｑ２０）の他端に前記第２フライングキャパシタ回路（１２）の出力端が接続され、当該複数のスイッチング素子（Ｑ１７−Ｑ２０）の中点を出力とする第１出力回路（１５）と、
直列に接続される複数のスイッチング素子（Ｑ２１−Ｑ２４）を有し、当該複数のスイッチング素子（Ｑ２１−Ｑ２４）の一端に前記第３フライングキャパシタ回路（１３）の出力端が接続され、当該複数のスイッチング素子（Ｑ２１−Ｑ２４）の他端に前記第４フライングキャパシタ回路（１４）の出力端が接続され、当該複数のスイッチング素子（Ｑ２１−Ｑ２４）の中点を出力とする第２出力回路（１６）と、を備え、
前記第１フライングキャパシタ回路（１１）、前記第２フライングキャパシタ回路（１２）、前記第３フライングキャパシタ回路（１３）、前記第４フライングキャパシタ回路（１４）、前記第１出力回路（１５）、及び前記第２出力回路（１６）にそれぞれ含まれる複数のスイッチング素子（Ｑ１−Ｑ２４）が、１つのパッケージ（Ｐ１）内に配置されていることを特徴とする電力変換装置（１）。
これによれば、電流経路のインピーダンス及びインダクタンスを低減することができる。
［項目２］
前記パッケージ（Ｐ１）内に、前記第１キャパシタ（Ｃ１）、前記第２キャパシタ（Ｃ２）、前記第３キャパシタ（Ｃ３）、及び前記第４キャパシタ（Ｃ４）がさらに配置されていることを特徴とする項目１に記載の電力変換装置（１）。
これによれば、キャパシタ（Ｃ１−Ｃ４）のリード線を短くすることができ、特にインダクタンスを低減することができる。
［項目３］
前記パッケージ（Ｐ１）内の温度を検出するための少なくとも１つの温度検出素子（Ｔ１−Ｔ４）をさらに備え、
前記パッケージ（Ｐ１）内に、前記少なくとも１つの温度検出素子（Ｔ１−Ｔ４）がさらに配置されていることを特徴とする項目１または２に記載の電力変換装置（１）。
これによれば、パッケージ（Ｐ１）内の温度を監視することができ、パッケージ（Ｐ１）内の温度異常を防止することができる。
［項目４］
前記第１フライングキャパシタ回路（１１）、前記第２フライングキャパシタ回路（１２）、前記第３フライングキャパシタ回路（１３）、前記第４フライングキャパシタ回路（１４）、前記第１出力回路（１５）、及び前記第２出力回路（１６）にそれぞれ含まれる複数のスイッチング素子（Ｑ１−Ｑ２４）に、それぞれ並列に接続される複数の抵抗（Ｒ１−Ｒ２４）をさらに備え、
前記パッケージ（Ｐ１）内に、前記複数の抵抗（Ｒ１−Ｒ２４）がさらに配置されていることを特徴とする項目１から３のいずれか１項に記載の電力変換装置（１）。
これによれば、スイッチング素子（Ｑ１−Ｑ２４）の耐圧オーバの発生を抑制することができる。
［項目５］
前記第１フライングキャパシタ回路（１１）及び前記第２フライングキャパシタ回路（１２）は直流電源（２）の両端間に直列に接続され、前記第３フライングキャパシタ回路（１３）及び前記第４フライングキャパシタ回路（１４）は前記直流電源（２）の両端間に直列に接続され、前記第１フライングキャパシタ回路（１１）と前記第２フライングキャパシタ回路（１２）との接続点と前記第３フライングキャパシタ回路（１３）と前記第４フライングキャパシタ回路（１４）との接続点との間が接続されていることを特徴とする項目１から４のいずれか１項に記載の電力変換装置（１）。
これによれば、５レベルの電圧を出力することができる。
［項目６］
前記第１フライングキャパシタ回路（１１）及び前記第２フライングキャパシタ回路（１２）が有する複数のスイッチング素子（Ｑ１−Ｑ８）は、前記パッケージ（Ｐ１）内において、直線状に並べて配置され、
前記第３フライングキャパシタ回路（１３）及び前記第４フライングキャパシタ回路（１４）が有する複数のスイッチング素子（Ｑ９−Ｑ１６）は、前記パッケージ（Ｐ１）内において、直線状に並べて配置される、
ことを特徴とする項目１から５のいずれか１項に記載の電力変換装置（１）。
これによれば、複数のスイッチング素子（Ｑ１−Ｑ８）と、複数のスイッチング素子（Ｑ９−Ｑ１６）の電流経路を最短化することができる。
［項目７］
前記第１フライングキャパシタ回路（１１）は、電気的に直列に接続される４つのスイッチング素子（Ｑ１−Ｑ４）を有し、当該４つのスイッチング素子（Ｑ１−Ｑ４）は２×２のマトリクス状に配置され、当該４つのスイッチング素子（Ｑ１−Ｑ４）で形成される矩形領域の範囲内に前記第１キャパシタ（Ｃ１）が配置され、
前記第２フライングキャパシタ回路（１２）は、電気的に直列に接続される４つのスイッチング素子（Ｑ５−Ｑ８）を有し、当該４つのスイッチング素子（Ｑ５−Ｑ８）は２×２のマトリクス状に配置され、当該４つのスイッチング素子（Ｑ５−Ｑ８）で形成される矩形領域の範囲内に前記第２キャパシタ（Ｃ２）が配置され、
前記第３フライングキャパシタ回路（１３）は、電気的に直列に接続される４つのスイッチング素子（Ｑ９−Ｑ１２）を有し、当該４つのスイッチング素子（Ｑ９−Ｑ１２）は２×２のマトリクス状に配置され、当該４つのスイッチング素子（Ｑ９−Ｑ１２）で形成される矩形領域の範囲内に前記第３キャパシタ（Ｃ３）が配置され、
前記第４フライングキャパシタ回路（１４）は、電気的に直列に接続される４つのスイッチング素子（Ｑ１３−Ｑ１６）を有し、当該４つのスイッチング素子（Ｑ１３−Ｑ１６）は２×２のマトリクス状に配置され、当該４つのスイッチング素子（Ｑ１３−Ｑ１６）で形成される矩形領域の範囲内に前記第４キャパシタ（Ｃ４）が配置される、
ことを特徴とする項目１から５のいずれか１項に記載の電力変換装置（１）。
これによれば、キャパシタ（Ｃ１−Ｃ４）のリード線を最短化することができる。
［項目８］
前記２×２のマトリクス状に配置された４つのスイッチング素子（Ｑ１−Ｑ４、Ｑ５−Ｑ８、Ｑ９−Ｑ１２、Ｑ１３−Ｑ１６）は、Ｕ字状に導電路が形成さるように配置されることを特徴とする項目１から７のいずれか１項に記載の電力変換装置（１）。
これによれば、電気的に直列に接続された４つのスイッチング素子（Ｑ１−Ｑ４、Ｑ５−Ｑ８、Ｑ９−Ｑ１２、Ｑ１３−Ｑ１６）を、２×２のマトリクス状に配置することができる。
[Item 1]
A first flying capacitor circuit (11) having a plurality of switching elements (Q1-Q4) connected in series and a first capacitor (C1) charged and discharged by the plurality of switching elements (Q1-Q4);
A second flying capacitor circuit (12) having a plurality of switching elements (Q5-Q8) connected in series and a second capacitor (C2) charged and discharged by the plurality of switching elements (Q5-Q8);
A third flying capacitor circuit (13) having a plurality of switching elements (Q9-Q12) connected in series and a third capacitor (C3) charged and discharged by the plurality of switching elements (Q9-Q12);
A fourth flying capacitor circuit (14) having a plurality of switching elements (Q13-Q16) connected in series and a fourth capacitor (C4) charged and discharged by the plurality of switching elements (Q13-Q16);
A plurality of switching elements (Q17-Q20) connected in series, and an output terminal of the first flying capacitor circuit (11) is connected to one end of the plurality of switching elements (Q17-Q20); The output terminal of the second flying capacitor circuit (12) is connected to the other end of the switching element (Q17-Q20), and the first output circuit (15 )When,
A plurality of switching elements (Q21-Q24) connected in series, and an output terminal of the third flying capacitor circuit (13) is connected to one end of the plurality of switching elements (Q21-Q24); The output terminal of the fourth flying capacitor circuit (14) is connected to the other end of the switching element (Q21-Q24), and the second output circuit (16) outputs the midpoint of the plurality of switching elements (Q21-Q24). ) And
The first flying capacitor circuit (11), the second flying capacitor circuit (12), the third flying capacitor circuit (13), the fourth flying capacitor circuit (14), the first output circuit (15), and The power converter (1), wherein a plurality of switching elements (Q1-Q24) included in the second output circuit (16) are arranged in one package (P1).
According to this, the impedance and inductance of the current path can be reduced.
[Item 2]
The first capacitor (C1), the second capacitor (C2), the third capacitor (C3), and the fourth capacitor (C4) are further arranged in the package (P1). The power converter device (1) according to
According to this, the lead wires of the capacitors (C1-C4) can be shortened, and in particular, the inductance can be reduced.
[Item 3]
At least one temperature detecting element (T1-T4) for detecting the temperature in the package (P1);
The power converter (1) according to
According to this, the temperature in the package (P1) can be monitored, and the temperature abnormality in the package (P1) can be prevented.
[Item 4]
The first flying capacitor circuit (11), the second flying capacitor circuit (12), the third flying capacitor circuit (13), the fourth flying capacitor circuit (14), the first output circuit (15), and A plurality of switching elements (Q1-Q24) included in the second output circuit (16), respectively, further comprising a plurality of resistors (R1-R24) connected in parallel;
The power converter (1) according to any one of
According to this, it is possible to suppress the occurrence of overvoltage resistance of the switching elements (Q1-Q24).
[Item 5]
The first flying capacitor circuit (11) and the second flying capacitor circuit (12) are connected in series between both ends of a DC power supply (2), and the third flying capacitor circuit (13) and the fourth flying capacitor circuit are connected. (14) is connected in series between both ends of the DC power source (2), and a connection point between the first flying capacitor circuit (11) and the second flying capacitor circuit (12) and the third flying capacitor circuit ( 13. The power conversion device (1) according to any one of
According to this, a voltage of 5 levels can be output.
[Item 6]
The plurality of switching elements (Q1-Q8) included in the first flying capacitor circuit (11) and the second flying capacitor circuit (12) are arranged in a straight line in the package (P1),
The plurality of switching elements (Q9 to Q16) included in the third flying capacitor circuit (13) and the fourth flying capacitor circuit (14) are arranged in a straight line in the package (P1).
The power conversion device (1) according to any one of
According to this, the current paths of the plurality of switching elements (Q1-Q8) and the plurality of switching elements (Q9-Q16) can be minimized.
[Item 7]
The first flying capacitor circuit (11) has four switching elements (Q1-Q4) electrically connected in series, and the four switching elements (Q1-Q4) are arranged in a 2 × 2 matrix. The first capacitor (C1) is disposed within a rectangular region formed by the four switching elements (Q1-Q4),
The second flying capacitor circuit (12) has four switching elements (Q5-Q8) electrically connected in series, and the four switching elements (Q5-Q8) are in a 2 × 2 matrix. The second capacitor (C2) is disposed within a rectangular region formed by the four switching elements (Q5-Q8),
The third flying capacitor circuit (13) has four switching elements (Q9-Q12) electrically connected in series, and the four switching elements (Q9-Q12) are arranged in a 2 × 2 matrix. The third capacitor (C3) is disposed within a rectangular region formed by the four switching elements (Q9 to Q12),
The fourth flying capacitor circuit (14) has four switching elements (Q13-Q16) electrically connected in series, and the four switching elements (Q13-Q16) are in a 2 × 2 matrix. The fourth capacitor (C4) is disposed within a rectangular area formed by the four switching elements (Q13 to Q16).
The power conversion device (1) according to any one of
According to this, the lead wires of the capacitors (C1-C4) can be shortened.
[Item 8]
The four switching elements (Q1-Q4, Q5-Q8, Q9-Q12, Q13-Q16) arranged in a 2 × 2 matrix are arranged so that a conductive path is formed in a U shape. The power conversion device (1) according to any one of
According to this, four switching elements (Q1-Q4, Q5-Q8, Q9-Q12, Q13-Q16) electrically connected in series can be arranged in a 2 × 2 matrix.
１ 電力変換装置、 ２ 直流電源、 ３ 系統、 １０ インバータ回路、 １１ 第１フライングキャパシタ回路、 １２ 第２フライングキャパシタ回路、 １３ 第３フライングキャパシタ回路、 １４ 第４フライングキャパシタ回路、 １５ 第１出力回路、 １６ 第２出力回路、 ２０ フィルタ回路、 ３０ 制御回路、 Ｑ１−Ｑ２４ スイッチング素子、 Ｄ１−Ｄ２４ ダイオード、 Ｃ１−Ｃ７ キャパシタ、 Ｌ１−Ｌ２ リアクトル、 Ｐ１ パッケージ、 Ｔ１−Ｔ４ サーミスタ、 Ｒ１−Ｒ２４ 抵抗、 Ｐｃ 導電パターン、 ＢＷ ボンディングワイヤ。
DESCRIPTION OF
Claims (8)
直列に接続される複数のスイッチング素子と、当該複数のスイッチング素子により充放電される第２キャパシタを有する第２フライングキャパシタ回路と、
直列に接続される複数のスイッチング素子と、当該複数のスイッチング素子により充放電される第３キャパシタを有する第３フライングキャパシタ回路と、
直列に接続される複数のスイッチング素子と、当該複数のスイッチング素子により充放電される第４キャパシタを有する第４フライングキャパシタ回路と、
直列に接続される複数のスイッチング素子を有し、当該複数のスイッチング素子の一端に前記第１フライングキャパシタ回路の出力端が接続され、当該複数のスイッチング素子の他端に前記第２フライングキャパシタ回路の出力端が接続され、当該複数のスイッチング素子の中点を出力とする第１出力回路と、
直列に接続される複数のスイッチング素子を有し、当該複数のスイッチング素子の一端に前記第３フライングキャパシタ回路の出力端が接続され、当該複数のスイッチング素子の他端に前記第４フライングキャパシタ回路の出力端が接続され、当該複数のスイッチング素子の中点を出力とする第２出力回路と、を備え、
前記第１フライングキャパシタ回路、前記第２フライングキャパシタ回路、前記第３フライングキャパシタ回路、前記第４フライングキャパシタ回路、前記第１出力回路、及び前記第２出力回路にそれぞれ含まれる複数のスイッチング素子が、１つのパッケージ内に配置されていることを特徴とする電力変換装置。 A first flying capacitor circuit having a plurality of switching elements connected in series and a first capacitor charged and discharged by the plurality of switching elements;
A plurality of switching elements connected in series; a second flying capacitor circuit having a second capacitor charged and discharged by the plurality of switching elements;
A third flying capacitor circuit having a plurality of switching elements connected in series and a third capacitor charged and discharged by the plurality of switching elements;
A fourth flying capacitor circuit having a plurality of switching elements connected in series and a fourth capacitor charged and discharged by the plurality of switching elements;
A plurality of switching elements connected in series; an output terminal of the first flying capacitor circuit is connected to one end of the plurality of switching elements; and the other terminal of the second flying capacitor circuit is connected to the other end of the plurality of switching elements. A first output circuit to which an output end is connected and which outputs an intermediate point of the plurality of switching elements;
A plurality of switching elements connected in series; an output end of the third flying capacitor circuit is connected to one end of the plurality of switching elements; and the other end of the plurality of switching elements is connected to the fourth flying capacitor circuit. A second output circuit to which an output end is connected and which outputs an intermediate point of the plurality of switching elements,
A plurality of switching elements included in each of the first flying capacitor circuit, the second flying capacitor circuit, the third flying capacitor circuit, the fourth flying capacitor circuit, the first output circuit, and the second output circuit, A power conversion device, wherein the power conversion device is arranged in one package.
前記パッケージ内に、前記少なくとも１つの温度検出素子がさらに配置されていることを特徴とする請求項１または２に記載の電力変換装置。 Further comprising at least one temperature detecting element for detecting a temperature in the package;
The power conversion device according to claim 1, wherein the at least one temperature detection element is further arranged in the package.
前記パッケージ内に、前記複数の抵抗がさらに配置されていることを特徴とする請求項１から３のいずれか１項に記載の電力変換装置。 A plurality of switching elements included in each of the first flying capacitor circuit, the second flying capacitor circuit, the third flying capacitor circuit, the fourth flying capacitor circuit, the first output circuit, and the second output circuit, Further comprising a plurality of resistors each connected in parallel,
The power converter according to any one of claims 1 to 3, wherein the plurality of resistors are further arranged in the package.
前記第３フライングキャパシタ回路及び前記第４フライングキャパシタ回路が有する複数のスイッチング素子は、前記パッケージ内において、直線状に並べて配置される、
ことを特徴とする請求項１から５のいずれか１項に記載の電力変換装置。 The plurality of switching elements included in the first flying capacitor circuit and the second flying capacitor circuit are arranged in a straight line in the package,
The plurality of switching elements included in the third flying capacitor circuit and the fourth flying capacitor circuit are arranged in a straight line in the package.
The power conversion device according to any one of claims 1 to 5, wherein:
前記第２フライングキャパシタ回路は、電気的に直列に接続される４つのスイッチング素子を有し、当該４つのスイッチング素子は２×２のマトリクス状に配置され、当該４つのスイッチング素子で形成される矩形領域の範囲内に前記第２キャパシタが配置され、
前記第３フライングキャパシタ回路は、電気的に直列に接続される４つのスイッチング素子を有し、当該４つのスイッチング素子は２×２のマトリクス状に配置され、当該４つのスイッチング素子で形成される矩形領域の範囲内に前記第３キャパシタが配置され、
前記第４フライングキャパシタ回路は、電気的に直列に接続される４つのスイッチング素子を有し、当該４つのスイッチング素子は２×２のマトリクス状に配置され、当該４つのスイッチング素子で形成される矩形領域の範囲内に前記第４キャパシタが配置される、
ことを特徴とする請求項１から５のいずれか１項に記載の電力変換装置。 The first flying capacitor circuit has four switching elements that are electrically connected in series, and the four switching elements are arranged in a 2 × 2 matrix and are formed by the four switching elements. The first capacitor is disposed within a region;
The second flying capacitor circuit has four switching elements that are electrically connected in series, and the four switching elements are arranged in a 2 × 2 matrix, and are formed by the four switching elements. The second capacitor is disposed within a region;
The third flying capacitor circuit has four switching elements that are electrically connected in series, and the four switching elements are arranged in a 2 × 2 matrix, and are formed by the four switching elements. The third capacitor is disposed within a region;
The fourth flying capacitor circuit includes four switching elements that are electrically connected in series, and the four switching elements are arranged in a 2 × 2 matrix, and are formed by the four switching elements. The fourth capacitor is disposed within a region;
The power conversion device according to any one of claims 1 to 5, wherein:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018063338A JP2019176639A (en) | 2018-03-28 | 2018-03-28 | Power conversion device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018063338A JP2019176639A (en) | 2018-03-28 | 2018-03-28 | Power conversion device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019176639A true JP2019176639A (en) | 2019-10-10 |
| JP2019176639A5 JP2019176639A5 (en) | 2021-01-14 |
Family
ID=68167507
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018063338A Pending JP2019176639A (en) | 2018-03-28 | 2018-03-28 | Power conversion device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2019176639A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113556029A (en) * | 2020-04-23 | 2021-10-26 | 台达电子企业管理（上海）有限公司 | Flying capacitor multi-level port voltage loss protection circuit |
-
2018
- 2018-03-28 JP JP2018063338A patent/JP2019176639A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113556029A (en) * | 2020-04-23 | 2021-10-26 | 台达电子企业管理（上海）有限公司 | Flying capacitor multi-level port voltage loss protection circuit |
| US11451135B2 (en) | 2020-04-23 | 2022-09-20 | Delta Electronics (Shanghai) Co., Ltd. | Multilevel port under-voltage protection circuit with flying capacitor |
| CN113556029B (en) * | 2020-04-23 | 2023-02-28 | 台达电子企业管理（上海）有限公司 | Flying capacitor multi-level port voltage loss protection circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4920677B2 (en) | Power conversion device and assembly method thereof | |
| US8300443B2 (en) | Semiconductor module for use in power supply | |
| US10411589B2 (en) | Power conversion apparatus and power semiconductor module | |
| JP5369922B2 (en) | 3-level power converter | |
| US8901602B2 (en) | Power semiconductor device and power conversion system using the device | |
| US8749047B2 (en) | Power module | |
| JP2011193646A (en) | Semiconductor device | |
| US10600716B2 (en) | Power converter | |
| US20170117820A1 (en) | Semiconductor device | |
| JP2004135444A (en) | Stack structure of power converter | |
| CN105593989B (en) | Semiconductor stack for a converter with buffer-capacitors | |
| CN111030477B (en) | Annular layout modularized parallel half-bridge integrated assembly | |
| US11128235B2 (en) | Power conversion device | |
| JP2019176639A (en) | Power conversion device | |
| US20150085549A1 (en) | Power conversion apparatus | |
| JP7135949B2 (en) | power converter | |
| JP5678597B2 (en) | Main circuit structure of power converter | |
| JP6796392B2 (en) | 3-level power converter | |
| JP2019062739A (en) | Electric power conversion system | |
| EP3258589B1 (en) | Circuit module and inverter device using same | |
| JP2022548601A (en) | modular switching cell | |
| JP6134798B2 (en) | Power converter | |
| WO2018130408A1 (en) | Power module with optimized pin layout | |
| JP2024101333A (en) | Power Conversion Equipment | |
| JP2013215042A (en) | Three-level power conversion apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20180417 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201127 |