JP2019168328A - 半導体装置の検査方法及び半導体装置の製造方法 - Google Patents

半導体装置の検査方法及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2019168328A
JP2019168328A JP2018056309A JP2018056309A JP2019168328A JP 2019168328 A JP2019168328 A JP 2019168328A JP 2018056309 A JP2018056309 A JP 2018056309A JP 2018056309 A JP2018056309 A JP 2018056309A JP 2019168328 A JP2019168328 A JP 2019168328A
Authority
JP
Japan
Prior art keywords
inspection
semiconductor chip
metal member
semiconductor device
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018056309A
Other languages
English (en)
Other versions
JP2019168328A5 (ja
Inventor
郁夫 元永
Ikuo Motonaga
郁夫 元永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2018056309A priority Critical patent/JP2019168328A/ja
Priority to US16/030,924 priority patent/US10483173B2/en
Publication of JP2019168328A publication Critical patent/JP2019168328A/ja
Publication of JP2019168328A5 publication Critical patent/JP2019168328A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Length Measuring Devices By Optical Means (AREA)

Abstract

【課題】検査対象の表面の３次元計測を短時間で行うことが可能な半導体装置の検査方法を提供する。【解決手段】半導体装置の検査方法は、基板１０の上に載置された半導体チップ１２、又は、半導体チップの上に載置された金属部材１６に、基板の表面に対して傾斜する第１の方向から複数の互いに平行な線状の第１の検査光を照射し、第１の検査光が照射された半導体チップ、又は、第１の検査光が照射された金属部材の第１の画像を取得し、第１の画像に基づき、光切断法を用いて、半導体チップ、又は、金属部材の第１の３次元情報算出を行う。【選択図】図３

Description

本発明の実施形態は、半導体装置の検査方法及び半導体装置の製造方法に関する。
例えば、半導体製造工程の管理のために、リードフレームの上に載置された半導体チップの外観検査や、半導体チップの上に載置されるコネクタや放熱部品等の金属部材の外観検査が行われる。例えば、両面放熱を実現するために、封止樹脂の表面にコネクタや放熱部品等の金属部材を露出させる半導体パッケージがある。このような半導体パッケージでは、金属部材の表面の高さや、表面の傾斜の制御が、製品歩留りに直結する。また、外観検査のスループットを上げることで半導体パッケージの製造コストが削減できる。したがって、外観検査において、検査対象の表面の３次元計測を短時間で行うことが要求される。
特許第４８０３５６８号公報
本発明が解決しようとする課題は、検査対象の表面の３次元計測を短時間で行うことが可能な半導体装置の検査方法を提供することにある。
本発明の一態様の半導体装置の検査方法は、基板の上に載置された半導体チップ、又は、前記半導体チップの上に載置された金属部材に、前記基板の表面に対して傾斜する第１の方向から複数の互いに平行な線状の第１の検査光を照射し、前記第１の検査光が照射された前記半導体チップ、又は、前記第１の検査光が照射された前記金属部材の第１の画像を取得し、前記第１の画像に基づき、光切断法を用いて、前記半導体チップ、又は、前記金属部材の第１の３次元情報算出を行う。
第１の実施形態の半導体装置の検査方法の検査対象の一例の模式図。 第１の実施形態の半導体装置の検査方法の検査対象の別の一例の模式図。 第１の実施形態の半導体装置の検査方法の検査システムの概念図。 第１の実施形態の半導体装置の検査方法の検査光の照射範囲を示す図。 第１の実施形態の半導体装置の検査方法の検査光の照射パターンを示す図。 第１の実施形態の半導体装置の検査方法の説明図。 第１の実施形態の半導体装置の検査方法の説明図。 比較形態の半導体装置の検査方法の検査光の照射範囲を示す図。 第２の実施形態の半導体装置の検査方法の検査光の照射パターンを示す図。 第２の実施形態の半導体装置の検査方法の検査範囲を示す図。 第３の実施形態の半導体装置の製造方法を示す模式図。 第３の実施形態の半導体装置の製造方法を示す模式図。 第３の実施形態の半導体装置の製造方法を示す模式図。 第３の実施形態の半導体装置の製造方法を示す模式図。 第３の実施形態の半導体装置の製造方法を示す模式図。
本明細書中、同一又は類似する部材については、同一の符号を付し、重複する説明を省略する場合がある。
（第１の実施形態）
第１の実施形態の半導体装置の検査方法は、基板の上に載置された半導体チップ、又は、半導体チップの上に載置された金属部材に、基板の表面に対して傾斜する第１の方向から複数の互いに平行な線状の第１の光を照射し、第１の検査光が照射された半導体チップ、又は、第１の検査光が照射された金属部材の第１の画像を取得し、第１の画像に基づき、光切断法を用いて、半導体チップ、又は、金属部材の第１の計測を行う。また、基板の表面に対して傾斜し、第１の方向と異なる第２の方向から複数の互いに平行な線状の第２の検査光を照射し、第２の光が照射された半導体チップ、又は、第２の検査光が照射された金属部材の第２の画像を取得し、第２の画像に基づき、光切断法を用いて、半導体チップ、又は、金属部材の第２の計測を行う。
第１の実施形態の半導体装置の検査方法は、基板の上に載置された半導体チップの表面、又は、半導体チップの上に載置された金属部材の表面の３次元計測方法である。
図１は、第１の実施形態の半導体装置の検査方法の検査対象の一例の模式図である。図１（ａ）は上面図、図１（ｂ）は図１（ａ）のＡＡ’断面図である。
図１に示す検査対象１０１は、リードフレーム１０上に載置された半導体チップ１２である。半導体チップ１２は、例えば、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）である。リードフレーム１０は、基板の一例である。リードフレーム１０は、金属である。
半導体チップ１２は、リードフレーム１０上に接着剤１４で固定される。接着剤１４は、例えば、銀ペースト、又は、はんだである。
図２は、第１の実施形態の半導体装置の検査方法の検査対象の別の一例の模式図である。図２（ａ）は上面図、図２（ｂ）は図２（ａ）のＢＢ’断面図である。
図２に示す検査対象１０１は、リードフレーム１０上に載置された半導体チップ１２、コネクタ１６、及び、コネクタ１８である。半導体チップ１２は、例えば、ＭＯＳＦＥＴである。
半導体チップ１２は、リードフレーム１０上に接着剤１４で固定される。接着剤１４は、例えば、銀ペースト、又は、はんだである。
コネクタ１６は、及び、コネクタ１８は、金属である。コネクタ１６、及び、コネクタ１８により、半導体チップ１２とリードフレーム１０が電気的に接続される。例えば、コネクタ１６の一部は、モールド樹脂で封止された後、モールド樹脂の表面に露出し、放熱部材としても機能する。コネクタ１６は、及び、コネクタ１８は、金属部材の一例である。
コネクタ１６、及び、コネクタ１８は、半導体チップ１２上、及び、リードフレーム１０上に接着剤２０で固定される。接着剤２０は、例えば、銀ペースト、又は、はんだである。
図３は、第１の実施形態の半導体装置の検査方法の検査システムの概念図である。検査システム５０は、第１のＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）プロジェクタ５１、第２のＬＥＤプロジェクタ５２、ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）カメラ５３、ステージ５４を備える。以下、検査対象が図２に示した検査対象１０２である場合を例に説明する。
ステージ５４は、検査対象１０２を載置する。検査対象１０２は、リードフレーム１０、半導体チップ１２、コネクタ１６を有する。
第１のＬＥＤプロジェクタ５１は、検査対象１０２に対し、リードフレーム１０の表面に対して傾斜する第１の方向から複数の互いに平行な線状の第１の検査光を照射する。第１の方向のリードフレーム１０の表面に対する傾斜角は、例えば、２０度以上７０度以下である。
第２のＬＥＤプロジェクタ５２は、検査対象１０２に対し、リードフレーム１０の表面に対して傾斜する第２の方向から複数の互いに平行な線状の第２の検査光を照射する。第２の方向は、第１の方向と異なる。第２の方向のリードフレーム１０の表面に対する傾斜角は、例えば、２０度以上７０度以下である。
ＣＣＤカメラ５３は、例えば、リードフレーム１０の表面の法線方向に設けられる。ＣＣＤカメラ５３は、第１の光が照射された検査対象１０２の画像を取得する。また、ＣＣＤカメラ５３は、第２の光が照射された検査対象１０２の画像を取得する。ＣＣＤカメラ５３は、第１の光が照射された検査対象１０２の画像を、例えば、真上から取得する。また、ＣＣＤカメラ５３は、第２の光が照射された検査対象１０２の画像を、例えば、真上から取得する。
第１の実施形態の半導体装置の検査方法は、検査システム５０を用いて検査対象の外観検査を行う。以下、検査対象が図２に示した検査対象１０２である場合を例に、第１の実施形態の半導体装置の検査方法を説明する。
第１の実施形態の半導体装置の検査方法は、第１の検査光の照射、第１の画像の取得、及び、第１の３次元情報算出を含む第１の３次元計測と、第２の検査光の照射、第２の画像の取得、及び、第２の３次元情報算出を含む第２の３次元計測と、を備える。
最初に、ステージ５４の上に、検査対象１０２を載置する。次に、検査対象１０２にリードフレーム１０の表面に対して傾斜する第１の方向から複数の互いに平行な線状の第１の検査光を照射する。第１の検査光は、第１のＬＥＤプロジェクタ５１により照射される。
次に、第１の検査光が照射された検査対象１０２の第１の画像を取得する。第１の画像は、ＣＣＤカメラ５３によって撮像される。
次に、検査対象１０２に対し、リードフレーム１０の表面に対して傾斜する第２の方向から複数の互いに平行な線状の第２の検査光を照射する。第２の方向は、第１の方向と異なる。第２の検査光は、第２のＬＥＤプロジェクタ５２により照射される。
次に、第２の検査光が照射された検査対象１０２の第２の画像を取得する。第２の画像は、ＣＣＤカメラ５３によって撮像される。
図４は、第１の実施形態の半導体装置の検査方法の検査光の照射範囲を示す図である。図４の中の領域Ｌが、検査光が照射される領域である。第１の検査光及び第２の検査光は、例えば、検査対象１０２の、コネクタ１６、コネクタ１８、半導体チップ１２、及び、リードフレーム１０に対して一括して照射される。
例えば、第１の画像、及び、第２の画像は、コネクタ１６、コネクタ１８、半導体チップ１２、及び、リードフレーム１０の画像を含む。
図５は、第１の実施形態の半導体装置の検査方法の検査光の照射パターンを示す図である。図５（ａ）は、第１の検査光の照射パターンの一例を示す図である。図５（ｂ）は、第２の検査光の照射パターンの一例を示す図である。
図５（ａ）、図５（ｂ）中、ハッチングを施した線状領域が、光が当たる領域である。検査光は、互いに平行な線状のパターンを有する。検査光は、一定のピッチ（図５中のｐ１）で線状領域が繰り返される。
第２の検査光の線状領域は、第１の検査光の線状領域と斜交するパターンを備える。
第１の画像を取得した後、第１の画像に基づき、光切断法を用いて、検査対象１０２の第１の３次元情報算出を行う。第１の３次元情報算出では、例えば、検査対象１０２の表面の形状、表面の高さ、表面の傾斜を算出する。第１の３次元情報算出は、例えば、コンピュータを用いて行われる。
例えば、コネクタ１６の表面の高さ、及び、コネクタ１６の表面の傾斜を計測する。コネクタ１６の表面の高さ、及び、コネクタ１６の表面の傾斜は、リードフレーム１０の表面の高さ、及び、傾斜を基準とする。
第２の画像を取得した後、第２の画像に基づき、光切断法を用いて、検査対象１０２の第２の３次元情報算出を行う。第２の３次元情報算出では、例えば、検査対象１０２の表面の形状、表面の高さ、表面の傾斜を算出する。第２の３次元情報算出は、例えば、コンピュータを用いて行われる。
例えば、第１の３次元情報算出の結果と、第２の３次元情報算出の結果とを合わせて、より精度の高い３次元情報の算出を行うことが可能である。
第１の３次元情報算出の対象範囲、又は、第２の３次元情報算出の対象範囲は、例えば、検査光の照射範囲全域である。言い換えれば、第１の実施形態の検査方法の検査範囲は、検査光の照射範囲全域である。検査範囲は、所定の領域に限定されても構わない。例えば、検査範囲は、コネクタ１６の表面のみでも構わない。
図６は、第１の実施形態の半導体装置の検査方法の説明図である。図６は、検査対象の一例の模式図である。図６（ａ）は上面図、図６（ｂ）は、図６（ａ）のＣＣ’断面図である。図６に示す検査対象１０３は、凸部１０３ａを備える。
図７は、第１の実施形態の半導体装置の検査方法の説明図である。図７は、第１の実施形態の光切断法の説明図である。図７（ａ）は検査光の照射パターン、図７（ｂ）は、検査対象１０３に検査光を照射した状態を示す。
図７（ａ）に示すように、凸部１０３ａでは、高さが周囲より高いことで、検査光の線状領域にズレが生じる。このズレを幾何学的に数値計算することにより、凸部１０３ａを含む検査対象１０３の３次元情報算出を行うことが可能となる。
具体的には、例えば、凸部１０３ａの表面の高さを、凸部１０３ａの周辺部の表面の高さを基準として算出することが可能である。また、算出された高さから、例えば、凸部１０３ａの表面の傾斜を算出することが可能である。
次に、第１の実施形態の検査方法の作用及び効果について説明する。
例えば、半導体製造工程の管理のために、リードフレームの上に載置された半導体チップの外観検査や、半導体チップの上に載置されるコネクタや放熱部品等の金属部材の外観検査が行われる。例えば、両面放熱を実現するために、封止樹脂の表面にコネクタや放熱部品等の金属部材を露出させる半導体パッケージがある。このような半導体パッケージでは、金属部材の表面の高さや、表面の傾斜の制御が、製品歩留りに直結する。また、外観検査のスループットを上げることで半導体パッケージの製造コストが削減できる。したがって、外観検査において、検査対象の表面の３次元計測を短時間で行うことが要求される。
図８は、比較形態の半導体装置の検査方法の検査光の照射範囲を示す図である。図８の中の領域Ｌ’が、検査光が照射される領域である。
比較形態の半導体装置の検査方法では、１本の線状の検査光を照射し、ラインセンサを用いて、１本の線状の領域の高さを計測する。検査光は、例えば、レーザ光である。センサは、例えば、レーザセンサである。
比較形態の半導体装置の検査方法では、一度に取得できる３次元情報は、１本の線状の領域の高さのみである。したがって、例えば、検査対象の表面の傾きを計測することはできない。仮に、面状の領域の情報を取得しようとすると、１本の線状の検査光を走査して計測を繰り返す必要がある。この場合、外観検査に長時間を要することになる。
第１の実施形態の半導体装置の検査方法では、複数の互いに平行な線状の検査光を検査対象に対して一括して照射する。そして、例えば、ＣＣＤカメラを用いて２次元画像を取得する。得られた２次元画像から、広い領域の情報を一括して取得することが可能となる。したがって、例えば、検査対象の表面の傾きを短時間で計測することが可能となる。
第１の検査光を照射して得られる第１の画像に基づく第１の３次元計測に加え、第１の検査光と異なる方向の第２の検査光を照射して得られる第２の画像に基づく第２の３次元計測を行うことが好ましい。異なる照射パターンから検査対象の表面の情報を取得することにより、検査精度が向上する。
第１の検査光の照射は、ＬＥＤプロジェクタにより行うことが好ましい。広い範囲に面状に広がるパターンを検査対象に照射することが容易となる。
以上、第１の実施形態によれば、検査対象の表面の３次元計測を短時間で行うことが可能な半導体装置の検査方法を実現できる。
（第２の実施形態）
第２の実施形態の半導体装置の検査方法は、第１の３次元情報算出を行った後、第１の検査光のピッチよりも短いピッチを有する複数の互いに平行な線状の第３の検査光を照射し、第３の検査光が照射された半導体チップ、又は、第３の検査光が照射された金属部材の第３の画像を取得し、第３の画像に基づき、光切断法を用いて、半導体チップ、又は、金属部材の第３の３次元情報算出を行う点で、第１の実施形態と異なっている。以下、第１の実施形態と重複する内容については、一部記述を省略する。
第２の実施形態の半導体装置の検査方法は、検査システム５０を用いて検査対象の外観検査を行う。以下、検査対象が図２に示した検査対象１０２である場合を例に説明する。
第２の実施形態の半導体装置の検査方法は、第１の検査光の照射、第１の画像の取得、及び、第１の３次元情報算出を含む第１の３次元計測と、第３の検査光の照射、第３の画像の取得、及び、第３の３次元情報算出を含む第３の３次元計測と、を備える。
最初に、ステージ５４の上に、検査対象１０２を載置する。次に、検査対象１０２にリードフレーム１０の表面に対して傾斜する第１の方向から複数の互いに平行な線状の第１の検査光を照射する。第１の検査光は、第１のＬＥＤプロジェクタ５１により照射される。
次に、第１の検査光が照射された検査対象１０２の第１の画像を取得する。第１の画像は、ＣＣＤカメラ５３によって撮像される。
次に、第１の画像に基づき、光切断法を用いて、検査対象１０２の第１の３次元情報算出を行う。第１の３次元情報算出では、例えば、検査対象１０２の表面の形状、表面の高さ、表面の傾斜を計測する。第１の３次元情報算出は、例えば、コンピュータを用いて行われる。
次に、検査対象１０２に対し、リードフレーム１０の表面に対して傾斜する第１の方向から複数の互いに平行な線状の第３の検査光を照射する。第３の検査光のピッチは、第１の検査光のピッチよりも短い。第３の検査光は、例えば、第１のＬＥＤプロジェクタ５１により照射される。
例えば、第１の３次元情報算出の結果、異常が検出された場合に、異常個所の計測精度を上げて、再度の検査を行う。再度の検査に第３の検査光を用いる。
次に、第３の検査光が照射された検査対象１０２の第３の画像を取得する。第３の画像は、ＣＣＤカメラ５３によって撮像される。
図９は、第２の実施形態の半導体装置の検査方法の検査光の照射パターンを示す図である。図９（ａ）は、第１の検査光の照射パターンの一例を示す図である。図９（ｂ）は、第３の検査光の照射パターンの一例を示す図である。
図９（ａ）、図９（ｂ）中、ハッチングを施した線状領域が、光が当たる領域である。検査光は、互いに平行な線状のパターンを有する。検査光は、一定のピッチで線状領域が繰り返される。
第３の検査光のピッチ（図９（ｂ）中のｐ２）は、第１の検査光のピッチ（図９（ａ）中のｐ１）よりも短い。
図１０は、第２の実施形態の半導体装置の検査方法の検査範囲を示す図である。図１０の中の領域Ｘが、検査範囲である。領域Ｘは、コネクタ１６の一部に対応する。
例えば、検査対象１０２の、コネクタ１６の一部のみについて、第３の３次元情報算出を行う。例えば、コネクタ１６の一部が、第１の３次元情報算出で以上が検知された領域である。
第２の実施形態の半導体装置の検査方法によれば、ピッチの短い検査光を用いて、再検査することにより、精度の高い３次元計測を実現することが可能である。
第３の３次元計測の検査範囲を、第１の３次元計測の検査範囲よりも狭くすることが、検査時間を短縮する観点から、好ましい。
以上、第２の実施形態によれば、検査対象の表面の３次元計測を短時間で行うことが可能な半導体装置の検査方法を実現できる。更に、精度の高い３次元計測を実現することが可能である。
（第３の実施形態）
第３の実施形態の半導体装置の製造方法は、リードフレームの上に半導体チップを載置し、半導体チップの上に金属部材を載置し、金属部材の載置の前、又は、金属部材の載置の後の少なくともいずれか一方で、半導体チップ、又は、金属部材に、リードフレームの表面に対して傾斜する第１の方向から複数の互いに平行な線状の第１の検査光を照射し、第１の検査光が照射された半導体チップ、又は、第１の検査光が照射された金属部材の第１の画像を取得し、第１の画像に基づき、光切断法を用いて、半導体チップ、又は、金属部材の第１の３次元情報算出を行ない、半導体チップ及び金属部材を樹脂により封止する。そして、半導体チップ及び金属部材を樹脂により封止する際に、金属部材の表面を樹脂の表面に露出させる。第３の実施形態の半導体装置の製造方法は、第１の実施形態、又は、第２の実施形態の半導体装置の検査方法を用いる。以下、第１の実施形態、又は、第２の実施形態と重複する内容については、一部記述を省略する。
第３の実施形態の半導体装置の製造方法は、封止樹脂の両面に金属部材が露出するパッケージ、いわゆる両面放熱パッケージを有する半導体装置の製造方法である。
図１１、図１２、図１３、図１４、図１５は、第３の実施形態の半導体装置の製造方法を示す模式図である。図１１（ａ）、図１２（ａ）、図１３（ａ）、図１４（ａ）、図１５（ａ）は上面図、図１１（ｂ）、図１２（ｂ）、図１３（ｂ）、図１４（ｂ）、図１５（ｂ）は断面図である。図１１（ｂ）、図１２（ｂ）、図１３（ｂ）、図１４（ｂ）、図１５（ｂ）は、図１１（ａ）、図１２（ａ）、図１３（ａ）、図１４（ａ）、図１５（ａ）のＤＤ’断面図である。
最初に、リードフレーム１０を準備する（図１１）。
次に、リードフレーム１０の上に、接着剤１４を塗布する。接着剤１４は、例えば、銀ペースト、又は、はんだである。
次に、リードフレーム１０の上に、半導体チップ１２を接着剤１４により固定する（図１２）。半導体チップ１２は、例えば、ＭＯＳＦＥＴである。
次に、半導体チップ１２の表面の第１の３次元計測を行う。まず、リードフレーム１０の表面に対して傾斜する第１の方向から複数の互いに平行な線状の第１の検査光を照射する。そして、第１の検査光が照射された半導体チップ１２の第１の画像を取得する。そして、第１の画像に基づき、光切断法を用いて、半導体チップ１２の第１の３次元情報算出を行う。例えば、半導体チップ１２の表面の形状、表面の高さ、表面の傾斜を算出する。
次に、半導体チップ１２の上に、接着剤２０を塗布する。接着剤２０は、例えば、銀ペースト、又は、はんだである。次に、半導体チップ１２の上に、コネクタ１６、及び、コネクタ１８を固定する（図１３）。コネクタ１６には凸部１６ａが設けられている。
次に、コネクタ１６の表面の第２の３次元計測を行う。まず、リードフレーム１０の表面に対して傾斜する第１の方向から複数の互いに平行な線状の第１の検査光を照射する。そして、第１の検査光が照射されたコネクタ１６の第１の画像を取得する。そして、第１の画像に基づき、光切断法を用いて、コネクタ１６の第１の３次元情報算出を行う。例えば、コネクタ１６の表面の形状、表面の高さ、表面の傾斜を算出する。
次に、半導体チップ１２、コネクタ１６、及び、コネクタ１８を図示しない金型を用いて、モールド樹脂３０により封止する（図１４）。モールド樹脂３０は、例えば、エポキシ樹脂である。モールド樹脂３０は、樹脂の一例である。
モールド樹脂３０により封止する際、コネクタ１６の一部を、モールド樹脂３０のリードフレーム１０と反対側の表面に露出させる。モールド樹脂３０により封止する際、コネクタ１６の凸部１６ａが、モールド樹脂３０の表面に露出するようにする。なお、モールド樹脂３０の裏面には、リードフレーム１０の一部が露出する。モールド樹脂３０の表面と裏面の両方に、放熱性に優れた金属が露出することになる。
次に、リードフレーム１０を切断する（図１５）。
以上の製造方法により、両面放熱パッケージを有するＭＯＳＦＥＴが製造される。
例えば、半導体チップ１２の上に固定されるコネクタ１６の表面の高さや表面の傾斜が、規定の範囲に収まらない場合を考える。この場合、モールド樹脂３０による封止後に、コネクタ１６の凸部１６ａが、モールド樹脂３０に埋もれてしまうおそれがある。コネクタ１６の凸部１６ａが、モールド樹脂３０に埋もれたＭＯＳＦＥＴは不良品となる。したがって、コネクタ１６の表面の高さや表面の傾斜は、高い精度で管理される必要がある。
第３の実施形態の半導体装置の製造方法では、ＭＯＳＦＥＴの製造途中で、半導体チップ１２の表面の３次元計測、及び、コネクタ１６の表面の３次元計測を行う。したがって、コネクタ１６の表面の高さや表面の傾斜を、高い精度で管理することが可能である。３次元計測の結果は、例えば、各種プロセス条件にフィードバックされ、ＭＯＳＦＥＴの実装歩留りの向上に寄与する。
以上、第３の実施形態の半導体装置の製造方法によれば、ＭＯＳＦＥＴの実装歩留りが向上する
第１及び第２の実施形態では、半導体チップ１２が載置される基板がリードフレーム１０である場合を例に説明したが、基板は、半導体チップが載置できる基板であれば、例えば、樹脂基板、セラミック基板、実装テープ等、その他の基板であっても構わない。
また、第３の実施形態では、両面放熱パッケージを有するＭＯＳＦＥＴを例に説明したが、その他の半導体装置の実装工程に本発明を適用することが可能である。
また、第３の実施形態では、第１の３次元計測、及び、第２の３次元計測の両方を行う場合を例に説明したが、いずれか一方のみを行うことも可能である。
また、第３の実施形態では、金属部材がコネクタ１６である場合を例に説明したが、モールド樹脂３０の上に露出する金属部材は、例えば、コネクタ１６の上に接着された放熱用部材であっても構わない。
また、第３の実施形態では、半導体チップ１２の３次元計測、及び、コネクタ１６の３次元計測の両方を行う場合を例に説明したが、いずれか一方のみを行うことも可能である。
また、第３の実施形態において、半導体チップ１２の３次元計測、又は、コネクタ１６の３次元計測の際に、第２の検査光を用いた第２の３次元計測、又は、第３の検査光を用いた第３の３次元計測を行うことも可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ リードフレーム（基板）
１２ 半導体チップ
１６ コネクタ（金属部材）
５１ 第１のＬＥＤプロジェクタ（ＬＥＤプロジェクタ）
５２ 第２のＬＥＤプロジェクタ（ＬＥＤプロジェクタ）
５３ ＣＣＤカメラ

Claims (10)

  1. 基板の上に載置された半導体チップ、又は、前記半導体チップの上に載置された金属部材に、前記基板の表面に対して傾斜する第１の方向から複数の互いに平行な線状の第１の検査光を照射し、
    前記第１の検査光が照射された前記半導体チップ、又は、前記第１の検査光が照射された前記金属部材の第１の画像を取得し、
    前記第１の画像に基づき、光切断法を用いて、前記半導体チップ、又は、前記金属部材の第１の３次元情報算出を行う半導体装置の検査方法。
  2. 前記第１の３次元情報算出は、前記基板の表面を基準とする高さの算出、及び、前記基板の表面を基準とする傾斜の算出を含む請求項１記載の半導体装置の検査方法。
  3. 前記基板の表面に対して傾斜し、前記第１の方向と異なる第２の方向から複数の互いに平行な線状の第２の検査光を照射し、
    前記第２の検査光が照射された前記半導体チップ、又は、前記第２の検査光が照射された前記金属部材の第２の画像を取得し、
    前記第２の画像に基づき、光切断法を用いて、前記半導体チップ、又は、前記金属部材の第２の３次元情報算出を行う請求項１又は請求項２記載の半導体装置の検査方法。
  4. 前記第１の３次元情報算出を行った後、前記第１の検査光のピッチよりも短いピッチを有する複数の互いに平行な線状の第３の検査光を照射し、
    前記第３の検査光が照射された前記半導体チップ、又は、前記第３の検査光が照射された前記金属部材の第３の画像を取得し、
    前記第３の画像に基づき、光切断法を用いて、前記半導体チップ、又は、前記金属部材の第３の３次元情報算出を行う請求項１ないし請求項３いずれか一項記載の半導体装置の検査方法。
  5. 前記第１の画像の取得は、ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）カメラにより行う請求項１ないし請求項４いずれか一項記載の半導体装置の検査方法。
  6. 前記第１の画像の取得は、前記基板の法線方向に設けられた前記ＣＣＤカメラにより行う請求項５記載の半導体装置の検査方法。
  7. 前記第１の検査光の照射は、ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）プロジェクタにより行う請求項１ないし請求項６いずれか一項記載の半導体装置の検査方法。
  8. リードフレームの上に半導体チップを載置し、
    前記半導体チップの上に金属部材を載置し、
    前記金属部材の載置の前、又は、前記金属部材の載置の後の少なくともいずれか一方で、前記半導体チップ、又は、前記金属部材に、前記リードフレームの表面に対して傾斜する第１の方向から複数の互いに平行な線状の第１の検査光を照射し、前記第１の検査光が照射された前記半導体チップ、又は、前記第１の検査光が照射された前記金属部材の第１の画像を取得し、前記第１の画像に基づき、光切断法を用いて、前記半導体チップ、又は、前記金属部材の第１の３次元情報算出を行ない、
    前記第１の３次元情報算出を行った後に、前記半導体チップ及び前記金属部材を樹脂により封止する半導体装置の製造方法。
  9. 前記半導体チップ及び前記金属部材を前記樹脂により封止する際に、前記金属部材の表面を前記樹脂の表面に露出させる請求項８記載の半導体装置の製造方法。
  10. 前記第１の３次元情報算出は、前記リードフレームの表面を基準とする高さの算出、及び、前記リードフレームの表面を基準とする傾斜の算出を含む請求項８又は請求項９記載の半導体装置の製造方法。




JP2018056309A 2018-03-23 2018-03-23 半導体装置の検査方法及び半導体装置の製造方法 Pending JP2019168328A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018056309A JP2019168328A (ja) 2018-03-23 2018-03-23 半導体装置の検査方法及び半導体装置の製造方法
US16/030,924 US10483173B2 (en) 2018-03-23 2018-07-10 Semiconductor device inspection method and semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018056309A JP2019168328A (ja) 2018-03-23 2018-03-23 半導体装置の検査方法及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2019168328A true JP2019168328A (ja) 2019-10-03
JP2019168328A5 JP2019168328A5 (ja) 2020-03-05

Family

ID=67985643

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018056309A Pending JP2019168328A (ja) 2018-03-23 2018-03-23 半導体装置の検査方法及び半導体装置の製造方法

Country Status (2)

Country Link
US (1) US10483173B2 (ja)
JP (1) JP2019168328A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112117251B (zh) * 2020-09-07 2022-11-25 矽磐微电子(重庆)有限公司 芯片封装结构及其制作方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07139926A (ja) * 1993-11-19 1995-06-02 Hitachi Ltd 半導体装置の封止半田突起検査方法及びその実施装置
JP2002139453A (ja) * 2000-11-06 2002-05-17 Matsushita Electric Ind Co Ltd 実装検査装置および実装検査方法
JP2003532125A (ja) * 2000-04-28 2003-10-28 オラメトリックス インコーポレイテッド 表面を走査し三次元物体を作製するための方法及びシステム
JP2010112910A (ja) * 2008-11-10 2010-05-20 Nikon Corp 形状測定装置
JP2014508938A (ja) * 2011-03-10 2014-04-10 ミルテク カンパニー リミテッド 多重グリッドパターンを利用したビジョン検査装置
JP2015148481A (ja) * 2014-02-05 2015-08-20 株式会社 コアーズ Ｂｇａの平坦度計測装置およびｂｇａの平坦度計測方法
JP2016146457A (ja) * 2015-02-02 2016-08-12 株式会社東芝 半導体装置およびその製造方法
JP2016173371A (ja) * 2010-10-14 2016-09-29 コー・ヤング・テクノロジー・インコーポレーテッド 基板検査方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6411377B1 (en) * 1991-04-02 2002-06-25 Hitachi, Ltd. Optical apparatus for defect and particle size inspection
US5877859A (en) * 1996-07-24 1999-03-02 Therma-Wave, Inc. Broadband spectroscopic rotating compensator ellipsometer
JP4803568B2 (ja) 2001-03-30 2011-10-26 ルネサスエレクトロニクス株式会社 半導体集積回路の検査装置および検査方法
JP4596422B2 (ja) 2005-05-20 2010-12-08 キヤノンマシナリー株式会社 ダイボンダ用撮像装置
FR2892188B1 (fr) 2005-10-14 2007-12-28 Nanotec Solution Soc Civ Ile Procede et dispositif de mesure de hauteurs de motifs
CN104949631B (zh) * 2014-03-27 2017-12-15 纽富来科技股份有限公司 曲率测定装置以及曲率测定方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07139926A (ja) * 1993-11-19 1995-06-02 Hitachi Ltd 半導体装置の封止半田突起検査方法及びその実施装置
JP2003532125A (ja) * 2000-04-28 2003-10-28 オラメトリックス インコーポレイテッド 表面を走査し三次元物体を作製するための方法及びシステム
JP2002139453A (ja) * 2000-11-06 2002-05-17 Matsushita Electric Ind Co Ltd 実装検査装置および実装検査方法
JP2010112910A (ja) * 2008-11-10 2010-05-20 Nikon Corp 形状測定装置
JP2016173371A (ja) * 2010-10-14 2016-09-29 コー・ヤング・テクノロジー・インコーポレーテッド 基板検査方法
JP2014508938A (ja) * 2011-03-10 2014-04-10 ミルテク カンパニー リミテッド 多重グリッドパターンを利用したビジョン検査装置
JP2015148481A (ja) * 2014-02-05 2015-08-20 株式会社 コアーズ Ｂｇａの平坦度計測装置およびｂｇａの平坦度計測方法
JP2016146457A (ja) * 2015-02-02 2016-08-12 株式会社東芝 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20190295901A1 (en) 2019-09-26
US10483173B2 (en) 2019-11-19

Similar Documents

Publication Publication Date Title
JP6339514B2 (ja) 切断装置及び切断方法
JP2019175888A (ja) ダイボンディング装置および半導体装置の製造方法
US20200132438A1 (en) Bonding device and method for detecting height of subject
CN1828281A (zh) X射线检查设备和x射线检查方法
US11039561B2 (en) Component mounting system and adhesive inspection device
US11574832B2 (en) Die attach systems including a verification substrate
JPWO2016166807A1 (ja) 外観検査装置および外観検査方法
JPWO2013069057A1 (ja) Ｘ線検査方法及び装置
TW201912382A (zh) 光造型裝置、發光控制方法及程式
JP2015190826A (ja) 基板検査装置
JP2019121796A (ja) 部品をキャリア上に段階的に装着するために装着可能なマーカー部品の使用
US20190200495A1 (en) Chip-placing method performing an image alignment for chip placement and chip-placing apparatus thereof
JP2012002780A (ja) 形状計測装置、形状計測方法、および半導体パッケージの製造方法
JP5944349B2 (ja) 発光ダイオードの蛍光***置把握装置、発光ダイオードの蛍光***置把握装置を備える部品実装器、発光ダイオードの蛍光***置把握方法及びレンズ取り付け方法
JP2019168328A (ja) 半導体装置の検査方法及び半導体装置の製造方法
US9347772B2 (en) Apparatus for measurement of three-dimensional shape
US10955093B2 (en) Method of manufacturing light emitting device
JP2010021485A (ja) 半導体装置の製造方法
CN110783224A (zh) 利用在参照元件的相对两侧构成的结构特征之间的偏置信息来装配元件载体
TW202006867A (zh) 校正雷射打印方法
JP2018152375A (ja) ダイボンディング装置および半導体装置の製造方法
KR20200026245A (ko) 촬상 장치, 범프 검사 장치 및 촬상 방법
JP2004259968A (ja) ボンディングワイヤ検査装置および方法
JP2012243987A (ja) 半導体装置の製造方法
JP2010245301A (ja) ウエハの外観検査方法、及び、外観検査補助装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200122

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210105

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211026

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211224

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220524